KR101769632B1 - 전자 소자 - Google Patents

전자 소자 Download PDF

Info

Publication number
KR101769632B1
KR101769632B1 KR1020127003193A KR20127003193A KR101769632B1 KR 101769632 B1 KR101769632 B1 KR 101769632B1 KR 1020127003193 A KR1020127003193 A KR 1020127003193A KR 20127003193 A KR20127003193 A KR 20127003193A KR 101769632 B1 KR101769632 B1 KR 101769632B1
Authority
KR
South Korea
Prior art keywords
region
control point
carrier
connection points
basic body
Prior art date
Application number
KR1020127003193A
Other languages
English (en)
Other versions
KR20120046732A (ko
Inventor
미첼 지？스페르게르
미첼 지?W스페르게르
슈테판 그뢰쉬
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20120046732A publication Critical patent/KR20120046732A/ko
Application granted granted Critical
Publication of KR101769632B1 publication Critical patent/KR101769632B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/1084—Notched leads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Led Device Packages (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Telephone Exchanges (AREA)

Abstract

상측(1A) 및 상기 상측과 대향하는 하측(1B)을 포함한 기본 몸체(100), 상기 기본 몸체(100)의 상측(1A)에서 상기 기본 몸체(100)에 배치된 전자 부재(2)를 구비하는 전자 소자가 제공되며, 이 때 상기 기본 몸체(100)는 상기 기본 몸체의 하측(1B)에서 연결 지점들(A1, A2)을 포함하고, 상기 기본 몸체(100)는 적어도 하나의 측면(3)을 포함하고, 상기 측면은 제1영역(4A) 및 제2영역(4B)을 갖는 적어도 하나의 제어 지점(4)을 포함하고, 이 때 상기 제2영역(4B)은 제1영역(4A) 내의 함입부(5)로서 형성되고, 상기 제1영역(4A) 및 제2영역(4B)은 서로 다른 물질을 포함한다.

Description

전자 소자{ELECTRONIC COMPONENT}
전자 소자 및 전자 소자를 포함한 광전 장치가 제공된다.
본 특허 출원은 독일 특허 출원 10 2009 032253.1의 우선권을 청구하고, 그 공개 내용은 참조로 포함된다.
본 발명의 목적은 소자의 전기적 연결 지점으로부터 땜납 접촉들을 광학적으로 제어할 수 있는 전자 소자를 제공하는 것이다.
적어도 일 실시예에 따르면, 전자 소자는 기본 몸체를 포함한다. 예컨대, 기본 몸체는 SMD 하우징(surface mountable device)을 가리킬 수 있다. 기본 몸체는 상측 및 상기 상측과 대향하는 하측을 포함한다.
상측 및 하측에, 각각 하나의 면이 형성되고, 상기 면은 기본 몸체의 외부면의 일부로 형성되어 있다. 하측의 면은, 기본 몸체에서 실장된 상태일 때 접촉 캐리어-예컨대 도체판-를 향해있는 외부면을 말한다.
적어도 일 실시예에 따르면, 기본 몸체는 상기 기본 몸체의 하측에서 연결 지점들을 포함한다. 소자의 연결 지점들은 소자의 전기 접촉을 위해 제공된다. 바람직하게는, 연결 지점들은 소자의 하측에서 외부로부터 접근 가능하고, 이 때 소자의 하측은 동시에 기본 몸체의 하측이기도 하다. 즉, 소자의 하측에서 소자는 전기적으로 접촉 가능하다.
적어도 일 실시예에 따르면, 전자 부재는 기본 몸체의 상측에서 상기 기본몸체에 배치되어 있다. 전자 부재는 예컨대 기본 몸체의 상측의 면과 도전적으로 결합될 수 있다. 이를 위해, 전자 부재는 상기 면에 본딩되거나, 납땜되거나 전기 전도적으로 접착될 수 있다. 전자 부재는 복사 수신 반도체칩 또는 복사 방출 반도체칩을 가리킬 수 있다. 예컨대, 반도체칩은 가령 발광다이오드칩 또는 레이저다이오드칩과 같은 냉광성(luminescent) 다이오드칩을 가리킨다.
적어도 일 실시예에 따르면, 기본 몸체는 적어도 하나의 측면을 포함하고, 상기 측면은 제1영역 및 제2영역을 구비한 적어도 하나의 제어 지점을 포함한다. 상기 측면은, 하측의 면을 측면에서 둘러싸고 예컨대 상기 면을 가로지르는(transversal) 방향으로 이어진, 소자의 면이다. 측면은 하측으로부터 상측까지 연장되고, 상기 상측 및 하측의 면들을 결합시킨다. 바람직하게는, 적어도 하나의 제어 지점은 외부로부터 접근 가능하고, 예컨대 외부 관찰자가 자유롭게 들여다 볼 수 있다. "자유롭게 들여다볼 수 있다"는 것은, 소자가 접촉 캐리어상에 실장될 때 제어 지점의 부분들이 가리워지거나 덮이지 않으면서, 제어 지점이 외부로부터 광학적으로 제어될 수 있다는 것을 의미한다. 이러한 맥락에서 "영역"은 상기 측면을 적어도 국부적으로 형성하거나 구성하는 표면이다. 바람직하게는, 제어 지점은 완전히 제1 및 제2영역으로 형성된다. 바꾸어 말하면, 제어 지점은 측면의 일부이고, 그 자체가 2개의 영역들로 분할되어 있다. 제어 지점은, 측면의 일부분이며, 상기 부분은 상기 측면의 나머지에 비해 예컨대 물질이 상이하다.
적어도 일 실시예에 따르면, 제2영역은 제1영역 내에서 "함입부"으로서 형성되어 있다. 바꾸어 말하면, "함입부"는 예컨대 제1영역 내에서 안쪽으로 파이거나 안쪽으로 아치를 이루는 함몰부(depression)이다. 제2영역은 제1영역에 의해 적어도 국부적으로 측면에서 테두리가 둘러진다. 예컨대, 제2영역은 제1영역에 의해 완전히 둘러싸여 있다.
적어도 일 실시예에 따르면, 제1 및 제2영역은 서로 다른 물질들을 포함한다. "서로 다르다"라는 것은, 제1 및 제2영역에 각각 포함된 물질들이 동일하지 않다는 것을 의미한다. 예컨대, 제2영역은 부가적인 코팅에 의해 제1영역과 구별될 수 있다.
전자 소자의 적어도 일 실시예에 따르면, 전자 소자는 기본 몸체를 포함하고, 상기 기본 몸체는 상측 및 상측과 대향하는 하측을 포함하고, 이 때 기본 몸체는 상기 기본 몸체의 하측에서 연결 지점들을 포함한다. 전자 부재는 기본 몸체의 상측에서 기본 몸체에 배치되어 있다. 또한, 기본 몸체는 적어도 하나의 측면을 포함하고, 상기 측면은 제1영역 및 제2영역을 구비한 적어도 하나의 제어 지점을 포함하며, 이 때 제2영역은 제1영역 내의 함입부로서 형성되어 있다. 제1영역과 제2영역은 서로 다른 물질들을 포함한다.
본 명세서에 설명된 전자 소자는 특히, 전자 소자가 접촉 캐리어 -예컨대 도체판-상에 안착될 때, 전자 소자의 하측에 배치된 연결 지점들을 외부로부터 들여다 볼 수 없다는 인식을 기초로 한다. 연결 지점들은 전자 소자의 기본 몸체에 의해 가려져 있다. 예컨대, 연결 지점들은 상기 연결 지점들이 연결 물질에 의해 충분히 습윤되는 가의 여부에 관하여 제어될 수 없다. 또한, 전자 소자의 연결 지점들이 접촉 캐리어와도 전기적으로 접촉되거나/접촉되고 기계적으로 결합되는 지의 여부를 보장할 수 없다.
이제 소자의 연결 지점들을 연결 물질과의 충분한 습윤에 대해 제어할 수 있기 위해, 본 명세서에 설명된 소자는, 적어도 하나의 제어 지점을 가진 적어도 하나의 측면을 포함한 기본 몸체를 사용한다는 아이디어를 활용한다. 제어 지점은 제1영역 및 제2영역을 포함한다.
이제 연결 지점들뿐만 아니라 적어도 하나의 제어 지점도 연결 물질과 접촉하고, 연결 물질과 제어 지점 사이의 충분한 습윤 및 물리적/화학적으로 안정적인 결합이 나타나면, 연결 지점들은 연결물질로 충분히 습윤되고, 경화 이후 예컨대 접촉 캐리어와 전기적 및 기계적으로 안정적으로 결합되어 있다. 전자 소자가 접촉 캐리어상에 적용되면, 제어 지점은 가시적인 제어를 이용하여, 마찬가지로 연결 지점들이 연결 물질로 충분히 습윤되는 가의 여부에 관한 판단을 할 수 있다.
적어도 일 실시예에 따르면, 제2영역은 제1영역에 비해 연결 물질에 의해 더 강하게 습윤 가능하다. 즉, 연결 물질은 제1영역에 비해 제2영역과 더 강하게 물리적 및/또는 화학적인 결합을 하고, 따라서 연결 물질은 제2영역상에 적용될 때 예컨대 "방울져 떨어지지" 않는다. 연결 물질은 경화 후에 제2영역과 더 강하게 결합함으로써, 예컨대 연결 물질과 제2영역 사이의 결합 지점은 연결 물질과 제1영역 사이의 결합 지점에 비해 더 큰 외부 기계적 하중을 견뎌낸다. 연결 물질은 예컨대 땜납일 수 있다. 예컨대, 땜납은 납을 포함하거나 납을 미포함한 납땜 주석을 포함하여 형성된다. 마찬가지로, 연결 물질은 접착제를 포함하여 형성될 수 있다. 예컨대, 접착제는 은 도전 접착제를 가리킨다.
적어도 일 실시예에 따르면, 기본 몸체는 금속 캐리어를 포함한다. 캐리어는 금속 캐리어 스트립(리드프레임)을 가리킬 수 있다. 예컨대, 캐리어 스트립은 2개의 스트립형 금속 스트립을 포함하여 형성되어 있다. 금속 캐리어는 예컨대 구리를 포함하여 형성될 수 있다. 마찬가지로, 금속 캐리어는 니켈, 팔라듐, 은 중 하나 이상의 물질들 또는 언급한 물질들의 혼합물과 함께 구리를 포함하여 형성될 수 있다.
적어도 일 실시예에 따르면, 금속 캐리어는 국부적으로 복사 불투과성 하우징 몸체에 의해 덮여 있다. 바람직하게는, 금속 캐리어 및 하우징 몸체는 기본 몸체를 형성한다. 이러한 맥락에서 "덮는다"는 것은, 하우징 몸체가 국부적으로 금속 캐리어와 직접 접촉하고, 따라서 금속 캐리어와 하우징 몸체 사이의 지점에서 틈새도 불연속 부분도 형성되지 않는다는 것이다. 이 때 "복사 불투과성"이란, 하우징 몸체는 상기 하우징 몸체에 도달하는 전자기 복사에 대해 80%, 바람직하게는 90% 불투과성임을 의미한다. 하우징 몸체는 예컨대 에폭시와 같은 열 경화성 또는 열 가소성 물질을 포함하여 형성될 수 있거나, 세라믹 물질을 포함하여 형성될 수 있거나, 그러한 물질로 구성될 수 있다. 상기 물질안에 부가적인 복사 흡수 물질, 예컨대 그을음 입자 또는 다른 충진재가 들어갈 수 있다.
적어도 일 실시예에 따르면 하우징 몸체는 금속 캐리어 및 제어 지점을 기계적으로 상호간 결합시킨다. 유리하게는, 예컨대 외부의 기계적 영향에 대해 완전히 특히 안정적인 소자가 형성된다. 또한, 하우징 몸체에 의해 금속 캐리어 및 제어 지점은 제 위치에서 상호간에 안정화될 수 있다. 또한, 하우징 몸체는 전기 절연성이며, 금속 캐리어와 제어 지점 사이에 배치되어 있다.
적어도 일 실시예에 따르면, 금속 캐리어 및/또는 제어 지점은 적어도 국부적으로 하우징 몸체내에 매립되어 있다. 이는, 금속 캐리어가 연결 지점, 및 전자 부재를 위한 실장 영역을 제외하고 하우징 몸체에 의해 둘러싸여 있음을 의미할 수 있다. 즉, 바람직하게는, 하우징 몸체는 소자의 연결 지점을 적어도 국부적으로 형상 맞춤 방식으로 테두리를 두른다. 바람직하게는, 연결 지점은 수직으로 하우징 몸체와 같은 높이로 종결된다. "수직으로"란, 기본 몸체의 하측의 면에 대해 수직이거나 실질적으로 수직으로 연장된 평면내에서 진행하는 방향을 가리킨다. 즉, 연결 지점은 기본 몸체의 하측에 위치하고, 기본 몸체보다 돌출하지 않는다. 바람직하게는, 연결 지점은 상기 연결 지점이 소자의 외부로부터 전기적으로 접촉될 수 있을 때 경유하는 면을 포함한다. 적어도 상기 연결면에서, 연결 지점은 하우징 몸체에 의해 포위되어 있지 않다.
적어도 일 실시예에 따르면, 연결 지점 및 제어 지점은 동일한 물질을 포함하여 형성되어 있다. 예컨대, 연결 지점 및 제어 지점은 구리를 포함하여 형성되어 있고, 이 때 연결 지점 및 제어 지점은 제2영역 내에서 부가적으로 금속 코팅, 예컨대 금 또는 은 코팅을 구비한다. 접촉 지점이 제2영역 내에서 연결 물질로 충분히 습윤되면, 이러한 점은, 연결 지점이 연결 물질과 부가적인 접촉 후에 연결 지점도 충분히 습윤되어 있음을 판단할 수 있도록 한다.
적어도 일 실시예에 따르면 기본 몸체는 세라믹 물질을 포함하여 형성되어 있다. 기본 몸체가 완전히 세라믹 물질을 포함하여 형성되면, 하측의 면은 적어도 국부적으로 전기 접촉 가능한 물질, 예컨대 금속으로 코팅되고, 이 때 상기 코팅된 지점은 연결 지점을 형성한다. 또한, 기본 몸체는 칩-연결 지점 및 전자 부재의 접촉을 위한 도전로를 포함할 수 있다.
적어도 일 실시예에 따르면, 기본 몸체의 적어도 하나의 측면은 국부적으로 개별화에 의해 생성된다. 특히, 측면의 윤곽 형상은 캐스팅 또는 압축 공정에 의해 생성되지 않고, 금형 몸체의 개별화 공정을 이용하여 생성된다. 개별화는 예컨대 톱질, 절단, 밀링(milling) 또는 파괴될 가장자리의 형성과 그 이후의 파괴를 이용하여 실시할 수 있다. 하우징 몸체의 측면은 물질 제거를 이용하여 생성된다. 바람직하게는, 측면은 물질 제거의 흔적을 포함한다. 기본 몸체가 금속 캐리어를 포함하여 형성되고, 전자 소자의 제조 시 하우징 몸체뿐만 아니라 금속 캐리어에 의해서도 개별화되거나 절단되거나 파괴되면, 금속 캐리어의 측면은 측방으로(lateral) 하우징 몸체와 같은 높이로 종결된다.
"측방"이란, 하측의 면에 대해 평행하거나 실질적으로 평행하게 연장된 평면내에서 진행하는 방향을 가리킨다. 측면은 국부적으로 하우징 몸체에 의해서뿐만 아니라 국부적으로 금속 캐리어에 의해서도 형성되어 있다. 캐리어의 지점은, 상기 지점에 의해 개별화되는 경우, 제어 지점을 형성할 수 있다. 바람직하게는, 개별화 시 제어 지점의 제2영역을 통해 개별화되지 않음으로써, 제2영역은 개별화의 흔적, 예컨대 물질 제거의 흔적을 포함하지 않는다.
적어도 일 실시예에 따르면, 제어 지점의 제1영역은 금속을 포함하여 형성되어 있다. 이와 관련하여, 기본 몸체가 금속 캐리어를 포함하는 것을 고려할 수 있다.
적어도 일 실시예에 따르면, 제어 지점의 제1영역은 세라믹 물질을 포함하여 형성되어 있다. 바람직하게는, 기본 몸체는 완전히 세라믹 물질을 포함하여 형성되어 있다.
적어도 일 실시예에 따르면, 제어 지점의 제2영역은 금속 코팅을 포함한다. 바람직하게는, 연결 지점뿐만 아니라 제어 지점의 제2영역은 금속 코팅을 구비한다. 바람직하게는, 연결 지점의 금속 코팅 및 제어 지점의 제2영역의 금속 코팅은 동일한 물질을 포함하여 형성되어 있다. 금속 코팅은 유리하게는 연결 물질과의 습윤 가능성을 조절할 수 있고, 예컨대 이러한 가능성을 증대시킬 수 있다. 금속 코팅은 예컨대, 바람직하게는 은 또는 금을 포함하여 형성된 층을 가리킨다.
또한, 전자 소자를 포함한 광전 장치가 제공된다.
광전 장치의 적어도 일 실시예에 따르면, 광전 장치는 선행 실시예들 중 하나에 따른 전자 소자를 포함한다.
적어도 일 실시예에 따르면, 광전 장치는 접촉 캐리어를 포함하고, 접촉 캐리어는 전자 소자의 전기 접촉을 위해 역할하며, 이 때 접촉 캐리어의 표면에 적어도 하나의 실장 영역이 형성되어 있다. 접촉 캐리어는 예컨대 도체판을 가리킬 수 있고, 이 때 실장 영역은 전자 소자가 실장되는 그 영역이다. 실장 영역은, 접촉 캐리어의 표면에서, 전자 소자를 향해있는 영역이자 전사 소자가 안착해있는 그 영역이다. 이를 위해, 실장 영역은 적어도 국부적으로 전자 소자와 기계적 접촉을 할 수 있다. 바람직하게는, 실장 영역은 연결 물질과 접촉하고, 상기 연결 물질에 의해 전자 소자가 전기적으로 접촉된다. 즉, 연결 물질은 적어도 국부적으로 적어도 소자의 연결 지점을 습윤시키고, 따라서 실장 영역의 일부도 습윤시킨다.
적어도 일 실시예에 따르면, 제어 지점의 제2영역은 연결 물질을 이용하여 응집력 있게 실장 영역과 결합하고 있다.
이 때 "응집력 있게"란, 연결 물질의 경화 이후 연결 물질은 제2영역과 견고한 결합을 이루고, 이러한 결합은 예컨대 외부의 기계적 하중에 대해 안정적이고 부하력을 갖추고 있다는 것을 의미한다. 바람직하게는, 연결 물질은 제2영역의 물질과 물리적 및/또는 화학적 결합을 이룸으로써, 연결 물질과 제2영역 사이에 틈새도 불연속 부분도 형성하지 않는다. 특히, 연결 물질은 제2영역과 내파괴성으로 결합하고 있다.
적어도 일 실시예에 따르면, 결합 지점은 접촉 캐리어의 표면으로부터 자유롭게 들여다 볼 수 있다. "자유롭게 들여다볼 수 있다"는 것은, 제어 지점이 전자 소자를 향해있는 접촉 캐리어의 측으로부터 가시적으로 제어될 수 있음을 의미한다. 예컨대, 외부 관찰자는 제어 지점을, 연결 물질이 제2영역과 응집력 있게 결합하는 가의 여부에 대해 제어할 수 있다. 제어 지점의 제2영역이 연결 물질과 응집력 있게 결합하면, 이는 전자 소자의 연결 지점이 연결 물질과 응집력 있게 결합한다는 것을 의미한다.
적어도 일 실시예에 따르면, 연결 물질은 땜납을 가리킨다. 연결 물질이 납땜 주석이면, 제어 지점의 제2영역이 은- 또는 금 코팅을 구비하는 것을 고려할 수 있다. 바람직하게는, 금 코팅의 경우에 예컨대 구리를 포함하여 형성된 금속 캐리어상에는 증착 기술을 이용하여, 예컨대 전류 없이, 복수 개의 층들의 결합물이, 예컨대 제어 지점의 제2영역 내에서, 금속 캐리어상에 증착된다. 바람직하게는, 결합물은 금속 캐리어로부터 시작하여 연결 물질의 방향으로 니켈/팔라듐/금 이라는 층 시퀀스를 따른다. 마찬가지로, 결합물의 층시퀀스는 다른 물질을 포함하여 형성되거나/형성되고 도시된 층 시퀀스와 다른 경우를 고려할 수 있다.
이하, 본 명세서에 기술된 전자 소자 및 본 명세서에 기술된 광전 장치는 실시예 및 그에 속한 도면에 의거하여 더욱 상세히 설명된다.
도 1a, 1b, 2a, 2b, 2c, 4는 본 명세서에 기술된 전자 소자의 실시예들에 관한 개략적 도면을 도시한다.
도 3 및 5는 본 명세서에 기술된 전자 소자의 제조를 위한 캐리어 결합물을 각각 개략적 평면도들로 도시한다.
도 6은 본 명세서에 기술된 광전 장치의 실시예를 개략적 측면도로 도시한다.
실시예 및 도면에서 동일하거나 동일한 효과를 가진 구성요소는 각각 동일한 참조번호를 가진다. 도시된 요소는 척도에 맞는 것으로 볼 수 없고, 오히려 개별 요소는 더 나은 이해를 위해 다양한 크기로 도시되어 있을 수 있다.
도 1a는 본 명세서에 기술된 전자 소자(EBT)의 실시예를 A-A 단면선을 따라 개략적 단면도로 도시한다. 기본 몸체(100)는 상측(1A) 및 상기 상측과 대향하는 하측(1B)을 포함한다.
또한, 기본 몸체(100)는 금속 캐리어(101)를 포함한다. 금속 캐리어(101)는 예컨대 구리를 포함하여 형성될 수 있다. 또한, 금속 캐리어(101)는 국부적으로 복사 불투과성 하우징 몸체(6)에 의해 덮여 있다. 캐리어(101)는 하우징 몸체(6)와 함께 기본 몸체(100)를 형성한다. 도 1a의 실시예에 따르면, 하우징 몸체(6)는 칩 실장 영역을 제외하고 기본 몸체(100)의 상측(1A)의 면(1AF)을 완전히 덮는다. 기본 몸체(100)의 하측(1B)에서 하우징 몸체(6)는 측방으로 금속 캐리어(101)의 연결 지점들(A1, A2)과 같은 높이로 종결된다. 즉, 기본 몸체(100)의 하측(1B)의 면(1BF)은 평편하고, 따라서 융기부도 침하부도 포함하지 않거나 불연속 부분도 포함하지 않으며, 기본 몸체(100)의 형상에 의해서만 정해진다.
연결 지점들(A1, A2)은 전자 소자(EBT)의 전기 접촉을 위해 역할한다. 연결 지점들(A1, A2)은 기본 몸체(100)의 하측(1B)으로부터 자유롭게 접근 가능하며, 본원에서 전기 접촉 가능한 물질, 예컨대 은- 또는 금 코팅물로 코팅된다.
국부적으로 캐리어(101)에 의해 형성된 면(1AF)에 전자 부재(2)가 배치되어 있다. 전자 부재(2)는 본딩 와이어 접촉(21)을 이용하여 금속 캐리어(101)와 전기적으로 접촉되어 있다. 전자 부재(2)는 복사 수신 반도체칩 또는 복사 방출 반도체칩을 가리킬 수 있다. 예컨대, 반도체칩은 가령 발광다이오드칩 또는 레이저다이오드칩과 같은 냉광성(luminescent) 다이오드칩을 가리킨다.
또한, 기본 몸체(100)는 개별화를 통하여 생성된 측면들(3)을 포함한다. 개별화는 예컨대 톱질, 절단, 밀링을 이용하거나, 파괴될 가장자리의 형성과 그 이후의 파괴를 이용하거나, 다른 형태의 물질 제거를 이용하여 실시할 수 있다. 기본 몸체의 측면들(3)은 물질 제거를 이용하여 생성된다. 바람직하게는, 측면들(3)은 물질 제거의 흔적을 포함한다. 개별화 시, 하우징 몸체(6)에 의해서뿐만 아니라 금속 캐리어(101)에 의해서도 개별화됨으로써, 측면들(3)은 국부적으로 하우징 몸체(6) 및 금속 캐리어(101)로 형성된다.
각각의 측면(3)은 제1영역(4A) 및 제2영역(4B)을 구비한 제어 지점(4)을 포함하며, 이 때 제2영역은 제1영역(4A) 내의 함입부(5)로서 형성되어 있다.
제2영역(4B)을 연결 물질로 습윤시킬 수 있기 위해, 영역(4B)은 금속 코팅을 구비한다. 예컨대, 금속 코팅은 은 또는 금을 포함하여 형성된 코팅을 가리킨다. 영역(4B)의 금속 코팅은 연결 지점들(A1, A2)을 코팅하는 물질과 동일한 물질을 가리킨다. 특히, 개별화 시, 영역(4B)에 의해 개별화되지 않음으로써, 제어 지점(4)의 영역(4B)은 개별화 흔적을 포함하지 않는다.
도 1b에는 본 명세서에 기술된 전자 소자(EBT)의 다른 실시예가 개략적 단면도로 도시되어 있으며, 상기 소자에서 금속 캐리어(101)는 서로 분리된 2개의 캐리어부분(150, 160)을 포함하여 형성된다. 캐리어부분(150)은 제어 지점(4)을 포함한다. 캐리어 부분들(150, 160) 사이에 하우징 몸체(6)가 배치되어 있다. 하우징 몸체(6)는 전기 절연성이며, 두 캐리어 부분들(150, 160)을 기계적으로 상호간 결합시킨다. 유리하게는, 상기 실시예에 따르면, 제어 지점(4)을 포함한 캐리어부(150)가 예컨대 외부의, 또 다른 전자 소자의 접촉을 위해 활용되도록 할 수 있다. 특히, 본원 실시예는, 캐리어부분(160) 및 캐리어부분(150)이 서로 다른 전기 전위에 위치하고, 두 캐리어 부분들(150, 160) 사이에 전기 전압이 형성될 수 있도록 한다.
도 2a, 2b, 2c는 도 1a에 따른 실시예를 개략적 평면도 및 측면도로, 그리고 하측으로부터의 배면도로 도시한다. 제1영역(4A) 및 제2영역(4B)으로 형성된 제어 지점(4)을 다시 각각 인지할 수 있다. 제2영역(4B)은 제1영역 내의 함입부(5)로서 형성되고, 이 때 함입부(5)는 각각 2개의 측면(3)으로 형성된 모서리 가장자리(31)에 의해 "실린더 조각 형태의" 함몰부 형상으로 생성된다. 이 때 "실린더 조각 형태"란, 함입부(5)가 연속적으로 굴곡진 내부면 및 상기 내부면에 대해 수직인 모서리 내부면으로 형성된다는 것을 의미한다. 도 3은 금속 캐리어 결합물(1000)을 개략적 평면도로 도시한다. 기본 몸체(100)의 제조를 위해, 하우징 몸체 물질은 캐리어 결합물(1000)의 영역(G2)상에 적용된다. 바람직하게는, 경화 이후 하우징 몸체 물질이 차후의 기본 몸체(100)의 연결 지점들(A1, A2)뿐만 아니라 캐리어 결합물(1000)로 형성된 링형 실린더링(M)과도 수직으로 같은 높이로 종결되는 방식으로, 많은 하우징 몸체 물질이 영역(G2)상에 적용된다. 캐리어 결합물(1000) 내에서 연결 지점들(A1, A2) 및 실린더링(M)은 영역(G2)의 표면에 비해 융기부들을 형성한다. 실린더링(M)은 180 내지 220 ㎛, 바람직하게는 200 ㎛의 외부 반경(R1)을 가지고, 이 때 내부 반경(R2)는 80 내지 120 ㎛, 바람직하게는 100 ㎛의 규격을 포함한다.
바람직하게는, 포팅(potting) 이후에 실린더링(M)에 의해 원형으로 둘러싸인 영역(G1)은 하우징 몸체 물질을 미포함한 채로 남아있다. 다음 단계에서, 하우징 몸체 물질이 하우징 몸체(6)로 경화된 후에, 캐리어 결합물(1000)은 절단선(S)을 따라 개별 기본 몸체들(100)로 개별화될 수 있다. 절단선(S)을 따른 개별화 이후에, 영역(G2)의 지점들에서 개별 금속 캐리어(101)의 제어 지점(4)의 제2영역(4B)이 각각 생성된다. 바꾸어 말하면, 실린더링(M)은 개별화 공정에 의해 분절됨으로써, 개별화 이후에 각각의 금속 캐리어(101)는 각각 "실린더 조각 형태"의 함몰부 형태로 함임부들(5)을 포함한다.
도 4는 본 명세서에 기술된 전자 소자(EBT)의 다른 실시예를 하측으로부터의 배면도로 도시한다. 본원에서, 기본 몸체(100)는 세라믹 물질을 포함하여 형성되고, 이 때 기본 몸체(100)는 이 경우에 연결 지점들(A1, A2)을 포함한다. 연결 지점들(A1, A2)은 금속 물질을 포함하여 형성될 수 있고, 예컨대 금속 코팅을 포함하여 형성될 수 있으며, 금속 코팅은 예컨대 은 또는 금을 포함하여 형성된다. 기본 몸체는 하측(1B)으로부터 상측(1A)까지 도전로 및 관통 접촉을 구비함으로써, 전자 부재(2)는 연결 지점들(A1, A2)과 전기적으로 접촉되어 있다.
선행한 실시예의 경우와 같이, 상기 실시예에 따른 소자도 마찬가지로 측면들(3)을 포함한다. 또한, 다시, 각각의 측면(3)은 제1영역(4A) 및 제2영역(4B)을 구비한 제어 지점(4)을 포함하고, 이 때 제2영역은 제1영역(4A) 내의 함입부(4)로서 형성되어 있다.
본원에서, 함입부(5)로서 형성된 영역(4B)은 금속 물질로 코팅되어 있다. 이는 연결 지점들(A1, A2)을 구성하는 물질과 동일한 물질을 가리킨다.
도 5는 세라믹 캐리어 결합물(1001)을 개략적 평면도로 도시한다. 캐리어 결합물(1001)은, 물질을 미포함하고 예컨대 공기로 채워진 홈(2000)을 포함한다. 또한, 홈(2000)의 내벽(2001)은 금속 코팅을 포함한다. 금속 코팅은 예컨대 금 또는 은을 포함하여 형성될 수 있다. 단면선(S)을 따라, 세라믹 캐리어 결합물(1001)은 개별 기본 몸체들(100)로 개별화된다. 개별화 이후에, 내벽(2001)은 외부로부터 접근 가능하고 들여다 볼 수 있다. 즉, 개별화 이후, 분할된 홈(2001)에 의해 제어 지점(4)의 제2영역(4B)은 각각 함입부들(5)의 형태로 형성된다.
도 6은 본 명세서에 기술된 실시예에 따른 광전 장치(130)를 개략적 측면도로 도시한다. 접촉 캐리어(110)상에, 실장 영역(140)상의 접촉 캐리어(110)의 표면(120)에 전자 소자(EBT)가 설치되어 있다. 접촉 캐리어(110)는 예컨대 도체판을 가리킬 수 있고, 상기 도체판상에 전자 소자(EBT)가 실장되어 있다. 실장 영역(140)은 접촉 캐리어(130)의 표면(120)의 영역이며, 상기 영역은 전자 소자(EBT)와 적어도 국부적으로 기계적으로 접촉한다. 전자 소자(EBT)는 접촉 캐리어(110)와, 연결 물질(A)에 의해, 예컨대 땜납 또는 접착제에 의해, 연결 지점들(A1, A2)을 통해 전기적 접촉될 뿐만 아니라 기계적으로 결합하고 있다. 바람직하게는, 제어 지점(4)의 제2영역(4B)은 연결 물질(A)을 이용하여 실장 영역(140)과 응집력 있게 결합하고 있다. 즉, 연결 물질(A)/제2영역(4B) 경계면에서 뿐만 아니라 연결 물질(A)/실장 영역(140) 경계면에서도 틈새도 형성되지 않고, 불연속 부분 또는 예컨대 에어포켓(air pocket)도 형성되지 않는다. 제어 지점(4)은 접촉 캐리어(110)의 표면(120)으로부터 자유롭게 들여다 볼 수 있다.
접촉 캐리어(110)상에 적용된 소자(EBT)의 연결 지점들(A1, A2)은 기본 몸체(100)에 의해 가려지므로, 본 명세서에 청구된 소자(EBT)에 대해 본 명세서에 제안된 실시예들은 측면에서 자유롭게 들여다 볼 수 있는 제어 지점(4)을 이용하여, 연결 지점들(A1, A2)이 연결 물질(A)과 응집력 있게 결합하고 전자 부재가 접촉 캐리어(110)에 충분히 전기적으로 접촉되어 있는가의 여부를 확인할 수 있도록 한다. 제어 지점(4)은 연결 물질(A)과 응집력 있게 결합하면, 이는 연결 지점들(A1, A2)을 위해 마찬가지로 적용된다.
본 발명은 실시예들에 의거한 설명에 의하여 한정되지 않는다. 오히려, 본 발명은 각각의 새로운 특징 및 특징들의 각 조합을 포함하고, 이러한 점은 특히, 상기 특징 또는 상기 조합이 그 자체로 명백하게 특허청구범위 및 실시예들에 제공되지 않더라도, 특허청구범위에서의 특징들의 각 조합을 아우른다.

Claims (13)

  1. 전자 소자(EBT)에 있어서,
    금속 캐리어(101) 및 복사 불투과성 하우징 몸체(6)를 포함하고, 상측(1A) 및 상기 상측과 대향하는 하측(1B)을 갖는 기본 몸체(100); 및
    상기 기본 몸체(100)의 상기 상측(1A)에서 상기 기본 몸체(100)에 배치된 복사 수신 또는 복사 방출 반도체 칩(2)을 포함하고,
    상기 금속 캐리어(101)는 상기 기본 몸체(100)의 상기 하측(1B) 까지 연장하는 연결 지점들(A1, A2)을 포함하며,
    상기 하우징 몸체(6)는 상기 연결 지점들(A1, A2) 및 상기 금속 캐리어(101)를 측방으로 상기 하측(1B)에 평행하게 형상 맞춤 방식으로 둘러싸고
    상기 연결 지점들(A1, A2)은 상기 하측(1B)에서 상기 하우징 몸체(6)와 같은 높이로 종결되어, 상기 하측(1B)은 부분적으로 상기 하우징 몸체(6)에 의해 그리고 부분적으로 상기 연결 지점들(A1, A2)에 의해 형성되며,
    상기 전자 소자(EBT)가 실장되지 않은 상태에서, 상기 연결 지점들(A1, A2)은 상기 하측(1B)으로부터 자유롭게 접근 가능하고,
    상기 전자 소자(EBT)가 실장된 상태에서 상기 연결 지점들(A1, A2)이 보이지 않으며,
    상기 전자 소자(EBT)는 상기 금속 캐리어(101)의 상기 연결 지점들(A1, A2)을 통해 전기적 접촉되고,
    상기 기본 몸체(100)는 제1영역(4A) 및 제2영역(4B)을 가진 적어도 하나의 제어 지점(4)을 구비한 적어도 하나의 측면(3)을 포함하며,
    상기 제2영역(4B)은 상기 제1영역(4A) 내의 함입부(5)로서 형성되고,
    상기 연결 지점들(A1, A2) 및 상기 제어 지점(4)은 동일한 물질을 포함하며,
    상기 연결 지점들(A1, A2)과 상기 제어 지점(4)의 상기 제2영역(4B)은 금속 코팅을 포함하며,
    상기 제2영역(4B)은 상기 금속 코팅에 의해 상기 제1영역(4A)과 구별되고,
    상기 제2영역(4B)은 연결 물질(A)에 의해 상기 제1영역(4A)에 비해 더 강하게 습윤 가능하며,
    상기 하우징 몸체(6)의 일부분은 상기 금속 캐리어(101)와 상기 제어 지점(4) 사이에 배치되어 상기 금속 캐리어(101) 및 상기 제어 지점(4)을 서로 전기적으로 절연시키고 기계적으로 상호 결합시키는 것을 특징으로 하는 전자 소자(EBT).
  2. 제 1 항에 있어서,
    상기 금속 캐리어(101) 및/또는 상기 제어 지점(4)은 상기 하우징 몸체(6) 내에 적어도 국부적으로 매립되는 것을 특징으로 하는 전자 소자(EBT).
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기본 몸체(100)의 적어도 하나의 측면(3)은 국부적으로 개별화에 의해 생성되는 것을 특징으로 하는 전자 소자(EBT).
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제어 지점(4)의 상기 제1영역(4A)은 금속으로 형성되는 것을 특징으로 하는 전자 소자(EBT).
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제어 지점(4)의 상기 제1영역(4A)은 세라믹 물질로 형성되는 것을 특징으로 하는 전자 소자(EBT).
  6. 광전 장치(130)에 있어서,
    제 1 항 또는 제 2 항에 따른 전자 소자(EBT);
    접촉 캐리어(110)로서, 상기 전자 소자(EBT)의 전기적 접촉에 이용되며, 접촉 캐리어(110)의 표면(120)에 적어도 하나의 실장 영역(140)이 형성된 접촉 캐리어(110);
    연결 물질(A)에 의해 상기 실장 영역(140)과 응집력 있게 결합하는 제어 지점(4)의 제2영역(4B)을 포함하고,
    상기 제어 지점(4)은 상기 접촉 캐리어(110)의 표면(120)으로부터 자유롭게 들여다 볼 수 있는 것을 특징으로 하는 광전 장치(130).
  7. 제 6 항에 있어서,
    상기 연결 물질(A)은 땜납인 것을 특징으로 하는 광전 장치(130).
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020127003193A 2009-07-08 2010-06-22 전자 소자 KR101769632B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009032253.1A DE102009032253B4 (de) 2009-07-08 2009-07-08 Elektronisches Bauteil
DE102009032253.1 2009-07-08
PCT/EP2010/058831 WO2011003732A1 (de) 2009-07-08 2010-06-22 Elektronisches bauteil

Publications (2)

Publication Number Publication Date
KR20120046732A KR20120046732A (ko) 2012-05-10
KR101769632B1 true KR101769632B1 (ko) 2017-08-18

Family

ID=42937488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127003193A KR101769632B1 (ko) 2009-07-08 2010-06-22 전자 소자

Country Status (8)

Country Link
US (2) US8981238B2 (ko)
EP (1) EP2452547B1 (ko)
JP (2) JP6016630B2 (ko)
KR (1) KR101769632B1 (ko)
CN (2) CN105789143B (ko)
DE (1) DE102009032253B4 (ko)
TW (1) TW201115696A (ko)
WO (1) WO2011003732A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009032253B4 (de) * 2009-07-08 2022-11-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronisches Bauteil
DE102011056706B4 (de) 2011-12-20 2016-12-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Anordnung und optoelektronisches Halbleiterbauteil
TWI485387B (zh) * 2013-07-31 2015-05-21 Genesis Photonics Inc 發光二極體的檢測裝置
DE102014119390A1 (de) * 2014-12-22 2016-06-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2016188566A1 (en) * 2015-05-26 2016-12-01 Osram Opto Semiconductors Gmbh Optoelectronic package device and method for producing the same
DE102017126268A1 (de) 2017-11-09 2019-05-09 Osram Opto Semiconductors Gmbh Träger, Anordnung mit einem Substrat und einem Träger und Verfahren zum Herstellen eines Trägers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017754A (ja) * 2001-07-04 2003-01-17 Rohm Co Ltd 面実装型半導体装置
JP2003068921A (ja) * 2001-08-22 2003-03-07 Toyo Commun Equip Co Ltd 表面実装型電子部品
GB2392778A (en) 2002-09-04 2004-03-10 Atlantic Technology Quad flat pack terminals
JP2005079372A (ja) * 2003-09-01 2005-03-24 Nec Electronics Corp 樹脂封止型半導体装置とその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0400175B1 (de) 1989-05-31 1994-12-28 Siemens Aktiengesellschaft Oberflächenmontierbares Opto-Bauelement
JPH0648215U (ja) * 1992-11-27 1994-06-28 京セラ株式会社 表面実装型水晶発振器
JPH0982760A (ja) * 1995-07-07 1997-03-28 Toshiba Corp 半導体装置、半導体素子およびその半田接続部検査方法
DE19829197C2 (de) * 1998-06-30 2002-06-20 Siemens Ag Strahlungsaussendendes und/oder -empfangendes Bauelement
JP3217322B2 (ja) * 1999-02-18 2001-10-09 日亜化学工業株式会社 チップ部品型発光素子
US6627482B2 (en) 2001-02-09 2003-09-30 Harvatek Corporation Mass production technique for surface mount optical device with a focusing cup
US6429464B1 (en) * 2001-02-16 2002-08-06 Para Light Electronics Co., Ltd. Light emitting diode
JP3999969B2 (ja) * 2001-12-28 2007-10-31 日本電波工業株式会社 表面実装発振器用とした容器本体の製造方法及びこれによる水晶発振器
US6879040B2 (en) * 2002-09-18 2005-04-12 Agilent Technologies, Inc. Surface mountable electronic device
US6872599B1 (en) * 2002-12-10 2005-03-29 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
JP4363859B2 (ja) * 2003-01-31 2009-11-11 東京電波株式会社 水晶発振器の製造方法
JP3981977B2 (ja) * 2003-02-05 2007-09-26 株式会社大真空 圧電発振器
JP2006313943A (ja) * 2003-02-18 2006-11-16 Sharp Corp 半導体発光装置、その製造方法および電子撮像装置
JP4635471B2 (ja) * 2004-04-22 2011-02-23 ソニー株式会社 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP2006066545A (ja) 2004-08-25 2006-03-09 Mitsubishi Electric Corp 電子部品パッケージ
JP4979896B2 (ja) * 2005-04-25 2012-07-18 パナソニック株式会社 発光装置
JP2007110060A (ja) 2005-09-15 2007-04-26 Nichia Chem Ind Ltd 発光装置
DE102005045767B4 (de) * 2005-09-23 2012-03-29 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse
DE102006003931B3 (de) 2006-01-26 2007-08-02 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben
JP2007201324A (ja) * 2006-01-30 2007-08-09 Denso Corp 電子装置の実装構造および電子部品の実装方法
US8044418B2 (en) 2006-07-13 2011-10-25 Cree, Inc. Leadframe-based packages for solid state light emitting devices
JP5259978B2 (ja) 2006-10-04 2013-08-07 ローム株式会社 半導体装置の製造方法
KR20080051236A (ko) 2006-12-05 2008-06-11 삼성전자주식회사 엘이디 패키지 및 그 엘이디 패키지를 포함하는 광원유닛및 백라이트 유닛
JP5122172B2 (ja) * 2007-03-30 2013-01-16 ローム株式会社 半導体発光装置
JP5217800B2 (ja) * 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
DE102009032253B4 (de) * 2009-07-08 2022-11-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronisches Bauteil

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017754A (ja) * 2001-07-04 2003-01-17 Rohm Co Ltd 面実装型半導体装置
JP2003068921A (ja) * 2001-08-22 2003-03-07 Toyo Commun Equip Co Ltd 表面実装型電子部品
GB2392778A (en) 2002-09-04 2004-03-10 Atlantic Technology Quad flat pack terminals
JP2005079372A (ja) * 2003-09-01 2005-03-24 Nec Electronics Corp 樹脂封止型半導体装置とその製造方法

Also Published As

Publication number Publication date
DE102009032253A1 (de) 2011-01-13
JP6016630B2 (ja) 2016-10-26
TW201115696A (en) 2011-05-01
CN105789143A (zh) 2016-07-20
JP6324442B2 (ja) 2018-05-16
KR20120046732A (ko) 2012-05-10
CN105789143B (zh) 2018-10-19
CN102484949A (zh) 2012-05-30
US20120111628A1 (en) 2012-05-10
US8981238B2 (en) 2015-03-17
US20150144985A1 (en) 2015-05-28
JP2016192574A (ja) 2016-11-10
EP2452547B1 (de) 2018-10-31
WO2011003732A1 (de) 2011-01-13
EP2452547A1 (de) 2012-05-16
JP2012532469A (ja) 2012-12-13
US9307647B2 (en) 2016-04-05
CN102484949B (zh) 2016-05-25
DE102009032253B4 (de) 2022-11-17

Similar Documents

Publication Publication Date Title
KR101769632B1 (ko) 전자 소자
US9945526B2 (en) Optoelectronic lighting module, optoelectronic lighting apparatus and vehicle headlamp
TWI635621B (zh) 集合基板、發光裝置及發光元件之檢測方法
KR101620113B1 (ko) 광전 소자 및 광전 소자 제조 방법
CN106663659B (zh) 可表面安装的半导体器件及其制造方法
KR101616153B1 (ko) 땜납 레지스트층을 갖는 봉지된 광전 반도체 장치 및 그 제조 방법
US8089092B2 (en) Semiconductor light emitting device
US7999281B2 (en) Optical semiconductor device and method of manufacturing optical semiconductor device
EP2263268B1 (en) Led module having a platform with a central recession
JP6194426B2 (ja) オプトエレクトロニクス部品およびその製造方法
WO2008153043A1 (ja) 半導体発光装置
KR20160008199A (ko) 광전자 컴포넌트를 포함하는 조명 디바이스
US20130100691A1 (en) Optoelectronic Lighting Module and Automotive Headlamp
US20220376152A1 (en) Component and method for producing a component
KR20190023046A (ko) 반도체 패키지 구조물
JP2012523108A (ja) オプトエレクトロニクス部品
KR20150046235A (ko) 전기 소자 어셈블리
CN116210095A (zh) 光电子半导体器件和制造方法
KR102000348B1 (ko) 자기 센서
JP2013532898A (ja) はんだの浸入に対するはんだ障壁を有する半導体チップのキャリアデバイスと、キャリアデバイスを備えた電子部品およびオプトエレクトロニクス部品
JP2012532469A5 (ko)
KR101543563B1 (ko) 광전자 반도체 컴포넌트
US9455383B2 (en) Molded package for light emitting device and light emitting device using the same
US9780273B2 (en) Optoelectronic component
JP2020161697A (ja) 半導体発光装置

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant