KR101755088B1 - 패턴 형성 방법, 리소그래피 장치 및 시스템, 및 물품 제조 방법 - Google Patents

패턴 형성 방법, 리소그래피 장치 및 시스템, 및 물품 제조 방법 Download PDF

Info

Publication number
KR101755088B1
KR101755088B1 KR1020150007216A KR20150007216A KR101755088B1 KR 101755088 B1 KR101755088 B1 KR 101755088B1 KR 1020150007216 A KR1020150007216 A KR 1020150007216A KR 20150007216 A KR20150007216 A KR 20150007216A KR 101755088 B1 KR101755088 B1 KR 101755088B1
Authority
KR
South Korea
Prior art keywords
pattern formation
compensation value
substrate
alignment measurement
pattern
Prior art date
Application number
KR1020150007216A
Other languages
English (en)
Other versions
KR20150088187A (ko
Inventor
아키히코 가와무라
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20150088187A publication Critical patent/KR20150088187A/ko
Application granted granted Critical
Publication of KR101755088B1 publication Critical patent/KR101755088B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Abstract

기판의 패턴 형성 방법은, 제1 패턴 형성에 관한 제1 얼라인먼트 계측에 기초하여, 계측되는 얼라인먼트 마크의 수가 상기 제1 얼라인먼트 계측에서 계측되는 얼라인먼트 마크의 수보다 적은, 상기 제1 패턴 형성에 관한 제2 얼라인먼트 계측에 대한 제1 보상값을 취득하는 공정과, 상기 제1 패턴 형성과는 상이한 제2 패턴 형성에 관해서 상기 제2 얼라인먼트 계측을 행하는 공정과, 상기 제2 패턴 형성에 관한 조건 및 상기 제1 보상값에 기초하여, 상기 제2 얼라인먼트 계측에 대한 제2 보상값을 생성하는 공정과, 상기 제2 얼라인먼트 계측 및 상기 제2 보상값에 기초하여, 기판의 상기 제2 패턴 형성을 행하는 공정을 포함한다.

Description

패턴 형성 방법, 리소그래피 장치 및 시스템, 및 물품 제조 방법{PATTERNING METHOD, LITHOGRAPHY APPARATUS AND SYSTEM, AND ARTICLE MANUFACTURING METHOD}
본 발명은 패턴 형성 방법, 리소그래피 장치 및 시스템, 및 물품 제조 방법에 관한 것이다.
(하전 입자선 묘화 장치를 포함하는) 노광 장치 및 임프린트 장치 등의 리소그래피 장치는 웨이퍼마다 얼라인먼트 마크를 계측하고, 이 계측 결과에 기초하여 웨이퍼를 위치 결정해서, 패턴 형성을 행할 수 있다. 이러한 얼라인먼트 계측에서는, 일반적으로, 일부의 샷 영역의 마크가 계측되고, 그 계측값으로부터 각각의 샷 영역 전체의 위치가 산출된다. 이러한 산출 과정에서는, 샷 영역의 위치(샷 영역의 치수 및 형상을 더 포함할 수 있다)가 미리 정해진 알고리즘을 사용해서 산출된다. 예를 들어, 샷 영역의 형상이 랜덤하게 상이할 경우, 모든 샷 영역의 마크를 계측할 필요가 있다. 이러한 경우에는, 얼라인먼트 계측에 매우 긴 시간이 걸린다. 따라서, 계측된 데이터를 다음 프로세스에서 사용하는 방법에 의해 계측 시간이 단축된다.
일본 특허 공개 제2000-323383호 공보는 얼라인먼트 계측 결과를 다른 프로세스에 적용하는 기술에 대해 개시하고 있다. 일본 특허 공개 제2000-323383호 공보에 개시된 기술에서는, 사용되는 노광 장치나 레시피에 있어서, 계측 결과가 적용되는 프로세스와 동일하거나 유사한 프로세스에서 취득된 계측 결과를 검색해서 적용하고 있다.
그러나, 종래 기술에서 계측 결과가 적용되는 경우, 얼라인먼트 계측에 소요되는 시간을 단축할 수 있다. 그러나, 계측 결과가 취득된 프로세스와 그 계측 결과가 적용되는 프로세스 사이의 조건의 차이를 고려하면, 중첩 정밀도를 개선할 여지가 있다.
본 발명은, 예를 들어 스루풋과 중첩 정밀도에 있어서 유리한 리소그래피 장치를 제공한다.
본 발명은 그 일 측면에서, 기판의 패턴 형성 방법이며, 제1 패턴 형성에 관한 제1 얼라인먼트 계측에 기초하여, 계측되는 얼라인먼트 마크의 수가 상기 제1 얼라인먼트 계측에서 계측되는 얼라인먼트 마크의 수보다 적은, 상기 제1 패턴 형성에 관한 제2 얼라인먼트 계측에 대한 제1 보상값을 취득하는 공정과, 상기 제1 패턴 형성과는 상이한 제2 패턴 형성에 관해서 상기 제2 얼라인먼트 계측을 행하는 공정과, 상기 제2 패턴 형성에 관한 조건 및 상기 제1 보상값에 기초하여, 상기 제2 얼라인먼트 계측에 대한 제2 보상값을 생성하는 공정과, 상기 제2 얼라인먼트 계측 및 상기 제2 보상값에 기초하여, 기판의 상기 제2 패턴 형성을 행하는 공정을 포함하는 기판의 패턴 형성 방법을 제공한다.
본 발명의 추가적인 특징은 첨부된 도면을 참조하여 아래의 예시적인 실시 형태의 설명으로부터 명확해질 것이다.
도 1은 디바이스 제조 시스템의 일례를 나타내는 도면.
도 2는 보정값의 생성 및 노광의 일례를 나타내는 흐름도.
도 3은 보정값의 변환의 다른 예를 나타내는 흐름도.
도 4는 보정값의 생성 및 노광의 다른 예를 나타내는 흐름도.
도 5는 렌즈 배율이 종 방향 및 횡 방향에서 2배가 되었을 경우의 샷 레이아웃의 일례를 나타내는 도면.
본 발명의 실시 형태에 대해서 도면을 참조해서 설명한다. 도 1은 본 발명에 따른 반도체 디바이스 등의 디바이스를 제조하기 위한 리소그래피 시스템을 나타낸다. 도 1의 리소그래피 시스템은 복수의 노광 장치(1)를 포함한다. 노광 장치(1) 각각은 기판 상에 공급된 레지스트를 노광해서 기판(웨이퍼)에 패턴 형성을 행한다. 노광 장치(1)는 노광을 제어하는 컨트롤러 C 및 보정값을 저장하는 저장부 S를 포함한다. 노광 장치(1)는 하전 입자선으로 기판에 묘화함으로써 패턴 형성을 행하는 하전 입자선 묘화 장치를 포함하는 리소그래피 장치일 수 있다. 복수의 도포 및 현상 장치(3) 각각은 웨이퍼 위에 레지스트를 도포하고, 노광된 웨이퍼를 현상한다. 본 실시 형태에서는 도포 및 현상 장치(3)를 사용하지만, 도포 장치와 현상 장치는 별개이어도 된다. 도포 및 현상 장치(3)와, 노광 장치(1)는, 소위 인라인 접속 형태로 직접 접속된다. 제어 장치(4)는, 예를 들어 호스트 컴퓨터에 의해 구성되고, 도포 및 현상 장치(3)와, 노광 장치(1)를 제어한다.
머신 컨트롤러(2)는 제어 장치(4)와, 대응하는 노광 장치(1)와, 대응하는 도포 및 현상 장치(3)와 통신하고, 제어 장치(4)로부터의 각 처리의 지시를 노광 장치(1)와, 도포 및 현상 장치(3)에 전달한다. 제어 장치(4)와, 머신 컨트롤러(2)와, 노광 장치(1)와, 도포 및 현상 장치(3)는 네트워크를 통해서 서로 접속된다. 각각의 머신 컨트롤러(2)와, 노광 장치(1)와, 도포 및 현상 장치(3)의 복수의 세트는, 도 1에 도시된 바와 같이, 공장 내에 배치될 수 있다. 노광 장치(1)는, 노광되는 웨이퍼의 복수의 샷 영역 중에서 적어도 일부의 샘플 샷 영역에 대해서 얼라인먼트 계측(제2 얼라인먼트 계측)을 행한다. 노광 장치(1)는 각각의 샘플 샷 영역에서의 얼라인먼트 계측의 결과에 기초하여 각각의 샷 영역의 위치 어긋남의 데이터를 취득한다.
웨이퍼의 각각의 샷 영역의 위치 어긋남은 각각의 샷 영역에 대한 얼라인먼트 계측(제1 얼라인먼트 계측)의 계측 결과로부터 생성될 수 있다. 즉, 제2 얼라인먼트 계측에서 계측되는 얼라인먼트 마크의 수는, 제1 얼라인먼트 계측에서 계측되는 얼라인먼트 마크의 수보다 적다. 전체 샷 영역을 대상으로 하는 제1 얼라인먼트 계측의 결과에 기초하는 제1 위치 어긋남 값(제1 위치 어긋남 계수라고도 한다)과, 샘플 샷 영역을 대상으로 하는 제2 얼라인먼트 계측의 결과에 기초하는 제2 위치 어긋남 값(제2 위치 어긋남 계수라고도 함)은 상이하다. 제1 위치 어긋남 값과 제2 위치 어긋남 값의 차분이 제1 보상값으로 설정된다. 이 경우, 제1 위치 어긋남 값은 제2 위치 어긋남 값과 제1 보상값의 합이다. 노광 장치(1)는 제1 얼라인먼트 계측 및 제2 얼라인먼트 계측의 결과에 기초하여 각각 생성된 제1 위치 어긋남 값과 제2 위치 어긋남 값의 차분을 산출함으로써, 각각의 샷 영역에 대한 제1 보상값을 생성한다. 노광 장치는 생성된 제1 보상값을 노광 조건(패턴 형성에 관한 조건) 또는 그것을 특정하기 위한 정보와 함께 저장 장치(5)에 송신한다. 저장 장치(5)는 노광 장치(1)로부터 송신된 제1 보상값을 노광 조건과 함께 저장한다. 이 실시 형태에서는 저장 장치(5)가 제1 보상값을 저장하지만, 노광 장치(1) 내의 저장부 S가 제1 보상값을 저장해도 된다. 패턴 형성에 관한 조건은, 제1 보상값이 취득된 제1 패턴 형성이 병행해서 행하여진 기판 상의 영역과, 제2 패턴 형성이 병행해서 행하여지는 기판 상의 영역의 차이에 관한 조건일 수 있다.
예를 들어, 제2 위치 어긋남 값은 각 샷 영역의 위치 어긋남을 나타내는 다항식의 미리 정해진 차수 이하의 계수, 예를 들어 1차의 항의 계수일 수 있다. 이 경우, 제1 보상값은 상기 계수의 오프셋 값 및 상기 다항식의 미리 정해진 차수보다 높은 차수의 항 계수, 예를 들어 2차 이상의 항의 계수 중 하나 이상을 포함한다. 제2 위치 어긋남 값은 패턴 형성이 행하여지는 각 샷 영역의 위치를 취득하기 위한 정보이어도 되고, 제1 보상값은 패턴 형성이 행하여지는 각 샷 영역의 치수 및 형상 중 하나 이상이어도 된다. 예를 들어, 제2 위치 어긋남 값은 시프트 성분 및 회전 성분을 포함할 수 있으며, 제1 보상값은 배율 성분 및 직교 성분을 포함할 수도 있다.
제2 위치 어긋남 값은 주로 노광 장치(1) 등으로부터 발생하는 장치 고유의 위치 어긋남을 나타내는 값으로 간주될 수 있다. 제1 보상값은 웨이퍼로부터 발생하는 샷 배열의 위치 어긋남을 나타내는 값으로 간주될 수 있다. 저장 장치(5)는 제1 보상값을, 제1 및 제2 위치 어긋남 값을 생성하는 데에 사용되는 웨이퍼 또는 웨이퍼의 종류를 식별하는 식별 기호와, 제1 및 제2 위치 어긋남 값을 생성하는 데에 사용되는 웨이퍼의 노광 조건(패턴 형성에 관한 조건)과 함께 저장한다.
도 2는 제1 보상값의 생성 및 제1 보상값을 사용해서 위치 어긋남을 보정하는 동안에 행해지는 노광의 일례를 나타내는 흐름도이다. 이 제1 보상값의 생성 및 노광은, 도 1에 도시된 시스템에 속하는 각 장치에 의해 실행된다. 시스템이 처리를 개시할 때, 노광 장치(1)는 노광 처리될 웨이퍼에 관한 제1 보상값이 저장 장치(5)에 저장되어 있는지의 여부를 확인한다(공정 S101). 노광 장치(1)는, 공정 S101에서 제1 보상값이 저장 장치(5)에 저장되어 있는 것을 확인한 경우, 저장 장치(5)로부터 제1 보상값을 노광 조건(제2 패턴 형성에 관한 조건)과 함께 취득한다(공정 S121). 노광 장치(1)는 공정 S121을 후술하는 공정 S102 및 S103과 병행해서 행한다.
노광 장치(1)는 스테이지에 보유 지지된 웨이퍼 상에 형성된 복수의 샷 영역 중 일부의 샘플 샷 영역에 대해서 얼라인먼트 계측(제2 얼라인먼트 계측)을 행한다(공정 S102). 공정 S102에서의 얼라인먼트 계측은 공정 S101에서의 확인 결과에 관계없이 행하여진다. 노광 장치(1)는 샘플 샷 영역에 대한 얼라인먼트 계측의 결과를 사용해서 제2 위치 어긋남 값을 생성한다(공정 S103).
노광 장치(1)는 제1 보상값이 저장 장치(5)에 저장되어 있는지의 여부를 다시 확인한다(공정 S104). 노광 장치는(1)는, 공정 S104에서 제1 보상값이 저장 장치(5)에 저장되어 있는 것을 확인한 경우, 공정 S121에서 제1 보상값을 노광 조건과 함께 저장 장치(5)로부터 이미 취득하고 있다. 따라서, 도 2의 흐름도에서는, 공정 S121을 공정 S102 및 S103과 병행해서 행함으로써, 공정 S121의 실행 시간을 절약할 수 있다.
제1 보상값은, 제1 보상값을 생성하는 데에 사용된 웨이퍼의 노광 조건에 따라 변화한다. 제1 보상값을 변화시키는 노광 조건은, 후술하는 바와 같이, 예를 들어 행하여질 패턴 형성(제2 패턴 형성)에서의 투영 광학계 PO의 투영 배율, 형 M의 치수 및 기판 상의 영역(샷 영역의 크기 및 배치를 포함하는 샷 레이아웃)이다.
노광 장치(1)는 공정 S121에서 취득된, 먼저 행하여진 패턴 형성(제1 패턴 형성)의 제1 보상값을, 현재의 패턴 형성의 조건에 따라 변환함으로써 제2 보상값을 생성한다(공정 S105). 예를 들어, 저장 장치(5)에 저장되어 있는 제1 보상값이 1:4의 렌즈 배율에서 생성된 샷 영역으로부터 취득된 것이며, 현재의 노광 처리의 샷 영역을 생성하는 렌즈 배율이 1:2인 것으로 가정한다. 이러한 경우, 노광 장치(1)는 공정 S121에서 취득된 제1 보상값을, 렌즈 배율이 1:2인 샷 레이아웃에 순응하는 제2 보상값으로 변환한다(공정 S105). 그 후, 노광 장치(1)는 현재 노광 처리될 웨이퍼에 대해서 공정 S103에서 생성된 제2 위치 어긋남 값과 공정 S105에서 생성된 제2 보상값을 가산함으로써, 위치 어긋남 보정값을 생성한다(공정 S106). 이 위치 어긋남 보정값은 제1 위치 어긋남 값에 대응하는 값이다. 노광 장치(1)는 공정 S106에서 취득된 위치 어긋남 보정값을 사용해서 위치 결정의 보정을 행하고(공정 S107), 그 후에, 노광 처리를 행한다(공정 S108). 공정 S108에서 전체 샷 영역에 대하여 노광 처리된 웨이퍼는 도포 및 현상 장치(3)에 반송되고, 도포 및 현상 장치(3)에 의해 현상 처리가 이루어진다.
공정 S104에서 저장 장치(5)에 제1 보상값이 저장되어 있지 않았다고 판정되었을 경우, 노광 장치(1)는 샘플 샷 영역 이외의 모든 샷 영역에 대해서 얼라인먼트 계측을 행한다(공정 S115). 노광 장치(1)는 공정 S102와 공정 S115에서 노광 처리가 행해진 웨이퍼의 각각의 샷 영역 모두에 대해서 제1 위치 어긋남 값을 생성한다(공정 S116). 노광 장치(1)는 공정 S116에서 산출된 각각의 샷 영역의 제1 위치 어긋남 값을 사용해서 각각의 샷 영역에 대하여 위치 결정의 보정을 행하고(공정 S107), 그 후에, 노광 처리를 행한다(공정 S108).
공정 S116과 병행하여, 노광 장치(1)는 전체 샷 영역의 얼라인먼트 계측 결과로부터 취득된 위치 어긋남 성분으로부터 샘플 샷 영역의 얼라인먼트 계측 결과로부터 취득된 제2 위치 어긋남 성분을 감산한다(공정 S117). 노광 장치(1)는 공정 S117에서 취득된 위치 어긋남 성분을 사용해서 제1 보상값을 생성하고(공정 S118), 이 생성된 제1 보상값을, 제1 보상값을 생성하는 데에 사용된 웨이퍼의 식별 기호 및 노광 조건과 함께 저장 장치(5)에 송신한다(공정 S122). 저장 장치(5)는 노광 장치(1)로부터 송신된 제1 보상값과, 제1 보상값을 생성하는 데에 사용된 웨이퍼의 식별 기호 및 노광 조건을 저장한다. 저장 장치(5)에 저장된 제1 보상값은, 제1 보상값을 생성하는 데에 사용된 웨이퍼에 대하여 다른 프로세스를 행할 때, 또는 동일한 종류의 다른 웨이퍼에 대하여 노광 처리를 행할 때에 사용된다.
도 3은 공정 S121 및 S105가 노광 장치(1) 이외의 장치, 예를 들어 저장 장치(5)에 의해 행해지는 경우의 흐름도의 일례를 도시한다. 저장 장치(5)는 노광 장치(1)로부터 제1 보상값을 취득하고(공정 S201), 제1 보상값의 변환 조건으로서의 노광 조건을 결정한다(공정 S202). 예를 들어, 다음 프로세스의 샷 레이아웃이 제1 보상값이 취득된 프로세스의 레이아웃과 상이할 것이 예측되는 경우, 저장 장치(5)는 예측되는 샷 레이아웃을 사용해서 제1 보상값을 변환해서 제2 보상값을 생성한다(공정 S203). 저장 장치(5)는 생성된 제2 보상값을 저장한다(공정 S204).
도 4는 노광 장치(1)가 제2 보상값을 생성하는 대신에 저장 장치(5)로부터 제2 보상값을 취득하는 경우의 흐름도의 일례를 나타낸다. 노광 장치(1)는, 처리를 개시하면, 노광 처리가 행해질 웨이퍼에 대한 제2 보상값이 저장 장치(5)에 존재할지 여부를 확인한다(공정 S101). 저장 장치(5)에 제2 보상값이 존재하고 있을 경우, 노광 장치(1)는 그 제2 보상값을 저장 장치(5)로부터 취득한다(공정 S221). 공정 S221에서 노광 장치(1)에 의해 저장 장치(5)로부터 취득되는 제2 보상값은, 노광 조건의 차이에 수반하는 변환이 이미 행해진 값이다. 따라서, 노광 장치(1)는 공정 S221에서 취득된 제2 보상값을 변환하지 않고, 공정 S103에서 생성된 제2 위치 어긋남 값에 가산해서, 현재 노광 처리가 행해질 웨이퍼의 각각의 샷 영역의 제1 위치 어긋남 값에 상당하는 보정값을 취득한다(공정 S106). 그 후에, 노광 장치(1)는 공정 S106에서 취득된 각각의 샷 영역의 보정값을 사용해서 각각의 샷 영역에 대한 위치 어긋남을 보정하고(공정 S107), 노광 처리를 행한다(공정 S108).
저장 장치(5)에 제2 보상값이 존재하지 않을 경우의 순서는 도 2와 같다.
도 5는 렌즈 배율이 종 방향 및 횡 방향에서 2배가 되었을 때의 샷 레이아웃의 일례를 나타낸다. 점선으로 도시된 샷 레이아웃은 렌즈 배율 4:1의 장치에 의한 노광에 의해 취득된 샷 레이아웃을 나타낸다. 실선으로 도시된 샷 레이아웃은 렌즈 배율 2:1의 장치에 의한 노광에 의해 취득된 샷 레이아웃을 나타낸다.
1매의 웨이퍼의 샷 영역의 형상이 복수의 프로세스 간에 변화하지 않을 경우, 각각의 프로세스마다 보정값이 계측되고 취득되는 종래의 처리가 간소화되어, 장치의 처리 효율이 대폭 향상된다. 본 발명과 같이 제1 보상값이 유지되는 한, 예를 들어 샷 레이아웃 등의 노광 조건이 변화하여도, 대응하는 위치 어긋남의 보정값이 산출될 수 있다. 또한, 제1 보상값이 복수의 노광 장치 간에 공유될 수도 있다. 이것은 노광 장치의 처리 시간을 대폭 단축하고, 노광 장치의 처리 효율을 대폭 향상시킬 수 있다.
본 발명의 일 측면으로서의 물품 제조 방법은, 마이크로디바이스(예를 들면, 반도체 디바이스) 또는 미세 구조를 갖는 소자 등의 물품을 제조하기에 적합하다. 본 실시 형태에 따른 물품 제조 방법은, 기판에 도포된 레지스트에 노광 장치 또는 하전 입자선 묘화 장치를 사용해서 패턴(잠상 패턴)을 전사하는 공정과, 앞선 공정에서 잠상 패턴이 전사된 기판을 현상(가공)하는 공정을 포함한다. 또한, 이 제조 방법은, 다른 주지의 공정(예를 들면, 산화, 성막, 증착, 도핑, 평탄화, 에칭, 레지스트 박리, 다이싱, 본딩, 패키징)을 포함할 수 있다. 본 실시 형태에 따른 물품 제조 방법은, 물품의 성능, 품질, 생산성 및 생산 비용 중 하나 이상에 있어서 종래 방법보다 우수하다.
본 발명이 예시적인 실시 형태를 참조하여 기술되었지만, 본 발명이 개시된 예시적인 실시 형태에 한정되지 않음을 이해하여야 한다. 아래의 특허청구범위의 범위는, 모든 변경 및 등가 구조와 기능을 포함하도록 최광의의 해석과 일치하여야 한다.

Claims (19)

  1. 기판의 패턴 형성 방법이며,
    제1 패턴 형성에 관한 제1 얼라인먼트 계측에 기초하여, 계측되는 얼라인먼트 마크의 수가 상기 제1 얼라인먼트 계측에서 계측되는 얼라인먼트 마크의 수보다 적은, 상기 제1 패턴 형성에 관한 제2 얼라인먼트 계측에 대한 제1 보상값을 취득하는 공정과,
    상기 제1 패턴 형성과는 상이한 제2 패턴 형성에 관해서 상기 제2 얼라인먼트 계측을 행하는 공정과,
    상기 제2 패턴 형성에 관한 조건 및 상기 제1 보상값에 기초하여, 상기 제2 패턴 형성에 관한 상기 제2 얼라인먼트 계측에 대한 제2 보상값을 생성하는 공정과,
    상기 제2 얼라인먼트 계측 및 상기 제2 보상값에 기초하여, 기판의 상기 제2 패턴 형성을 행하는 공정을 포함하는 기판의 패턴 형성 방법.
  2. 제1항에 있어서, 상기 제2 얼라인먼트 계측은, 상기 제1 패턴 형성이 행하여지는 기판 상의 각각의 샷 영역의 위치를 취득하기 위한 다항식의 미리 정해진 차수 이하의 항의 계수를 취득하고, 상기 제1 보상값은, 상기 계수의 오프셋 값 및 상기 다항식의 상기 미리 정해진 차수보다 높은 차수의 항의 계수 중 하나 이상을 포함하는 기판의 패턴 형성 방법.
  3. 제1항에 있어서, 상기 제2 얼라인먼트 계측은, 상기 제1 패턴 형성이 행하여지는 기판 상의 각각의 샷 영역의 위치를 취득하기 위한 정보를 취득하고, 상기 제1 보상값은, 상기 제1 패턴 형성이 행하여지는 기판 상의 각각의 샷 영역의 치수 및 형상 중 하나 이상에 관한 것인 기판의 패턴 형성 방법.
  4. 제1항에 있어서, 상기 제2 보상값은, 상기 제2 패턴 형성이 병행해서 행하여지는 기판 상의 각각의 영역의 치수 및 형상 중 하나 이상에 관한 것인 기판의 패턴 형성 방법.
  5. 제1항에 있어서, 상기 조건은, 상기 제1 패턴 형성이 병행해서 행하여지는 기판 상의 영역과, 상기 제2 패턴 형성이 병행해서 행하여지는 기판 상의 영역 간의 차이에 관한 것인 기판의 패턴 형성 방법.
  6. 제1항에 있어서, 상기 조건은, 상기 제2 패턴 형성에 사용되는 투영 광학계의 투영 배율, 상기 제2 패턴 형성에 사용되는 형의 치수 및 상기 제2 패턴 형성이 병행해서 행하여지는 기판 상의 영역 중 하나 이상에 관한 것인 기판의 패턴 형성 방법.
  7. 기판의 패턴 형성을 행하는 리소그래피 장치이며,
    상기 리소그래피 장치는,
    제1 패턴 형성에 관한 제1 얼라인먼트 계측에 기초해서, 계측되는 얼라인먼트 마크의 수가 상기 제1 얼라인먼트 계측에서 계측되는 얼라인먼트 마크의 수보다 적은, 상기 제1 패턴 형성에 관한 제2 얼라인먼트 계측에 대한 제1 보상값을 취득하고,
    상기 제1 패턴 형성과는 상이한 제2 패턴 형성에 관한 조건 및 상기 제1 보상값에 기초하여, 상기 제2 패턴 형성에 관한 상기 제2 얼라인먼트 계측에 대한 제2 보상값을 생성하고,
    상기 제2 얼라인먼트 계측 및 상기 제2 보상값에 기초하여 상기 제2 패턴 형성을 제어하도록 구성되는 컨트롤러를 포함하는 리소그래피 장치.
  8. 제7항에 있어서, 상기 제2 얼라인먼트 계측은, 상기 제1 패턴 형성이 행하여지는 기판 상의 각각의 샷 영역의 위치를 취득하기 위한 다항식의 미리 정해진 차수 이하의 항의 계수를 취득하고, 상기 제1 보상값은, 상기 계수의 오프셋 값 및 상기 다항식의 상기 미리 정해진 차수보다 높은 차수의 항의 계수 중 하나 이상을 포함하도록 상기 컨트롤러가 구성되는 리소그래피 장치.
  9. 제7항에 있어서, 상기 제2 얼라인먼트 계측은, 상기 제1 패턴 형성이 행하여지는 기판 상의 각각의 샷 영역의 위치를 취득하기 위한 정보를 취득하고, 상기 제1 보상값은, 상기 제1 패턴 형성이 행하여지는 기판 상의 각각의 샷 영역의 치수 및 형상 중 하나 이상에 관한 것이 되도록 상기 컨트롤러가 구성되는 리소그래피 장치.
  10. 제7항에 있어서, 상기 제2 보상값은, 상기 제2 패턴 형성이 병행해서 행하여지는 기판 상의 각각의 영역의 치수 및 형상 중 하나 이상에 관한 것이 되도록 상기 컨트롤러가 구성되는 리소그래피 장치.
  11. 제7항에 있어서, 상기 조건은, 상기 제1 패턴 형성이 병행해서 행하여지는 기판 상의 영역과 상기 제2 패턴 형성이 병행해서 행하여지는 기판 상의 영역 간의 차이에 관한 것이 되도록 상기 컨트롤러가 구성되는 리소그래피 장치.
  12. 제7항에 있어서, 상기 조건은, 상기 제2 패턴 형성에 사용되는 투영 광학계의 투영 배율, 상기 제2 패턴 형성에 사용되는 형의 치수 및 상기 제2 패턴 형성이 병행해서 행하여지는 기판 상의 영역 중 하나 이상에 관한 것이 되도록 상기 컨트롤러가 구성되는 리소그래피 장치.
  13. 제7항에 있어서, 상기 컨트롤러는, 저장부를 포함하고, 상기 제1 얼라인먼트 계측에 기초하여 상기 제1 보상값을 취득하고, 상기 제1 보상값을 상기 저장부에 저장하도록 구성되는 리소그래피 장치.
  14. 제13항에 있어서, 상기 저장부는, 상기 조건 및 상기 조건을 특정하기 위한 정보 중 하나와 함께 상기 제1 보상값을 저장하도록 구성되는 리소그래피 장치.
  15. 물품 제조 방법이며,
    제7항 내지 제14항 중 어느 한 항에 따른 리소그래피 장치를 사용하여 기판에 패턴 형성을 행하는 공정과,
    상기 물품을 제조하기 위해 상기 패턴 형성이 행하여진 상기 기판을 가공하는 공정을 포함하고,
    상기 물품은 상기 가공된 기판의 적어도 일부를 포함하고,
    상기 기판에 패턴 형성을 행하는 공정은,
    제1 패턴 형성에 관한 제1 얼라인먼트 계측에 기초하여, 상기 제1 패턴 형성에 관한 제2 얼라인먼트 계측에 대한 제1 보상값을 취득하는 공정 - 상기 제2 얼라인먼트 계측에서 계측되는 얼라인먼트 마크의 수는 상기 제1 얼라인먼트 계측에서 계측되는 얼라인먼트 마크의 수보다 적음 - 과,
    상기 제1 패턴 형성과는 상이한 제2 패턴 형성에 관해서 상기 제2 얼라인먼트 계측을 행하는 공정과,
    상기 제2 패턴 형성에 관한 조건 및 상기 제1 보상값에 기초하여, 상기 제2 패턴 형성에 관한 상기 제2 얼라인먼트 계측에 대한 제2 보상값을 생성하는 공정과,
    상기 제2 얼라인먼트 계측 및 상기 제2 보상값에 기초하여, 기판의 상기 제2 패턴 형성을 행하는 공정을 포함하는 물품 제조 방법.
  16. 리소그래피 시스템이며,
    제7항 내지 제14항 중 어느 한 항에 따른 리소그래피 장치와,
    상기 제1 보상값 및 상기 제2 보상값 중 하나 이상을 저장하도록 구성되는 저장 장치를 포함하는 리소그래피 시스템.
  17. 제16항에 있어서, 상기 저장 장치는, 상기 제1 패턴 형성에 관한 조건 및 상기 조건을 특정하기 위한 정보 중 하나와 함께 상기 제1 보상값을 저장하도록 구성되는 리소그래피 시스템.
  18. 제16항에 있어서, 상기 저장 장치는, 상기 제2 패턴 형성에 관한 조건 및 상기 조건을 특정하기 위한 정보 중 하나와 함께 상기 제2 보상값을 저장하도록 구성되는 리소그래피 시스템.
  19. 제16항에 있어서, 상기 리소그래피 시스템은 복수의 상기 리소그래피 장치를 포함하는 리소그래피 시스템.
KR1020150007216A 2014-01-23 2015-01-15 패턴 형성 방법, 리소그래피 장치 및 시스템, 및 물품 제조 방법 KR101755088B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014010735A JP6418744B2 (ja) 2014-01-23 2014-01-23 パターン形成方法、リソグラフィ装置およびシステム、ならびに物品製造方法
JPJP-P-2014-010735 2014-01-23

Publications (2)

Publication Number Publication Date
KR20150088187A KR20150088187A (ko) 2015-07-31
KR101755088B1 true KR101755088B1 (ko) 2017-07-06

Family

ID=53544678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150007216A KR101755088B1 (ko) 2014-01-23 2015-01-15 패턴 형성 방법, 리소그래피 장치 및 시스템, 및 물품 제조 방법

Country Status (3)

Country Link
US (1) US9377702B2 (ko)
JP (1) JP6418744B2 (ko)
KR (1) KR101755088B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114690593A (zh) * 2020-12-30 2022-07-01 科磊股份有限公司 一种制造集成电路的方法和系统
US11860555B2 (en) 2021-03-30 2024-01-02 Changxin Memory Technologies, Inc. Alignment mark count acquiring method and device
CN113325668B (zh) * 2021-03-30 2022-03-08 长鑫存储技术有限公司 对准标记数获取方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552775B1 (en) 1999-11-26 2003-04-22 Nikon Corporation Exposure method and apparatus
US6898306B1 (en) 2001-05-14 2005-05-24 Ultratech, Inc. Machine-independent alignment system and method
US20060028645A1 (en) 2004-08-06 2006-02-09 Fujitsu Limited Fabrication method of semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3617046B2 (ja) * 1995-05-29 2005-02-02 株式会社ニコン 露光方法
JPH10229039A (ja) * 1997-02-17 1998-08-25 Nikon Corp 露光方法
JP2000323383A (ja) 1999-05-10 2000-11-24 Nec Yamagata Ltd 半導体装置の製造方法及び製造装置
JP2001297966A (ja) * 2000-04-13 2001-10-26 Canon Inc 露光方法、露光システム、露光装置、半導体デバイス製造方法、半導体製造工場、および露光装置の保守方法
JP4905617B2 (ja) * 2001-05-28 2012-03-28 株式会社ニコン 露光方法及びデバイス製造方法
JP4022374B2 (ja) * 2001-01-26 2007-12-19 株式会社ルネサステクノロジ 半導体デバイスの製造方法およびそのシステム
JP2004265957A (ja) * 2003-02-26 2004-09-24 Nikon Corp 最適位置検出式の検出方法、位置合わせ方法、露光方法、デバイス製造方法及びデバイス
JP2007184343A (ja) * 2006-01-05 2007-07-19 Nikon Corp 処理方法、処理装置、及びプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552775B1 (en) 1999-11-26 2003-04-22 Nikon Corporation Exposure method and apparatus
US6898306B1 (en) 2001-05-14 2005-05-24 Ultratech, Inc. Machine-independent alignment system and method
US20060028645A1 (en) 2004-08-06 2006-02-09 Fujitsu Limited Fabrication method of semiconductor device

Also Published As

Publication number Publication date
US20150205211A1 (en) 2015-07-23
US9377702B2 (en) 2016-06-28
JP2015138917A (ja) 2015-07-30
KR20150088187A (ko) 2015-07-31
JP6418744B2 (ja) 2018-11-07

Similar Documents

Publication Publication Date Title
KR102000399B1 (ko) 패턴 형성 방법, 리소그래피 장치, 리소그래피 시스템, 및 물품의 제조 방법
CN108885414B (zh) 光刻装置、器件制造方法以及相关的数据处理装置和计算机程序产品
TW201928529A (zh) 用於控制工業製程的方法與設備
JP2021505957A (ja) リソグラフィ装置を制御する方法および関連する装置
KR102390306B1 (ko) 제조 공정에서 기판 상의 패턴들의 포지셔닝을 제어하기 위한 방법 및 컴퓨터 프로그램 제품
JP2014229802A (ja) リソグラフィ装置、リソグラフィ方法、リソグラフィシステム、及び物品の製造方法
KR102379329B1 (ko) 피쳐의 위치를 결정하는 방법
KR101755088B1 (ko) 패턴 형성 방법, 리소그래피 장치 및 시스템, 및 물품 제조 방법
JP6730851B2 (ja) 決定方法、形成方法、プログラム、および物品の製造方法
JP2006344739A (ja) 位置計測装置及びその方法
TW201833791A (zh) 用於監測微影製造程序的方法及設備
US10409168B2 (en) Method of predicting performance of a lithographic apparatus, calibration of lithographic apparatus, device manufacturing method
KR20150107619A (ko) 리소그래피 장치 및 물품의 제조 방법
JP2016001708A (ja) リソグラフィ装置、及び物品の製造方法
JP2007300004A (ja) 露光装置および方法ならびにデバイス製造方法
JP7227352B2 (ja) 製造プロセスを制御する方法及び関連する装置
KR102410234B1 (ko) 정보 처리 장치, 컴퓨터 프로그램, 리소그래피 장치, 리소그래피 시스템 및 물품의 제조 방법
KR102566155B1 (ko) 패턴 형성 방법, 리소그래피 장치, 및 물품 제조 방법
JP2020017581A (ja) パターン形成方法および物品製造方法
US9606460B2 (en) Lithography apparatus, and method of manufacturing article
JP2015002260A (ja) リソグラフィ装置、リソグラフィ方法、それを用いた物品の製造方法
JP2013145871A (ja) リソグラフィー装置および方法、ならびに物品製造方法
WO2015152106A1 (en) Pattern forming method, exposure appratus, and method of manufacturing article
JP2016004881A (ja) リソグラフィ装置、及び物品の製造方法
JP5812642B2 (ja) 荷電粒子線描画方法、およびそれを用いた物品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right