KR101747242B1 - 도전성 접착제 및 이를 이용한 회로기판, 전자부품 모듈 - Google Patents

도전성 접착제 및 이를 이용한 회로기판, 전자부품 모듈 Download PDF

Info

Publication number
KR101747242B1
KR101747242B1 KR1020110097273A KR20110097273A KR101747242B1 KR 101747242 B1 KR101747242 B1 KR 101747242B1 KR 1020110097273 A KR1020110097273 A KR 1020110097273A KR 20110097273 A KR20110097273 A KR 20110097273A KR 101747242 B1 KR101747242 B1 KR 101747242B1
Authority
KR
South Korea
Prior art keywords
solder
particles
snbi
organic acid
conductive adhesive
Prior art date
Application number
KR1020110097273A
Other languages
English (en)
Other versions
KR20120033254A (ko
Inventor
아라타 기시
나오미치 오아시
아츠시 야마구치
Original Assignee
파나소닉 아이피 매니지먼트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 아이피 매니지먼트 가부시키가이샤 filed Critical 파나소닉 아이피 매니지먼트 가부시키가이샤
Publication of KR20120033254A publication Critical patent/KR20120033254A/ko
Application granted granted Critical
Publication of KR101747242B1 publication Critical patent/KR101747242B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/02—Elements
    • C08K3/08—Metals
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/09—Carboxylic acids; Metal salts thereof; Anhydrides thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13313—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Conductive Materials (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Non-Insulated Conductors (AREA)
  • Powder Metallurgy (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

종래의 도전성 접착제에서는 0.8㎜보다 더 미세한 파인 피치의 랜드를 갖는 전자 회로기판에의 인쇄를 할 수 없었다고 하는 과제이다.
본 발명의 도전성 접착제는 10~90 wt%의 SnBi계 땜납 분말과 잔여부가 유기산을 함유하는 접착제를 포함하는 도전성 접착제이며, SnBi계 땜납 분말은 입자 지름 L1이 20~30㎛의 땜납 입자 A~D와 입자 지름 L2가 8~12㎛의 땜납 입자 E로 구성되어 있고, SnBi계 땜납 분말의 혼합 비율은 입자 지름이 20~30㎛의 땜납 입자 A~D가 땜납 분말 전체의 40~90 wt%이고, 잔여부가 8~12㎛의 입자 지름을 갖는 땜납 입자 E이다.

Description

도전성 접착제 및 이를 이용한 회로기판, 전자부품 모듈{CONDUCTIVE PASTE, AND CIRCUIT BOARD USING THE SAME, ELECTRONIC COMPONENT MODULE}
　본 발명은 주로 전자 회로기판에 전자부품 등을 납땜할 때에 이용되는 도전성 접착제 및 그것을 이용한 회로기판 및 전자부품 모듈에 관한 것이다.
전자부품을 납땜하는 방법으로는 리플로 솔더링법, 플로 솔더링법 등을 들 수 있으나, 최근 IC칩, QFP 등의 표면 실장에는 부품 사이 및 리드 사이에 브리지가 잘 발생하지 않고, 또한 생산성에도 우수한 리플로 솔더링법이 채용되고 있다. 통상 리플로 솔더링법에서는 땜납 합금의 분말과 플럭스를 혼화(混和)한 땜납 페이스트가 이용되며, 그 땜납 페이스트를 메탈 마스크를 이용하여 전자 회로기판의 소정의 위치에 인쇄하고, 리플로 노에서 가열되어서 납땜이 이루어진다.
리플로 솔더링에 이용되어 온 땜납 페이스트의 땜납의 하나에는 SnBi계의 저 융점 땜납이 있다. 또, 본 명세서에서 땜납 페이스트란 (1) 땜납 분말과, (2) 땜납 입자 표면이나 땜납 페이스트가 도포되는 금속 표면에 생성된 산화 피막을 제거하는 유기산이나 로진, 용제 및 증점제로 구성되어 있는 플럭스로 이루어지는 재료를 말한다.
그러나 SnBi계에서는 땜납이 약하므로 일부의 전자기기에서밖에 사용할 수 없다고 하는 문제가 있다.
특히, 휴대전화기나 디지털 카메라 등의 모바일계에서는 사용시의 낙하 등에 의한 외부로부터의 충격, 진동에 의한 접합부에의 영향에 의해 크랙이 발생하거나 납땜 부품의 탈락 등이 발생한다는 점에서 접합 강도의 향상이 요구되어 왔다.
그래서 접합 강도의 개선을 도모하기 위해서 땜납에 대신하는 접합 재료로 최근에는 특허문헌 1에 기재되어 있는 것과 같은 땜납 분말과 플럭스 작용을 갖는 에폭시계 접착제를 혼화(混和)한 도전성 접착제가 개발되고 있다.
또, 본 명세서에서 도전성 접착제는 땜납 분말, 에폭시 수지, 경화제, 유기산 및 증점제(增粘劑)로 이루어지는 재료이다.
이와 같은 도전성 접착제는 메탈 마스크를 이용하여 전자 회로기판의 소정의 위치에 인쇄한 후, 리플로에 의해 가열되고, 플럭스 작용을 갖는 에폭시계 접착제에 포함되는 유기산의 작용에 의해 땜납의 산화 피막을 제거한 후, 땜납에 의한 접합과 수지의 경화에 의해 전자 회로기판과 부품의 접합과 보강을 동시에 실시하는 재료이다.
특허문헌 1에 개시된 도전성 접착제의 구성은 플럭스 작용을 갖는 에폭시계 접착제와 SnBi계 땜납 분말을 혼합하여 이루어지는 도전성 접착제이다. 또, 특허문헌 1에 개시된 플럭스 작용을 갖는 에폭시계 접착제란 에폭시계 수지에 경화제 및 유기산이 포함되어 있는 것을 말한다.
특허문헌 1에서는 SnBi 땜납 분말의 입자 지름에 관해서는, 입자 지름을 지나치게 작게 하면 입자 접합이 양호하게 달성되지 않고, 한편, 지나치게 크게 하면 파인 피치화된 회로기판의 랜드 부분의 인쇄를 양호하게 실시할 수 없으므로 25~45㎛의 입자 지름의 Sn42Bi58(42wt% Sn-58wt% Bi) 땜납 분말을 이용하고 있다.
이러한 도전성 접착제는 전자 회로기판에 대한 칩 부품 등의 실장에 이용되는 경우, 메탈 마스크 등에 의해 도전성 접착제를 소정의 위치에 인쇄하고, 칩 부품을 마운트한 후, 가열에 의해 땜납 분말을 용융시킨다.
이때, 도전성 접착제는 땜납이 용융하여 접착제를 분리한다. 땜납은 납땜부의 금속에 젖어서 땜납 접합하지만, 접착제는 수지 막을 땜납의 주위를 덮도록 형성한다. 수지 막은 땜납 용융과 동시에 그 열에 의해 경화가 시작되고, 납땜이 종료한 후에 경화가 완료한다.
또, 특허문헌 1의 도전성 접착제에서는 납땜시의 땜납 용융에서 금속부로의 젖음(wet, 땜납 응집성)을 원활하게 진행시키기 위해서, 즉 에폭시 수지 또는 경화제와의 혼합물 중으로의 유기산의 용해성을 높이기 위해서 측쇄(側鎖)에 알킬기를 갖는 이염기산을 유기산으로 사용하고 있다. 이 유기산은 2,5－디에틸 아디핀산(2,5-diethyladipic acid)을 이용하고 있으며, 직쇄(直鎖)의 탄소 수가 6 이상이고, 측쇄의 알킬기로는 탄소 수 1~5의 알킬기를 이용하는 것이 기재되어 있다.
일본국 특개 2006－199937호 공보
그러나 상기 특허문헌 1의 도전성 접착제에서는 0.8㎜의 파인 피치에 대하여 도전성 접착제의 기판에의 인쇄 성능을 확보할 수 있다고 하는 내용의 개시는 있지만, 0.8㎜보다 더 미세한 파인 피치에 대해서는 인쇄 성능을 확보하기가 어렵다.
본 발명은 종래의 도전성 접착제의 이와 같은 과제를 고려하여, 종래에 비해 더 미세한 파인 피치의 랜드를 갖는 회로기판에 대해서 인쇄 성능을 확보할 수 있는 도전성 접착제 및 그것을 이용한 회로기판, 전자부품 모듈을 제공하는 것을 목적으로 한다.
제 1의 본 발명은 10~90wt%의 SnBi계 땜납 분말과 잔여부가 유기산을 함유하는 접착제를 포함하는 도전성 접착제로, 상기 SnBi계 땜납 분말은 입자 지름 L1이 20~30㎛의 땜납 입자와 입자 지름 L2가 8~12㎛의 땜납 입자로 구성되어 있고, 상기 SnBi계 땜납 분말의 혼합 비율은 상기 입자 지름이 20~30㎛의 땜납 입자가 땜납 분말 전체의 40~90wt%이고, 잔여부가 8~12㎛의 입자 지름을 갖는 땜납 입자인 도전성 접착제이다.
또, 제 2의 본 발명은 10~90wt%의 SnBi계 땜납 분말과 잔여부가 유기산을 함유하는 접착제를 포함하는 도전성 접착제로, 상기 SnBi계 땜납 분말은 입자 지름 L1이 20~30㎛의 땜납 입자와 입자 지름 L2가 8~12㎛의 땜납 입자로 구성되어 있고, 상기 SnBi계 땜납 분말의 혼합 비율은 상기 입자 지름이 20~30㎛의 땜납 입자가 땜납 분말 전체의 60~80wt%이고, 잔여부가 8~12㎛의 입자 지름을 갖는 땜납 입자인 도전성 접착제이다.
또, 제 3의 본 발명은 상기 유기산을 함유하는 접착제는 적어도 에폭시 수지, 경화제, 상기 유기산 및 증점제로 구성되고, 상기 유기산은 아디핀산과 글루타르산을 포함하는 것인 상기 제 1 또는 제 2의 본 발명의 도전성 접착제이다.
또, 제 4의 본 발명은 상기 아디핀산과 상기 글루타르산의 비율은 상기 아디핀산이 10~50wt%이고, 잔여부가 상기 글루타르산인 상기 제 3의 본 발명의 도전성 접착제이다.
또, 제 5의 본 발명은 상기 아디핀산과 상기 글루타르산의 비율은 상기 아디핀산이 20~40wt%이고, 잔부가 상기 글루타르산인 상기 제 4의 본 발명의 도전성 접착제이다.
또, 제 6의 본 발명은 상기 유기산의 입도 분포에서 입자 지름이 10㎛ 이하의 입자량이 상기 유기산의 입자 전체 중에서 5~70% 포함되어 있는 상기 제 3에서 제 5 중 어느 하나의 본 발명의 도전성 접착제이다.
또, 제 7의 본 발명은 상기 SnBi계 땜납 분말은 42wt% Sn-58wt% Bi, 42wt% Sn-57wt% Bi-1.0wt% Ag 또는 16wt% Sn-56wt% Bi-28wt% In인 상기 제 1에서 제 6 중 어느 하나의 본 발명의 도전성 접착제이다.
또, 제 8의 본 발명은 10~90wt%의 SnBi계 땜납 분말과 잔여부가 유기산을 함유하는 접착제를 포함하는 도전성 접착제로, 상기 SnBi계 땜납 분말은 입자 지름 L1이 20~30㎛의 땜납 입자와 입자 지름 L2가 8~12㎛의 땜납 입자로 구성되어 있고,상기 SnBi계 땜납 분말의 혼합 비율은 상기 입자 지름이 20~30㎛의 땜납 입자가 땜납 분말 전체의 60~80wt%이고, 잔여부가 8~12㎛의 입자 지름을 갖는 땜납 입자이며, 상기 유기산을 함유하는 접착제는 적어도 에폭시 수지, 경화제, 상기 유기산 및 증점제로 구성되어 있고, 상기 유기산은 아디핀산과 글루타르산을 포함하는 것이며, 상기 아디핀산과 상기 글루타르산의 비율은 상기 아디핀산이 유기산 전체의 20~40wt%이고, 잔여부가 상기 글루타르산인 도전성 접착제이다.
또, 제 9의 본 발명은 상기 입자 지름 L2는 상기 입자 지름 L1의 0.4배인 상기 제 1, 제 2, 제 8 중 어느 하나의 본 발명의 도전성 접착제이다.
또, 제 10의 본 발명은 기재(基材)와, 상기 기재상에 상기 제 1에서 제 7 중 어느 하나의 본 발명의 도전성 접착제를 이용하여 형성된 도전부를 구비한 회로기판이다.
또, 제 11의 본 발명은 회로기판과, 상기 회로기판상에 상기 제 1에서 제 7 중 어느 하나의 본 발명의 도전성 접착제를 이용하여 형성된 도전부와, 상기 도전부를 개재하여 상기 회로기판상에 실장된 전자부품을 구비한 전자부품 모듈이다.
상기 구성에 의하면, 2종류의 입자 지름의 SnBi계 땜납 분말을 혼합함으로써 0.8㎜보다 더 미세한 파인 피치의 랜드를 갖는 전자 회로기판에의 인쇄가 가능해진다.
이상과 같이, 본 발명에 의하면 더 미세한 파인 피치의 랜드를 갖는 회로기판에 대해서 인쇄 성능을 확보할 수 있는 도전성 접착제 및 그것을 이용한 회로기판, 전자부품 모듈을 제공할 수 있다.
또, 본 발명에 의하면, 상기 효과에 더하여 땜납 용융시의 금속부로의 젖음(땜납 응집성)을 원활하게 진행시킬 수 있고, 또한 스퀴지 라이프(인쇄시의 점도 안정성)를 확보할 수 있는 도전성 접착제 및 그것을 이용한 회로기판, 전자부품 모듈을 제공할 수 있다.
도 1은 발명의 실시 예에서의 도전성 접착제의 땜납 입자의 입자 지름을 설명하기 위한 모식도이다.
도 2는 (2－a)~(2－c)：본 발명의 실시 예 5에서의 도전성 접착제에 의해 형성된 도전부의 제조방법의 모식적인 단면도이다.
도 3은 (3－a)~(3－d)：본 발명의 실시 예 6에서의 도전성 접착제에 의해 형성된 다층 회로기판의 제조방법의 모식적인 단면도이다.
도 4는 (4－a)~(4－d)：본 발명의 실시 예 7에서의 도전성 접착제를 이용하여 접합한 전자부품 모듈의 제조방법의 모식적인 단면도이다.
이하, 본 발명의 실시 예에 대하여 설명한다.
여기에서는 후술하는 각 실시 예의 설명에 공통되는 사항(재료명, 평가방법)을 먼저 정리해서 설명한다.
본 발명의 실시 예에서의 도전성 접착제는 유기산을 함유하는 접착제와 SnBi계 땜납 분말로 구성되어 있다.
또, 본 실시 예의 「유기산을 함유하는 접착제」는 플럭스 작용(여기서, 플럭스 작용이란 도전성 접착제가 도포되는 금속 표면에 생긴 산화 피막을 제거하는 작용 및 용융 땜납의 표면장력을 저하시켜서 땜납의 접합 금속 표면으로의 젖음성을 촉진하는 작용을 의미한다)을 갖는다.
SnBi계 땜납 입자는 입자 지름 L1이 20~30㎛의 땜납 입자와 입자 지름 L2가 8~12㎛의 땜납 입자의 2 종류의 입자 지름을 혼합하고 있는 것을 특징으로 하고 있다.
또, 유기산을 함유하는 접착제는 적어도 에폭시 수지, 경화제, 유기산, 증점제로 구성되어 있으며, 유기산은 구체적으로는 아디핀산과 글루타르산의 양쪽이 혼합되어 있는 것을 특징으로 하고 있다.
후술하는 실시 예 및 비교 예에 이용한 재료는 아래의 방법으로 작성한 것이거나 또는 입수한 것이다.
(1) 도전성 접착제의 재료조제
a) 땜납 입자：아래의 땜납 입자 No.1과 No.2를 혼합하여 사용했다.
이 땜납 입자 No.1과 No.2의 입자 지름은 레이저 회절·산란법으로 측정하고, 적산 입자량이 50%가 되는 입자 지름인 미디언 지름(median diameter)(D50)을 이용하고 있다.
a－1) SnBi계 땜납 입자 No.1(입자 지름 20~30㎛)
상품명：Sn/Bi58 (20-30)(미츠이 금속광업 주식회사 제)
a－2) SnBi계 땜납 입자 No.2(입자 지름 8~12㎛)
상품명：Sn/Bi58(DS10)(미츠이 금속광업 주식회사 제)
또, 여기에서의 입자 지름은 1개의 입자가 진구인 경우에는 직경을 나타내지만, 그 외의 형상의 경우에는 그 형상의 외접 직방체의 최대의 길이를 나타내는 것으로 한다.
b) 에폭시 수지：
　b－1) 비스페놀 A형 에폭시 수지
　상품명：에피코트 YL980(재팬 에폭시 레진 주식회사 제)
　b－2) 비스페놀 F형 에폭시 수지
　상품명：에피코트 806(재팬 에폭시 레진 주식회사 제)
c) 경화제：
　이미다졸계 경화제(10㎛ 이하의 분체)
　상품명：2P4MHZ(2－페닐-4－메틸-5－히드록시 메틸 이미다졸：시코쿠 화성공업 주식회사 제)
d) 유기산：
　d－1) 아디핀산(칸토 화학 주식회사 제)
　d－2) 글루타르산(칸토 화학 주식회사 제)
e) 증점제：디벤질리덴소르비톨
　상품명：겔올 D(신일본이화 주식회사 제)
　이상의 재료를 이용하여 유기산을 함유하는 접착제와 SnBi계 땜납 분말로 구성되는 도전성 접착제에 관해서 이하의 처방으로 작성했다.
비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 이미다졸계 경화제, 아디핀산, 글루타르산, 증점제를 계량하고, 18℃~28℃의 환경하에서 전체가 균일하게 될 때까지 약 30분간 교반하여 유기산을 함유하는 접착제를 작성했다.
다음에, 상기 교반공정에 의해 얻어진 유기산을 함유하는 접착제에 임의의 양의 2 종류의 입자 지름의 땜납 입자를 첨가하고, 교반기, 스톤 밀(stone mill), 3본 롤(triple roller), 플래너터리 믹서 등의 분산장치를 이용하여 18℃~28℃의 환경하에서 전체가 균일하게 될 때까지 약 120분간 교반하여 도전성 접착제를 작성했다.
각 실시 예 및 비교 예의 품질 평가에 관해서는 이하의 (2)~(4)의 수법으로 실시하였다.
(2) 인쇄 성능의 평가방법
인쇄 성능에 관해서는 아래의 방법으로 평가를 실시했다.
즉, 후술하는 본 실시 예에서는 메탈 마스크를 이용한 도전성 접착제의 인쇄에 의해 브리지의 유무와 크랙(crack)의 유무를 관찰하여 쌍방의 결과를 종합해서 인쇄성능의 합격 여부를 판정했다. 여기서, 브리지란 인접하는 도전성 접착제의 도포 부분의 사이를 연결하는 부분을 의미하고, 크랙이란 도전성 접착제가 도포되어야 할 부분에 생긴 미 도포 부분을 의미한다.
도전성 접착제를 두께가 0.12㎜이고, 직사각형 형상의 개구(3㎜×0.25㎜)가 0.4㎜ 피치 간격으로 형성되어 있는 제 1 메탈 마스크와, 동일한 직사각형 형상의 개구(3㎜×0.25㎜)가 0.3㎜ 피치 간격으로 형성되어 있는 제 2 메탈 마스크의 2 종류의 마스크로 인쇄기를 이용하여 인쇄하고, 인쇄 형상을 현미경을 이용하여 관찰했다. 이때의 현미경의 배율은 150배로 했다.
0.4㎜ 피치 간격의 제 1 메탈 마스크를 이용한 것은 파인 피치의 랜드를 갖는 전자 회로기판에 대하여 인쇄 가부 판단을 평가하고 싶었기 때문이다.
또, 0.3㎜ 피치 간격의 제 2 메탈 마스크를 이용한 것은 더 미세한 피치의 랜드를 갖는 전자 회로기판에 대하여 인쇄 가부 판단을 평가하기 위해서이다.
메탈 마스크를 이용한 인쇄에 의해 브리지의 유무와 크랙의 유무를 관찰하고, 이하와 같이 쌍방의 결과를 종합해서 인쇄 성능의 합격 여부를 판정했다.
a) 브리지의 유무：
제 1 메탈 마스크 및 제 2 메탈 마스크를 이용한 인쇄 결과에서 모두 브리지가 발생하지 않은 경우에 ◎표(합격을 의미하는 표시)를 부여했다. 또, 제 1 메탈 마스크를 이용한 인쇄 결과에서만 브리지가 발생하지 않은 경우에 ○표(합격을 의미하는 표시)를 부여했다(제 2 메탈 마스크를 이용한 인쇄 결과에서만 브리지가 발생했다).
또, 제 1 메탈 마스크를 이용한 인쇄 결과에서 브리지가 발생한 경우에 ×표(불합격을 의미하는 표시)를 부여했다.
b) 크랙의 유무：
제 1 메탈 마스크 및 제 2 메탈 마스크를 이용한 인쇄 결과에서 모두 크랙이 발생하지 않은 경우에 ◎표(합격을 의미하는 표시)를 부여했다. 또, 제 1 메탈 마스크를 이용한 인쇄 결과에서만 크랙이 발생하지 않은 경우에 ○표(합격을 의미하는 표시)를 부여했다(제 2 메탈 마스크를 이용한 인쇄 결과에서만 크랙이 발생했다).
또, 제 1 메탈 마스크를 이용한 인쇄 결과에서 크랙이 발생한 경우(땜납량이 적은 것 등)에 ×표(불합격을 의미하는 표시)를 부여했다.
c) 인쇄 성능의 평가
상기의 2개의 항목 a)와 b)의 평가 결과가 모두 ○표의 경우에는 인쇄 성능의 평가로 ○표를 부여하고 합격이라고 판단했다. 또, 상기의 2개의 항목 a)와 b)의 평가 결과가 모두 ◎표의 경우에는 인쇄 성능의 평가로 ◎표를 부여하고, ○표보다 더 파인 피치의 인쇄가 가능하다고 판단했다. 또, 상기의 2개의 항목 a)와 b)의 평가 결과가 하나라도 ×표의 경우에는 인쇄 성능의 평가로 ×표를 부여했다.
(3) 땜납 응집성 평가(응집성 평가)
JIS　Z3197에 준거하여 개구의 크기가 다른 2 종류의 메탈 마스크로 제 3 메탈 마스크(개구의 사이즈가 φ0.3㎜ 또는 □0.3㎜이다)와 제 4 메탈 마스크(개구의 사이즈가 φ0.1㎜ 또는 □0.1㎜이다)를 이용하여 땜납 세라믹 기판상에서의 땜납 볼의 발생량에 대하여 조사했다.
제 3 메탈 마스크 및 제 4 메탈 마스크를 이용한 세라믹 기판상의 각 랜드 상에서 응집한 땜납 입자의 주위에 응집하고 있는지 여부에 관계없이 어떤 상태의 땜납 입자도 존재하고 있지 않은 경우에는 ◎표(합격을 의미하는 표시)를 부여했다. 또, 제 3 메탈 마스크를 이용한 세라믹 기판상의 각 랜드 상에서만 응집한 땜납 입자의 주위에 응집하고 있는지 여부에 관계없이 어떤 상태의 땜납 입자도 존재하고 있지 않은 경우에는 ○표(합격을 의미한다)를 부여했다(제 4 메탈 마스크를 이용한 결과에서만 응집한 땜납 입자의 주위에 땜납 입자가 어떤 상태라도 존재했다).
또, 제 3 메탈 마스크를 이용한 세라믹 기판상의 각 랜드 상에서 응집한 땜납 입자의 주위에 땜납 입자가 어떤 상태라도 존재하는 경우에는 ×표(불합격을 의미하는 표시)를 부여했다.
(4) 스퀴지 라이프 평가(도전성 접착제의 점도측정방법)
E형 점도계를 이용하여 25℃의 분위기에서 0.5rpm, 5rpm으로 로터를 회전시켰을 때의 점도를 측정했다. 또, 이때의 5rpm의 점도의 값을 대표치로 하였다.
도전성 접착제의 스퀴징 테스트 전의 초기 점도(σ0：5rpm)를 E형 점도계로 측정한 후, 이 도전성 페이스트를 25±1℃의 분위기하에서 인쇄기를 이용하여 스퀴징 테스트(도전성 접착제를 인쇄기에 의해 소정 시간 롤링시킨다)를 실시하여 24시간 후의 점도(σ24：5rpm)를 측정했다. σ24/σ0의 비의 값에 의해 도전성 접착제의 증점 정도를 평가하였다.
σ24/σ0의 값이 1~1.2 이하일 때를 합격(○으로 표기)으로 하고, 1.2를 넘을 때를 불합격(×로 표기)으로 하였다.
실시 예 1(SnBi계 땜납 입자 No.1과 SnBi계 땜납 입자 No.2의 비율)
실시 예 1에서는 SnBi계 땜납 분말의 입자 지름과 혼합 비율에 대하여 검토했다.
우선 최초로 본 실시 예에서 이용하는 유기산을 함유하는 접착제의 배합비에 대하여 설명하고, 그 후 그것을 이용한 도전성 접착제의 작성에 대하여 설명한다.
즉, 비스페놀 A형 에폭시 수지 16wt%, 비스페놀 F형 에폭시 수지 62wt%, 이미다졸계 경화제 12wt%, 아디핀산 3.0wt%, 글루타르산 6.0wt%, 증점제 1.0wt%를 계량하고, 18℃~28℃의 환경하에서 전체가 균일하게 될 때까지 약 30분간 교반하고, 유기산을 함유하는 접착제를 작성했다.
다음에, 상기 교반공정에 의해 얻어진 유기산을 함유하는 접착제 18wt%에 대하여 잔여부의 82wt%가 SnBi계 땜납 입자로 하고, 그 SnBi계 땜납 입자 중, SnBi계 땜납 입자 No.1과 SnBi계 땜납 입자 No.2의 비율을 변화시키면서 원하는 도전성 접착제를 작성하고 인쇄 성능을 평가했다(표 1 참조).
이때의 SnBi계 땜납 입자의 조성은 Sn42/Bi58(42wt% Sn-58wt% Bi)로 하였다.
땜납 입자 지름에 관해서는 다음과 같은 고려하에 입자 지름 비를 계산하고, 배합비를 변화시킴으로써 최적인 비율을 도출하였다.
즉, 근년 각종 전자기기에서 고밀도 실장이 진행됨에 따라 전자부품이 소형화되고, 전자부품의 배치 간격이 협피치화 되고 있다. 이에 수반하여 땜납 접합 면적의 협소화가 진행되고 있다.
그래서 유기산을 함유하는 접착제와 땜납 입자로 이루어지는 도전성 접착제는 땜납 접합 후, 땜납의 주위를 수지로 덮으므로 땜납 접합 면적이 좁아진 경우에도 수지의 보강 효과에 의해 충분한 땜납 접합 강도를 얻을 수 있다.
이를 재료 사용시의 필요 조건에 적용시키면 파인 피치의 랜드를 갖는 전자 회로기판에 대한 인쇄 성능이 요구된다. 이 과제를 해결하는 방법으로 땜납 입자 지름을 작게 하는 것이 요구되지만, 땜납 용융시의 응집성이 과제가 된다. 땜납 입자 지름이 작으면 땜납 입자 전체의 실질상의 표면적이 커져서 산화 피막이 증가하기 때문이다.
또, 땜납 입자 지름이 크면 0603 칩 부품이나 0402 칩 부품 등의 랜드 패턴을 인쇄하는 경우, 브리지가 발생하기 쉬워진다.
따라서, 기준이 되는 땜납 지름에 관하여 20~30㎛의 땜납 입자 지름에 의해 랜드 패턴에 도전성 접착제가 양호한 인쇄 성능을 확보할 수 있음을 알 수 있었다.
한편, 0603 칩 부품이나 0402 칩 부품에서는 메탈 마스크의 개구의 한 변이 0.3㎜, 0.2㎜가 되고, 30㎛를 넘는 땜납 입자에서는 필요한 양의 도전성 접착제가 랜드상에 인쇄되지 않았다.
입자 지름이 20~30㎛의 땜납 입자에 대하여 연구를 거듭한 결과 8~12㎛의 입자 지름을 갖는 땜납 입자를 혼합하는 것으로 했다.
이와 같이 2 종류의 입자 지름의 땜납 입자를 혼합한 이유로는, 파인 피치의 랜드를 갖는 전자 회로기판에의 인쇄 성능을 달성하기 위하여 유기산을 함유하는 접착제에 대하여 간격 없이 땜납 입자를 충전하는 것이 중요하다고 생각했기 때문이다.
이 입자 지름의 선정에 대해 도 1을 이용하여 더 설명한다.
도 1은 이해를 용이하게 하기 위해서 가상의 모델을 나타낸 도면이며, 입자 지름이 큰 4개의 땜납 입자는 모두 동일한 직경(L1)으로 가정했다.
도 1에 나타낸 것과 같이, 입자 지름이 큰 땜납 입자를 A, B, C, D로 하고, 각각의 지름을 L1, 입자 지름이 작은 땜납 입자를 E로 하고, 그 지름을 L2, A－C간 거리를 L3로 한 경우, 이하의 관계가 된다(수 1 참조). 또, 땜납 입자 A~E 이외의 것은 간격 100이며, 수지 등이 충전된다.
(수학식 1)
L3 = √2 x L1
L2 = L3 － L1 ≒ 0.4L1
그래서 상기 (수학식 1)의 제 2행째 식의 우변의 땜납 입자 A, B, C, D의 지름의 L1에 20㎛, 25㎛, 30㎛를 대입해서 계산하면 L2는 각각 8.0㎛, 10㎛, 12㎛가 된다.
상기의 가상 모델에 의한 검토 결과를 힌트로 해서 땜납 입자 지름이 20~30㎛에 대하여 8~12㎛의 것을 혼합함으로써 랜드가 파인 피치의 전자 회로기판에의 인쇄가 가능하게 된다고 생각되어 땜납 입자의 혼합 비율과 인쇄 성능의 관계를 검토했다.
여기서, 다른 입경의 땜납 입자를 혼합하는 경우, 상기 (수학식 1)이 어떻게 관계하고 있는지에 대하여 더 설명한다.
즉, 본 실시 예에서는 상술한 것과 같이 입자 지름은 적산 입자량이 50%가 되는 입자 지름인 미디언 지름(D50)을 이용하고 있다. 따라서, 입자 지름이 20㎛의 땜납 입자는 입도 분포로 입자 지름이 30㎛의 입자도 포함하고 있으므로, 입자 지름이 12㎛의 땜납 입자와 조합한 경우에도 상기 (수학식 1)의 관계가 성립하는 입자가 존재한다.
또, 입자 지름이 30㎛의 땜납 입자는 입도 분포로 입자 지름이 20㎛의 입자도 포함하고 있으므로 입자 지름이 8.0㎛의 땜납 입자와 조합한 경우에도 상기 (수학식 1)의 관계가 성립되는 입자가 존재한다.
이상으로부터 본원 발명자는 미디언 지름으로 나타낸 2 종류의 입자 지름이 각각 20~30㎛의 범위 내와 8~12㎛의 범위 내에 들어가 있기만 하면 그것들 2 종류의 입자 지름의 땜납 입자의 조합의 여부에 관계없이 본 발명의 효과인 파인 피치의 랜드를 인쇄할 수 있다고 생각한 것이다.
실시 예 1~15와 비교 예 1~12에서 작성한 도전성 접착제의 배합비 및 인쇄 성능의 평가 결과를 표 1~표 3에 나타낸다.
또, 표 1~표 3의 위에서부터 4~5블록째의 수치는 땜납 입자의 배합 비율을 나타내는 중량비이다.
Figure 112011075094674-pat00001
표 1에 나타내는 것과 같이 실시 예 1~5에서 땜납 입자 No.1과 땜납 입자 No.2의 비율을 변화시켜서 제 1 메탈 마스크를 이용하여 인쇄 성능을 평가한 결과, 브리지 및 크랙은 발생하지 않았으므로 합격이라고 판단하였다.
또, 실시 예 1~5에서 제 2 메탈 마스크를 이용하여 인쇄 성능을 평가한바, 실시예 2~4에 대해서는 브리지 및 크랙은 발생하지 않았으므로 합격이라고 판단하였다(표 1의 ◎표 참조).
즉, 땜납 입자 No.1의 비율이 40~90wt%, 잔여부가 땜납 입자 No.2일 때, 제 1 메탈 마스크를 사용하는 경우에 인쇄 성능을 확보할 수 있었다.
또, 땜납 입자 No.1의 비율이 60~80wt%, 잔여부가 땜납 입자 No.2일 때, 제 1 및 제 2 메탈 마스크를 사용하는 경우에 인쇄 성능을 확보할 수 있었다(표 1 중의 ◎표 참조).
다음에, 땜납 입자 No.1만으로 도전성 접착제를 조제하고, 인쇄 성능을 평가한바, 브리지가 발생했으므로 불합격이라고 판단하였다(표 1의 비교 예 1 참조).
또, 반대로 땜납 입자 No.2만으로 도전성 접착제를 조제한바, 브리지는 발생하지 않지만, 인쇄 후에 메탈 마스크를 분리했을 때 인쇄된 도전성 접착제의 일부가 그 메탈 마스크의 개구의 테두리부에 부착함으로써 크랙이 발생했으므로 불합격이라고 판단하였다(표 1의 비교 예 2 참조).
또, 땜납 입자 No.1과 땜납 입자 No.2의 비율을 상세하게 검토하기 위하여 땜납 입자 No.1을 35wt%, 땜납 입자 No.2를 65wt%의 비율로 배합한 도전성 접착제를 조제하고, 인쇄 성능을 평가하였다. 그 결과, 브리지는 발생하지 않았지만, 크랙이 발생했으므로 불합격이라고 판단하였다(표 1의 비교 예 3 참조).
또, 반대로 땜납 입자 No.1을 과잉으로 공급하고 인쇄 성능을 평가한바, 크랙은 발생하지 않았지만, 브리지가 발생했으므로 불합격이라고 판단하였다(표 1의 비교 예 4 참조).
또, 표 2~표 3에서는 땜납 입자 No.1과 땜납 입자 No.2의 비율을 표 1의 예와 일치시키고, 유기산을 함유하는 접착제와 땜납 입자의 혼합 비율을 변화시켜서 인쇄 성능을 평가하였다.
즉, 도전성 접착제에 포함되는 유기산을 함유하는 접착제와 땜납 입자의 중량비를 변화시켰다.
표 2에 나타내는 것과 같이 유기산을 함유하는 접착제 10wt%에 대하여 잔여부의 90wt%를 땜납 입자로 하고, SnBi계 땜납 입자 No.1과 SnBi계 땜납 입자 No.2의 비율을 변화시키면서 원하는 도전성 접착제를 작성하고 인쇄 성능을 평가하였다.
Figure 112011075094674-pat00002
구체적으로는 실시 예 6~10에서 제 1 메탈 마스크를 이용하여 인쇄 성능을 평가한바, 브리지 및 크랙은 발생하지 않았으므로 합격이라고 판단하였다.
또, 실시 예 6~10에서 제 2 메탈 마스크를 이용하여 인쇄 성능을 평가한바, 실시 예 7~9에 대해서는 브리지 및 크랙은 발생하지 않았으므로 합격이라고 판단하였다(표 2의 ◎표 참조).
다음에, 땜납 입자 No.1만으로 도전성 접착제를 조제하고, 인쇄 성능을 평가한바, 브리지가 발생했으므로 불합격이라고 판단하였다(표 2의 비교 예 5 참조).
또, 반대로 땜납 입자 No.2만으로 도전성 접착제를 조제한바, 브리지는 발생하지 않지만, 인쇄 후에 메탈 마스크를 분리했을 때 인쇄된 도전성 접착제의 일부가 그 메탈 마스크의 개구의 테두리부에 부착함으로써 크랙이 발생했으므로 불합격이라고 판단했다(표 2의 비교 예 6 참조).
또, 땜납 입자 No.1과 땜납 입자 No.2의 비율을 상세하게 검토하기 위하여 땜납 입자 No.1을 35wt%, 땜납 입자 No.2를 65wt%의 비율로 배합한 도전성 접착제를 조제하고, 인쇄 성능을 평가했다. 그 결과, 브리지는 발생하지 않았지만, 크랙이 발생했으므로 불합격이라고 판단했다(표 2의 비교 예 7 참조).
또, 반대로 땜납 입자 No.1을 과잉으로 공급하고 인쇄 성능을 평가하면, 크랙은 발생하지 않았지만 브리지가 발생했으므로 불합격이라고 판단했다(표 2의 비교 예 8 참조).
다음에, 표 3에 나타내는 것과 같이 유기산을 함유하는 접착제 90wt%에 대하여 잔여부의 10wt%를 땜납 입자로 하고, SnBi계 땜납 입자 No.1과 SnBi계 땜납 입자 No.2의 비율을 변화시키면서 원하는 도전성 접착제를 작성하고, 인쇄 성능을 평가했다.
Figure 112011075094674-pat00003
구체적으로는 실시 예 11~15에서 제 1 메탈 마스크를 이용하여 인쇄 성능을 평가한바, 브리지 및 크랙은 발생하지 않았으므로 합격이라고 판단하였다.
또, 실시 예 11~15에서 제 2 메탈 마스크를 이용하여 인쇄 성능을 평가한바, 실시 예 12~14에 대해서는 브리지 및 크랙은 발생하지 않았으므로 합격이라고 판단했다(표 3의 ◎표 참조).
다음에, 땜납 입자 No.1만으로 도전성 접착제를 조제하고, 인쇄 성능을 평가한바, 브리지가 발생했으므로 불합격이라고 판단하였다(표 3의 비교 예 9 참조).
또, 반대로 땜납 입자 No.2만으로 도전성 접착제를 조제한바, 브리지는 발생하지 않지만, 인쇄 후에 메탈 마스크를 분리했을 때 인쇄된 도전성 접착제의 일부가 그 메탈 마스크의 개구의 테두리부에 부착함으로써 크랙이 발생했으므로 불합격이라고 판단하였다(표 3의 비교 예 10 참조).
또, 땜납 입자 No.1과 땜납 입자 No.2의 비율을 상세하게 검토하기 위하여 땜납 입자 No.1을 35wt%, 땜납 입자 No.2를 65wt%의 비율로 배합한 도전성 접착제를 조제하고, 인쇄 성능을 평가하였다. 그 결과, 브리지는 발생하지 않았지만 크랙이 발생했으므로 불합격이라고 판단했다(표 3의 비교 예 11 참조).
또, 반대로 땜납 입자 No.1을 과잉으로 공급하고 인쇄 성능을 평가하면, 크랙은 발생하지 않았지만 브리지가 발생했으므로 불합격이라고 판단했다(표 3의 비교 예 12 참조).
이 결과로부터 본 발명의 도전성 접착제에서 땜납 입자 No.1의 비율이 40~90wt%, 잔여부가 땜납 입자 No.2일 때, 파인 피치(0.4㎜피치)의 랜드를 확실하게 인쇄할 수 있음이 명백해졌다.
또, 이 결과로부터 본 발명의 도전성 접착제에서 땜납 입자 No.1의 비율이 60~80wt%, 잔여부가 땜납 입자 No.2일 때, 파인 피치(0.3㎜ 피치)의 랜드를 더 확실하게 인쇄할 수 있어서 더욱 바람직한 것이 명백해졌다.
이는 땜납 입자 No.1과 유기산을 함유하는 접착제의 혼련시에 생기는 간격의 크기가 땜납 입자 No.2의 크기에 합치하기 때문이라고 생각된다.
또, 바람직하게는 본 발명의 도전성 접착제에서 땜납 입자 No.1의 비율이 60~80wt%, 잔여부가 땜납 입자 No.2일 때임이 명백해졌다.
이는 땜납 입자의 입자 지름이 큰 것에 착안하면, 입자 지름이 큰 입자가 많을수록 간격이 커지므로 브리지가 발생하기 쉽고, 한편 입자 지름이 큰 입자가 적을수록 크랙이 발생하기 쉬워지는 경향이 있기 때문이라고 생각된다.
이상의 결과로부터 종래로부터 파인 피치의 랜드의 인쇄 성능을 더 확보하기 위한 2 종류의 입자 지름의 땜납 입자의 크기의 비로는 다음과 같다.
즉, 땜납 입자 No.1과 땜납 입자 No.2의 입자 지름의 비는 20~30 대 8~12, 즉, 대략 5 대 2가 좋고, 또한 땜납 입자 No.1의 비율이 40~90wt%, 잔여부가 땜납 입자 No.2일 때, 인쇄 성능을 확보할 수 있음이 명백해졌다.
또, 바람직하게는 땜납 입자 No.1의 비율이 60~80wt%, 잔여부가 땜납 입자 No.2일 때임이 명백해졌다.
실시 예 2(유기산의 비율)
실시 예 2에서는 유기산을 함유하는 접착제를 구성하는 유기산에 대해 검토한다. 유기산으로는 아디핀산(융점：152℃)과 글루타르산(97℃)으로 검토했다.
우선 최초로 본 실시 예에서 이용하는 유기산을 함유하는 접착제의 배합비에 대하여 설명하고, 그 후, 그것을 이용한 도전성 접착제의 작성에 대하여 설명한다.
즉, 비스페놀 A형 에폭시 수지 16wt%, 비스페놀 F형 에폭시 수지 62wt%, 이미다졸계 경화제 12wt%, 유기산(아디핀산과 글루타르산) 9.0wt%, 증점제 1.0wt%를 계량하고, 18℃~28℃의 환경하에서 전체가 균일하게 될 때까지 약 30분간 교반하여 유기산을 함유하는 접착제를 작성했다.
다음에, 상기 교반공정에 의해 얻어진 유기산을 함유하는 접착제 18wt%에 대하여 잔여부의 82wt%가 SnBi계 땜납 입자로 하고, 또한 그 SnBi계 땜납 입자 중 SnBi계 땜납 입자 No.1을 70wt%, SnBi계 땜납 입자 No.2를 30wt%로 하여 원하는 도전성 접착제를 작성하고, 땜납 응집성의 평가 및 스퀴지 라이프의 평가를 실시하였다(표 4 참조).
이때의 SnBi계 땜납 입자의 조성은 Sn42/Bi58로 하였다.
실시 예 16~20, 참고 예 1~2, 비교 예 13~16에서 작성한 도전성 접착제의 배합비 및 땜납 응집성 평가 결과, 스퀴지 라이프 평가결과를 표 4~6에 나타낸다.
또, 표 4~6의 위에서부터 4~5블록째의 수치는 아디핀산과 글루타르산의 비율을 나타내는 중량비이다.
Figure 112011075094674-pat00004
실시 예 16~20에서 유기산으로 이용하고 있는 아디핀산과 글루타르산의 비율을 변화시켜서 땜납 응집성 평가(제 3 메탈 마스크 및 제 4 메탈 마스크를 이용하였다)와 스퀴지 라이프 평가를 실시하였다(표 4 참조).
실시 예 16에서 아디핀산 10wt%에 대하여 잔여부를 글루타르산으로 하고, 땜납 응집성과 스퀴지 라이프를 평가한바, 양 평가 모두 합격의 결과를 얻을 수 있었다(표 4 참조).
또, 표 4~표 6에서 ○표는 제 3 메탈 마스크를 이용한 경우에 땜납 응집성이 합격임을 나타내고, ◎표는 제 3 및 제 4 메탈 마스크를 이용한 경우에 땜납 응집성이 합격임을 나타내며, ×표는 불합격임을 나타내고 있다. 또, 표 4~표 6에서 스퀴지 라이프 평가는 메탈 마스크의 개구의 사이즈에 좌우되지 않으므로 합격의 경우는 ○표를 부여하고, 불합격의 경우는×표를 부여했다.
또, 아디핀산 50wt%에 대하여 잔여부를 글루타르산으로 한 경우에도 실시 예 6과 동일한 결과를 얻을 수 있었다(실시 예 20).
물론 아디핀산 33wt%에 대하여 잔여부를 글루타르산으로 한 경우에도 합격의 결과를 얻고 있다(실시 예 18). 특히, 실시 예 18에서는 제 4 메탈 마스크를 이용한 땜납 응집성 평가에서도 합격의 결과를 얻고 있다.
또, 아디핀산 20wt%에 대하여 잔여부를 글루타르산으로 한 경우 및 아디핀산 40wt%에 대하여 잔여부를 글루타르산으로 한 경우에도 실시 예 18과 동일한 결과를 얻고 있다(실시 예 17, 19).
다음에, 참고 예로 아디핀산 33wt%, 잔여부를 글루타르산으로 하여 유기산을 함유하는 접착제를 조제하고, 접착제 18wt%에 대하여 땜납 입자를 82wt% 투입해서 도전성 접착제를 조제하였다.
이때, 땜납 입자 No.1과 땜납 입자 No.2의 비율을 변화시켜서 땜납 입자 No.1을 10wt%로 하고, 잔여부를 땜납 입자 No.2로 한 경우(참고 예 1)와, 땜납 입자 No.1을 90wt%에 대하여 잔여부를 땜납 입자 No.2로 한 경우(참고 예 2)의 각각에서 도전성 접착제를 조제하여 땜납 응집성과 스퀴지 라이프를 평가한바, 어느 경우에도 합격의 결과를 얻을 수 있었다(표 4 참조).
이상과 같이, 본 실시 예에서는 유기산은 땜납 입자와의 반응이 진행되지 않도록 하기 위하여 아디핀산과 글루타르산의 2 종류로 구성했다. 또, 그 비율은 아디핀산이 10~50wt%이고 잔여부가 글루타르산이다.
이 비율로 함으로써 유기산과 땜납 입자의 반응을 억제할 수 있고, 땜납 응집성과 스퀴지 라이프를 확보할 수 있었다.
또, 여기서, 본 실시 예의 상기 효과의 이해를 한층 깊게 하기 위해서 상기 특허문헌 1의 도전성 접착제에 대한 유기산(이염기산)과 땜납 입자의 반응에 관해서 본 발명자가 확인한 결과를 설명한다.
즉, 특허문헌 1에서는 도전성 접착제를 제조한 후, 소정 시간 내(예를 들면, 24시간 이내)에 그것을 프린트 배선 기판상에 인쇄한 후, 바로 땜납 용융 공정을 실행하는 경우이면 납땜 성능은 확보되고 있다. 그러나, 본원 발명자는 특허문헌 1의 경우, 에폭시 수지 또는 경화제에 용해한 이염기산이 도전성 접착제의 제조 후에 서서히 땜납 입자와 반응하여 염이 형성되는 것을 확인하였다.
그 결과, 제 1의 문제로 그와 같은 반응이 일정 이상 진행한 후에 그 도전성 접착제를 인쇄한 경우, 땜납 용융 공정을 실행할 때에는 유기산(이염기산)이 산으로서 작용하지 않고, 땜납이 금속부에 젖어서 퍼지지 않으므로 납땜 성능을 확보 할 수 없음을 확인할 수 있었다.
또, 제 2의 문제로 유기산(이염기산)과 땜납 입자의 반응에 의해 형성된 염은 강한 구핵성을 가지므로 에폭시 수지와 반응한다. 따라서, 인쇄시의 스퀴지 라이프나 장기간의 보존 안정성을 확보할 수 없음을 확인할 수 있었다. 즉, 특허문헌 1의 경우, 재료 제조시부터 출하, 또는 고객처에서 사용할 때의 납땜 성능을 확보 할 수 있는 기간이 한정되어 버리는 것을 확인할 수 있었다.
상기 설명으로부터 명백한 것과 같이 본 실시 예의 도전성 접착제에 의하면, 유기산과 땜납 입자의 반응을 억제할 수 있으므로 특허문헌 1에서의 상기 제 1 및 제 2의 문제는 생기지 않는다.
다음에, 다시 본 실시 예의 비교 예의 설명으로 되돌아간다.
즉, 비교 예 13으로 아디핀산 91wt%, 잔여부를 글루타르산으로 한 경우에는 땜납 응집성 평가는 합격의 결과를 얻을 수 있었지만, 스퀴지 라이프 평가는 실시 예 16~20과 비교하여 뒤떨어져서 불합격이 됨을 알았다. 즉, 점도의 상승이 확인되었다(표 4 참조).
이것의 원인을 분석한 결과는 다음과 같다.
즉, 스퀴지 라이프 평가시에 메탈 마스크상에 놓여있는 도전성 접착제가 공기중의 수분을 흡수하여 재료 중의 수분에 글루타르산이 용해한다. 따라서 글루타르산이 메탈 마스크 상에서 불필요하게 산으로 작용했기 때문에 땜납과 산의 반응을 진행시켜서 결과적으로 스퀴지 라이프 평가를 불합격시켜 버렸다고 생각된다. 실제로 20℃의 수용액에 대하여 글루타르산은 38.7% 용해하는데 대하여 아디핀산은 1.5% 용해하는 것으로 알려져 있다.
다음에, 비교 예 14에서 아디핀산과 글루타르산의 비율을 51wt% 대 49wt%로 해서 평가를 실시한바, 땜납 응집성 평가의 결과가 불합격이었다(표 4 참조). 이는 SnBi계 땜납의 융점 138℃에 대하여 아디핀산의 융점 152℃, 글루타르산은 97℃로 아디핀산의 융점이 SnBi계 땜납 입자보다 높은 것이 요인이라고 생각된다.
즉, 재료 가열시에 땜납이 용융한 후에 아디핀산이 용해하여 산으로 작용하므로, 땜납이 용해하고 응집할 때까지 필요로 하게 되는 산이 아디핀산으로부터는 공급되고 있지 않음을 나타내고 있다고 생각된다.
확인을 위해서 비교 예 15, 16에서 아디핀산, 글루타르산, 단일체에서의 땜납 응집성 평가와 스퀴지 라이프 평가를 실시하였다(표 4 참조).
다음에, 표 5에 나타내는 것과 같이 유기산을 함유하는 접착제 18wt%에 대하여 잔여부의 82wt%를 땜납 입자로 하고, 그 땜납 입자 중 SnBi계 땜납 입자 No.1을 60wt%, SnBi계 땜납 입자 No.2를 40wt%로 하여 원하는 도전성 접착제를 작성하고, 땜납 응집성 평가 및 스퀴지 라이프 평가를 실시하였다(표 5의 실시 예 21~25 참조).
Figure 112011075094674-pat00005
실시 예 21~25의 경우도 실시 예 16~20와 동일한 결과를 얻고 있다. 특히, 실시 예 22~24에서는 제 4 메탈 마스크를 이용한 땜납 응집성 평가에서도 합격의 결과를 얻고 있다.
　다음에, 표 6에 나타내는 것과 같이 유기산을 함유하는 접착제 18wt%에 대하여 잔여부의 82wt%가 땜납 입자가 되도록 하고, 또한 SnBi계 땜납 입자 No.1을 80wt%, SnBi계 땜납 입자 No.2를 20wt%로 하여 원하는 도전성 접착제를 작성하고, 땜납 응집성 평가 및 스퀴지 라이프 평가를 실시하였다(표 6의 실시 예 26~30 참조).
Figure 112011075094674-pat00006
실시 예 26~30의 경우도 실시 예 16~20과 동일한 결과를 얻고 있다. 특히, 실시 예 27~29에서는 제 4 메탈 마스크를 이용한 땜납 응집성 평가에서도 합격의 결과를 얻고 있다.
이상의 결과로부터 본 실시 예의 도전성 접착제에서 땜납 입자 No.1의 비율이 40~90wt%, 잔여부가 땜납 입자 No.2이고, 또한 아디핀산과 글루타르산의 비율이 아디핀산이 10~50wt%이고, 잔여부가 글루타르산일 때 양호한 인쇄 형상을 얻고, 또한 땜납 응집성 평가와 스퀴지 라이프 평가의 양쪽에서 합격의 결과를 얻을 수 있음이 명백해졌다.
더 바람직하게는 땜납 입자 No.1의 비율이 60~80wt%, 잔여부가 땜납 입자 No.2이고, 또한 아디핀산과 글루타르산의 비율이 아디핀산이 20~40wt%이고, 잔여부가 글루타르산일 때임이 명백해졌다.
실시 예 3(유기산의 크기)
실시 예 3에서는 유기산을 함유하는 접착제를 구성하는 유기산의 입자의 크기에 대하여 검토한다.
또, 본 실시 예에서 이용하는 유기산을 함유하는 접착제의 배합비와 교반공정에 대해서는 상기 실시 예 1에서 설명한 것과 동일하므로 그 설명은 생략한다.
또, 본 실시 예의 유기산에 포함되는 아디핀산과 글루타르산의 비율은 아디핀산 33wt%, 글루타르산 67wt%로 하였다.
다음에, 상기 교반공정에 의해 얻어진 유기산을 함유하는 접착제 18wt%에 대하여 잔여부의 82wt%를 SnBi계 땜납 입자로 하였다. 그리고, 그 SnBi계 땜납 입자 중 SnBi계 땜납 입자 No.1의 비율을 70wt%, SnBi계 땜납 입자 No.2의 비율을 30wt%로 하여 원하는 도전성 접착제를 작성하였다.
이때의 SnBi계 땜납 입자의 조성은 Sn42/Bi58로 하였다.
실시 예 31~34, 비교 예 17~18에서 작성한 도전성 접착제의 배합비, 땜납 응집성 평가 및 스퀴지 라이프 평가결과를 표 7에 나타낸다.
또, 실시 예 3의 땜납 응집성 평가에서는 제 3 메탈 마스크를 이용한 평가만을 실시하였다.
또, 표 7의 위에서부터 4블록째의 수치는 유기산의 입자의 입도 분포에서 활성제(유기산)의 입자 지름이 10㎛ 이하의 입자량의 전체에 차지하는 비율이다.
Figure 112011075094674-pat00007
유기산의 분쇄(粉碎)에 관해서는 오사카 케미컬제의 앱솔루트 밀을 이용하여 분쇄 시간을 조제함으로써 원하는 크기를 갖는 유기산을 조제하였다.
본 발명의 도전성 접착제에 이용하는 유기산(아디핀산과 글루타르산)의 입자의 크기에 대해 검토하였다.
또, 도 1에 나타낸 것과 같이 유기산을 함유하는 접착제와 땜납 입자로 이루어지는 본 발명의 도전성 접착제에서 땜납 입자의 크기가 20~30㎛의 것에 대하여 유기산으로 다른 입자 지름의 입자를 충전하고자 하는 목적과, 유기산과 2 종류의 입자 지름의 땜납 입자와의 접촉 면적을 크게 취하고자 하는 목적으로부터 유기산의 크기는 10㎛ 이하가 바람직하다고 생각하고 평가를 실시하였다.
유기산의 입자의 입도 분포에서 입자 지름이 10㎛ 이하의 입자량의 전체에 차지하는 비율이 5~70%일 때, 땜납 응집성 평가, 스퀴지 라이프 평가 모두 합격의 결과를 얻을 수 있었다(표 7의 실시 예 31, 32 참조).
다음에, 82wt%의 땜납 입자 중의 2 종류의 입자 지름의 땜납의 비율을 땜납 입자 No.1에 대하여 10wt%, 잔여부가 땜납 입자 No.2로 한 경우(표 7의 실시 예 33 참조)와, 땜납 입자 No.1에 대하여 90wt%, 잔여부가 땜납 입자 No.2로 한 경우(표 7의 실시 예 34 참조)에 대하여 상기와 동일한 평가를 실시한바, 실시 예 31과 마찬가지로 합격의 결과를 얻을 수 있었다(표 7의 실시 예 33, 34 참조).
그러나 유기산의 입자의 입도 분포에서 입자 지름이 10㎛ 이하의 입자량의 전체에 차지하는 비율이 4%일 때는 스퀴지 라이프 평가는 합격의 결과를 얻었지만, 땜납 응집성 평가에 관해서는 불합격이 되었다(표 7의 비교 예 17 참조).
이는 본 발명의 도전성 접착제에 이용하고 있는 땜납 입자에 대하여 유기산의 입자의 입자 지름이 큰 것의 비율이 높아짐으로써 땜납 입자의 입자 지름이 작은 땜납에 관해서는 효과가 없음을 나타내고 있다. 왜냐하면 땜납 입자의 입자 지름이 작을수록 땜납 입자 전체의 실질상의 표면적이 커져서 산화 피막이 많이 존재하게 된다. 따라서 큰 입자 지름의 활성제(유기산)는 활성제 자신의 표면적도 작아지므로 유기산으로 작용하기 어려운 것을 나타내고 있다.
다음에, 유기산의 입자의 입도 분포에서 입자 지름이 10㎛ 이하의 입자량의 전체에 차지하는 비율이 71%일 때의 평가를 실시하였다.
그 결과, 입자 지름이 10㎛ 이하의 입자량의 전체에 차지하는 비율이 71%의 유기산의 입자를 이용함으로써 땜납 응집성은 합격의 결과를 유지할 수 있지만, 스퀴지 라이프 평가에 악영향을 주어서 불합격의 결과를 얻었다(표 7의 비교 예 18 참조).
이는 유기산의 입자의 입자 지름이 10㎛ 이하의 입자량의 비율이 지나치게 많으면, 본 발명의 도전성 접착제가 메탈 마스크 상에 놓이면 도전성 접착제가 공기 중의 수분을 흡수하고, 흡수된 수분에 작게 부수어진 글루타르산이 먼저 최초로 용해하여 메탈 마스크 상에서 불필요하게 산으로 작용했으므로 땜납과 산의 반응을 진행시켜서 결과적으로 스퀴지 라이프 평가를 악화시켜 버렸다고 생각된다.
이러한 결과로부터 본 발명의 도전성 접착제에 이용하는 유기산(아디핀산과 글루타르산)의 입자의 크기는 땜납 응집성과 스퀴지 라이프를 양립시키기 위해서는 유기산의 크기는 10㎛ 이하가 바람직하고, 또한 유기산의 입자의 입도 분포에서 입자 지름이 10㎛ 이하의 입자량의 전체에 차지하는 비율은 5~70%인 것이 바람직한 것이 명백해졌다.
또, 본 실시 예에 의하면, 수지에 대하여 땜납 입자, 유기산을 효율적으로 충전하는 것이 가능하여 파인 피치의 랜드 패턴을 갖는 전자 회로기판에 대한 인쇄 성능이나 땜납 응집성 및 스퀴지 라이프 성능을 확보할 수 있다.
즉, 인쇄 성능, 땜납 응집성과 스퀴지 라이프 성능을 양립시키기 위해서는 유기산의 배합 비율뿐만이 아니라 유기산의 입자의 크기, 땜납 입자의 크기까지 관리해야 하는 것이 명백해졌다.
실시 예 4(땜납 조성)
실시 예 4에서는 SnBi계 땜납의 합금 조성에 대하여 검토한다.
또, 본 실시 예에서 이용하는 유기산을 함유하는 접착제의 배합비와 교반공정에 대해서는 상기 실시 예 1에서 설명한 것과 동일하므로 그 설명은 생략한다.
또, 본 실시 예의 유기산에 포함되는 아디핀산과 글루타르산의 비율은 상기 실시 예 3과 마찬가지로 아디핀산을 33wt%, 글루타르산을 67wt%로 하였다.
다음에, 상기 교반공정에 의해 얻어진 유기산을 함유하는 접착제 18wt%에 대하여 잔여부의 82wt%를 SnBi계 땜납 입자로 하고, 그 SnBi계 땜납 입자 중 SnBi계 땜납 입자 No.1을 70wt%, SnBi계 땜납 입자 No.2를 30wt%로 해서 원하는 도전성 접착제를 작성하였다.
실시 예 3, 35~36에서 작성한 도전성 접착제의 배합비 및 땜납 응집성 평가 및 스퀴지 라이프 평가결과를 표 8에 나타낸다.
또, 실시 예 4의 땜납 응집성 평가에서는 제 3 메탈 마스크를 이용한 평가만을 실시하였다.
Figure 112011075094674-pat00008
실시 예 1~3에 나타내고 있는 것과 같은 방법으로 본 발명의 도전성 접착제에 관하여 땜납 조성에 대해서 검토하였다.
그 결과, 실시 예 1에서 나타낸 Sn42/Bi58의 땜납 조성에서는 땜납 응집성 평가 및 스퀴지 라이프 평가에 대하여 합격의 결과를 얻을 수 있었다(표 8의 실시 예 3 참조).
그것과 마찬가지로 SnBi계 땜납 분말로 땜납 조성이 Sn42/Bi57/Ag1.0(42wt% Sn-57wt% Bi-1.0wt% Ag)의 땜납 분말을 이용하여 땜납 응집성 평가 및 스퀴지 라이프 평가를 실시한 결과, 실시 예 3과 동일한 결과를 얻었다(표 8의 실시 예 35 참조).
또, 땜납 조성이 Sn16/Bi56/In28(16wt% Sn-56wt% Bi-28wt% In)의 땜납 분말을 이용하여 땜납 응집성 평가 및 스퀴지 라이프 평가를 실시한 결과, 실시 예 3과 동일한 결과를 얻었다(표 8의 실시 예 36 참조).
이상으로부터 본 발명의 도전성 접착제의 땜납 분말로는 Sn42/Bi58, Sn42/Bi57/Ag1.0, Sn16/Bi56/In28의 땜납 분말에 적용할 수 있음을 나타내고 있으며, 땜납 조성으로는 땜납 고상선의 값이 유기산으로서의 아디핀산과 글루타르산의 각각의 융점의 사이 또는 이들 융점 이하이면 유용하다는 것을 알 수 있다.
실시 예 5(도전성 접착제에 의해 형성된 도전부)
실시 예 5에서는 본 발명의 도전성 접착제를 이용하여 도전부를 형성하는 것을 검토하였다.
또, 본 실시 예에서 이용하는 유기산을 함유하는 접착제의 배합비와 교반공정에 대해서는 상기 실시 예 1에서 설명한 것과 동일하므로 그 설명은 생략한다.
다음에, 상기 교반공정에 의해 얻어진 유기산을 함유하는 접착제 18wt%에 대하여 잔여부의 82wt%를 SnBi계 땜납 입자 No.1과 SnBi계 땜납 입자 No.2로 혼합하고, 원하는 도전성 접착제를 작성하였다.
이때의 땜납 입자 No.1과 땜납 입자 No.2의 비율은 70wt% 대 30 wt%로 하고, SnBi계 땜납 입자의 조성은 Sn42/Bi58로 하였다.
도 2에는 본 발명에서의 실시 예 5에 관한 전자 회로기판의 제조방법을 나타낸다.
우선, 도 2(2-a)에 나타낸 기재(1)를 준비한다. 이 기재(1)에는 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프타레이트, 폴리카보네이트, 폴리이미드, 열가소성 수지, 에폭시, 열 경화성 수지, 아라미드 부직포, 유리 직포, 유리 부직포 등으로 이루어지는 기재를 이용할 수 있지만, 이에 한정되는 것은 아니다.
다음에, 도 2(2-b)에 나타낸 것과 같이 본 실시 예 5에 관한 도전성 접착제(2)를 이용하여 기재(1)의 표면에 메탈 마스크(3) 및 스퀴지(4)에 의해 회로 패턴을 묘사한다. 묘사하는 방법으로는 스크린 인쇄 외에 잉크젯, 디스펜서, 함침, 스핀 코트 등의 각종 방법을 사용할 수 있다.
다음에, 도 2(2-c)에 나타낸 것과 같이 회로 패턴(20)에 열(5) 또는 자외선, 전자선 등을 작용시켜서 도전성 접착제를 경화시킨다. 상기 방법에 의해 상기 실시 예 5에 관한 도전부를 제조할 수 있다.
또, 회로 패턴(20)은 본 발명의 도전부의 일 예이다.
종래 도전성 접착제에 의해 형성되는 도전부에 이용되는 도전성 접착제의 대표로 Ag계의 것을 들 수 있지만, Ag계의 도전성 접착제는 접촉 저항이 높고, 또 마이그레이션(migration)의 발생 등의 문제가 있어서 대체품의 개발이 요구되어 왔다.
Ag계의 경우, 접촉 저항이 높아지는 것은 수지를 경화할 때의 경화 수축에 의해 Ag입자끼리가 인접해서 도통을 얻는 것이기 때문에 전기 저항이 비교적 높은 것이 되고, Ag입자를 용융시키지 않으므로 셀프 얼라이먼트성도 갖지 않는다.
또, 수지 경화 시에 Ag입자의 표면에 환원제로 작용하는 산에 의해 회로가 부식하는 마이그레이션이라고 하는 과제가 발생한다.
이에 더하여 Ag계의 도전성 접착제는 경화 온도가 100~300℃, 경화 시간은 10~180분으로 길고, 면 실장에 관해서 사용할 수 있는 것은 아니다.
그래서 본 발명의 유기산을 함유하는 접착제와 땜납 입자로 이루어지는 도전성 접착제는 경화 온도가 150~170℃, 경화 시간이 4~8분으로 짧고, 땜납을 용융시킴으로써 셀프 얼라이먼트성을 발현하므로 안정된 전기 저항을 얻을 수 있으며, 산도 땜납 용융시에 소비되므로 회로의 부식이나 마이그레이션 등의 문제가 없어진다.
실시 예 6(도전성 접착제에 의해 형성된 다층 회로기판)
실시 예 6에서는 본 발명의 도전성 접착제를 이용하여 다층 회로기판을 형성하는 것을 검토하였다.
또, 본 실시 예에서 이용하는 유기산을 함유하는 접착제의 배합비와 교반공정에 대해서는 상기 실시 예 1에서 설명한 것과 동일하므로 그 설명은 생략한다.
다음에, 상기 교반공정에 의해 얻어진 유기산을 함유하는 접착제 18wt%에 대하여 잔여부의 82wt%를 SnBi계 땜납 입자 No.1과 SnBi계 땜납 입자 No.2로 혼합하여 원하는 도전성 접착제를 작성하였다.
이때의 땜납 입자 No.1과 땜납 입자 No.2의 비율은 70wt% 대 30wt%로 하고, SnBi계 땜납 입자의 조성은 Sn42/Bi58로 했다.
도 3에는 본 발명에서의 실시 예 6에 관한 다층 회로기판의 제조방법을 나타낸다.
우선, 도 3(3－a)에 나타낸 임의의 위치에 관통공을 갖는 기재(10)를 준비한다. 이 기재(10)에는 폴리에틸렌테레프탈레이트, 폴리에틸렌 나프타레이트, 폴리카보네이트, 폴리이미드, 열가소성 수지, 에폭시, 열 경화성 수지, 아라미드 부직포, 유리 직포, 유리 부직포 등으로 이루어지는 기재를 이용할 수 있지만, 이에 한정되는 것은 아니다.
또, 관통공(6)은 드릴이나 펀처 등의 기계 가공, 또는 레이저 등을 이용한 열 가공 등에 의해 형성할 수 있다.
다음에, 도 3(3－b)에 나타낸 것과 같이 메탈 마스크(3) 및 스퀴지(4)를 이용하여 관통공(6)에 도전성 접착제(2)를 충전한다(도 3(3－c)). 충전 방법으로는 도 2(2－b)에서 설명한 것과 동일한 스크린 인쇄 외에 잉크젯, 디스펜서, 함침, 스핀 코트 등의 각종 방법을 사용할 수 있다.
다음에, 스크린 인쇄를 이용하여, 도 3(3-d)에 나타낸 것과 같이 회로 패턴(7)을 형성한다. 회로 패턴(7)의 형성은 상기 실시 예 5의 방법 또는 일반적인 회로 패턴 형성 방법을 사용할 수 있다.
도 3(3-d)에 나타낸 것과 같이 회로 패턴에 열(5) 또는 자외선, 전자선 등을 작용시켜서 도전성 접착제를 경화시킨다. 상기 방법에 의해, 상기 실시 예 6에 관한 다층 회로기판을 제조할 수 있다.
종래 도전성 접착제에 의해 형성되는 도전부에 이용되는 도전성 접착제의 대표로 Ag계의 것을 들 수 있지만, Ag계의 도전성 접착제는 접촉 저항이 높고, 또 마이그레이션의 발생 등의 문제가 있어서 대체품의 개발이 요구되어 왔다.
Ag계의 경우, 접촉 저항이 높아지는 것은 수지를 경화할 때의 경화 수축에 의해 Ag입자끼리가 인접하여 도통을 얻는 것이므로 전기저항이 비교적 높은 것이 되고, Ag입자를 용융시키지 않으므로 셀프 얼라이먼트성도 갖지 않는다.
또, 수지 경화 시에 Ag입자의 표면에 환원제로 작용하는 산에 의해 회로가 부식하는 마이그레이션이라고 하는 과제가 발생한다.
이에 더하여 Ag계의 도전성 접착제는 경화 온도가 100~300℃, 경화 시간은 10~180분으로 길고, 면 실장에 관해서 사용할 수 있는 것은 아니다.
그래서 본 발명의 유기산을 함유하는 접착제와 땜납 입자로 이루어지는 도전성 접착제는 경화 온도가 150~170℃, 경화 시간이 4~8분으로 짧고, 땜납을 용융시킴으로써 셀프 얼라이먼트성을 발현하므로 안정된 전기저항을 얻을 수 있고, 산도 땜납 용융시에 소비되므로 회로의 부식이나 마이그레이션 등의 문제가 없어진다.
실시 예 7(도전성 접착제를 이용하여 접합한 전자부품 모듈)
실시 예 7에서는 본 발명의 도전성 접착제를 이용하여 전자부품 모듈을 접합해서 형성하는 것을 검토했다.
우선 최초로 본 실시 예에서 이용하는 유기산을 함유하는 접착제의 배합비와 교반공정에 대해서는 상기 실시 예 1에서 설명한 것과 동일하므로 그 설명은 생략한다.
다음에, 상기 교반공정에 의해 얻어진 유기산을 함유하는 접착제 18wt%에 대하여 잔여부의 82wt%를 SnBi계 땜납 입자 No.1과 SnBi계 땜납 입자 No.2로 혼합하여 원하는 도전성 접착제를 작성했다.
이때의 땜납 입자 No.1과 땜납 입자 No.2의 비율은 70wt% 대 30wt%로 하고, SnBi계 땜납 입자의 조성은 Sn42/Bi58로 하였다.
도 4에는 본 발명에서의 실시 예 7에 관한 전자부품 모듈의 제조방법을 나타낸다.
우선, 도 4(4-a)에 나타낸 전자 회로기판(8)을 준비한다. 이 전자 회로기판(8)에는 일반적으로 입수할 수 있는 전자 회로기판을 사용할 수 있다.
다음에, 도 4(4-b)에 나타낸 것과 같이 본 실시 예 7에 관한 도전성 접착제(2)를 전자 회로기판(8)의 표면에 도포한다. 도포 방법으로는 도 2(2－b)에서 설명한 것과 동일한 스크린 인쇄 외에,잉크젯, 디스펜서, 함침, 스핀 코트 등의 각종 방법을 사용할 수 있다. 이와 같이 하여 회로 패턴(30)을 형성한다(도 4(4-c)).
다음에, 도 4(4-d)에 나타낸 것과 같이 전자부품(9)을 실장한다.
다음에, 도 4(4-d)에 나타낸 것과 같이 도전성 접착제(2)의 도포부에 열(5) 또는 자외선, 전자선 등을 작용시킨다. 이 후 도전성 접착제가 경화하여 전자부품을 고정한다. 상기 방법에 의해, 상기 실시 예 7에 관한 전자부품 모듈을 제조할 수 있다.
이에 의해, 본 발명에서의 도전성 접착제(2)를 이용함으로써 땜납에 의한 전자 회로기판(8)과 전자부품(9)의 접합과 땜납의 주위를 덮는 수지에 의해 접합부의 보강이 가능해진다.
즉, 지금까지 Sn96.5/Ag3.0/Cu0.5 등의 크림 땜납으로 접합을 실시한 후, 언더필 등에 의한 접합부의 보호를 하고 있던 것이, 접합부 보호공정을 큰 폭으로 삭감할 수 있는 등의 효과가 있다. 또, 납 프리 땜납의 고온 리플로 솔더링이 아니라 저온 리플로 솔더링으로 전자부품을 실장할 수 있으므로 자원 절약에 공헌할 수 있다.
또, 상품에 요구되는 기능의 다양화나 휴대전화기나 디지털 카메라 등의 모바일 기기에서는 경박단소화(輕薄短小化)가 진행되고 있다. 이에 대해서도 저온 리플로 솔더링은 박판 실장시의 휨을 저감할 수 있어서 양면 실장시의 인쇄 성능이나 부품 탑재 품질의 향상으로 연결된다.
또, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 상기의 실시 예에 기재되어 있지 않아도 일반적으로 도전성 접착제에 포함되어 있는 것과 같은 다른 재료와 조합할 수 있음을 말할 필요도 없다.
또, 상기 실시 예에서는 유기산으로 아디핀산과 글루타르산을 이용하는 경우에 대하여 설명했지만, 이에 한정되지는 않으며, 예를 들면 아디핀산과 글루타르산 외에 보조 활성제로 글리콜산(m.p141℃), 싸이오글리콜산(m.p121℃), 세바신산(m.p134.4℃) 등을 이용해도 좋다.
본 발명의 도전성 접착제는 보다 미세한 파인 피치의 랜드를 갖는 회로기판에 대해서 인쇄 성능을 확보할 수 있다고 하는 효과를 갖고, 전자 회로 형성용 도전성 접착제나 부품 실장용 도전성 접착제 등으로 유용하다.
A~D 땜납 입자 No.1
E 땜납 입자 No.2
L1 땜납 입자 No.1의 직경
L2 땜납 입자 No.2의 직경
L3 땜납 입자 No.1의 입자 간 거리
1, 10 기재
2 도전성 접착제
3 메탈 마스크
4 스퀴지
5 열
6 관통공
7, 20, 30 회로 패턴
8 전자 회로기판
9　　　　 전자부품
100 간격(수지)

Claims (36)

10~90wt%의 SnBi계 땜납 분말과 잔여부가 유기산을 함유하는 접착제를 포함하는 도전성 접착제로,
상기 SnBi계 땜납 분말은 입자 지름 L1이 20~30㎛의 땜납 입자와 입자 지름 L2가 8~12㎛의 땜납 입자로 구성되어 있으며,
상기 SnBi계 땜납 분말의 혼합비율은 상기 입자 지름이 20~30㎛의 땜납 입자가 땜납 분말 전체의 40~90wt%이고, 잔여부가 8~12㎛의 입자 지름을 갖는 땜납 입자이고,
상기 유기산을 함유하는 접착제는 적어도 에폭시 수지, 경화제, 상기 유기산, 및 증점제로 구성되고,
상기 유기산은 아디핀산과 글루타르산을 포함하는 것인 도전성 접착제.
삭제
제 1 항에 있어서,
상기 아디핀산과 상기 글루타르산의 비율은 상기 아디핀산이 10~50wt%이고, 잔여부가 상기 글루타르산인 도전성 접착제.
제 3 항에 있어서,
상기 아디핀산과 상기 글루타르산의 비율은 상기 아디핀산이 20~40wt%이고, 잔여부가 상기 글루타르산인 도전성 접착제.
제 4 항에 있어서,
상기 유기산의 입도 분포에서 입자 지름이 10㎛ 이하의 입자량이 상기 유기산의 입자 전체 중에서 5~70% 포함되어 있는 도전성 접착제.
제 5 항에 있어서,
상기 SnBi계 땜납 분말은 42wt% Sn-58wt% Bi, 42wt% Sn-57wt% Bi-1.0wt% Ag 또는 16wt% Sn-56wt% Bi-28wt% In인 도전성 접착제.
제 1 항에 있어서,
상기 SnBi계 땜납 분말은 42wt% Sn-58wt% Bi, 42wt% Sn-57wt% Bi-1.0wt% Ag 또는 16wt% Sn-56wt% Bi-28wt% In인 도전성 접착제.
제 1 항에 있어서,
상기 입자 지름 L2는 상기 입자 지름 L1의 0.4배인 도전성 접착제.
제 1 항에 있어서,
상기 SnBi계 땜납 분말은 42wt% Sn-58wt% Bi, 42wt% Sn-57wt% Bi-1.0wt% Ag 또는 16wt% Sn-56wt% Bi-28wt% In인 도전성 접착제.
제 1 항에 있어서,
상기 유기산의 입도 분포에서 입자 지름이 10㎛ 이하의 입자량이 상기 유기산의 입자 전체 중에서 5~70% 포함되어 있는 도전성 접착제.
제 10 항에 있어서,
상기 SnBi계 땜납 분말은 42wt% Sn-58wt% Bi, 42wt% Sn-57wt% Bi-1.0wt% Ag 또는 16wt% Sn-56wt% Bi-28wt% In인 도전성 접착제.
제 3 항에 있어서,
상기 SnBi계 땜납 분말은 42wt% Sn-58wt% Bi, 42wt% Sn-57wt% Bi-1.0wt% Ag 또는 16wt% Sn-56wt% Bi-28wt% In인 도전성 접착제.
제 3 항에 있어서,
상기 유기산의 입도 분포에서 입자 지름이 10㎛ 이하의 입자량이 상기 유기산의 입자 전체 중에서 5~70% 포함되어 있는 도전성 접착제.
제 13 항에 있어서,
상기 SnBi계 땜납 분말은 42wt% Sn-58wt% Bi, 42wt% Sn-57wt% Bi-1.0wt% Ag 또는 16wt% Sn-56wt% Bi-28wt% In인 도전성 접착제.
제 4 항에 있어서,
상기 SnBi계 땜납 분말은 42wt% Sn-58wt% Bi, 42wt% Sn-57wt% Bi-1.0wt% Ag 또는 16wt% Sn-56wt% Bi-28wt% In인 도전성 접착제.
기재와,
상기 기재상에 청구항 1, 청구항 3 내지 청구항 15 중 어느 한 항에 기재된 도전성 접착제를 이용하여 형성된 도전부를 구비한 회로기판.
회로기판과,
상기 회로기판상에 청구항 1, 청구항 3 내지 청구항 15 중 어느 한 항에 기재된 도전성 접착제를 이용하여 형성된 도전부와,
상기 도전부를 개재하여 상기 회로기판상에 실장된 전자부품을 구비한 전자부품 모듈.
10~90wt%의 SnBi계 땜납 분말과 잔여부가 유기산을 함유하는 접착제를 포함하는 도전성 접착제로,
상기 SnBi계 땜납 분말은 입자 지름 L1이 20~30㎛의 땜납 입자와 입자 지름 L2가 8~12㎛의 땜납 입자로 구성되어 있고,
상기 SnBi계 땜납 분말의 혼합비율은 상기 입자 지름이 20~30㎛의 땜납 입자가 땜납 분말 전체의 60~80wt%이고, 잔여부가 8~12㎛의 입자 지름을 갖는 땜납 입자이며,
상기 유기산을 함유하는 접착제는 적어도 에폭시 수지, 경화제, 상기 유기산, 및 증점제로 구성되고,
상기 유기산은 아디핀산과 글루타르산을 포함하는 것인 도전성 접착제.
삭제
제 18 항에 있어서,
상기 아디핀산과 상기 글루타르산의 비율은 상기 아디핀산이 10~50wt%이고, 잔여부가 상기 글루타르산인 도전성 접착제.
제 20 항에 있어서,
상기 아디핀산과 상기 글루타르산의 비율은 상기 아디핀산이 20~40wt%이고, 잔여부가 상기 글루타르산인 도전성 접착제.
제 21 항에 있어서,
상기 유기산의 입도 분포에서 입자 지름이 10㎛ 이하의 입자량이 상기 유기산의 입자 전체 중에서 5~70% 포함되어 있는 도전성 접착제.
제 22 항에 있어서,
상기 SnBi계 땜납 분말은 42wt% Sn-58wt% Bi, 42wt% Sn-57wt% Bi-1.0wt% Ag 또는 16wt% Sn-56wt% Bi-28wt% In인 도전성 접착제.
제 18 항에 있어서,
상기 SnBi계 땜납 분말은 42wt% Sn-58wt% Bi, 42wt% Sn-57wt% Bi-1.0wt% Ag 또는 16wt% Sn-56wt% Bi-28wt% In인 도전성 접착제.
제 18 항에 있어서,
상기 입자 지름 L2는 상기 입자 지름 L1의 0.4배인 도전성 접착제.
제 18 항에 있어서,
상기 유기산의 입도 분포에서 입자 지름이 10㎛ 이하의 입자량이 상기 유기산의 입자 전체 중에서 5~70% 포함되어 있는 도전성 접착제.
제 26 항에 있어서,
상기 SnBi계 땜납 분말은 42wt% Sn-58wt% Bi, 42wt% Sn-57wt% Bi-1.0wt% Ag 또는 16wt% Sn-56wt% Bi-28wt% In인 도전성 접착제.
제 18 항에 있어서,
상기 SnBi계 땜납 분말은 42wt% Sn-58wt% Bi, 42wt% Sn-57wt% Bi-1.0wt% Ag 또는 16wt% Sn-56wt% Bi-28wt% In인 도전성 접착제.
제 20 항에 있어서,
상기 유기산의 입도 분포에서 입자 지름이 10㎛ 이하의 입자량이 상기 유기산의 입자 전체 중에서 5~70% 포함되어 있는 도전성 접착제.
제 29 항에 있어서,
상기 SnBi계 땜납 분말은 42wt% Sn-58wt% Bi, 42wt% Sn-57wt% Bi-1.0wt% Ag 또는 16wt% Sn-56wt% Bi-28wt% In인 도전성 접착제.
제 20 항에 있어서,
상기 SnBi계 땜납 분말은 42wt% Sn-58wt% Bi, 42wt% Sn-57wt% Bi-1.0wt% Ag 또는 16wt% Sn-56wt% Bi-28wt% In인 도전성 접착제.
제 21 항에 있어서,
상기 SnBi계 땜납 분말은 42wt% Sn-58wt% Bi, 42wt% Sn-57wt% Bi-1.0wt% Ag 또는 16wt% Sn-56wt% Bi-28wt% In인 도전성 접착제.
기재와,
상기 기재상에 청구항 18, 청구항 20 내지 청구항 32 중 어느 한 항에 기재된 도전성 접착제를 이용하여 형성된 도전부를 구비한 회로기판.
회로기판과,
상기 회로기판상에 청구항 18, 청구항 20 내지 청구항 32 중 어느 한 항에 기재된 도전성 접착제를 이용하여 형성된 도전부와,
상기 도전부를 개재하여 상기 회로기판상에 실장된 전자부품을 구비한 전자부품 모듈.
삭제
삭제
KR1020110097273A 2010-09-29 2011-09-27 도전성 접착제 및 이를 이용한 회로기판, 전자부품 모듈 KR101747242B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010218708 2010-09-29
JPJP-P-2010-218708 2010-09-29
JP2011169966A JP5728636B2 (ja) 2010-09-29 2011-08-03 導電性接着剤、及びそれを用いた回路基板、電子部品モジュール
JPJP-P-2011-169966 2011-08-03

Publications (2)

Publication Number Publication Date
KR20120033254A KR20120033254A (ko) 2012-04-06
KR101747242B1 true KR101747242B1 (ko) 2017-06-14

Family

ID=45869480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110097273A KR101747242B1 (ko) 2010-09-29 2011-09-27 도전성 접착제 및 이를 이용한 회로기판, 전자부품 모듈

Country Status (5)

Country Link
US (1) US8940198B2 (ko)
JP (1) JP5728636B2 (ko)
KR (1) KR101747242B1 (ko)
CN (1) CN102559114B (ko)
TW (1) TWI507493B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5916482B2 (ja) * 2012-03-30 2016-05-11 太陽ホールディングス株式会社 感光性導電ペーストおよび導電回路
US9406314B1 (en) 2012-10-04 2016-08-02 Magnecomp Corporation Assembly of DSA suspensions using microactuators with partially cured adhesive, and DSA suspensions having PZTs with wrap-around electrodes
US20160194526A1 (en) * 2013-08-06 2016-07-07 Senju Metal Industry Co., Ltd. Electrically Conductive Joining Agent and Solder Joint
JP6234118B2 (ja) * 2013-08-30 2017-11-22 株式会社タムラ製作所 はんだ組成物
JP6192444B2 (ja) * 2013-08-30 2017-09-06 株式会社タムラ製作所 微細パターン塗布用はんだ組成物
JP6247059B2 (ja) * 2013-09-05 2017-12-13 デクセリアルズ株式会社 導電性接着剤、太陽電池モジュール、及び太陽電池モジュールの製造方法
US10625356B2 (en) 2015-02-11 2020-04-21 Alpha Assembly Solutions Inc. Electrical connection tape
KR102626385B1 (ko) 2016-06-08 2024-01-19 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
CN107658042B (zh) * 2017-08-16 2020-12-01 北京康普锡威科技有限公司 一种新型太阳能电池电极组件用无铅浆料
CN113695782A (zh) * 2021-09-18 2021-11-26 江苏芯德半导体科技有限公司 一种用于超小间距元件焊接的焊料及制备方法、焊接方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6010577A (en) 1997-06-23 2000-01-04 Delco Electronics Corporation Multifunctional soldering flux with borneol
US20080179383A1 (en) * 2007-01-29 2008-07-31 Harima Chemicals, Inc. Solder paste composition and solder precoating method
US20080291634A1 (en) * 2007-05-22 2008-11-27 Weiser Martin W Thermal interconnect and interface materials, methods of production and uses thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526183B2 (ja) * 1997-09-18 2004-05-10 住友ベークライト株式会社 導電性樹脂ペースト及びこれを用いて製造された半導体装置
US5874197A (en) * 1997-09-18 1999-02-23 E. I. Du Pont De Nemours And Company Thermal assisted photosensitive composition and method thereof
JP3254626B2 (ja) * 1997-09-22 2002-02-12 住友ベークライト株式会社 導電性樹脂ペースト及びこれを用いた半導体装置
WO2003035308A1 (fr) * 2001-10-26 2003-05-01 Miyazaki Prefecture Particule metallique spherique pour monodispersion et procede permettant de produire celles-ci
JPWO2006030665A1 (ja) * 2004-09-13 2008-05-15 松下電器産業株式会社 半田ペーストおよびそれを用いた電子機器
JP2006199937A (ja) * 2004-12-15 2006-08-03 Tamura Kaken Co Ltd 導電性接着剤、これを用いた導電部及び電子部品モジュール
EP1952934B1 (en) * 2005-11-11 2015-03-18 Senju Metal Industry Co., Ltd. Soldering paste and solder joints
JP4976257B2 (ja) * 2007-10-24 2012-07-18 パナソニック株式会社 導電性ペーストおよびこれを用いた実装体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6010577A (en) 1997-06-23 2000-01-04 Delco Electronics Corporation Multifunctional soldering flux with borneol
US20080179383A1 (en) * 2007-01-29 2008-07-31 Harima Chemicals, Inc. Solder paste composition and solder precoating method
US20080291634A1 (en) * 2007-05-22 2008-11-27 Weiser Martin W Thermal interconnect and interface materials, methods of production and uses thereof

Also Published As

Publication number Publication date
CN102559114A (zh) 2012-07-11
CN102559114B (zh) 2015-04-01
JP2012092296A (ja) 2012-05-17
KR20120033254A (ko) 2012-04-06
JP5728636B2 (ja) 2015-06-03
US20120073869A1 (en) 2012-03-29
US8940198B2 (en) 2015-01-27
TW201221602A (en) 2012-06-01
TWI507493B (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
KR101747242B1 (ko) 도전성 접착제 및 이를 이용한 회로기판, 전자부품 모듈
WO2017110052A1 (ja) ペースト状熱硬化性樹脂組成物、半導体部品、半導体実装品、半導体部品の製造方法、半導体実装品の製造方法
TWI796404B (zh) 焊錫膏及實裝構造體
JP5093766B2 (ja) 導電性ボール等搭載半導体パッケージ基板の製造方法
JP6534122B2 (ja) 樹脂フラックスはんだペースト及び実装構造体
US20110049439A1 (en) Electrically conductive paste, and electrical and electronic device comprising the same
JP2006199937A (ja) 導電性接着剤、これを用いた導電部及び電子部品モジュール
US20180229333A1 (en) Solder paste and mount structure obtained by using same
JP2017080797A (ja) はんだペースト及びはんだ付け用フラックス及びそれを用いた実装構造体
JP2013256584A (ja) 熱硬化性樹脂組成物およびフラックス組成物とそれを用いた半導体装置
JP2010171118A (ja) 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物
JP5160576B2 (ja) ソルダペーストと、これを用いたピングリッドアレイパッケージ用基板及びピングリッドアレイパッケージ、並びにピングリッドアレイパッケージ用基板の製造方法
JP5560032B2 (ja) はんだ接合補強剤組成物、及びこれを用いた実装基板の製造方法
JP6956365B2 (ja) はんだペーストとそれにより得られる実装構造体
JP6948614B2 (ja) 熱硬化性樹脂組成物、熱硬化性シート、半導体部品、半導体実装品、半導体部品の製造方法、及び、半導体実装品の製造方法
WO2018134860A1 (ja) 半導体実装品
JP5579996B2 (ja) はんだ接合方法
WO2020095634A1 (ja) 硬化樹脂組成物および実装構造体
JP6115762B2 (ja) 回路装置の製造方法
JP2022187759A (ja) 樹脂フラックスはんだペーストおよび実装構造体
JP2015108155A (ja) アンダーフィル用液状エポキシ樹脂組成物、並びにそれを用いた実装部品構造体及び実装部品の表面実装方法
JP2004185884A (ja) 導電性ペースト及び電子回路用品
JP2024017848A (ja) はんだペーストおよび実装構造体
JP2018181937A (ja) リペア性に優れる実装構造体

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant