KR101709792B1 - 마스크 블랭크와 그 제조 방법 및 전사 마스크와 그 제조 방법 - Google Patents

마스크 블랭크와 그 제조 방법 및 전사 마스크와 그 제조 방법 Download PDF

Info

Publication number
KR101709792B1
KR101709792B1 KR1020100130624A KR20100130624A KR101709792B1 KR 101709792 B1 KR101709792 B1 KR 101709792B1 KR 1020100130624 A KR1020100130624 A KR 1020100130624A KR 20100130624 A KR20100130624 A KR 20100130624A KR 101709792 B1 KR101709792 B1 KR 101709792B1
Authority
KR
South Korea
Prior art keywords
resist
film
pattern
light
electron beam
Prior art date
Application number
KR1020100130624A
Other languages
English (en)
Other versions
KR20110073305A (ko
Inventor
마사히로 하시모또
히로시 시라또리
유우스께 혼마
미쯔히로 시라꾸라
Original Assignee
호야 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 호야 가부시키가이샤 filed Critical 호야 가부시키가이샤
Publication of KR20110073305A publication Critical patent/KR20110073305A/ko
Application granted granted Critical
Publication of KR101709792B1 publication Critical patent/KR101709792B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G03F7/2063—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam for the production of exposure masks or reticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

1번의 묘화로 입체적인 레지스트 패턴을 형성할 수 있는 전자선 묘화용 마스크 블랭크를 제공한다. 전자선 묘화에 의해 레지스트 패턴을 형성하는 전자선 묘화용의 마스크 블랭크로서, 기판과, 상기 기판 상에 형성된 박막과, 상기 박막 상에 형성된 전자선 레지스트막을 구비하고, 상기 전자선 레지스트막은, 적어도 하층 레지스트막과 상층 레지스트막을 포함하는 적층막으로 이루어지고, 상기 하층 레지스트막과 상기 상층 레지스트막은, 전자선에 대한 레지스트 감도가 서로 다른 것을 특징으로 한다.

Description

마스크 블랭크와 그 제조 방법 및 전사 마스크와 그 제조 방법{MASK BLANKS AND METHOD OF PRODUCING THE SAME, TRANSFER MASK AND METHOD OF PRODUCING THE SAME}
본 발명은 마스크 블랭크와 그 제조 방법 및 전사 마스크와 그 제조 방법 등에 관한 것이다.
일반적으로, 반도체 장치의 제조 공정에서는, 포토리소그래피법을 이용하여 미세 패턴의 형성이 행해지고 있다. 또한, 이 미세 패턴의 형성에는 통상 몇 매의 전사 마스크(포토마스크)라고 불리고 있는 기판이 사용된다. 이 전사 마스크는, 일반적으로 투광성의 글래스 기판 상에, 금속 박막 등으로 이루어지는 미세 패턴을 형성한 것이며, 이 전사 마스크의 제조에서도 포토리소그래피법이 이용되고 있다.
전사 마스크의 종류로서는, 투광성 기판 상에 크롬계 재료로 이루어지는 차광막 패턴을 갖는 바이너리형 마스크 외에, 하프톤형 위상 시프트 마스크가 알려져 있다.
이 하프톤형 위상 시프트 마스크는, 광 반투과막 패턴 상에, 크롬을 주성분으로 하는 차광막 패턴(차광대)을, 전사 영역의 외주부에 더 구비하고 있다. 이에 의해, 스테퍼의 레티클로서 반복하여 사용된 경우라도, 노광되어서는 안되는 영역을 그 차광막 패턴에 의해 확실하게 차광하고 있다(예를 들면, 일본 특개 2005-92241을 참조).
이와 같은 하프톤형 위상 시프트 마스크의 제조는, 다음과 같다. 마스크 블랭크 상에 형성된 제1 레지스트막에 대하여, 원하는 패턴 묘화를 실시하고, 원하는 패턴 묘화에 따라서 상기 레지스트막을 현상하여 레지스트 패턴을 형성하고, 레지스트 패턴에 따라서 차광막을 에칭하여 차광막 패턴을 형성하고, 상기 차광막 패턴에 따라서 광 반투과막을 에칭하여 광 반투과막 패턴을 형성하고, 잔존한 제1 레지스트막을 박리한다. 그 후, 다시 제2 레지스트막을 도포하고, 원하는 패턴 묘화를 실시하고, 원하는 패턴 묘화에 따라서 상기 레지스트막을 현상하여 레지스트 패턴을 형성하고, 레지스트 패턴에 따라서 차광막을 에칭하여 차광막 패턴(차광대)을 형성하고, 잔존한 제2 레지스트막을 박리한다.
종래의 하프톤형 위상 시프트 마스크의 제조에서는, 차광대를 형성하기 위해서는, 레지스트 도포, 묘화, 현상 및 박리의 공정을 2회 반복할 필요가 있기 때문에, 가공에 시간을 요함과 함께, 코스트가 높아진다고 하는 문제가 있었다. 특히, 전자선 묘화 장치를 이용하여 제2 레지스트막을 노광할 필요가 있는 경우에는, 가공 시간이 방대해져, 리드 타임에 영향을 미친다고 하는 문제가 있었다.
또한, 최근의 패턴의 미세화에 수반하여, 제2 레지스트막의 가공 정밀도가 요구되는 경우에는, 노광 부분의 위치 정렬 정밀도를 고정밀도로 할 필요가 있기 때문에, 종래의 방법으로는 대응이 곤란하게 될 가능성이 있다.
이와 같은 문제는, 차광대를 갖는 하프톤형 위상 시프트 마스크의 제조뿐만 아니라, 트라이톤형 위상 시프트 마스크의 패치 가공이나 인핸서 마스크 가공 등의 가공 깊이가 상이한 3차원 구조의 마스크 제조에도 발생한다.
상기의 과제를 해결하기 위해서, 본 발명은 이하의 구성을 갖는다.
(구성 1)
전자선 묘화에 의해 레지스트 패턴을 형성하는 전자선 묘화용의 마스크 블랭크로서,
기판과,
상기 기판 상에 형성된 박막과,
상기 박막 상에 형성된 전자선 레지스트막을 구비하고,
상기 전자선 레지스트막은, 적어도 하층 레지스트막과 상층 레지스트막을 포함하는 적층막으로 이루어지고,
상기 하층 레지스트막과 상기 상층 레지스트막은, 전자선에 대한 레지스트 감도가 서로 다른 것을 특징으로 하는 전자선 묘화용 마스크 블랭크.
(구성 2)
상기 하층 레지스트막 및 상기 상층 레지스트막은 네가티브형이고, 상기 상층 레지스트막은 상기 하층 레지스트막보다도 레지스트 감도가 낮은 것을 특징으로 하는 구성 1에 기재된 전자선 묘화용 마스크 블랭크.
(구성 3)
상기 하층 레지스트막 및 상기 상층 레지스트막은 포지티브형이고, 상기 상층 레지스트막은 상기 하층 레지스트막보다도 레지스트 감도가 높은 것을 특징으로 하는 구성 1에 기재된 전자선 묘화용 마스크 블랭크.
(구성 4)
상기 하층 레지스트막은 포지티브형이고, 상기 상층 레지스트막은 네가티브형이며, 상기 상층 레지스트막은 상기 하층 레지스트막보다도 레지스트 감도가 높은 것을 특징으로 하는 구성 1에 기재된 전자선 묘화용 마스크 블랭크.
(구성 5)
상기 하층 레지스트막 및 상기 상층 레지스트막은, 화학 증폭형 레지스트인 것을 특징으로 하는 구성 1∼4 중 어느 하나에 기재된 전자선 묘화용 마스크 블랭크.
(구성 6)
상기 상층 레지스트막은, 상기 하층 레지스트막보다도 베이크 온도가 낮은 재료로 이루어지는 것을 특징으로 하는 구성 1∼5 중 어느 하나에 기재된 전자선 묘화용 마스크 블랭크.
(구성 7)
상기 하층 레지스트막의 막 두께와, 상기 상층 레지스트막의 막 두께는, 동일한 것을 특징으로 하는 구성 1∼6 중 어느 하나에 기재된 전자선 묘화용 마스크 블랭크.
(구성 8)
상기 하층 레지스트막과 상기 상층 레지스트막 사이에, 중간층을 구비하는 것을 특징으로 하는 구성 1∼7 중 어느 하나에 기재된 전자선 묘화용 마스크 블랭크.
(구성 9)
전자선 묘화에 의해 레지스트 패턴을 형성하는 전자선 묘화용의 마스크 블랭크의 제조 방법으로서,
기판 상에 박막을 형성하는 공정과,
상기 박막 상에, 하층의 전자선 레지스트막을 형성하는 공정과,
상기 하층의 전자선 레지스트막 상에, 직접 또는 중간층을 개재하여, 상층의 전자선 레지스트막을 형성하는 공정을 구비하고,
상기 하층의 전자선 레지스트막과 상기 상층의 전자선 레지스트막은, 전자선에 대한 감도가 서로 다른 것을 특징으로 하는 전자선 묘화용 마스크 블랭크의 제조 방법.
(구성 10)
구성 1∼9 중 어느 하나에 기재된 전자선 묘화용의 마스크 블랭크를 이용하여, 감도가 높은 쪽의 레지스트막을 저도우즈량으로 묘화하고, 감도가 낮은 쪽의 레지스트막을 고도우즈량으로 묘화함으로써, 단차를 갖는 레지스트 패턴을 형성하는 공정을 갖는 것을 특징으로 하는 전사 마스크의 제조 방법.
(구성 11)
구성 10에 기재된 전사 마스크의 제조 방법을 이용하여 제작된 것을 특징으로 하는 전사 마스크.
본 발명에 따르면, 1번의 묘화로 입체적인 레지스트 패턴을 형성할 수 있으므로, 레지스트 도포, 묘화, 현상 및 박리의 공정을 2번 행하는 경우에 비해, 마스크 프로세스를 간략화하는 것이 가능하게 되어, 가공 시간의 단축 및 저코스트화가 가능하게 된다. 또한, 레지스트 도포, 묘화, 현상 및 박리의 공정을 2번 행하는 경우에 비해, 2번의 공정에서의 각 묘화간의 묘화의 위치 어긋남 문제가 생기지 않기(1번의 묘화이므로 실질적으로 묘화의 위치 어긋남이 생기지 않기) 때문에, 마스크 가공 정밀도를 향상시키는 것이 가능하게 된다.
또한, 본 발명에 따르면, 차광대를 갖는 하프톤형 위상 시프트 마스크의 제조나, 트라이톤형 위상 시프트 마스크의 패치 가공에서, 1번의 묘화로 입체적인 전자선 레지스트 패턴을 형성할 수 있고, 게다가 마스크면 내의 소밀(疎密)이 있는 패턴(예를 들면, 라인 앤드 스페이스, 고립 라인, 고립 스페이스)의 각각에 대하여 설계값대로의 CD 정밀도로 얻어지는 마스크 블랭크 및 그 제조 방법을 실현할 수 있다.
또한, 본 발명에 따르면, 차광대를 갖는 하프톤형 위상 시프트 마스크의 제조나, 트라이톤형 위상 시프트 마스크의 패치 가공에서, 1번의 묘화로 입체적인 전자선 레지스트 패턴을 형성할 수 있고, 게다가 레지스트 패턴의 박리 제거 공정이 불필요한 마스크 블랭크 및 그 제조 방법을 실현할 수 있다.
또한, 본 발명에 따르면, 상층의 레지스트 패턴이 그 하층의 중간층과 함께 소실되거나, 일부 소실되는 것을 방지할 수 있는 방법을 제공할 수 있다.
도 1은 실시예 1에 따른 마스크 블랭크를 이용하여 전사 마스크를 제조하는 공정을 도시하는 단면도.
도 2는 실시예 2에 따른 마스크 블랭크를 이용하여 전사 마스크를 제조하는 공정을 도시하는 단면도.
도 3은 실시예 3에 따른 마스크 블랭크를 이용하여 전사 마스크를 제조하는 공정을 도시하는 단면도.
도 4는 실시예 4에 따른 마스크 블랭크를 이용하여 전사 마스크를 제조하는 공정을 도시하는 단면도.
도 5는 실시예 5에 따른 마스크 블랭크를 이용하여 전사 마스크를 제조하는 공정을 도시하는 단면도.
도 6은 실시예 6에 따른 마스크 블랭크를 이용하여 전사 마스크를 제조하는 공정을 도시하는 단면도.
도 7은 도우즈량 및 감도차의 일례에 대하여 설명하기 위한 도면.
도 8은 도우즈량 및 감도차의 다른 예에 대하여 설명하기 위한 도면.
도 9는 도우즈량 및 감도차의 또 다른 예에 대하여 설명하기 위한 도면.
도 10은 패턴의 소밀에 따른 도우즈량에 대하여 설명하기 위한 도면.
도 11은 실시예 1∼6에 따른 마스크 블랭크를 도시하는 단면도.
이하, 본 발명을 상세하게 설명한다.
본 발명은, 전자선 묘화에 의해 레지스트 패턴을 형성하는 전자선 묘화용의 마스크 블랭크로서,
기판과,
상기 기판 상에 형성된 박막과,
상기 박막 상에 형성된 전자선 레지스트막을 구비하고,
상기 전자선 레지스트막은, 적어도 하층 레지스트막과 상층 레지스트막을 포함하는 적층막으로 이루어지고,
상기 하층 레지스트막과 상기 상층 레지스트막은, 전자선에 대한 레지스트 감도가 서로 다른 것을 특징으로 한다(구성 1).
본 발명에서, 적어도 하층의 전자선 레지스트막과 상층의 전자선 레지스트막을 포함하는 적층막으로 이루어지고, 상하의 층의 전자선 레지스트막은 전자선에 대한 감도가 서로 다른 양태로서는, 하기의 양태가 예시된다.
(1) 실시 형태 1 하층 : 고감도 네가티브＼상층 : 저감도 네가티브(구조 1)(도 1, 도 4 참조)(구성 2에 대응)
(2) 실시 형태 2 하층 : 저감도 포지티브＼상층 : 고감도 포지티브(구조 2)(도 2, 도 5 참조)(구성 3에 대응)
(3) 실시 형태 3 하층 : 저감도 포지티브＼상층 : 고감도 네가티브(구조 3)(도 3, 도 6 참조)(구성 4에 대응)
(4) 실시 형태 4 하층 : 고감도 네가티브＼중간층＼상층 : 저감도 네가티브(구조 4)(도 1, 도 4 참조)(구성 2, 8에 대응)
(5) 실시 형태 5 하층 : 저감도 포지티브＼중간층＼상층 : 고감도 포지티브(구조 5)(도 2, 도 5 참조)(구성 3, 8에 대응)
(6) 실시 형태 6 하층 : 저감도 포지티브＼중간층＼상층 : 고감도 네가티브(구조 6)(도 3, 도 6 참조)(구성 4, 8에 대응)
본 발명에서는, 상기 실시 형태 1∼6에서, 감도가 높은 쪽의 레지스트막을 저도우즈량으로 묘화하고, 감도가 낮은 쪽의 레지스트막을 고도우즈량으로 묘화함으로써, 단차를 갖는(가공 깊이가 상이한) 3차원 구조의 레지스트 패턴을 형성할 수 있다(도 1∼도 6 참조).
본 발명에서는, 전자선은 상하의 레지스트층을 관통하므로, 하층의 레지스트를 충분히 감광하는 것이 가능하게 된다.
실시 형태 1은, 하층 : 고감도 네가티브＼상층 : 저감도 네가티브(구조 1)의 양태이다.
도 8에 도시한 바와 같이, 하층의 고감도 네가티브 레지스트가 충분히 감광되고(현상에 의한 잔막율 약 100％), 상층의 저감도 네가티브 레지스트가 감광되지 않도록(현상에 의한 잔막율 0％) 하는 저도우즈량(전자선의 강도) A로 묘화를 행한다. 이에 의해, 묘화 A의 개소는 다른 개소에 대하여 단차(상층 레지스트의 두께와 동일한 단차, 또는 하층 레지스트의 두께와 동일한 단차)를 형성 가능하게 된다.
다음으로, 상층의 저감도 네가티브 레지스트가 충분히 감광되고(현상에 의한 잔막율 약 100％), 하층의 고감도 네가티브 레지스트도 충분히 감광되도록(현상에 의한 잔막율 약 100％) 하는 고도우즈량(전자선의 강도) B로 묘화를 행한다. 이에 의해, 묘화 B의 개소는 다른 개소에 대하여 단차(상층+하층 레지스트의 두께와 동일한 단차, 또는 상층 레지스트의 두께와 동일한 단차)가 생긴다.
도 8에서는, 고도우즈량 B는, 저도우즈량 A의 2배 이상인 것이 바람직하다. 그 이유는, 패턴의 소밀에 따라서 묘화 시에 묘화하고 있는 패턴에 실효적으로 가해지는 도우즈량이, 근방으로부터의 전자선의 영향(근접 효과)에 의해, 변화하기 때문이다. 도 10의 하측의 도면에 도시한 바와 같이, 네가티브형의 경우, 고립 라인(Iso line)에서는, 묘화 부분이 패턴으로 되므로 주위로부터 뒤집어 쓰는(받는) 도우즈량은 적으므로, 도우즈량을 상대적으로 크게 할 필요가 있다. 고립 스페이스(Iso space)에서는, 주위를 묘화하여 비묘화 부분이 패턴으로 되므로 주위로부터 뒤집어 쓰는(받는) 도우즈량은 많으므로, 도우즈량을 상대적으로 작게 할 필요가 있다. 라인 앤드 스페이스(L＆S)에서는, 주는 양도 받는 양도 동일하기 때문에, 도우즈량은 고립 라인과 고립 스페이스 사이에 온다. 고립 스페이스(Iso space)의 도우즈량을 D100으로 하면 고립 라인(Iso line)의 도우즈량은 D100의 대략 2배 필요하다. 도우즈 갭(D100b-D100a)은 D100a의 대략 2배 이상인 것이 바람직하다.
이와 같이, CD 제어를 위한 최적의 도우즈량에 폭이 있어, CD 제어를 위해서(패턴의 소밀에 상관없이 설계값대로의 CD 정밀도를 얻기 위해서) 패턴의 소밀에 따라서 최적의 도우즈량으로 제어할 필요가 있기 때문에, 고도우즈량 B는, 저도우즈량 A의 대략 2배 이상인 것이 바람직하다.
또한, 선단 마스크 가공에서는 일반적으로 50keV의 에너지를 갖는 전자선을 조사하기 때문에, 광 노광에 비해 에너지의 확산 면적이 커서, 기판 전체 면에서 에너지의 상호 작용이 발생한다. 상호 작용의 크기를 보정하기 위해서, 전자선 묘화(노광) 장치에서는 묘화 밀도에 따라서 노광 포인트의 전자선 조사량을 조정할 필요가 있어, 광 노광 이상으로 충분한 도우즈 갭을 확보할 필요가 있다.
도 8에서는, 하층의 고감도 네가티브 레지스트만이 충분히 감광되는 범위 a가 충분히 넓어, 감도차가 충분히 큰 것이 바람직하다. 범위 a가 충분히 넓음으로써, 하층의 고감도 네가티브 레지스트가 충분히 감광되는 도우즈량(전자선의 강도) A로 묘화를 행할 때에, 하층의 CD 제어를 위해서 하층의 패턴의 소밀에 따라서 최적의 도우즈량으로 제어하는 것이 용이해진다. 또한, 범위 a가 충분히 넓음으로써, 상층의 저감도 네가티브 레지스트가 충분히 감광되는 도우즈량(전자선의 강도) B로 묘화를 행할 때에, 상층의 CD 제어를 위해서 상층의 패턴의 소밀에 따라서 최적의 도우즈량으로 제어하는 것이 용이해진다. 또한, 상층의 저감도 네가티브 레지스트의 감도 곡선에서의 잔막율이 0％로부터 100％로 변화하는 범위 c가 좁은(기울기가 급준) 고콘트라스트의 것으로 함으로써, 범위 a를 넓게 할 수 있다.
도 8에서, 범위 a가 좁은 경우나, 범위 c가 범위 a와 겹치는 경우, 레지스트간의 감도차가 작아, 단차의 형성 등이 곤란하게 되어, 본 발명의 적용이 곤란하게 된다.
실시 형태 2는, 하층 : 저감도 포지티브＼상층 : 고감도 포지티브(구조 2)의 양태이다.
도 7에 도시한 바와 같이, 우선, 상층의 고감도 포지티브 레지스트가 충분히 감광되고(현상에 의한 잔막율 0％), 하층의 저감도 포지티브 레지스트가 감광되지 않도록(현상에 의한 잔막율 약 100％) 하는 저도우즈량(전자선의 강도) A로 묘화를 행한다. 이에 의해, 묘화 A의 개소는 다른 개소에 대하여 단차(상층 레지스트의 두께와 동일한 단차, 또는 하층 레지스트의 두께와 동일한 단차)를 형성 가능하게 된다.
다음으로, 하층의 저감도 포지티브 레지스트가 충분히 감광되고(현상에 의한 잔막율 0％), 상층의 고감도 포지티브 레지스트에 대해서도 충분히 감광되도록(현상에 의한 잔막율 0％) 하는 도우즈량(전자선의 강도) B로 묘화를 행한다. 이에 의해, 묘화 B의 개소는 다른 개소에 대하여 단차(상층+하층 레지스트의 두께와 동일한 단차, 또는 하층 레지스트의 두께와 동일한 단차)가 생긴다.
도 7에서는, 고도우즈량 B는, 저도우즈량 A의 약 2배 이상인 것이 바람직하다. 그 이유는, 패턴의 소밀에 따라서 묘화 시에 묘화하고 있는 패턴에 실효적으로 가해지는 도우즈량이, 근방으로부터의 전자선의 영향(근접 효과)에 의해, 변화하기 때문이다. 도 10의 상측의 도면에 도시한 바와 같이, 포지티브형의 경우, 고립 스페이스(Iso space)에서는, 묘화 부분이 패턴으로 되므로 주위로부터 뒤집어 쓰는(받는) 도우즈량은 적으므로, 도우즈량을 상대적으로 크게 할 필요가 있다. 고립 라인(Iso line)에서는, 주위를 묘화하여 비묘화 부분이 패턴으로 되므로 주위로부터 뒤집어 쓰는(받는) 도우즈량은 많으므로, 도우즈량을 상대적으로 작게 할 필요가 있다. 라인 앤드 스페이스(L＆S)에서는, 주는 양도 받는 양도 동일하기 때문에, 도우즈량은 고립 라인과 고립 스페이스 사이에 온다. 고립 라인(Iso line)의 도우즈량을 D0으로 하면 고립 스페이스(Iso space) 도우즈량은 D0의 약 2배 필요하다. 도우즈 갭(D0b-D0a)은 D0a의 약 2배 이상인 것이 바람직하다.
이와 같이, CD 제어를 위한 최적의 도우즈량에 폭이 있어, CD 제어를 위해서 패턴의 소밀에 따라서 최적의 도우즈량으로 제어할 필요가 있기 때문에, 고도우즈량 B는, 저도우즈량 A의 약 2배 이상인 것이 바람직하다.
도 7에서는, 상층의 고감도 포지티브 레지스트만이 충분히 감광되는 범위 a가 충분히 넓어, 감도차가 충분히 큰 것이 바람직하다. 범위 a가 충분히 넓음으로써, 상층의 고감도 포지티브 레지스트가 충분히 감광되는 도우즈량(전자선의 강도) A로 묘화를 행할 때에, 상층의 CD 제어를 위해서 상층의 패턴의 소밀에 따라서 최적의 도우즈량으로 제어하는 것이 용이해진다. 또한, 범위 a가 충분히 넓음으로써, 하층의 저감도 포지티브 레지스트가 충분히 감광되는 도우즈량(전자선의 강도) B로 묘화를 행할 때에, 하층의 CD 제어를 위해서 하층의 패턴의 소밀에 따라서 최적의 도우즈량으로 제어하는 것이 용이해진다. 또한, 하층의 저감도 포지티브 레지스트의 감도 곡선에서의 잔막율이 100％로부터 0％로 변화하는 범위 c가 좁은(기울기가 급준) 고콘트라스트의 것으로 함으로써, 범위 a를 넓게 할 수 있다.
도 7의 우측의 도면과 같이, 범위 c가 범위 a와 겹치면, 레지스트간의 감도차가 작아, 단차의 형성 등이 곤란하게 된다. 도 7에서, 범위 a가 좁은 경우도, 본 발명의 적용이 곤란하게 된다.
실시 형태 3은, 하층 : 저감도 포지티브＼상층 : 고감도 네가티브(구조 3)의 양태이다.
도 9에 도시한 바와 같이, 우선, 상층의 고감도 네가티브 레지스트가 충분히 감광되고(현상에 의한 잔막율 약 100％), 하층의 저감도 포지티브 레지스트가 감광되지 않도록(현상에 의한 잔막율 약 100％) 하는 저도우즈량(전자선의 강도) A로 묘화를 행한다. 이에 의해, 묘화 A의 개소는 다른 개소에 대하여 단차(상층+하층 레지스트의 두께와 동일한 단차, 또는 상층 레지스트의 두께와 동일한 단차)를 형성 가능하게 된다.
다음으로, 하층의 저감도 포지티브 레지스트가 충분히 감광되도록(현상에 의한 잔막율 0％) 하는 고도우즈량(전자선의 강도) B로 묘화를 행한다. 이 때, 상층의 고감도 네가티브 레지스트에 대해서도 충분히 감광되게(현상에 의한 잔막율 약 100％) 되지만, 현상 시에 이 개소의 상층은 그 하층과 함께 소실된다. 이에 의해, 묘화 B의 개소는 다른 개소에 대하여 단차(상층+하층 레지스트의 두께와 동일한 단차, 또는 하층 레지스트의 두께와 동일한 단차)를 형성 가능하게 된다.
또한, 묘화 A, B가 모두 이루어지지 않는 개소에서는, 상층의 고감도 네가티브 레지스트의 개소는 현상에 의해 소실되고(현상에 의한 잔막율 0％), 하층의 저감도 포지티브 레지스트의 개소는 현상에 의해 남는다(현상에 의한 잔막율 약 100％).
도 9에서는, 고도우즈량 B는, 저도우즈량 A의 2배 이상인 것이 바람직하다. 그 이유는, 상기와 마찬가지이다.
도 9에서는, 상층의 고감도 네가티브 레지스트만이 충분히 감광되는 범위 a가 충분히 넓어, 감도차가 충분히 큰 것이 바람직하다. a가 충분히 넓음으로써, 상층의 고감도 네가티브 레지스트가 충분히 감광되는 도우즈량(전자선의 강도) A로 묘화를 행할 때에, 상층의 CD 제어를 위해서 상층의 패턴의 소밀에 따라서 최적의 도우즈량으로 제어하는 것이 용이해진다. 또한, a가 충분히 넓음으로써, 하층의 저감도 포지티브 레지스트가 충분히 감광되는 도우즈량(전자선의 강도) B로 묘화를 행할 때에, 하층의 CD 제어를 위해서 하층의 패턴의 소밀에 따라서 최적의 도우즈량으로 제어하는 것이 용이해진다. 또한, 하층의 저감도 포지티브 레지스트의 감도 곡선에서의 잔막율이 100％로부터 0％로 변화하는 범위 c가 좁은(기울기가 급준) 고콘트라스트의 것으로 함으로써, 범위 a를 넓게 할 수 있다.
도 9에서, 범위 a가 좁은 경우나, 범위 c가 범위 a와 겹치는 경우, 레지스트간의 감도차가 작아, 단차의 형성 등이 곤란하게 되어, 본 발명의 적용이 곤란하게 된다.
본 발명에서, 실시 형태 1∼6은, 종전의 전자선 레지스트를 갖는 하프톤 위상 시프트 마스크 블랭크에서, 마스크 프로세스를 간략화하여 차광대를 형성하기 위한 전자선 레지스트를 형성한 것이다.
본 발명에서, 실시 형태 1∼6은, 종전의 전자선 레지스트를 갖는 트라이톤형 위상 시프트 마스크 제작용 마스크 블랭크에서, 마스크 프로세스를 간략화하여 차광대 및 패치를 형성하기 위한 전자선 레지스트를 형성한 것이다.
이들에 의하면, 레지스트 도포, 묘화, 현상 및 박리의 공정을 2번 행할 필요가 없어지므로, 마스크 프로세스를 간략화하는 것이 가능하게 되어, 가공 시간 단축 및 저코스트화가 가능하게 된다. 또한, 차광대를 갖는 하프톤형 위상 시프트 마스크의 제조나, 트라이톤형 위상 시프트 마스크의 패치 가공에서, 레지스트 패턴의 박리 제거 공정이 불필요한 공정을 실현할 수 있다.
본 발명에서, 하층 : 저감도 네가티브＼상층 : 고감도 포지티브, 하층 : 고감도 네가티브＼상층 : 저감도 포지티브, 하층 : 고감도 포지티브＼상층 : 저감도 네가티브의 각 조합은, 저도우즈량으로 하층만 분해한다. 이 때문에, 예를 들면, 차광대 형성이 곤란한 조합이며, 하프톤 위상 시프트 마스크의 차광대 형성에 사용할 수 없다.
본 발명에서, 하층 : 고감도 포지티브＼상층 : 저감도 포지티브, 하층 : 저감도 네가티브＼상층 : 고감도 네가티브의 각 조합은, 저도우즈량으로 하층만 분해한다. 이 때문에, 패턴 형성이 곤란한 조합이다.
본 발명에서, 전자선 레지스트는, 화학 증폭형, 주쇄 절단형(主鎖 切斷型), 가교형(架橋型)의 각 레지스트를 사용할 수 있다.
본 발명에서, 하층 레지스트와 상층 레지스트의 현상 기구는 동종이어도 이종이어도 된다. 예를 들면, 화학 증폭형과 주쇄 절단형, 화학 증폭형과 가교형 등의 조합 등이 예시된다.
본 발명에서, 전자선 레지스트는, 주쇄 절단형이나 가교형의 현상액은 유기용매이기 때문에, 중간층의 선택이 어려우므로, 화학 증폭형이 바람직하다(구성 5).
본 발명에서, 화학 증폭형은 감도 곡선이 급준한 고콘트라스트의 것이므로, 도우즈량의 제어를 행하기 쉽기 때문에 바람직하다. 또한, 주쇄 절단형이나 가교형은 화학 증폭형에 비해 저콘트라스트이다.
본 발명에 적용 가능한 전자선 레지스트의 일례로서, 전자선 레지스트의 감도, 프리 베이크 온도 등과 함께 하기에 나타낸다.
(1) FEP171 : 포지티브형 레지스트, 10μC/㎠, 140℃(후지 필름 일렉트로닉스 머테리얼즈사제)
(2) PRL009 : 포지티브형 레지스트, 30μC/㎠, 130℃(후지 필름 일렉트로닉스 머테리얼즈사제)
(3) FEN270 : 네가티브형 레지스트, 10μC/㎠, 130℃(후지 필름 일렉트로닉스 머테리얼즈사제)
(4) SLV12M : 네가티브형 레지스트, 20μC/㎠, 120∼130℃(후지 필름 일렉트로닉스 머테리얼즈사제)
본 발명에서는, 하층 레지스트 도포 후에 하층 레지스트의 프리 베이크를 행하고, 다음으로, 상층 레지스트 도포 후에 상층 레지스트의 프리 베이크를 행하기 때문에, 상층 레지스트의 프리 베이크 온도는, 하층 레지스트의 프리 베이크 온도에 비해, 동일하거나 또는 낮은 것이 바람직하다(구성 6).
본 발명에서, 박막으로서는, 입체적 구조의 마스크를 작성하기 위해서 이용되는 막이면, 어떠한 막이어도 된다.
본 발명에서, 박막으로서는, 금속을 함유하는 막이나 실리사이드를 이용할 수 있다.
금속을 함유하는 막으로서는, 알루미늄, 티탄, 바나듐, 크롬, 지르코늄, 니오븀, 몰리브덴, 란탄, 탄탈, 텅스텐, 실리콘, 하프늄으로부터 선택되는 1종 또는 2종 이상의 재료로 이루어지는 막, 혹은 이들 원소나 합금을 함유하는 재료 외에, 산소, 질소, 규소, 탄소 중 적어도 하나를 함유하는 막으로 이루어지는 막을 들 수 있고, 상이한 조성으로 단계적으로 형성한 복수층 구조나, 연속적으로 조성이 변화한 복수층 구조로 할 수 있다. 또한, 금속은 실리사이드화하여 이용해도 된다.
본 발명은, 상기 박막이 광 반투과막 및 그 광 반투과막 상에 형성된 차광막으로 이루어지는 하프톤형 위상 시프트 마스크 블랭크 또는 트라이톤형 위상 시프트 마스크 블랭크에 적용할 수 있다. 상기 위상 시프트 마스크 블랭크로부터 제작되는 위상 시프트 마스크에서는, 광 반투과막을 투과한 광에 기초하여 전사 영역에 형성되는 광 반투과막 패턴에 의한 피전사 기판의 패턴 불량을 방지하기 위해서, 투광성 기판 상에 광 반투과막 패턴과 그 위의 차광막 패턴을 갖는 형태로 하는 것을 들 수 있다.
본 발명은, 상기 박막이 차광막이나 광 반투과막으로 이루어지는 기판 파들어감 타입의 레벤손형 위상 시프트 마스크용, 크롬리스 위상 시프트 마스크용, 인핸서형 위상 시프트 마스크용의 위상 시프트 마스크 블랭크에 적용할 수 있다. 상기 위상 시프트 마스크 블랭크로부터 제작되는 위상 시프트 마스크에서는, 투광성 기판을 에칭 등에 의해 파 들어가서 시프터부를 형성하는 형태로 하는 것을 들 수 있다.
본 발명에서, 상기 차광막은, 단층 구조, 복수층 구조를 포함한다.
차광막은, 반사 방지층을 포함하는 양태이어도 된다.
차광막은, 조성 경사막을 포함한다.
차광막은, 이면 반사 방지층, 차광층, 표면 반사 방지층으로 이루어지는 3층 구조로 해도 된다.
차광막은, 차광층, 표면 반사 방지층으로 이루어지는 2층 구조로 해도 된다.
본 발명에서, 차광막으로서 크롬계 박막을 이용할 수 있다.
크롬계 박막으로서는, 크롬 단체나, 크롬에 산소, 질소, 탄소, 수소로 이루어지는 원소를 적어도 1종을 함유하는 것(크롬을 주성분으로 하는 막, 또는 Cr을 함유하는 재료) 등의 재료를 들 수 있다.
이들 중에서도, 질화 크롬, 산화 크롬, 질화 산화 크롬, 산화 탄화 질화 크롬 중 어느 하나를 주성분으로 하는 재료로 형성되어 있는 양태가 바람직하다.
본 발명에서, 차광막으로서, 천이 금속 실리사이드를 주성분으로 하는 MSi계 박막을 이용할 수 있다.
MSi계 박막으로서는, 천이 금속의 실리사이드에, 질소, 산소, 탄소, 수소, 불활성 가스(헬륨, 아르곤, 크세논 등) 등을 함유하는 화합물 등을 들 수 있다. 여기서, 천이 금속(M)으로서는, 몰리브덴(Mo), 탄탈(Ta), 크롬(Cr), 텅스텐(W), 티탄(Ti), 지르코늄(Zr), 바나듐(V), 니오븀(Nb), 니켈(Ni), 팔라듐(Pb) 중 어느 하나 또는 합금 등을 들 수 있다.
본 발명에서, 차광막으로서는, 몰리브덴 실리사이드, 몰리브덴 실리사이드의 질화물, 몰리브덴 실리사이드의 산화물, 몰리브덴 실리사이드의 질화 산화물 중 어느 하나를 주성분으로 하는 막을 이용할 수 있다.
또한, MSi계 박막 상에 전자선 레지스트를 도포하는 경우에는, 레지스트와의 밀착성을 향상시키기 위해서, 질소 가스를 이용하여 증산시킨 HMDS(헥사메틸 디실라잔)를 접촉시켜 소수성 표면층을 형성하면 된다.
본 발명에서, 상기 광 반투과막은, 단층 구조, 저투과율층과 고투과율층으로 이루어지는 2층 구조, 다층 구조를 포함한다.
광 반투과막은, 고투과율 타입을 포함한다. 고투과율 타입은, 예를 들면, 통상의 투과율 1∼10％ 미만에 대하여, 상대적으로 높은 투과율 10∼40％를 갖는 것을 말한다.
본 발명에서, 광 반투과막(위상 시프트막)으로서는, 금속 실리사이드를 주성분으로 하는 막을 이용할 수 있다.
금속 실리사이드를 주성분으로 하는 막으로서는, 천이 금속의 실리사이드, 이들에 질소, 산소, 탄소, 수소, 불활성 가스(헬륨, 아르곤, 크세논 등) 등을 함유하는 화합물 등을 들 수 있다. 여기서, 천이 금속(M)으로서는, 몰리브덴(Mo), 탄탈(Ta), 크롬(Cr), 텅스텐(W), 티탄(Ti), 지르코늄(Zr), 바나듐(V), 니오븀(Nb), 니켈(Ni), 팔라듐(Pb) 중 어느 하나 또는 합금 등을 들 수 있다.
본 발명에서, 광 반투과막으로서는, 몰리브덴 실리사이드, 몰리브덴 실리사이드의 질화물, 몰리브덴 실리사이드의 산화물, 몰리브덴 실리사이드의 질화 산화물 중 어느 하나를 주성분으로 하는 막을 이용할 수 있다.
본 발명에서, 상기 위상 시프트막은, 위상 조정층과, 투과율 조정층을 적층한 양태로 할 수 있다.
여기서, 투과율 조정층의 재료로서는, 금속 및 실리콘 중으로부터 선택되는 1종 또는 2종 이상으로 이루어지는 막, 혹은 그들의 산화물, 질화물, 산질화물, 탄화물 등을 이용할 수 있고, 구체적으로는, 알루미늄, 티탄, 바나듐, 크롬, 지르코늄, 니오븀, 몰리브덴, 란탄, 탄탈, 텅스텐, 실리콘, 하프늄으로부터 선택되는 1종 또는 2종 이상의 재료로 이루어지는 막 혹은 이들 질화물, 산화물, 산질화물, 탄화물 등을 들 수 있다. 또한, 위상 조정층으로서는, 산화 규소, 질화 규소, 산질화 규소 등 규소를 모체로 한 박막이 자외 영역에서의 노광광에 대하여, 비교적 높은 투과율을 얻기 쉽다고 하는 점에서 바람직하다.
본 발명에서는, 하층 레지스트막의 막 두께와, 상층 레지스트막의 막 두께는, 동일한 양태가 포함된다(구성 7).
이에 의해, 후술하는 실시예 1∼6에 나타내는 바와 같이, 차광대를 갖는 하프톤형 위상 시프트 마스크의 제조나, 트라이톤형 위상 시프트 마스크의 패치 가공에서, 레지스트 패턴의 박리 제거 공정이 불필요한 공정을 실현할 수 있다.
또한, 하층 레지스트막과 상층 레지스트막과의 에칭 내성이 상이한 경우에는, 하층 레지스트막의 막과 상층 레지스트막의 막 두께를 상이한 두께로 할 수도 있다. 상층 레지스트막의 에칭 내성이 하층 레지스트막보다도 높은 경우에는, 상층 레지스트막의 막 두께를 하층 레지스트막의 막 두께보다도 얇게 할 수 있다.
본 발명에서는, 하층 레지스트막과 상층 레지스트막 사이에, 중간층을 구비하는 양태가 포함된다(구성 8).
중간층에 의해, 상하의 레지스트의 혼합(믹싱)을 방지할 수 있다.
본 발명에서, 중간층으로서는, (1) 상층 레지스트 및 하층 레지스트에 포함되는 용제에 불용이고, (2) 하층 레지스트의 현상액에 가용이며, (3) 중간층의 현상액에 대한 용해 속도가 상층 레지스트의 현상액에 대한 용해 속도보다도 느리고, (4) 하층 레지스트 상에 50㎚ 이하의 두께로 게다가 균일한 두께로 도포 가능한 것이 바람직하다.
중간층은, 중간층의 현상액에 대한 용해 속도가 상층 레지스트의 현상액에 대한 용해 속도보다도 느린 것이 바람직하지만, 중간층의 막 두께와의 관계에서, 상층 레지스트의 현상액에 대한 용해 속도를 V로 한 경우, 중간층의 상기 현상액에 대한 용해 속도는 5∼0.5V의 범위로부터 선택하는 것이 가능하다.
본 발명에서, 중간층으로서는, 수용성 고분자막(폴리비닐 알코올, 메틸 셀룰로오스 수용액, 폴리비닐 피롤리돈, 아밀로스 등) 등을 적용할 수 있다.
본 발명에서, 중간층으로서는, 수용성 반사 방지막(AQUATAR), 수용성 대전 방지막(AquaSAVE, ESPACER), 수용성 기초 반사 방지막(수용성 바크) 등을 적용할 수 있다.
본 발명에서, 중간층으로서는, 레지스트의 톱 코트(보호막)로서 개발된 재료를 사용할 수 있다. 레지스트의 보호막이므로, 레지스트와 믹싱하지 않는다. 또한, 소수성이므로 도포하기 쉽다. 현상액에 가용이 아니므로 박리 공정이 필요로 된다.
본 발명은, 하프톤형 위상 시프트 마스크, 트라이톤형 위상 시프트 마스크, 인핸서 마스크, 레벤손형 등의 ArF 엑시머 레이저용의 전사 마스크, 반사형 마스크 등의 EUV 노광용 등의 전사 마스크, 및 임프린트 몰드를 제작하기 위한 마스크 블랭크에 적용할 수 있다.
본 발명에서는, 전술한 바와 같은 특징을 갖는 2 이상의 전자선 레지스트를 적층한 다층 레지스트를 이용하여 형성되는 3차원 구조의 레지스트 패턴을 이용하여, 피가공 대상(예를 들면 기체, 기판, 박막 등)을 가공하는 용도에 적용할 수 있다.
본 발명에서, 전자선 묘화에 의해 레지스트 패턴을 형성하는 전자선 묘화용의 마스크 블랭크는,
피가공 대상과,
상기 피가공 대상 상에 형성된 전자선 레지스트막을 구비하고,
상기 전자선 레지스트막은, 적어도 하층 레지스트막과 상층 레지스트막을 포함하는 적층막으로 이루어지고,
상기 하층 레지스트막과 상기 상층 레지스트막은, 전자선에 대한 감도가 서로 다른 양태가 포함된다.
이 때, 드라이 에칭 등에 의해 3차원 구조의 레지스트 패턴을 피가공 대상(예를 들면 기체, 기판, 박막 등)에 전사할 때에, 적층한 다층 레지스트의 에칭 레이트에 비례하여, 피가공 대상의 에칭 깊이는 변화한다.
또한, 피가공 대상이 단체, 단층인 경우에는, 각 레지스트층의 막 두께가 피가공 대상의 에칭 깊이에 대응한다.
예를 들면, 투광성 기판 상에 하층 레지스트막과 상층 레지스트막이 이 순으로 적층되고, 하층 레지스트막의 막 두께가 상층 레지스트막의 막 두께보다도 얇은 경우에는, 기판의 파들어감 깊이는 다음과 같이 된다. 즉, 기판의 파들어감이 가장 깊은 부분의 두께는, 하층과 상층 레지스트막의 두께를 합한 깊이(단차)로 되고, 파들어감이 얕은 부분은, 상층 레지스트막의 두께와 동일한 깊이(단차)로 된다.
본 발명에서는, 합성 석영 기판, 석영 기판, 그 밖의 각종 글래스 기판(예를 들면, CaF2 기판, 소다 라임 글래스, 알루미노 실리케이트 글래스, 무알카리 글래스 기판, 저열팽창 글래스 기판 등)을 이용할 수 있다.
이 중에서도 석영 기판은, ArF 엑시머 레이저 또는 그것보다도 단파장의 영역에서 투명성이 높으므로, 본 발명의 전사 마스크 및 마스크 블랭크 등에 바람직하다.
(실시예 1)
투광성 기판으로서 사이즈 6인치×6인치, 두께 0.25인치의 합성 석영 글래스 기판을 이용하고, 투광성 기판(1) 상에, 질화된 몰리브덴 및 실리콘으로 이루어지는 광 반투과막(MoSiN막)(10)을 형성하였다(도 1의 (1)).
구체적으로는, 몰리브덴(Mo)과 실리콘(Si)의 혼합 타깃(Mo : Si=10mol％ ： 90mol％)을 이용하여, 아르곤(Ar)과 질소(N2)와 헬륨(He)의 혼합 가스 분위기(가스 유량비 Ar : N2 : He=5 : 49 : 46)에서, 가스압 0.3㎩, DC 전원의 전력을 3.0㎾로 하여, 반응성 스퍼터링(DC 스퍼터링)에 의해, 몰리브덴, 실리콘 및 질소로 이루어지는 MoSiN막을 69㎚의 막 두께로 형성하였다. 또한, 이 MoSiN막은, ArF 엑시머 레이저 노광광의 파장 193㎚에서, 투과율은 6.11％, 위상차는 175.6도로 되어 있었다.
다음으로, 광 반투과막(10) 상에, 이면 반사 방지층, 차광층, 및 표면 반사 방지층으로 이루어지는 차광막(20)을 형성하였다(도 1의 (1)).
구체적으로는, 처음에, 스퍼터 타깃으로서 Cr 타깃을 이용하여, Ar, CO2, N2, He의 혼합 가스를 스퍼터링 가스(가스 유량비 Ar : CO2 : N2 : He=22 : 39 : 6 : 33)로 하고, 가스압 0.2㎩, DC 전원의 전력을 1.7㎾로 CrOCN막을 30㎚의 막 두께로 성막하였다. 다음으로, 스퍼터 타깃으로서 Cr 타깃을 이용하여, Ar, N2의 혼합 가스를 스퍼터링 가스(가스 유량비 Ar : N2=83 : 17)로 하고, 가스압 0.1㎩, DC 전원의 전력을 1.7㎾로 CrN막을 4㎚의 막 두께로 성막하였다. 다음으로, 스퍼터 타깃으로서 Cr 타깃을 이용하여, Ar, CO2, N2, He의 혼합 가스를 스퍼터링 가스(가스 유량비 Ar : CO2 : N2 : He=21 : 37 : 11 : 31)로 하고, 가스압 0.2㎩, DC 전원의 전력을 1.8㎾로 CrOCN막을 14㎚의 막 두께로 성막하였다. 이 조건에서 성막된 이면 반사 방지층, 차광층 및 표면 반사 방지층은, 차광막 전체에서 저응력이며, 또한 상기 광 반투과막도 저응력으로, 기판의 형상 변화를 최소한으로 억제할 수 있었다.
다음으로, 차광막(20) 상에, 전자선용 화학 증폭형 고감도 네가티브 레지스트(FEN270 : 후지 필름 일렉트로닉스 머테리얼즈사제)(100)를 스핀 코트법에 의해 도포하고, 130℃에서 10분간 프리 베이크를 행하였다(도 1의 (1)). 레지스트(100)의 막 두께는 200㎚로 하였다. 레지스트(100)의 감도는 10μC/㎠이다.
다음으로, 레지스트(100) 상에, 중간층(300)(도 11)을 스핀 코트법에 의해 50㎚ 이하(구체적으로는 30㎚)의 두께로 전체 면에 균일하게 도포하였다.
중간층(300)으로서는, 수용성의 유기막(구체적으로는, 수용성 반사 방지막, AZ 일렉트로닉 머테리얼즈사제의 상품명 AQUATAR)을 사용하였다.
다음으로, 중간층(300) 상에, 전자선용 화학 증폭형 저감도 네가티브 레지스트(SLV12M : 후지 필름 일렉트로닉스 머테리얼즈사제)(200)를 스핀 코트법에 의해 도포하고, 120∼130℃에서 10분간 프리 베이크를 행하였다(도 1의 (2)). 레지스트(200)의 막 두께는 200㎚로 하였다. 레지스트(200)의 감도는 20μC/㎠이다.
이에 의해, 2층의 레지스트막을 갖는 하프톤형 위상 시프트 마스크 블랭크를 제작하였다.
다음으로, 전자선 묘화 장치를 이용하여, 전사 영역의 외주부에서의, 차광막 패턴(차광대)을 형성할 영역을 제외한 영역에서, 상층의 저감도 네가티브 레지스트(200)가 감광되지 않고(현상에 의한 잔막율 0％), 하층의 고감도 네가티브 레지스트(100)가 충분히 감광되도록(현상에 의한 잔막율 약 100％) 하는 저도우즈량 L(구체적으로는 10μC/㎠)로 묘화를 행하였다(도 1의 (3)).
이 때, 상층의 저감도 네가티브 레지스트(200)의 묘화 개소(사선으로 나타내는 영역)는, 이 시점에서는(후의 공정에서 추가의 묘화를 행하지 않으면), 후의 현상에 의해 제거되는 상태에 있다.
또한, 하층의 고감도 네가티브 레지스트(100)의 묘화 개소(사선으로 나타내는 영역)는, 후의 현상에 의해 제거되지 않게 된다.
또한, 본 공정에서는, 레지스트(100)에 대하여, 원하는 패턴(200㎚의 라인 앤드 스페이스(L＆S), 200㎚의 고립 라인(Iso line), 200㎚의 고립 스페이스(Iso space))이 설계값대로의 CD 정밀도로 얻어지도록, 전자선 묘화 장치에서 패턴의 소밀에 따라서 도우즈량의 보정을 가하여 묘화를 행하였다. 구체적으로는, 200㎚의 라인 앤드 스페이스의 도우즈량은 10μC/㎠, 200㎚의 고립 라인의 도우즈량은 16μC/㎠, 200㎚의 고립 스페이스의 도우즈량은 8μC/㎠로 하였다.
다음으로, 전자선 묘화 장치를 이용하여, 차광대를 형성할 영역에서, 상층의 저감도 네가티브 레지스트(200)가 감광되는 고도우즈량 H(구체적으로는 20μC/㎠)로 묘화를 행하였다(도 1의 (3)).
이 때, 상층의 저감도 네가티브 레지스트(200)의 묘화 개소(교차하는 사선으로 나타내는 영역)는, 후의 현상에 의해 제거되지 않게 된다. 하층의 고감도 네가티브 레지스트(100)의 묘화 개소(교차하는 사선으로 나타내는 영역)에 대해서도, 후의 현상에 의해 제거되지 않게 된다.
또한, 본 실시예에서는, 저도우즈량 L의 묘화와 고도우즈량 H의 묘화의 순서(선후)는, 반대이어도 된다.
다음으로, 소정의 현상액(구체적으로는 TMAH)으로 현상하여, 레지스트 패턴(100a)을 형성함과 함께, 차광대 형성 영역에 레지스트 패턴(100b) 및 레지스트 패턴(200b)의 적층체로 이루어지는 레지스트 패턴을 형성하였다(도 1의 (4)).
또한, 현상 공정에서, 중간층(300)은 상기 현상액에 의해 용해 제거된다.
다음으로, 레지스트 패턴(100a, 200b)에 따라서, 노출되는 차광막(20)의 드라이 에칭을 행하여, 차광막 패턴(20a) 및 차광막 패턴(20b)(차광대 패턴)을 형성하였다(도 1의 (5)). 드라이 에칭 가스로서, Cl2와 O2의 혼합 가스(Cl2 : O2=4 : 1)를 이용하였다.
이 때, 차광막 패턴(20a) 상의 레지스트 패턴(100a)은 드라이 에칭에 의해 거의 소실되었다. 또한, 차광대 형성 영역의 레지스트 패턴(200b)은 드라이 에칭에 의해 거의 소실되었다.
다음으로, 차광막 패턴(20a)에 따라서, 노출되는 광 반투과막(10)의 드라이 에칭을 행하여, 광 반투과막 패턴(10a)을 형성하였다(도 1의 (6)). 드라이 에칭 가스로서, SF6과 He의 혼합 가스를 이용하였다.
이 때, 차광대 형성 영역의 레지스트 패턴(100b)은 드라이 에칭에 의해 막 감소하지만 드라이 에칭 종료 시점에서 후 공정에서 필요한 막 두께로 잔존시켰다.
다음으로, 차광대 형성 영역의 레지스트 패턴(100b)으로 차광막 패턴(20b)(차광대)을 보호하면서, 광 반투과막 패턴(10a) 상의 차광막 패턴(20a)을 드라이 에칭에 의해 제거하였다(도 1의 (7)). 드라이 에칭 가스로서, Cl2와 O2의 혼합 가스(Cl2 : O2=4 : 1)를 이용하였다.
이 때, 차광대 형성 영역의 레지스트 패턴(100b)은 드라이 에칭에 의해 소실되었다.
다음으로, 소정의 세정을 실시하여, ArF용의 하프톤형 위상 시프트 마스크를 제작하였다. 이 위상 시프트 마스크는, 차광대 형성 영역에, 차광막 패턴(20b) 및 광 반투과막 패턴(10b)의 적층체로 이루어지는 차광대를 갖는다.
상기 실시예 1의 공정에 의하면, 광 반투과막 패턴(10a)에 관하여, 원하는 패턴(200㎚의 라인 앤드 스페이스, 200㎚의 고립 라인, 200㎚의 고립 스페이스)이 설계값대로의 CD 정밀도로 얻어진다.
또한, 실시예 1의 공정에서는, 도 1의 (3)에 도시한 묘화를 1번에 행할 수 있고, 1번의 현상으로 도 1의 (4)에 도시한 입체적인 단차를 갖는 레지스트 패턴을 형성할 수 있으므로, 묘화 및 현상을 2번 행하는 경우에 비해, 마스크 프로세스를 간략화하는 것이 가능하게 되어, 가공 시간의 단축 및 저코스트화가 가능하게 된다. 또한, 레지스트 도포, 묘화, 현상 및 박리의 공정을 2번 행하는 경우에 비해, 1번의 묘화이므로 실질적으로 묘화의 위치 어긋남이 생기지 않으므로, 마스크 가공 정밀도를 향상시키는 것이 가능하게 된다.
또한, 실시예 1의 공정에서는, 레지스트 패턴이 잔존하지 않으므로, 레지스트 패턴의 박리 제거 공정이 불필요하다.
또한, 도 1의 (3), (4)에 도시한 공정에서, 레지스트 패턴(200b, 100a)이 「거의 소실」되고, 레지스트 패턴(100b)이 「거의 잔존」하는 관계는, 레지스트(100)와 레지스트(200)의 막 두께가 동일하고, 레지스트(100)와 레지스트(200)의 드라이 에칭 레이트도 동일한 것에 기초하여 얻어지는 관계이다. 레지스트 패턴(200b, 100a)은 다소 남아 있어도 다음 공정의 드라이 에칭에 의해 소실되므로 문제없다. 레지스트 패턴(100b)은, 다소 에칭되어도, 도 1의 (6)에 도시한 공정에서, 드라이 에칭 종료 시점에서 후 공정에서 필요한 막 두께로 잔존시킬 수 있으면 문제없다.
또한, 실시예 1에서는, 도 1의 (3)에 도시한 공정에서, 상기한 바와 같이 도우즈량을 변화시켜 묘화를 행할 때에, 도 8에서의 범위 a의 폭이 좁은 경우(즉 상하층의 레지스트의 감도차가 작은 경우)는, 저도우즈량 L의 상한(예를 들면 고립 라인(Iso line)의 도우즈량)으로, 상층의 저감도 네가티브 레지스트(200)가 감광되게 된다(현상에 의한 잔막율이 0％가 아니게 된다). 그 결과, 도 1의 (4)에 도시한 현상 후의 시점에서, 레지스트 패턴(100a) 상에 레지스트(200)의 패턴이 상당히 잔존하게 된다. 이 때문에, 도 1의 (5)에 도시한 시점에서, 차광막 패턴(20a) 상에 레지스트 패턴(100a)이 상당히 잔존하게 된다.
도 1의 (5), (6)에 도시한 바와 같이, 차광막 패턴(20a)에 따라서, 드라이 에칭에 의해 광 반투과막 패턴(10a)을 형성할 때에, 차광막 패턴(20a) 상에 레지스트 패턴(100a)이 상당히 잔존하면, 이들을 합한 높이, 즉 에칭 마스크 패턴의 측벽 높이가 높아지므로 바람직하지 않다. 에칭 마스크 패턴의 측벽 높이가 낮은 쪽이, CD 정밀도를 보다 높게, 마이크로 로딩을 보다 작게 할 수 있어, 보다 가공 정밀도가 우수하기 때문이다.
또한, 실시예 1에서는, 도 8에서의 범위 a의 폭이 좁은 경우(즉 상하층의 레지스트의 감도차가 작은 경우)나, 범위 c가 범위 a와 겹치는 경우에는, 전자선 묘화 장치에서 패턴의 소밀에 따라서 도우즈량의 보정을 가하여 묘화를 행하는 것이 곤란하게 된다. 이 때문에, 광 반투과막 패턴(10a)에 관하여, 원하는 패턴(200㎚의 라인 앤드 스페이스, 200㎚의 고립 라인, 200㎚의 고립 스페이스)이 설계값대로의 CD 정밀도로 얻어지지 않거나, 얻어지기 어렵게 된다.
또한, 실시예 1에서는, 중간층(300)의 상기 현상액에 대한 용해 속도가 큰 경우나, 중간층(300)의 막 두께가 두꺼운 경우에서는, 레지스트(200)에서 차광대 형성 영역의 레지스트 패턴(200b)을 형성할 개소의 레지스트 패턴이 그 하층의 중간층(300)과 함께 소실되거나, 일부 소실되는 경우가 있다.
(실시예 2)
실시예 1과 동일한 투광성 기판(1) 상에, 실시예 1과 동일한 조건에서, 질화된 몰리브덴 및 실리콘으로 이루어지는 실시예 1과 동일한 광 반투과막(MoSiN막)(10)을 형성하였다(도 2의 (1)).
다음으로, 광 반투과막(10) 상에, 실시예 1과 동일한 조건에서, 이면 반사 방지층, 차광층, 및 표면 반사 방지층으로 이루어지는 실시예 1과 동일한 차광막(20)을 형성하였다(도 2의 (1)).
다음으로, 차광막(20) 상에, 전자선용 화학 증폭형 저감도 포지티브 레지스트(PRL009 : 후지 필름 일렉트로닉스 머테리얼즈사제)(100)를 스핀 코트법에 의해 도포하고, 130℃에서 10분간 프리 베이크를 행하였다(도 2의 (1)). 레지스트(100)의 막 두께는 200㎚로 하였다. 레지스트(100)의 감도는 30μC/㎠이다.
다음으로, 레지스트(100) 상에, 중간층(300)(도 11)을 스핀 코트법에 의해 50㎚ 이하(구체적으로는 30㎚)의 두께로 전체 면에 균일하게 도포하였다.
중간층(300)으로서는, 수용성의 유기막(구체적으로는, 수용성 반사 방지막, AZ 일렉트로닉 머테리얼즈사제의 상품명 AQUATAR)을 사용하였다.
다음으로, 중간층(300) 상에, 전자선용 화학 증폭형 고감도 포지티브 레지스트(FEP171 : 후지 필름 일렉트로닉스 머테리얼즈사제)(200)를 스핀 코트법에 의해 도포하고, 130℃에서 10분간 프리 베이크를 행하였다(도 2의 (2)). 레지스트(200)의 막 두께는 200㎚로 하였다. 레지스트(200)의 감도는 10μC/㎠이다.
이에 의해, 2층의 레지스트막을 갖는 하프톤형 위상 시프트 마스크 블랭크를 제작하였다.
다음으로, 전자선 묘화 장치를 이용하여, 차광대 형성 영역을 제외한 영역의 전체 면에서, 상층의 고감도 포지티브 레지스트(200)가 충분히 감광되도록(현상에 의한 잔막율 0％) 하는 저도우즈량 L(구체적으로는 10μC/㎠)로 묘화를 행하였다(도 2의 (3)).
이 때, 상층의 고감도 포지티브 레지스트(200)의 묘화 개소(사선으로 나타내는 영역)는, 후의 현상에 의해 제거되게 된다.
또한, 하층의 저감도 포지티브 레지스트(100)의 묘화 개소(사선으로 나타내는 영역)는, 이 시점에서는(후의 공정에서 추가의 묘화를 행하지 않으면), 도우즈량이 부족하기 때문에, 후의 현상에 의해 제거되지 않는 상태에 있다.
또한, 차광대 형성 영역에서는, 상층의 고감도 포지티브 레지스트(200) 및 하층의 저감도 포지티브 레지스트(100)는, 후의 공정에서 묘화를 행하지 않으면, 모두 후의 현상에 의해 제거되지 않고 남는다.
다음으로, 전자선 묘화 장치를 이용하여, 차광대 형성 영역을 제외한 영역에서, 하층의 저감도 포지티브 레지스트(100)가 충분히 감광되도록(현상에 의한 잔막율 0％) 하는 고도우즈량 H(구체적으로는 30μC/㎠)에, 전의 공정의 도우즈량 L과 합하여 이루어지는 도우즈량(구체적으로는 20μC/㎠)으로 묘화를 행하였다(도 2의 (4)).
이 때, 하층의 저감도 포지티브 레지스트(100)의 묘화 개소(교차하는 사선으로 나타내는 영역)는, 후의 현상에 의해 제거되게 된다. 상층의 고감도 포지티브 레지스트(200)의 묘화 개소(교차하는 사선으로 나타내는 영역)에 대해서는, 전의 공정에서 이미 현상에 의해 제거되도록 되어 있으며, 후의 현상에 의해 제거된다.
또한, 본 공정에서는, 레지스트(100)에 대하여, 원하는 패턴(200㎚의 라인 앤드 스페이스(L＆S), 200㎚의 고립 라인(Iso line), 200㎚의 고립 스페이스(Iso space))이 설계값대로의 CD 정밀도로 얻어지도록, 전자선 묘화 장치에서 패턴의 소밀에 따라서 도우즈량의 보정을 가하여 묘화를 행하였다. 구체적으로는, 200㎚의 라인 앤드 스페이스의 도우즈량은 20μC/㎠, 200㎚의 고립 라인의 도우즈량은 13μC/㎠, 200㎚의 고립 스페이스의 도우즈량은 36μC/㎠로 하였다.
또한, 도 2의 (3)에 도시한 공정에서, 도 2의 (4)에 도시한 공정에서의 묘화 개소(교차하는 사선으로 나타내는 영역)를 제외한 영역, 즉 도 2의 (4)에서 사선으로 나타내는 영역에 대해서만 묘화를 행한 경우에서도, 상기와 마찬가지의 현상 패턴이 얻어지게 된다. 이 경우에는, 하층의 저감도 포지티브 레지스트(100)가 충분히 감광되도록(현상에 의한 잔막율 0％) 하는 고도우즈량 H(구체적으로는 30μC/㎠)로 묘화를 행한다.
다음으로, 소정의 현상액(구체적으로는 TMAH)으로 현상하여, 레지스트 패턴(100a)을 형성함과 함께, 차광대 형성 영역에 레지스트 패턴(100b) 및 레지스트 패턴(200b)의 적층체로 이루어지는 레지스트 패턴을 형성하였다(도 2의 (5)).
또한, 현상 공정에서, 중간층(300)은 상기 현상액에 의해 용해 제거된다.
다음으로, 레지스트 패턴(100a, 200b)에 따라서, 노출되는 차광막(20)의 드라이 에칭을 행하여, 차광막 패턴(20a) 및 차광막 패턴(20b)(차광대 패턴)을 형성하였다(도 2의 (5)). 드라이 에칭 가스로서, Cl2와 O2의 혼합 가스(Cl2 : O2=4 : 1)를 이용하였다.
이 때, 차광막 패턴(20a) 상의 레지스트 패턴(100a)은 드라이 에칭에 의해 거의 소실되었다. 또한, 차광대 형성 영역의 레지스트 패턴(200b)은 드라이 에칭에 의해 거의 소실되었다.
다음으로, 차광막 패턴(20a)에 따라서, 노출되는 광 반투과막(10)의 드라이 에칭을 행하여, 광 반투과막 패턴(10a)을 형성하였다(도 2의 (6)). 드라이 에칭 가스로서, SF6과 He의 혼합 가스를 이용하였다.
이 때, 차광대 형성 영역의 레지스트 패턴(100b)은 드라이 에칭에 의해 막 감소하지만 드라이 에칭 종료 시점에서 후 공정에서 필요한 막 두께로 잔존시켰다.
다음으로, 차광대 형성 영역의 레지스트 패턴(100b)으로 차광막 패턴(20b)(차광대)을 보호하면서, 광 반투과막 패턴(10a) 상의 차광막 패턴(20a)을 드라이 에칭에 의해 제거하였다. 드라이 에칭 가스로서, Cl2와 O2의 혼합 가스(Cl2 : O2=4 : 1)를 이용하였다.
이 때, 차광대 형성 영역의 레지스트 패턴(100b)은 드라이 에칭에 의해 소실되었다.
다음으로, 소정의 세정을 실시하여, ArF용의 하프톤형 위상 시프트 마스크를 제작하였다. 이 위상 시프트 마스크는, 차광대 형성 영역에, 차광막 패턴(20b) 및 광 반투과막 패턴(10b)의 적층체로 이루어지는 차광대를 갖는다.
상기 실시예 2의 공정에 의하면, 광 반투과막 패턴(10a)에 관하여, 원하는 패턴(200㎚의 라인 앤드 스페이스, 200㎚의 고립 라인, 200㎚의 고립 스페이스)이 설계값대로의 CD 정밀도로 얻어진다.
또한, 실시예 2의 공정에서는, 도 2의 (3) 및 (4)에 도시한 묘화를 1번에 행할 수 있고, 1번의 현상으로 도 2의 (5)에 도시한 입체적인 단차를 갖는 레지스트 패턴을 형성할 수 있으므로, 묘화 및 현상을 2번 행하는 경우에 비해, 마스크 프로세스를 간략화하는 것이 가능하게 되어, 가공 시간의 단축 및 저코스트화가 가능하게 된다. 또한, 레지스트 도포, 묘화, 현상 및 박리의 공정을 2번 행하는 경우에 비해, 1번의 묘화이므로 실질적으로 묘화의 위치 어긋남이 생기지 않으므로, 마스크 가공 정밀도를 향상시키는 것이 가능하게 된다.
또한, 실시예 2의 공정에서는, 레지스트 패턴이 잔존하지 않으므로, 레지스트 패턴의 박리 제거 공정이 불필요하다.
또한, 도 2의 (4), (5)에 도시한 공정에서, 레지스트 패턴(200b, 100a)이 「거의 소실」되고, 레지스트 패턴(100b)이 「거의 잔존」하는 관계는, 레지스트(100)와 레지스트(200)의 막 두께가 동일하고, 레지스트(100)와 레지시트(200)의 드라이 에칭 레이트도 동일한 것에 기초하여 얻어지는 관계이다. 레지스트 패턴(200b, 100a)은 다소 남아 있어도 다음 공정의 드라이 에칭에 의해 소실되므로 문제없다. 레지스트 패턴(100b)은, 다소 에칭되어도, 도 2의 (7)에 도시한 공정에서, 드라이 에칭 종료 시점에서 후 공정에서 필요한 막 두께로 잔존시킬 수 있으면 문제없다.
또한, 실시예 2에서는, 도 7에서의 범위 a의 폭이 좁은 경우(즉 상하층의 레지스트의 감도차가 작은 경우)나, 범위 c가 범위 a와 겹치는 경우에는, 전자선 묘화 장치에서 패턴의 소밀에 따라서 도우즈량의 보정을 가하여 묘화를 행하는 것이 곤란하게 된다. 이 때문에, 광 반투과막 패턴(10a)에 관하여, 원하는 패턴(200㎚의 라인 앤드 스페이스, 200㎚의 고립 라인, 200㎚의 고립 스페이스)이 설계값대로의 CD 정밀도로 얻어지지 않거나, 얻어지기 어렵게 된다.
또한, 실시예 2에서는, 중간층(300)의 상기 현상액에 대한 용해 속도가 큰 경우나, 중간층(300)의 막 두께가 두꺼운 경우에서는, 레지스트(200)에서 차광대 형성 영역의 레지스트 패턴(200b)을 형성할 개소의 레지스트 패턴이 그 하층의 중간층(300)과 함께 소실되거나, 일부 소실되는 경우가 있다.
(참고예 1)
실시예 1, 2에서, 레지스트(200)의 감도를 20μC/㎠ 미만(구체적으로는 14μC/㎠)으로 한 것을 제외하고 실시예 1과 마찬가지로 하였다.
그 결과, 레지스트(100)에 대하여, 원하는 패턴(200㎚의 라인 앤드 스페이스, 200㎚의 고립 라인, 200㎚의 고립 스페이스)이 설계값대로의 CD 정밀도로 얻어지도록, 전자선 묘화 장치에서 패턴의 소밀에 따라서 도우즈량의 보정을 가하여 묘화를 행하는 것은 곤란하였다.
(참고예 2)
실시예 1, 2에서, 중간층으로서, 시판의 수용성의 유기막을 그대로 사용하여 도포한 경우, 레지스트(100)에 튀겨져, 섬 형상(물방울 형상)으로 되는, 즉, 막이 형성되지 않는 개소나 막 두께가 극단적으로 얇은 개소가 생기기 때문에, 50㎚ 이하의 박막을 형성할 수 없었다. 그 원인은, 최근의 전자선용 화학 증폭형 레지스트는 발수성이 높기 때문이라고 생각된다.
(참고예 3)
실시예 1, 2에서, 중간층의 두께가 50㎚ 초과(구체적으로는 58㎚)이면, 현상 시에, 레지스트(100)에서 200㎚의 고립 라인의 레지스트 패턴을 형성할 개소의 레지스트 패턴이 그 하층의 중간층과 함께 소실되었다.
그 원인은, 중간층의 막 두께가 크기 때문에, 중간층에 현상액이 스며들기 쉽고, 그 결과, 미세 패턴의 개소에서 중간층이 소실되기 때문이라고 생각된다.
(실시예 3)
실시예 1과 동일한 투광성 기판(1) 상에, 실시예 1과 동일한 조건에서, 질화된 몰리브덴 및 실리콘으로 이루어지는 실시예 1과 동일한 광 반투과막(MoSiN막)(10)을 형성하였다(도 3의 (1)).
다음으로, 광 반투과막(10) 상에, 실시예 1과 동일한 조건에서, 이면 반사 방지층, 차광층, 및 표면 반사 방지층으로 이루어지는 실시예 1과 동일한 차광막(20)을 형성하였다(도 3의 (1)).
다음으로, 차광막(20) 상에, 전자선용 화학 증폭형 저감도 포지티브 레지스트(PRL009 : 후지 필름 일렉트로닉스 머테리얼즈사제)(100)를 스핀 코트법에 의해 도포하고, 130℃에서 10분간 프리 베이크를 행하였다(도 3의 (1)). 레지스트(100)의 막 두께는 200㎚로 하였다. 레지스트(100)의 감도는 30μC/㎠이다.
다음으로, 레지스트(100) 상에, 중간층(300)(도 11)을 스핀 코트법에 의해 50㎚ 이하(구체적으로는 30㎚)의 두께로 전체 면에 균일하게 도포하였다.
중간층(300)으로서는, 수용성의 유기막(구체적으로는, 수용성 반사 방지막, AZ 일렉트로닉 머테리얼즈사제의 상품명 AQUATAR)을 사용하였다.
다음으로, 중간층(300) 상에, 전자선용 화학 증폭형 고감도 네가티브 레지스트(FEN270 : 후지 필름 일렉트로닉스 머테리얼즈사제)(200)를 스핀 코트법에 의해 도포하고, 130℃에서 10분간 프리 베이크를 행하였다(도 3의 (2)). 레지스트(200)의 막 두께는 200㎚로 하였다. 레지스트(200)의 감도는 10μC/㎠이다.
이에 의해, 2층의 레지스트막을 갖는 하프톤형 위상 시프트 마스크 블랭크를 제작하였다.
다음으로, 전자선 묘화 장치를 이용하여, 차광대 형성 영역에서, 상층의 고감도 네가티브 레지스트(200)가 충분히 감광되도록(현상에 의한 잔막율 100％) 하는 저도우즈량 L(구체적으로는 10μC/㎠)로 묘화를 행하였다(도 3의 (3)).
이 때, 상층의 고감도 네가티브 레지스트(200)의 묘화 개소(사선으로 나타내는 영역)는, 후의 현상에 의해 제거되지 않게 된다. 하층의 저감도 포지티브 레지스트(100)의 묘화 개소(사선으로 나타내는 영역)에 대해서도, 도우즈량이 부족하기 때문에, 이 시점에서는(후의 공정에서 추가의 묘화를 행하지 않으면), 후의 현상에 의해 제거되지 않게 된다.
다음으로, 이 단계에서, 소정의 현상액(구체적으로는 TMAH)으로 현상하여, 차광대 형성 영역을 제외한 영역에서, 상층의 고감도 네가티브 레지스트(200)를 제거함과 함께, 차광대 형성 영역에 레지스트 패턴(200b)을 형성한다(도 3의 (4)).
다음으로, 전자선 묘화 장치를 이용하여, 차광대 형성 영역을 제외한 영역에서, 하층의 저감도 포지티브 레지스트(100)가 충분히 감광되도록(현상에 의한 잔막율 0％) 하는 고도우즈량 H(구체적으로는 30μC/㎠)로 묘화를 행하였다(도 3의 (4)).
이 때, 하층의 저감도 포지티브 레지스트(100)의 묘화 개소(교차하는 사선으로 나타내는 영역)는, 후의 현상에 의해 제거된다.
또한, 본 공정에서는, 레지스트(100)에 대하여, 원하는 패턴(200㎚의 라인 앤드 스페이스(L＆S), 200㎚의 고립 라인(Iso line), 200㎚의 고립 스페이스(Iso space))이 설계값대로의 CD 정밀도로 얻어지도록, 전자선 묘화 장치에서 패턴의 소밀에 따라서 도우즈량의 보정을 가하여 묘화를 행하였다. 구체적으로는, 200㎚의 라인 앤드 스페이스의 도우즈량은 30μC/㎠, 200㎚의 고립 라인의 도우즈량은 26μC/㎠, 200㎚의 고립 스페이스의 도우즈량은 46μC/㎠로 하였다.
또한, 본 실시예에서는, 저도우즈량 L의 묘화와 고도우즈량 H의 묘화의 순서(선후)는, 반대이어도 된다.
다음으로, 소정의 현상액(구체적으로는 TMAH)으로 현상하여, 레지스트 패턴(100a)을 형성함과 함께, 차광대 형성 영역에 레지스트 패턴(100b) 및 레지스트 패턴(200b)의 적층체로 이루어지는 레지스트 패턴을 형성하였다(도 3의 (5)).
또한, 현상 공정에서, 중간층(300)은 상기 현상액에 의해 용해 제거된다.
다음으로, 레지스트 패턴(100a, 200b)에 따라서, 노출되는 차광막(20)의 드라이 에칭을 행하여, 차광막 패턴(20a) 및 차광막 패턴(20b)(차광대 패턴)을 형성하였다(도 3의 (6)). 드라이 에칭 가스로서, Cl2와 O2의 혼합 가스(Cl2 : O2=4 : 1)를 이용하였다.
이 때, 차광막 패턴(20a) 상의 레지스트 패턴(100a)은 드라이 에칭에 의해 거의 소실되었다. 또한, 차광대 형성 영역의 레지스트 패턴(200b)은 드라이 에칭에 의해 거의 소실되었다.
다음으로, 차광막 패턴(20a)에 따라서, 노출되는 광 반투과막(10)의 드라이 에칭을 행하여, 광 반투과막 패턴(10a)을 형성하였다(도 3의 (7)). 드라이 에칭 가스로서, SF6과 He의 혼합 가스를 이용하였다.
이 때, 차광대 형성 영역의 레지스트 패턴(100b)은 드라이 에칭에 의해 막 감소하지만 드라이 에칭 종료 시점에서 후 공정에서 필요한 막 두께로 잔존시켰다.
다음으로, 차광대 형성 영역의 레지스트 패턴(100b)으로 차광막 패턴(20b)(차광대)을 보호하면서, 광 반투과막 패턴(10a) 상의 차광막 패턴(20a)을 드라이 에칭에 의해 제거하였다(도 3의 (8)). 드라이 에칭 가스로서, Cl2와 O2의 혼합 가스(Cl2 : O2=4 : 1)를 이용하였다.
이 때, 차광대 형성 영역의 레지스트 패턴(100b)은 드라이 에칭에 의해 소실되었다.
다음으로, 소정의 세정을 실시하여, ArF용의 하프톤형 위상 시프트 마스크를 제작하였다. 이 위상 시프트 마스크는, 차광대 형성 영역에, 차광막 패턴(20b) 및 광 반투과막 패턴(10b)의 적층체로 이루어지는 차광대를 갖는다.
상기 공정에 의하면, 광 반투과막 패턴(10a)에 관하여, 원하는 패턴(200㎚의 라인 앤드 스페이스, 200㎚의 고립 라인, 200㎚의 고립 스페이스)이 설계값대로의 CD 정밀도로 얻어진다.
또한, 실시예 3의 공정에서는, 도 3의 (3) 및 (4)에 도시한 묘화를 1번에 연속하여 행할 수 있고, 2번의 현상으로 도 3의 (5)에 도시한 입체적인 단차를 갖는 레지스트 패턴을 형성할 수 있으므로, 묘화, 현상 및 박리의 공정을 2번 행하는 경우에 비해, 마스크 프로세스를 간략화하는 것이 가능하게 되어, 가공 시간의 단축 및 저코스트화가 가능하게 된다. 또한, 레지스트 도포, 묘화, 현상 및 박리의 공정을 2번 행하는 경우에 비해, 1번의 묘화이므로 실질적으로 묘화의 위치 어긋남이 생기지 않으므로, 마스크 가공 정밀도를 향상시키는 것이 가능하게 된다.
또한, 실시예 3의 공정에서는, 레지스트 패턴이 잔존하지 않으므로, 레지스트 패턴의 박리 제거 공정이 불필요하다.
또한, 도 3의 (4), (5)에 도시한 공정에서, 레지스트 패턴(200b, 100a)이 「거의 소실」되고, 레지스트 패턴(100b)이 「거의 잔존」하는 관계는, 레지스트(100)와 레지스트(200)의 막 두께가 동일하고, 레지스트(100)와 레지스트(200)의 드라이 에칭 레이트도 동일한 것에 기초하여 얻어지는 관계이다. 레지스트 패턴(200b, 100a)은 다소 남아 있어도 다음 공정의 드라이 에칭에 의해 소실되므로 문제없다. 레지스트 패턴(100b)은, 다소 에칭되어도, 도 3의 (7)에 도시한 공정에서, 드라이 에칭 종료 시점에서 후 공정에서 필요한 막 두께로 잔존시킬 수 있으면 문제없다.
또한, 실시예 3에서는, 도 9에서의 범위 a의 폭이 좁은 경우(즉 상하층의 레지스트의 감도차가 작은 경우)나, 범위 c가 범위 a와 겹치는 경우에는, 광 반투과막 패턴(10a)에 관하여, 원하는 패턴(200㎚의 라인 앤드 스페이스, 200㎚의 고립 라인, 200㎚의 고립 스페이스)이 설계값대로의 CD 정밀도로 얻어지지 않거나, 얻어지기 어렵게 된다.
또한, 실시예 3에서는, 중간층(300)의 상기 현상액에 대한 용해 속도가 큰 경우나, 중간층(300)의 막 두께가 두꺼운 경우에서는, 레지스트(200)에서 차광대 형성 영역의 레지스트 패턴(200b)을 형성할 개소의 레지스트 패턴이 그 하층의 중간층(300)과 함께 소실되거나, 일부 소실되는 경우가 있다.
(실시예 4)
실시예 1과 동일한 투광성 기판(1) 상에, 실시예 1과 동일한 조건에서, 질화된 몰리브덴 및 실리콘으로 이루어지는 실시예 1과 동일한 광 반투과막(MoSiN막)(10)을 형성하였다(도 4의 (1)).
다음으로, 광 반투과막(10) 상에, 실시예 1과 동일한 조건에서, 이면 반사 방지층, 차광층, 및 표면 반사 방지층으로 이루어지는 실시예 1과 동일한 차광막(20)을 형성하였다(도 4의 (1)).
다음으로, 차광막(20) 상에, 전자선용 화학 증폭형 고감도 네가티브 레지스트(FEN270 : 후지 필름 일렉트로닉스 머테리얼즈사제)(100)를 스핀 코트법에 의해 도포하고, 130℃에서 10분간 프리 베이크를 행하였다(도 4의 (1)). 레지스트(100)의 막 두께는 200㎚로 하였다. 레지스트(100)의 감도는 10μC/㎠이다.
다음으로, 레지스트(100) 상에, 중간층(300)(도 11)을 스핀 코트법에 의해 50㎚ 이하(구체적으로는 30㎚)의 두께로 전체 면에 균일하게 도포하였다.
중간층(300)으로서는, 수용성의 유기막(구체적으로는, 수용성 반사 방지막, AZ 일렉트로닉 머테리얼즈사제의 상품명 AQUATAR)을 사용하였다.
다음으로, 중간층(300) 상에, 전자선용 화학 증폭형 저감도 네가티브 레지스트(SLV12M : 후지 필름 일렉트로닉스 머테리얼즈사제)(200)를 스핀 코트법에 의해 도포하고, 120∼130℃에서 10분간 프리 베이크를 행하였다(도 4의 (2)). 레지스트(200)의 막 두께는 200㎚로 하였다. 레지스트(200)의 감도는 20μC/㎠이다.
이에 의해, 2층의 레지스트막을 갖는 트라이톤형 위상 시프트 마스크 블랭크를 제작하였다.
다음으로, 전자선 묘화 장치를 이용하여, 차광대 형성 영역을 제외한 영역에서, 하층의 고감도 네가티브 레지스트(100)가 충분히 감광되도록(현상에 의한 잔막율 100％) 하는 저도우즈량 L(구체적으로는 10μC/㎠)로 묘화를 행하였다(도 4의 (3)).
이 때, 하층의 고감도 네가티브 레지스트(100)의 묘화 개소(사선으로 나타내는 영역)는, 후의 현상에 의해 제거되지 않게 된다.
또한, 상층의 저감도 네가티브 레지스트(200)의 묘화 개소(사선으로 나타내는 영역)는, 현시점에서는, 도우즈량이 부족하기 때문에, 후의 현상에 의해 제거되지 않는 상태에 있다.
또한, 본 공정에서는, 레지스트(100)에 대하여, 원하는 패턴(200㎚의 라인 앤드 스페이스(L＆S), 200㎚의 고립 라인(Iso line), 200㎚의 고립 스페이스(Iso space))이 설계값대로의 CD 정밀도로 얻어지도록, 전자선 묘화 장치에서 패턴의 소밀에 따라서 도우즈량의 보정을 가하여 묘화를 행하였다. 구체적으로는, 200㎚의 라인 앤드 스페이스의 도우즈량은 10μC/㎠, 200㎚의 고립 라인의 도우즈량은 16μC/㎠, 200㎚의 고립 스페이스의 도우즈량은 8μC/㎠로 하였다.
다음으로, 전자선 묘화 장치를 이용하여, 차광대 형성 영역을 제외한 영역, 및, 차광대 형성 영역에서, 상층의 저감도 네가티브 레지스트(200)가 감광되는 고도우즈량 H(구체적으로는 20μC/㎠)로 묘화를 행하였다(도 4의 (3)).
이 때, 상층의 저감도 네가티브 레지스트(200)의 묘화 개소(교차하는 사선으로 나타내는 영역)는, 후의 현상에 의해 제거되지 않게 된다. 하층의 고감도 네가티브 레지스트(100)의 묘화 개소(교차하는 사선으로 나타내는 영역)에 대해서도, 후의 현상에 의해 제거되지 않게 된다.
또한, 본 공정에서는, 레지스트막(200)에 대하여, 원하는 패턴(200㎚의 라인 앤드 스페이스(L＆S), 200㎚의 고립 라인(Iso line), 200㎚의 고립 스페이스(Iso space))이 설계값대로의 CD 정밀도로 얻어지도록, 전자선 묘화 장치에서 패턴의 소밀에 따라서 도우즈량의 보정을 가하여 묘화를 행하였다. 구체적으로는, 200㎚의 라인 앤드 스페이스의 도우즈량은 20μC/㎠, 200㎚의 고립 라인의 도우즈량은 36μC/㎠, 200㎚의 고립 스페이스의 도우즈량은 13μC/㎠로 하였다.
또한, 본 실시예에서는, 저도우즈량 L의 묘화와 고도우즈량 H의 묘화의 순서(선후)는, 반대이어도 된다.
다음으로, 소정의 현상액(구체적으로는 TMAH)으로 현상하여, 레지스트 패턴(100a, 100a') 및 레지스트 패턴(200a)을 형성함과 함께, 차광대 형성 영역에 레지스트 패턴(100b) 및 레지스트 패턴(200b)의 적층체로 이루어지는 레지스트 패턴을 형성하였다(도 4의 (4)).
또한, 현상 공정에서, 중간층(300)은 상기 현상액에 의해 용해 제거된다.
다음으로, 레지스트 패턴(100a, 100a', 200b)에 따라서, 노출되는 차광막(20)의 드라이 에칭을 행하여, 차광막 패턴(20a, 20a') 및 차광막 패턴(20b)(차광대 패턴)을 형성하였다(도 4의 (5)). 드라이 에칭 가스로서, Cl2와 O2의 혼합 가스(Cl2 : O2=4 : 1)를 이용하였다.
이 때, 차광막 패턴(20a) 상의 레지스트 패턴(100a)은 드라이 에칭에 의해 거의 소실되었다.
또한, 차광막 패턴(20a') 상에서는, 레지스트 패턴(200a)이 상부에 없는 개소의 레지스트 패턴(100a')은 드라이 에칭에 의해 거의 소실되고, 레지스트 패턴(200a)이 상부에 있는 개소의 레지스트 패턴(100a')은 거의 잔존하였다. 이에 의해, 차광막 패턴(20a') 상에 레지스트 패턴(100c)이 형성되었다.
또한, 차광대 형성 영역의 레지스트 패턴(200b)은 드라이 에칭에 의해 거의 소실되었다.
다음으로, 차광막 패턴(20a, 20a')에 따라서, 노출되는 광 반투과막(10)의 드라이 에칭을 행하여, 광 반투과막 패턴(10a, 10a')을 형성하였다(도 4의 (6)). 드라이 에칭 가스로서, SF6과 He의 혼합 가스를 이용하였다.
이 때, 차광막 패턴(20a') 상에 레지스트 패턴(100c), 및, 차광대 형성 영역의 레지스트 패턴(100b)은, 드라이 에칭에 의해 막 감소하지만 드라이 에칭 종료 시점에서 후 공정에서 필요한 막 두께로 잔존시켰다.
다음으로, 레지스트 패턴(100c)에 따라서, 노출되는 차광막 패턴(20a')의 드라이 에칭을 행하여, 차광막 패턴(20c)(패치)을 형성하였다(도 4의 (7)). 동시에, 차광대 형성 영역의 레지스트 패턴(100b)으로 차광막 패턴(20b)(차광대)을 보호하면서, 광 반투과막 패턴(10a) 상의 차광막 패턴(20a)을 드라이 에칭에 의해 제거하였다(도 4의 (7)). 드라이 에칭 가스로서, Cl2와 O2의 혼합 가스(Cl2 : O2=4 : 1)를 이용하였다.
이 때, 차광막 패턴(20a') 상의 레지스트 패턴(100c), 및, 차광대 형성 영역의 레지스트 패턴(100b)은 드라이 에칭에 의해 소실되었다.
다음으로, 소정의 세정을 실시하여, ArF용의 트라이톤형 위상 시프트 마스크를 제작하였다. 이 위상 시프트 마스크는, 광 반투과막 패턴(10a') 상에 차광막 패턴(20c)(패치)을 갖고, 차광대 형성 영역에, 차광막 패턴(20b) 및 광 반투과막 패턴(10b)의 적층체로 이루어지는 차광대를 갖는다.
상기 공정에 의하면, 광 반투과막 패턴(10a, 10a'), 및, 차광막 패턴(20c)(패치)에 관하여, 원하는 패턴(200㎚의 라인 앤드 스페이스, 200㎚의 고립 라인, 200㎚의 고립 스페이스)이 설계값대로의 CD 정밀도로 얻어진다.
또한, 레지스트(200)에서 200㎚의 고립 라인의 레지스트 패턴을 형성할 개소의 레지스트 패턴이 그 하층의 중간층(300)과 함께 소실되는 일은 없다.
또한, 실시예 4의 공정에서는, 도 4의 (3)에 도시한 묘화를 1번에 행할 수 있고, 1번의 현상으로 도 4의 (4)에 도시한 입체적인 단차를 갖는 레지스트 패턴을 형성할 수 있으므로, 묘화 및 현상을 2번 행하는 경우에 비해, 마스크 프로세스를 간략화하는 것이 가능하게 되어, 가공 시간의 단축 및 저코스트화가 가능하게 된다. 또한, 묘화, 현상 및 박리의 공정을 2번 행하는 경우에 비해, 1번의 묘화이므로 실질적으로 묘화의 위치 어긋남이 생기지 않으므로, 마스크 가공 정밀도를 향상시키는 것이 가능하게 된다.
또한, 실시예 4의 공정에서는, 레지스트 패턴이 잔존하지 않으므로, 레지스트 패턴의 박리 제거 공정이 불필요하다.
또한, 도 4의 (4), (5)에 도시한 공정에서, 레지스트 패턴(200a, 200b, 100a)이, 「거의 소실」되고, 레지스트 패턴(100c(100a'의 일부), 100b)이 「거의 잔존」하는 관계는, 레지스트(100)와 레지스트(200)의 막 두께가 동일하고, 레지스트(100)와 레지스트(200)의 드라이 에칭 레이트도 동일한 것에 기초하여 얻어지는 관계이다. 레지스트 패턴(200a, 200b, 100a)은 다소 남아 있어도 다음 공정의 드라이 에칭에 의해 소실되므로 문제없다. 레지스트 패턴(100c(100a'의 일부), 100b)은, 도 4의 (6)에 도시한 공정에서, 드라이 에칭 종료 시점에서 후 공정에서 필요한 막 두께로 잔존시킬 수 있으면 다소 에칭되어도 문제없다.
(실시예 5)
실시예 1과 동일한 투광성 기판(1) 상에, 실시예 1과 동일한 조건에서, 질화된 몰리브덴 및 실리콘으로 이루어지는 실시예 1과 동일한 광 반투과막(MoSiN막)(10)을 형성하였다(도 5의 (1)).
다음으로, 광 반투과막(10) 상에, 실시예 1과 동일한 조건에서, 이면 반사 방지층, 차광층, 및 표면 반사 방지층으로 이루어지는 실시예 1과 동일한 차광막(20)을 형성하였다(도 5의 (1)).
다음으로, 차광막(20) 상에, 전자선용 화학 증폭형 저감도 포지티브 레지스트(PRL009 : 후지 필름 일렉트로닉스 머테리얼즈사제)(100)를 스핀 코트법에 의해 도포하고, 130℃에서 10분간 프리 베이크를 행하였다(도 5의 (1)). 레지스트(100)의 막 두께는 200㎚로 하였다. 레지스트(100)의 감도는 30μC/㎠이다.
다음으로, 레지스트(100) 상에, 중간층(300)(도 11)을 스핀 코트법에 의해 50㎚ 이하(구체적으로는 30㎚)의 두께로 전체 면에 균일하게 도포하였다.
중간층(300)으로서는, 수용성의 유기막(구체적으로는, 수용성 반사 방지막, AZ 일렉트로닉 머테리얼즈사제의 상품명 AQUATAR)을 사용하였다.
다음으로, 중간층(300) 상에, 전자선용 화학 증폭형 고감도 포지티브 레지스트(FEP171 : 후지 필름 일렉트로닉스 머테리얼즈사제)(200)를 스핀 코트법에 의해 도포하고, 130℃에서 10분간 프리 베이크를 행하였다(도 5의 (2)). 레지스트(200)의 막 두께는 200㎚로 하였다. 레지스트(200)의 감도는 10μC/㎠이다.
이에 의해, 2층의 레지스트막을 갖는 트라이톤형 위상 시프트 마스크 블랭크를 제작하였다.
다음으로, 전자선 묘화 장치를 이용하여, 차광대 형성 영역을 제외한 영역에서, 상층의 고감도 포지티브 레지스트(200)가 충분히 감광되도록(현상에 의한 잔막율 0％) 하는 저도우즈량 L(구체적으로는 10μC/㎠)로 묘화를 행하였다(도 5의 (3)).
이 때, 상층의 고감도 포지티브 레지스트(200)의 묘화 개소(사선으로 나타내는 영역)는, 후의 현상에 의해 제거되게 된다.
또한, 하층의 저감도 포지티브 레지스트(100)의 묘화 개소(사선으로 나타내는 영역)는, 이 시점에서는, 도우즈량이 부족하기 때문에, 후의 공정에서 추가의 묘화를 행하지 않으면, 후의 현상에 의해 제거되지 않는 상태에 있다.
또한, 차광대 형성 영역에서는, 상층의 고감도 포지티브 레지스트(200) 및 하층의 저감도 포지티브 레지스트(100)는, 후의 공정에서 묘화를 행하지 않으면, 함께 후의 현상에 의해 제거되지 않고 남는 상태에 있다.
또한, 본 공정에서는, 레지스트막(200)에 대하여, 원하는 패턴(200㎚의 라인 앤드 스페이스(L＆S), 200㎚의 고립 라인(Iso line), 200㎚의 고립 스페이스(Iso space))이 설계값대로의 CD 정밀도로 얻어지도록, 전자선 묘화 장치에서 패턴의 소밀에 따라서 도우즈량의 보정을 가하여 묘화를 행하였다. 구체적으로는, 200㎚의 라인 앤드 스페이스의 도우즈량은 10μC/㎠, 200㎚의 고립 라인의 도우즈량은 8μC/㎠, 200㎚의 고립 스페이스의 도우즈량은 16μC/㎠로 하였다.
다음으로, 전자선 묘화 장치를 이용하여, 차광대 형성 영역을 제외한 영역에서, 하층의 저감도 포지티브 레지스트(100)가 충분히 감광되도록(현상에 의한 잔막율 0％) 하는 고도우즈량 H(구체적으로는 30μC/㎠)로 묘화를 행하였다(도 5의 (3)).
이 때, 하층의 저감도 포지티브 레지스트(100)의 묘화 개소(교차하는 사선으로 나타내는 영역)는, 후의 현상에 의해 제거되게 된다. 상층의 고감도 포지티브 레지스트(200)의 묘화 개소(교차하는 사선으로 나타내는 영역)에 대해서도, 후의 현상에 의해 제거되게 된다.
또한, 본 공정에서는, 레지스트(100)에 대하여, 원하는 패턴(200㎚의 라인 앤드 스페이스(L＆S), 200㎚의 고립 라인(Iso line), 200㎚의 고립 스페이스(Iso space))이 설계값대로의 CD 정밀도로 얻어지도록, 전자선 묘화 장치에서 패턴의 소밀에 따라서 도우즈량의 보정을 가하여 묘화를 행하였다. 구체적으로는, 200㎚의 라인 앤드 스페이스의 도우즈량은 30μC/㎠, 200㎚의 고립 라인의 도우즈량은 23μC/㎠, 200㎚의 고립 스페이스의 도우즈량은 46μC/㎠로 하였다.
다음으로, 소정의 현상액(구체적으로는 TMAH)으로 현상하여, 레지스트 패턴(100a, 100a') 및 레지스트 패턴(200a)을 형성함과 함께, 차광대 형성 영역에 레지스트 패턴(100b) 및 레지스트 패턴(200b)의 적층체로 이루어지는 레지스트 패턴을 형성하였다(도 5의 (4)).
또한, 현상 공정에서, 중간층(300)은 상기 현상액에 의해 용해 제거된다.
다음으로, 레지스트 패턴(100a, 100a', 200b)에 따라서, 노출되는 차광막(20)의 드라이 에칭을 행하여, 차광막 패턴(20a, 20a') 및 차광막 패턴(20b)(차광대 패턴)을 형성하였다(도 5의 (5)). 드라이 에칭 가스로서, Cl2와 O2의 혼합 가스(Cl2 : O2=4 : 1)를 이용하였다.
이 때, 차광막 패턴(20a) 상의 레지스트 패턴(100a)은 드라이 에칭에 의해 거의 소실되었다.
또한, 차광막 패턴(20a') 상에서는, 레지스트 패턴(200a)이 상부에 없는 개소의 레지스트 패턴(100a')은 드라이 에칭에 의해 거의 소실되고, 레지스트 패턴(200a)이 상부에 있는 개소의 레지스트 패턴(100a')은 거의 잔존하였다. 이에 의해, 차광막 패턴(20a') 상에 레지스트 패턴(100c)이 형성되었다.
또한, 차광대 형성 영역의 레지스트 패턴(200b)은 드라이 에칭에 의해 거의 소실되었다.
다음으로, 차광막 패턴(20a, 20a')에 따라서, 노출되는 광 반투과막(10)의 드라이 에칭을 행하여, 광 반투과막 패턴(10a, 10a')을 형성하였다(도 5의 (6)). 드라이 에칭 가스로서, SF6과 He의 혼합 가스를 이용하였다.
이 때, 차광막 패턴(20a') 상에 레지스트 패턴(100c), 및, 차광대 형성 영역의 레지스트 패턴(100b)은, 드라이 에칭에 의해 막 감소하지만 드라이 에칭 종료 시점에서 후 공정에서 필요한 막 두께로 잔존시켰다.
다음으로, 레지스트 패턴(100c)에 따라서, 노출되는 차광막 패턴(20a')의 드라이 에칭을 행하여, 차광막 패턴(20c)(패치)을 형성하였다(도 5의 (7)). 동시에, 차광대 형성 영역의 레지스트 패턴(100b)으로 차광막 패턴(20b)(차광대)을 보호하면서, 광 반투과막 패턴(10a) 상의 차광막 패턴(20a)을 드라이 에칭에 의해 제거하였다(도 5의 (7)). 드라이 에칭 가스로서, Cl2와 O2의 혼합 가스(Cl2 : O2=4 : 1)를 이용하였다.
이 때, 차광막 패턴(20a') 상의 레지스트 패턴(100c), 및, 차광대 형성 영역의 레지스트 패턴(100b)은 드라이 에칭에 의해 소실되었다.
다음으로, 소정의 세정을 실시하여, ArF용의 트라이톤형 위상 시프트 마스크를 제작하였다. 이 위상 시프트 마스크는, 광 반투과막 패턴(10a') 상에 차광막 패턴(20c)(패치)을 갖고, 차광대 형성 영역에, 차광막 패턴(20b) 및 광 반투과막 패턴(10b)의 적층체로 이루어지는 차광대를 갖는다.
상기 공정에 의하면, 광 반투과막 패턴(10a, 10a'), 및, 차광막 패턴(20c)(패치)에 관하여, 원하는 패턴(200㎚의 라인 앤드 스페이스, 200㎚의 고립 라인, 200㎚의 고립 스페이스)이 설계값대로의 CD 정밀도로 얻어진다.
또한, 레지스트(200)에서 200㎚의 고립 라인의 레지스트 패턴을 형성할 개소의 레지스트 패턴이 그 하층의 중간층(300)과 함께 소실되는 일은 없다.
또한, 실시예 5의 공정에서는, 도 5의 (3)에 도시한 묘화를 1번에 행할 수 있고, 1번의 현상으로 도 5의 (4)에 도시한 입체적인 단차를 갖는 레지스트 패턴을 형성할 수 있으므로, 묘화, 현상 및 박리의 공정을 2번 행하는 경우에 비해, 마스크 프로세스를 간략화하는 것이 가능하게 되어, 가공 시간의 단축 및 저코스트화가 가능하게 된다. 또한, 묘화, 현상 및 박리의 공정을 2번 행하는 경우에 비해, 1번의 묘화이므로 실질적으로 묘화의 위치 어긋남이 생기지 않으므로, 마스크 가공 정밀도를 향상시키는 것이 가능하게 된다.
또한, 실시예 5의 공정에서는, 레지스트 패턴이 잔존하지 않으므로, 레지스트 패턴의 박리 제거 공정이 불필요하다.
또한, 도 5의 (4), (5)에 도시한 공정에서, 레지스트 패턴(200a, 200b, 100a)이 「거의 소실」되고, 레지스트 패턴(100c(100a'의 일부), 100b)이 「거의 잔존」하는 관계는, 레지스트(100)와 레지스트(200)의 막 두께가 동일하고, 레지스트(100)와 레지스트(200)의 드라이 에칭 레이트도 동일한 것에 기초하여 얻어지는 관계이다. 레지스트 패턴(200a, 200b, 100a)은 다소 남아 있어도 다음 공정의 드라이 에칭에 의해 소실되므로 문제없다. 레지스트 패턴(100c(100a'의 일부), 100b)은, 도 5의 (6)에 도시한 공정에서, 드라이 에칭 종료 시점에서 후 공정에서 필요한 막 두께로 잔존시킬 수 있으면, 다소 에칭되어도 문제없다.
(실시예 6)
실시예 1과 동일한 투광성 기판(1) 상에, 실시예 1과 동일한 조건에서, 질화된 몰리브덴 및 실리콘으로 이루어지는 실시예 1과 동일한 광 반투과막(MoSiN막)(10)을 형성하였다(도 6의 (1)).
다음으로, 광 반투과막(10) 상에, 실시예 1과 동일한 조건에서, 이면 반사 방지층, 차광층, 및 표면 반사 방지층으로 이루어지는 실시예 1과 동일한 차광막(20)을 형성하였다(도 6의 (1)).
다음으로, 차광막(20) 상에, 전자선용 화학 증폭형 저감도 포지티브 레지스트(PRL009 : 후지 필름 일렉트로닉스 머테리얼즈사제)(100)를 스핀 코트법에 의해 도포하고, 130℃에서 10분간 프리 베이크를 행하였다(도 6의 (1)). 레지스트(100)의 막 두께는 200㎚로 하였다. 레지스트(100)의 감도는 30μC/㎠이다.
다음으로, 레지스트(100) 상에, 중간층(300)(도 11)을 스핀 코트법에 의해 50㎚ 이하(구체적으로는 30㎚)의 두께로 전체 면에 균일하게 도포하였다.
중간층(300)으로서는, 수용성의 유기막(구체적으로는, 수용성 반사 방지막, AZ 일렉트로닉 머테리얼즈사제의 상품명 AQUATAR)을 사용하였다.
다음으로, 중간층(300) 상에, 전자선용 화학 증폭형 고감도 네가티브 레지스트(FEN270 : 후지 필름 일렉트로닉스 머테리얼즈사제)(200)를 스핀 코트법에 의해 도포하고, 130℃에서 10분간 프리 베이크를 행하였다(도 6의 (2)). 레지스트(200)의 막 두께는 200㎚로 하였다. 레지스트(200)의 감도는 10μC/㎠이다.
이에 의해, 2층의 레지스트막을 갖는 트라이톤형 위상 시프트 마스크 블랭크를 제작하였다.
다음으로, 전자선 묘화 장치를 이용하여, 차광대 형성 영역, 및, 차광대 형성 영역을 제외한 영역에서, 상층의 고감도 네가티브 레지스트(200)가 감광되는 저도우즈량 L(구체적으로는 10μC/㎠)로 묘화를 행하였다(도 6의 (3)).
이 때, 상층의 고감도 네가티브 레지스트(200)의 묘화 개소(사선으로 나타내는 영역)는, 후의 현상에 의해 제거되지 않게 된다. 하층의 저감도 포지티브 레지스트(100)의 묘화 개소(사선으로 나타내는 영역)에 대해서도, 도우즈량이 부족하기 때문에, 후의 공정에서 추가의 묘화를 행하지 않으면, 후의 현상에 의해 제거되지 않게 된다.
또한, 본 공정에서는, 레지스트막(200)에 대하여, 원하는 패턴(200㎚의 라인 앤드 스페이스(L＆S), 200㎚의 고립 라인(Iso line), 200㎚의 고립 스페이스(Iso space))이 설계값대로의 CD 정밀도로 얻어지도록, 전자선 묘화 장치에서 패턴의 소밀에 따라서 도우즈량의 보정을 가하여 묘화를 행하였다. 구체적으로는, 200㎚의 라인 앤드 스페이스의 도우즈량은 10μC/㎠, 200㎚의 고립 라인의 도우즈량은 16μC/㎠, 200㎚의 고립 스페이스의 도우즈량은 8μC/㎠로 하였다.
다음으로, 이 단계에서, 소정의 현상액(구체적으로는 TMAH)으로 현상하여, 차광대 형성 영역을 제외한 영역에서, 상층의 고감도 네가티브 레지스트(200)를 제거함과 함께, 차광대 형성 영역에 레지스트 패턴(200b)을 형성한다(도 6의 (4)).
다음으로, 전자선 묘화 장치를 이용하여, 차광대 형성 영역을 제외한 영역에서, 하층의 저감도 포지티브 레지스트(100)가 감광되도록(현상에 의한 잔막율 0％) 하는 고도우즈량 H(구체적으로는 30μC/㎠)로 묘화를 행하였다(도 6의 (4)).
이 때, 하층의 저감도 포지티브 레지스트(100)의 묘화 개소(교차하는 사선으로 나타내는 영역)는, 후의 현상에 의해 제거되게 된다.
또한, 본 공정에서는, 레지스트(100)에 대하여, 원하는 패턴(200㎚의 라인 앤드 스페이스(L＆S), 200㎚의 고립 라인(Iso line), 200㎚의 고립 스페이스(Iso space))이 설계값대로의 CD 정밀도로 얻어지도록, 전자선 묘화 장치에서 패턴의 소밀에 따라서 도우즈량의 보정을 가하여 묘화를 행하였다. 구체적으로는, 200㎚의 라인 앤드 스페이스의 도우즈량은 30μC/㎠, 200㎚의 고립 라인의 도우즈량은 23μC/㎠, 200㎚의 고립 스페이스의 도우즈량은 46μC/㎠로 하였다.
다음으로, 소정의 현상액(구체적으로는 TMAH)으로 현상하여, 레지스트 패턴(100a)을 형성함과 함께, 차광대 형성 영역에 레지스트 패턴(100b) 및 레지스트 패턴(200b)의 적층체로 이루어지는 레지스트 패턴을 형성하였다(도 6의 (5)).
또한, 현상 공정에서, 중간층(300)은 상기 현상액에 의해 용해 제거된다.
다음으로, 차광막 패턴(20a, 20a')에 따라서, 노출되는 광 반투과막(10)의 드라이 에칭을 행하여, 광 반투과막 패턴(10a, 10a')을 형성하였다(도 6의 (7)). 드라이 에칭 가스로서, SF6과 He의 혼합 가스를 이용하였다.
이 때, 차광막 패턴(20a') 상에 레지스트 패턴(100c), 및, 차광대 형성 영역의 레지스트 패턴(100b)은, 드라이 에칭에 의해 막 감소하지만 드라이 에칭 종료 시점에서 후 공정에서 필요한 막 두께로 잔존시켰다.
다음으로, 레지스트 패턴(100c)에 따라서, 노출되는 차광막 패턴(20a')의 드라이 에칭을 행하여, 차광막 패턴(20c)(패치)을 형성하였다(도 6의 (8)). 동시에, 차광대 형성 영역의 레지스트 패턴(100b)으로 차광막 패턴(20b)(차광대)을 보호하면서, 광 반투과막 패턴(10a) 상의 차광막 패턴(20a)을 드라이 에칭에 의해 제거하였다(도 6의 (8)). 드라이 에칭 가스로서, Cl2와 O2의 혼합 가스(Cl2 : O2=4 : 1)를 이용하였다.
이 때, 차광막 패턴(20a') 상의 레지스트 패턴(100c), 및, 차광대 형성 영역의 레지스트 패턴(100b)은 드라이 에칭에 의해 소실되었다.
다음으로, 소정의 세정을 실시하여, ArF용의 트라이톤형 위상 시프트 마스크를 제작하였다. 이 위상 시프트 마스크는, 광 반투과막 패턴(10a') 상에 차광막 패턴(20c)(패치)을 갖고, 차광대 형성 영역에, 차광막 패턴(20b) 및 광 반투과막 패턴(10b)의 적층체로 이루어지는 차광대를 갖는다.
상기 공정에 의하면, 광 반투과막 패턴(10a, 10a'), 및, 차광막 패턴(20c)(패치)에 관하여, 원하는 패턴(200㎚의 라인 앤드 스페이스, 200㎚의 고립 라인, 200㎚의 고립 스페이스)이 설계값대로의 CD 정밀도로 얻어진다.
또한, 레지스트(200)에서 200㎚의 고립 라인의 레지스트 패턴을 형성할 개소의 레지스트 패턴이 그 하층의 중간층(300)과 함께 소실되는 일은 없다.
또한, 실시예 6의 공정에서는, 도 6의 (3), (4)에 도시한 묘화를 1번에 행할 수 있고, 2번의 현상으로 도 6의 (5)에 도시한 입체적인 단차를 갖는 레지스트 패턴을 형성할 수 있으므로, 묘화, 현상 및 박리의 공정을 2번 행하는 경우에 비해, 마스크 프로세스를 간략화하는 것이 가능하게 되어, 가공 시간의 단축 및 저코스트화가 가능하게 된다. 또한, 묘화, 현상 및 박리의 공정을 2번 행하는 경우에 비해, 1번의 묘화이므로 실질적으로 묘화의 위치 어긋남이 생기지 않으므로, 마스크 가공 정밀도를 향상시키는 것이 가능하게 된다.
또한, 실시예 6의 공정에서는, 레지스트 패턴이 잔존하지 않으므로, 레지스트 패턴의 박리 제거 공정이 불필요하다.
또한, 도 6의 (3), (4)에 도시한 공정에서, 레지스트 패턴(200a, 200b, 100a)이 「거의 소실」되고, 레지스트 패턴(100c(100a'의 일부), 100b)이 「거의 잔존」하는 관계는, 레지스트(100)와 레지스트(200)의 막 두께가 동일하고, 레지스트(100)와 레지스트(200)의 드라이 에칭 레이트도 동일한 것에 기초하여 얻어지는 관계이다. 레지스트 패턴(200a, 200b, 100a)은 다소 남아 있어도 다음 공정의 드라이 에칭에 의해 소실되므로 문제없다. 레지스트 패턴(100c(100a'의 일부), 100b)은, 도 6의 (6)에 도시한 공정에서, 드라이 에칭 종료 시점에서 후 공정에서 필요한 막 두께로 잔존시킬 수 있으면, 다소 에칭되어도 문제없다.
(참고예 4)
실시예 4∼6에서, 레지스트(100)의 현상액에 대한 용해 속도를 V로 한 경우, 중간층의 상기 현상액에 대한 용해 속도는 5V 초과인 경우, 현상 시에, 레지스트(100)에서 200㎚의 고립 라인의 레지스트 패턴을 형성할 개소의 레지스트 패턴이 그 하층의 중간층과 함께 소실되었다.
그 원인은, 중간층의 상기 현상액에 대한 용해 속도가 크기 때문에, 미세 패턴의 개소에서 중간층이 소실되기 때문이라고 생각된다.
1 : 투광성 기판
10 : 광 반투과막
20 : 차광막
100 : 하층 레지스트막
200 : 상층 레지스트막
300 : 중간층
L : 저도우즈량으로 묘화하는 영역
H : 고도우즈량으로 묘화하는 영역

Claims (11)

  1. 전자선 묘화에 의해 레지스트 패턴을 형성하는 전자선 묘화용의 마스크 블랭크로서,
    기판과,
    상기 기판 상에 형성된 박막과,
    상기 박막 상에 형성된 전자선 레지스트막을 구비하고,
    상기 박막은 차광대를 형성하는 차광막이 포함되어 있고,
    상기 전자선 레지스트막은, 적어도 하층 레지스트막과 상층 레지스트막을 포함하는 적층막으로 이루어지고,
    상기 하층 레지스트막은 포지티브형이고, 상기 상층 레지스트막은 네가티브형이며, 상기 상층 레지스트막은 상기 하층 레지스트막보다도 레지스트 감도가 높은 것을 특징으로 하는 전자선 묘화용 마스크 블랭크.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 하층 레지스트막 및 상기 상층 레지스트막은, 화학 증폭형 레지스트인 것을 특징으로 하는 전자선 묘화용 마스크 블랭크.
  6. 제1항에 있어서,
    상기 상층 레지스트막은, 상기 하층 레지스트막보다도 베이크 온도가 낮은 재료로 이루어지는 것을 특징으로 하는 전자선 묘화용 마스크 블랭크.
  7. 제1항에 있어서,
    상기 하층 레지스트막의 막 두께와, 상기 상층 레지스트막의 막 두께는, 동일한 것을 특징으로 하는 전자선 묘화용 마스크 블랭크.
  8. 제1항에 있어서,
    상기 하층 레지스트막과 상기 상층 레지스트막 사이에, 중간층을 구비하는 것을 특징으로 하는 전자선 묘화용 마스크 블랭크.
  9. 전자선 묘화에 의해 레지스트 패턴을 형성하는 전자선 묘화용의 마스크 블랭크의 제조 방법으로서,
    기판 상에 차광대 형성용의 차광막을 포함하는 박막을 형성하는 공정과,
    상기 박막 상에, 하층의 전자선 레지스트막을 형성하는 공정과,
    상기 하층의 전자선 레지스트막 상에, 직접 또는 중간층을 개재하여, 상층의 전자선 레지스트막을 형성하는 공정을 구비하고,
    상기 하층 레지스트막은 포지티브형이고,
    상기 상층 레지스트막은 네가티브형이며 상기 하층 레지스트막보다도 레지스트 감도가 높은 것을 특징으로 하는 전자선 묘화용 마스크 블랭크의 제조 방법.
  10. 전사 마스크의 제조 방법으로서,
    제1항에 기재된 전자선 묘화용의 마스크 블랭크를 이용하고,
    네가티브형인 상층 레지스트 막이 감광되고, 포지티브형인 하층 레지스트 막이 감광되지 않는 도우즈량으로 차광대 형성 영역을 묘화하고,
    상기 하층 레지스트 막이 감광된 도우즈량으로 다른 영역을 묘화하여, 차광대 형성 영역의 레지스트 막과 다른 영역에서 단차를 갖는 레지스트 패턴을 형성하는 공정을 갖는 것을 특징으로 하는 전사 마스크의 제조 방법.
  11. 삭제
KR1020100130624A 2009-12-21 2010-12-20 마스크 블랭크와 그 제조 방법 및 전사 마스크와 그 제조 방법 KR101709792B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009289043A JP5611581B2 (ja) 2009-12-21 2009-12-21 マスクブランク及びその製造方法、並びに、転写マスク及びその製造方法
JPJP-P-2009-289043 2009-12-21

Publications (2)

Publication Number Publication Date
KR20110073305A KR20110073305A (ko) 2011-06-29
KR101709792B1 true KR101709792B1 (ko) 2017-02-27

Family

ID=44291153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100130624A KR101709792B1 (ko) 2009-12-21 2010-12-20 마스크 블랭크와 그 제조 방법 및 전사 마스크와 그 제조 방법

Country Status (4)

Country Link
US (1) US8404407B2 (ko)
JP (1) JP5611581B2 (ko)
KR (1) KR101709792B1 (ko)
TW (1) TWI514066B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6581759B2 (ja) * 2014-07-17 2019-09-25 Hoya株式会社 フォトマスク、フォトマスクの製造方法、フォトマスクブランク及び表示装置の製造方法
JP6335735B2 (ja) * 2014-09-29 2018-05-30 Hoya株式会社 フォトマスク及び表示装置の製造方法
US9786504B1 (en) 2016-05-16 2017-10-10 Micron Technology, Inc. Method for forming a patterned layer
JP2017072842A (ja) * 2016-11-09 2017-04-13 Hoya株式会社 フォトマスクの製造方法、フォトマスク、パターン転写方法、及びフラットパネルディスプレイの製造方法
KR20180057813A (ko) * 2016-11-22 2018-05-31 삼성전자주식회사 극자외선 리소그래피용 위상 반전 마스크
CN109085739A (zh) * 2018-04-26 2018-12-25 无锡中微掩模电子有限公司 一种电子束曝光机解析能力的优化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005091855A (ja) 2003-09-18 2005-04-07 Dainippon Printing Co Ltd 階調マスクの製造方法
JP2005092241A (ja) 2002-03-01 2005-04-07 Hoya Corp ハーフトーン型位相シフトマスクブランクの製造方法
JP2008107834A (ja) 2006-10-25 2008-05-08 Advanced Mask Technology Center Gmbh & Co Kg フォトマスクを製造する方法、層叉は層積層体をパターニングする方法、及びマスク基板上のレジスト積層体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07325382A (ja) * 1994-05-30 1995-12-12 Oki Electric Ind Co Ltd 位相シフトマスクの製造方法
JP3914386B2 (ja) * 2000-12-28 2007-05-16 株式会社ルネサステクノロジ フォトマスク、その製造方法、パターン形成方法および半導体装置の製造方法
JP2006032813A (ja) * 2004-07-21 2006-02-02 Nec Electronics Corp メンブレンマスクの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005092241A (ja) 2002-03-01 2005-04-07 Hoya Corp ハーフトーン型位相シフトマスクブランクの製造方法
JP2005091855A (ja) 2003-09-18 2005-04-07 Dainippon Printing Co Ltd 階調マスクの製造方法
JP2008107834A (ja) 2006-10-25 2008-05-08 Advanced Mask Technology Center Gmbh & Co Kg フォトマスクを製造する方法、層叉は層積層体をパターニングする方法、及びマスク基板上のレジスト積層体

Also Published As

Publication number Publication date
JP2011128513A (ja) 2011-06-30
JP5611581B2 (ja) 2014-10-22
KR20110073305A (ko) 2011-06-29
US8404407B2 (en) 2013-03-26
US20110183240A1 (en) 2011-07-28
TWI514066B (zh) 2015-12-21
TW201142485A (en) 2011-12-01

Similar Documents

Publication Publication Date Title
KR101724046B1 (ko) 포토마스크 블랭크의 제조방법 및 포토마스크의 제조방법
KR101333929B1 (ko) 포토마스크 블랭크, 포토마스크와 그 제조 방법, 및 반도체 장치의 제조 방법
KR101771380B1 (ko) 반사형 마스크, 반사형 마스크 블랭크 및 그 제조 방법
US8367279B2 (en) Reflective mask blank, reflective mask, and method of manufacturing the same
KR101319659B1 (ko) 포토마스크 블랭크 및 포토마스크의 제조 방법과 반도체장치의 제조 방법
KR101780068B1 (ko) 마스크 블랭크 및 전사용 마스크의 제조 방법
KR101680865B1 (ko) 포토마스크의 제조방법
KR101709792B1 (ko) 마스크 블랭크와 그 제조 방법 및 전사 마스크와 그 제조 방법
JP5615488B2 (ja) 位相シフトマスクの製造方法
KR101302630B1 (ko) 포토마스크 블랭크, 포토마스크 제조 방법 및 반도체장치의 제조 방법
KR20070064612A (ko) 포토마스크 블랭크, 포토마스크 및 이것의 제조방법
KR101153525B1 (ko) 마스크 블랭크 및 전사 마스크의 제조 방법
KR20100009558A (ko) 포토마스크 블랭크 및 포토마스크
KR20150034766A (ko) 마스크 블랭크 및 위상 시프트 마스크의 제조 방법
JP2004207593A (ja) 極限紫外線露光用マスク及びブランク並びにパターン転写方法
KR20080104267A (ko) 반사형 포토마스크 블랭크 및 그의 제조 방법, 반사형포토마스크, 및 반도체 장치의 제조 방법
JP4348536B2 (ja) 位相シフトマスクブランク、位相シフトマスク及びパターン転写方法
TW440745B (en) A middle tone phase shift mask and the substrate to fabricate this middle tone phase shift mask
KR20160132979A (ko) 레지스트층을 구비한 블랭크, 그 제조 방법, 마스크 블랭크 및 임프린트용 몰드 블랭크와, 전사용 마스크, 임프린트용 몰드 및 그들의 제조 방법
KR20100050547A (ko) 포토마스크 블랭크 및 포토마스크의 제조방법
KR101295235B1 (ko) 그레이톤 마스크 블랭크, 그레이톤 마스크, 및 제품 가공 표지 또는 제품 정보 표지의 형성방법
JP2005241693A (ja) ハーフトーン型位相シフトマスクブランク及びその製造方法並びにハーフトーン型位相シフトマスク及びその製造方法
JP5365172B2 (ja) 階調マスクおよび階調マスクの製造方法
JP2004318084A (ja) 位相シフトマスクブランクおよび位相シフトマスク並びに位相シフトマスクブランクの製造方法および位相シフトマスクの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 4