KR101705435B1 - 액정 디스플레이 및 그 엘리먼트 기판 - Google Patents

액정 디스플레이 및 그 엘리먼트 기판 Download PDF

Info

Publication number
KR101705435B1
KR101705435B1 KR1020150027535A KR20150027535A KR101705435B1 KR 101705435 B1 KR101705435 B1 KR 101705435B1 KR 1020150027535 A KR1020150027535 A KR 1020150027535A KR 20150027535 A KR20150027535 A KR 20150027535A KR 101705435 B1 KR101705435 B1 KR 101705435B1
Authority
KR
South Korea
Prior art keywords
width
metal layer
reference point
layer
substrate
Prior art date
Application number
KR1020150027535A
Other languages
English (en)
Other versions
KR20160010292A (ko
Inventor
유에 팅 청
윤 유 첸
샤오 우 슈
영 신 루
차오 시앙 왕
쿠안 유 치우
Original Assignee
이노럭스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노럭스 코포레이션 filed Critical 이노럭스 코포레이션
Publication of KR20160010292A publication Critical patent/KR20160010292A/ko
Application granted granted Critical
Publication of KR101705435B1 publication Critical patent/KR101705435B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G02F2001/133357—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

기판, 금속 층 및 평탄화 층을 포함하는 엘리먼트 기판이 제공된다. 금속 층은 기판 상에 위치된다. 금속 층은 제1 방향으로 제1 에지를 갖는다. 평탄화 층은 금속 층 상에 위치된다. 평탄화 층은 콘택 홀을 포함한다. 콘택 홀은 인접하는 벽 및 바닥부 면을 갖는다. 금속 층은 바닥부 면에서 노출된다. 수직 평면 상의 인접하는 벽의 등고선은 곡선형 라인이다. 제1 에지는 등고선 상의 임계점과 수직으로 대응한다. 등고선의 임계점 상의 탄젠트 라인의 기울기는 0.176보다 작다.

Description

액정 디스플레이 및 그 엘리먼트 기판 {LIQUID-CRYSTAL DISPLAY AND ELEMENT SUBSTRATE THEREOF}
이 출원은 2014년 7월 17일자로 출원된 대만 특허 출원 제103124494호를 우선권으로 주장하며, 그 모든 내용은 인용에 의해 본원에 포함된다.
본 발명은 액정 디스플레이에 관련되며, 특히 적어도 하나의 콘택 홀을 갖는 액정 디스플레이에 관련된다.
액정 디스플레이에서, 픽셀 전극과 소스 전극 사이에서 전도시키는데 콘택 홀이 이용된다. 그러나 도 1을 참고하여, 액정 분자들(2)은 콘택 홀(1)의 프로파일을 따라 배열된다. 콘택 홀(1)은 퍼널(funnel) 구조물과 유사하고, 광 누설(leakage)이 콘택 홀(1)의 프로파일을 따라 배열된 액정 분자들(2)로 인하여 발생하며, 액정 디스플레이의 콘트라스트가 감소된다.
종래에는, 도 1을 참고하면, 바닥부 콘택 홀(1)에서 소스 전극(3)의 면적은 광 누설 액정 분자들(2)을 커버하기 위하여 그리고 액정 디스플레이의 콘트라스트를 향상시키기 위하여 증가된다. 그러나 이 방법은 종횡비 및 액정 디스플레이의 조명을 감소시키며, 향상된 해법이 요구된다.
발명의 일 실시예에서, 엘리먼트 기판이 제공되며, 이 엘리먼트 기판은, 기판, 금속층 및 평탄화 층을 포함한다. 금속 층은 기판 상에 배치되고, 금속 층은 제1 방향을 따라 제1 폭을 갖는다. 평탄화 층은 금속 층 상에 위치되며, 평탄화 층은 콘택 홀을 포함하고, 콘택 홀은 인접하는 벽 및 바닥부를 갖고, 바닥부는 금속 층을 노출시키고, 콘택 홀의 바닥부는 상기 제1 방향을 따라 제2 폭을 가지고, 제1 폭 및 제2 폭은 하기의 식을 충족하고;
Figure 112015019383970-pat00001
L1은 제1 방향에 따른 제1 폭이고, L2는 제1 방향에 따른 제2 폭이고, h는 평탄화 층의 두께이고, θ는 바닥부의 확장면과 직선 사이의 협각이고, 직선은 참조점(reference point)과 기준점(base point)을 연결하고, 참조점 및 기준점은 인접하는 벽 상에 위치되고, 상기 참조점으로부터 제2 방향에 따른 상기 평탄화 층의 바닥부까지의 수직 거리는 0.95h이다. 기준점은 인접하는 벽이 바닥부에 연결되는 지점에 위치되고, p는 조정가능 파라미터이고,
Figure 112016079021482-pat00002
이다.
발명의 실시예를 이용하여, 액정 디스플레이의 종횡비 및 광선 투과율(light transmittance)(어두운 상태에서의 콘트라스트)은 최적화되고, 광 누설 및 낮은 콘트라스트 문제가 방지된다.
첨부된 도면들을 참고하여 하기의 실시예들에서 상세한 설명이 주어진다.
본 발명은 후속하는 첨부 도면들을 참고한 상세한 설명 및 예들을 판독함으로써 더욱 잘 이해될 수 있다.
도 1은 종래의 액정 디스플레이의 엘리먼트 기판을 보여준다.
도 2는 발명의 실시예의 엘리먼트 기판을 보여준다.
도 3a는 액정 디스플레이에서 이용되는 발명의 실시예의 엘리먼트 기판을 보여준다.
도 3b는 도 3a의 부분(3B)의 구조를 상세히 보여준다.
도 4는 발명의 변경된 실시예의 엘리먼트 기판을 보여준다.
도 5는 발명의 실시예의 액정 디스플레이를 보여준다.
도 6은 금속 층의 실제 폭 및 설계된 폭을 보여준다.
하기의 설명은 발명을 실행하는 최상으로 고려되는 모드에 대한 것이다. 이 설명은 발명의 일반적 원리를 예시하기 위한 목적으로 행해진 것이 아니며, 제한을 의도로 취해져서는 안 된다. 발명의 범위는 첨부된 청구항들을 참고하여 가장 잘 결정된다.
도 2는 발명의 실시예의 엘리먼트 기판(100)을 도시하며, 이는 기판(110), 금속 층(120) 및 평탄화 층(130)을 포함한다. 금속 층(120)은 기판(110) 상에 배치되고, 금속 층(120)은 제1 방향(X)을 따라 제1 폭(L1)을 갖는다. 평탄화 층(130)은 금속 층(120) 상에 위치되고, 평탄화 층(130)은 콘택 홀(131)을 포함하고, 콘택 홀(131)은 인접하는 벽(132) 및 바닥부(133)를 갖고, 바닥부(133)는 금속 층(120)을 노출시키고, 콘택 홀(131)의 바닥부(133)는 제1 방향(X)을 따라 제2 폭(L2)을 갖는다.
출원인은 액정 분자들이 인접하는 벽(132)을 따라 배열되고, 광선 투과율(어두운 상태에서의 콘트라스트)이 인접하는 벽(132)의 기울기와 함께 변화됨을 발견하였다. 인접하는 벽(132)의 탄젠트 기울기가 약 tan 10°인 위치에서, 광 누설은 수용가능하고, 액정 디스플레이의 콘트라스트는 허가된다. 금속 층(120)의 에지가 임계점(136)으로 연장될 때(인접하는 벽(132)의 탄젠트 기울기가 약 tan 10°인 위치), 종횡비 및 광선 투과율(어두운 상태에서의 콘트라스트)은 최적화된다.
도 2를 참고하여, 출원인은 곡선식들로부터 제1 폭 및 제2 폭이 하기 식을 충족할 때 종횡비 및 광선 투과율(어두운 상태에서의 콘트라스트)이 최적화된다는 것을 발견하였다:
Figure 112015019383970-pat00003
여기서 L1은 제1 방향(X)에 따른 금속 층(120)의 제1 폭이고, L2는 제1 방향(X)에 따른 콘택 홀(131)의 바닥부(133)의 제2 폭이고, h는 평탄화 층의 두께이고, θ는 바닥부의 확장면과 직선(L) 사이의 협각이다. 직선(L)은 참조점(134)과 기준점(135)을 연결하고, 참조점(134) 및 기준점(135)은 인접하는 벽(132) 상에 위치되고, 상기 참조점(134)으로부터 제2 방향에 따른 상기 평탄화 층의 바닥부까지의 수직 거리는 0.95h이다. 기준점(135)은 인접하는 벽(132)이 바닥부(133)에 연결되는 지점에 위치되고, ±1.8이 공차이다. 상기 파라미터들을 변경함으로써, 인접하는 벽(132)의 곡률 및 형상이 변경될 수 있다.
도 2를 참고하여, 곡선식의 도함수는 하기의 공식에서 표현된다.
먼저, 곡선 적합(curve fitting)(추정)은 콘택 홀의 인접하는 벽의 곡선식을 추정하면 다음과 같다:
Figure 112015019383970-pat00004
식(1)
수학식 (1)에서, 인접하는 벽의 점근선(asymptote)들만이 정의되고, 수학식 (1)은 X축 및 Y축에 관하여 조절되어야 한다.
다음으로, (참조점(134), 기준점(135) 및 협각(θ)에 관한) 곡선 적합은 평탄화 층(130)의 상단과 참조점(134) 사이의 거리가 평탄화 층(130)의 두께(h)의 p배이고, 식 equation f(R’)를 충족하며, 참조점(134)과 기준점(135) 사이의 수평 거리가 R’라면, 다음과 같다:
Figure 112015019383970-pat00005
식(2)
수정 파라미터(α)가 달성된다.
다음으로, 직선(L)은 참조점(134) 및 기준점(135)을 연결하고, 직선과 수평 라인 사이의 협각은 θ이며, 그 후;
Figure 112015019383970-pat00006
식(3)
재료 특성(θ)이 얻어진다.
다음으로, 참조점과 평탄화 층의 바닥부 사이의 제2 방향에 따른 수직 거리는 0.95h이다. 식(2)와 식(3)의 식들을 조합함으로써, 다음을 얻을 수 있다:
Figure 112015019383970-pat00007
식(4)
수정 파라미터(α)가 달성된다.
다음으로, 수평 라인과 기준점(135)에서의 절단선(L') 사이의 협각(β)은 평탄화 층(130)의 곡선의 각도를 규정하고, 협각(β)은 실질적으로 1.5θ와 동일하다. 따라서, 추가로 곡선식을 수정(각도 수정)함으로써, 다음을 얻을 수 있다:
Figure 112015019383970-pat00008
식(5)
콘택 홀의 곡선식이 달성된다.
다음으로, R=R0+R', 이 식을 상기 식에 적용하여, 다음을 얻을 수 있다:
Figure 112015019383970-pat00009
식(6)
콘택 홀의 실제 곡선식이 달성된다.
다음으로, 상기 언급된 바와 같이, 인접하는 벽(132)의 탄젠트 기울기가 약 탄젠트 10°인 위치에서, 광 누설은 수용가능하고, 액정 디스플레이의 콘트라스트는 허가된다. 금속 층(120)의 에지가 임계점(136)(인접하는 벽(132)의 탄젠트 기울기가 약 탄젠트 10°인 위치)까지 연장될 때, 종횡비 및 광선 투과율(어두운 상태에서의 콘트라스트)이 최적화된다. 제1 방향에 따른 금속 층의 제2 폭의 절반의 식은 다음과 같다:
Figure 112015019383970-pat00010
식(7)
±1.8이 수용가능한 제조 공차인 것으로 고려하면, 제1 폭 및 제2 폭이 다음의 식을 충족할 때, 종횡비 및 광선 투과율(어두운 상태에서의 콘트라스트)는 최적화된다:
Figure 112015019383970-pat00011
일 실시예에서, 협각(θ)은 20~40도, 예컨대 25~35도이다.
도 2를 참고하여, 엘리먼트 기판(100)은 평탄화 층(130) 상에 배치된 도전성 층(140)을 더 포함하며, 도전성 층(140)은 콘택 홀(131)을 통해 금속 층(120)에 전기적으로 연결된다. 도전성 층(140)은 투명 재료 또는 금속으로 이루어진다.
일 실시예에서, 금속 층은 구동 엘리먼트의 소스 전극 또는 드레인 전극이다. 일 실시예에서, 엘리먼트 기판(100)은 금속 층(120)과 기판(110) 사이에 위치된 반도체 층(137)을 더 포함한다. 반도체 층(137)은 다결정 실리콘, 비결정질 실리콘 또는 금속 산화물로 이루어질 수 있다.
도 3a는 액정 디스플레이(200)에서 이용되는 발명의 실시예의 엘리먼트 기판을 보여주며, 이는 활성 영역(픽셀 영역)(A) 및 비활성 영역(B)을 포함한다. 도 3b는 도 3a의 부분(3B)의 상세한 구조들을 보여주며, 여기서 액정 디스플레이(200)는 스캔 라인들(201), 데이터 라인들(202), 반도체 층(203), 소스 전극들(240), 콘택 홀(231), 콘택 홀의 바닥부(233), 드레인 전극들(204), 공통 전극들(205) 및 픽셀 전극들(210)을 더 포함하며, 이들은 활성 영역(A)에 위치된다. 발명의 실시예에서, 금속 층(120)은 소스 전극들(240), 드레인 전극들(204), 스캔 라인들(201) 및 신호 라인들(202)을 포함한다.
도 2를 참고하여, 다른 실시예에서, 금속(120)은 제1 방향(X)을 따르는 제1 에지(121)를 포함하고, 제1 에지(121)는 인접하는 벽(132) 상에 있는 임계점(136)에 수직으로 대응하고, 임계점(136)에서의인접하는 벽(132)의 탄젠트 기울기는 탄젠트 10°(0.176) 미만이다. 기준점(135)은 인접하는 벽(132)이 바닥부(133)에 연결되는 지점에 위치된다. 직선(L)은 참조점(134) 및 기준점(135)을 연결한다. 협각(θ)은 직선(L)과 수평 라인 사이에 있으며, 협각(θ)은 20~40 도, 예컨대, 25~35도이다. 금속 층(120)은 제1 방향(X)을 따라 제1 폭(L1)을 갖고, 콘택 홀(131)의 바닥부(133)는 제1 방향(X)을 따라 제2 폭(L2)을 가지며, 제1 폭 및 제2 폭은 다음의 식을 충족시킨다:
Figure 112015019383970-pat00012
L1은 제1 방향(X)을 따르는 금속 층(120)의 제1 폭이고, L2는 제1 방향(X)을 따르는 콘택 홀(131)의 바닥부(133)의 제2 폭이고, p는 조정가능 파라미터이고, (1-p)h은 수직 방향의 참조점의 높이이며,
Figure 112015019383970-pat00013
, 예컨대
Figure 112015019383970-pat00014
이다. 상기 파라미터들을 변경함으로써, 인접하는 벽(132)의 곡률 및 형상은 변경될 수 있다.
상기 실시예들에서, 콘택 홀은 활성 영역(픽셀 영역)(A) 내에 있다. 그러나 발명은 이에 의해 제한되지 않는다. 발명의 실시예의 콘택 홀 구조물은 또한 비활성 영역(B) 내에 위치될 수 있다. 도 4를 참고하여, 일 실시예에서, 콘택 홀(131') 내의 도전성 층(140)은 데이터 라인(202)에 연결되고, 콘택 홀(131')의 프로파일과 데이터 라인(202)의 폭 간의 관계는 상기 식들을 충족시킬 수 있다. 콘택 홀(131')은 게이트 절연 층(222) 및 평탄화 층(130) 상의 콘택 홀(131'')을 통해 스캔 라인(201)에 연결된다. 콘택 홀(131'')의 프로파일과 스캔 라인(201)의 폭 간의 관계는 상기 식들을 충족시킬 수 있다. 이 실시예에서, 데이터 라인(202)과 스캔 라인(201) 사이에 게이트 절연 층(222)이 형성된다.
도 5는 발명의 실시예의 액정 디스플레이(200)를 보여주며, 이는 대향 기판(260), 액정 층(250) 및 엘리먼트 기판(100)을 포함한다.
표 1 및 도 6을 참고하여, 발명의 실시예에서, 금속 층(M2)(120)의 폭은 ±1.8의 공차를 갖는다.
샘플 1 샘플 2 샘플 3 샘플 4 샘플 5
금속 층(M2)의 설계된 폭 14.54 6.42 8.69 8.12 12.07
금속 층(M2)(120)의 실제 폭 15.37 7.66 7.41 7.79 11.52
공차 0.83 1.24 -1.28 -0.33 -0.55
발명의 실시예를 이용하면, 액정 디스플레이의 종횡비 및 광선 투과율(어두운 상태에서의 콘트라스트)은 최적화되고, 광 누설 및 낮은 콘트라스트 문제가 방지된다.
청구 요소를 변경하기 위한 청구항들에서 "제1", "제2", "제3" 등과 같은 순서적 용어들의 사용은 혼자서 어떠한 우선순위, 우선함, 또는 하나의 청구항 요소의 다른 청구항 요소에 대한 순서, 또는 방법 동작들이 수행되는 시간적 순서를 지시할 수 없으나, 단지 특정 이름을 갖는 하나의 청구항 요소를 (순서적 용어의 사용을 위한) 동일한 이름을 갖는 다른 요소로부터 구분하기 위한 라벨들로서 사용된다.
발명은 예시 및 선호 실시예들의 관점에서 설명되었으나, 발명이 개시된 실시예들로 제한되지 않음이 이해될 것이다. 대조적으로, (본 기술분야의 당업자들에게 명백한 바와 같이) 이것은 다양한 변형들 및 유사한 배열들을 커버하도록 의도된다. 따라서, 첨부된 청구항들의 범위는 모든 그러한 변형들 및 유사한 배열들을 포괄하도록 가장 넓은 해석을 따라야만 한다.

Claims (18)

  1. 엘리먼트 기판에 있어서,
    기판;
    상기 기판 상에 배치되고, 제1 방향을 따라 제1 폭을 갖는 금속 층; 및
    상기 금속 층 상에 배치되고, 상기 제1 방향에 수직인 제2 방향을 따라 제1 두께를 갖는 평탄화 층
    을 포함하며, 상기 평탄화 층은 콘택 홀을 포함하고, 상기 콘택 홀은 측벽 및 홀 바닥부를 갖고, 상기 홀 바닥부는 상기 금속 층을 노출시키고, 상기 홀 바닥부는 상기 제1 방향을 따라 제2 폭을 가지고,
    상기 제1 폭 및 상기 제2 폭은 하기의 식을 충족하고;
    Figure 112016079021482-pat00015

    L1은 상기 제1 폭이고, L2는 상기 제2 폭이고, h는 상기 제1 두께이고, θ는 상기 홀 바닥부의 확장면과 직선 사이의 협각이고, 상기 직선은 참조점(reference point)과 기준점(base point)을 연결하고, 상기 참조점 및 상기 기준점은 상기 측벽 상에 위치되고, 상기 참조점으로부터 상기 제2 방향에 따른 상기 평탄화 층의 바닥부까지의 수직 거리는 0.95h이고, 상기 기준점은 상기 측벽이 상기 홀 바닥부에 연결되는 지점에 위치되고, p는 조정가능 파라미터이고,
    Figure 112016079021482-pat00016
    인 것인, 엘리먼트 기판.
  2. 제1항에 있어서,
    상기 조정가능 파라미터(p)는 0.05인 것인, 엘리먼트 기판.
  3. 제1항에 있어서,
    상기 협각(θ)은 20도 내지 40도인 것인, 엘리먼트 기판.
  4. 제1항에 있어서,
    상기 협각(θ)은 25도 내지 35도인 것인, 엘리먼트 기판.
  5. 제1항에 있어서,
    상기 평탄화 층 상에 배치된 도전성 층을 더 포함하며, 상기 도전성 층은 상기 콘택 홀을 통해 상기 금속 층에 전기적으로 연결되는 것인, 엘리먼트 기판.
  6. 제1항에 있어서,
    상기 금속 층은 구동 엘리먼트의 소스 전극 또는 드레인 전극인 것인, 엘리먼트 기판.
  7. 제1항에 있어서,
    상기 금속 층은 구동 엘리먼트의 데이터 라인 또는 스캔 라인인 것인, 엘리먼트 기판.
  8. 제5항에 있어서,
    상기 도전성 층은 투명 재료로 제조되는 것인, 엘리먼트 기판.
  9. 제1항에 있어서,
    상기 금속 층과 상기 기판 사이에 위치되는 반도체 층을 더 포함하는 것인, 엘리먼트 기판.
  10. 제9항에 있어서,
    상기 반도체 층은 다결정 실리콘, 비결정질 실리콘 또는 금속 산화물로 제조되는 것인, 엘리먼트 기판.
  11. 제5항에 있어서,
    상기 도전성 층은 금속으로 제조되는 것인, 엘리먼트 기판.
  12. 액정 디스플레이에 있어서,
    대향 기판;
    상기 대향 기판을 마주보는 엘리먼트 기판; 및
    상기 대향 기판과 상기 엘리먼트 기판 사이에 배치되는 액정 층
    을 포함하며, 상기 엘리먼트 기판은,
    상기 기판 상에 배치되고, 제1 방향을 따라 제1 폭을 갖는 금속 층, 및
    상기 금속 층 상에 배치되고, 상기 제1 방향에 수직인 제2 방향을 따라 제1 두께를 갖는 평탄화 층
    을 포함하며, 상기 평탄화 층은 상단부 및 바닥부를 포함하고, 상기 제1 두께는 상기 제2 방향을 따라 상기 상단부와 상기 바닥부 사이의 거리이며,
    상기 평탄화 층은 콘택 홀을 포함하고, 상기 콘택 홀은 측벽 및 홀 바닥부를 갖고, 상기 홀 바닥부는 상기 금속 층을 노출시키고, 상기 홀 바닥부는 상기 제1 방향을 따라 제2 폭을 가지고,
    상기 제1 폭 및 상기 제2 폭은 하기의 식을 충족하고;
    Figure 112016079021482-pat00017

    L1은 상기 제1 폭이고, L2는 상기 제2 폭이고, h는 상기 제1 두께이고, θ는 상기 홀 바닥부의 확장면과 직선 사이의 협각이고, 상기 직선은 참조점과 기준점을 연결하고, 상기 참조점 및 상기 기준점은 상기 측벽 상에 위치되고, 상기 참조점으로부터 상기 제2 방향에 따른 상기 평탄화 층의 바닥부까지의 수직 거리는 0.95h이고, 상기 기준점은 상기 측벽이 상기 홀 바닥부에 연결되는 지점에 위치되고, p는 조정가능 파라미터이고,
    Figure 112016079021482-pat00018
    인 것인, 액정 디스플레이.
  13. 제12항에 있어서,
    상기 조정가능 파라미터(p)는 0.05인 것인, 액정 디스플레이.
  14. 제12항에 있어서,
    상기 협각(θ)은 20도 내지 40도인 것인, 액정 디스플레이.
  15. 제12항에 있어서,
    상기 협각(θ)은 25도 내지 35도인 것인, 액정 디스플레이.
  16. 제12항에 있어서,
    상기 평탄화 층 상에 배치된 도전성 층을 더 포함하며, 상기 도전성 층은 상기 콘택 홀을 통해 상기 금속 층에 전기적으로 연결되는 것인, 액정 디스플레이.
  17. 제12항에 있어서,
    상기 금속 층과 상기 기판 사이에 위치되는 반도체 층을 더 포함하는 것인, 액정 디스플레이.
  18. 제17항에 있어서,
    상기 반도체 층은 다결정 실리콘, 비결정질 실리콘 또는 금속 산화물로 제조되는 것인, 액정 디스플레이.
KR1020150027535A 2014-07-17 2015-02-26 액정 디스플레이 및 그 엘리먼트 기판 KR101705435B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103124494A TWI567452B (zh) 2014-07-17 2014-07-17 液晶顯示裝置及其元件基板
TW103124494 2014-07-17

Publications (2)

Publication Number Publication Date
KR20160010292A KR20160010292A (ko) 2016-01-27
KR101705435B1 true KR101705435B1 (ko) 2017-02-09

Family

ID=52145413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150027535A KR101705435B1 (ko) 2014-07-17 2015-02-26 액정 디스플레이 및 그 엘리먼트 기판

Country Status (4)

Country Link
US (1) US9360725B2 (ko)
JP (1) JP3194536U (ko)
KR (1) KR101705435B1 (ko)
TW (1) TWI567452B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115769375A (zh) * 2021-05-14 2023-03-07 京东方科技集团股份有限公司 显示基板和显示装置
CN114460772A (zh) * 2022-01-26 2022-05-10 武汉华星光电技术有限公司 阵列基板和显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000206561A (ja) 1999-01-08 2000-07-28 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法および液晶表示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW373114B (en) * 1996-08-05 1999-11-01 Sharp Kk Liquid crystal display device
TW477907B (en) * 1997-03-07 2002-03-01 Toshiba Corp Array substrate, liquid crystal display device and their manufacturing method
JP4037117B2 (ja) * 2001-02-06 2008-01-23 株式会社日立製作所 表示装置
JP2005234091A (ja) * 2004-02-18 2005-09-02 Hitachi Displays Ltd 表示装置
KR20060126167A (ko) * 2005-06-03 2006-12-07 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및그에 의해 제조된 박막 트랜지스터 기판
KR20080047085A (ko) * 2006-11-24 2008-05-28 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
RU2467367C2 (ru) * 2008-04-14 2012-11-20 Шарп Кабусики Кайся Жидкокристаллическая панель отображения
US8953122B2 (en) * 2009-06-18 2015-02-10 Japan Display Inc. Liquid crystal display device and manufacturing method for same
KR101284714B1 (ko) * 2010-09-20 2013-07-17 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
KR101382119B1 (ko) * 2012-04-19 2014-04-09 실리콘 디스플레이 (주) 터치센서가 내장된 박막트랜지스터 디스플레이 장치 및 그 제조 방법
JP5906132B2 (ja) * 2012-05-09 2016-04-20 株式会社ジャパンディスプレイ 表示装置
JP2014149518A (ja) * 2013-01-11 2014-08-21 Panasonic Liquid Crystal Display Co Ltd 表示装置
JP6347937B2 (ja) * 2013-10-31 2018-06-27 株式会社ジャパンディスプレイ 液晶表示装置
JP6250364B2 (ja) * 2013-11-06 2017-12-20 株式会社ジャパンディスプレイ 液晶表示装置
JP6208555B2 (ja) * 2013-11-18 2017-10-04 株式会社ジャパンディスプレイ 液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000206561A (ja) 1999-01-08 2000-07-28 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法および液晶表示装置

Also Published As

Publication number Publication date
TW201604614A (zh) 2016-02-01
TWI567452B (zh) 2017-01-21
JP3194536U (ja) 2014-11-27
US20160018687A1 (en) 2016-01-21
US9360725B2 (en) 2016-06-07
KR20160010292A (ko) 2016-01-27

Similar Documents

Publication Publication Date Title
CN107797321B (zh) 阵列基板、液晶显示面板和液晶显示装置
US9158148B2 (en) Liquid crystal display panel and display device
US8908116B2 (en) Liquid crystal display device
US9535300B2 (en) Pixel structure and liquid crystal panel
JP2007123794A (ja) 薄膜トランジスタ、画素構造およびその修正方法
TWI402596B (zh) 具有電容補償的畫素結構
CN1577019A (zh) 薄膜晶体管显示板及包含该显示板的液晶显示器
TW201339714A (zh) 液晶顯示裝置及導電基板的製作方法
KR102320000B1 (ko) 액정 표시 장치
KR101705435B1 (ko) 액정 디스플레이 및 그 엘리먼트 기판
CN107608154B (zh) 像素结构及其显示面板
CN107219694B (zh) 一种阵列基板及其制作方法、显示装置
TWI539218B (zh) 液晶顯示裝置
US20110058136A1 (en) Liquid crystal display structure and manufacturing method thereof
CN105259678B (zh) 液晶显示装置及其元件基板
US10504938B2 (en) Array substrate and method of manufacturing the same
US9543335B2 (en) Liquid-crystal display and element substrate thereof
CN109407430B (zh) 一种阵列基板及其制备方法
TWI410725B (zh) 畫素結構與對準標記
TWI404181B (zh) 畫素陣列基板及液晶顯示裝置
KR20160030828A (ko) 액정 표시 장치 및 그 소자 기판
KR20150039405A (ko) 액정 표시 장치 및 이의 제조 방법
CN204188903U (zh) 液晶显示装置及其元件基板
US20190296154A1 (en) Array substrate and method for manufacturing same
TWI421604B (zh) 畫素陣列結構

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant