KR101700904B1 - 개별 소자의 역방향 트레이서빌리티 및 순방향 트레이서빌리티를 구비한 반도체 디바이스 및 전자 디바이스 - Google Patents

개별 소자의 역방향 트레이서빌리티 및 순방향 트레이서빌리티를 구비한 반도체 디바이스 및 전자 디바이스 Download PDF

Info

Publication number
KR101700904B1
KR101700904B1 KR1020167006572A KR20167006572A KR101700904B1 KR 101700904 B1 KR101700904 B1 KR 101700904B1 KR 1020167006572 A KR1020167006572 A KR 1020167006572A KR 20167006572 A KR20167006572 A KR 20167006572A KR 101700904 B1 KR101700904 B1 KR 101700904B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor device
semiconductor
identifier
die
Prior art date
Application number
KR1020167006572A
Other languages
English (en)
Other versions
KR20160034423A (ko
Inventor
디디에 샤벳
치이맨 위
헴 타키어
프랭크 루
츠-치앙 퉁
지아밍 쓰
Original Assignee
샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 filed Critical 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드
Publication of KR20160034423A publication Critical patent/KR20160034423A/ko
Application granted granted Critical
Publication of KR101700904B1 publication Critical patent/KR101700904B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Factory Administration (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 디바이스에 포함되는 개별 소자들(다이, 기판 및/또는 패시브)을 식별하는 방법론에 의해 역방향 및 순방향 트레이서빌리티를 제공하기 위한 시스템이 개시된다. 본 기술은 고유한 식별자를 발생시키고 반도체 디바이스의 생산에 있어서 반도체 디바이스와 그 디바이스 내의 개별 소자들이 각 공정 및 테스트를 통해 추적 및 트레이스되는 것을 가능하게 해주는 고유한 식별자로 반도체 디바이스를 마킹하는 시스템을 더 포함한다.

Description

개별 소자의 역방향 트레이서빌리티 및 순방향 트레이서빌리티를 구비한 반도체 디바이스 및 전자 디바이스{A SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE WITH DISCRETE COMPONENT BACKWARD TRACEABILITY AND FORWARD TRACEABILITY}
본 기술은 반도체 디바이스의 제조에 관한 것이다.
휴대용 가전에 대한 요구가 강하게 증가하면서 대용량 저장 디바이스에 대한 필요성이 증가되고 있다. 계속 증가하는 디지털 정보의 저장 및 교환에 대한 요구를 만족시키기 위해 플래쉬 메모리 저장 카드와 같은 비휘발성 반도체 메모리 디바이스들이 광범위하게 사용되고 있다. 그것들의 높은 신뢰성 및 대용량과 더불어 휴대성, 융통성(versatility), 및 튼튼한 설계로 인해 이러한 메모리 디바이스들은 예를 들어 디지털 카메라, 디지털 음악 플레이어, 비디오 게임 콘솔, PDA, 및 휴대폰을 포함하여 광범위한 전자 디바이스들에서 사용하기에 이상적이게 되었다.
선행 기술인 도 1 및 도 2는 각각 반도체 디바이스 메모리 카드의 생산 단계들의 순서도 및 개략적 표현을 도시한 것이다. 메모리 카드 안에 조립되는 많은 수의 소자들과 반도체 제조 공장 내에서 메모리 카드들이 생산되는 엄청난 스케일을 고려할 때, 메모리 카드 생산 공정을 통해 반도체 디바이스들이 진행될 때 반도체 디바이스들을 추적(track)하기 위한 방법론을 제공하는 것이 중요하다. 메모리 카드들의 생산을 관리하고 어느 정도 추적하기 위해 공정 툴(process tool)들과 팹 인원(fab personnel)들로부터 실시간으로 정보를 수신하는 생산 관리 시스템(manufacturing execution system, MES)이 알려져 있다. MES는 팹 인원들로부터 하여금 생산 공정 동안 반도체 디바이스들을 추적할 수 있게 하고 또한 하나 이상의 조립된 반도체 디바이스들에서 결함이 발견된다면 문제의 근원을 트레이스(trace)하는 데 사용될 수 있는 제조 공정 데이터베이스를 유지한다. 공지의 MES 플랫폼의 한 예는 미국, 노스 캘리포니아, Charlotte에 위치한 Camstar Inc. 사에서 제공되는 것이다. Camstar Inc. 사는 Camstar Manufacturing 이라는 이름으로 MES 플랫폼을 제공하고 Camstar Quality라는 이름으로 품질 관리 시스템(quality management system)을 제공한다. 반도체 메모리 카드 공장의 흐름을 관리하기 위한 다른 공지의 플랫폼들은 대만, Hsinchu에 위치한 CyberDaemons Inc. 사에서 제공되는 Tango production monitoring suite과 미국, 펜실베니아, Forest Grove에 위치한 Kinesys Software Inc. 사에서 제공되는 ALPS(assembly line production) manager를 포함한다.
선행 기술인 도 1과 도 2를 보면, 메모리 카드 제조 공장에서 웨이퍼 피스 제조자(wafer piece manufacturer)로부터 메모리 다이 웨이퍼 로트들(memory die wafer lots)(70)과 제어기 다이 로트(controller die lot)(72)가 수신된다. 웨이퍼들은 웨이퍼 피스 제조자들에 의해 집적 회로가 웨이퍼들 상에 정의된 상태에서 도착하므로 각 메모리 다이 웨이퍼 피스는 복수의 메모리 다이를 포함하고, 각 제어기 다이 웨이퍼 피스는 복수의 제어기 다이를 포함한다. 도 2에 도시된 실시예에서는, 한 쌍의 메모리 다이를 포함하는 반도체 디바이스가 제조되고 있다. 따라서, 2개의 메모리 다이 웨이퍼 로트들(70a, 70b)이 도시되어 있다. 하나의 메모리 다이 또는 2개 이상의 메모리 다이를 갖는 반도체 디바이스들을 형성하는 것도 또한 알려져 있다. 하단 메모리 다이로 사용되는 웨이퍼 로트(70a)는 웨이퍼 마더 로트(wafer mother lot)로서 지칭될 수 있는 반면, 하단 다이 위의 메모리 다이로 사용되는 웨이퍼 로트(들)은 웨이퍼 서브로트(wafer sublot)로서 지칭될 수 있다. 메모리 카드 제조 공장에서 기판 제조자로부터 기판 로트들(74)도 또한 수신된다. 예를 들어, 기판 로트(74)의 기판들은 인쇄 회로 기판(PCB), 리드프레임(leadframe) 또는 TAB(tape automated bonding) 테이프일 수 있다.
단계(20)에서, 웨이퍼 로트들(70, 72)의 웨이퍼 피스들을 기판 로트(74)의 기판에 부착하기 위해 가공(preparation)하기 위해, 각 웨이퍼 피스는 그것의 활성 표면(집적 회로를 포함하는 표면)에 보호 테이프가 적용될 수 있고, 그런 다음 활성면을 아래로 하여 청크(chunk)에 장착된다. 그 후에, 웨이퍼를 원하는 두께로 얇게 만들기 위해 각 웨이퍼 피스 상에서 백그라인드(backgrind) 단계(22)가 수행될 수 있다. 백그라인드 단계(22) 후에, 단계(24)에서 웨이퍼 피스들을 집어서 기판 상에 위치시킬 수 있도록 웨이퍼 피스들은 다른 툴로 운반되어 예를 들어 톱이나 레이저로 다이싱(dice)될 수 있다.
다이 가공 단계들과 병렬적으로, 표면 실장(surface mounting) 공정에서 수동 소자(passive component)들이 기판 상에 실장될 수 있다. 단계(30)에서 솔더 페이스트(solder paste)가 도포될 수 있다. 수동 소자들은 본 명세서에서 또한 패시브(passive)로도 지칭되며, 수동 소자들은 단계(32)에서 실장될 수 있고, 단계(34)에서 솔더(solder)가 리플로우(reflow)/세정(clean)될 수 있다. 패시브들은 예를 들어 저항 및 커패시터들을 포함할 수 있다.
단계(42)에서, 메모리 다이 및 제어기 다이가 다이 부착(die attach) 툴(76)에서 기판 상에 실장될 수 있다. 툴(76)은 사용되는 각 웨이퍼 피스에 대해 양호한 다이(good die)와 불량 다이(bad die)를 정의하는 KGD(known good die) 맵(78)을 사용한다. 특히, 웨이퍼 로트들(70, 72)의 각 웨이퍼 피스 상의 각 다이는 동작상 테스트되고 0,0(완전무결, flawless), A,A(양호, good), 또는 1,1(불량, bad)과 같은 등급이 주어질 수 있다. 다이 부착 툴은 KGD 맵(78)을 사용하므로 웨이퍼 피스 상의 불량 다이는 무시된다. 단계(42)에서, 메모리 다이와 전형적으로 제어기 다이는 반도체 디바이스를 형성하도록 기판 상에 실장된다. 본 명세서에서 사용되는 바와 같이, "디바이스"라는 용어는 기판, 기판 상의 하나 이상의 반도체 다이, 및 가능하면 기판 상의 수동 소자들의 어셈블리(assembly)를 지칭한다. 본 명세서에서 디바이스 내의 각각의 다이, 기판, 및/또는 패시브들은 반도체 디바이스의 "개별 소자(discrete component)"로서 지칭될 수 있다.
다이 및 패시브들을 기판 상에 실장한 다음에, 결과적인 디바이스는 단계(48)에서 와이어 본딩(wire bond)될 수 있다. 와이어 본딩 단계(48)는 시간 소모적인 공정이다. 따라서, 와이어 본딩이 복수의 와이어 본딩 툴(80)에 의해 동시에 수행될 수 있도록 디바이스 어셈블리 로트들은 복수의 디바이스 어셈블리 서브로트들로 분할될 수 있다(도 2에서 와이어 본딩 툴의 개수는 오직 예로서만 예시된 것이다). 와이어 본딩 단계(48)에서, 기판에 실장되는 각 다이 상의 다이 본딩 패드(die bond pad)들은 기판 상의 컨택 패드(contact pad)들과 전기적으로 연결될 수 있다.
와이어 본딩 단계(48) 다음에, 각각의 디바이스 어셈블리 서브로트들의 디바이스들은 하나 이상의 툴들(82)에서 몰딩 화합물(molding compound)로 봉합(encapsulation)될 수 있고(단계 50), 하나 이상의 툴들(84)에서 식별자로 레이저 마킹(laser mark)될 수 있고(단계 54), 하나 이상의 툴들(86)에서 싱귤레이션(singulate)될 수 있다(단계 56). 도 2는 이들 각 단계를 통해 디바이스 어셈블리 서브로트들이 분리된 채로 남아 있는 것으로 도시하고 있다. 하지만, 하나 이상의 디바이스 어셈블리 서브로트들은 디바이스 어셈블리 로트로 재조립되어 단계(48) 내지 단계(56) 중 임의의 단계를 따라갈 수 있다.
레이저 마킹 단계(54)는 카드 제조 공장 내에서 디바이스 어셈블리 로트 또는 서브로트에 관한 정보가 MES 플랫폼 관리 흐름에 의해 업로드(upload)되고 추적될 수 있게 해준다는 점에서 중요할 수 있다. 선행 기술인 도 3은 디바이스 어셈블리 로트 또는 서브로트의 디바이스들 상에 위치되는 종래의 레이저 마크의 한 예를 도시한 것이다. 레이저 마크는 예를 들어 로고(logo)와 영숫자(alphanumeric character)들을 포함할 수 있다. 영숫자들은 반도체 디바이스가 만들어진 공장을 식별하는 공장 코드(plant code), 반도체 디바이스가 만들어진 때를 가리키는 날짜 코드(date code), 각 디바이스 어셈블리 로트 또는 서브로트에 할당되는 MES 로트 또는 서브로트 번호, 및 디바이스의 반도체 패키지 타입을 식별하는 디바이스 ID 코드를 포함할 수 있다. 디바이스 어셈블리 로트 또는 서브로트에 대한 레이저 마크로부터의 정보는 MES에 의해 할당되고 저장되며, 디바이스 추적 및 트레이서빌리티(traceability)에 사용된다.
이 방법들을 사용하는 전통적인 MES 플랫폼들은 몇몇 제한들을 가진다. 먼저, MES 플랫폼은 특정 디바이스들을 고유하게 식별하지 않는다. MES 어셈블리 서브로트 번호는 기껏해야 특정한 툴 세트를 통과한 전체 디바이스 어셈블리 서브로트에 대해 고유할 뿐이다. 이러한 MES 어셈블리 서브로트에서 각 특정한 디바이스는 그 표면에 동일한 식별 코드를 가질 것이고 MES 플랫폼에 저장된 동일한 식별 코드에 의해 식별될 것이다. 둘째, 부분적으로는 전체 어셈블리 서브로트들의 총괄적인 마킹(generic marking) 때문에, 특정 디바이스와 직접적으로 관련되는 특정 개별 소자 정보가 존재하지 않는다. 즉, 디바이스 식별 코드와 그 디바이스에서 사용되는 반도체 다이, 기판, 및/또는 수동 소자들 사이에 직접적인 관련이 없다.
하나의 결과로서, 제조 동안 또는 제조 후에 디바이스에 문제가 발견될 때, 종래의 시스템들은 문제의 근원을 발견하기에는 제한된 능력을 가진다. 디바이스에 문제가 발생할 때, 선행 기술의 시스템들은 문제의 디바이스가 비롯된 MES 어셈블리 서브로트의 식별을 허용할 수 있다. MES 어셈블리 서브로트에 대한 지식으로부터, 문제의 디바이스가 어떤 공정을 통과했는지를 결정하는 것이 가능할 수 있다. 이로부터, 추가 조사를 통해 특정 웨이퍼 로트를 밝힐 수 있고, 가능하면 어디서 문제가 일어났는지를 밝힐 수 있다. 하지만, 이러한 조사는 시간 소모적이며, 반도체 디바이스를 형성한 개별 소자들에 대한 어떠한 특정 식별 또는 정보도 제공하지 않는다.
도 1 및 도 2의 순서도 및 개략적인 표현을 다시 참조하면, 싱귤레이션 후에, 반도체 디바이스들(90)은 검사(inspection)될 수 있고(단계 60), 그런 다음 단계(62)에서 하나 이상의 테스트들을 거칠 수 있다. 예를 들어, 이들 테스트들은 고온 및 저온들에서 번인(burn-in)과 메모리 읽기-쓰기 테스트를 포함할 수 있다. 전형적으로, 테스트 단계에서 다수의 디바이스 어셈블리 로트들로부터의 반도체 디바이스들(90)은 결합된다. 복수의 디바이스 어셈블리 로트들로부터의 30,000개 내지 50,000개의 디바이스들(90)에 대해 테스트를 수행하는 것으로 알려져 있다. 디바이스 어셈블리 로트들이 단일 디바이스 테스트 로트로 N:1 통합되며, N은 예를 들어 25개의 디바이스 어셈블리 로트들일 수 있다.
각각의 어셈블리 로트들로부터의 디바이스들은 디바이스들이 테스트 동작들에서 어떤 성능을 보였는지에 따라 서로 다른 빈(bin)들로 재셔플(reshuffle)된다. 하나의 예로, 디바이스들을 7개의 빈들(빈 1 내지 빈 7)로 나누는 것이 알려져 있으며, 빈 1 내지 빈 4로 분류된 디바이스들은 테스트 동작들에서 만족스럽게 합격한 것이고 아래에서 설명되는 카드 테스트로 넘어간다. 빈 5 내지 빈 7로 분류된 디바이스들은 이런저런 이유로 테스트 동작에서 불합격한 것이고, 리클레임(reclaim) 단계(64)에 놓여지며 재테스트(retest)된다. 리클레임 동작들은 디바이스가 빈 5, 빈 6, 또는 빈 7로 분류되었는지 여부에 따라 달라질 것이다. 디바이스는 복수의 리클레임 공정들을 거칠 수 있다. 만일 하나 이상의 리클레임 공정들 후에 디바이스가 만족스럽게 동작하는 것으로 발견되면, 빈 1 내지 빈 4 중 하나로 재분류될 수 있고 카드 테스트로 넘어갈 수 있다.
단계(66)의 카드 테스트는 단계(62)의 메모리 테스트와 유사할 수 있지만, 각 디바이스에 내용이 쓰여질 수 있고 그 능력이 테스트될 수 있다. 도 2에 도시되어 있지 않지만, 카드 테스트는 유사한 비닝 동작(binning operation)을 수행할 수 있으며, 일정한 빈들로 분류된 디바이스들은 단계(68)의 리클레임 동작에서 재테스트를 받는다. 카드 테스트에 합격한 디바이스들(90)은 일부 최종 검사 및 처리 단계들(미도시됨)을 거칠 수 있고, 그런 다음 선적(shipping)될 수 있다.
일부 반도체 메모리 카드 제조 공장들에서, 다이를 기판에 부착하는 단계 내지 디바이스들을 싱귤레이션하는 단계의 조립 단계들은 54-81 공정으로 지칭된다. 메모리 테스트는 54-62 공정으로 지칭된다. 그리고 카드 테스트는 54-99 공정으로 지칭된다. 54-81에서의 다양한 어셈블리 로트들 내지 54-62에서의 테스트 로트들에서 디바이스들(90)이 통합되고 셔플되며, 그런 다음 디바이스들이 54-99에서의 카드 로트들에서 후속으로 재셔플되는 것을 고려할 때, 종래의 MES를 사용하여 메모리 테스트 또는 카드 테스트 단계에서 문제가 있는 것으로 식별된 디바이스들을 트레이스하는 것은 어쨌든 가능하다 하더라도 어렵고 시간 소모적이다. 이는 메모리 디바이스들이 고유한 ID들로 마킹되지 않으며, 따라서 특정 반도체 디바이스가 테스트 동작에서 어떤 성능을 보였는지에 대한 레코드(record)가 존재하지 않는다는 사실에 부분적으로 기인한다.
요약하면, 본 기술의 한 실시예는 반도체 패키지들을 추적하기 위한 시스템에 관한 것이다. 상기 시스템은 기판과 기판 상에 실장되는 하나 이상의 반도체 다이를 가지는 반도체 디바이스를 포함한다. 상기 시스템은 또한 상기 반도체 디바이스와 관련되는 식별자를 더 포함하며, 상기 식별자는 상기 반도체 디바이스를 모든 다른 반도체 디바이스들로부터 고유하게 구별한다.
또 다른 실시예로, 본 기술은 반도체 패키지들을 추적하기 위한 시스템에 관한 것이다. 상기 시스템은 기판과 기판 상에 실장되는 하나 이상의 반도체 다이를 가지는 반도체 디바이스를 포함한다. 상기 시스템은 상기 반도체 디바이스와 관련되는 식별자를 더 포함하며, 상기 식별자는 상기 반도체 디바이스에서 사용되는 특정 반도체 다이를 상기 반도체 디바이스와 관련시킨다.
추가 실시예로, 본 기술은 반도체 패키지들을 추적하기 위한 시스템에 관한 것이다. 상기 시스템은 기판과 기판 상에 실장되는 하나 이상의 반도체 다이를 가지는 반도체 디바이스를 포함한다. 상기 시스템은 상기 반도체 디바이스와 관련되는 식별자를 더 포함하며, 상기 식별자는 또한 i) 상기 반도체 디바이스에 수행된 제조 공정들, ⅱ) 상기 반도체 디바이스에 수행된 테스트 동작들, 및 ⅲ) 상기 테스트 동작들에서 상기 반도체 디바이스가 어떤 성능을 보였는지를 상기 반도체 디바이스와 관련시킨다.
또 다른 실시예로, 본 기술은 반도체 패키지들을 추적하기 위한 시스템에 관한 것이다. 상기 시스템은 기판과, 기판 상에 실장되는 하나 이상의 반도체 다이와, 수동 소자들을 가지는 반도체 디바이스를 포함한다. 상기 시스템은 컴퓨터 판독가능한 매체를 더 포함하고, 상기 매체는 i) 상기 반도체 디바이스에 사용된 기판, ⅱ) 상기 반도체 디바이스에 사용된 하나 이상의 반도체 다이, ⅲ) 상기 반도체 디바이스에 사용된 수동 소자들, ⅳ) 상기 반도체가 처리된 툴들, ⅴ) 상기 반도체 디바이스가 테스트된 툴들, ⅵ) 상기 반도체 디바이스를 테스트한 후에 상기 반도체 디바이스의 비닝, 및 ⅶ) 테스트 동작 후에 상기 반도체 디바이스가 리클레임 동작을 거쳤는지 여부와 몇 번이나 거쳤는지 중에서 적어도 하나를 식별하는 저장 정보를 포함한다.
도1은 반도체 디바이스 메모리 카드의 조립 공정을 도시한 선행 기술의 순서도이다.
도2는 반도체 디바이스 메모리 카드의 조립 공정에 대한 선행 기술의 개략적인 표현이다.
도3은 MES 마킹을 포함하는 반도체 디바이스에 대한 선행 기술의 예시이다.
도4는 기판 스트립을 처리하기 위한 본 기술의 한 실시예의 순서도이다.
도5는 반도체 웨이퍼 피스를 처리하기 위한 본 기술의 한 실시예의 순서도이다.
도6은 반도체 디바이스를 형성하기 위한 본 기술의 한 실시예의 순서도이다.
도7은 본 기술의 한 실시예에 따라 마킹을 포함하는 기판의 한 예시이다.
도8은 본 기술의 실시예들에 사용되는 KGD 맵의 한 예시이다.
도9는 고유한 식별자를 포함하는 반도체 디바이스의 한 예시이다.
도10은 본 기술의 한 실시예에 따라 반도체 디바이스 및 그 개별 소자들에 대한 정보를 포함하는 테이블이다.
도11은 반도체 디바이스를 테스트하기 위한 본 기술의 한 실시예의 순서도이다.
도12는 본 기술의 한 실시예에 따라 반도체 디바이스 및 그 공정들에 대한 정보를 포함하는 테이블이다.
도13은 본 기술의 양상들을 구현하기 위한 예시적인 서버의 블록도이다.
이제 도 4 내지 도 13을 참조하여 실시예들이 서술될 것이며, 실시예들은 단일 반도체 다이 또는 다른 개별 소자에 대한 반도체 디바이스 제조 공정의 역방향 트레이서빌리티(backward traceability)와, 메모리 및 카드 테스트들을 거치는 개개의 디바이스 및 소자들에 대한 순방향 트레이서빌리티(forward traceability)를 가능하게 하는 시스템에 관한 것이다. 본 기술이 많은 상이한 형태들로 실시될 수 있다는 것은 이해될 것이며 본 기술은 본 명세서에서 제시된 실시예들로 제한되는 것으로 이해되어서는 안 된다. 오히려, 이들 실시예들은 본 개시가 철저하고 완전한 것이도록 그리고 본 발명을 당해 기술 분야의 통상의 기술자들에게 완전히 전달하기 위해 제공되는 것이다. 사실상, 본 시스템은 이들 실시예들의 대안들, 수정들, 및 균등물들을 포함하고자 의도된 것이며, 이러한 대안들, 수정들, 및 균등물들은 첨부된 특허청구범위에 의해 정의되는 본 시스템의 범위 및 사상 내에 포함된다.
개괄적으로, 본 기술은 각 반도체 디바이스를 고유하게 식별하고, 고유하게 식별된 반도체 디바이스와 그 디바이스에 사용되는 개별 소자들(다이, 기판 및/또는 패시브) 사이에 관련성을 제공하는 방법론에 의해 역방향 및 순방향 트레이서빌리티를 제공한다. 반도체 디바이스의 고유한 식별 및 마킹은 반도체 디바이스와 그 디바이스 내의 개별 소자들이 그 디바이스로부터 메모리 카드가 생산될 때 각 공정 및 테스트에 걸쳐 추적되고 트레이스되는 것을 가능하게 한다.
반도체 디바이스의 고유한 ID 및 특정 소자 식별자들을 포함하여 반도체 디바이스에 관한 정보가 데이터베이스에 저장되며, 이는 본 명세서에서 MES 데이터베이스로 지칭된다. 아래의 설명에서, MES 데이터베이스는 역방향 및 순방향 트레이서빌리티 데이터 이외에도 다른 MES 데이터를 저장한다. 하지만, 카드 제조에 관한 데이터 저장은 다양한 방식들로 하나 이상의 데이터베이스들에 걸쳐 분산될 수 있다는 것은 이해될 것이다. 하나의 이러한 예가 도 13의 블록도에 도시되어 있으며, 2개의 데이터베이스가 존재하는데, 그것들은 아래에서 설명되는 바와 같이 발생되는 모든 역방향 및 순방향 트레이서빌리티 데이터를 저장하기 위한 트레이서빌리티 데이터베이스(306a)와, 다른 MES 관련 데이터를 저장하기 위한 별도의 MES 데이터베이스(306b)이다. 표시된 바와 같이, 다음의 설명은 일반적으로 역방향 및 순방향 트레이서빌리티 데이터 뿐만 아니라 다른 MES 데이터를 저장하는 단일의 MES 데이터베이스를 참조한다.
도 4 내지 도 6의 순서도들을 참조하여 본 기술의 한 실시예가 이제 서술될 것이다. 실시예들에서, 개별 소자들이 반도체 디바이스로 조립되기 전에 개별 소자들(기판, 반도체 다이 및/또는 수동 소자)에 관한 정보가 MES 데이터베이스에 저장될 수 있다. 아래에서 설명되는 바와 같이, 개별 소자들이 반도체 디바이스로 조립될 때, 개별 소자들에 대한 이 정보는 MES 데이터베이스에서 그 디바이스와 관련될 수 있다. 하지만, 이렇게 관련되는 것의 사전 단계로서, 개별 소자들에 관한 정보가 식별되고 저장될 수 있다.
제조 공정은 소정의 개수 및 타입의 메모리 카드를 생산하기 위한 작업 순서(work order)를 정하는 것으로 시작될 수 있다. 이는 실제 제조가 시작되기 전에 예를 들어 수일 또는 수주일에 걸쳐 일어날 수 있다. 각 메모리 카드는 특정한 타입의 기판, 메모리 다이, 제어기 다이, 및 다른 개별 소자들로 만들어진다. 작업 순서가 정해지면, 그 작업 순서에 사용될 개별 소자들이 또한 특정되고 MES 데이터베이스에 저장된다. 기판 로트들 및 웨이퍼 로트들과 같은 개별 소자들이 제조 공장에서 수신되면, 개별 소자들은 소자 제조자, 제조일 및 제조장소, 및 소자 로트에 할당되는 로트 번호와 같은 정보로 라벨(label)이 붙여진다. 이 정보는 수신할 때(또는 작업 순서에 사용되기 전의 일정한 시점에서) 스캔되어 MES 데이터베이스로 업로드된다. 따라서, 작업 순서가 정해지면, 그 작업 순서에 사용될 개별 소자들의 특정 로트 번호들도 또한 특정된다.
작업 순서가 시작될 때, 단계(100)에서 기판 로트가 그 작업 순서에 적절한 기판 로트인지를 검증하기 위해 기판 로트가 스캔된다. 그런 다음, 그 기판 로트로부터의 개개의 기판 스트립들이 처리될 수 있다. 예를 들어 PCB, 리드프레임(leadframe), 및/또는 TAB 테이프를 포함하여 다양한 서로 다른 기판들이 본 기술과 함께 사용될 수 있다는 것은 이해될 것이다. 도 7의 예는 리드프레임 기판들(204)(도 7에서는 그 중 하나가 표시되어 있음)의 스트립(200)을 도시한 것이다. 매우 다양한 기판들이 사용될 수 있지만, 도 7에 도시된 스트립(200)은 예를 들어 4×20 어레이로 80개의 기판들을 가지는 MicroSD 메모리 카드들에 대한 것일 수 있다. 도시된 스트립(200)은 오직 예일 뿐이며, 스트립(200)은 다른 형태, 크기, 및 구성으로 주어질 수 있다. 이하에서 기판들의 스트립이 서술되지만, 개개의 기판들은 다른 기판들일 수 있으며 대체가능한 것으로 기판들의 패널(panel), 롤(roll), 또는 다른 그룹의 형태를 가질 수 있다는 것은 이해될 것이다.
단계(102)에서, 각 스트립(200)(또는 기판들(204)의 다른 그룹)은 그것의 기판 로트 번호와 그 스트립(200)에 고유한 특정 ID로 레이저 마킹될 수 있다. 실시예들에서, MES 시스템은 카드 제조 공장 내의 다양한 툴들과 컴포넌트들로부터 데이터 및 피드백을 수신하고 그 정보를 MES 데이터베이스에 저장하는 제어 프로그램을 포함한다. MES 제어 프로그램으로 데이터 및 피드백을 제공하는 2개의 컴포넌트들은 레이저 마킹 스테이션(laser mark station)(318, 도 13)과 스캐너(320)이다.
단계(102)에서, 기판 처리와 관련된 레이저 마킹 스테이션(318)은 각 기판 스트립(200)에 대해 고유한 ID를 발생시키고 할당할 수 있다. 하나의 예로서, 레이저 마킹 스테이션은 기판 스트립들(200)이 연속적으로 처리될 때 연속적인 스트립 식별자들을 할당할 수 있다. 그런 다음, 레이저 마킹 스테이션(318)은 알고 있는 기판 로트 번호와 그것이 발생시킨 기판 스트립 ID로 각 기판을 레이저 마킹한다. 각 기판 스트립(200)에 대해 고유한 스트립 식별자는 MES 시스템 내의 다른 컴포넌트에 의해 발생될 수도 있다는 것은 이해될 것이다. 그런 다음, 그 컴포넌트는 고유한 기판 스트립 ID를 레이저 마킹 스테이션으로 보낼 수 있고, 레이저 마킹 스테이션은 기판 로트 및 기판 스트립 식별자로 각 기판 스트립(200)을 마킹한다.
기판 스트립(200)의 각 인스턴스(instance)는 기판 로트 번호(그 기판 로트의 모든 스트립들에 대해 총괄적임(generic))와 그 특정 스트립에 고유한 기판 스트립 식별자를 포함하는 레이저 마킹(202)을 포함할 수 있다. 도 7에서 기판 로트 번호와 고유한 스트립 식별자가 2자리(digit) 영숫자들의 쌍으로 도시되어 있다. 추가 실시예들에서, 기판 로트 번호 및/또는 고유한 스트립 식별자는 도 7에 도시된 것보다 더 많은 자릿수로 표현되거나 도 7에 도시된 것과 서로 다른 방식들로 표현될 수 있다는 것은 이해될 것이다.
제한적이지 않은 예로서, 2자리 영숫자 식별자(기판 로트 번호 및/또는 고유한 스트립 식별자의)의 각 자리는 33개의 가능한 값들을 가질 수 있다. 33개의 가능한 값들은 10개의 숫자값들(0 내지 9)과 알파벳의 23개의 글자들(B, O, 및 I는 각각 8, 0, 및 1과 혼동될 수 있기 때문에, B, O, 및 I를 제외한 A 내지 Z)로부터 주어진다. 따라서, 각 자리에 대하여 한 자리는 33개의 가능한 문자들 중 하나일 수 있다. 따라서, 2개의 자릿수는 한 기판 서브로트에 대하여 33×33=1089개의 가능한 고유한 식별들을 표현할 수 있고, 각 기판 서브로트에 대하여 1089개의 가능한 고유한 스트립 식별자들을 표현할 수 있다. 추가 실시예들에서, 2개의 자릿수는 33개의 가능한 값들보다 많거나 적은 값들을 가지는 자리들을 포함할 수 있다는 것은 이해될 것이다.
레이저 마킹(202)은 기판 로트 번호와 고유한 스트립 식별자 정보를 컴퓨터 스캐너에 의해 판독가능한 형태로 가지는 기계 판독가능한 코드(machine-readable code)를 더 포함할 수 있다. 도 7에 도시된 기계 판독가능한 코드는 2차원 행렬 코드(matrix code)이지만, 컴퓨터 판독가능한 코드는 기판 로트 번호와 고유한 스트립 식별자가 컴퓨팅 디바이스에 의해 이해되는 방식으로 인코딩될 수 있는 1차원 바코드(bar code) 또는 임의의 다른 마킹일 수 있다는 것은 이해될 것이다. 실시예들에서, 컴퓨터가 영숫자 텍스트(alphanumeric text)를 판독할 수 있다는 것을 고려할 수 있다. 이러한 실시예들에서, 텍스트 외의 별도의 행렬 코드나 다른 코드는 생략될 수 있다.
단계(102)의 마킹들은 레이저 또는 다른 공지의 인쇄 동작에 의해 이루어질 수 있다. 마킹하는 대신, 상기 정보를 포함하는 접착 라벨들이 각 기판 스트립(200)에 부착될 수도 있다. 도 7은 레이저 마킹(202)을 기판 스트립(200)의 왼쪽 상부 모서리에 도시하고 있다. 추가 실시예들에서 레이저 마킹(202)이 기판 스트립(200) 상의 다른 위치들에 제공될 수 있다는 것은 이해될 것이다.
단계(104)에서, 고유한 스트립 ID를 발생시킨 레이저 마킹 스테이션(318)은 각 기판 스트립에 할당된 고유한 ID를 MES 데이터베이스로 업로드할 수 있다. 알고 있는 기판 로트 번호와 수신된 고유한 스트립 ID를 이용하여, 각 기판 스트립(200)에 대해 별도의 레코드(record)가 MES 데이터베이스에서 생성될 수 있다. 각 레코드는 기판 로트, 기판 로트 이력(substrate lot history), 고유한 스트립 ID, 및 스트립(200) 상의 각 기판의 고유한 기판 ID를 포함할 수 있다. 위에서 언급된 바와 같이, 기판 로트가 처음 카드 제조 공장에 들어갈 때, 그 로트에 대한 ID 뿐만 아니라 그 로트에 대한 이력도 스캔되고 MES 데이터베이스에 업로드될 수 있다. 기판 로트 이력은 누가 기판 로트를 만들었는지, 언제 어디서 그것이 만들어졌는지와 같은 정보를 포함할 수 있다. 추가 실시예들에서, 이력 정보는 다른 정보를 포함할 수 있다. 기판 로트 ID 및 이력은 카드 제조 공장 내에서 수신될 때가 아니라 예를 들어 기판 로트가 사용을 위해 선택되는 때와 같이 다른 시간에 MES 데이터베이스로 업로드될 수도 있다.
언급된 바와 같이, 각 기판 스트립(200)에 대한 스트립 ID를 저장하는 것 이외에도, 단계(104)는 스트립(200) 상의 기판(204)의 각 인스턴스에 대한 고유한 ID를 저장하는 것을 더 포함한다. 작업 순서에 사용되는 기판의 타입이 알려져 있기 때문에, 제어 프로그램 또는 MES 시스템의 다른 양상은 기판 스트립(200) 상의 기판들의 위치를 기반으로 개개의 기판들을 식별하는 일정한 미리 정의된 방식을 사용하여 스트립(200) 상의 각 기판(204)에 대한 고유한 ID를 발생시킬 수 있다.
예를 들어, 도 7의 스트립(200) 상에 도시된 80개의 기판들(204)에 대하여, MES 제어 프로그램은 행(row)들에 대해서는 밑에서부터 시작하여 A 내지 D의 글자를 할당하고 열(column)들에 대해서는 왼쪽에서부터 시작하여 1 내지 20의 숫자를 할당하는 방식을 채택할 수 있다. 따라서, 2행, 4열의 기판은 B-4로서 식별될 수 있다. 대체가능한 것으로, 예를 들어 밑에서부터 첫번째 행은 1 내지 20의 숫자가 할당되고 밑에서부터 두번째 행은 21 내지 40의 숫자가 할당되는 등 각 위치에 대해 연속적으로 번호를 매기는 방식이 정의될 수 있다. 추가 실시예들에서, 각 기판은 다른 방식들에 의해 고유한 식별자를 할당받을 수 있다는 것은 이해될 것이다. 게다가, 언급된 바와 같이, 추가 예들에서 서로 다른 기판 스트립들은 서로 다른 형태 및 개수의 기판들을 가질 수 있다.
단계(106)에서, 예를 들어 솔더 도포(solder application), 세정(cleaning), 및 검사를 포함하여 수동 소자들의 연결 전에 기판 스트립(200)이 처리될 수 있다. 단계(108)에서, 임의의 이러한 공정 단계들은 MES 제어 프로그램에 의해 기판 스트립(200) 및/또는 특정 기판들(204)과 관련하여 MES 데이터베이스에 저장될 수 있다. 예를 들어 공정들이 언제 어디서 수행되었는지, 사용된 특정 툴들, 그 툴에 대한 유지 관리 기록, 및/또는 공정과 관련된 팹 인원를 포함하여 공정들에 관한 추가적인 정보도 또한 스트립(200) 및/또는 특정 기판(204)과 관련하여 저장될 수 있다.
동시에 또는 상이한 시간에, 반도체 디바이스의 생산에 사용되는 웨이퍼 피스들의 유사 식별, 저장, 및 처리도 또한 수행될 수 있다. 배경기술 부분에서 설명된 바와 같이, 반도체 디바이스에 부착될 다이 스택의 각 다이에 대해 별도의 웨이퍼 로트가 사용될 수 있다. 단계(110)에서, 각 웨이퍼 로트의 각 웨이퍼 피스가 식별될 수 있다. 실시예들에서, 예를 들어 기판 스트립들에 대하여 위에서 서술된 바와 같이 웨이퍼 제조자에 의해서나 아니면 카드 제조 공장 내에서 마킹 공정을 사용하여 고유한 ID가 각 웨이퍼 피스 상에 마킹될 수 있다. 추가 실시예에서, 각 웨이퍼 피스를 마킹하는 대신에, 웨이퍼 피스는 웨이퍼 서브로트 내에서 다른 웨이퍼 피스들에 대한 상대적인 수직 위치(예컨대, 서브로트의 위에서부터 9번째 웨이퍼 피스)에 의해 고유하게 식별될 수 있다.
단계(112)에서, 웨이퍼 상의 각 다이에 대해 웨이퍼 서브로트, 웨이퍼 로트 이력, 서브로트의 각 웨이퍼 피스에 대한 웨이퍼 피스 ID, 및 웨이퍼 피스 상의 각 다이에 대한 다이 ID를 포함하는 레코드가 MES 데이터베이스에 생성될 수 있다. 이는 하나 이상의 메모리 다이 웨이퍼 서브로트들/마더 로트 및 제어기 다이 웨이퍼 로트를 포함하여 디바이스 제조 공정에 사용되는 각 웨이퍼 서브로트에 대해 일어난다. 실시예들에서, 위에서 언급된 바와 같이, 웨이퍼 로트가 처음 카드 제조 공장으로 들어갈 때, 그 로트에 대한 MES 웨이퍼 로트 뿐만 아니라 그 로트에 대한 이력도 스캔되고 MES 데이터베이스에 업로드될 수 있다. 웨이퍼 로트 이력은 누가 웨이퍼 로트를 만들었는지, 언제 어디서 그것이 만들어졌는지와 같은 정보를 포함할 수 있다. 추가 실시예들에서, 이력 정보는 다른 정보를 포함할 수 있다. MES 웨이퍼 로트 ID 및 이력은 카드 제조 공장 내에서 수신될 때가 아니라 예를 들어 웨이퍼 서브로트가 사용을 위해 선택되는 때와 같이 다른 시간에 MES 데이터베이스로 업로드될 수도 있다.
단계(112)는 웨이퍼 피스 ID와 다이 ID를 저장하는 것을 더 포함한다. 단계(110)에서 서술된 바와 같이, MES 제어 프로그램은 고유한 ID를 이용하거나 또는 식별된 웨이퍼 서브로트 내의 그 위치에 의해 각 웨이퍼 피스를 식별한다. MES 제어 프로그램은 또한 웨이퍼 피스 식별자가 발생될 때 웨이퍼 피스 식별자를 저장할 수 있다. 웨이퍼 피스 상의 특정 다이의 식별에 대해서, MES 제어 프로그램은 (x,y) 좌표에 의해 웨이퍼 피스 상에서 모든 다이의 위치들을 서술하는 미리 정의된 방식을 사용하여 이것들을 저장할 수 있다. 대체가능한 것으로, 구면 좌표(spherical coordinates) (r, θ)가 웨이퍼 피스 상의 다이 위치들을 정의하는 데 사용될 수 있다. 웨이퍼 피스 상의 위치에 의해서나 또는 웨이퍼 피스 상의 각 다이에 할당된 고유한 ID에 의하는 것을 포함하여 웨이퍼 피스 상의 특정 다이를 식별하는 다른 방법들도 고려되어 진다.
단계(114)에서, 예를 들어 백그라인드, 다이싱, 검사, 및 세정을 포함하여 웨이퍼 피스가 처리될 수 있다. 단계(116)에서, 임의의 이러한 공정 단계들은 MES 제어 프로그램에 의해 웨이퍼 피스 및/또는 웨이퍼 피스 상의 다이와 관련하여 MES 데이터베이스에 저장될 수 있다. 예를 들어 공정들이 언제 어디서 수행되었는지, 사용된 특정 툴 또는 툴들, 그 툴(들)에 대한 유지 관리 기록, 및/또는 공정들과 관련된 팹 인원를 포함하여 공정들에 관한 추가적인 정보도 또한 웨이퍼 피스 및/또는 웨이퍼 피스 상의 다이와 관련하여 저장될 수 있다.
아래에서 설명되는 바와 같이, 도 4 및 도 5에 대하여 위에서 서술된 실시예들은 반도체 디바이스 내에서 사용되는 개별 소자들의 역방향 트레이서빌리티에 대한 최대 해상도(resolution)를 가능하게 한다. 최대 해상도가 요구되지 않는 추가 실시예들에서, 위에서 서술된 개별 소자 식별 및 저장 단계들 중 하나 이상이 생략될 수 있다. 게다가, 도 4 및 도 5에 대하여 위에서 서술된 단계들 중 적어도 일부는 예를 들어 개별 소자들이 반도체 디바이스로 함께 조립될 때와 같이 나중의 제조 단계에서 수행될 수도 있는데, 이는 도 6의 순서도와 관련하여 이제 서술될 것이다.
단계(120)에서, 패시브와 스트립(200) 상의 다이를 수신할 그 다음 기판(204)이 선택된다. 만일 아직 수행되지 않았다면, 기판 로트 번호, 스트립 ID, 및 이 기판(204)의 위치가 MES 제어 프로그램에 의해 MES 데이터베이스에 저장된다. 단계(122)에서, 선택된 기판(204) 상에 실장될 각 수동 소자에 대한 고유한 식별자가 선택된 기판(204)과 관련하여 MES 데이터베이스에 저장될 수 있다. 예를 들어 저항 및/또는 커패시터를 포함하여 패시브는 그 자신의 고유한 식별자를 가질 수 있는데, 이러한 식별자는 패시브가 실장될 기판(204)과 관련하여 MES 데이터베이스로 스캔되거나 아니면 팹 인원에 의해 입력된다. 그런 다음, 단계(124)에서, 수동 소자들은 선택된 기판(204) 상에 표면 실장될 수 있고 리플로우될 수 있다.
단계(126)에서, KGD 맵을 기반으로 기판(204) 상에 실장할 다이가 선택된다. MES 웨이퍼 서브로트로부터의 단일 웨이퍼 피스에 대한 KGD 맵 표현이 도 8에 도시되어 있다. 언급된 바와 같이, 반도체 디바이스들은 서로 다른 개수의 반도체 다이를 포함할 수 있으며, 기판(204) 상의 다이 스택에 실장될 각 다이에 대해 별도의 웨이퍼 서브로트가 사용될 수 있다. 따라서, 예를 들어 기판(204) 상에 실장될 메모리 다이가 2개, 4개, 또는 8개 있을 경우, 다이를 기판으로 공급하는 MES 웨이퍼 서브로트들이 각각 2개, 4개, 또는 8개 있을 수 있다. 각 MES 웨이퍼 서브로트에서 각 웨이퍼 피스의 KGD 맵이 있을 수 있으며, 이 KGD 맵들은 제조자가 실시한 테스트를 기반으로 웨이퍼 피스 제조자에 의해 제공된다.
도 8은 복수의 반도체 다이(208)(도 8에서는 그 중 하나에 번호가 매겨져 있음)를 가지는 웨이퍼 피스(206)의 한 예를 도시한 것이다. KGD 맵에서 다이의 양호한 정도(goodness)가 웨이퍼 피스(206) 상의 각 다이(208)와 관련하여 영숫자 코드들로 표현될 수 있다. 이 예에서, 0,0은 흠이 발견되지 않은 다이를 나타낼 수 있고, A,A는 최소 흠을 가진 양호한 다이(good die)일 수 있으며, 1,1은 기판(204) 상에 실장을 위해 선택되어서는 안 되는 불량 다이(bad die)를 나타낼 수 있다. 특정한 웨이퍼 피스(204) 상의 다이의 양호한 정도를 표현하기 위해 임의의 다른 다양한 방식들이 KGD 맵에 의해 사용될 수 있다는 것은 이해될 것이다.
단계(126)에서 서로 다른 MES 웨이퍼 로트들의 웨이퍼 피스들로부터 선택되는 다이는 다수의 서로 다른 기준들을 기반으로 선택될 수 있다. 한 실시예에서, 먼저 각각의 MES 웨이퍼 서브로트들의 웨이퍼 피스들로부터 완전무결한(flawless) 다이(0,0)가 선택되고 기판들(204) 상에 함께 부착될 수 있다. 오직 완전무결한 다이만을 가지는 기판들은 아마도 최고 품질의 반도체 디바이스들일 것이다. 아래에서 설명되는 바와 같이, 본 기술의 한 양상은 최고 품질의 반도체 다이를 가지는 반도체 디바이스들을 식별하고 구분할 수 있도록 하는 것이다. 그런 다음, 이들 디바이스들은 OEM 생산자로 선적되거나 다른 프리미엄 제품 생산자들로 선적될 수 있다. 단일 반도체 디바이스에 실장하기 위해 오직 완전무결한 다이만을 선택하는 것은 그 디바이스가 최고 품질을 가질 가능성을 최적화할 수 있다. 만일 각각의 서브로트들의 하나 이상의 웨이퍼 피스들로부터 완전무결한 다이가 소진되었다면, 차상위의 양호한 다이(A,A)가 사용될 수 있다. 추가 실시예들에서, 소정의 반도체 디바이스 내에 부착하기 위해 선택되는 다이는 다른 다양한 기준들을 기반으로 선택될 수 있다는 것은 이해될 것이다.
단계(128)에서, 선택된 다이가 실장될 기판(204)과 관련하여 MES 웨이퍼 서브로트, 웨이퍼 피스 ID, 및 웨이퍼 피스 상에서 선택된 다이 위치가 저장될 수 있다. 이는 서로 다른 서브로트들로부터 기판 상에 실장될 각 다이에 대해 행해질 수 있다. 단계(128)에서, 소정의 기판 상에 실장될 모든 다이가 그 기판과 관련하여 식별되고 저장된 후에, 단계(130)에서, 다이가 기판 상에 실장될 수 있다. 대체가능한 실시예들로, 단계들(128, 130)의 순서가 뒤바뀔 수 있다. 다이는 예를 들어 공지의 접착성(adhesive) 또는 공융(eutectic) 다이 본딩 공정에서 다이 부착 접착제를 통해 기판에 실장될 수 있다.
일단 다이 및/또는 패시브가 기판 상에 실장되었다면, 그 어셈블리는 반도체 디바이스로 여겨질 수 있다(아래에서 설명되는 바와 같이 그것이 마감된 패키지가 되기 전에 추가 처리 단계들이 수행되더라도). 이 시점에서, 각 반도체 디바이스에 고유한 디바이스 ID를 할당하는 것이 가능하다. 하지만, 뒤에서 설명되는 바와 같이, 대체가능한 것으로, 고유한 디바이스 ID의 할당은 예를 들어 레이저 마킹 단계(142)와 관련된 나중의 공정에서 수행될 수 있다.
단계(136)에서, 기판들 상에 형성된 반도체 디바이스들은 각 디바이스 반도체 다이(208) 상의 다이 본딩 패드(die bond pad)들을 기판(204) 상에 형성된 컨택 패드(contact pad)들로 와이어 본딩하기 위한 와이어 본딩 공정을 거칠 수 있다. 배경기술 부분에서 언급된 바와 같이, 이 공정은 상대적으로 시간 소모적이다. 따라서, MES 어셈블리 로트는 MES 어셈블리 서브로트들로 세분될 수 있다. MES 데이터베이스에서 각 디바이스에 대한 정보는 각 디바이스가 이송되는 특정한 어셈블리 서브로트 및 공정 툴을 반영하도록 업데이트될 수 있다.
와이어 본딩 단계(136) 다음에, 각각의 어셈블리 서브로트들의 디바이스들은 단계(138)에서 몰딩 화합물로 봉합(encapsulation)될 수 있고, 단계(140)에서 고유한 디바이스 ID를 할당받을 수 있고, 단계(142)에서 식별자로 레이저 마킹될 수 있고(단계들(140, 142)은 아래에서 더욱 상세히 설명됨), 단계(144)에서 별도의 반도체 디바이스들로 싱귤레이션될 수 있고, 단계(148)에서 검사될 수 있다. 배경기술 부분에서 논의된 바와 같이, 각각의 서브로트들은 단계들(138, 140, 142, 144, 및/또는 148)에 대해 분리된 채로 있을 수 있다. 대체가능한 것으로, 이들 단계들 중 하나에서, 어셈블리 서브로트들 중 하나 또는 일부는 재결합될 수 있으며, 또는 모든 어셈블리 서브로트들이 원래의 어셈블리 로트로 재결합될 수 있다.
각 디바이스에 고유한 디바이스 ID를 할당하는 단계(140)와 그 고유한 디바이스 ID를 디바이스 상에 레이저 마킹하는 단계(142)는 모두 디바이스 마킹과 관련된 레이저 마킹 스테이션(318)에 의해 수행될 수 있다. 도 9는 봉합, 싱귤레이션, 및 레이저 마킹 후의 반도체 디바이스(210)의 평면도를 도시한 것이다. 레이저 마킹은 로고(212)와, 디바이스와 관련된 고유한 ID의 영숫자 표현(214)을 포함할 수 있다. 실시예들에서, 로고(212)는 생략될 수도 있다. 고유한 디바이스 ID 표현(214)은 다음의 포맷을 가질 수 있다.
YWWDMLLXXX
Y: 연(year)의 마지막 자리
WW: 연에서 주수(week #)
D: 주에서 일(day)(1 내지 7)
M: 카드 제조 공장
LL: 각 MES 어셈블리 서브로트를 지정하는 2자리 영숫자 ID
XXX: 동일한 날짜, 장소, 및 MES 어셈블리 서브로트 정보를 가지고 만들어진 각 디바이스를 구별하는 고유한 3자리 영숫자 ID
고유한 ID 표현(214)에서 처음 7자리는 각 디바이스에 대해 MES 시스템이 알고 있다. 마지막 3자리는 예를 들어 레이저 마킹 스테이션이 각 디바이스를 마킹할 때 레이저 마킹 스테이션에 의해 발생되고 할당될 수 있다. 하나의 예로서, 레이저 마킹 스테이션은 디바이스들(210)이 연속적으로 처리될 때 연속적인 디바이스 식별자들을 할당할 수 있다. 그런 다음, 10자리의 고유한 ID는 MES 데이터베이스에서 특정 디바이스(210)를 고유하게 식별하는 수단으로서 MES 제어 프로그램에 의해 MES 데이터베이스에 저장될 수 있다. 레이저 마킹 스테이션에 의해 발생되는 마지막 3자리 대신에, MES 시스템 내의 또 다른 컴포넌트에 의해 각 디바이스(210)에 대한 고유한 디바이스 식별자가 발생될 수 있다는 것은 이해될 것이다. 그런 다음, 그 컴포넌트는 고유한 디바이스 ID를 레이저 마킹 스테이션으로 보낼 수 있고, 레이저 마킹 스테이션은 10자리의 디바이스 식별자로 각 디바이스를 마킹한다.
고유한 ID 표현(214)의 끝에서 3자리는 날짜, 장소 및 MES 어셈블리 서브로트에 대해 각 디바이스를 고유하게 식별하기 위해 얼마나 많은 자릿수가 필요한지에 따라 3개보다 더 많거나 더 적을 수 있다. 제한적이지 않은 예로서, 예를 들어 서브로트 번호 LL과 할당된 자리들 XXX와 같은 자리들 중 임의의 것은 위에서 서술된 바와 같이 33개의 가능한 값들(10개의 숫자값들과 알파벳의 23개의 글자들(B, O, 및 I를 제외한 A 내지 Z))을 가질 수 있다. 따라서, 예를 들어 서브로트 번호 LL은 1089개의 서브로트들을 고유하게 식별할 수 있고, 할당된 3자리 코드는 소정의 서브로트 내에서 거의 36,000개의 디바이스들을 고유하게 식별할 수 있다. 추가 실시예들에서, 소정의 자리는 더 많거나 더 적은 개수의 값들을 표현할 수 있다는 것은 이해될 것이다. 추가 실시예들에서, 고유한 ID 표현(214)이 그 표현을 갖는 반도체 디바이스(210)를 고유하게 식별하는 한, 추가적인 정보 또는 대체가능한 정보가 고유한 ID 표현(214) 내에 포함될 수 있다는 것도 또한 이해될 것이다. 예를 들어, 표현(214)에서 날짜 정보는 상이한 방법으로 표현될 수 있다는 것이 인지될 것이다.
상기 마킹은 영숫자 표현(214)과 동일하지만 기계 판독가능한 형태의 정보를 가지는 코드(218)를 더 포함한다. 기계 판독가능한 코드(218)는 2차원 행렬 코드일 수 있지만, 컴퓨터 판독가능한 코드는 기판 로트 번호와 고유한 스트립 식별자가 컴퓨팅 디바이스에 의해 이해되는 방식으로 인코딩될 수 있는 1차원 바코드 또는 임의의 다른 마킹일 수 있다는 것은 이해될 것이다. 컴퓨터가 영숫자 텍스트를 판독할 수 있는 실시예들에서, 텍스트 외의 별도의 행렬 코드나 다른 코드는 생략될 수 있다.
로고(212), 표현(214), 및/또는 코드(218)는 레이저 또는 다른 공지의 인쇄 동작에 의해 만들어질 수 있다. 마킹하는 대신, 상기 정보를 포함하는 접착 라벨들이 각 반도체 디바이스(210)에 부착될 수도 있다. 도 9에 도시된 로고(212), 표현(214), 및 코드(218)의 위치들은 오직 예일 뿐이고, 각각의 위치는 서로 다른 위치들로 이동될 수도 있다. 추가 실시예들에서, 로고(212), 표현(214), 및 코드(218) 중 하나 이상은 반도체 디바이스(210)의 뒷면에 위치될 수 있다.
디바이스(210)의 표면에 영숫자 표현(214)과 코드(218)를 모두 제공하는 것이 도움이 되지만, 추가 실시예들에서 이들 중 하나 또는 다른 것이 생략될 수 있다는 것은 이해될 것이다. 위에서 언급된 바와 같이, 컴퓨팅 디바이스가 영숫자 표현을 판독하고 이해할 수 있는 경우에 코드(218)는 생략될 수 있다. 대체가능한 것으로, 보다 시간 소모적이더라도, 코드(218)가 생략될 수 있으며 팹 인원이 MES 제어 프로그램과 연계되는 키보드나 다른 입력 디바이스를 통해 영숫자 표현을 입력할 수 있다. 유사하게, 사람들이 영숫자 표현(214)을 읽을 수 있도록 하는 것이 유용하지만, 일단 코드(218)가 스캔되면 사람들이 고유한 ID를 식별할 수 있는 경우에는 그것은 생략될 수도 있다.
레이저 마킹 스테이션에 의해 3자리 코드 XXX가 디바이스에 할당된 후에, 레이저 마킹 스테이션은 3자리 코드를 업로드할 수 있으며, 그러면 MES 시스템은 각 디바이스에 대해 고유한 10자리 식별자를 가진다. 그런 다음, 고유한 10자리 식별자는 공정에서 각 특정 디바이스를 고유하게 식별할 수 있도록 MES 데이터베이스에 저장될 수 있다.
이제 도 10을 보면, MES 데이터베이스는 모든 처리된 디바이스들에 관한 모든 관련 정보의 역방향 트레이서빌리티를 위해 그것이 필요로 하는 모든 데이터를 구비한 테이블(220)을 가질 수 있다. 예를 들어, 이 정보는 각 디바이스에 포함되는 특정 개별 소자들(웨이퍼 로트, 기판 로트, 또는 수동 소자 로트가 아니라)을 포함할 수 있다. 도 10에 도시된 바와 같이, MES 데이터베이스는 디바이스에 대한 고유한 ID와 더불어 고유한 디바이스 ID와 관련하여 다음의 정보를 함께 저장할 수 있다.
Figure 112016023811039-pat00001
디바이스가 속하는 MES 어셈블리 서브로트
Figure 112016023811039-pat00002
기판 로트 번호, 스트립 ID, 및 식별된 스트립 상의 위치
Figure 112016023811039-pat00003
MES 웨이퍼 서브로트 번호, 웨이퍼 피스 ID, 및 제1 다이에 대한 웨이퍼 피스 상의 다이 위치
Figure 112016023811039-pat00004
MES 웨이퍼 서브로트 번호, 웨이퍼 피스 ID, 및 제2 다이에 대한 웨이퍼 피스 상의 다이 위치
...
Figure 112016023811039-pat00005
MES 웨이퍼 서브로트 번호, 웨이퍼 피스 ID, 및 제n 다이(n-다이 스택에서)에 대한 웨이퍼 피스 상의 다이 위치
도 10의 실시예에서, 수동 소자들에 관한 구체적 정보는 테이블(220)에 도시되어 있지 않지만, 추가 실시예들에서 이 정보가 포함될 수도 있다.
특정 개별 소자(다이, 기판, 및/또는 패시브)와 특정 고유한 디바이스 ID의 관련성을 이용하여, 개별 소자들에 관한 모든 상기 저장된 정보는 그 고유한 디바이스 ID에 의해 특정 반도체 디바이스와 관련될 수 있다. 위에서 언급된 바와 같이, 개별 소자들이 반도체 디바이스로 조립되기 전에 개별 소자들에 관하여 풍부한 정보가 발생되고 저장된다. 일단 고유한 디바이스 ID가 반도체 디바이스에 대해 발생된다면, 그 디바이스의 개별 소자들에 대한 모든 저장된 정보는 MES 데이터베이스에서 그 고유한 디바이스 ID와 관련될 수 있다. 따라서, 예를 들어, 디바이스의 고유한 ID를 사용하면, 다음 정보가 MES 데이터베이스로부터 쉽고 빠르게 액세스될 수 있다.
Figure 112016023811039-pat00006
디바이스에서 사용되는 반도체 다이(메모리 및 제어기)에 대해
Figure 112016023811039-pat00007
제조자
Figure 112016023811039-pat00008
언제 어디서 제조되었는지
Figure 112016023811039-pat00009
언제 디바이스 제조 공장에서 수신되었는지
Figure 112016023811039-pat00010
언제 어디서 백그라인드, 다이싱, 및 다른 처리 단계들이 수행되었는지(아직 웨이퍼 피스의 일부인 동안 또는 그 이후에) 그리고 누구에 의해 수행되었는지
Figure 112016023811039-pat00011
웨이퍼 상의 어디에 다이가 위치되었는지(위에서 서술된 바와 같이)
Figure 112016023811039-pat00012
디바이스에서 사용되는 기판에 대해
Figure 112016023811039-pat00013
제조자
Figure 112016023811039-pat00014
언제 어디서 제조되었는지
Figure 112016023811039-pat00015
언제 디바이스 제조 공장에서 수신되었는지
Figure 112016023811039-pat00016
언제 어디서 표면 실장 및 다른 처리 단계들이 수행되었는지(아직 웨이퍼 피스의 일부인 동안 또는 그 이후에) 그리고 누구에 의해 수행되었는지
Figure 112016023811039-pat00017
스트립 상의 어디에 다이가 위치되었는지(위에서 서술된 바와 같이)
Figure 112016023811039-pat00018
디바이스에서 사용되는 패시브들에 대해
Figure 112016023811039-pat00019
제조자
Figure 112016023811039-pat00020
언제 어디서 제조되었는지
Figure 112016023811039-pat00021
언제 디바이스 제조 공장에서 수신되었는지
Figure 112016023811039-pat00022
언제 어디서 표면 실장되고 다른 처리 단계들이 수행되었는지 그리고 누구에 의해 수행되었는지
개별 소자들에 관한 상기 정보는 도 10에 도시된 정보와 함께 저장될 수 있으며, 또는 그것은 MES 데이터베이스에서 도 10에 도시된 정보와 상호 참조될 수 있다. 상기 정보를 이용하여, MES 데이터베이스는 소정의 반도체 디바이스 내의 모든 개별 소자들에 대하여 완전한 역방향 트레이서빌리티를 제공할 수 있다. 이 정보는 디바이스의 고유한 ID를 알면 액세스될 수 있으며, 디바이스의 고유한 ID는 위에서 설명된 바와 같이 디바이스 상에 바로 인쇄된다(인간이 읽을 수 있는 포맷과 기계 판독가능한 포맷 모두로). 도 10에 도시되고 위에서 서술된 정보는 반도체 디바이스 및 그것의 개별 소자들에 관하여 MES 데이터베이스에 저장될 수 있는 정보를 완전히 빠짐없이 리스트한 것으로 의도된 것은 아니다. 추가 실시예들에서, 추가적인 정보 및/또는 대체가능한 정보도 또한 고유한 디바이스 ID와 관련하여 저장될 수 있다.
역방향 트레이서빌리티 이외에도, 각 디바이스(210)를 고유하게 식별하는 것은 또한 순방향 트레이서빌리티를 가능하게 한다. 각 공정 툴(또는 이러한 각 공정 툴과 관련된 인원)은 MES 제어 프로그램과 통신하는 스캐너(320)를 가질 수 있다. 소정의 툴에 있는 스캐너는 디바이스(210)의 행렬 코드(218)를 스캔하며, MES 제어 프로그램은 디바이스(210)가 그 툴에서 공정 또는 테스트를 거치고 있다는 것을 가리키기 위해 MES 데이터베이스를 업데이트한다. 스캐너는 한번에 하나의 디바이스(210)를 스캔할 수 있으며, 또는 스캐너는 잠재적으로 한번에 다수의 디바이스들(210)의 코드(218)를 스캔할 수 있다.
일단 소정의 공정 툴(제조 또는 테스트)에서 디바이스를 스캔하면, MES 제어 프로그램은 디바이스의 고유한 ID 번호와 관련하여 공정 단계 뿐만 아니라 공정 단계들에 대한 정보를 기록할 수 있다. 이 기록된 정보는 예를 들어 디바이스가 공정을 거친 날짜 및 시간, 공정을 수행하는 툴과 관련된 인원, 공정 툴의 유지 관리 기록, 및 다른 매우 다양한 정보를 포함할 수 있다. 따라서, 디바이스가 거치는 모든 공정들에 대하여 고유한 디바이스 ID를 스캔함으로써 고유한 디바이스 ID는 디바이스가 제조 및 테스트 공정들을 이동할 때 디바이스(210)에 대한 완전한 순방향 트레이서빌리티를 제공한다.
이제 도 11을 보면, 디바이스들(210)의 싱귤레이션 및 마킹 후에, 디바이스들(210)은 메모리 테스트 및 카드 테스트를 거칠 수 있다. 메모리 테스트의 경우, 몇몇 어셈블리 서브로트들이 효율적인 테스트 및 장비 이용을 위해 N 대 1 통합되어 더욱 큰 테스트 로트로 결합될 수 있다. 하나의 예로서, 25개의 어셈블리 서브로트들이 단일 테스트 로트로 결합될 수 있지만, 추가 예들에서는 더 많거나 더 적은 개수의 어셈블리 서브로트들이 결합될 수 있다. 단계(150)에서, 통합된 테스트 로트는 메모리 테스트를 거칠 수 있다. 메모리 테스트는 가능하면 고온 및 저온들에서 테스트 로트의 각 디바이스(210)에 대한 복수의 읽기/쓰기 동작들을 포함할 수 있다. 단계(150)에서 메모리 테스트는 예를 들어 번인과 같은 다른 테스트 또는 대체가능한 테스트를 포함할 수 있다.
배경기술 부분에서 설명된 바와 같이, 메모리 테스트(150)는 테스트 로트의 반도체 디바이스들을 비닝(binning)하도록 하며, 디바이스들은 물리적으로 서로 다른 빈(bin)들로 분리된다. 한 예로, 7개의 빈들이 있을 수 있으며, 빈 1 내지 빈 4의 디바이스들은 테스트 동작(들)에 만족스럽게 합격한 것으로 여겨지고, 빈 5 내지 빈 7의 디바이스들은 그렇지 못한 것이다. 테스트에 합격한 빈 1 내지 빈 4와 재테스트를 필요로 하는 빈 5 내지 빈 7을 사용하는 7개의 빈들의 실시예는 오직 예일 뿐이다. 메모리 테스트에 만족스럽게 합격한 디바이스들과 그렇지 못한 것들을 구별하는 다른 다양한 비닝 및 분류가 사용될 수 있다.
단계(156)에서, 만일 임의의 디바이스가 빈 5 내지 빈 7에 처하게 되면, 단계(158)에서 디바이스 ID가 스캔되고, MES 데이터베이스에서 그 디바이스에 대한 레코드가 다른 논리적 파티션(logical partition)으로 이동된다(아직 MES 데이터베이스 내에 있지만, 다른 저장 레코드들의 세트 내에 있음). 따라서, 불량 디바이스들을 식별하고 불량 디바이스들에 대한 레코드들을 새로운 위치로 이동시키는 단계들(156, 158, 160)은 전반적으로 서로 다른 2개의 디바이스 분류들을 만든다. 메모리 테스트에 합격한 디바이스들에 대한 데이터베이스 레코드들은 데이터베이스에서 바뀌지 않은 채로 남아 있다. 이들 디바이스들은 본 명세서에서 프라임 테스트 서브로트(prime test sublot)로 지칭되며, 아래에서 설명되는 바와 같이 카드 테스트로 운반된다.
반면에, 빈 5 내지 빈 7에 처한 디바이스들에 대한 레코드들은 그것들의 빈을 기록하기 위해 스캔되고, 그 디바이스들에 대한 레코드들은 새로운 데이터베이스 위치들로 옮겨진다. 예를 들어 날짜 및 시간, 테스트 인원 등을 포함하여 다른 정보도 또한 상기 레코드들과 함께 새로운 위치들에 저장될 수 있다. 위에서 설명된 바와 같이, 개개의 디바이스들에 대한 레코드들은 그것들의 고유한 ID 번호에 의해 식별될 수 있다. 서로 다른 데이터베이스 위치들로 분리함으로써, 어느 디바이스들이 메모리 테스트 단계들에서 좋은 성능을 보였고 어느 디바이스들이 그렇지 못했는지가 쉽게 드러날 수 있다.
단계(162)에서, 결국 빈 5 내지 빈 7에 처하게 된 디바이스들은 리클레임(reclaim)을 거칠 수 있으며, 그것들은 단계(150)에서 재테스트된다. 배경기술 부분에서 언급된 바와 같이, 재테스트 유형은 디바이스가 어느 빈으로 분류되었는지에 따라 달라질 수 있다. 재테스트 후에, 디바이스들은 다시 비닝되고, 불량 디바이스들은 스캔된다. 두 번째로 비닝에 실패한 이들 디바이스들에 대한 데이터베이스 레코드들은 다시 새로운 데이터베이스 위치로 옮겨질 수 있다. 이 시스템에 의해, MES 데이터베이스는 소정의 디바이스가 테스트 단계(150)에서 어떤 성능을 보였는지에 대한 신속한 레코드를 가질 것이다. 디바이스가 여러 번 실패하는 경우, 각 인스턴스와 결과적인 비닝이 그 디바이스와 관련하여 저장될 것이다. 본 시스템은 MES 제어 프로그램이 다양한 실시간 데이터를 제공할 수 있도록 한다. 하나의 양상에서, MES 제어 프로그램은 디바이스가 소정의 횟수만큼 테스트 단계(150)를 실패한 때를 표시할 수 있으며, 이 경우에 그 디바이스는 추가 테스트에서 제거될 수 있다.
단계들(150 내지 162)의 시스템에서, 오직 테스트에 불합격한 디바이스들만이 스캔된다. 이는 합격한 디바이스들은 전형적으로 아주 많은 개수의 디바이스들일 것이고 이들 디바이스들은 스캔될 필요가 없다는 점에서 장점이 있다. 하지만, 추가 실시예들에서, 테스트 후에 모든 디바이스들이 스캔될 수도 있으며, 그것들의 비닝에 관한 정보도 또한 데이터베이스에 추가될 수 있다. 실시예들에서, 불량 디바이스의 레코드들을 제거하는 대신에, 모든 레코드들이 데이터베이스의 원래의 위치 내에 남겨질 수 있지만, 그 레코드는 테스트 결과를 반영하도록 업데이트된다. 다시 정리하면, 오직 불량 디바이스들만이 스캔될 수 있고 그 레코드가 업데이트될 수 있거나, 아니면 모든 디바이스들이 스캔될 수 있고 그 레코드가 업데이트될 수 있다.
테스트 단계(150)에 합격한 디바이스들(210)의 경우(빈 1 내지 빈 4), 그 디바이스들은 단계(166)에서 카드 테스트를 위해 카드 테스트 로트로 결합될 수 있다. 카드 테스트 단계들은 메모리 테스트 단계들과 유사할 수 있지만, 예를 들어 디바이스들(210)이 다운로드된 콘텐츠를 어떻게 취급하는지를 보기 위한 것과 같이, 추가적인 테스트들 또는 상이한 테스트들이 실행된다. 단계(166)에서 디바이스들(210)은 카드 테스트를 받고, 단계(168)에서 디바이스들이 어떤 성능을 보이는지에 따라 비닝된다. 이 비닝은 메모리 테스트 단계에서와 동일하거나 상이한 과정에 의할 수 있다. 단계(170)에서 불량 디바이스들이 스캔될 수 있고, 단계(174)에서 그 레코드들이 비닝 정보와 함께 새로운 데이터베이스 위치로 옮겨질 수 있다. 단계(178)에서 이들 디바이스들은 리클레임될 수 있고, 공정이 반복될 수 있다. 매번 디바이스(210)는 리클레임을 거치며, 불합격시 그 레코드는 리클레임 정보와 함께 새로운 위치로 옮겨질 수 있다.
카드 테스트에 합격한 디바이스들(210)은 단계(176)에서 최종 라벨링 또는 처리를 거칠 수 있는데, 이 시점에서 디바이스들(210)은 선적(shipping)할 준비가 된 마무리된 반도체 패키지들이다. 본 기술의 한 양상은 가장 좋은 디바이스들을 식별할 수 있도록 하는 것이다. 즉, 각 디바이스의 추적 및 그 디바이스에 대한 저장 정보를 고려하면, MES 제어 프로그램은 예를 들어 오직 완전무결한 반도체 다이(KGD 맵에서 0,0)만을 가지는 디바이스들 및/또는 리클레임 없이 메모리 테스트와 카드 테스트에 합격한 디바이스들을 식별할 수 있다. 이들 디바이스들은 단계(180)에서 더 높은 성능을 요구하는 고객들에 판매하기 위해 구분될 수 있다. 나머지 양질의 디바이스들은 다른 곳에 판매될 수 있다. 유사하게, 몇 차례 리클레임 후에 메모리 테스트 및/또는 카드 테스트에 합격한 디바이스들은 예를 들어 보다 낮은 가격에 판매되도록 구분될 수 있다. 추가 실시예들에서, 구분(segregation) 단계(180)는 생략될 수 있다.
도 12는 반도체 디바이스가 거쳐간 모든 공정 툴들과 반도체 디바이스가 거쳐간 모든 테스트 과정들에 대한 레코드들을 더 포함하는 테이블(220)을 도시한 것이다. (테이블(220)은 또한 도 9의 테이블(220)에 도시된 모든 개별 소자 정보를 포함할 수 있지만, 명확성을 위해 생략되어 있다.) 테이블(220)은 테스트 동작 동안 반도체 디바이스가 거쳐간 각 리클레임 공정에 대한 레코드들을 더 가질 수 있다. 위에서와 같이, 도 12의 테이블(220)은 오직 예일 뿐이며, 추가 실시예들에서 추가적인 정보 또는 상이한 정보를 포함할 수 있다.
본 시스템은 반도체 디바이스가 제조 공정을 통해 이동함에 따라 반도체 디바이스 및 그 개별 소자들에 대한 완전한 역방향 및 순방향 트레이서빌리티를 제공하며, 본 시스템은 이런 트레이서빌리티를 실시간으로 제공한다. 이러한 시스템은 종래의 추적 및 트레이서빌리티 시스템으로 가능했던 것보다 더 나은 해상도를 제공한다. 배경기술 부분에서 논의된 바와 같이, 종래의 트레이서빌리티 시스템들은 각 디바이스와 관련된 고유한 ID를 가지지 않았고, 디바이스에서 사용된 특정 개별 소자들(다이, 기판 및/또는 패시브)을 추적 및 역추적하는 능력을 가지지 않았다. 결과적으로, 제조 후에 디바이스에 문제가 검출되었을 때, 종래의 시스템들은 그 문제를 발견하기에 제한된 능력을 가지고 있었다. 선행 기술의 시스템들은 MES 어셈블리 로트들을 식별할 수 있도록 했으며, 이로부터 소정의 디바이스가 어떤 공정을 거쳐갔는지가 결정될 수 있었다. 이로부터, 추가 조사를 통해 웨이퍼 로트를 밝힐 수 있었고, 가능하다면 어디서 문제가 발생했는지를 밝힐 수 있었다. 하지만, 이러한 조사는 시간 소모적이었고, 반도체 디바이스를 형성한 개별 소자들에 대한 어떠한 구체적 식별이나 정보도 제공하지 않았다.
본 시스템에서는 이런 문제들이 해결된다. 디바이스에 문제가 검출되는 경우, MES 데이터베이스에 질의(query)를 통해 디바이스가 거쳐간 모든 공정들 뿐만 아니라 사용된 특정 다이, 기판 및/또는 패시브에 대한 식별, 공정 단계들, 및 정보를 즉시 밝힐 수 있다. 이는 문제의 근원을 더욱 쉽게 식별하는 것을 가능하게 줄 뿐만 아니라 문제의 추세를 빠르게 밝힐 수 있다. 소수의 문제의 디바이스들에 대한 분석을 통해 디바이스 레벨에서든 아니면 개별 소자 레벨에서든 그 디바이스들 사이에 공통 인자를 쉽고 빠르게 식별할 수 있다. 예를 들어, 문제의 디바이스들의 샘플링을 통해 각 문제의 디바이스가 특정한 웨이퍼 제조자로부터 공급된 특정한 웨이퍼 서브로트나 로트들로부터의 반도체 다이를 사용하여 만들어졌다는 것을 밝히는 것이 가능할 수 있다. 심지어 개별 소자 레벨에서 문제가 발생할 때에도 문제의 근원을 정확히 찾아내는 능력은 종래의 MES 플랫폼에 비해 현저히 진보된 것이다.
게다가, 트레이서빌리티가 실시간으로 가능하기 때문에, 문제가 발견되자마자 추가적인 자원들을 낭비함이 없이 문제의 근원이 식별되고 치유될 수 있다. 예를 들어, 만일 메모리 테스트 또는 카드 테스트 동안 반도체 디바이스들의 샘플링에 있어서 특정한 웨이퍼 로트 또는 로트들을 문제로서 식별한다면, 제조 과정은 중지될 수 있고, 이런 웨이퍼들로부터의 다이가 디바이스들에 더 결합되기 전에 문제가 되는 로트 또는 로트들이 공정으로부터 제거될 수 있다.
본 시스템이 메모리 카드와 같은 비휘발성 메모리 패키지에 관하여 서술되었지만, 본 명세서에서 서술된 방법론은 다른 반도체 패키지 기술들에서 완전한 역방향 및 순방향 트레이서빌리티를 위해 사용될 수 있다는 것은 이해될 것이다.
MES 제어 프로그램과 MES 데이터베이스는 MES 서버(300)의 일부일 수 있으며, 그것의 한 예가 도 13을 참조하여 이제 서술된다. MES 서버(300)의 컴포넌트들은 프로세서(302), 시스템 메모리(304), 트레이서빌리티 데이터베이스(306a), MES 데이터베이스(306b), 다양한 시스템 인터페이스들, 및 다양한 시스템 컴포넌트들을 연결하는 시스템 버스(308)를 포함할 수 있지만, 이러한 것들로만 제한되는 것은 아니다. 위에서 언급된 바와 같이, 트레이서빌리티 데이터베이스(306a)와 MES 데이터베이스(306b)는 단일 데이터베이스로 결합되거나 또는 복수의 데이터베이스들에 걸쳐 분산될 수 있다. 시스템 버스(308)는 메모리 버스나 메모리 제어기, 주변장치 버스(peripheral bus), 및 다양한 버스 아키텍처들 중 하나를 사용하는 로컬 버스(local bus) 중 하나일 수 있다.
시스템 메모리(304)는 ROM(310) 및 RAM(312)과 같이 휘발성 및/또는 비휘발성 메모리 형태의 컴퓨터 저장 매체를 포함한다. RAM(312)은 MES 서버(300)를 위한 운영체제(313)와 MES 소프트웨어 플랫폼(314)의 프로그램 모듈들을 보유할 수 있다. 이들 프로그램 모듈들 중 하나는 위에서 언급된 MES 제어 프로그램일 수 있다. MES 제어 프로그램은 MES 플랫폼의 그 일부일 수 있으며, MES 플랫폼은 MES 서버(300)의 다양한 컴포넌트들에게 반도체 디바이스들(210)과 반도체 디바이스들(210)의 개별 소자들에 관한 데이터를 검색할 것을 지시한다. MES 제어 프로그램은 또한 위에서 서술된 바와 같이 식별자들을 발생시키는 것을 담당할 수 있다. MES 제어 프로그램은 추가 임무들을 가질 수 있다.
트레이서빌리티 데이터베이스(306a)와 MES 데이터베이스(306b)는 각각 예를 들어 관계형 데이터베이스(relational database)일 수 있으며, 이는 위에서 논의된 반도체 디바이스들(210)과 반도체 디바이스들(210)의 개별 소자들에 관한 데이터를 포함하는 모든 MES 데이터를 함께 저장하는 컴퓨터 판독가능한 매체를 포함한다. 데이터 베이스들(306a 및/또는 306b)은 다른 유형의 데이터 및 정보도 역시 저장할 수 있다. 트레이서빌리티 데이터베이스(306a)와 MES 데이터베이스(306b)가 MES 서버(300)의 일부인 것으로 도시되어 있지만, 그 데이터베이스들은 서버(300)와 원격일 수 있으며, 심지어 MES 서버가 위치될 수 있는 카드 제조 공장과도 원격일 수 있다. 실시예들에서 트레이서빌리티 데이터베이스(306a)와 MES 데이터베이스(306b) 중 하나 또는 모두에 대해 리던던트한(redundant) 백업 버전이 존재할 수 있다. 도시되진 않았지만, MES 서버(300)는 또한 탈착가능(removable)/비탈착가능(non-removable), 휘발성/비휘발성 컴퓨터 저장 매체를 포함하여 다른 다양한 컴퓨터 판독가능한 매체를 포함할 수 있다.
MES 서버(300)는 데이터 및 정보의 입출력을 위한 다양한 인터페이스들을 포함할 수 있다. 입력 인터페이스(316)는 복수의 스캐너들(320)과, 키보드(322) 및 마우스(324)와 같은 입력 디바이스들로부터 데이터를 수신한다. 스캐너들(320)은 반도체 디바이스(210) 상의 행렬 코드(218)와 같이 위에서 논의된 기계 판독가능한 코드들을 판독하기 위해 공정 툴 및 테스트 툴에 제공될 수 있다. 스캐너들(320)은 또한 개별 소자들 상의 기계 판독가능한 코드들을 판독할 수 있다. 도 13에 도시된 스캐너들의 개수는 단지 예일 뿐이다.
모니터(332)와 인터페이스하기 위해 비디오 인터페이스(330)가 제공될 수 있다. 예를 들어, 모니터(332)는 팹 인원들에게 그래픽 사용자 인터페이스(graphical user interface)를 제공하고, 여러 공정 툴 및 테스트 툴들 뿐만 아니라 다른 공장의 동작들로부터의 데이터를 디스플레이하는 데 사용될 수 있다. 예를 들어 프린터(338)를 포함하여 주변장치 디바이스들을 지원하기 위해 주변장치 인터페이스(336)가 제공될 수 있다.
MES 서버(300)는 하나 이상의 원격 컴퓨터들(344, 346)에 대한 논리적 연결(logical connection)을 사용하여 네트워크 인터페이스(340)를 통해 네트워크 환경에서 동작할 수 있다. 컴퓨터(344)에 대한 논리적 연결은 로컬 영역 연결(LAN) (348)일 수 있고, 컴퓨터(346)에 대한 논리적 연결은 인터넷(350)을 통할 수 있다. 다른 유형의 네트워크 연결들도 가능하다. 따라서, 카드 제조 공장 내에서 트레이서빌리티 정보를 얻기 위해 데이터베이스들(306a 및/또는 306b)과 인터페이스하는 것 이외에도, 본 시스템은 MES 서버(300)에 대한 연결을 통해 MES 서버에 대한 네트워크 연결을 가지는 임의의 원격 위치로부터 이런 정보를 얻을 수 있도록 한다.
MES 서버(300)에 대한 상기 설명은 오직 예일 뿐이고, 위에서 서술된 것들에 부가하여 또는 그것들을 대체하여 다른 매우 다양한 컴포넌트들을 포함할 수 있다는 것은 이해될 것이다.
전술된 발명의 상세한 설명은 예시 및 설명의 목적에서 제공된 것이다. 상기 상세한 설명은 본 발명을 빠짐없이 완전히 제시한 것이라거나 본 발명을 개시된 특정 형태로 제한하고자 의도된 것이 아니다. 상기 교시 내용에 비추어 많은 수정 및 변경이 가능하다. 상기 서술된 실시예들은 본 발명의 원리들 및 그 실제적인 응용을 가장 잘 설명함으로써 당해 기술분야의 통상의 기술자들이 다양한 실시예들에서 그리고 예기된 특정 용도에 적합하게 다양한 수정들을 가하여 본 기술을 가장 잘 이용할 수 있도록 선택되었다. 본 발명의 범위는 첨부된 특허청구범위에 의해 정의되도록 의도하는 바이다.
200: 스트립
204: 기판
206: 웨이퍼 피스
208: 반도체 다이
210: 반도체 디바이스

Claims (15)

  1. 반도체 디바이스로서,
    개별 소자들; 및
    상기 반도체 디바이스의 외부면 상에 제공되며 그리고 상기 외부면에서 보여지는 식별자(identifier)를 포함하며,
    상기 개별 소자들은,
    기판,
    상기 기판 상에 실장되는 하나 이상의 반도체 다이, 상기 반도체 다이는 반도체 웨이퍼로부터 다이싱되며 상기 반도체 웨이퍼는 상기 기판과 구별되며,
    상기 기판 상에 실장되는 하나 이상의 수동 소자들(passive components)을 포함하고,
    상기 식별자는 상기 반도체 디바이스에 사용된 상기 개별 소자들을 식별할 수 있도록 역방향 트레이서빌리티(backward traceability)를 가능하게 하고, 그리고 상기 식별자는 상기 반도체 디바이스의 상기 개별 소자들을 처리한 공정 툴들을 식별할 수 있게 함으로써 순방향 트레이서빌리티(forward traceability)를 가능하게 하는 것을 특징으로 하는 반도체 디바이스.
  2. 제1항에 있어서,
    상기 식별자는, 실시간으로, 상기 개별 소자들 중 임의의 선택된 각각의 소자를 식별하고 그리고 상기 선택된 각각의 소자를 처리하는데 이용된 공정들을 식별하는 트레이서빌리티(traceability)를 가능하게 하는 것을 특징으로 하는 반도체 디바이스.
  3. 제1항에 있어서,
    상기 식별자는 (i)상기 반도체 디바이스를 처리한 공정 툴들과 (ii) 상기 반도체 디바이스를 테스트한 테스팅 툴들 중 적어도 하나를 식별하는 것을 특징으로 하는 반도체 디바이스.
  4. 제1항에 있어서,
    상기 식별자는, 복수의 반도체 디바이스들에 있는 결함있는(faulty) 개별 소자들 각각을 실시간으로 식별하고 그리고 상기 결함있는 개별 소자들 각각이 동일한 개별 소자 로트 혹은 서브로트로부터 비롯되었는지를 식별하는 트레이서빌리티(traceability)를 가능하게 하는 것을 특징으로 하는 반도체 디바이스.
  5. 제1항에 있어서,
    상기 식별자는 영숫자 코드(alphanumeric code)인 것을 특징으로 하는 반도체 디바이스.
  6. 제1항에 있어서,
    상기 식별자는 기계 판독가능한 코드(machine-readable code)인 것을 특징으로 하는 반도체 디바이스.
  7. 제1항에 있어서,
    상기 식별자는 또한, 상기 반도체 디바이스에 사용된 반도체 다이의 제조자, 상기 반도체 다이가 만들어진 시간 및 장소, 그리고 상기 반도체 디바이스로 통합되기 전에 상기 반도체 다이에 수행된 공정들 중에서 적어도 하나를 식별하는 것을 특징으로 하는 반도체 디바이스.
  8. 제1항에 있어서,
    상기 식별자는 또한, 상기 반도체 디바이스에 사용된 상기 기판의 제조자, 상기 기판이 제조된 시간 및 장소 중 적어도 하나를 식별하는 것을 특징으로 하는 반도체 디바이스.
  9. 삭제
  10. 삭제
  11. 전자 디바이스로서,
    외부면을 구비하는 반도체 디바이스를 포함하고, 상기 반도체 디바이스는,
    기판과,
    상기 기판 상에 실장되는 수동 소자(passive component)와,
    반도체 웨이퍼로부터 다이싱된 이후에 상기 기판 상에 실장되는 하나 이상의 반도체 다이와,
    상기 반도체 디바이스의 외부면에 보여지는 식별자를 포함하며,
    상기 식별자는 상기 반도체 디바이스에 사용된 특정 반도체 다이 및 상기 기판과 상기 수동 소자 중 적어도 하나를 식별할 수 있도록 역방향 트레이서빌리티(backward traceability)를 가능하게 하고, 그리고 상기 식별자는 (i)상기 반도체 다이를 처리한 공정 툴들과 (ii) 상기 기판을 처리한 공정 툴들 중 적어도 하나를 식별할 수 있게 함으로써 순방향 트레이서빌리티(forward traceability)를 가능하게 하는 것을 특징으로 하는 전자 디바이스.
  12. 제11항에 있어서,
    상기 식별자는 공정 툴들(process tools)과 테스트 툴들 중 적어도 하나에 있는 스캐너들에 의해 상기 공정 툴들(process tools)과 테스트 툴들 중 적어도 하나에서 상기 식별자를 스캔함으로써 순방향 트레이서빌리티를 가능하게 하는 것을 특징으로 하는 전자 디바이스.
  13. 제11항에 있어서,
    상기 식별자는
    상기 반도체 디바이스가 만들어진 시간 및 장소,
    상기 반도체 디바이스가 비롯된 디바이스 어셈블리 서브로트(device assembly sublot), 및
    동일한 시간 및 장소 정보와 동일한 디바이스 어셈블리 서브로트 정보를 가지고 만들어진 각 디바이스를 구별하는 ID를 포함하는 것을 특징으로 하는 전자 디바이스.
  14. 제11항에 있어서,
    상기 식별자는 YWWDMLLXXX의 포맷을 가지며,
    Y는 연(year)의 마지막 자리를 나타내고;
    WW는 연에서 주 수(week number)를 나타내고;
    D는 주에서 일(day)을 나타내고;
    M은 반도체 패키지 제조 공장을 나타내고;
    LL은 각 디바이스 어셈블리 서브로트를 지정하는 2자리 영숫자 ID를 나타내며; 그리고
    XXX는 동일한 날짜, 장소, 및 디바이스 어셈블리 서브로트 정보를 가지고 만들어진 각 디바이스를 구별하는 3자리의 고유한 영숫자 ID를 나타내는 것을 특징으로 하는 전자 디바이스.
  15. 제11항에 있어서
    상기 반도체 디바이스는 비휘발성 메모리 패키지이며, 상기 전자 디바이스는 디지탈 카메라, 디지탈 음악 플레이어, 비디오 게임, 콘솔, PDA 및 휴대폰 중 하나 인 것을 특징으로 하는 전자 디바이스.
KR1020167006572A 2010-10-04 2010-10-04 개별 소자의 역방향 트레이서빌리티 및 순방향 트레이서빌리티를 구비한 반도체 디바이스 및 전자 디바이스 KR101700904B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2010/077568 WO2012045202A1 (en) 2010-10-04 2010-10-04 Discrete component backward traceability and semiconductor device forward traceability

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020147024433A Division KR20140116560A (ko) 2010-10-04 2010-10-04 개별 소자의 역방향 트레이서빌리티 및 반도체 디바이스의 순방향 트레이서빌리티

Publications (2)

Publication Number Publication Date
KR20160034423A KR20160034423A (ko) 2016-03-29
KR101700904B1 true KR101700904B1 (ko) 2017-01-31

Family

ID=45927191

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020167006572A KR101700904B1 (ko) 2010-10-04 2010-10-04 개별 소자의 역방향 트레이서빌리티 및 순방향 트레이서빌리티를 구비한 반도체 디바이스 및 전자 디바이스
KR1020147024433A KR20140116560A (ko) 2010-10-04 2010-10-04 개별 소자의 역방향 트레이서빌리티 및 반도체 디바이스의 순방향 트레이서빌리티
KR1020127009314A KR101575831B1 (ko) 2010-10-04 2010-10-04 개별 소자의 역방향 트레이서빌리티 및 반도체 디바이스의 순방향 트레이서빌리티

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020147024433A KR20140116560A (ko) 2010-10-04 2010-10-04 개별 소자의 역방향 트레이서빌리티 및 반도체 디바이스의 순방향 트레이서빌리티
KR1020127009314A KR101575831B1 (ko) 2010-10-04 2010-10-04 개별 소자의 역방향 트레이서빌리티 및 반도체 디바이스의 순방향 트레이서빌리티

Country Status (8)

Country Link
US (2) US20130006564A1 (ko)
EP (1) EP2625708A4 (ko)
JP (1) JP2013545266A (ko)
KR (3) KR101700904B1 (ko)
CN (1) CN102640253B (ko)
BR (1) BR112012004524A2 (ko)
TW (2) TWI459533B (ko)
WO (1) WO2012045202A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2625708A4 (en) * 2010-10-04 2014-10-08 Sandisk Semiconductor Shanghai Co Ltd TRACEABILITY OF SINGLE COMPONENTS AND TRACEABILITY OF SEMICONDUCTOR ELEMENTS
JP2015114814A (ja) * 2013-12-11 2015-06-22 株式会社デンソー 半導体装置の製品履歴管理方法
JP6546810B2 (ja) * 2015-08-24 2019-07-17 新電元工業株式会社 検査装置、及び検査方法
KR102328450B1 (ko) * 2015-09-30 2021-11-19 삼성디스플레이 주식회사 표시 장치
KR102391516B1 (ko) 2015-10-08 2022-04-27 삼성전자주식회사 반도체 테스트 장치
KR102503892B1 (ko) 2015-12-31 2023-02-28 삼성전자주식회사 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
WO2017136305A1 (en) * 2016-02-01 2017-08-10 Octavo Systems Llc Systems and methods for manufacturing electronic devices
DE102016112049B3 (de) 2016-06-30 2017-08-24 Infineon Technologies Ag Verfahren zum herstellen von cz-siliziumwafern und verfahren zum herstellen einer halbleitervorrichtung
KR102473662B1 (ko) * 2017-10-18 2022-12-02 삼성전자주식회사 반도체 소자의 제조 방법
CN107808831B (zh) * 2017-11-10 2021-03-16 上海华岭集成电路技术股份有限公司 全程可溯源半导体测试数据记录方法
JP2019159240A (ja) * 2018-03-16 2019-09-19 シャープ株式会社 表示パネル
JP7101528B2 (ja) * 2018-04-25 2022-07-15 東京エレクトロン株式会社 基板処理装置
US10685918B2 (en) 2018-08-28 2020-06-16 Semiconductor Components Industries, Llc Process variation as die level traceability
US11063000B2 (en) * 2019-01-29 2021-07-13 Infineon Technologies Ag Semiconductor package authentication feature
JP7304709B2 (ja) * 2019-02-19 2023-07-07 株式会社ディスコ 被加工物の加工方法
KR20200136605A (ko) * 2019-05-28 2020-12-08 에스케이하이닉스 주식회사 반도체 장치 제조 시스템 및 이를 이용한 마킹 방법
CN110349887A (zh) * 2019-07-16 2019-10-18 沛顿科技（深圳）有限公司 基于二维码的追溯单颗ic生产情况的系统
CN113361667B (zh) * 2020-03-04 2024-02-27 奥特斯科技(重庆)有限公司 制造部件承载件期间检查部件承载件的部件承载件检查站
CN112242308B (zh) * 2020-09-04 2024-02-02 嘉盛半导体(苏州)有限公司 芯片标记方法、装置、电子设备及存储介质
JP7185671B2 (ja) * 2020-09-23 2022-12-07 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
KR102654727B1 (ko) * 2021-07-21 2024-04-03 세메스 주식회사 다이 본딩 방법 및 다이 본딩 장치
CN117650088B (zh) * 2024-01-30 2024-05-03 合肥康芯威存储技术有限公司 一种存储芯片物料批次的定位系统及定位方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830941B1 (en) 2002-12-17 2004-12-14 Advanced Micro Devices, Inc. Method and apparatus for identifying individual die during failure analysis
US20080237353A1 (en) 2007-03-29 2008-10-02 Joy Lau Unique identifier on integrated circuit device

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2685969B1 (fr) 1992-01-03 1994-03-04 Isocel Sarl Etiquette de marquage d'un produit.
JP3659981B2 (ja) * 1992-07-09 2005-06-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置
KR950010865B1 (ko) * 1992-11-27 1995-09-25 금성일렉트론주식회사 공정 데이타 확인/분석이 용이한 반도체 패키지
JPH07335510A (ja) * 1994-06-09 1995-12-22 Hitachi Ltd 半導体装置およびその識別子付与方法およびその不良解析方法
JPH1126333A (ja) * 1997-06-27 1999-01-29 Oki Electric Ind Co Ltd 半導体装置及びその情報管理システム
US6063685A (en) 1998-08-07 2000-05-16 Advanced Micro Devices, Inc. Device level identification methodology
US6161213A (en) * 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
US7342496B2 (en) 2000-01-24 2008-03-11 Nextreme Llc RF-enabled pallet
US6415977B1 (en) * 2000-08-30 2002-07-09 Micron Technology, Inc. Method and apparatus for marking and identifying a defective die site
US20020083374A1 (en) 2000-12-26 2002-06-27 Nortel Networks Limited Identification module for a passive component of a system
US6792365B2 (en) 2001-08-10 2004-09-14 Micron Technology, Inc. Sequential unique marking
JP2003280713A (ja) * 2002-03-19 2003-10-02 Dainippon Printing Co Ltd 製造情報管理システム
JP2004127069A (ja) * 2002-10-04 2004-04-22 Matsushita Electric Ind Co Ltd 品質情報管理システム
JP2004193189A (ja) 2002-12-09 2004-07-08 Matsushita Electric Ind Co Ltd 半導体装置の生産管理システム
EP1478022A1 (en) * 2003-05-13 2004-11-17 Infineon Technologies AG Integrated circuit package marked with product tracking information
US7094633B2 (en) 2003-06-23 2006-08-22 Sandisk Corporation Method for efficiently producing removable peripheral cards
US6939727B1 (en) * 2003-11-03 2005-09-06 Lsi Logic Corporation Method for performing statistical post processing in semiconductor manufacturing using ID cells
KR20060117933A (ko) * 2003-11-28 2006-11-17 마츠시타 덴끼 산교 가부시키가이샤 회로기판의 생산방법과 시스템, 이에 사용되는 기판 및이를 이용한 회로기판
US20050222817A1 (en) 2004-03-09 2005-10-06 Traceability System Architects, Inc. Computer implemented methods and systems for storing product history and/or failure data and/or analyzing causes of component and/or system failure
JP2005316826A (ja) 2004-04-30 2005-11-10 Fujitsu Ltd トレーサビリティ管理データ作成方法、トレーサビリティ管理データ作成装置、およびトレーサビリティ管理データ作成プログラム
JP4620970B2 (ja) 2004-05-24 2011-01-26 株式会社日立製作所 半導体製品の品質管理方法およびその品質管理システム
US20050283266A1 (en) 2004-06-17 2005-12-22 Geraci Gwen R Method and system for providing unit level traceability of semiconductor die
EP1810326A1 (en) 2004-10-15 2007-07-25 Applied Materials, Inc. Die-level traceability mechanism for semiconductor assembly and test facility
JP2006341937A (ja) 2005-06-07 2006-12-21 Pentax Corp 分散型トレーサビリティ管理システム
US7653453B2 (en) 2006-03-13 2010-01-26 Mcgushion Kevin David Method for tracking characteristics in joined assemblies
US7615404B2 (en) 2006-10-31 2009-11-10 Intel Corporation High-contrast laser mark on substrate surfaces
JP4912848B2 (ja) 2006-11-30 2012-04-11 株式会社日立製作所 トレーサビリティシステム、サーバ、トレーサビリティ方法、およびトレーサビリティプログラム
US20090254535A1 (en) 2008-04-02 2009-10-08 International Business Machines Corporation Search engine to improve product recall traceability activities
US7750444B2 (en) 2008-05-19 2010-07-06 Powertech Technology Inc. Lead-on-chip semiconductor package and leadframe for the package
US8754538B2 (en) 2008-06-24 2014-06-17 Infineon Technologies Ag Semiconductor chip including identifying marks
US8060758B2 (en) 2008-06-30 2011-11-15 Sap Ag Item tracing with supply chain secrecy using RFID tags and an identity-based encryption scheme
US8187897B2 (en) * 2008-08-19 2012-05-29 International Business Machines Corporation Fabricating product chips and die with a feature pattern that contains information relating to the product chip
CN101751592B (zh) * 2008-12-17 2012-09-05 四川凯路威电子有限公司 在硅片上批量设置和读取芯片唯一识别码的方法及电路
US20110259951A1 (en) * 2010-04-26 2011-10-27 Medtronic, Inc. Method for Tracing Individual Dies
EP2625708A4 (en) * 2010-10-04 2014-10-08 Sandisk Semiconductor Shanghai Co Ltd TRACEABILITY OF SINGLE COMPONENTS AND TRACEABILITY OF SEMICONDUCTOR ELEMENTS

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830941B1 (en) 2002-12-17 2004-12-14 Advanced Micro Devices, Inc. Method and apparatus for identifying individual die during failure analysis
US20080237353A1 (en) 2007-03-29 2008-10-02 Joy Lau Unique identifier on integrated circuit device

Also Published As

Publication number Publication date
CN102640253A (zh) 2012-08-15
JP2013545266A (ja) 2013-12-19
US20160181205A1 (en) 2016-06-23
KR20120091072A (ko) 2012-08-17
TW201234559A (en) 2012-08-16
US10229886B2 (en) 2019-03-12
CN102640253B (zh) 2014-06-18
TWI459533B (zh) 2014-11-01
EP2625708A4 (en) 2014-10-08
KR20160034423A (ko) 2016-03-29
WO2012045202A1 (en) 2012-04-12
EP2625708A1 (en) 2013-08-14
KR20140116560A (ko) 2014-10-02
KR101575831B1 (ko) 2015-12-08
TWI570874B (zh) 2017-02-11
US20130006564A1 (en) 2013-01-03
BR112012004524A2 (pt) 2016-03-22
TW201503310A (zh) 2015-01-16

Similar Documents

Publication Publication Date Title
KR101700904B1 (ko) 개별 소자의 역방향 트레이서빌리티 및 순방향 트레이서빌리티를 구비한 반도체 디바이스 및 전자 디바이스
US7137557B2 (en) Semiconductor device and an information management system therefore
JP4008198B2 (ja) ロットに基づかない集積回路デバイスの組立方法
JP4951811B2 (ja) 半導体装置の製造方法
JP5968705B2 (ja) 半導体装置の製造方法
US20020148897A1 (en) Descriptor for identifying a defective die site and methods of formation
CN104022058B (zh) 分立组件后向可追溯性和半导体装置前向可追溯性
CN109686679B (zh) 制造半导体封装的方法
US20160351508A1 (en) Creating Unique Device Identification For Semiconductor Devices
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
JP6185492B2 (ja) 個別部品後方追跡可能性および半導体装置前方追跡可能性
US10504801B2 (en) Method and apparatus for detecting and removing defective integrated circuit packages
JPH0973615A (ja) 磁気ヘッドの検査データ収集方法
JP2006323881A (ja) 生産方法及びデータ処理センタ

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant