KR101688698B1 - 패키지 및 그 제조방법 - Google Patents

패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101688698B1
KR101688698B1 KR1020140173805A KR20140173805A KR101688698B1 KR 101688698 B1 KR101688698 B1 KR 101688698B1 KR 1020140173805 A KR1020140173805 A KR 1020140173805A KR 20140173805 A KR20140173805 A KR 20140173805A KR 101688698 B1 KR101688698 B1 KR 101688698B1
Authority
KR
South Korea
Prior art keywords
package
dielectric layer
redistribution lines
device die
metal pad
Prior art date
Application number
KR1020140173805A
Other languages
English (en)
Other versions
KR20150101914A (ko
Inventor
센 웨이 첸
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20150101914A publication Critical patent/KR20150101914A/ko
Application granted granted Critical
Publication of KR101688698B1 publication Critical patent/KR101688698B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

패키지는 디바이스 다이, 디바이스 다이 아래에 있는 복수의 제1 재분배 라인, 디바이스 다이 위에 있는 복수의 제2 재분배 라인, 및 복수의 제2 재분배 라인과 동일한 금속층에 있는 금속 패드를 포함한다. 레이저 마크가 금속 패드와 중첩하는 유전체층 내에 있다. 레이저 마크는 금속 패드와 중첩된다.

Description

패키지 및 그 제조방법{PACKAGE AND FABRICATING METHOD THEREOF}
본 발명은 패키지 내의 레이저 마킹에 관한 것이다.
집적 회로의 패키징에서는, 다양한 종류의 패키징 방법 및 구조가 존재한다. 예컨대, 종래의 패키지-온-패키지(PoP; Package-on-Package) 프로세스에서는, 상부 패키지가 저부 패키지에 본딩된다. 상부 패키지와 저부 패키지는 또한 내부에 패키징되는 디바이스 다이를 구비할 수 있다. PoP 프로세스를 채택함으로써, 패키지의 집적 레벨이 증가된다.
기존의 PoP 프로세스에서, 저부 패키지가 먼저 형성되고, 저부 패키지는 패키지 기판에 본딩되는 디바이스 다이를 포함한다. 패키지 기판 상에 몰딩 컴파운드가 몰딩되고, 디바이스 다이는 몰딩 컴파운드 내에 몰딩된다. 패키징 기판은 상부 형성되는 솔더 볼을 더 포함하고, 솔더 볼과 디바이스 다이는 패키지 기판의 동일한 면 위에 존재한다. 솔더 볼은 상부 패키지를 저부 패키지에 결합시키도록 사용된다.
본 발명의 배경이 되는 기술은 미국 공개특허공보 제2010-0078655호에 개시되어 있다.
본 개시의 몇몇 실시예에 따르면, 패키지는 디바이스 다이, 디바이스 다이 아래에 있는 복수의 제1 재분배 라인, 디바이스 다이 위에 있는 복수의 제2 재분배 라인, 및 복수의 제2 재분배 라인과 동일한 금속층에 있는 금속 패드를 포함한다. 레이저 마크가 금속 패드와 중첩하는 유전체층 내에 있다. 레이저 마크는 금속 패드와 중첩된다.
본 개시의 변형예에 따르면, 제1 패키지는 적어도 하나의 제1 유전체층, 적어도 하나의 제1 유전체층에 있는 복수의 제1 재분배 라인, 복수의 제1 재분배 라인 위에 있고 전기적으로 커플링되는 디바이스 다이, 내부에 디바이스 다이를 몰딩하는 몰딩 재료, 몰딩 재료를 관통하는 관통 비아, 디바이스 다이 위에 있는 적어도 하나의 제2 유전체층, 및 적어도 하나의 제2 유전체층에 있는 복수의 제2 재분배 라인을 포함한다. 복수의 제2 재분배 라인은 관통 비아를 통해 복수의 제1 재분배 라인에 전기적으로 커플링된다. 제1 패키지는, 적어도 하나의 제2 유전체층에 있는 금속 패드, 상기 적어도 하나의 제2 유전체층 위에 있는 제3 유전체층, 및 제3 유전체층의 상부면으로부터 금속 패드의 상부면까지 연장되는 레이저 마크를 더 포함한다. 제2 패키지가 제1 패키지 위에 있고, 제2 패키지는 제1 패키지에 본딩된다.
본 개시의 다른 변형예에 따르면, 방법은 패키지 상에 레이저 마킹을 수행하는 것을 포함한다. 패키지는, 적어도 하나의 제1 유전체층, 적어도 하나의 제1 유전체층에 있는 복수의 제1 재분배 라인, 복수의 제1 재분배 라인 위에 있고 전기적으로 커플링되는 디바이스 다이, 내부에 디바이스 다이를 몰딩하는 몰딩 재료, 몰딩 재료를 관통하는 관통 비아, 디바이스 다이 위에 있는 적어도 하나의 제2 유전체층, 적어도 하나의 제2 유전체층에 있는 복수의 제2 재분배 라인, 및 적어도 하나의 제2 유전체층에 있는 금속 패드를 포함하고, 복수의 제2 재분배 라인은 관통 비아를 통해 복수의 제1 재분배 라인에 전기적으로 커플링된다. 패키지는 적어도 하나의 제2 유전체층 위에 있는 제3 유전체층을 더 포함한다. 레이저 마킹은 제3 유전체층에 레이저 마크를 형성하고, 금속 패드의 일부는 상기 레이저 마크에 대해 노출된다.
본 개시의 양태는 첨부 도면과 함께 읽을 때에 이하의 상세한 설명으로부터 가장 잘 이해된다. 산업에 있어서의 표준적 실시에 따라, 다양한 특징부들은 실척으로 도시되지 않는 점을 언급한다. 사실상, 다양한 특징부들의 치수는 논의의 명확도를 위해 임의로 증가 또는 감소될 수 있다.
도 1 내지 도 5는 몇몇 실시예에 따른 패키지의 형성에 있어서 중간 스테이지의 단면도를 예시한다.
도 6은 몇몇 실시예에 따른 패키지의 평면도를 예시하는데, 패키지 내에서 디바이스 다이와 중첩하는 상태로 레이저 마크와 개별적인 금속 패드가 형성되어 있다.
도 7은 몇몇 실시예에 따른 패키지의 평면도를 예시하는데, 레이저 마크와 개별적인 금속 패드가 패키지 내에서 디바이스 다이와 오정렬되어 있다.
이하의 개시는 본 발명의 상이한 특징부들을 실시하기 위한 많은 상이한 실시예, 즉 예를 제공한다. 구성요소 및 구조의 특정한 예는 본 개시를 간소화하도록 아래에서 설명된다. 물론, 이들은 단지 예일 뿐이고 한정하도록 의도되지 않는다. 예컨대, 아래의 설명에서 제2 특징부 위에 또는 제2 특징부 상에 제1 특징부의 형성은 제1 및 제2 특징부가 직접적인 접촉 상태로 형성되는 실시예를 포함할 수 있고, 또한 제1 및 제2 특징부가 직접적으로 접촉하지 않을 수 있도록 제1 및 제2 특징부 사이에 추가의 특징부가 형성될 수 있는 실시예를 포함할 수 있다. 또한, 본 개시는 다양한 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이 반복은 간소화 및 명확도를 위한 것이고 논의되는 다양한 실시예들 및/또는 구성들 간의 관계를 자체가 결정하지 않는다.
또한, "밑에 있는", "아래에", "하부", "위에 있는", "상부" 등과 같이 공간적으로 상대적인 용어는 본 명세서에서 도면에 예시된 바와 같이 다른 요소(들) 또는 특징부(들)에 대한 하나의 요소 또는 특징부의 관계를 설명하도록 설명의 용이함을 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시된 배향 외에 사용 또는 작동 시에 디바이스의 상이한 배향을 포함하도록 의도된다. 장치는 달리 배향(90도 또는 다른 배향으로 회전)될 수 있고 본 명세서에 사용되는 공간적으로 상대적인 기술어는 마찬가지로 이에 따라 해석될 수 있다.
패키지 및 패키지에 레이저 마크를 형성하는 방법이 다양한 예시적인 실시예에 따라 제공된다. 실시예의 변형이 논의된다. 다양한 도면 및 예시적인 실시예에 걸쳐서, 동일한 참조 번호는 동일한 요소를 가리키도록 사용된다.
도 1은 패키지(100)의 단면도를 예시한다. 몇몇 실시예에서, 패키지(100)는 디바이스 다이(102)를 포함하는데, 디바이스 다이(102)의 전면은 아래를 향하고 재분배 라인(RDL; Redistribution Line)(112)에 본딩된다. 변형예에서, 패키지(100)는 1개보다 많은 디바이스 다이를 포함한다. 디바이스 다이(102)는 반도체 기판(108)과, 반도체 기판(108)의 전면(아래를 향하는 표면)에 있는 집적 회로 디바이스(104; 예컨대 트랜지스터를 포함하는 능동 소자 등)를 포함할 수 있다. 디바이스 다이(102)는 중앙 처리 유닛(CUP; Central Processing Unit) 다이, 그래픽 처리 유닛(GPU; Graphic Processing Unit) 다이, 모바일 어플리케이션 다이 등과 같은 로직 다이를 포함할 수 있다.
디바이스 다이(102)는 디바이스 다이(102)를 둘러싸는 몰딩 재료(120) 내에 몰딩된다. 몰딩 재료(120)는 몰딩 컴파운드, 몰딩 언더필(molding underfill), 수지 등일 수 있다. 몰딩 재료(120)의 저부면(120A)은 디바이스 다이(102)의 저부 단부와 동등한 높이가 될 수 있다. 몰딩 재료(120)의 상부면(120B)은 반도체 기판(108)의 이면(108A)과 동등한 높이가 되거나 더 높을 수 있다. 몇몇 실시예에서, 반도체 기판(108)의 이면(108A)은 디바이스 다이(102)를 위에 있는 유전체층(118)에 부착시키는 유전체 필름인 다이 부착 필름(110)에 의해 중첩된다. 디바이스 다이(102)는 RDL(112)과 접촉하거나 본딩되는 금속 필라/패드(106; 예컨대, 구리 필라를 포함할 수 있음)를 더 포함한다.
패키지(100)는 디바이스 다이(102)의 아래에 있는 저부측 RDL(112)와, 디바이스 다이(102)와 중첩하는 상부측 RDL(116)을 포함할 수 있다. 저부측 RDL(112)은 유전체층(114)에 형성되고 상부측 RDL(116)은 유전체층(118)에 형성된다. RDL(112, 116)은 구리, 알루미늄, 니켈, 티타늄, 이들의 합금 또는 이들의 다층으로 형성될 수 있다. 몇몇 실시예에서, 유전체층(114, 118)은 폴리벤조사졸(PBO; polybenzoxazole), 벤조사이클로부텐(BCB; benzocyclobutene), 폴리이미드 등을 더 포함할 수 있는 폴리머 등의 유기 재료로 형성된다. 변형예에서, 유전체층(114, 118)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 재료로 형성된다.
몰딩 재료(120)를 관통하도록 관통 비아(122)가 형성된다. 몇몇 실시예에서, 관통 비아(122)는 몰딩 재료(120)의 상부면(120B)과 동일한 높이인 상부면과, 몰딩 재료(120)의 저부면(120A)과 동등한 높이인 저부면을 갖는다. 관통 비아(122)는 저부측 RDL(112)을 상부측 RDL(116)에 전기적으로 연결한다. 관통 비아(122)는 또한 저부측 RDL(112) 및 상부측 RDL(116)과 물리적인 접촉 상태에 있을 수 있다.
논-솔더 금속 재료(들)로 형성되는 전기 커넥터(124)가 패키지(100)의 저부면에 형성된다. 몇몇 실시예에서, 전기 커넥터(124)는 하부 금속층(Under-Bump Metallurgies) 또는 금속 패드를 포함한다. 변형예에서, 전기 커넥터(124)는 구리 필라 등의 금속 필라를 포함한다. 설명에 걸쳐서, 전기 커넥터(124)는 금속 패드로서 지칭되지만, 다른 형태를 가질 수 있다. 몇몇 실시예에 따르면, 금속 패드(124)는 구리, 알루미늄, 티타늄, 니켈, 팔라듐, 금 또는 이들의 다층을 포함한다. 몇몇 실시예에서, 도 1에 도시된 바와 같이, 금속 패드(124)의 저부면은 저부 유전체층(114)의 저부면과 동등한 높이가 된다. 변형예에서, 금속 패드(24)의 저부면은 저부 유전체층(114)의 저부면 아래로 연장된다. 몇몇 실시예에서, 솔더 구역이 금속 패드(124)의 저부면에 부착된다.
금속 패드(128)는 RDL(116)이 형성되는 금속층들 중 하나에 형성된다. 몇몇 실시예에서, 금속 패드(128)는 전기적으로 플로팅되어 있다. 변형예에서, 금속 패드(128)는 RDL(116) 및/또는 관통 비아(122) 등의 다른 도전성 특징부에 전기적으로 연결된다. 예컨대, 금속 패드(128)는 전기 접지면에 연결될 수 있다. 금속 패드(128)는 동일한 금속층에 각각의 RDL(116)이 형성될 때에 동시에 형성된다.
몇몇 실시예에서, 밀봉 링(130)이 금속 패드(128)를 둘러싸도록 형성되고, 예시적인 밀봉 링(130)은 도 6 및 도 7에서 볼 수 있다. 도 1에 도시된 바와 같이, 밀봉 링(130)은 금속 패드(128)와 동일한 금속층에 형성된다. 몇몇 실시예에서, 밀봉 링(130)은 전기적으로 플로팅되고, 유전체 재료에 의해 완전히 둘러싸일 수 있다. 변형예에서, 밀봉 링(130)은 RDL(116) 및/또는 관통 비아(122) 등의 다른 도전성 특징부에 전기적으로 커플링된다. 밀봉 링(130)은 금속 패드(128)가 형성될 때에 동시에 형성된다. 변형예에서, 금속 패드(128)를 둘러싸는 밀봉 링이 형성되지 않는다.
몇몇 실시예에서, 금속 패드(128)와 밀봉 링(130)의 저부면들은 다이 부착 필름(110)의 상부면과 몰딩 재료(120)의 상부면(120B)보다 높다. 유전체층(118)들 중 하나는 금속 패드(128)와 밀봉 링(130) 아래에 형성되고, 각각의 유전체층(118)의 상부면은 금속 패드(128)와 밀봉 링(130)의 저부면과 접촉한다. 금속 패드(128)와 밀봉 링(130) 위에는 유전체층(118)들 중 하나이고 118'로서 마킹되는 추가층이 존재한다.
도 2를 참조하면, 유전체층(118')에 레이저 마크(132)를 형성하도록 레이저 마킹이 수행되고, 레이저 마크(132)는 유전체층(118')에 형성되는 트렌치를 포함한다. 레이저 마킹은 유전체층(118')의 일부를 연소시켜 제거하는 레이저 빔(134)을 이용하여 수행된다. 유전체층(118')의 연소된 부분은 금속 패드(128)와 중첩한다. 금속 패드(128)는 보호층으로서 작용하고, 레이저 빔(134)은 금속 패드(128)를 관통할 수 없다. 그러므로, 금속 패드(128)는 아래에 있는 디바이스 다이(102)와 아래에 있는 RDL(116)(있다면)에 레이저 빔(134)이 도달하지 못하게 하는 기능을 갖는다. 레이저 마킹 후에, 금속 패드(128)의 일부는 레이저 마크(132)를 형성하는 트렌치를 통해 노출된다. 레이저 마크(132)는 문자, 숫자, 그림, 또는 식별을 위해 사용될 수 있는 임의의 다른 심볼을 포함할 수 있다. 예컨대, 도 6 및 도 7은 문자와 숫자를 포함하는 몇몇의 예시적인 레이저 마크(134)를 예시한다. 레이저 마크(132)는 제품, 제조 순서, 또는 개별적인 패키지를 추적하도록 사용되는 임의의 다른 정보를 식별하도록 사용될 수 있다.
도 3은 금속 패드를 노출시키기 위해 RDL(116)의 부품일 수 있는 유전체층(118)의 일부 부품의 제거를 예시한다. 그 결과, 유전체층(118')에 개구(136)가 형성된다. 개구(136)의 형성은 레이저 연소를 통해 달성될 수 있다. 대안적으로, 유전체층(118')이 PBO 또는 폴리이미드 등의 저감도 재료로 형성될 때에, 개구(136)의 형성은 광 노출에 이어 현상 단계를 통해 달성될 수 있다.
도 4는 솔더 볼(138)의 형성을 예시한다. 몇몇 실시예에서, 솔더 볼을 개구(136) 내에 낙하하는 볼 배치 단계가 수행되고(도 3), 이어서 솔더 볼을 리플로우하는 리플로우 프로세스가 후속된다. 변형예에서, 솔더 볼이 개구(136) 내에 적용되지 않는다. 오히려, 솔더 볼이 도 5에서와 같이 패키지(200) 내에 있다.
도 5는 패키지(100)와 패키지(200)의 본딩을 예시한다. 몇몇 실시예에서, 패키지(200)는 패키지 기판(202)과, 패키지 기판(202)에 본딩되는 디바이스 다이(들)(204)를 포함한다. 패키지 기판(202)에 대한 디바이스 다이(204)의 본딩은 와이어 본딩, 플립-칩 본딩 등을 통해 달성될 수 있다. 도 4에 도시된 바와 같은 솔더 구역(138)이 패키지(200)를 패키지(100)에 본딩하도록 리플로우된다. 몇몇 실시예에서, 패키지(200)의 본딩 후에, 언더필(140)이 패키지(100)와 패키지(200) 사이에서 개구 내로 충전된다. 이들 실시예에서, 레이저 마크(132; 도 4)의 트렌치가 또한 언더필(140)로 충전된다. 따라서, 레이저 마크(132)의 트렌치 내의 어더필(140) 부분이 레이저 마크(132')로서 지칭된다. 레이저 마크(132')는 유전체층(118')의 상부면으로부터 금속 패드(128)의 상부면까지 연장될 수 있다. 더욱이, 레이저 마크(132')는 금속 패드(128)의 상부면과 물리적 접촉 상태에 있을 수 있다.
도 5에 도시된 바와 같은 패키지에서, 금속 패드(128)는 유전체층(118)와 언더필(140)을 포함하는 유전체 재료에 의해 완전히 둘러싸여 유전체 재료와 접촉 상태에 있을 수 있다. 변형예에서, 패키지(100)와 패키지(200) 사이의 갭 내로 언더필이 충전되지 않고, 레이저 마크(132)가 공기 갭으로 남아 있다. 이들 실시예에서, 금속 패드(128)의 일부는 레이저 마크(132)를 통해 공기에 노출될 수 있다.
도 6은 몇몇 실시예에 따르 패키지(100)의 평면도를 예시한다. 도 6에 예시된 바와 같이, 레이저 마크(132)는 금속 패드(128)와 중첩하도록 형성되고, 모든 레이저 마크(132)는 금속 패드(128) 또는 다른 금속 패드 상에 형성된다. 밀봉 링(130)이 몇몇 실시예에서 형성되고 금속 패드(128)를 둘러싸는 링을 형성한다. 몇몇의 예시적인 실시예에서, 금속 패드(128)의 길이(L1)와 폭(W1)은 레이저 마크(132)를 형성하기에 적절한 영역을 허용하도록 약 2 cm보다 크다. 밀봉 링(130)은 레이저 마킹 중에 발생되는 열이 다른 구역으로 전파되는 것을 방지하도록 형성된다.
레이저 마킹 중에, 열이 발생되고 RDL 및 유전체층을 포함하는 구조를 손상시킬 수 있다. 열에 의해 야기되는 손상을 제거 또는 적어도 감소시키기 위해, 밀봉 링(130)은 낮은 열 저항력을 제공하도록 더 큰 폭(W2)을 갖고, 예컨대 약 20 ㎛보다 클 수 있어, 밀봉 링(130)의 과열된 부분이 열을 밀봉 링(130)의 다른 부분으로 빨리 소산시킬 수 있다. 변형예에서, 밀봉 링(130)이 형성되지 않는다.
도 6에 도시된 바와 같은 실시예에서, 관통 비아(122)는 패키지(100)의 주변에 가깝게 형성될 수 있지만, 관통 비아(122)는 또한 패키지(100)의 임의의 다른 지점에 형성될 수 있다. 관통 비아(122)는 몇몇 실시예에서 금속 패드(128)를 둘러싸는 링에 대해 정렬될 수 있다.
도 6에서, 금속 패드(128)와 레이저 마크(132)는 다이(102)의 바로 위에 형성되어 중첩된다. 변형예에서, 패키지(100)의 평면도를 또한 예시하는 도 7에 도시된 바와 같이, 금속 패드(128)와 레이저 마크(132)는 디바이스 다이(102)에 정렬되지 않는다. 이 실시예는 금속 패드(128)를 할당하기에 충분한 공간이 존재할 때에 사용될 수 있다.
본 개시의 실시예는 여러 유리한 특징부를 갖는다. 금속 패드를 형성함으로써, 패키지에서 디바이스 다이와 재분배 라인이 레이저 마킹에 의해 야기되는 가능한 손상으로부터 보호된다. 본 개시의 실시예는 패키지의 재분배 라인이 형성되는 것과 동시에 금속 패드가 형성될 수 있기 때문에 추가 제조 비용을 발생시키지 않는다.
전술한 내용은 당업자가 본 개시의 양태를 더욱 잘 이해할 수 있도록 여러 개의 실시예들의 특징을 개설하고 있다. 당업자라면 본 명세서에서 소개된 실시예들의 동일한 목적을 수행하고 및/또는 동일한 이점을 달성하기 위해 다른 프로세스 및 구조를 설계 또는 수정하기 위한 기초로서 본 개시를 쉽게 이용할 수 있다는 것을 알아야 한다. 당업자라면 또한 그러한 균등한 구성이 본 개시의 사상 및 범위로부터 벗어나지 않고, 본 개시의 사상 및 범위로부터 벗어남이 없이 본 명세서에 다양한 변화, 대체 및 변경이 이루어질 수 있다는 것을 알아야 한다.
100, 200: 패키지 102: 디바이스 다이
108; 반도체 기판 112: 재분배 라인
114, 118, 118': 유전체층 120: 몰딩 재료
122: 관통 비아 124, 128: 금속 패드
130: 밀봉 링 132, 132': 레이저 마크
136: 개구

Claims (10)

  1. 삭제
  2. 패키지에 있어서,
    상기 패키지는 제1 패키지를 포함하고, 상기 제1 패키지는,
    디바이스 다이;
    상기 디바이스 다이 아래에 있는 복수의 제1 재분배 라인;
    상기 디바이스 다이 위에 있는 복수의 제2 재분배 라인;
    상기 복수의 제2 재분배 라인과 동일한 금속층 내의 금속 패드; 및
    유전체층 내의 레이저 마크
    를 포함하며, 상기 유전체층은 상기 금속 패드 위에 있고, 상기 레이저 마크는 상기 금속 패드와 중첩하며,
    상기 레이저 마크는 상기 유전체층 내에 형성되는 트렌치를 포함하고,
    상기 패키지는,
    상기 제1 패키지 위의 제2 패키지;
    상기 제1 패키지를 상기 제2 패키지에 본딩하는 솔더(solder) 구역; 및
    상기 제1 패키지와 상기 제2 패키지 사이의 갭 내의 언더필(underfill)
    을 더 포함하며, 상기 유전체층의 트렌치 내에 배치되는 상기 언더필의 일부가 상기 레이저 마크를 형성하는 것인, 패키지.
  3. 삭제
  4. 패키지에 있어서,
    제1 패키지를 포함하고, 상기 제1 패키지는,
    디바이스 다이;
    상기 디바이스 다이 아래에 있는 복수의 제1 재분배 라인;
    상기 디바이스 다이 위에 있는 복수의 제2 재분배 라인;
    상기 복수의 제2 재분배 라인과 동일한 금속층 내의 금속 패드; 및
    유전체층 내의 레이저 마크
    를 포함하며, 상기 유전체층은 상기 금속 패드 위에 있고, 상기 레이저 마크는 상기 금속 패드와 중첩하며,
    상기 제1 패키지는,
    상기 디바이스 다이를 내부에 몰딩하는 몰딩 재료; 및
    상기 몰딩 재료를 관통하는 관통 비아(through-via)
    를 더 포함하고, 상기 관통 비아는 상기 복수의 제1 재분배 라인 중 하나를 상기 복수의 제2 재분배 라인 중 하나에 전기적으로 연결하는 것인, 패키지.
  5. 패키지에 있어서,
    제1 패키지; 및
    상기 제1 패키지 위에 있는 제2 패키지
    를 포함하고, 상기 제1 패키지는,
    적어도 하나의 제1 유전체층;
    상기 적어도 하나의 제1 유전체층 내의 복수의 제1 재분배 라인;
    상기 복수의 제1 재분배 라인 위에 있고, 상기 복수의 제1 재분배 라인에 전기적으로 커플링되는 디바이스 다이;
    내부에 상기 디바이스 다이를 몰딩하는 몰딩 재료;
    상기 몰딩 재료를 관통하는 관통 비아;
    상기 디바이스 다이 위에 있는 적어도 하나의 제2 유전체층;
    상기 적어도 하나의 제2 유전체층 내의 복수의 제2 재분배 라인;
    상기 적어도 하나의 제2 유전체층 내의 금속 패드;
    상기 적어도 하나의 제2 유전체층 위에 있는 제3 유전체층; 및
    상기 제3 유전체층의 상부면으로부터 상기 금속 패드의 상부면까지 연장되는 레이저 마크
    를 포함하고, 상기 복수의 제2 재분배 라인은 상기 관통 비아를 통해 상기 복수의 제1 재분배 라인에 전기적으로 커플링되며, 상기 제2 패키지는 상기 제1 패키지에 본딩되는 것인, 패키지.
  6. 제5항에 있어서,
    상기 제1 패키지와 제2 패키지 사이의 갭 내의 언더필
    을 더 포함하고, 상기 레이저 마크는 상기 언더필의 일부를 포함하는 것인, 패키지.
  7. 제5항에 있어서,
    상기 금속 패드는 전기적으로 플로팅되고, 상기 금속 패드는 유전체 재료에 의해 완전히 둘러싸이는 것인, 패키지.
  8. 패키지를 제조하기 위한 방법에 있어서,
    제1 패키지 상에 레이저 마킹을 수행하는 단계를 포함하고, 상기 제1 패키지는,
    적어도 하나의 제1 유전체층;
    상기 적어도 하나의 제1 유전체층 내의 복수의 제1 재분배 라인;
    상기 복수의 제1 재분배 라인 위에 있고, 상기 복수의 제1 재분배 라인에 전기적으로 커플링되는 디바이스 다이;
    내부에 상기 디바이스 다이를 몰딩하는 몰딩 재료;
    상기 몰딩 재료를 관통하는 관통 비아;
    상기 디바이스 다이 위에 있는 적어도 하나의 제2 유전체층;
    상기 적어도 하나의 제2 유전체층 내의 복수의 제2 재분배 라인;
    상기 적어도 하나의 제2 유전체층 내의 금속 패드; 및
    상기 적어도 하나의 제2 유전체층 위에 있는 제3 유전체층
    을 포함하고, 상기 복수의 제2 재분배 라인은 상기 관통 비아를 통해 상기 복수의 제1 재분배 라인에 전기적으로 커플링되며, 상기 레이저 마킹은 상기 제3 유전체층 내에 레이저 마크를 형성하고, 상기 금속 패드의 일부는 상기 레이저 마크에 노출되는 것인, 패키지 제조 방법.
  9. 제8항에 있어서,
    복수의 금속 패드를 노출시키도록 상기 제3 유전체층 내에 개구를 형성하는 단계;
    상기 제3 유전체층의 상기 개구 내에 솔더 볼을 배치하는 단계; 및
    상기 솔더 볼을 상기 복수의 금속 패드와 연결하기 위해 상기 솔더 볼에 대해 리플로우를 수행하는 단계
    를 더 포함하는, 패키지 제조 방법.
  10. 제8항에 있어서,
    상기 제1 패키지에 제2 패키지를 본딩하는 단계; 및
    상기 제1 패키지와 제2 패키지 사이의 갭 내로 언더필을 충전하는 단계
    를 더 포함하고, 상기 언더필은 상기 레이저 마크 내에 배치되는 것인, 패키지 제조 방법.
KR1020140173805A 2014-02-27 2014-12-05 패키지 및 그 제조방법 KR101688698B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/192,341 2014-02-27
US14/192,341 US9343434B2 (en) 2014-02-27 2014-02-27 Laser marking in packages

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160052258A Division KR101792942B1 (ko) 2014-02-27 2016-04-28 패키지

Publications (2)

Publication Number Publication Date
KR20150101914A KR20150101914A (ko) 2015-09-04
KR101688698B1 true KR101688698B1 (ko) 2016-12-21

Family

ID=53882965

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140173805A KR101688698B1 (ko) 2014-02-27 2014-12-05 패키지 및 그 제조방법
KR1020160052258A KR101792942B1 (ko) 2014-02-27 2016-04-28 패키지

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020160052258A KR101792942B1 (ko) 2014-02-27 2016-04-28 패키지

Country Status (4)

Country Link
US (3) US9343434B2 (ko)
KR (2) KR101688698B1 (ko)
CN (1) CN104882435B (ko)
TW (1) TWI533406B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589900B2 (en) * 2014-02-27 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad for laser marking
US9666522B2 (en) 2014-05-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow
US9704836B2 (en) * 2015-03-16 2017-07-11 Mediatek Inc. Semiconductor package assembly
JP2016192447A (ja) * 2015-03-30 2016-11-10 株式会社東芝 半導体装置
US9728508B2 (en) 2015-09-18 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR20170044919A (ko) * 2015-10-16 2017-04-26 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
WO2017078717A1 (en) 2015-11-05 2017-05-11 Intel Corporation Stacked package assembly with voltage reference plane
US9735118B2 (en) * 2015-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Antennas and waveguides in InFO structures
KR102503892B1 (ko) 2015-12-31 2023-02-28 삼성전자주식회사 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
KR102566996B1 (ko) 2016-09-09 2023-08-14 삼성전자주식회사 FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
US10529697B2 (en) 2016-09-16 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US10510691B2 (en) * 2017-08-14 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
EP3682436A4 (en) 2017-09-11 2021-06-16 Trelleborg Sealing Solutions U.S., Inc. LEAK DETECTION SYSTEM AND METHOD
JP2020025019A (ja) * 2018-08-07 2020-02-13 キオクシア株式会社 半導体装置
KR102543185B1 (ko) 2018-10-08 2023-06-14 삼성전자주식회사 반도체 패키지
KR102574414B1 (ko) * 2019-05-21 2023-09-04 삼성전기주식회사 전자 부품 모듈
TWI726500B (zh) * 2019-11-25 2021-05-01 東捷科技股份有限公司 封裝結構的製造方法
KR20220027333A (ko) 2020-08-26 2022-03-08 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878933B1 (ko) 2007-06-26 2009-01-19 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조 방법
US20100078655A1 (en) * 2008-09-25 2010-04-01 Wen-Kun Yang Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266138B1 (ko) 1998-06-24 2000-09-15 윤종용 칩 스케일 패키지의 제조 방법
KR100890534B1 (ko) 2000-02-25 2009-03-27 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
TW457545B (en) 2000-09-28 2001-10-01 Advanced Semiconductor Eng Substrate to form electronic package
US7053495B2 (en) 2001-09-17 2006-05-30 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method for fabricating the same
JP3670634B2 (ja) 2001-09-17 2005-07-13 松下電器産業株式会社 半導体集積回路装置及びその製造方法
DE10320646A1 (de) 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
US7944064B2 (en) 2003-05-26 2011-05-17 Casio Computer Co., Ltd. Semiconductor device having alignment post electrode and method of manufacturing the same
US6927498B2 (en) 2003-11-19 2005-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad for flip chip package
JP4467318B2 (ja) 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
US7928591B2 (en) 2005-02-11 2011-04-19 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
KR20070051038A (ko) * 2005-11-14 2007-05-17 삼성전자주식회사 식별 마크를 갖는 반도체 소자
US20080121269A1 (en) * 2006-08-23 2008-05-29 Welser Roger E Photovoltaic micro-concentrator modules
US8178964B2 (en) 2007-03-30 2012-05-15 Advanced Chip Engineering Technology, Inc. Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
KR100809726B1 (ko) 2007-05-14 2008-03-06 삼성전자주식회사 얼라인 마크, 상기 얼라인 마크를 구비하는 반도체 칩,상기 반도체 칩을 구비하는 반도체 패키지 및 상기 반도체칩과 상기 반도체 패키지의 제조방법들
TWI339432B (en) 2007-08-13 2011-03-21 Ind Tech Res Inst Magnetic shielding package structure of a magnetic memory device
US7884472B2 (en) 2008-03-20 2011-02-08 Powertech Technology Inc. Semiconductor package having substrate ID code and its fabricating method
JP5363034B2 (ja) 2008-06-09 2013-12-11 ラピスセミコンダクタ株式会社 半導体基板、及びその製造方法
US8350377B2 (en) 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
US8354304B2 (en) 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US9082806B2 (en) 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US8168529B2 (en) 2009-01-26 2012-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Forming seal ring in an integrated circuit die
US7943423B2 (en) 2009-03-10 2011-05-17 Infineon Technologies Ag Reconfigured wafer alignment
US20100283138A1 (en) 2009-05-06 2010-11-11 Analog Devices, Inc. Nickel-Based Bonding of Semiconductor Wafers
US8169065B2 (en) 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
US8349658B2 (en) 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
US8928159B2 (en) 2010-09-02 2015-01-06 Taiwan Semiconductor Manufacturing & Company, Ltd. Alignment marks in substrate having through-substrate via (TSV)
US8466544B2 (en) 2011-02-25 2013-06-18 Stats Chippac, Ltd. Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP
JP2012209635A (ja) 2011-03-29 2012-10-25 Seiko Instruments Inc 接合ガラスの切断方法、パッケージの製造方法、パッケージ、圧電振動子、発振器、電子機器及び電波時計
US9401308B2 (en) * 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US8563403B1 (en) 2012-06-27 2013-10-22 International Business Machines Corporation Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last
US20140057394A1 (en) 2012-08-24 2014-02-27 Stmicroelectronics Pte Ltd. Method for making a double-sided fanout semiconductor package with embedded surface mount devices, and product made
US9721920B2 (en) 2012-10-19 2017-08-01 Infineon Technologies Ag Embedded chip packages and methods for manufacturing an embedded chip package
US20150340308A1 (en) * 2014-05-21 2015-11-26 Broadcom Corporation Reconstituted interposer semiconductor package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878933B1 (ko) 2007-06-26 2009-01-19 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조 방법
US20100078655A1 (en) * 2008-09-25 2010-04-01 Wen-Kun Yang Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same

Also Published As

Publication number Publication date
US9508696B2 (en) 2016-11-29
US20150243633A1 (en) 2015-08-27
CN104882435B (zh) 2018-02-16
KR101792942B1 (ko) 2017-11-02
TWI533406B (zh) 2016-05-11
TW201533848A (zh) 2015-09-01
CN104882435A (zh) 2015-09-02
KR20150101914A (ko) 2015-09-04
US9721933B2 (en) 2017-08-01
KR20160053883A (ko) 2016-05-13
US9343434B2 (en) 2016-05-17
US20170077075A1 (en) 2017-03-16
US20160260694A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
KR101688698B1 (ko) 패키지 및 그 제조방법
US10096553B2 (en) Metal pad for laser marking
US11612057B2 (en) Opening in the pad for bonding integrated passive device in InFO package
US11862606B2 (en) Packages with metal line crack prevention design
US9721916B2 (en) Concentric bump design for the alignment in die stacking
US9240387B2 (en) Wafer-level chip scale package with re-workable underfill
TWI721038B (zh) 封裝結構、疊層封裝元件及其形成方法
TWI611486B (zh) 半導體結構及其製法
US8895357B2 (en) Integrated circuit and method of manufacturing the same
TWI591797B (zh) 用於雷射標記的金屬墊
TW201535600A (zh) 積體電路結構及其製造方法
KR101011840B1 (ko) 반도체 패키지 및 그의 제조 방법
KR101683975B1 (ko) 반도체 디바이스, 반도체 패키지, 반도체 디바이스 및 반도체 패키지의 제조 방법
TWI741090B (zh) 半導體裝置及其製造方法
JP2011134749A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)