KR101685559B1 - 전기 이중층 커패시터의 고밀도 전극의 제조방법 - Google Patents

전기 이중층 커패시터의 고밀도 전극의 제조방법 Download PDF

Info

Publication number
KR101685559B1
KR101685559B1 KR1020150018624A KR20150018624A KR101685559B1 KR 101685559 B1 KR101685559 B1 KR 101685559B1 KR 1020150018624 A KR1020150018624 A KR 1020150018624A KR 20150018624 A KR20150018624 A KR 20150018624A KR 101685559 B1 KR101685559 B1 KR 101685559B1
Authority
KR
South Korea
Prior art keywords
active material
material sheet
sheet
type aluminum
hollow
Prior art date
Application number
KR1020150018624A
Other languages
English (en)
Other versions
KR20150130903A (ko
Inventor
신달우
이문수
신진식
Original Assignee
한국제이씨씨(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국제이씨씨(주) filed Critical 한국제이씨씨(주)
Priority to US14/645,724 priority Critical patent/US9922774B2/en
Publication of KR20150130903A publication Critical patent/KR20150130903A/ko
Priority to CN201610072984.3A priority patent/CN105869906A/zh
Priority to JP2016020617A priority patent/JP2016146481A/ja
Application granted granted Critical
Publication of KR101685559B1 publication Critical patent/KR101685559B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86—Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

본 발명은 전기 이중층 커패시터의 고밀도 전극 및 그의 제조방법에 관한 것으로, 관통형 알루미늄 시트와; 관통형 알루미늄 시트의 일측으로 돌출되도록 형성되는 다수개의 제1중공형 돌출부재와; 관통형 알루미늄 시트의 타측으로 돌출되도록 형성되는 다수개의 제2중공형 돌출부재와; 관통형 알루미늄 시트의 일측면에 접착되는 제1활물질 시트와; 관통형 알루미늄 시트의 타측면에 접착되는 제2활물질 시트로 구성되는 것을 특징으로 한다.

Description

전기 이중층 커패시터의 고밀도 전극의 제조방법{Method for manufacturing high density electrode for electric double layer capacitor}
본 발명은 전기 이중층 커패시터의 고밀도 전극의 제조방법에 관한 것으로, 특히 전기 이중층 커패시터의 전극에 사용되는 알루미늄 시트에 다수개의 관통홀을 형성할 때 알루미늄 시트의 표면적 손실을 방지하여 알루미늄 시트와 활물질 시트 사이의 접촉면적을 증가시킴으로써 고밀도 전극을 구현할 수 있는 전기 이중층 커패시터의 고밀도 전극의 제조방법에 관한 것이다.
전기 이중층 커패시터(EDLC; Electric Double Layer Capacitor)는 가역성이 있는 물리 흡착현상에 의해 전기 에너지를 저장함에 의해 충방전을 반복하더라도 수명에 미치는 영향이 적으며, 스마트폰, 하이브리드 자동차, 전기자동차나 태양광 발전에 적용되는 에너지 저장장치 분야에 적용되고 있다. 이러한 전기이중층 커패시터는 파워 밀도는 우수하나 에너지 밀도가 낮아 이를 개선하기 위한 전극 재료 개발이 요구된다.
한국등록특허 제1166148호(특허문헌 1)는 포토 리소그래피를 이용한 입체 패턴 구조를 갖는 알루미늄 집전체(current collector)의 제조방법에 관한 것이다. 특허문헌 1에 공개된 알루미늄 집전체의 제조방법은 먼저 알루미늄박 집전체를 세척한 후 질소 분위기에서 건조한다. 건조가 완료되면 건조된 알루미늄박 집전체 표면 위에 감광액을 도포한 후 건조하여 감광액이 선택적으로 노광되게 하여 경화시킨다.
경화가 완료되면 현상액을 노광된 알루미늄 집전체에 뿌려 노광되지 않은 감광액을 선택적으로 제거한 후 남은 감광액을 완전히 경화시켜 알루미늄 집전체 위에 패턴을 형성을 형성시킨다. 패턴 형성이 완료되면 두 개의 탄소판을 각각의 대향전극으로 하고 패턴이 형성된 알루미늄박 집전체를 두 개의 탄소판 사이에 위치시켜 교류전원을 인가하고 전해액에서 알루미늄 집전체를 1차 에칭한다.
1차 에칭이 완료되면 에칭된 알루미늄 집전체를 건조시킨다. 알루미늄 집전체의 건조가 완료되면 두 개의 탄소판을 대향전극으로 하고 1차에칭 후 건조된 알루미늄 집전체를 양 대향전극사이에 위치시켜 2차 에칭을 실시한다. 2차 에칭이 완료되면 2차 에칭된 알루미늄박을 세척 후 건조시킨다.
특허문헌 1과 같이 종래의 전기 이중층 커패시터의 전극은 포토 리소그래피 공정을 이용하여 알루미늄 집전체에 패턴 즉, 다수개의 관통공을 형성하여 알루미늄 집전체와 활물질과의 접촉면적을 증가시킴으로써 에너지 밀도를 개선하고 있다.
특허문헌 1과 같이 종래의 전기 이중층 커패시터의 전극에 사용되는 알루미늄 집전체에 다수개의 관통공을 형성하는 경우에 알루미늄 집전체의 전체 면적에서 관통공이 차지하는 면적만큼 알루미늄 집전체의 표면적 손실이 발생되는 문제점이 있다.
: 한국등록특허 제1166148호(등록일: 2012.07.10)
본 발명의 목적은 전술한 문제점을 해결하기 위한 것으로, 전기 이중층 커패시터의 전극에 사용되는 알루미늄 시트에 다수개의 관통홀을 형성할 때 알루미늄 시트의 표면적 손실을 방지하여 알루미늄 시트와 활물질 시트 사이의 접촉면적을 증가시킴으로써 고밀도 전극을 구현할 수 있는 전기 이중층 커패시터의 고밀도 전극의 제조방법을 제공함에 있다.
본 발명의 전기 이중층 커패시터의 고밀도 전극의 제조방법은 일측면과 타측면에 각각 다수개의 제1중공형 돌출부재와 다수개의 제2중공형 돌출부재가 형성된 관통형 알루미늄 시트를 제1롤러에 권취하여 준비하는 단계와; 제1활물질 시트를 제2롤러에 권취하여 준비하는 단계와; 제2활물질 시트를 제3롤러에 권취하여 준비하는 단계와; 상기 관통형 알루미늄 시트의 일측면의 상측에 상기 제1활물질 시트가 위치되도록 하며 타측면의 하측에 상기 제2활물질 시트가 위치되도록 하여 관통형 알루미늄 시트와 제1활물질 시트와 제2활물질 시트를 각각 프레스부로 이송시키는 단계와; 제1활물질 시트와 제2활물질 시트가 각각 관통형 알루미늄 시트의 일측면과 타측면에 각각 접착되도록 하며, 다수개의 제1중공형 돌출부재와 다수개의 제2중공형 돌출부재를 통해 서로 연결되도록 제1활물질 시트와 제2활물질 시트를 동시에 프레스부로 가압하는 단계로 구성되는 것을 특징으로 한다.
삭제
본 발명의 전기 이중층 커패시터의 고밀도 전극의 제조방법은 전기 이중층 커패시터의 전극에 사용되는 알루미늄 시트에 다수개의 관통홀을 형성할 때 알루미늄 시트의 표면적 손실을 방지하여 알루미늄 시트와 활물질 시트 사이의 접촉면적을 증가시킴으로써 고밀도 전극을 구현할 수 있는 이점이 있다.
도 1은 본 발명의 전기 이중층 커패시터에 적용되는 고밀도 전극의 단면도,
도 2는 도 1에 도시된 관통형 알루미늄 시트에 활물질 시트를 접착하기 전 상태를 나타낸 단면도,
도 3은 도 2에 도시된 관통형 알루미늄 시트를 타측면에서 바라본 배면도,
도 4는 도 2에 도시된 제1중공형 돌출부재의 다양한 실시예 나타낸 표,
도 5는 본 발명의 전기 이중층 커패시터에 적용되는 고밀도 전극의 제조방법을 나타낸 공정 흐름도,
도 5는 본 발명의 전기 이중층 커패시터에 적용되는 고밀도 전극의 제조에 사용되는 활성탄의 특성을 나타낸 표,
도 7은 본 발명의 전기 이중층 커패시터에 적용되는 고밀도 전극을 제조하기 위한 장치의 구성을 개략적으로 나타낸 도.
이하, 본 발명의 전기 이중층 커패시터의 고밀도 전극 및 그의 제조방법의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1 및 도 2에서와 같이 본 발명의 전기 이중층 커패시터의 고밀도 전극은 관통형 알루미늄 시트(10), 제1활물질 시트(20) 및 제2활물질 시트(30)로 구성된다.
관통형 알루미늄 시트(10)는 서로 이격되도록 다수개의 관통홀(11a,12a)이 형성되며, 다수개의 제1중공형 돌출부재(11)와 다수개의 제2중공형 돌출부재(12)가 구비된다. 다수개의 제1중공형 돌출부재(11)는 각각 다수개의 관통홀(11a)과 연통되도록 관통형 알루미늄 시트(10)로부터 연장되어 알루미늄 시트(10)의 일측으로 돌출되도록 형성되며, 다수개의 제2중공형 돌출부재(12)는 각각 다수개의 제1중공형 돌출부재(12)와 각각 이격되도록 형성되고, 관통홀(12a)과 연통되도록 관통형 알루미늄 시트(10)로부터 연장되어 알루미늄 시트(10)의 타측으로 돌출되도록 형성된다. 제1활물질 시트(20)는 다수개의 제1중공형 돌출부재(11)가 매립되도록 관통형 알루미늄 시트(10)의 일측면(10a)에 접착되며, 제2활물질 시트(30)는 다수개의 제2중공형 돌출부재(12)가 매립되며 다수개의 제1중공형 돌출부재(11)와 다수개의 제2중공형 돌출부재(12)를 통해 제1활물질 시트(20)와 연결되도록 관통형 알루미늄 시트(10)의 타측면(10b)에 접착된다.
상기 구성을 갖는 본 발명의 전기 이중층 커패시터의 고밀도 전극의 구성을 보다 상세히 설명하면 다음과 같다.
관통형 알루미늄 시트(10)는 도 1 내지 도 3에서와 같이 서로 이격되도록 다수개의 관통홀(11a,12a)이 형성되며, 각각 관통형 알루미늄 시트(10)의 일측면(10a)과 타측면(10b)이 관통되도록 형성된다. 이러한 다수개의 관통홀(11a,12a)의 직경(D1,D3)은 50 내지 100㎛이다. 다수개의 관통홀(11a,12a)이 형성되는 관통형 알루미늄 시트(10)의 두께(T1)는 10 내지 50㎛이며, 순도가 99.20 내지 99.99％인 것을 사용하여 비저항 특성을 개선시킴으로써 본 발명의 전기 이중층 커패시터에 적용되는 고밀도 전극의 전기적인 특성을 개선시킨다. 여기서, 도 1은 도 7에 도시된 'Aa'부분을 확대한 단면도이며, 도 2에 도시된 관통형 알루미늄 시트(10)는 도 3에 도시된 'A-A'선 단면도를 나타낸다.
다수개의 제1중공형 돌출부재(11)와 다수개의 제2중공형 돌출부재(12)는 각각 도 2 및 도 3에서와 같이 바늘이나 송곳과 같은 끝단이 뽀족한 원통 기둥부재(도시 않음), 타원 기둥부재(도시 않음) 및 사각 기둥부재(도시 않음) 중 하나를 이용하여 관통형 알루미늄 시트(10)를 일측면(10a)이나 타측면(10b)에서 가압하여 뚫음에 의해 관통형 알루미늄 시트(10)에 다수개의 관통홀(11a,12a)이 형성되도록 하며, 다수개의 관통홀(11a,12a)과 각각 연통되도록 관통형 알루미늄 시트(10)로부터 연장되어 돌출되도록 형성된다. 다수개의 관통홀(11a,12a)은 각각 도 4에서와 같이 원통 기둥부재, 타원 기둥부재 및 사각 기둥부재 중 하나에 의해 원통형, 타원형 및 사각형 중 하나로 형성된다. 여기서, 도 4는 제1중공형 돌출부재(11)의 다양한 실시예를 나타낸 표이며, 제2중공형 돌출부재(12)는 도 4에 도시된 제1중공형 돌출부재(11)와 동일하게 적용됨으로 제2중공형 돌출부재(12)의 다양한 실시예의 도면과 설명을 생략했다.
예를 들어 다수개의 제1중공형 돌출부재(11)는 끝단이 뽀족한 원통 기둥부재, 타원 기둥부재 및 사각 기둥부재 중 하나를 관통형 알루미늄 시트(10)의 일측면(10a)을 향하는 방향으로 가압하여 뚫음에 의해 관통형 알루미늄 시트(10)에 다수개의 관통홀(11a)이 형성되도록 함과 아울러 관통형 알루미늄 시트(10)의 연성에 의해 관통홀(11a)로부터 연장되어 알루미늄 시트(10)의 일측으로 돌출되도록 형성된다. 여기서, 다수개의 관통홀(11a)은 원통 기둥부재, 타원 기둥부재 및 사각 기둥부재에 따라 도 4에서와 같이 원통형, 타원형 및 사각형 중 하나로 형성된다.
다수개의 관통홀(11a)은 원통 기둥부재, 타원 기둥부재 및 사각 기둥부재에 따라 도 4에서와 같이 원통형, 타원형 및 사각형 중 하나의 형상으로 형성된다. 예를 들어, 원통 기둥부재를 이용하는 경우에 다수개의 관통홀(11a)은 Y1열에서와 같이 원통형으로 형성되며, 타원 기둥부재를 이용하는 경우에 다수개의 관통홀(11a)은 Y2열에서와 같이 타원형으로 형성된다. 사각 기둥부재를 이용해 형성하는 경우에 다수개의 관통홀(11a)은 Y3열에서와 같이 사각형으로 형성되며, X3행에 기재된 제1중공형 돌출부재(11)는 X2행에 기재된 제1중공형 돌출부재(11)의 사시도를 나타낸다.
다수개의 제2중공형 돌출부재(12)는 끝단이 뽀족한 원통 기둥부재, 타원 기둥부재 및 사각 기둥부재 중 하나를 이용하여 관통형 알루미늄 시트(10)의 타측면(10b)을 향하는 방향으로 가압하여 뚫음에 의해 관통형 알루미늄 시트(10)에 다수개의 관통홀(12a)이 형성되도록 함과 아울러 관통형 알루미늄 시트(10)의 연성에 의해 관통홀(11a)로부터 연장되어 관통형 알루미늄 시트(10)의 타측으로 돌출되도록 형성된다. 여기서, 다수개의 관통홀(12a)은 도 4에 도시된 관통홀(11a)과 같이 원통 기둥부재, 타원 기둥부재 및 사각 기둥부재에 따라 도 4에서와 같이 원통형, 타원형 및 사각형 중 하나로 형성된다.
이러한 다수개의 제1중공형 돌출부재(11)와 다수개의 제2중공형 돌출부재(12)는 각각 끝단이 뽀족한 원통 기둥부재, 타원 기둥부재 및 사각 기둥부재 중 하나에 의해 하나 이상의 돌출버(extrude burr)부재(11b,11c,11d,12b,12c,12d)로 형성된다. 예를 들어, 제1중공형 돌출부재(11)와 제2중공형 돌출부재(12)는 각각 도 3에 도시된 바와 같이 하나의 돌출버(extrude burr)부재(11b,12b)로 형성되거나 둘 이상의 돌출버부재(11b,11c,11d,12b,12c,12d)로 형성된다. 즉, 하나의 관통형 알루미늄 시트(10)는 하나의 돌출버부재(11b,12b)로 형성되거나 둘 이상의 돌출버부재(11b,11c,11d,12b,12c,12d)로 형성되는 제1중공형 돌출부재(11)와 제2중공형 돌출부재(12)가 혼재되어 형성된다. 제1중공형 돌출부재(11)는 도 4에 도시된 제1중공형 돌출부재(11)와 같이 관통홀(11a)이 Y2 및 Y3열에와 같이 사각형이나 타원형으로 형성되는 경우에 4개의 돌출버부재(11b,11c,11d,11e)로 형성될 수 있으며, 제2중공형 돌출부재(12) 또한 제1중공형 돌출부재(11)와 동일하게 적용된다. 여기서, 도 4에 도시된 표에서 X1행은 제1중공형 돌출부재(11)에 2개의 돌출버부재(11b,11c)가 형성된 실시예를 나타내고, X2행은 제1중공형 돌출부재(11)에 3개나 4개의 돌출버부재(11b,11c,11d,11e)가 형성된 실시예를 나타내며, X3행은 X1행에 도시된 제1중공형 돌출부재(11)의 사시도를 나타낸다. 또한 도 1은 도 4의 X1행과 Y1열에 도시된 2개의 돌출버부재(11b,11c,12b,12c)를 갖는 제1중공형 돌출부재(11)와 제2중공형 돌출부재(12)가 형성된 본 발명의 전기 이중층 커패시터의 고밀도 전극의 단면도를 나타낸다.
하나 이상의 돌출버부재(11b,11c,11d,12b,12c,12d)는 각각 관통홀(11a,12a)에서 연장되도록 관통형 알루미늄 시트(10)에 서로 이격되어 일체로 형성되며, 각각의 높이(T2,T3)는 2 내지 70㎛가 되도록 형성된다. 예를 들어 도 2 및 도 4에서와 같이 돌출버부재(11b,12b)의 높이(T2,T3)는 관통형 알루미늄 시트(10)의 일측면(10a)이나 타측면(10b)을 기준으로 최대 높이이며, 다수개의 돌출버부재(11b,11c,11d,12b,12c,12d)는 각각 관통형 알루미늄 시트(10)의 일측면(10a)이나 타측면(10b)을 기준으로 서로 분리된 상태로 높이가 2㎛ 이상이 되도록 형성되는 것을 나타낸다. 이와 같이 다수개의 제1중공형 돌출부재(11)와 다수개의 제2중공형 돌출부재(12)는 하나 이상의 돌출버부재(11b,11c,11d,12b,12c,12d)를 갖도록 형성됨으로써 관통형 알루미늄 시트(10)의 표면적을 더욱 증가시켜 고밀도를 갖는 전극을 구현할 수 있다. 예를 들어, 제1중공형 돌출부재(11)와 제2중공형 돌출부재(12)는 원통형 기둥부재를 이용하여 형성 시 직경(D1,D3)이 서로 균일한 원통형 관통홀(11a,12a)을 형성함과 아울러 제1중공형 돌출부재(11)와 제2중공형 돌출부재(12)의 일측이나 타측의 내경(D2,D4)이 직경(D1,D3)과 같거나 작도록 형성되는 돌출버부재(11b,12b)로 형성됨으로써 관통형 알루미늄 시트(10)의 표면적을 더욱 증가시켜 고밀도를 갖는 전극을 구현할 수 있다.
제1활물질 시트(20)와 제2활물질 시트(30)는 각각 도 1 및 도 2에서와 같이 롤 프레스 방법을 2회 이상 반복하여 다수개의 제1중공형 돌출부재(11)와 다수개의 제2중공형 돌출부재(12)를 통해 서로 연결되도록 관통형 알루미늄 시트(10)의 일측면과 타측면에 동시에 가압되어 접착되며, 롤 프레스 방법을 2회 이상 반복 수행 시 마지막번째 실시되는 롤 프레스 방법으로 가압된 제1활물질 시트(20)와 제2활물질 시트(30)의 두께(T4,T5)는 각각 첫번째 실시되는 롤 프레스 방법으로 가압된 두께(도시 않음)보다 2 내지 30％ 얇아지도록 형성된다.
제1활물질 시트(20)와 제2활물질 시트(30)는 각각 롤 프레스 방법을 2회 이상 반복하여 관통형 알루미늄 시트(10)에 동시에 가압되어 접착됨으로써 제1활물질 시트(20)와 제2활물질 시트(30)를 접착하기 위한 가압력에 의해 다수개의 제1중공형 돌출부재(11)와 다수개의 제2중공형 돌출부재(12)의 외형이 변하거나 이로 인해 관통홀(11a,12a)이 막히는 등의 손상을 방지함과 아울러 등가직렬저항 특성이 저하되는 것을 방지하며, 고밀도를 갖는 전극을 구현할 수 있다.
예를 들어, 본 발명의 전기 이중층 커패시터의 고밀도 전극은 도 7에 도시된 프레스부(140)을 이용하여 롤 프레스 방법을 2회 반복하여 형성된다.
첫번째 실시되는 롤 프레스 방법은 마지막번째 실시되는 롤 프레스 방법보다 낮은 압력으로 가압하여 관통형 알루미늄 시트(10)의 일측면과 타측면에 각각 제1활물질 시트(20)와 제2활물질 시트(30)를 접착시킨다. 즉, 제1활물질 시트(20)와 제2활물질 시트(30)는 각각 낮은 압력으로 관통형 알루미늄 시트(10)에 접착됨으로써 압력에 의해 다수개의 제1중공형 돌출부재(11)와 다수개의 제2중공형 돌출부재(12)의 외형이 변형되는 것을 방지한다. 이와 같이 첫번째 실시되는 롤 프레스 방법은 제1활물질 시트(20)와 제2활물질 시트(30)가 각각 제1중공형 돌출부재(11)나 제2중공형 돌출부재(12)에 부분적으로 충진되도록 하는 것이며, 이로 인해 첫번째 실시되는 롤 프레스 방법 시 사용되는 압력보다 높은 압력이 가해짐으로써 발생될 수 있는 제1중공형 돌출부재(11)나 제2중공형 돌출부재(12)의 외형 변형을 방지한다.
두번째 즉, 두번째가 마직막번째인 경우에 마지막번째 실시되는 롤 프레스 방법은 첫번째 실시되는 롤 프레스 방법보다 높은 압력으로 가압하여 관통형 알루미늄 시트(10)의 일측면과 타측면에 각각 제1활물질 시트(20)와 제2활물질 시트(30)를 접착시킨다. 마지막번째 실시되는 롤 프레스 방법은 첫번째 실시되는 롤 프레스 방법보다 높은 압력으로 가압해도 이미 어느 정도 제1활물질 시트(20)와 제2활물질 시트(30)가 각각 제1중공형 돌출부재(11)나 제2중공형 돌출부재(12)에 부분적으로 충진됨으로 인해 제1중공형 돌출부재(11)나 제2중공형 돌출부재(12)의 외형이 변형되는 것을 방지할 수 있다. 마지막번째 실시되는 롤 프레스 방법은 첫번째 실시되는 롤 프레스 방법보다 높은 압력으로 제1활물질 시트(20)와 제2활물질 시트(30)를 동시에 가압함으로써 다수개의 제1중공형 돌출부재(11)와 다수개의 제2중공형 돌출부재(12)에 충진된 상태에서 다수개의 관통홀(11a,12a)에 충진되어 서로 연결된다.
마지막번째 실시되는 롤 프레스 방법에 의해 제1활물질 시트(20)와 제2활물질 시트(30)는 다수개의 제1중공형 돌출부재(11)와 다수개의 제2중공형 돌출부재(12)에 충진되어 각각의 내주면이나 외주면에 접착된 상태로 다수개의 관통홀(11a,12a)에 충진됨으로써 단위 체적당 무게의 비를 증가시켜 고밀도를 구현할 수 있으며, 관통형 알루미늄 시트(10)와 접촉되는 면적이 증가되어 등가직렬저항 특성의 저하를 방지한할 수 있다. 이러한 제1활물질 시트(20)와 제2활물질 시트(30)는 각각 서로 동일한 활물질 재질로 이루어지고, 두께(T4,T5)가 2 내지 30％만큼 얇아지도록 가압시켜 형성함으로써 물리적인 방법으로 고밀도를 갖는 전극을 제조할 수 있으며, 각각의 두께(T4,T5)는 100 내지 500㎛이다. 여기서, 활물질 재질은 활성탄이 사용되며, 활성탄의 평균입경은 1 내지 10㎛이며, 비표면적은 1200 내지 2200㎡/g인 것이 사용된다.
상기 구성을 갖는 본 발명의 전기 이중층 커패시터의 고밀도 전극의 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
본 발명의 전기 이중층 커패시터의 고밀도 전극의 제조방법은 도 5 및 도 7에서와 같이 먼저 일측면(10a)과 타측면(10b)에 각각 다수개의 제1중공형 돌출부재(11)와 다수개의 제2중공형 돌출부재(12)가 형성된 관통형 알루미늄 시트(10)를 제1롤러(110)에 권취하여 준비한다(S10). 제1롤러(110)의 준비와 아울러 제1활물질 시트(20)를 제2롤러(120)에 권취하여 준비하며(S20), 제2활물질 시트(30)를 제3롤러(130)에 권취하여 준비한다(S30). 제1롤러(110)와 제2롤러(120)와 제3롤러(130)가 각각 준비되면 관통형 알루미늄 시트(10)의 일측면(10a)의 상측에 제1활물질 시트(20)가 위치되도록 하며 타측면(10b)의 하측에 제2활물질 시트(30)가 위치되도록 하여 관통형 알루미늄 시트(10)와 제1활물질 시트(20)와 제2활물질 시트(30)를 각각 프레스부(140)로 이송시킨다(S40). 관통형 알루미늄 시트(10)와 제1활물질 시트(20)와 제2활물질 시트(30)를 각각 프레스부(140)가 이송되면 제1활물질 시트(20)와 제2활물질 시트(30)가 각각 관통형 알루미늄 시트(10)의 일측면과 타측면에 각각 접착되도록 하며, 제1활물질 시트(20)와 제2활물질 시트(30)가 각각 다수개의 제1중공형 돌출부재(11)와 다수개의 제2중공형 돌출부재(12)를 통해 서로 연결되도록 제1활물질 시트(20)와 제2활물질 시트(30)를 동시에 프레스부(140)로 가압한(S50) 후 공지된 건조 공정을 통해 건조하여 본 발명의 전기 이중층 커패시터의 고밀도 전극을 제조한다.
상기 구성 중 관통형 알루미늄 시트(10)를 제1롤러에 권취하여 준비하는 단계(S10)에서 관통형 알루미늄 시트(10)는 끝단이 뽀족한 원통 기둥부재(도시 않음), 타원 기둥부재(도시 않음) 및 사각 기둥부재(도시 않음) 중 하나로 관통형 알루미늄 시트(10)를 일측면(10a)이나 타측면(10b)에서 가압하여 뚫음에 의해 관통형 알루미늄 시트(10)에 다수개의 관통홀(11a,12a)이 형성되도록 함과 아울러 다수개의 관통홀(11a,12a)과 각각 연통되도록 관통형 알루미늄 시트(10)로부터 연장되어 돌출되도록 다수개의 제1중공형 돌출부재(11)나 다수개의 제2중공형 돌출부재(12)가 일체로 형성된다.
관통형 알루미늄 시트(10)에 형성되는 다수개의 제1중공형 돌출부재(11)와 다수개의 제2중공형 돌출부재(12)는 각각 관통형 알루미늄 시트(10)의 일측이나 타측 즉, 제1방향이나 제2방향으로 돌출되도록 형성되고, 제1방향은 관통형 알루미늄 시트(10)의 일측면(10a)을 향하는 방향이며, 제2방향은 제1방향과 반대방향으로 관통형 알루미늄 시트(10)의 타측면(10b)을 향하는 방향을 나타낸다.
제1활물질 시트(20)를 제2롤러(120)에 권취하여 준비하는 단계(S20)와 제2활물질 시트(30)를 제3롤러(130)에 권취하여 준비하는 단계(S30)에서 제1활물질 시트(20)와 제2활물질 시트(30)는 각각 서로 동일한 활물질 재질이 사용되며, 활물질 재질은 전극재 60 내지 80wt％와 점도조절물 20 내지 40wt％로 이루어지며, 점도가 5000 내지 10000cps(centi Poise)가 되도록 한다. 제1활물질 시트(20)와 제2활물질 시트(30)는 각각 전술한 점도를 유지함으로써 제1활물질 시트(20)와 제2활물질 시트(30)가 어느 정도 점도를 가진 상태에서 이송되어 관통형 알루미늄 시트(10)에 접착시킴으로써 제1활물질 시트(20)와 제2활물질 시트(30)의 접착력을 개선시킨다. 여기서, 전극재는 활성탄 85 내지 95wt％와 도전제 3 내지 8wt％와 바인더 2 내지 7wt％로 이루어지며, 점도조절물은 알코올 30 내지 60wt％와 순수 40 내지 70wt％로 이루어진다. 여기서, 활성탄은 수열합성방법을 이용해 제조된 탄소입자분말을 활성화처리하여 제조된다. 활성화처리는 탄소입자분말과 혼합 알카리의 wt％ 비를 1 : 2 내지 3이 되도록 혼합하여 건조한 후 질소 분위기의 관상로(tube furnace)에서 600 내지 1000℃로 열처리하여 수행되며, 혼합 알카리는 NaOH와 KOH의 wt％ 비가 1 : 9 내지 12가 되도록 혼합된다.
활성탄의 제조 방법을 구체적으로 설명하면 먼저, 공지된 수열합성방법을 이용해 제조된 탄소입자분말을 제조한다. 탄소입자분말은 공지된 원료가 사용되며, 원료는 피치 코크스(pitch coke), 야자 껍질이나 바이오물질이 사용되며, 바이오물질은 감자전분, 잣나무 열매 또는 옥수수 등이 사용된다. 탄소입자분말이 제조되면 탄소입자분말을 활성화처리한다. 활성화처리는 먼저, 탄소입자분말을 혼합 알카리 용액에 30분 내지 2시간 동안 진공함침 시킨 후 10 내지 15시간 동안 교반하여 탄소입자분말과 혼합 알카리를 혼합한다.
탄소입자분말을 혼합 알카리가 혼합되면 공지된 여과기를 이용해 여과한 후 100 내지 130℃에서 10 내지 15시간 동안 진공건조한다. 건조가 완료되면 질소 분위의 관상로(tube furnace)에서 600 내지 1000℃로 30분 내지 1시간 30분 동안 열처리하여 활성화시킨다. 활성화가 완료되면 혼합 알카리가 혼합된 탄소입자분말을 증류수로 1 내지 10회 반복 세척한 후 건조하여 활성탄을 제조한다.
활성탄 제조 시 NaOH와 KOH로 이루어지는 혼합 알카리는 활성탄에 NaOH와 KOH에 따른 2가지 크기의 기공(pore)을 형성한다. 즉, K 이온과 Na 이온은 서로 크기가 다르고 활성화 동작의 차이로 인해 활성탄에 서로 다른 크기의 기공(pore)을 형성한다. 예를 들어, K 이온은 Na 이온의 활성화에 의해 형성된 기공에 비해 좁고 깊은 기공을 형성하며, Na 이온은 K 이온의 활성화에 의해 형성된 기공에 비해 넓고 얕은 기공을 형성시킨다.
활성탄의 비표면적은 도 6에서와 같이 NaOH와 KOH의 wt％ 비를 1 : 9로 고정시킨 상태에서 탄화물과 혼합 알카리의 wt％ 비를 1:2, 1:2.3, 1:2.6 및 1:3으로 변환시켜 실험 시 증가된다. 이러한 실험의 실시예에서와 같이 혼합 알카리에서 KOH의 wt％ 비가 증가되는 경우에 활성탄의 비표면적은 도 6에서와 같이 1200㎡/g에서 2200㎡/g로 증가됨으로 평균입경이 1 내지 10㎛인 활성탄을 사용하는 것이 가능하게 된다. 즉, 활성탄은 평균입경이 작음에도 비표면적이 증가됨으로써 활성탄의 부피당 용량을 증가시켜 고밀도의 전극을 구현할 수 있다.
활성탄에 잔존하는 금속 불순물은 6에서와 같이 NaOH와 KOH의 wt％ 비가 1 : 9로 고정시킨 상태에서 탄화물과 혼합 알카리의 wt％ 비를 1:3, 1:2.6, 1:2.3 및 1:2로 변환시켜 실험 시 감소된다. 예를 들어, Na 이온에 의해 형성된 기공에 의해 활성탄의 세정 시 도 6에서와 같이 금속 불순물 제거 효과가 개선된다. 여기서, 활성탄의 세정 후 잔존하는 금속 불순믈로는 Ni나 K 등이 있다.
이와 같이 활성탄은 탄화물과 혼합 알카리의 비에 따라 비표면적 증가와 금속 불순물의 감소가 서로 상반되는 상태를 보이고 있으나 활성탄의 사용 목적에 따라 최적의 탄화물과 혼합 알카리의 비를 선택하는 경우에 부피당 용량을 증가시키며 금속 불순물의 잔존량을 감소시킬 수 있다.
제1활물질 시트(20)와 제2활물질 시트(30)를 동시에 프레스부(140)로 가압하는 단계(S50)는 도 7에서와 같이 먼저, 제1활물질 시트(20)와 제2활물질 시트(30)와 관통형 알루미늄 시트(10)가 한 쌍의 제1프레스 롤러(141)로 이송되면 제1활물질 시트(20)와 제2활물질 시트(30)가 각각 관통형 알루미늄 시트(10)의 일측면과 타측면에 접착되도록 한 쌍의 제1프레스 롤러(141)를 이용해 제1활물질 시트(20)와 제2활물질 시트(30)를 동시에 제1압력으로 1차 가압한다(S51).
제1활물질 시트(20)와 제2활물질 시트(30)의 1차 가압이 완료된 관통형 알루미늄 시트(10)를 한 쌍의 제2프레스 롤러(142)로 이송되면 1차 가압된 제1활물질 시트(20)와 제2활물질 시트(30)가 각각 다수개의 제1중공형 돌출부재(11)와 다수개의 제2중공형 돌출부재(12)를 통해 서로 연결되도록 한 쌍의 제2프레스 롤러(142)를 이용해 제1활물질 시트(20)와 제2활물질 시트(30)를 동시에 제1압력보다 높은 제2압력으로 2차 가압한다(S52). 여기서, 제2압력은 관통형 알루미늄 시트(10)의 일측면과 타측면에 접착된 제1활물질 시트(20)와 제2활물질 시트(30)의 두께(T4,T5)가 제1압력에 의해 가압되어 관통형 알루미늄 시트(10)의 일측면과 타측면에 접착된 제1활물질 시트(20)와 제2활물질 시트(30)의 두께(도시 않음)보다 2 내지 30％ 얇아지도록 가압한다.
전술한 제1압력은 도 7에서와 같이 한 쌍의 제1프레스 롤러(141) 사이의 이격 거리인 간격(M1)으로 설정되며, 제2압력은 각각 도 7에서와 같이 한 쌍의 제2프레스 롤러(142) 사이의 이격 거리인 간격(M2)에 의해 설정된다. 즉, 한 쌍의 제1프레스 롤러(141)는 제1활물질 시트(20)와 제2활물질 시트(30)로 각각 제1압력이 가해지도록 간격(M1)으로 이격 배치되어 제1활물질 시트(20)가 두께(T6)로 형성되도록 함과 아울러 제2활물질 시트(30)가 두께(T7)로 형성되도록 한다. 한 쌍의 제2프레스 롤러(142)는 제1활물질 시트(20)와 제2활물질 시트(30)로 각각 제2압력이 가해지도록 간격(M2)으로 이격 배치되어 제1활물질 시트(20)가 두께(T4)로 형성되도록 함과 아울러 제2활물질 시트(30)가 두께(T5)로 형성하여 제1활물질 시트(20)와 제2활물질 시트(30)의 두께(T4,T5)가 두께(T6,T7)보다 2 내지 30％ 얇아지도록 형성한다. 여기서, 두께(T6,T7)는 서로 동일한 두께를 가지며, 두께(T4,T5) 또한 서로 동일한 두께를 가진다.
제1압력으로 1차 가압한 제1활물질 시트(20)와 제2활물질 시트(30)의 두께(T6,T7)보다 2 내지 30％ 얇아지도록 제2압력으로 2차 가압된 제1활물질 시트(20)와 제2활물질 시트(30)의 두께(T4,T5)는 한 쌍의 제1프레스 롤러(141)의 이격 거리(M1)와 한 쌍의 제2프레스 롤러(142)의 이격 거리(M2)의 차이(M3＋M4)에서 발생된다. 즉, 제1압력과 제2압력은 프레스부(140)에 구비되는 한 쌍의 제1프레스 롤러(141)의 이격 거리(M1)와 한 쌍의 제2프레스 롤러(142)의 이격 거리(M2)로 설정되며, 제1압력과 제2압력의 차이는 한 쌍의 제1프레스 롤러(141)의 이격 거리(M1)와 한 쌍의 제2프레스 롤러(142)의 이격 거리(M2)의 차이(M3＋M4)에서 발생된다. 예를 들어 이격 거리(M1)는 간격(M2＋M3＋M4)과 동일하도록 설정됨에 의해 제1활물질 시트(20)와 제2활물질 시트(30)의 두께(T4,T5)는 두께(T6,T7)보다 2 내지 30％ 얇아지도록 형성하여 고밀도를 갖는 전극을 용이하게 구현할 수 있게 된다. 여기서, 이격 거리(M1,M2)는 각각 한 쌍의 제1프레스 롤러(141)나 한 쌍의 제2프레스 롤러(142)의 배치 간격을 나타낸다.
제1활물질 시트(20)와 제2활물질 시트(30)의 두께(T4,T5)가 2 내지 30％ 얇아지도록 동시에 가압되어 제1활물질 시트(20)와 제2활물질 시트(30)가 다수개의 제1중공형 돌출부재(11)와 다수개의 제2중공형 돌출부재(12)를 통해 서로 연결되도록 형성되면, 제1활물질 시트(20)와 제2활물질 시트(30)는 공지된 건조 공정을 이용해 건조되어 본 발명의 전기 이중층 커패시터의 고밀도 전극이 제조된다.
본 발명의 전기 이중층 커패시터의 고밀도 전극은 관통형 알루미늄 시트(10)와 제1활물질 시트(20)와 제2활물질 시트(30)의 접착력을 더욱 개선하기 위해 도전성 접착제가 사용된다. 도전성 접착제는 공지된 재질이 사용되며, 관통형 알루미늄 시트(10)의 일측면(10a)이나 타측면(10b)에 각각 흩뿌려진 상태로 도포한 후 한 쌍의 프레스 롤러(140)로 제1활물질 시트(20)와 제2활물질 시트(30)를 가압하여 제1활물질 시트(20)와 제2활물질 시트(30)가 도전성 접착제에 의해 관통형 알루미늄 시트(10)에 보다 견고하게 접착되도록 하여 본 발명의 전기 이중층 커패시터의 고밀도 전극을 제조한다.
이상에서 설명한 바와 같이 본 발명의 전기 이중층 커패시터의 고밀도 전극의 제조방법은 전기 이중층 커패시터의 전극에 사용되는 알루미늄 시트에 다수개의 관통홀을 형성할 때 알루미늄 시트의 표면적 손실을 방지하여 알루미늄 시트와 활물질 시트 사이의 접촉면적을 증가시킴으로써 고밀도 전극을 구현할 수 있다.
본 발명의 전기 이중층 커패시터의 고밀도 전극의 제조방법은 전기 이중층 커패시터의 제조산업 분야에 적용할 수 있다.
10: 관통형 알루미늄 시트 11: 제1중공형 돌출부재
12: 제2중공형 돌출부재 20: 제1활물질 시트
30: 제2활물질 시트 110: 제1롤러
120: 제2롤러 130: 제3롤러
140: 프레스부 141: 제1프레스 롤러
142: 제2프레스 롤러

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 일측면과 타측면에 각각 다수개의 제1중공형 돌출부재와 다수개의 제2중공형 돌출부재가 형성된 관통형 알루미늄 시트를 제1롤러에 권취하여 준비하는 단계와;
    제1활물질 시트를 제2롤러에 권취하여 준비하는 단계와;
    제2활물질 시트를 제3롤러에 권취하여 준비하는 단계와;
    상기 관통형 알루미늄 시트의 일측면의 상측에 상기 제1활물질 시트가 위치되도록 하며 타측면의 하측에 상기 제2활물질 시트가 위치되도록 하여 관통형 알루미늄 시트와 제1활물질 시트와 제2활물질 시트를 각각 프레스부로 이송시키는 단계와;
    제1활물질 시트와 제2활물질 시트가 각각 관통형 알루미늄 시트의 일측면과 타측면에 각각 접착되도록 하며, 다수개의 제1중공형 돌출부재와 다수개의 제2중공형 돌출부재를 통해 서로 연결되도록 제1활물질 시트와 제2활물질 시트를 동시에 프레스부로 가압하는 단계로 구성되며,
    상기 제1활물질 시트를 제2롤러에 권취하여 준비하는 단계와 상기 제2활물질 시트를 제3롤러에 권취하여 준비하는 단계에서 상기 제1활물질 시트와 상기 제2활물질 시트는 각각 서로 동일한 활물질 재질이 사용되며, 상기 활물질 재질은 전극재 60 내지 80wt％와 점도조절물 20 내지 40wt％로 이루어지며, 점도는 5000 내지 10000cps(centi Poise)인 것을 특징으로 하는 전기 이중층 커패시터의 고밀도 전극의 제조방법.
  10. 제9항에 있어서,
    상기 관통형 알루미늄 시트를 제1롤러에 권취하여 준비하는 단계에서 관통형 알루미늄 시트는 끝단이 뽀족한 원통 기둥부재, 타원 기둥부재 및 사각 기둥부재 중 하나로 관통형 알루미늄 시트를 일측면이나 타측면에서 가압하여 뚫음에 의해 관통형 알루미늄 시트에 다수개의 관통홀이 형성되도록 함과 아울러 다수개의 관통홀과 각각 연통되도록 관통형 알루미늄 시트로부터 연장되어 돌출되도록 다수개의 제1중공형 돌출부재나 다수개의 제2중공형 돌출부재가 일체로 형성되는 것을 특징으로 하는 전기 이중층 커패시터의 고밀도 전극의 제조방법.
  11. 제10항에 있어서,
    상기 다수개의 제1중공형 돌출부재와 상기 다수개의 제2중공형 돌출부재는 각각 관통형 알루미늄 시트의 일측이나 타측으로 돌출되도록 형성되는 것을 특징으로 하는 전기 이중층 커패시터의 고밀도 전극의 제조방법.
  12. 삭제
  13. 제9항에 있어서,
    상기 전극재는 활성탄 85 내지 95wt％와 도전제 3 내지 8wt％와 바인더 2 내지 7wt％로 이루어지며, 상기 활성탄은 수열합성방법을 이용해 제조된 탄소입자분말을 활성화처리하여 제조되며, 상기 활성화처리는 탄소입자분말과 혼합 알카리의 wt％를 1 : 2 내지 3이 되도록 혼합하여 건조한 후 질소 분위기의 관상로(tube furnace)에서 600 내지 1000℃로 열처리하여 수행되며, 상기 혼합 알카리는 NaOH와 KOH의 wt％ 비가 1 : 9 내지 12가 되도록 혼합되는 것을 특징으로 하는 전기 이중층 커패시터의 고밀도 전극의 제조방법.
  14. 제9항에 있어서,
    상기 점도조절물은 알코올 30 내지 60wt％와 순수 40 내지 70wt％로 이루어지는 것을 특징으로 하는 전기 이중층 커패시터의 고밀도 전극의 제조방법.
  15. 제9항에 있어서,
    상기 제1활물질 시트와 제2활물질 시트를 동시에 프레스부로 가압하는 단계는 제1활물질 시트와 제2활물질 시트가 각각 관통형 알루미늄 시트의 일측면과 타측면에 접착되도록 한 쌍의 제1프레스 롤러를 이용해 제1활물질 시트와 제2활물질 시트를 동시에 제1압력으로 1차 가압하는 단계와;
    상기 1차 가압된 제1활물질 시트와 제2활물질 시트가 각각 다수개의 제1중공형 돌출부재와 다수개의 제2중공형 돌출부재를 통해 서로 연결되도록 한 쌍의 제2프레스 롤러를 이용해 제1활물질 시트와 제2활물질 시트를 동시에 제1압력보다 높은 제2압력으로 2차 가압하는 단계로 구성되며,
    상기 제1압력은 한 쌍의 제1프레스 롤러의 이격 거리로 설정되며, 상기 제2압력은 한 쌍의 제2프레스 롤러의 이격 거리로 설정되는 것을 특징으로 하는 전기 이중층 커패시터의 고밀도 전극의 제조방법.
  16. 제15항에 있어서,
    상기 2차 가압하는 단계에서 제2압력은 관통형 알루미늄 시트의 일측면과 타측면에 접착된 제1활물질 시트와 제2활물질 시트의 두께가 제1압력에 의해 가압되어 관통형 알루미늄 시트의 일측면과 타측면에 접착된 제1활물질 시트와 제2활물질 시트의 두께보다 2 내지 30％ 얇아지도록 가압되는 것을 특징으로 하는 전기 이중층 커패시터의 고밀도 전극의 제조방법.
KR1020150018624A 2014-05-14 2015-02-06 전기 이중층 커패시터의 고밀도 전극의 제조방법 KR101685559B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/645,724 US9922774B2 (en) 2014-05-14 2015-03-12 High density electrode for electric dual layer capacitor and method of manufacturing the same
CN201610072984.3A CN105869906A (zh) 2014-05-14 2016-02-02 双电层电容器的高密度电极及其制备方法
JP2016020617A JP2016146481A (ja) 2014-05-14 2016-02-05 電気二重層コンデンサの高密度電極及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140057832 2014-05-14
KR20140057832 2014-05-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160002760A Division KR20160010879A (ko) 2014-05-14 2016-01-08 전기 이중층 커패시터의 고밀도 전극

Publications (2)

Publication Number Publication Date
KR20150130903A KR20150130903A (ko) 2015-11-24
KR101685559B1 true KR101685559B1 (ko) 2016-12-12

Family

ID=54845106

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150018624A KR101685559B1 (ko) 2014-05-14 2015-02-06 전기 이중층 커패시터의 고밀도 전극의 제조방법
KR1020160002760A KR20160010879A (ko) 2014-05-14 2016-01-08 전기 이중층 커패시터의 고밀도 전극

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020160002760A KR20160010879A (ko) 2014-05-14 2016-01-08 전기 이중층 커패시터의 고밀도 전극

Country Status (3)

Country Link
JP (1) JP2016146481A (ko)
KR (2) KR101685559B1 (ko)
CN (1) CN105869906A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102028458B1 (ko) 2017-12-12 2019-10-04 한국제이씨씨(주) 관통박 제조방법
KR20190069892A (ko) * 2017-12-12 2019-06-20 한국제이씨씨(주) 전기 이중층 커패시터
KR102092240B1 (ko) 2018-09-19 2020-03-23 한국제이씨씨(주) 관통박
KR102187761B1 (ko) 2018-12-27 2020-12-07 한국제이씨씨(주) 계면저항을 개선하기 위한 관통형 에칭박 제조방법
KR102187762B1 (ko) 2018-12-27 2020-12-07 한국제이씨씨(주) 교류에칭을 이용한 관통형 에칭박 제조방법
KR102114963B1 (ko) 2018-12-31 2020-05-25 한국제이씨씨(주) 전기 이중층 커패시터의 전극제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027673A (ja) * 2008-07-15 2010-02-04 Nihon Micro Coating Co Ltd シート電極の製造方法及び製造装置
JP2010080128A (ja) * 2008-09-24 2010-04-08 Tdk Corp 電極

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191418A (ja) * 1997-10-22 1999-07-13 Nippon Foil Mfg Co Ltd 板状集電体及びその製造方法
US6493210B2 (en) * 1998-01-23 2002-12-10 Matsushita Electric Industrial Co., Ltd. Electrode metal material, capacitor and battery formed of the material and method of producing the material and the capacitor and battery
JP3467200B2 (ja) * 1998-01-23 2003-11-17 松下電器産業株式会社 電極金属材料、これを利用したキャパシタ及びそれらの製造方法
JP4266420B2 (ja) * 1998-12-10 2009-05-20 クレハエラストマー株式会社 カーボンシートおよびその製法
JP2002015958A (ja) * 2000-06-29 2002-01-18 Honda Motor Co Ltd 電気二重層コンデンサの電極用活性炭の製造方法
JP4694737B2 (ja) * 2000-09-26 2011-06-08 旭硝子株式会社 電気二重層キャパシタ用電極体の製造方法
JP4022492B2 (ja) * 2003-03-28 2007-12-19 日産ディーゼル工業株式会社 電気二重層キャパシタの製造方法
US8085525B2 (en) * 2005-11-14 2011-12-27 Panasonic Corporation Electric double layer capacitor including current collector having a plurality of apertures therein
JPWO2007125896A1 (ja) * 2006-04-25 2009-09-10 昭和電工株式会社 電気二重層キャパシタ
US20100020471A1 (en) * 2008-07-24 2010-01-28 Adrian Schneuwly Electrode Device
CN101434389B (zh) * 2008-12-10 2011-02-16 南京林业大学 一种超级活性炭的制备方法
KR101166148B1 (ko) 2011-02-28 2012-07-18 한국제이씨씨(주) 포토리소그래피를 이용한 입체 패턴 구조를 갖는 알루미늄 집전체의 제조방법 및 이를 포함하고 있는 초고용량 커패시터의 제조방법
JP2013077559A (ja) * 2011-09-14 2013-04-25 Nippon Zeon Co Ltd 電気化学素子用電極の製造方法
CN103274403A (zh) * 2013-06-08 2013-09-04 中国科学院山西煤炭化学研究所 高比表面积活性炭制备过程中强碱循环利用的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027673A (ja) * 2008-07-15 2010-02-04 Nihon Micro Coating Co Ltd シート電極の製造方法及び製造装置
JP2010080128A (ja) * 2008-09-24 2010-04-08 Tdk Corp 電極

Also Published As

Publication number Publication date
JP2016146481A (ja) 2016-08-12
KR20160010879A (ko) 2016-01-28
KR20150130903A (ko) 2015-11-24
CN105869906A (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
KR101685559B1 (ko) 전기 이중층 커패시터의 고밀도 전극의 제조방법
US6773468B2 (en) Method of making electrochemical capacitor using a printable composition
KR101724045B1 (ko) 전기 이중층 커패시터의 저저항 전극의 제조방법
EP1203383B1 (en) Manufacture of solid state capacitors
KR20090009809A (ko) 전기 이중층 캐패시터용 전극 및 전기 이중층 캐패시터
US9646772B2 (en) High voltage electrode for electric dual layer capacitor and method of manufacturing the same
US9637825B2 (en) High-temperature long lifespan electrode for electric dual layer capacitor and method of manufacturing the same
KR101685560B1 (ko) 전기 이중층 커패시터의 고전압 전극의 제조방법
JP2013110376A (ja) エネルギ貯蔵体の電極及びその製造方法
US9922774B2 (en) High density electrode for electric dual layer capacitor and method of manufacturing the same
US20150332869A1 (en) High capacity electrode for electric dual layer capacitor and method of manufacturing the same
JP2016146484A (ja) 電気二重層コンデンサの高電圧電極及びその製造方法
JPH08250380A (ja) 分極性電極およびその製造方法
US9627152B2 (en) Low resistance electrode for electric dual layer capacitor and method of manufacturing the same
KR101724044B1 (ko) 전기 이중층 커패시터의 고용량 전극 및 그의 제조방법
KR20150130907A (ko) 전기 이중층 커패시터의 고온 장수명 전극 및 그의 제조방법
JP5039843B1 (ja) 電気二重層キャパシタ用導電性シート
KR101975466B1 (ko) 초고용량 커패시터용 활성탄 전극의 제조 방법
JPH097893A (ja) 電気二重層キャパシタ及びその製造方法
KR102389257B1 (ko) 전기이중층 캐패시터 및 이의 제조 방법
JP2016146482A (ja) 電気二重層コンデンサの高容量電極及びその製造方法
JP2016146485A (ja) 電気二重層コンデンサの高温長寿命電極及びその製造方法
KR100596693B1 (ko) 초고용량 커패시터용 활성탄 전극의 제조방법 및 이에따라 제조된 펠렛 형태의 활성탄 전극
JPH0218549B2 (ko)
KR20130140955A (ko) 슈퍼커패시터 전극의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191126

Year of fee payment: 4