KR101650846B1 - 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 증폭기들 - Google Patents
구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 증폭기들 Download PDFInfo
- Publication number
- KR101650846B1 KR101650846B1 KR1020167004709A KR20167004709A KR101650846B1 KR 101650846 B1 KR101650846 B1 KR 101650846B1 KR 1020167004709 A KR1020167004709 A KR 1020167004709A KR 20167004709 A KR20167004709 A KR 20167004709A KR 101650846 B1 KR101650846 B1 KR 101650846B1
- Authority
- KR
- South Korea
- Prior art keywords
- inductor
- coupled
- transistor
- source degeneration
- inductors
- Prior art date
Links
- 230000007850 degeneration Effects 0.000 title claims abstract description 97
- 230000008878 coupling Effects 0.000 claims abstract description 64
- 238000010168 coupling process Methods 0.000 claims abstract description 64
- 238000005859 coupling reaction Methods 0.000 claims abstract description 64
- 239000004020 conductor Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 19
- 238000013461 design Methods 0.000 abstract description 57
- 230000002776 aggregation Effects 0.000 description 10
- 238000004220 aggregation Methods 0.000 description 10
- 239000000969 carrier Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 증폭기들이 개시된다. 예시적 설계에서, 장치(예를 들어, 무선 디바이스 또는 집적 회로)는 이득 트랜지스터 및 복수의 인덕터들을 포함하고, 이들은 증폭기를 구현할 수 있다. 이득 트랜지스터는 입력 신호를 수신하며, 증폭된 신호를 제공한다. 복수의 인덕터들은 상호 커플링되고, 이득 트랜지스터에 커플링되며, 이득 트랜지스터에 대한 프로그래머블 소스 디제너레이션 인덕턴스를 제공한다. 인덕터들은 양의 커플링 계수를 가질 수 있으며, 더 큰 소스 디제너레이션 인덕턴스를 제공할 수 있다. 대안적으로, 인덕터들은 음의 커플링 계수를 가질 수 있으며, 더 작은 소스 디제너레이션 인덕턴스를 제공할 수 있다.
Description
[0001] 본 개시는 일반적으로 전자 장치에 관한 것으로, 더 구체적으로, 증폭기들에 관한 것이다.
[0002] 무선 통신 시스템 내의 무선 디바이스(예를 들어, 셀룰러 폰 또는 스마트폰)는 양방향 통신을 위해 데이터를 송신 및 수신할 수 있다. 무선 디바이스는 데이터 송신을 위한 송신기 및 데이터 수신을 위한 수신기를 포함할 수 있다. 데이터 송신을 위해, 송신기는 데이터로 LO(local oscillator) 신호를 변조하여 변조된 신호를 획득하고, 변조된 신호를 증폭시켜 적절한 송신 전력 레벨을 갖는 출력 RF(radio frequency) 신호를 획득하고, 출력 RF 신호를 안테나를 통해 기지국에 송신할 수 있다. 데이터 수신을 위해, 수신기는 수신된 RF 신호를 안테나를 통해 획득할 수 있고, 수신된 RF 신호를 증폭 및 프로세싱하여 기지국에 의해 전송된 데이터를 복원할 수 있다.
[0003] 무선 디바이스는 상이한 목적들을 위해 상이한 타입들의 증폭기들을 포함할 수 있다. 예를 들어, 무선 디바이스는 수신기 내의 LNA(low noise amplifier), 송신기 내의 PA(power amplifier) 및 수신기 및/또는 송신기 내의 VGA(variable gain amplifier)를 포함할 수 있다. 증폭기는 이득, 선형성 등과 관련된 다양한 요건들을 충족시킬 필요가 있을 수 있다.
[0004] 도 1은 무선 시스템들과 통신하는 무선 디바이스를 도시한다.
[0005] 도 2는 도 1 내의 무선 디바이스의 블록도를 도시한다.
[0006] 도 3은 고정 소스 디제너레이션 인덕터(fixed source degeneration inductor)를 갖는 LNA를 도시한다.
[0007] 도 4는 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 LNA를 도시한다.
[0008] 도 5a 및 도 5b는 양의(positive) 그리고 음의(negative) 커플링 계수들을 각각 갖는 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 증폭기들을 도시한다.
[0009] 도 6은 작은 상호 커플링을 갖는 2개의 소스 디제너레이션 인덕터들을 도시한다.
[0010] 도 7a 및 도 7b는 양의 그리고 음의 커플링 계수들을 각각 갖는 2개의 상호 커플링된 소스 디제너레이션 인덕터들을 도시한다.
[0011] 도 8은 캐리어 어그리게이션(carrier aggregation)을 지원하는 수신기의 일부분을 도시한다.
[0012] 도 9a 내지 도 9d는 다수의 출력들 및 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 LNA들을 도시한다.
[0013] 도 10은 증폭을 수행하기 위한 프로세스를 도시한다.
[0005] 도 2는 도 1 내의 무선 디바이스의 블록도를 도시한다.
[0006] 도 3은 고정 소스 디제너레이션 인덕터(fixed source degeneration inductor)를 갖는 LNA를 도시한다.
[0007] 도 4는 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 LNA를 도시한다.
[0008] 도 5a 및 도 5b는 양의(positive) 그리고 음의(negative) 커플링 계수들을 각각 갖는 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 증폭기들을 도시한다.
[0009] 도 6은 작은 상호 커플링을 갖는 2개의 소스 디제너레이션 인덕터들을 도시한다.
[0010] 도 7a 및 도 7b는 양의 그리고 음의 커플링 계수들을 각각 갖는 2개의 상호 커플링된 소스 디제너레이션 인덕터들을 도시한다.
[0011] 도 8은 캐리어 어그리게이션(carrier aggregation)을 지원하는 수신기의 일부분을 도시한다.
[0012] 도 9a 내지 도 9d는 다수의 출력들 및 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 LNA들을 도시한다.
[0013] 도 10은 증폭을 수행하기 위한 프로세스를 도시한다.
[0014] 아래에 기술되는 상세한 설명은 본 개시의 예시적 설계들의 설명으로서 의도되며, 본 개시가 실시될 수 있는 유일한 설계들을 표현하는 것으로 의도되는 것은 아니다. "예시적"이라는 단어는 본원에서 "예, 예시 또는 예증으로서 역할을 하는"의 의미로 이용된다. "예시적"으로서 본원에 설명된 임의의 설계는 반드시 다른 설계들보다 선호되거나 또는 유리한 것으로 해석되는 것은 아니다. 상세한 설명은 본 개시의 예시적 설계들의 철저한 이해를 제공하기 위해 특정 세부사항들을 포함한다. 본원에 설명된 예시적 설계들이 이 특정 세부사항들 없이도 실시될 수 있다는 것이 당업자들에게 명백할 것이다. 일부 예들에서, 본원에 제시된 예시적 설계들의 신규성을 모호하게 하는 것을 회피하기 위해, 잘 알려진 구조들 및 디바이스들이 블록도 형태로 도시된다.
[0015] 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 증폭기들이 본원에 개시된다. 이러한 증폭기는 그 증폭기에 대한 상이한 소스 디제너레이션 인덕턴스들을 획득하도록 구성될 수 있는 다수의 상호 커플링된 인덕터들을 포함한다. 구성가능한 소스 디제너레이션 인덕턴스는 증폭기의 성능을 개선시키고 다른 이점들을 제공할 수 있다. 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 증폭기들은 다양한 전자 디바이스들, 이를테면, 무선 통신 디바이스들에 대해 이용될 수 있다.
[0016] 도 1은 무선 통신 시스템들(120 및 122)과 통신하는 무선 디바이스(110)를 도시한다. 각각의 무선 시스템은 LTE(Long Term Evolution) 시스템, CDMA(Code Division Multiple Access) 시스템, GSM(Global System for Mobile Communications) 시스템, WLAN(wireless local area network) 시스템, 또는 일부 다른 무선 시스템일 수 있다. CDMA 시스템은 WCDMA(Wideband CDMA), CDMA 1X, TD-SCDMA(Time Division Synchronous CDMA), 또는 일부 다른 버전의 CDMA를 구현할 수 있다. 간략함을 위해, 도 1은 2개의 기지국들(130 및 132) 및 하나의 시스템 제어기(140)를 포함하는 무선 시스템(120), 및 하나의 기지국(134)을 포함하는 무선 시스템(122)을 도시한다. 일반적으로, 무선 시스템은 임의의 수의 기지국들, 및 네트워크 엔티티들의 임의의 세트를 포함할 수 있다. 기지국은 또한, Node B, eNB(evolved Node B), 액세스 포인트 등으로 지칭될 수 있다.
[0017] 무선 디바이스(110)는 또한, 사용자 장비(UE), 이동국, 단말, 액세스 단말, 가입자 유닛, 스테이션 등으로 지칭될 수 있다. 무선 디바이스(110)는 셀룰러 폰, 스마트폰, 태블릿, 무선 모뎀, PDA(personal digital assistant), 핸드헬드 디바이스, 랩탑 컴퓨터, 스마트북, 넷북, 코드리스 폰, WLL(wireless local loop) 스테이션, 블루투스 디바이스 등일 수 있다. 무선 디바이스(110)는 무선 시스템(120 및/또는 122)과 통신할 수 있다. 무선 디바이스(110)는 또한, 방송국들로부터 신호들을 수신하고, 하나 또는 둘 이상의 GNSS(global navigation satellite systems)에서 위성들(예를 들어, 위성(150))로부터 신호들을 수신하는 식일 수 있다. 무선 디바이스(110)는 LTE, WCDMA, CDMA 1X, TD-SCDMA, GSM, 802.11 등과 같은 무선 통신을 위한 하나 또는 둘 이상의 라디오 기술들을 지원할 수 있다.
[0018] 도 2는 도 1의 무선 디바이스(110)의 예시적 설계의 블록도를 도시한다. 이러한 예시적 설계에서, 무선 디바이스(110)는 주 안테나(210)에 커플링된 트랜시버(220), 보조 안테나(212)에 커플링된 트랜시버(222) 및 데이터 프로세서/제어기(280)를 포함한다. 트랜시버(220)는 안테나 인터페이스 회로(224), K개의 LNA들(230a 내지 230k), 수신 회로들(240), 송신 회로들(250) 및 K개의 PA(power amplifier)들(260a 내지 260k)을 포함하고, 여기서, K는 임의의 정수 값일 수 있다. 트랜시버(222)는 안테나 인터페이스 회로(226), M개의 LNA들(232a 내지 232m), 수신 회로들(242), 송신 회로들(252) 및 M개의 PA들(262a 내지 262m)을 포함하고, 여기서, M은 임의의 정수 값일 수 있다. 트랜시버들(220 및 222)은 다수의 주파수 대역들, 캐리어 어그리게이션, 다수의 라디오 기술들, 다수의 무선 시스템들, 수신 다이버시티, 송신 다이버시티, 다수의 송신 안테나들로부터 다수의 수신 안테나들로의 MIMO(multiple-input multiple-output) 송신 등, 또는 이들의 임의의 결합을 지원할 수 있다.
[0019] 데이터 수신을 위해, 안테나(210)는 기지국들 및/또는 다른 송신기 스테이션들로부터 신호들을 수신하며, 수신된 RF 신호를 안테나 인터페이스 회로(224)에 제공한다. 안테나 인터페이스 회로(224)는 하나 또는 둘 이상의 입력 RF 신호들을 하나 또는 둘 이상의 선택된 LNA들(230)에 제공한다. 안테나 인터페이스 회로(224)는 스위치들, 듀플렉서들, 다이플렉서들, 송신 필터들, 수신 필터들, 매칭 회로들, 방향 커플러들 등을 포함할 수 있다. 각각의 선택된 LNA(230)는 자신의 입력 RF 신호를 증폭시키며, 하나 또는 둘 이상의 증폭된 RF 신호들을 수신 회로들(240)에 제공한다. 수신 회로들(240)은 RF로부터 기저대역으로 각각의 증폭된 RF 신호를 다운컨버팅하고, 다운컨버팅된 신호를 필터링하고 증폭시키며, 입력 기저대역 신호를 데이터 프로세서(280)에 제공한다. 수신 회로들(240)은 믹서들, 필터들, 증폭기들, 매칭 회로들, 발진기들, LO 생성기들, PLL(phase locked loop)들 등을 포함할 수 있다.
[0020] 데이터 송신을 위해, 데이터 프로세서(280)는 송신될 데이터를 프로세싱(예를 들어, 인코딩 및 변조)하며, 하나 또는 둘 이상의 출력 기저대역 신호들을 송신 회로들(250)에 제공한다. 송신 회로들(250)은 기저대역으로부터 RF로 각각의 출력 기저대역 신호를 증폭, 필터링 및 업컨버팅하며, 결과적인 변조된 신호를 선택된 PA(260)에 제공한다. 송신 회로들(250)은 증폭기들, 필터들, 믹서들, 매칭 회로들, 발진기들, LO 생성기들, PLL들 등을 포함할 수 있다. 각각의 선택된 PA(260)는 자신의 변조된 신호를 증폭시키며, 적절한 송신 전력 레벨을 갖는 출력 RF 신호를 제공한다. 각각의 선택된 PA(260)로부터의 출력 RF 신호는 안테나 인터페이스 회로(224)를 통해 라우팅되며, 안테나(210)를 통해 송신된다.
[0021] 트랜시버(222) 내의 LNA들(232), 수신 회로들(242), 송신 회로들(252) 및 PA들(262)은 트랜시버(220) 내의 LNA들(230), 수신 회로들(240), 송신 회로들(250) 및 PA들(260)과 유사한 방식으로 동작할 수 있다. 트랜시버들(220 및 222)은 도 2에 도시되지 않은 다른 회로들을 포함할 수 있다. 트랜시버들(220 및 222) 전부 또는 일부는 하나 또는 둘 이상의 아날로그 집적 회로(IC)들, RF IC(RFIC)들, 믹싱된 신호 IC들 등 상에서 구현될 수 있다. 예를 들어, LNA들(230) 및 수신 회로들(240)은 RFIC 등일 수 있는 하나의 모듈 상에서 구현될 수 있다. 트랜시버들(220 및 222) 내의 회로들은 또한, 다른 방식들로 구현될 수 있다.
[0022] 데이터 프로세서/제어기(280)는 무선 디바이스(110)에 대한 다양한 기능들을 수행할 수 있다. 예를 들어, 데이터 프로세서(280)는 수신기 회로들(240 및 242)을 통해 수신되는 데이터 및 송신 회로들(250 및 252)을 통해 송신되는 데이터에 대한 프로세싱을 수행할 수 있다. 제어기(280)는 트랜시버들(220 및 222) 내의 다양한 회로들의 동작을 제어할 수 있다. 메모리(282)는 데이터 프로세서/제어기(280)에 대한 프로그램 코드들 및 데이터를 저장할 수 있다. 데이터 프로세서/제어기(280)는 하나 또는 둘 이상의 ASIC(application specific integrated circuit)들 및/또는 다른 IC들 상에서 구현될 수 있다.
[0023] 도 2는 2개의 안테나들(210 및 212)에 커플링된 2개의 트랜시버들(220 및 222)을 갖는 무선 디바이스(110)의 예시적 설계를 도시한다. 일반적으로, 무선 디바이스는 임의의 수의 안테나들에 대한 임의의 수의 트랜시버들을 포함할 수 있다. 각각의 트랜시버는 임의의 수의 주파수 대역들, 캐리어 어그리게이션에 대한 임의의 수의 캐리어들, 임의의 수의 무선 시스템들, 임의의 수의 라디오 기술들 등을 지원하기 위해 임의의 수의 LNA들 및 임의의 수의 PA들을 포함할 수 있다.
[0024] 도 2의 LNA들(230 및 232)은 다양한 회로 설계들로 그리고 다양한 타입들의 트랜지스터들로 구현될 수 있다. NMOS(N-channel metal oxide semiconductor) 트랜지스터들로 구현되는 LNA들의 일부 예시적 회로 설계들은 아래에서 설명된다.
[0025] 도 3은 고정 소스 디제너레이션 인덕터를 갖는 LNA(330)의 개략도를 도시한다. LNA(330)는 소스 디제너레이션 인덕터(332), 이득 트랜지스터(334) 및 캐소드 트랜지스터(336)를 포함한다. 입력 매칭 회로(312)는 입력 RF 신호(RFin)를 수신하는 하나의 단부(end) 및 이득 트랜지스터(334)의 게이트에 커플링된 다른 단부를 갖는다. 이득 트랜지스터(334)는 인덕터(332)의 하나의 단부에 커플링된 자신의 소스 및 캐소드 트랜지스터(336)의 소스에 커플링된 자신의 드레인을 갖는다. 인덕터(332)의 다른 단부는 회로 접지에 커플링된다. 캐소드 트랜지스터(336)는 제어 신호(Vb)를 수신하는 자신의 게이트 및 로드 회로(380)에 커플링된 자신의 드레인을 갖는다. 이득 트랜지스터(334) 및 캐소드 트랜지스터(336)는 도 3에 도시된 바와 같은 NMOS 트랜지스터들로 또는 다른 타입들의 트랜지스터들로 구현될 수 있다.
[0026] LNA(330) 내에서, 이득 트랜지스터(334)는 RFin 신호를 증폭시키며, 증폭된 신호를 제공한다. 캐소드 트랜지스터(336)는 증폭된 신호를 버퍼링하며, 출력 RF 신호(RFout)를 로드 회로(380)에 제공한다. 소스 디제너레이션 인덕터(332)는 몇몇 기능들을 수행한다. 첫째, 인덕터(332)는 LNA(330)가 양호한 동적 범위(예를 들어, 낮은 잡음 지수(figure))를 획득하는 것 및 낮은 전력 소모를 갖는 수신기에 대한 높은 민감도를 달성하는 것을 가능하게 한다. 둘째, 인덕터(332)는 LNA(330)의 입력 매칭을 돕는다.
[0027] LNA는 양호한 성능, 예를 들어, 높은 동적 범위, 양호한 선형성 및 양호한 입력 매칭을 획득하도록 선택되는 인덕턴스를 갖는 고정 소스 디제너레이션 인덕터를 포함할 수 있다. LNA는 구성가능한 이득 및/또는 다른 구성가능한 특성들을 가질 수 있다. 고정 소스 디제너레이션 인덕터는 LNA의 상이한 가능한 세팅들에 대한 양호한 성능을 제공할 수 없을 수 있다.
[0028] 본 개시의 양상에서, 증폭기는 다수의 상호 커플링된 인덕터들로 구현되는 프로그래머블 소스 디제너레이션 인덕터를 포함한다. 상호 커플링된 인덕터들은 증폭기에 대한 상이한 소스 디제너레이션 인덕턴스들을 획득하도록 구성될 수 있다. 증폭기는 다수의 동작 모드들을 지원할 수 있다. 증폭기는 증폭기에 대한 양호한 성능을 획득하기 위해 각각의 동작 모드에 대한 적합한 소스 디제너레이션 인덕턴스로 구성될 수 있다.
[0029] 도 4는 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 LNA(430)의 예시적 설계의 개략도를 도시한다. LNA(430)는 도 2의 LNA들(230 및 232) 중 임의의 것에 대해 이용될 수 있다. 도 4에 도시된 예시적 설계에서, LNA(430)는 프로그래머블 인덕터(432), 이득 트랜지스터(434) 및 캐소드 트랜지스터(436)를 포함한다. 입력 매칭 회로(412)는 입력 RF 신호(RFin)를 수신하는 하나의 단부 및 이득 트랜지스터(434)의 게이트에 커플링된 다른 단부를 갖는다. 입력 매칭 회로(412)는 (i) 입력 매칭 회로(412)의 입력과 출력 사이에 커플링된 인덕터 및/또는 (ii) 다른 회로 컴포넌트들을 포함할 수 있다. 이득 트랜지스터(434)는 인덕터(432)의 하나의 단부에 커플링된 자신의 소스 및 캐소드 트랜지스터(436)의 소스에 커플링된 자신의 드레인을 갖는다. 인덕터(432)는 추가로, 회로 접지에 커플링된다. 캐소드 트랜지스터(436)는 제어 신호(Vb)를 수신하는 자신의 게이트 및 로드 회로(480)에 커플링된 자신의 드레인을 갖는다. 이득 트랜지스터(434) 및 캐소드 트랜지스터(436)는 도 4에 도시된 바와 같은 NMOS 트랜지스터들로 또는 다른 타입들의 트랜지스터들로 구현될 수 있다.
[0030] 도 4에 도시된 예시적 설계에서, 로드 회로(480)는 주 코일(484) 및 보조 코일(486)을 포함하는 변압기(482)를 포함한다. 주 코일(484)은 캐소드 트랜지스터(436)의 드레인과 파워 서플라이(VDD) 사이에 커플링된다. 보조 코일(486)은 차동 RF 신호를 다운컨버터(도 4에 도시되지 않음)에 제공한다. 로드 회로(480)는 또한, 다른 방식들로 구현될 수 있다. 또 다른 예시적 설계에서, 로드 회로는 인덕터 및 가능하게는, VDD 서플라이와 캐소드 트랜지스터의 드레인 사이에 커플링된 캐패시터를 포함할 수 있다. 또 다른 예시적 설계에서, 로드 회로는 VDD 서플라이에 커플링된 자신의 소스 및 캐소드 트랜지스터(예를 들어, 캐소드 트랜지스터(436))의 드레인에 커플링된 자신의 드레인을 갖는 PMOS(P-channel metal oxide semiconductor) 트랜지스터를 포함할 수 있다. PMOS 트랜지스터는 캐소드 트랜지스터에 대한 액티브 로드를 제공할 수 있다.
[0031] 도 4에 도시된 예시적 설계에서, 프로그래머블 인덕터(432)는 병렬로 커플링된 2개의 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들(442 및 444)을 포함한다. 인덕터(442)는 이득 트랜지스터(434)의 소스에 커플링된 하나의 단부 및 회로 접지에 커플링된 다른 단부를 갖는다. 인덕터(444)는 이득 트랜지스터(434)의 소스에 커플링된 하나의 단부 및 트랜지스터(446)의 드레인에 커플링된 다른 단부를 갖는다. 트랜지스터(446)는 회로 접지에 커플링된 자신의 소스 및 모드 제어 신호(Mode)를 수신하는 자신의 게이트를 갖는다. 인덕터(444) 및 트랜지스터(446)는 직렬로 커플링되고, 직렬 결합은 인덕터(442)와 병렬로 커플링된다. 트랜지스터(446)는, (i) 인덕터(444)를 인덕터(442)와 병렬로 커플링시키도록 폐쇄되거나, (ii) 인덕터(442)와의 병렬 결합으로부터 인덕터(444)를 연결해제하도록 개방될 수 있는 스위치로서 동작한다. 인덕터(442)는 L1의 인덕턴스를 갖고, 인덕터(444)는 L2의 인덕턴스를 갖는다.
[0032] LNA(430)는 프로그래머블 인덕터(432)의 상이한 구성들과 연관될 수 있는 다수의 동작 모드들을 지원할 수 있다. 제 1 모드에서, 트랜지스터(446)는 턴오프되고, 단지 인덕터(442)만이 이득 트랜지스터(434)의 소스와 회로 접지 사이에 커플링된다. 제 1 모드에서, 소스 디제너레이션 인덕턴스는:
로서 표현될 수 있고, 여기서, Loff는 턴오프되는 트랜지스터(446)를 갖는 소스 디제너레이션 인덕턴스이다.
[0033] 제 2 모드에서, 트랜지스터(446)는 턴온되고, 인덕터들(442 및 444) 양자는 트랜지스터(434)의 소스와 회로 접지 사이에 커플링된다. 인덕터들(442 및 444)은 상호 커플링된다. 상호 커플링의 양은 커플링 계수 K에 의해 정량화될 수 있다. 제 2 모드에서, 소스 디제너레이션 인덕턴스는:
로서 표현될 수 있고, 여기서, Lon은 턴온되는 트랜지스터(446)를 갖는 소스 디제너레이션 인덕턴스이고, M은 상호 커플링에 기인한 인덕터들(442 및 444)의 상호 인덕턴스이다.
[0034] 인덕터들(442 및 444)의 병렬 결합의 인덕턴스는, 어떠한 상호 커플링도 없다면, 
로서 주어질 수 있다. 수식 (2)에 나타낸 바와 같이, Lon 인덕턴스는 (i) L1 인덕턴스 + 상호 인덕턴스 M 및 (ii) L2 인덕턴스 + 상호 인덕턴스 M의 병렬 결합과 동일하다.
[0035] 커플링 계수 K는 양의 부호(
) 또는 음의 부호(
)를 가질 수 있다. 커플링 계수의 부호는 인덕터들(442 및 444)을 구현하는데 이용되는 컨덕터들의 레이아웃 및/또는 배향에 좌우될 수 있다. 양의 커플링 계수(
)에 대해, 상호 커플링은 0보다 크고(
), Lon 인덕턴스는 Lparallel 인덕턴스보다 크다(
). 반대로, 음의 커플링 계수(
)에 대해, 상호 커플링은 0보다 작고(
), Lon 인덕턴스는 Lparallel 인덕턴스보다 작다(
). 양의 커플링 계수는 (i) 주어진 L2 인덕턴스에 대한 Lon 인덕턴스를 증가시키거나, (ii) 원하는 Lon 인덕턴스에 대한 인덕터(444)(또는 L2)의 크기를 감소시키는데 이용될 수 있다. 음의 커플링 계수는 주어진 L2 인덕턴스에 대한 Lon 인덕턴스를 감소시키는데 이용될 수 있다.
[0036] 도 5a는 양의 커플링 계수를 갖는 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 증폭기(530a)의 예시적 설계를 도시한다. 증폭기(530a)는 이득 트랜지스터(534), 캐소드 트랜지스터(536), 및 소스 디제너레이션을 위해 프로그래머블 인덕터(532a)를 포함한다. 도 5a에 도시된 예시적 설계에서, 프로그래머블 인덕터(532a)는 2개의 구성가능한 상호 커플링된 인덕터들(542 및 544)을 포함한다. 인덕터(542)는 이득 트랜지스터(534)의 소스와 노드 A 사이에 커플링된다. 인덕터(544)는 스위치(546)와 직렬로 커플링되고, 직렬 결합은 이득 트랜지스터(534)의 소스와 노드 A 사이에 커플링된다. 인덕터들(542 및 544)은 양의 커플링 계수 (+K 또는 
)를 갖는다. 도 5a는 노드 A와 회로 접지 사이의 직접 연결(예를 들어, 무시가능한(negligible) 기생 인덕턴스)을 가정한다.
[0037] 표 1은 상이한 가능한 양의 커플링 계수들에 대한 인덕턴스들을 도시한다. 표 1의 열(column) 2는 인덕터들(542 및 544) 사이의 어떠한 상호 커플링도 갖지 않는(
) 제 1 경우에 대한 인덕터(542)의 L1 인덕턴스, 인덕터(544)의 L2 인덕턴스, 상호 인덕턴스 M, 인덕터(532a)의 Lon 및 Loff 인덕턴스들, 및 Loff 대 Lon의 비를 도시한다. 열 3은 인덕터들(542 및 544) 사이의 0.3의 양의 커플링 계수를 갖는 제 2 경우에 대한 L1, L2, M, Lon 및 Loff 인덕턴스들, 및 Loff/Lon 비를 열거한다. 열 4는 인덕터들(542 및 544) 사이의 0.6의 양의 커플링 계수를 갖는 제 3 경우에 대한 L1, L2, M, Lon 및 Loff 인덕턴스들, 및 Loff/Lon 비를 열거한다.
[0038] 표 1에 도시된 바와 같이, 1.5 나노헨리(nH)의 동일한 Loff 인덕턴스 및 0.75 nH의 동일한 Lon 인덕턴스가 모든 3가지 경우들에 대해 획득될 수 있다. 그러나, 0.75 nH의 Lon 인덕턴스는 (i) 어떠한 상호 커플링도 갖지 않는 인덕터(544)에 대한 1.5 nH의 공칭 L2 인덕턴스, 또는 (ii) 0.3의 커플링 계수를 갖는 인덕터(544)에 대한 0.9 nH의 더 작은 L2 인덕턴스, 또는(iii) 0.6의 커플링 계수를 갖는 인덕터(544)에 대한 0.6 nH의 훨씬 더 작은 L2 인덕턴스에 대해 획득될 수 있다. 따라서, 양의 커플링 계수는 주어진 Lon 인덕턴스에 대한 인덕터(544)의 크기를 감소시키는데 이용될 수 있다.
표 1 - 양의 커플링 계수 K
[0039] 도 5b는 음의 커플링 계수를 갖는 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 증폭기(530b)의 예시적 설계를 도시한다. 증폭기(530b)는 이득 트랜지스터(534), 캐소드 트랜지스터(536) 및 소스 디제너레이션에 대한 프로그래머블 인덕터(532b)를 포함한다. 도 5b에 도시된 예시적 설계에서, 프로그래머블 인덕터(532b)는 2개의 구성가능한 상호 커플링된 인덕터들(552 및 554)을 포함한다. 인덕터(552)는 이득 트랜지스터(534)의 소스와 노드 B 사이에 커플링된다. 인덕터(554)는 스위치(556)와 직렬로 커플링되고, 직렬 결합은 이득 트랜지스터(534)의 소스와 노드 B 사이에 커플링된다. 인덕터들(552 및 554)은 음의 커플링 계수(-K 또는 
)를 갖는다. 기생 인덕터(558)는 노드 B와 회로 접지 사이에 커플링된다. 인덕터(558)는 인덕터들(552 및 554)의 단부들로부터 회로 접지로의 라우팅 트레이스(routing trace)에 기인할 수 있다. 이 라우팅 트레이스는 비교적 길 수 있으며, 인덕터(558)에 대한 Lgnd의 무시할 수 없는(non-negligible) 인덕턴스를 초래할 수 있다.
[0040] 스위치(556)가 개방되는 경우, 소스 디제너레이션 인덕턴스는:
로서 표현될 수 있다.
수식 (4)에 나타낸 바와 같이, 기생 인덕터(558)는 소스 디제너레이션 인덕턴스를 효과적으로 증가시킨다.
[0041] 스위치(556)가 폐쇄되는 경우, 소스 디제너레이션 인덕턴스는:
로서 표현될 수 있다.
수식 (5)에서의 상호 인덕턴스 M은 수식 (3)에 나타낸 바와 같이 결정될 수 있다.
[0042] 표 2는 상이한 가능한 음의 커플링 계수들에 대한 인덕턴스들을 도시한다. 표 2의 열 2는 인덕터들(552 및 554) 사이의 어떠한 상호 커플링도 갖지 않는(
) 제 1 경우에 대한 인덕터(552)의 L1 인덕턴스, 인덕터(554)의 L2 인덕턴스, 인덕터(558)의 Lgnd 인덕턴스, 상호 인덕턴스 M, Lon 및 Loff 인덕턴스들, 및 Ldegen_on 및 Ldegen_off 인덕턴스들을 도시한다. 열 3은 인덕터들(552 및 554) 사이의 -0.3의 음의 커플링 계수를 갖는 제 2 경우에 대한 L1, L2, Lgnd, M, Lon, Loff, Ldegen_on 및 Ldegen_off 인덕턴스들을 열거한다. 열 4는 인덕터들(552 및 554) 사이의 -0.6의 음의 커플링 계수를 갖는 제 3 경우에 대한 L1, L2, Lgnd, M, Lon, Loff, Ldegen_on 및 Ldegen_off 인덕턴스들을 열거한다.
[0043] 표 2에 나타낸 바와 같이, 점차적으로 더 큰 음의 상호 인덕턴스 M은 점차 더 큰 음의 커플링 계수를 통해 획득될 수 있다. 이것은 점차 더 큰 음의 커플링 계수에 대한 점차적으로 더 작은 Lon 및 Ldegen_on 인덕턴스들을 초래한다. 음의 커플링 계수는 Lgnd 인덕턴스를 어카운트(account)하거나 이를 보상하기 위해 Lon 인덕턴스를 감소시키는데 이용될 수 있어서, 원하는 Ldegen_on 인덕턴스는 Lgnd 인덕턴스의 존재 시에 획득될 수 있다.
표 2 - 음의 커플링 계수 K
[0044] LNA에 대한 소스 디제너레이션 인덕터들은 다양한 방식들로 구현될 수 있다. 다수의 인덕터들은 원하는 Lon 및 Loff 소스 디제너레이션 인덕턴스들을 획득하도록 선택될 수 있는 특정 커플링 계수를 가질 수 있다. 커플링 계수의 크기 및 부호는 인덕터들의 레이아웃 및 배향에 좌우될 수 있다.
[0045] 도 6은 적은 상호 커플링을 갖는 2개의 소스 디제너레이션 인덕터들(642 및 644)의 예시적 설계를 도시한다. 인덕터(642)는 컨덕터(652)로 구현되고, 인덕터(644)는 컨덕터(654)로 구현된다. 컨덕터들(652 및 654)은 동일한 금속층 상에서 나란히(side-by-side) 형성되며, 이득 트랜지스터(도 6에 도시되지 않음)의 소스에 함께 커플링된 하나의 단부를 갖는다. 컨덕터(652)의 다른 단부는 회로 접지에 커플링된다. 컨덕터(654)의 다른 단부는 스위치로서 동작하는 트랜지스터(646)에 커플링된다. 도 6에서의 예시적 설계는 인덕터들(642 및 644)을 구현하기 위해 회로 영역의 2배를 활용한다.
[0046] 도 7a는 양의 커플링 계수 K를 갖는 2개의 상호 커플링된 소스 디제너레이션 인덕터들(742 및 744)의 예시적 설계를 도시한다. 인덕터(742)는 컨덕터(752)로 구현되고, 인덕터(744)는 컨덕터(754)로 구현된다. 컨덕터(754)는 컨덕터(752)의 내부에 형성된다. 컨덕터들(752 및 754)은 양의 K를 획득하기 위해 동일한 방향(도 7a에서는 시계방향)으로 형성된다. 컨덕터들(752 및 754)은 동일한 금속층(예를 들어, 도 7a에 도시된 바와 같음) 상에 또는 상이한 금속층들 상에 형성될 수 있다.
[0047] 도 7b는 음의 커플링 계수 K를 갖는 2개의 상호 커플링된 소스 디제너레이션 인덕터들(742 및 744)의 예시적 설계를 도시한다. 인덕터(742)는 컨덕터(762)로 구현되고, 인덕터(744)는 컨덕터(764)로 구현된다. 컨덕터들(762 및 764)은 음의 K를 획득하기 위해 반대 방향으로 형성된다. 컨덕터들(762 및 764)은 동일한 금속층(예를 들어, 도 7b에 도시된 바와 같음) 상에 또는 상이한 금속층들 상에 형성될 수 있다.
[0048] 도 7a 및 도 7b는 상호 커플링된 인덕터들의 예시적 레이아웃들을 도시한다. 상호 커플링된 인덕터들은 다른 방식들로 구현될 수 있다. 예를 들어, 상호 커플링된 인덕터들은 상이한 금속층들 상에서 구현될 수 있다.
[0049] 무선 디바이스(110)는 다수의 주파수 대역들(또는 단순히, "대역들") 상에서의 동작을 지원할 수 있다. 각각의 대역은 주파수들의 범위를 커버할 수 있다. 예를 들어, LTE 릴리스 11은 LTE/UMTS 대역들로 지칭되는 35개의 대역들을 정의하며, 공개적으로 이용가능한 문서 3GPP TS 36.101에서 열거된다. 무선 디바이스(110)는 하나 또는 둘 이상의 LTE/UMTS 대역들 및/또는 다른 대역들을 지원할 수 있다.
[0050] 무선 디바이스(110)는 다수의 캐리어들 상에서의 동작인 캐리어 어그리게이션을 지원할 수 있다. 캐리어 어그리게이션은 또한, 멀티-캐리어 동작으로 지칭될 수 있다. 캐리어는 통신을 위해 이용되는 주파수들의 범위를 지칭할 수 있으며, 특정 특성들과 연관될 수 있다. 예를 들어, 캐리어는 캐리어 상에서의 동작을 설명하는 제어 정보 및/또는 시스템 정보와 연관될 수 있다. 캐리어는 또한, 컴포넌트 캐리어(CC), 주파수 채널, 셀 등으로 지칭될 수 있다. 대역은 하나 또는 둘 이상의 캐리어들을 포함할 수 있다. 각각의 캐리어는 LTE에서 최대 20 MHz를 커버할 수 있다. 무선 디바이스(110)는 LTE 릴리스 11에서 하나 또는 2개의 대역들에서 최대 5개의 캐리어들로 구성될 수 있다.
[0051] 무선 디바이스(110)는 상이한 주파수들에서 다수의 송신되는 신호들을 동시에 수신할 수 있다. 이러한 다수의 송신되는 신호들은 캐리어 어그리게이션을 위한 상이한 주파수들의 다수의 캐리어들 상에서 하나 또는 둘 이상의 기지국들에 의해 전송될 수 있다. 이러한 다수의 송신되는 신호들은 또한, CoMP(coordinated multi-point) 송신, 핸드오버 등의 경우에는 상이한 기지국들에 의해 전송될 수 있다. 이러한 다수의 송신되는 신호들은 또한, 음성/데이터, 또는 데이터/데이터, 또는 음성/음성 등과 같은 동시적 서비스들을 위해 상이한 무선 시스템들에서 기지국들에 의해 전송될 수 있다. 예를 들어, 무선 디바이스(110)는 DSDS(dual SIM/dual standby) 및/또는 DSDA(dual SIM/dual-active)를 지원할 수 있으며, LTE 및 GSM 시스템들, 또는 TD-SCDMA 및 GSM 시스템들, 또는 CDMA 및 GSM 시스템들 등과 같은 다수의 무선 시스템들과 동시에 통신할 수 있다.
[0052] 도 8은 다수의 대역들 상에서의 캐리어 어그리게이션을 지원하는 수신기(820)의 일부분의 예시적 설계의 블록도를 도시한다. 수신기(820)는 다수(K개)의 LNA들(830a 내지 830k) 및 다수(M개) 로드 회로들(880a 내지 880m)을 포함하며, 여기서, K 및 M은 각각 1보다 큰 임의의 정수일 수 있다. K개의 LNA들(830a 내지 830k)은 K개의 대역들 B1 내지 BK를 각각 지원할 수 있으며, K개의 대역들에 대해, K개의 입력 RF 신호들(RFin1 내지 RFinK)을 각각 수신할 수 있다. 각각의 LNA(830)는 특정 대역에 대한 입력 RF 신호를 수신할 수 있으며, 최대 M개의 로드 회로들(880a 내지 880m)에 커플링된 최대 M개의 출력들을 가질 수 있다. 각각의 로드 회로(880)는 각각의 LNA(830)의 하나의 출력에 커플링된 자신의 입력 및 각각의 다운컨버터(도 8에 도시되지 않음)에 커플링된 자신의 출력을 가질 수 있다. M개의 로드 회로들(880a 내지 880m)은 M개의 다운컨버터들에 커플링될 수 있으며, M개의 다운컨버터들은, 예를 들어, 캐리어 어그리게이션을 위해, 캐리어들의 M개의 세트들 상에서 전송된 다운링크 신호들을 동시에 수신하는데 이용될 수 있다.
[0053] 일반적으로, 임의의 수의 LNA들은 임의의 수의 대역들을 지원하는데 이용될 수 있다. 각각의 LNA는 하나 또는 둘 이상의 대역들에 대한 하나 또는 둘 이상의 입력들 및 하나 또는 둘 이상의 로드 회로들에 커플링된 하나 또는 둘 이상의 출력들을 포함할 수 있다. LNA들은 (i) 동일한 또는 상이한 수들의 입력들 및 (ii) 동일한 또는 상이한 수들의 출력들을 가질 수 있다. LNA들은 임의의 수의 로드 회로들에 커플링될 수 있다.
[0054] 도 9a는 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 SIMO(single-input multiple-output) LNA(930a)의 예시적 설계의 개략도를 도시한다. LNA(930a)는 도 2의 LNA들(230 및 232) 중 임의의 것 또는 도 8의 LNA들(830) 중 임의의 것에 대해 이용될 수 있다. 도 9a에 도시된 예시적 설계에서, LNA(930a)는 프로그래머블 인덕터(932), 이득 트랜지스터(934) 및 2개의 캐소드 트랜지스터들(936 및 938)을 포함한다. 입력 매칭 회로(912)는 입력 RF 신호(RFin)를 수신하는 하나의 단부 및 이득 트랜지스터(934)의 게이트에 커플링된 다른 단부를 갖는다. 이득 트랜지스터(934)는 인덕터(932)의 하나의 단부에 커플링된 자신의 소스 및 캐소드 트랜지스터들(936 및 938)의 소스들에 커플링된 자신의 드레인을 갖는다. 인덕터(932)는 회로 접지에 추가로 커플링된다. 캐소드 트랜지스터(936)는 제 1 제어 신호(Ven1)를 수신하는 자신의 게이트 및 로드 회로(980)에 커플링된 자신의 드레인을 갖는다. 캐소드 트랜지스터(938)는 제 2 제어 신호(Ven2)를 수신하는 자신의 게이트 및 로드 회로(990)에 커플링된 자신의 드레인을 갖는다. 이득 트랜지스터(934) 및 캐소드 트랜지스터들(936 및 938)은 도 9a에 도시된 바와 같은 NMOS 트랜지스터들로 또는 다른 타입들의 트랜지스터들로 구현될 수 있다.
[0055] 도 9a에 도시된 예시적 설계에서, 프로그래머블 인덕터(932)는 병렬로 커플링된 2개의 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들(942 및 944)을 포함한다. 인덕터(942)는 이득 트랜지스터(934)의 소스와 회로 접지 사이에 커플링된다. 인덕터(944)는 트랜지스터(946)와 직렬로 커플링되고, 직렬 결합은 이득 트랜지스터(934)의 소스와 회로 접지 사이에 커플링된다. 트랜지스터(946)는 폐쇄 또는 개방될 수 있는 스위치로서 동작한다. 인덕터(942)는 L1의 인덕턴스를 갖고, 인덕터(944)는 L2의 인덕턴스를 갖는다.
[0056] 간략함을 위해, 도 9a는 예를 들어, 캐리어 어그리게이션의 경우 동시에 수신되는 캐리어들의 최대 2개의 세트들에 대해, 최대 2개의 출력 RF 신호들을 최대 2개의 로드 회로들(980 및 990)에 제공하기 위해 2개의 캐소드 트랜지스터들(936 및 938)을 포함하는 SIMO LNA(930a)를 도시한다. 일반적으로, SIMO LNA는 최대 N개의 출력 RF 신호들을 제공하기 위해 N개의 로드 회로들에 커플링된 N개의 캐소드 트랜지스터들을 포함할 수 있고, 여기서, N은 1보다 큰 임의의 정수 값일 수 있다.
[0057] SIMO LNA(930a)는 임의의 주어진 순간에 단일-출력 모드 또는 다중-출력 모드에서 동작할 수 있다. 단일-출력 모드에서, LNA(930a)는 (예를 들어, 캐리어들의 하나의 세트 상에서) 적어도 하나의 송신된 신호를 포함하는 입력 RF 신호를 수신하며, 하나의 캐소드 트랜지스터(936 또는 938)를 통해 하나의 다운컨버터 회로에 하나의 출력 RF 신호를 제공한다. 다중-출력 모드에서, LNA(930a)는 (예를 들어, 캐리어들의 2개의 세트들 상에서) 적어도 2개의 송신된 신호들을 포함하는 입력 RF 신호를 수신하며, 2개의 캐소드 트랜지스터들(936 또는 938)을 통해 2개의 출력 RF 신호들(예를 들어, 캐리어들의 각각의 세트에 대한 하나의 출력 RF 신호)을 2개의 다운컨버터 회로들에 제공한다. 각각의 다운컨버터는 적절한 주파수에서 별개의 LO 신호를 갖는 자신의 출력 RF 신호를 다운컨버팅한다.
[0058] 예시적 설계에서, 이득 트랜지스터(934)에 (i) 단일-출력 모드에서 Ib1의 공칭 바이어스 전류(또는 
) 또는 (ii) 다중-출력 모드에서 Ib2의 더 높은 바이어스 전류(또는 
)가 인가될 수 있고, 여기서, 
이다. 공칭 바이어스 전류는 단일-출력 모드에서 LNA(930a)에 대한 원하는 동적 범위를 획득하도록 선택될 수 있다. 더 높은 바이어스 전류는 다중-출력 모드에서 LNA(930a)에 대한 원하는 동적 범위를 획득하도록 선택될 수 있다. 예를 들어, 더 높은 바이어스 전류는 단일-출력 모드에서와 유사한 LNA(930a)에 대한 동적 범위를 다중-출력 모드에서 획득하도록 선택될 수 있다. 더 높은 바이어스 전류는 공칭 바이어스 전류의 2배(예를 들어, 
), 또는 공칭 바이어스 전류의 일부 다른 정수 또는 비정수 배(예를 들어, 
, 여기서, 
)일 수 있다.
[0059] 이득 트랜지스터(934)의 바이어스 전류의 증가(예를 들어, 배가(doubling))는 다중-출력 모드에서 LNA(930a)의 이득을 감소시킬 것이다. 게다가, 바이어스 전류를 증가시키는 것은 다중-출력 모드에서 LNA(930a)의 입력 매칭을 저하시킬 수 있다. 단일 매칭 회로 컴포넌트, 예를 들어, 인덕터와 LNA(930a)를 입력 매칭시키는 것이 가능하지 않을 수 있다.
[0060] 다중-출력 모드에서 LNA의 이득, 동적 범위 및 입력 매칭은 프로그래머블 소스 디제너레이션 인덕터를 이용함으로써 보존될 수 있다. LNA의 이득은 원하는 동적 범위를 유지하기 위해 더 높은 바이어스 전류의 이용에 기인하여 다중-출력 모드에서 감소될 수 있다. 소스 디제너레이션 인덕터는 LNA의 이득을 부스팅(boost)하기 위해 다중-출력 모드에서 감소될 수 있다. 소스 디제너레이션 인덕터를 감소시키는 것은 또한, 다중-출력 모드에서 LNA의 입력 매칭을 개선시킬 수 있다.
[0061] 예시적 설계에서, LNA(930a)는 (i) 단일-출력 모드에서 Loff의 공칭 소스 디제너레이션 인덕턴스 또는 (ii) 다중-출력 모드에서 Lon의 더 작은 소스 디제너레이션 인덕턴스로 동작할 수 있으며, 여기서, 
이다. 단일-출력 모드에서, 트랜지스터(946)는 모드 신호 상의 낮은 전압을 통해 턴오프될 수 있고, 단지 인덕터(942)만이 이득 트랜지스터(934)의 소스와 회로 접지 사이에 커플링될 수 있으며, 인덕터(944)는 회로 접지로부터 연결해제될 수 있고, 공칭 소스 디제너레이션 인덕턴스는 단지 인덕터(942)에 의해서만 제공될 수 있다. 인덕터(942)는 단일-출력 모드에서 Loff의 원하는 소스 디제너레이션 인덕턴스를 제공하도록 설계될 수 있으며, 여기서, Loff는 수식 (1)에 나타낸 바와 같이 주어질 수 있다. 다중-출력 모드에서, 트랜지스터(946)는 모드 신호 상의 높은 전압을 통해 턴온될 수 있고, 인덕터들(942 및 944) 양자는 이득 트랜지스터(934)의 소스와 회로 접지 사이에 커플링될 수 있으며, 더 작은 소스 디제너레이션 인덕턴스가 상호 커플링된 인덕터들(942 및 944)의 병렬 결합에 의해 제공될 수 있다. 인덕터들(942 및 944)은 다중-출력 모드에서 Lon의 원하는 소스 디제너레이션 인덕턴스를 획득하기 위해 적절한 인덕턴스들 및 커플링 계수를 갖게 설계될 수 있으며, 여기서, Lon은 수식 (2)에 나타낸 바와 같이 주어질 수 있다.
[0062] 예시적 설계에서, LNA(930a)는 단일-출력 모드 및/또는 다중-출력 모드에서 다수의 이득 세팅들을 지원할 수 있다. 예를 들어, 높은-이득 세팅 및 낮은-이득 세팅은 다중-출력 모드에서 지원될 수 있다. 높은-이득 세팅은 트랜지스터(946)를 턴온함으로써 획득될 수 있는 더 작은 소스 디제너레이션 인덕턴스에 대해 더 높은 이득을 획득하는데 이용될 수 있다. 낮은-이득 세팅은 트랜지스터(946)를 턴오프함으로써 획득될 수 있는 더 큰 소스 디제너레이션 인덕턴스에 대해 더 낮은 이득을 획득하는데 이용될 수 있다. 상이한 이득들이 또한, 이득 트랜지스터(934)의 바이어스 전류를 변경함으로써 각각의 모드의 각각의 이득 세팅에서 지원될 수 있다.
[0063] 도 9b는 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 SIMO LNA(930b)의 예시적 설계의 개략도를 도시한다. LNA(930b)는 도 2의 LNA들(230 및 232) 중 임의의 것 또는 도 8의 LNA들(830) 중 임의의 것에 대해 이용될 수 있다. LNA(930b)는 도 9a의 LNA(930a) 내의 회로 컴포넌트들 전부를 포함한다. LNA(930b)는 제 2 이득 트랜지스터(954), 제 2 프로그래머블 인덕터(952) 및 캐소드 트랜지스터들(956 및 958)을 더 포함한다. 이득 트랜지스터(954)는 입력 매칭 회로(912)의 출력에 커플링된 자신의 게이트, 프로그래머블 인덕터(952)에 커플링된 자신의 소스 및 캐소드 트랜지스터들(956 및 958)의 소스들에 커플링된 자신의 드레인을 갖는다. 프로그래머블 인덕터(952)는 회로 접지에 추가로 커플링된다. 캐소드 트랜지스터(956)는 제 3 제어 신호(Ven3)를 수신하는 자신의 게이트 및 로드 회로(980)에 커플링된 자신의 드레인을 갖는다. 캐소드 트랜지스터(958)는 제 4 제어 신호(Ven4)를 수신하는 자신의 게이트 및 로드 회로(990)에 커플링된 자신의 드레인을 갖는다.
[0064] 도 9b에 도시된 예시적 설계에서, 프로그래머블 인덕터(952)는 병렬로 커플링된 2개의 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들(962 및 964)을 포함한다. 인덕터(962)는 이득 트랜지스터(954)의 소스와 회로 접지 사이에 커플링된다. 인덕터(964)는 트랜지스터(966)와 직렬로 커플링되고, 직렬 결합은 이득 트랜지스터(954)의 소스와 회로 접지 사이에 커플링된다. 트랜지스터(956)는 폐쇄 또는 개방될 수 있는 스위치로서 동작한다.
[0065] 도 9b에 도시된 예시적 설계에서, 각각의 이득 트랜지스터는 별개의 프로그래머블 인덕터에 커플링된다. 또 다른 예시적 설계에서, 하나의 이득 트랜지스터(예를 들어, 이득 트랜지스터(934))는 프로그래머블 인덕터에 커플링될 수 있고, 다른 이득 트랜지스터는 고정 인덕터에 커플링될 수 있다. 또 다른 예시적 설계에서, 하나의 이득 트랜지스터(예를 들어, 이득 트랜지스터(934))는 프로그래머블 인덕터에 커플링될 수 있고, 다른 이득 트랜지스터는 회로 접지에 직접 커플링될 수 있다.
[0066] SIMO LNA(930b)는 임의의 주어진 순간에 단일-출력 모드 또는 다중-출력 모드에서 동작할 수 있다. 단일-출력 모드의 하나의 예시적 설계에서는, 이득 트랜지스터들(934 및 954) 양자가 인에이블될 수 있고, 2개의 캐소드 트랜지스터들이 인에이블될 수 있다. 캐소드 트랜지스터들(936 및 956)은 로드 회로(980)에 대한 제 1 출력 RF 신호(RFout1)를 생성하도록 인에이블될 수 있고, 캐소드 트랜지스터들(938 및 958)은 디스에이블될 수 있다. 대안적으로, 캐소드 트랜지스터들(938 및 958)은 로드 회로(990)에 대한 제 2 출력 RF 신호(RFout2)를 생성하도록 인에이블될 수 있고, 캐소드 트랜지스터들(936 및 956)은 디스에이블될 수 있다. 또 다른 예시적 설계에서, 하나의 이득 트랜지스터(934 또는 954)가 인에이블될 수 있고, 하나의 캐소드 트랜지스터가 인에이블될 수 있다. 양자의 예시적 설계들에 대해, 하나 또는 양자의 소스 디제너레이션 인덕터들은 단일-출력 모드에서 LNA(930b)에 대한 원하는 동적 범위, 이득 및 입력 매칭을 획득하기 위해 인에이블되는 각각의 이득 트랜지스터에 대해 선택될 수 있다.
[0067] 다중-출력 모드에서는, 이득 트랜지스터들(934 및 954) 양자가 인에이블될 수 있다. 캐소드 트랜지스터들(936 및 958)은 각각, 로드 회로들(980 및 990)에 대한 RFout1 및 RFout2 신호들을 생성하도록 인에이블될 수 있고, 캐소드 트랜지스터들(938 및 956)은 디스에이블될 수 있다. 대안적으로, 모든 4개의 캐소드 트랜지스터들(936, 938, 956 및 958)이 인에이블될 수 있다. 하나 또는 양자의 소스 디제너레이션 인덕터들은 다중-출력 모드에서 LNA(930b)에 대한 원하는 동적 범위, 이득 및 입력 매칭을 획득하기 위해 각각의 이득 트랜지스터에 대해 선택될 수 있다.
[0068] 도 9c는 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 SIMO LNA(930c)의 예시적 설계의 개략도를 도시한다. LNA(930c)는 도 2의 LNA들(230 및 232) 중 임의의 것 또는 도 8의 LNA들(830) 중 임의의 것에 대해 이용될 수 있다. 도 9c에 도시된 예시적 설계에서, LNA(930c)는 그 LNA(930c)로부터 생략되는 프로그래머블 인덕터(952)를 제외하고는, 도 9b의 LNA(930b) 내의 회로 컴포넌트들 전부를 포함한다. 이득 트랜지스터들(934 및 954)은 회로 접지에 추가로 커플링된 프로그래머블 인덕터(932)에 함께 커플링되는 그들의 소스들을 갖는다.
[0069] SIMO LNA(930c)는 임의의 주어진 순간에 단일-출력 모드 또는 다중-출력 모드에서 동작할 수 있다. 도 9b에 대해 위에서 설명된 바와 같이, 하나 또는 둘 이상의 이득 트랜지스터들 및 하나 또는 둘 이상의 캐소드 트랜지스터들은 각각의 모드에 대해 인에이블될 수 있다. 단일-출력 모드에서, 단지 인덕터(942)만이 선택될 수 있고, 인덕터(944)는 트랜지스터(946)를 턴오프함으로써 연결해제될 수 있다. 다중-출력 모드에서, 인덕터들(942 및 944) 양자는 트랜지스터(946)를 턴온함으로써 선택될 수 있다. 인덕터(942)는 단일-출력 모드에서 LNA(930c)에 대한 원하는 이득, 동적 범위 및 입력 매칭을 제공하도록 설계될 수 있다. 인덕터들(942 및 944)은 다중-출력 모드에서 LNA(930c)에 대한 원하는 이득, 동적 범위 및 입력 매칭을 제공하도록 설계될 수 있다.
[0070] 도 9d는 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 MIMO LNA(930d)의 예시적 설계의 개략도를 도시한다. LNA(930d)는 도 2의 LNA들(230 및 232) 중 임의의 것 또는 도 8의 LNA들(830) 중 임의의 것에 대해 이용될 수 있다. 도 9d에 도시된 예시적 설계에서, LNA(930d)는 도 9b의 LNA(930b) 내의 회로 컴포넌트들 전부를 포함한다. 그러나, 이득 트랜지스터들(934 및 954)은 LNA(930b)에서와 같이 함께 커플링되지 않는다. 대신에, 이득 트랜지스터들(934 및 954)은, 예를 들어, 상이한 대역들에 대해, 상이한 입력 RF 신호들을 수신한다. 이득 트랜지스터(934)는 제 1 입력 RF 신호(RFin1)를 수신하는 입력 매칭 회로(912)에 커플링된 자신의 게이트를 갖는다. 입력 매칭 회로(912)는 제 1 대역에 대해 LNA(930d)에 대한 입력 매칭을 수행할 수 있다. 이득 트랜지스터(954)는 제 2 입력 RF 신호(RFin2)를 수신하는 입력 매칭 회로(916)에 커플링된 자신의 게이트를 갖는다. 입력 매칭 회로(916)는 제 2 대역에 대해 LNA(930d)에 대한 입력 매칭을 수행할 수 있다.
[0071] MIMO LNA(930d)는 임의의 주어진 순간에 단일-출력 모드, SIMO 모드, 또는 MIMO 모드에서 동작할 수 있다. 단일-출력 모드에서, 하나의 입력 RF 신호(예를 들어, RFin1 또는 RFin2)는 하나의 로드 회로(예를 들어, 로드 회로(980 또는 990))에 대한 하나의 출력 RF 신호(예를 들어, RFout1 또는 RFout2)를 획득하기 위해, 하나의 이득 트랜지스터(예를 들어, 이득 트랜지스터(934 또는 954))에 의해 증폭되고, 하나의 캐소드 트랜지스터(예를 들어, 캐소드 트랜지스터(936, 938, 956 또는 958))에 의해 버퍼링될 수 있다. SIMO 모드에서, 하나의 입력 RF 신호(예를 들어, RFin1 또는 RFin2)는 2개의 로드 회로들(예를 들어, 로드 회로들(980 및 990))에 대한 2개의 출력 RF 신호들(예를 들어, RFout1 및 RFout2)을 획득하기 위해, 하나의 이득 트랜지스터(예를 들어, 이득 트랜지스터(934 또는 954))에 의해 증폭되고, 2개의 캐소드 트랜지스터들(예를 들어, 캐소드 트랜지스터들(936 및 938) 또는 캐소드 트랜지스터들(956 및 958))에 의해 버퍼링될 수 있다. MIMO 모드에서, 2개의 입력 RF 신호들(예를 들어, RFin1 및 RFin2)은 2개의 로드 회로들(예를 들어, 로드 회로들(980 및 990))에 대한 2개의 출력 RF 신호들(예를 들어, RFout1 및 RFout2)을 획득하기 위해, 2개의 이득 트랜지스터들(예를 들어, 이득 트랜지스터들(934 및 954))에 의해 증폭되고, 2개의 캐소드 트랜지스터(예를 들어, 캐소드 트랜지스터들(936 및 956) 또는 캐소드 트랜지스터들(938 및 958))에 의해 버퍼링될 수 있다.
[0072] 프로그래머블 인덕터들(932 및 952)은 단일-출력 모드, SIMO 모드, 및 MIMO 모드에서 양호한 성능을 제공하도록 동작될 수 있다. 이득 트랜지스터(934)가 단일-출력 모드 또는 MIMO 모드에서 인에이블되는 경우, 프로그래머블 인덕터(932)는 인덕터(942)가 공칭 소스 디제너레이션 인덕턴스를 제공하도록 (예를 들어, 트랜지스터(946)를 턴오프함으로써) 세팅될 수 있다. 이득 트랜지스터(934)가 SIMO 모드에서 인에이블되는 경우, 프로그래머블 인덕터(932)는 인덕터들(942 및 944)이 더 작은 소스 디제너레이션 인덕턴스를 제공하도록 (예를 들어, 트랜지스터(946)를 턴온함으로써) 세팅될 수 있다. 유사하게, 이득 트랜지스터(954)가 단일-출력 모드 또는 MIMO 모드에서 인에이블되는 경우, 프로그래머블 인덕터(952)는 인덕터(962)가 공칭 소스 디제너레이션 인덕턴스를 제공하도록 (예를 들어, 트랜지스터(966)를 턴오프함으로써) 세팅될 수 있다. 이득 트랜지스터(954)가 SIMO 모드에서 인에이블되는 경우, 프로그래머블 인덕터(952)는 인덕터들(962 및 964)이 더 작은 소스 디제너레이션 인덕턴스를 제공하도록 (예를 들어, 트랜지스터(966)를 턴온함으로써) 세팅될 수 있다.
[0073] 도 4, 도 5a-5b, 및 도 9a-9d는 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 LNA들의 일부 예시적 회로 설계들을 도시한다. 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 LNA는 또한, 다른 방식들로 구현될 수 있다. 또 다른 예시적 설계에서, LNA는 LNA의 출력과 입력 사이에 커플링된 피드백 회로를 포함할 수 있다. 피드백 회로는 레지스터, 캐패시터, 트랜지스터, 일부 다른 회로 컴포넌트, 또는 이들의 결합을 포함할 수 있다. 피드백 회로는 입력 매칭을 도울 수 있으며, 또한 LNA의 선형성을 개선시킬 수 있다.
[0074] 또 다른 예시적 설계에서, LNA는 각각의 캐소드 트랜지스터 대신에 캐소드 회로를 포함할 수 있다. 캐소드 회로는 (i) 이득 트랜지스터의 드레인과 중간 노드 사이에 커플링된 제 1 캐소드 트랜지스터, (ii) 중간 노드와 LNA의 출력 사이에 커플링된 제 2 캐소드 트랜지스터, 및 (iii) 중간 노드와 회로 접지 사이에 커플링된 션트 트랜지스터를 포함할 수 있다. 캐소드 회로가 인에이블되는 경우, 제 1 및 제 2 캐소드 트랜지스터들은 LNA 출력을 통해 출력 RF 신호를 제공하기 위해 턴온될 수 있고, 션트 트랜지스터는 턴오프될 수 있다. 캐소드 회로가 디스에이블되는 경우, 제 1 및 제 2 캐소드 트랜지스터들은 LNA 출력에서 어떠한 출력 RF 신호도 제공하지 않기 위해 턴오프될 수 있고, 션트 트랜지스터는 중간 노드를 회로 접지로 풀링(pull)하고 LNA 출력과 이득 트랜지스터 사이에 더 양호한 격리(isolation)를 제공하기 위해 턴온될 수 있다. 더 양호한 격리는 특히, 동일한 로드 회로가 상이한 LNA들에 대한 다수의 이득 트랜지스터들에 의해 재이용되는 경우에 바람직할 수 있다.
[0075] 본원에 개시된 바와 같은 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 증폭기들은 다양한 이점들을 제공할 수 있다. 첫째, 이러한 증폭기들은, 예를 들어, 캐리어 어그리게이션에 대한 단일-출력 모드 및 다중-출력 모드와 같은 다수의 동작 모드들을 지원할 수 있다. 증폭기들은 또한, 모든 지원되는 동작 모드들에 대한 양호한 성능(예를 들어, 양호한 동적 범위, 이득, 입력 매칭 등)을 제공할 수 있다. 둘째, 증폭기들은, 예를 들어, 낮은-이득 상태 및 높은-이득 상태와 같은 다수의 이득 상태들을 지원할 수 있다. 상이한 이득 상태들은 상이한 동작 시나리오들에 대해 적용가능할 수 있다. 예를 들어, 낮은-이득 상태는 재머(jammer)들이 입력 RF 신호에 존재하는 경우 선형성을 개선시키도록 선택될 수 있다. 셋째, 상호 커플링된 인덕터들은, 예를 들어, 도 7a 및 도 7b에 도시된 바와 같이, 더 작은 회로 영역에서 효율적으로 구현될 수 있다. 본원에 개시된 증폭기들에 대한 다른 이점들이 존재할 수 있다.
[0076] 예시적 설계에서, 장치(예를 들어, 무선 디바이스, IC, 회로 모듈 등)는 이득 트랜지스터 및 복수의 인덕터들을 포함할 수 있고, 이들은 증폭기 또는 일부 다른 회로를 구현할 수 있다. 이득 트랜지스터(예를 들어, 도 4의 이득 트랜지스터(434))는 입력 신호를 수신하고, 증폭된 신호를 제공할 수 있다. 복수의 인덕터들(예를 들어, 인덕터들(442 및 444))은 상호 커플링될 수 있고, 이득 트랜지스터에 커플링될 수 있으며, 이득 트랜지스터에 대한 프로그래머블 소스 디제너레이션 인덕턴스를 제공할 수 있다.
[0077] 예시적 설계에서, 복수의 인덕터들은 제 1 및 제 2 인덕터들을 포함할 수 있다. 제 1 인덕터(예를 들어, 인덕터(442))는 이득 트랜지스터의 소스와 회로 접지 사이에 커플링될 수 있다. 제 2 인덕터(예를 들어, 인덕터(444))는 스위치(예를 들어, 트랜지스터(446))와 직렬로 그리고 이득 트랜지스터의 소스와 회로 접지 사이에 커플링될 수 있다. 예시적 설계에서, 제 1 및 제 2 인덕터들은 양의 커플링 계수를 가질 수 있으며, 스위치가 폐쇄된 경우, 제 1 및 제 2 인덕터들의 병렬 결합보다 큰 소스 디제너레이션 인덕턴스(Lon)를 제공할 수 있다. 또 다른 예시적 설계에서, 제 1 및 제 2 인덕터들은 음의 커플링 계수를 가질 수 있으며, 스위치가 폐쇄된 경우, 제 1 및 제 2 인덕터들의 병렬 결합보다 작은 소스 디제너레이션 인덕턴스를 제공할 수 있다. 예시적 설계에서, 인덕터(예를 들어, 도 5b의 인덕터(558))는 복수의 인덕터들과 회로 접지 사이에 커플링될 수 있다. 이 인덕터는 기생 인덕터일 수 있다. 음의 커플링 계수는 스위치가 폐쇄된 경우 이득 트랜지스터에 의해 관측되는 소스 디제너레이션 인덕턴스를 감소시킬 수 있다.
[0078] 예시적 설계에서, 제 1 인덕터는 제 1 나선형 패턴(spiral pattern)을 갖는 제 1 컨덕터(예를 들어, 도 7a의 컨덕터(752) 또는 도 7b의 컨덕터(762))에 의해 형성될 수 있다. 제 2 인덕터는 제 2 나선형 패턴을 갖는 제 2 컨덕터(예를 들어, 도 7a의 컨덕터(754) 또는 도 7b의 컨덕터(764))에 의해 형성될 수 있다. 제 2 컨덕터는, 예를 들어, 도 7a 및 도 7b에 도시된 바와 같이, 제 1 컨덕터의 제 1 나선형 패턴 내에 로케이팅될 수 있다. 제 1 및 제 2 나선형 패턴들은, 예를 들어, 도 7a에 도시된 바와 같이, 제 1 및 제 2 인덕터들에 대한 양의 커플링 계수를 획득하기 위해 동일한 방향으로 형성될 수 있다. 대안적으로, 제 1 및 제 2 나선형 패턴들은, 예를 들어, 도 7b에 도시된 바와 같이, 제 1 및 제 2 인덕터들에 대한 음의 커플링 계수를 획득하기 위해 반대 방향으로 형성될 수 있다.
[0079] 예시적 설계에서, 장치는, 예를 들어, SIMO LNA에 대해, 제 1 및 제 2 캐소드 트랜지스터들을 더 포함할 수 있다. 제 1 캐소드 트랜지스터(예를 들어, 도 9a의 캐소드 트랜지스터(936))는 이득 트랜지스터에 커플링될 수 있으며, 인에이블되는 경우, 증폭된 신호를 수신하고, 제 1 출력 신호를 제공할 수 있다. 제 2 캐소드 트랜지스터(예를 들어, 캐소드 트랜지스터(938))는 이득 트랜지스터에 커플링될 수 있으며, 인에이블되는 경우, 증폭된 신호를 수신하고, 제 2 출력 신호를 제공할 수 있다. 제 1 또는 제 2 캐소드 트랜지스터는 제 1 동작 모드, 예를 들어, 단일-출력 모드에서 인에이블될 수 있다. 제 1 및 제 2 캐소드 트랜지스터들 양자는 제 2 동작 모드, 예를 들어, 다중-출력 모드에서 인에이블될 수 있다. 복수의 인덕터들은 제 1 동작 모드에서 제 1 소스 디제너레이션 인덕턴스를 또는 제 2 동작 모드에서 제 2 소스 디제너레이션 인덕턴스를 제공할 수 있다. 제 2 소스 디제너레이션 인덕턴스는 제 1 소스 디제너레이션 인덕턴스보다 작을 수 있다.
[0080] 예시적 설계에서, 장치는, 예를 들어, SIMO LNA 또는 MIMO LNA에 대한 제 2 이득 트랜지스터, 제 3 및 제 4 캐소드 트랜지스터들, 및 제 2 복수의 인덕터들을 더 포함할 수 있다. 제 2 이득 트랜지스터(예를 들어, 도 9b 또는 도 9d의 이득 트랜지스터(954))는 (예를 들어, SIMO LNA에 대한) 입력 신호 또는 (예를 들어, MIMO LNA에 대한) 제 2 입력 신호를 수신할 수 있으며, 제 2 증폭된 신호를 제공할 수 있다. 제 2 복수의 인덕터들(예를 들어, 도 9b 또는 도 9d의 인덕터들(962 및 964))은 상호 커플링될 수 있고, 제 2 이득 트랜지스터에 커플링될 수 있으며, 제 2 이득 트랜지스터에 대한 프로그래머블 소스 디제너레이션 인덕턴스를 제공할 수 있다. 제 3 캐소드 트랜지스터(예를 들어, 도 9b 또는 도 9d의 캐소드 트랜지스터(956))는 제 2 이득 트랜지스터에 커플링될 수 있으며, 인에이블되는 경우, 제 2 증폭된 신호를 수신하고, 제 1 출력 신호를 제공할 수 있다. 제 4 캐소드 트랜지스터(예를 들어, 캐소드 트랜지스터(958))는 제 2 이득 트랜지스터에 커플링될 수 있으며, 인에이블되는 경우, 제 2 증폭된 신호를 수신하고, 제 2 출력 신호를 제공할 수 있다.
[0081] 도 10은 증폭을 수행하기 위한 프로세스(1000)의 예시적 설계를 도시한다. 입력 신호는 증폭된 신호를 획득하기 위해 이득 트랜지스터로 증폭될 수 있다(블록(1012)). 프로그래머블 소스 디제너레이션 인덕턴스는 복수의 상호 커플링된 인덕터들을 갖는 이득 트랜지스터에 대해 제공될 수 있다(블록(1014)). 복수의 상호 커플링된 인덕터들은 제 1 및 제 2 인덕터들을 포함할 수 있다. 블록(1014)의 예시적 설계에서, 제 1 소스 디제너레이션 인덕턴스는 제 1 인덕터에 기초하여 이득 트랜지스터에 대해 제공될 수 있다. 제 2 소스 디제너레이션 인덕턴스는 제 1 및 제 2 인덕터들의 병렬 결합에 기초하여 이득 트랜지스터에 대해 제공될 수 있다. 제 1 및 제 2 인덕터들은 양의 커플링 계수를 가질 수 있고, 제 2 소스 디제너레이션 인덕턴스는 제 1 및 제 2 인덕터들의 병렬 결합보다 클 수 있다. 대안적으로, 제 1 및 제 2 인덕터들은 음의 커플링 계수를 가질 수 있고, 제 2 소스 디제너레이션 인덕턴스는 제 1 및 제 2 인덕터들의 병렬 결합보다 작을 수 있다.
[0082] 본원에 설명된 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 증폭기들은 IC, 아날로그 IC, RFIC, 믹싱된-신호 IC, ASIC, PCB(printed circuit board), 전자 디바이스 등 상에서 구현될 수 있다. 증폭기들은 또한, CMOS(complementary metal oxide semiconductor), NMOS, PMOS, BJT(bipolar junction transistor), BiCMOS(bipolar-CMOS), SiGe(silicon germanium), GaAs(gallium arsenide), HBT(heterojunction bipolar transistor)들, HEMT(high electron mobility transistor)들, SOI(silicon-on-insulator) 등과 같은 다양한 IC 프로세스 기술들로 제조될 수 있다.
[0083] 본원에 설명된 증폭기들을 구현하는 장치는 독립형 디바이스일 수 있거나, 더 큰 디바이스의 일부분일 수 있다. 디바이스는 (i) 독립형 IC, (ii) 데이터 및/또는 명령들을 저장하기 위한 메모리 IC들을 포함할 수 있는 하나 또는 둘 이상의 IC들의 세트, (iii) RF 수신기(RFR) 또는 RF 송신기/수신기(RTR)와 같은 RFIC, (iv) 이동국 모뎀(MSM)과 같은 ASIC, (v) 다른 디바이스들 내에 임베딩될 수 있는 모듈, (vi) 수신기, 셀룰러 폰, 무선 디바이스, 핸드셋, 또는 모바일 유닛, (vii) 기타 등등일 수 있다.
[0084] 하나 또는 둘 이상의 예시적 설계들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 결합으로 구현될 수 있다. 소프트웨어로 구현되는 경우, 기능들은 컴퓨터 판독가능한 매체 상에 하나 또는 둘 이상의 명령들 또는 코드로서 저장되거나 이를 통해 송신될 수 있다. 컴퓨터 판독가능한 매체들은 하나의 장소에서 다른 장소로 컴퓨터 프로그램의 이전을 가능하게 하는 임의의 매체를 포함하는 통신 매체들 및 컴퓨터 저장 매체들 양자를 포함한다. 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수 있다. 제한이 아닌 예로서, 이러한 컴퓨터 판독가능한 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 스토리지, 자기 디스크 스토리지 또는 다른 자기 저장 디바이스들, 또는 원하는 프로그램 코드를 명령들 또는 데이터 구조들의 형태로 전달 또는 저장하기 위해 이용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 연결 수단이 컴퓨터 판독가능한 매체로 적절히 지칭된다. 예를 들어, 소프트웨어가 웹사이트, 서버, 또는 다른 원격 소스로부터 동축 케이블, 광섬유 케이블, 꼬임 쌍선, DSL(digital subscriber line), 또는 (적외선, 라디오 및 마이크로파와 같은) 무선 기술들을 이용하여 송신되는 경우, 동축 케이블, 광섬유 케이블, 꼬임 쌍선, DSL, 또는 (적외선, 라디오 및 마이크로파와 같은) 무선 기술들이 매체의 정의 내에 포함된다. 본원에서 이용되는 바와 같은 디스크(disk) 및 디스크(disc)는 CD(compact disc), 레이저 디스크(disc), 광 디스크(disc), DVD(digital versatile disc), 플로피 디스크(disk) 및 블루-레이 디스크(disc)를 포함하며, 여기서 디스크(disk)들은 통상적으로 데이터를 자기적으로 재생하는 반면, 디스크(disc)들은 광학적으로 레이저들을 이용하여 데이터를 재생한다. 위의 것들의 결합들이 또한, 컴퓨터 판독가능한 매체들의 범위 내에 포함되어야 한다.
[0085] 본 개시의 이전의 설명은 임의의 당업자가 본 개시를 실시하거나 또는 이용할 수 있도록 제공된다. 본 개시에 대한 다양한 변경들은 당업자들에게 쉽게 명백할 것이고, 본원에서 정의된 일반적 원리들은 본 개시의 범위를 벗어나지 않으면서 다른 변형들에 적용될 수 있다. 따라서, 본 개시는 본원에서 설명된 예들 및 설계들로 제한되는 것으로 의도된 것이 아니라, 본원에 개시된 원리들 및 신규한 특징들과 일치하는 가장 넓은 범위를 따를 것이다.
Claims (20)
- 장치로서,
입력 신호를 수신하고, 증폭된 신호를 제공하도록 구성되는 이득 트랜지스터; 및
상기 이득 트랜지스터에 커플링되고, 상기 이득 트랜지스터에 대한 프로그래머블 소스 디제너레이션 인덕턴스를 제공하도록 구성되는 복수의 인덕터들을 포함하고,
상기 복수의 인덕터들은 상호 커플링되고, 상기 이득 트랜지스터의 소스와 회로 접지 사이에 커플링된 제 1 인덕터, 및 스위치와 직렬로 그리고 상기 이득 트랜지스터의 소스와 회로 접지 사이에 커플링된 제 2 인덕터를 포함하는,
장치. - 제 1 항에 있어서,
상기 제 1 인덕터 및 상기 제 2 인덕터는 양(positive)의 커플링 계수를 갖는,
장치. - 제 1 항에 있어서,
상기 제 1 인덕터 및 상기 제 2 인덕터는 음(negative)의 커플링 계수를 갖는,
장치. - 제 3 항에 있어서,
상기 복수의 인덕터들과 회로 접지 사이에 커플링된 인덕터를 더 포함하고,
상기 음의 커플링 계수는 상기 스위치가 폐쇄되는 경우 상기 이득 트랜지스터에 의해 관측되는 소스 디제너레이션 인덕턴스를 감소시키는,
장치. - 제 1 항에 있어서,
상기 제 1 인덕터는 제 1 나선형 패턴(spiral pattern)을 갖는 제 1 컨덕터에 의해 형성되고,
상기 제 2 인덕터는 제 2 나선형 패턴을 갖는 제 2 컨덕터에 의해 형성되는,
장치. - 제 5 항에 있어서,
상기 제 1 나선형 패턴 및 상기 제 2 나선형 패턴은 상기 제 1 인덕터 및 상기 제 2 인덕터에 대한 양의 커플링 계수를 획득하기 위해 동일한 방향으로 형성되는,
장치. - 제 5 항에 있어서,
상기 제 1 나선형 패턴 및 상기 제 2 나선형 패턴은 상기 제 1 인덕터 및 상기 제 2 인덕터에 대한 음의 커플링 계수를 획득하기 위해 반대 방향으로 형성되는,
장치. - 제 1 항에 있어서,
상기 제 2 인덕터는 상기 제 1 인덕터 내부에 형성되는,
장치. - 제 1 항에 있어서,
상기 이득 트랜지스터에 커플링되고, 자신이 인에이블되는 경우 상기 증폭된 신호를 수신하고 제 1 출력 신호를 제공하도록 구성되는 제 1 캐소드 트랜지스터; 및
상기 이득 트랜지스터에 커플링되고, 자신이 인에이블되는 경우 상기 증폭된 신호를 수신하고 제 2 출력 신호를 제공하도록 구성되는 제 2 캐소드 트랜지스터를 더 포함하는,
장치. - 제 9 항에 있어서,
상기 제 1 캐소드 트랜지스터 및 상기 제 2 캐소드 트랜지스터 중 하나는 제 1 동작 모드에서 인에이블되고,
상기 제 1 캐소드 트랜지스터 및 상기 제 2 캐소드 트랜지스터 양자는 제 2 동작 모드에서 인에이블되는,
장치. - 제 10 항에 있어서,
상기 복수의 인덕터들은 상기 제 1 동작 모드에서 제 1 소스 디제너레이션 인덕턴스를 또는 상기 제 2 동작 모드에서 제 2 소스 디제너레이션 인덕턴스를 제공하도록 구성가능한,
장치. - 제 11 항에 있어서,
상기 제 2 소스 디제너레이션 인덕턴스는 상기 제 1 소스 디제너레이션 인덕턴스보다 작은,
장치. - 제 9 항에 있어서,
상기 입력 신호 또는 제 2 입력 신호를 수신하고 제 2 증폭된 신호를 제공하도록 구성되는 제 2 이득 트랜지스터;
상기 제 2 이득 트랜지스터에 커플링되고, 상기 제 2 이득 트랜지스터에 대한 프로그래머블 소스 디제너레이션 인덕턴스를 제공하도록 구성되는 제 2 복수의 인덕터들 － 상기 제 2 복수의 인덕터들은 상호 커플링됨 － ;
상기 제 2 이득 트랜지스터에 커플링되고, 자신이 인에이블되는 경우 상기 제 2 증폭된 신호를 수신하고 상기 제 1 출력 신호를 제공하도록 구성되는 제 3 캐소드 트랜지스터; 및
상기 제 2 이득 트랜지스터에 커플링되고, 자신이 인에이블되는 경우 상기 제 2 증폭된 신호를 수신하고 상기 제 2 출력 신호를 제공하도록 구성되는 제 4 캐소드 트랜지스터를 더 포함하는,
장치. - 방법으로서,
증폭된 신호를 획득하기 위해 이득 트랜지스터로 입력 신호를 증폭시키는 단계; 및
제 1 인덕터에 기초하여 상기 이득 트랜지스터에 대한 제 1 소스 디제너레이션 인덕턴스를 제공하고, 상기 제 1 인덕터 및 상기 제 1 인덕터와 상호 커플링된 제 2 인덕터의 병렬 결합에 기초하여 상기 이득 트랜지스터에 대한 제 2 소스 디제너레이션 인덕턴스를 제공함으로써, 상기 이득 트랜지스터에 대한 프로그래머블 소스 디제너레이션 인덕턴스를 제공하는 단계를 포함하고,
상기 제 1 인덕터 및 상기 제 2 인덕터는 양의 커플링 계수를 갖고, 상기 제 2 소스 디제너레이션 인덕턴스는 상기 제 1 인덕터 및 상기 제 2 인덕터의 병렬 결합보다 큰,
방법. - 방법으로서,
증폭된 신호를 획득하기 위해 이득 트랜지스터로 입력 신호를 증폭시키는 단계; 및
제 1 인덕터에 기초하여 상기 이득 트랜지스터에 대한 제 1 소스 디제너레이션 인덕턴스를 제공하고, 상기 제 1 인덕터 및 상기 제 1 인덕터와 상호 커플링된 제 2 인덕터의 병렬 결합에 기초하여 상기 이득 트랜지스터에 대한 제 2 소스 디제너레이션 인덕턴스를 제공함으로써, 상기 이득 트랜지스터에 대한 프로그래머블 소스 디제너레이션 인덕턴스를 제공하는 단계를 포함하고,
상기 제 1 인덕터 및 상기 제 2 인덕터는 음의 커플링 계수를 갖고, 상기 제 2 소스 디제너레이션 인덕턴스는 상기 제 1 인덕터 및 상기 제 2 인덕터의 병렬 결합보다 작은,
방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/956,626 US9154087B2 (en) | 2013-08-01 | 2013-08-01 | Amplifiers with configurable mutually-coupled source degeneration inductors |
| US13/956,626 | 2013-08-01 | ||
| PCT/US2014/048764 WO2015017487A1 (en) | 2013-08-01 | 2014-07-30 | Amplifiers with configurable mutually-coupled source degeneration inductors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160028492A KR20160028492A (ko) | 2016-03-11 |
| KR101650846B1 true KR101650846B1 (ko) | 2016-08-24 |
Family
ID=51359428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167004709A KR101650846B1 (ko) | 2013-08-01 | 2014-07-30 | 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 증폭기들 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9154087B2 (ko) |
| EP (1) | EP3028381A1 (ko) |
| JP (1) | JP6110034B2 (ko) |
| KR (1) | KR101650846B1 (ko) |
| CN (1) | CN105409116B (ko) |
| WO (1) | WO2015017487A1 (ko) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9350310B2 (en) | 2013-05-24 | 2016-05-24 | Qualcomm Incorporated | Receiver front end for carrier aggregation |
| US9270303B2 (en) * | 2013-12-30 | 2016-02-23 | Broadcom Corporation | Configurable receiver architecture for carrier aggregation with multiple-input multiple-output |
| US9515749B2 (en) | 2015-05-07 | 2016-12-06 | Qualcomm Incorporated | Low noise amplifier module with output coupler |
| US9712195B2 (en) | 2015-05-13 | 2017-07-18 | Qualcomm Incorporated | Radio frequency low noise amplifier with on-chip matching and built-in tunable filter |
| US9735737B2 (en) * | 2015-12-08 | 2017-08-15 | Skyworks Solutions, Inc. | High-gain low noise figure complementary metal oxide semiconductor amplifier with low current consumption |
| CN106877823B (zh) * | 2015-12-14 | 2023-08-22 | 达发科技股份有限公司 | 折叠低噪音放大器及放大器电路模块 |
| US20170187338A1 (en) * | 2015-12-23 | 2017-06-29 | Qualcomm Incorporated | Amplifier with coupled inductors |
| US9825597B2 (en) | 2015-12-30 | 2017-11-21 | Skyworks Solutions, Inc. | Impedance transformation circuit for amplifier |
| WO2017173119A1 (en) | 2016-04-01 | 2017-10-05 | Skyworks Solutions, Inc. | Multi-mode stacked amplifier |
| US10062670B2 (en) | 2016-04-18 | 2018-08-28 | Skyworks Solutions, Inc. | Radio frequency system-in-package with stacked clocking crystal |
| JP2017225070A (ja) * | 2016-06-17 | 2017-12-21 | 株式会社村田製作所 | 増幅器 |
| US10211795B2 (en) | 2016-07-21 | 2019-02-19 | Skyworks Solutions, Inc. | Impedance transformation circuit and overload protection for low noise amplifier |
| US10284160B2 (en) * | 2016-08-31 | 2019-05-07 | Skyworks Solutions, Inc. | Amplifier with improved return loss and mismatch over gain modes |
| US10230417B2 (en) * | 2016-08-31 | 2019-03-12 | Skyworks Solutions, Inc. | Multi-input amplifier with degeneration switching block and low loss bypass function |
| TWI744822B (zh) | 2016-12-29 | 2021-11-01 | 美商天工方案公司 | 前端系統及相關裝置、積體電路、模組及方法 |
| US9800273B1 (en) | 2017-03-01 | 2017-10-24 | Qualcomm Incorporated | Wideband high linearity LNA with intra-band carrier aggregation support |
| US10515924B2 (en) | 2017-03-10 | 2019-12-24 | Skyworks Solutions, Inc. | Radio frequency modules |
| US11881828B2 (en) | 2017-04-04 | 2024-01-23 | Psemi Corporation | Tunable effective inductance for multi-gain LNA with inductive source degeneration |
| US10038418B1 (en) | 2017-04-04 | 2018-07-31 | Psemi Corporation | Optimized multi gain LNA enabling low current and high linearity including highly linear active bypass |
| JP6951293B2 (ja) * | 2018-05-29 | 2021-10-20 | 株式会社東芝 | 半導体装置 |
| JP2020017812A (ja) * | 2018-07-24 | 2020-01-30 | 日本電気株式会社 | 増幅器 |
| US20200091876A1 (en) * | 2018-09-19 | 2020-03-19 | Psemi Corporation | Compact Architecture for Multipath Low Noise Amplifier |
| CN109474242A (zh) * | 2018-09-26 | 2019-03-15 | 安徽矽芯微电子科技有限公司 | 一种毫米波低噪声放大器电路 |
| US10771025B1 (en) * | 2019-02-19 | 2020-09-08 | Psemi Corporation | RFFE LNA topology supporting both noncontiguous intraband carrier aggregation and interband carrier aggregation |
| JP2022047019A (ja) * | 2020-09-11 | 2022-03-24 | 株式会社東芝 | 高周波増幅回路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3959371B2 (ja) * | 2002-05-31 | 2007-08-15 | 株式会社東芝 | 可変インダクタ |
| US7634248B2 (en) | 2006-08-01 | 2009-12-15 | Carnegie Mellon University | Configurable circuits using phase change switches |
| CN101836358B (zh) | 2007-05-31 | 2013-10-16 | 皇家飞利浦电子股份有限公司 | 集成电路低噪声放大器 |
| US7936217B2 (en) * | 2007-11-29 | 2011-05-03 | Qualcomm, Incorporated | High-linearity complementary amplifier |
| KR100952666B1 (ko) * | 2008-02-01 | 2010-04-13 | (주)에프씨아이 | 커패시터 피드백을 이용한 재구성 가능 저잡음 증폭기 |
| US8433272B2 (en) | 2008-04-15 | 2013-04-30 | Qualcomm Incorporated | Reconfigurable high linearity low noise figure receiver requiring no interstage saw filter |
| US8229367B2 (en) * | 2009-04-14 | 2012-07-24 | Qualcomm, Incorporated | Low noise amplifier with combined input matching, balun, and transmit/receive switch |
| US8102213B2 (en) | 2009-07-23 | 2012-01-24 | Qualcomm, Incorporated | Multi-mode low noise amplifier with transformer source degeneration |
| JP2011066825A (ja) * | 2009-09-18 | 2011-03-31 | Toshiba Corp | 増幅器および通信装置 |
| CN101834576B (zh) * | 2010-04-08 | 2012-12-12 | 复旦大学 | 多模可调谐cmos差分低噪声放大器 |
| US8626084B2 (en) * | 2010-05-13 | 2014-01-07 | Qualcomm, Incorporated | Area efficient concurrent matching transceiver |
| PT2456068E (pt) * | 2010-11-22 | 2013-08-22 | Ericsson Telefon Ab L M | Amplificador de baixo ruído com circuito de reforço de impedância |
| US8432217B2 (en) | 2011-05-19 | 2013-04-30 | Renesas Mobile Corporation | Amplifier |
| TW201249116A (en) | 2011-05-19 | 2012-12-01 | Renesas Mobile Corp | Radio frequency integrated circuit |
| US20130043946A1 (en) | 2011-08-16 | 2013-02-21 | Qualcomm Incorporated | Low noise amplifiers with combined outputs |
-
2013
- 2013-08-01 US US13/956,626 patent/US9154087B2/en active Active
-
2014
- 2014-07-30 JP JP2016525604A patent/JP6110034B2/ja not_active Expired - Fee Related
- 2014-07-30 WO PCT/US2014/048764 patent/WO2015017487A1/en active Application Filing
- 2014-07-30 KR KR1020167004709A patent/KR101650846B1/ko active IP Right Grant
- 2014-07-30 CN CN201480042528.3A patent/CN105409116B/zh not_active Expired - Fee Related
- 2014-07-30 EP EP14752968.9A patent/EP3028381A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| CN105409116A (zh) | 2016-03-16 |
| CN105409116B (zh) | 2017-07-28 |
| EP3028381A1 (en) | 2016-06-08 |
| US9154087B2 (en) | 2015-10-06 |
| US20150035600A1 (en) | 2015-02-05 |
| WO2015017487A1 (en) | 2015-02-05 |
| JP6110034B2 (ja) | 2017-04-05 |
| JP2016524432A (ja) | 2016-08-12 |
| KR20160028492A (ko) | 2016-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101650846B1 (ko) | 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 증폭기들 | |
| JP6046279B2 (ja) | 複数の出力と構成可能ディジェネレーションインダクタとをもつ増幅器 | |
| EP2974003B1 (en) | Amplifiers with inductive degeneration and configurable gain and input matching | |
| US9603187B2 (en) | Omni-band amplifiers | |
| US9035697B2 (en) | Split amplifiers with improved linearity | |
| JP5992648B2 (ja) | ブーストまたはデブーストされたソースディジェネレーションインダクタンスをもつ増幅器 | |
| US9543903B2 (en) | Amplifiers with noise splitting | |
| JP5882554B2 (ja) | 改善したアイソレーションを有する増幅器 | |
| US20130043946A1 (en) | Low noise amplifiers with combined outputs | |
| US20160036392A1 (en) | Dual-band amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |