JP5992648B2 - ブーストまたはデブーストされたソースディジェネレーションインダクタンスをもつ増幅器 - Google Patents

ブーストまたはデブーストされたソースディジェネレーションインダクタンスをもつ増幅器 Download PDF

Info

Publication number
JP5992648B2
JP5992648B2 JP2016506359A JP2016506359A JP5992648B2 JP 5992648 B2 JP5992648 B2 JP 5992648B2 JP 2016506359 A JP2016506359 A JP 2016506359A JP 2016506359 A JP2016506359 A JP 2016506359A JP 5992648 B2 JP5992648 B2 JP 5992648B2
Authority
JP
Japan
Prior art keywords
output signal
feedback
transistor
circuit
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016506359A
Other languages
English (en)
Other versions
JP2016514926A (ja
Inventor
シュ、ルイ
チャン、リ−チュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2016514926A publication Critical patent/JP2016514926A/ja
Application granted granted Critical
Publication of JP5992648B2 publication Critical patent/JP5992648B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/121—A transistor in common gate configuration being used in a feedback circuit of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/159—Indexing scheme relating to amplifiers the feedback circuit being closed during a switching time
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/492—A coil being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45302—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45332—Indexing scheme relating to differential amplifiers the AAC comprising one or more capacitors as feedback circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45386—Indexing scheme relating to differential amplifiers the AAC comprising one or more coils in the source circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45511—Indexing scheme relating to differential amplifiers the feedback circuit [FBC] comprising one or more transistor stages, e.g. cascaded stages of the dif amp, and being coupled between the loading circuit [LC] and the input circuit [IC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

[0001]本開示は、一般に電子機器に関し、より詳細には、増幅器に関する。
[0002]ワイヤレス通信システムにおけるワイヤレスデバイス（たとえば、セルラーフォンまたはスマートフォン）は、双方向通信のためのデータを送信および受信し得る。ワイヤレスデバイスは、データ送信のための送信機と、データ受信のための受信機とを含み得る。データ送信では、送信機は、局部発振器（ＬＯ：local oscillator）信号をデータで変調して被変調信号を取得し、被変調信号を増幅して、適切な送信電力レベルを有する出力無線周波数（ＲＦ：radio frequency）信号を取得し、アンテナを介して出力ＲＦ信号を基地局に送信し得る。データ受信では、受信機は、アンテナを介して受信ＲＦ信号を取得し得、受信ＲＦ信号を増幅し処理して、基地局によって送られたデータを復元し得る。
[0003]ワイヤレスデバイスは、異なる目的のための異なるタイプの増幅器を含み得る。たとえば、ワイヤレスデバイスは、受信機中の低雑音増幅器（ＬＮＡ：low noise amplifier）と、送信機中の電力増幅器（ＰＡ：power amplifier）と、受信機および／または送信機中の可変利得増幅器（ＶＧＡ：variable gain amplifier）とを含み得る。増幅器は、利得、入力整合などに関係する様々な要件を満たす必要があり得る。
[0004]ワイヤレスシステムと通信するワイヤレスデバイスを示す図。 [0005]図１中のワイヤレスデバイスのブロック図。 [0006]固定ソースディジェネレーションインダクタンス（source degeneration inductance）をもつＬＮＡを示す図。 [0007]ブーストされたソースディジェネレーションインダクタンスをもつＬＮＡを示す図。 [0008]図４中のＬＮＡの小信号モデルを示す図。 [0009]ブーストされたソースディジェネレーションインダクタンスをもつ単入力多出力（ＳＩＭＯ：single-input multiple-output）ＬＮＡの例示的な設計を示す図。 ブーストされたソースディジェネレーションインダクタンスをもつ単入力多出力（ＳＩＭＯ）ＬＮＡの例示的な設計を示す図。 [0010]ブーストされたソースディジェネレーションインダクタンスをもつ多入力多出力（ＭＩＭＯ：multiple-input multiple-output）ＬＮＡを示す図。 [0011]信号増幅を実行するためのプロセスを示す図。
[0012]以下に示す発明を実施するための形態は、本開示の例示的な設計を説明するものであり、本開示が実施され得る設計のみを表すものではない。「例示的」という用語は、本明細書では、「例、事例、または例示の働きをすること」を意味するために使用する。「例示的」として本明細書で説明するいかなる設計も、必ずしも他の設計よりも好ましいまたは有利であると解釈されるべきであるとは限らない。発明を実施するための形態は、本開示の例示的な設計の完全な理解を与えるための具体的な詳細を含む。本明細書で説明する例示的な設計はこれらの具体的な詳細なしに実施され得ることが当業者には明らかであろう。いくつかの事例では、本明細書で提示する例示的な設計の新規性を不明瞭にしないように、よく知られている構造およびデバイスをブロック図の形式で示す。
[0013]ブーストまたはデブーストされたソースディジェネレーションインダクタンスをもつ増幅器が本明細書で開示される。そのような増幅器は、ソースディジェネレーションインダクタ（source degeneration inductor）を含み、ソースディジェネレーションインダクタのインダクタンスを効果的にブーストする／増加させるか、またはデブーストする／減少させるためにフィードバックを使用する。ブーストまたはデブーストされたソースディジェネレーションインダクタンスは、性能を改善し（たとえば、入力整合を改善し）、他の利点を与え得る。ブーストまたはデブーストされたソースディジェネレーションインダクタンスをもつ増幅器は、ワイヤレス通信デバイスなどの様々な電子デバイスのために使用され得る。
[0014]図１に、ワイヤレス通信システム１２０および１２２と通信するワイヤレスデバイス１１０を示す。各ワイヤレスシステムは、ロングタームエボリューション（ＬＴＥ：Long Term Evolution）システム、符号分割多元接続（ＣＤＭＡ）システム、モバイル通信用グローバルシステム（ＧＳＭ（登録商標）：Global System for Mobile Communications）システム、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ：wireless local area network）システム、または何らかの他のワイヤレスシステムであり得る。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、ＣＤＭＡ １Ｘ、時分割同期ＣＤＭＡ（ＴＤ−ＳＣＤＭＡ：Time Division Synchronous CDMA）、またはＣＤＭＡの何らかの他のバージョンを実装し得る。簡単のために、図１は、２つの基地局１３０および１３２と１つのシステムコントローラ１４０とを含むワイヤレスシステム１２０と、１つの基地局１３４を含むワイヤレスシステム１２２とを示している。概して、ワイヤレスシステムは、任意の数の基地局と、ネットワークエンティティの任意のセットとを含み得る。基地局は、ノードＢ、発展型ノードＢ（ｅＮＢ）、アクセスポイントなどと呼ばれることもある。
[0015]ワイヤレスデバイス１１０は、ユーザ機器（ＵＥ）、移動局、端末、アクセス端末、加入者ユニット、局などと呼ばれることもある。ワイヤレスデバイス１１０は、セルラーフォン、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレスフォン、ワイヤレスローカルループ（ＷＬＬ）局、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイスなどであり得る。ワイヤレスデバイス１１０はワイヤレスシステム１２０および／または１２２と通信し得る。ワイヤレスデバイス１１０はまた、放送局からの信号、１つまたは複数のグローバルナビゲーション衛星システム（ＧＮＳＳ：global navigation satellite systems）中の衛星（たとえば、衛星１５０）からの信号などを受信し得る。ワイヤレスデバイス１１０は、ＬＴＥ、ＷＣＤＭＡ、ＣＤＭＡ １Ｘ、ＴＤ−ＳＣＤＭＡ、ＧＳＭ、８０２．１１など、ワイヤレス通信のための１つまたは複数の無線技術をサポートし得る。
[0016]図２に、図１中のワイヤレスデバイス１１０の例示的な設計のブロック図を示す。この例示的な設計では、ワイヤレスデバイス１１０は、１次アンテナ２１０に結合されたトランシーバ２２０と、２次アンテナ２１２に結合されたトランシーバ２２２と、データプロセッサ／コントローラ２８０とを含む。トランシーバ２２０は、アンテナインターフェース回路２２４と、複数（Ｋ個）のＬＮＡ２３０ａ〜２３０ｋと、受信回路２４０と、送信回路２５０と、複数（Ｋ個）の電力増幅器（ＰＡ）２６０ａ〜２６０ｋとを含む。トランシーバ２２２は、アンテナインターフェース回路２２６と、複数（Ｍ個）のＬＮＡ２３２ａ〜２３２ｍと、受信回路２４２と、送信回路２５２と、複数（Ｍ個）のＰＡ２６２ａ〜２６２ｍとを含む。トランシーバ２２０および２２２は、複数の周波数帯域、キャリアアグリゲーション、複数の無線技術、複数のワイヤレスシステム、受信ダイバーシティ、送信ダイバーシティ、複数の送信アンテナから複数の受信アンテナへのＭＩＭＯ送信など、またはそれらの任意の組合せをサポートし得る。
[0017]データ受信では、アンテナ２１０は、基地局および／または他の送信機局から信号を受信し、アンテナインターフェース回路２２４に受信ＲＦ信号を与える。アンテナインターフェース回路２２４は、１つまたは複数の選択されたＬＮＡ２３０に１つまたは複数の入力ＲＦ信号を与える。アンテナインターフェース回路２２４は、スイッチ、デュプレクサ、ダイプレクサ、送信フィルタ、受信フィルタ、整合回路、方向性結合器などを含み得る。各選択されたＬＮＡ２３０は、それの入力ＲＦ信号を増幅し、受信回路２４０に１つまたは複数の増幅されたＲＦ信号を与える。受信回路２４０は、各増幅されたＲＦ信号をＲＦからベースバンドにダウンコンバートし、ダウンコンバートされた信号をフィルタ処理し、増幅し、データプロセッサ２８０に入力ベースバンド信号を与える。受信回路２４０は、ミキサ、フィルタ、増幅器、整合回路、発振器、ＬＯ生成器、位相ロックループ（ＰＬＬ：phase locked loop）などを含み得る。
[0018]データ送信では、データプロセッサ２８０は、送信されるべきデータを処理（たとえば、符号化および変調）し、送信回路２５０に１つまたは複数の出力ベースバンド信号を与える。送信回路２５０は、各出力ベースバンド信号を増幅し、フィルタ処理し、ベースバンドからＲＦにアップコンバートし、選択されたＰＡ２６０に、得られた被変調信号を与える。送信回路２５０は、増幅器、フィルタ、ミキサ、整合回路、発振器、ＬＯ生成器、ＰＬＬなどを含み得る。各選択されたＰＡ２６０は、それの被変調信号を増幅し、適切な送信電力レベルを有する出力ＲＦ信号を与える。各選択されたＰＡ２６０からの出力ＲＦ信号は、アンテナインターフェース回路２２４を介してルーティングされ、アンテナ２１０を介して送信される。
[0019]トランシーバ２２２内のＬＮＡ２３２、受信回路２４２、送信回路２５２、およびＰＡ２６２は、トランシーバ２２０内のＬＮＡ２３０、受信回路２４０、送信回路２５０、およびＰＡ２６０と同様の様式で動作し得る。トランシーバ２２０および２２２は、図２に示されていない他の回路を含み得る。トランシーバ２２０および２２２の全部または一部分が、１つまたは複数のアナログ集積回路（ＩＣ）、ＲＦ ＩＣ（ＲＦＩＣ）、混合信号ＩＣなどの上に実装され得る。たとえば、ＬＮＡ２３０および受信回路２４０は、ＲＦＩＣなどであり得る１つのモジュール上に実装され得る。トランシーバ２２０および２２２中の回路は他の様式でも実装され得る。
[0020]データプロセッサ／コントローラ２８０は、ワイヤレスデバイス１１０のための様々な機能を実行し得る。たとえば、データプロセッサ２８０は、受信回路２４０および２４２を介して受信されているデータならびに送信回路２５０および２５２を介して送信されているデータのための処理を実行し得る。コントローラ２８０は、トランシーバ２２０および２２２内の様々な回路の動作を制御し得る。メモリ２８２は、データプロセッサ／コントローラ２８０のプログラムコードおよびデータを記憶し得る。データプロセッサ／コントローラ２８０は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）および／または他のＩＣ上に実装され得る。
[0021]図２は、２つのアンテナ２１０および２１２に結合された２つのトランシーバ２２０および２２２をもつワイヤレスデバイス１１０の例示的な設計を示している。概して、ワイヤレスデバイスは、任意の数のアンテナのために任意の数のトランシーバを含み得る。各トランシーバは、任意の数の周波数帯域、任意の数のワイヤレスシステム、任意の数の無線技術などをサポートするための、任意の数のＬＮＡと任意の数のＰＡとを含み得る。
[0022]ＬＮＡ２３０および２３２は、様々な様式で、および様々なタイプのトランジスタを用いて実装され得る。Ｎチャネル金属酸化物半導体（ＮＭＯＳ：N-channel metal oxide semiconductor）トランジスタとＰチャネル金属酸化物半導体（ＰＭＯＳ：P-channel metal oxide semiconductor）トランジスタとを用いて実装されるＬＮＡのいくつかの例示的な回路設計について以下で説明する。
[0023]図３に、固定ソースディジェネレーションインダクタンスをもつＬＮＡ３００の概略図を示す。ＬＮＡ３００は、ソースディジェネレーションインダクタ３３２と、利得トランジスタ３３４と、カスコードトランジスタ３３６とを含む。利得トランジスタ３３４は、それのソースがインダクタ３３２の一方の端部に結合され、それのゲートが入力ＲＦ信号（ＲＦｉｎ）を受信し、それのドレインがカスコードトランジスタ３３６のソースに結合される。インダクタ３３２の他方の端部は回路接地に結合される。カスコードトランジスタ３３６は、それのゲートが制御信号（Ｖｂ）を受信し、それのドレインが負荷回路３８０に結合される。利得トランジスタ３３４およびカスコードトランジスタ３３６は、図３に示されているように、ＮＭＯＳトランジスタを用いて、または他のタイプのトランジスタを用いて実装され得る。
[0024]ＬＮＡ３００内で、利得トランジスタ３３４は、ＲＦｉｎ信号を増幅し、増幅された信号を与える。カスコードトランジスタ３３６は、増幅された信号をバッファし、負荷回路３８０に出力ＲＦ信号（ＲＦｏｕｔ）を与える。ソースディジェネレーションインダクタ３３２はいくつかの機能を実行する。第１に、インダクタ３３２は、ＬＮＡ３００が、良好なダイナミックレンジ（たとえば、低雑音指数（noise figure））を取得することと、低電力消費で受信機のための高い感度を達成することとを可能にする。第２に、インダクタ３３２はＬＮＡ３００の入力整合を助ける。
[0025]ＬＮＡは、所望の性能、たとえば、所望のダイナミックレンジ、線形性、および入力整合を取得するように選択されたインダクタンスを有する固定ソースディジェネレーションインダクタを含み得る。ＬＮＡは構成可能な利得および／または他の構成可能な特性を有し得る。固定ソースディジェネレーションインダクタは、ＬＮＡの異なる可能な設定のための良好な性能を与えることができないことがある。
[0026]本開示の一態様では、増幅器は、ソースディジェネレーションインダクタを含み、ソースディジェネレーションインダクタのインダクタンスをブーストする／増加させるか、またはデブーストする／減少させるかのいずれかを行うためにフィードバックを使用する。ブーストまたはデブーストされたソースディジェネレーションインダクタンスは異なる動作状態の下での増幅器の性能を改善し得る。
[0027]図４に、ブーストされたソースディジェネレーションインダクタンスをもつＬＮＡ４００の例示的な設計の概略図を示す。ＬＮＡ４００は、図２中のＬＮＡ２３０および２３２のいずれかのために使用され得る。ＬＮＡ４００は増幅器回路４２０とフィードバック回路４５０とを含む。
[0028]図４に示されている例示的な設計では、増幅器回路４２０は、ソースディジェネレーションインダクタ３３２と、利得トランジスタ４３４と、カスコードトランジスタ４３６と、調整可能キャパシタ４２８とを含む。利得トランジスタ４３４は、それのソースがインダクタ４３２の一方の端部に結合され、それのゲートが入力ＲＦ信号（ＲＦｉｎ）を受信し、それのドレインがカスコードトランジスタ４３６のソースに結合される。インダクタ４３２の他方の端部は回路接地に結合される。カスコードトランジスタ４３６は、それのゲートが第１の制御信号（Ｖｂ）を受信し、それのドレインが負荷回路４８０に結合される。キャパシタ４２８は利得トランジスタ４３４のゲートとソースとの間に結合される。利得トランジスタ４３４は主利得トランジスタと呼ばれることがあり、カスコードトランジスタ４３６は主カスコードトランジスタと呼ばれることがある。利得トランジスタ４３４およびカスコードトランジスタ４３６は、図４に示されているように、ＮＭＯＳトランジスタを用いて、または他のタイプのトランジスタを用いて実装され得る。
[0029]図４に示されている例示的な設計では、フィードバック回路４５０は、ＡＣ結合キャパシタ４５２と、利得トランジスタ４５４と、カスコードトランジスタ４５６とを含む。キャパシタ４５２は、一方の端部がカスコードトランジスタ４３６のドレインに結合され、他方の端部が利得トランジスタ４５４のゲートに結合される。利得トランジスタ４５４は、それのソースが電源電圧（Ｖｄｄ）に結合され、それのドレインがカスコードトランジスタ４５６のソースに結合される。カスコードトランジスタ４５６は、それのゲートが第２の制御信号（Ｖｃ）を受信し、それのドレインがソースディジェネレーションインダクタ４３２に結合される。利得トランジスタ４５４はフィードバック利得トランジスタと呼ばれることがあり、カスコードトランジスタ４５６はフィードバックカスコードトランジスタと呼ばれることがある。利得トランジスタ４５４およびカスコードトランジスタ４５６は、図４に示されているように、ＰＭＯＳトランジスタを用いて、または他のタイプのトランジスタを用いて実装され得る。
[0030]図４に示されている例示的な設計では、負荷回路４８０は、１次コイル４８４と２次コイル４８６とを備えるトランスフォーマ４８２を含む。１次コイル４８４はカスコードトランジスタ４３６のドレインとＶｄｄ電源電圧との間に結合される。２次コイル４８６はダウンコンバータ（図４に図示せず）に差動出力ＲＦ信号を与える。
[0031]ＬＮＡ４００内で、主利得トランジスタ４３４は、ＲＦｉｎ信号を増幅し、増幅された信号を与える。主カスコードトランジスタ４３６は、増幅された信号をバッファし、負荷回路４８０にＲＦｏｕｔ信号を与える。ソースディジェネレーションインダクタ４３２は、ＬＮＡ４００が、ＬＮＡ４００のための良好なダイナミックレンジ、低雑音指数、高い感度、および良好な入力整合を取得することを可能にする。フィードバック利得トランジスタ４５４は、カスコードトランジスタ４３６からのＲＦｏｕｔ信号を増幅し、第２の増幅された信号を与える。フィードバックカスコードトランジスタ４５６は、第２の増幅された信号をバッファし、ソースディジェネレーションインダクタ４３２を駆動する。
[0032]図４に示されている例示的な設計では、フィードバック回路４５０は、増幅器回路４２０の出力からソースディジェネレーションインダクタ４３２に負のフィードバックを与える。負のフィードバックによりソースディジェネレーションインダクタンスのブースト／増加が生じ得る。別の例示的な設計では、フィードバック回路が正のフィードバックを与え得、それによりソースディジェネレーションインダクタンスのデブースト／減少が生じ得る。
[0033]例示的な設計では、増幅器回路４２０は、利得トランジスタ４３４のサイズ、利得トランジスタ４３４のためのバイアス電流の量など、様々なファクタによって決定され得る、固定利得を有し得る。別の例示的な設計では、増幅器回路４２０は、利得トランジスタ４３４のためのバイアス電流の量を変化させることによって調整され得る可変利得を有し得る。
[0034]図４は、ブーストされたソースディジェネレーションインダクタンスをもつＬＮＡ４００の例示的な設計を示している。ブーストまたはデブーストされたソースディジェネレーションインダクタンスをもつＬＮＡは他の様式でも実装され得る。別の例示的な設計では、ＬＮＡは、（ｉ）少なくとも１つのソースディジェネレーションインダクタに結合された少なくとも１つの利得トランジスタと、（ｉｉ）回路接地に直接結合された少なくとも１つの追加の利得トランジスタとを含み得る。（１つまたは複数の）利得トランジスタまたは（１つまたは複数の）追加の利得トランジスタは、たとえば、信号状態に応じて選択され得る。別の例示的な設計では、ＬＮＡは、ＬＮＡの出力と入力との間に（代わりにＬＮＡの出力とソースディジェネレーションインダクタとの間に）結合されたフィードバック回路を含み得る。フィードバック回路は、抵抗器、キャパシタ、トランジスタ、何らかの他の回路構成要素、またはそれらの組合せを備え得る。フィードバック回路は、入力整合を助け得、また、ＬＮＡの線形性を改善し得る。
[0035]別の例示的な設計では、ＬＮＡは、カスコードトランジスタの代わりにカスコード回路を含み得る。カスコード回路は、（ｉ）利得トランジスタのドレインと中間ノードとの間に結合された第１のカスコードトランジスタと、（ｉｉ）中間ノードとＬＮＡの出力との間に結合された第２のカスコードトランジスタと、（ｉｉｉ）中間ノードと回路接地との間に結合されたシャントトランジスタとを含み得る。カスコード回路が有効にされたとき、第１および第２のカスコードトランジスタは、ＬＮＡ出力において出力ＲＦ信号を与えるためにオンにされ得、シャントトランジスタはオフにされ得る。カスコード回路が無効にされたとき、第１および第２のカスコードトランジスタは、ＬＮＡ出力において出力ＲＦ信号を与えないためにオフにされ得、シャントトランジスタは、中間ノードを回路接地にプルするために、およびＬＮＡ出力と利得トランジスタとの間により良い分離を与えるために、オンにされ得る。より良い分離は、同じ負荷回路が、たとえば、異なるＬＮＡ中の複数の利得トランジスタによって共有されるとき、望ましいことがある。
[0036]別の例示的な設計では、ＬＮＡは、並列に結合された複数の増幅器回路を含み得る。１つの増幅器回路は、たとえば、図４中の増幅器回路４２０と同様に、利得トランジスタと、カスコードトランジスタと、ソースディジェネレーションインダクタとを含み得る。各残りの増幅器回路は、利得トランジスタ４３４およびカスコードトランジスタ４３６と同様の様式でカスコードトランジスタに結合された利得トランジスタを含み得る。複数の増幅器回路中の利得トランジスタは、それらのゲートが互いに結合され、それらのソースが互いにおよびソースディジェネレーションインダクタに結合され得る。複数の増幅器回路中のカスコードトランジスタは、それらのドレインが互いに結合され、それらのゲートが別個の制御信号を受信し得る。ＬＮＡは、複数のＬＮＡセクションに分割されると見なされ得、各増幅器回路は異なるＬＮＡセクションに対応する。ＲＦｏｕｔ信号を生成するために、１つまたは複数の増幅器回路が有効にされ得る。ＬＮＡのためのより高い利得を与えるために、より多くの増幅器回路が有効にされ得る。また、各有効にされた増幅器回路のバイアス電流は、ＬＮＡの利得を調整するために変化させられ得る。
[0037]図４は、ＬＮＡの出力とソースディジェネレーションインダクタとの間に結合されたＰＭＯＳ利得トランジスタとＰＭＯＳカスコードトランジスタとを備えるフィードバック回路の例示的な設計を示している。別の例示的な設計では、フィードバック回路が、（ｉ）ＮＭＯＳカスコードトランジスタ（たとえば、カスコードトランジスタ４３６）のドレインとソースディジェネレーションインダクタとの間に、または（ｉｉ）ＮＭＯＳ利得トランジスタ（たとえば、利得トランジスタ４３４）のドレインとソースディジェネレーションインダクタとの間に結合されたＰＭＯＳ利得トランジスタのみを含み得る。また別の例示的な設計では、増幅器回路が、スタック中で結合された複数のカスコードトランジスタを含み得、フィードバック回路も、スタック中で結合された複数のカスコードトランジスタを含み得る。カスコードトランジスタのスタックは、増幅器が大きい電圧スイング（voltage swing）を処理することを可能にし得る。
[0038]図４に示されている例示的な設計では、フィードバック回路４５０は、（ｉ）ＰＭＯＳ利得トランジスタ４５４のゲートに印加されたＲＦｏｕｔ信号と、（ｉｉ）ＡＣ接地に結合されたＰＭＯＳ利得トランジスタ４５４のソースとを有する共通ソース増幅器を実装する。別の例示的な設計では、フィードバック回路は、（ｉ）ＰＭＯＳ利得トランジスタ４５４のソースに印加されたＲＦｏｕｔ信号と、（ｉｉ）ＡＣ接地に結合されたＰＭＯＳ利得トランジスタ４５４のゲートとを有する共通ゲート増幅器を実装し得る。
[0039]例示的な設計では、ソースディジェネレーションインダクタ４３２は固定インダクタンスを有し得る。別の例示的な設計では、インダクタ４３２は、可変またはプログラム可能インダクタンスを有する構成可能インダクタであり得る。たとえば、インダクタ４３２は、直列に結合された複数のインダクタおよび／または並列に結合された複数のインダクタを用いて実装され得る。（ｉ）１つまたは複数のスイッチを介して１つまたは複数の直列結合されたインダクタを短絡させること、および／または（ｉｉ）１つまたは複数のスイッチを介して１つまたは複数の並列結合されたインダクタを切り離すことによって、異なるインダクタンス値が取得され得る。
[0040]負荷回路４８０は他の様式で実装され得る。別の例示的な設計では、負荷回路は、インダクタと、場合によってはＶｄｄ電源とカスコードトランジスタ４３６のドレインとの間に結合されたキャパシタとを含み得る。また別の例示的な設計では、負荷回路は、Ｖｄｄ電源に結合されたそれのソースと、カスコードトランジスタ４３６のドレインに結合されたそれのドレインとを有するＰＭＯＳトランジスタを含み得る。ＰＭＯＳトランジスタはカスコードトランジスタ４３６に能動負荷を与え得る。
[0041]図５に、図４中のＬＮＡ４００の小信号モデルである、増幅器５００の概略図を示す。増幅器５００内で、キャパシタ５２８は増幅器５００の入力とノードＸとの間に結合される。インダクタ５３２はノードＸと回路接地との間に結合される。電流源５３４はノードＸとノードＹとの間に結合される。電流源５５４はノードＸと回路接地との間に結合される。抵抗器５８０はノードＹと回路接地との間に結合される。
[0042]増幅器５００内で、ノードＸは、図４中のＬＮＡ４００内の主利得トランジスタ４３４のソースに対応する。ノードＹはＬＮＡ４００内の主カスコードトランジスタ４３６のドレインに対応する。キャパシタ５２８は、キャパシタ４２８、ならびに主利得トランジスタ４３４のゲートソース間キャパシタンスをモデル化する。キャパシタ５２８は、キャパシタンスＣgsと、それの２つの端子の両端間の電圧Ｖgsとを有する。インダクタ５３２は、ＬＮＡ４００中のインダクタ４３２をモデル化し、インダクタンスＬdegenを有する。電流源５３４は、主利得トランジスタ４３４をモデル化し、電流ｇm_main・Ｖgsを与え、ここで、ｇm_mainは主利得トランジスタ４３４の小信号利得であり、Ｖgsは主利得トランジスタ４３４のゲートソース間電圧である。電流源５５４は、フィードバック利得トランジスタ４５４をモデル化し、電流ｇm_fb・Ｖoutを与え、ここで、ｇm_fbはフィードバック利得トランジスタ４５４の小信号利得であり、Ｖoutは主カスコードトランジスタ４３６のドレインにおける出力電圧である。抵抗器５８０は、負荷回路４８０をモデル化し、インピーダンスＺLを有する。
[0043]ＬＮＡ４００は、電圧利得Ｇと入力インピーダンスＺinとを有し、これらは、
Figure 0005992648
Figure 0005992648
として表され得、上式で、
Ｌdegenはインダクタ４３２のインダクタンスであり、
Ｃgsは主利得トランジスタ４３４のゲートソース間キャパシタンスであり、
ｇm_mainは主利得トランジスタ４３４の小信号利得であり、
ｇm_fbはフィードバック利得トランジスタ４５４の小信号利得であり、
ＺLは負荷回路４８０のインピーダンスであり、
ＺSは、入力信号を与えるソースの出力インピーダンスであり、
ＺinはＬＮＡ４００の入力インピーダンスであり、
Ｖinは主利得トランジスタ４３４のゲートにおける入力信号であり、
Ｐinは入力信号の電力であり、
Ｖoutは主カスコードトランジスタ４３６のドレインにおける出力信号であり、
ＧはＬＮＡ４００の電圧利得である。
[0044]ＺSは５０オームまたは何らかの他の値であり得る。Ｃgsは、キャパシタ４２８のキャパシタンス、ならびに主利得トランジスタ４３４のゲートとソースとの間の寄生キャパシタンスを含み得る。Ｃgsは、調整可能キャパシタ４２８のキャパシタンスを変化させることによって調整可能であり得る。
[0045]式（１）に示されているように、ＬＮＡ４００の利得は、主利得トランジスタ４３４の利得ｇm_main、Ｃgsキャパシタンス、ＬＮＡ４００の入力インピーダンスＺinなど、様々なファクタに依存し得る。Ｃgsキャパシタンスは、ＬＮＡ４００のための良好な入力整合を取得するように調整され得る。ＬＮＡ４００の利得は、主利得トランジスタ４３４のバイアス電流を調整すること、主利得トランジスタ４３４のトランジスタサイズを調整することなどによって変化させられ得る。
[0046]例示的な設計では、ＬＮＡ４００は固定利得を有し得る。たとえば、Ｃgsキャパシタンスは、ＬＮＡ４００のための良好な入力整合を取得するように調整され得る。主利得トランジスタ４３４のバイアス電流は、次いで、Ｃgsキャパシタンスの変更を考慮し、ＬＮＡ４００のためのほぼ固定の利得を維持することができる、所望のｇm_main利得を取得するように調整され得る。別の例示的な設計では、ＬＮＡ４００は可変利得を有し得る。たとえば、主利得トランジスタ４３４のバイアス電流は、ＬＮＡ４００のための所望の利得を取得するように調整され得る。
[0047]式（２）に示されているように、ＬＮＡ４００の入力インピーダンスＺinは、（ｉ）項
Figure 0005992648
から構成される実数部と、（ｉｉ）項
Figure 0005992648
から構成される虚数部とを含む。Ｚinの実数部は、主利得トランジスタ４３４の利得ｇm_mainとフィードバック利得トランジスタ４５４の利得ｇm_fbの両方に依存し得る。Ｚinの実数部は、フィードバック利得トランジスタ４５４の利得ｇm_fbを変化させることによって、たとえば、フィードバック利得トランジスタ４５４のバイアス電流および／またはトランジスタサイズを変化させることによって調整され得る。フィードバック利得トランジスタ４５４のバイアス電流は、利得トランジスタ４５４のゲートに印加されるバイアス電圧を調整することによって変化させられ得る。Ｚinの実数部は（１＋ｇm_fb・ＺL）のファクタによって変更（たとえば、ブースト）され得る。負荷インピーダンスＺLが比較的大きくなり得るので（たとえば、数百オーム程度）、小さいｇm_fbでさえ、Ｚinの実数部の効果的な変更を与え得る。Ｚinの虚数部は、調整可能キャパシタ４２８を介してＣgsを変化させることよって調整され得る。
[0048]ソースディジェネレーションインダクタンスのブースティングをもつより高いＺinは、入力をディジェネレートし、利得を低減し、ＬＮＡ４００の線形性を改善し得る。さらに、ＬＮＡ４００の雑音指数は、フィードバック経路の利得ｇm_fbが比較的小さくなり得るので、無視できるほどの影響しか受けないことがある。
[0049]ソースディジェネレーションインダクタンスのブースティングまたはデブースティングは様々な様式で適用され得る。例示的な設計では、ソースディジェネレーションインダクタンスのブーストまたはデブーストを常に取得するために、常にフィードバックが適用され得る。別の例示的な設計では、ソースディジェネレーションインダクタンスのプログラム可能なブーストまたはデブーストを取得するために、たとえば、必要なときにまたは所望のときに、フィードバックが選択的に適用され得る。両方の例示的な設計では、ブーストまたはデブーストの量は、たとえば、フィードバック利得トランジスタのゲートにおけるバイアス電圧および／またはトランジスタサイズを調整することによって変化させられ得る。
[0050]ワイヤレスデバイス１１０は、１０００メガヘルツ（ＭＨｚ）よりも低い周波数をカバーするローバンド、１０００ＭＨｚから２３００ＭＨｚまでの周波数をカバーするミッドバンド、および／または２３００ＭＨｚよりも高い周波数をカバーするハイバンドで動作することが可能であり得る。たとえば、ローバンドは６９８〜９６０ＭＨｚをカバーし得、ミッドバンドは１４７５〜２１７０ＭＨｚをカバーし得、ハイバンドは２３００〜２６９０ＭＨｚと３４００〜３８００ＭＨｚとをカバーし得る。ローバンド、ミッドバンド、およびハイバンドは、帯域の３つのグループ（またはバンドグループ）を指し、各バンドグループは、いくつかの周波数帯域（または単に、「帯域」）を含む。各帯域は、最高２００ＭＨｚをカバーし得る。ＬＴＥリリース１１は３５個の帯域をサポートし、それらの帯域は、ＬＴＥ／ＵＭＴＳ帯域と呼ばれ、公開されているドキュメント３ＧＰＰ ＴＳ ３６．１０１に記載されている。概して、任意の数のバンドグループが定義され得る。各バンドグループは、上記で与えられた周波数範囲のうちのいずれかに一致することも一致しないこともある、周波数の任意の範囲をカバーし得る。各バンドグループは任意の数の帯域を含み得る。
[0051]ワイヤレスデバイス１１０は、複数のキャリア上での動作である、キャリアアグリゲーションをサポートし得る。キャリアアグリゲーションはマルチキャリア動作と呼ばれることもある。キャリアは、通信のために使用される周波数の範囲を指すことがあり、いくつかの特性に関連付けられ得る。たとえば、キャリアは、そのキャリア上での動作を記述するシステム情報および／または制御情報に関連付けられ得る。キャリアは、コンポーネントキャリア（ＣＣ）、周波数チャネル、セルなどと呼ばれることもある。帯域は１つまたは複数のキャリアを含み得る。各キャリアは、ＬＴＥでは最高２０ＭＨｚをカバーし得る。ワイヤレスデバイス１１０は、ＬＴＥリリース１１では、１つまたは２つの帯域中の最高５つのキャリアで構成され得る。
[0052]ワイヤレスデバイス１１０は、異なる周波数において複数の送信信号を同時に受信し得る。これらの複数の送信信号は、キャリアアグリゲーションについて異なる周波数における複数のキャリア上で１つまたは複数の基地局によって送られ得る。これらの複数の送信信号はまた、多地点協調（ＣｏＭＰ：coordinated multi-point）送信、ハンドオーバなどのために異なる基地局によって送られ得る。これらの複数の送信信号はまた、音声／データ、またはデータ／データ、または音声／音声など、同時サービスのために異なるワイヤレスシステムにおける基地局によって送られ得る。たとえば、ワイヤレスデバイス１１０は、デュアルＳＩＭ／デュアルスタンバイ（ＤＳＤＳ：dual SIM/dual standby）および／またはデュアルＳＩＭ／デュアルアクティブ（ＤＳＤＡ：dual SIM/dual-active）をサポートし得、ＴＤ−ＳＣＤＭＡおよびＧＳＭシステム、またはＬＴＥおよびＧＳＭシステム、またはＣＤＭＡおよびＧＳＭシステムなど、複数のワイヤレスシステムと同時に通信することが可能であり得る。ワイヤレスデバイス１１０は、キャリアアグリゲーション、ＣｏＭＰ、同時に複数のワイヤレスシステムからのサービスなどをサポートするために、１つまたは複数のＳＩＭＯ ＬＮＡおよび／または１つまたは複数のＭＩＭＯ ＬＮＡを含み得る。
[0053]図６Ａに、ブーストされたソースディジェネレーションインダクタンスをもつＳＩＭＯ ＬＮＡ４０２の例示的な設計の概略図を示す。ＬＮＡ４０２は、図２中のＬＮＡ２３０および２３２のいずれかのために使用され得る。ＬＮＡ４０２は、２つのバンドグループのためのものであり得る、１つの入力ＲＦ信号（ＲＦｉｎ）を受信する１つのＬＮＡ入力と、最高２つの出力ＲＦ信号（ＲＦｏｕｔ１およびＲＦｏｕｔ２）を与える２つのＬＮＡ出力とを含む。ＬＮＡ４０２は増幅器回路４２２とフィードバック回路４５０とを含む。
[0054]図６Ａに示されている例示的な設計では、増幅器回路４２２は、図４中の増幅器回路４２０について上記で説明したように結合された、利得トランジスタ４３４と、カスコードトランジスタ４３６と、ソースディジェネレーションインダクタ４３２と、調整可能キャパシタ４２８とを含む。増幅器回路４２２は、利得トランジスタ４３４のドレインに結合されたそれのソースと、Ｖｂ２制御信号を受信するそれのゲートと、負荷回路４９０に結合されたそれのドレインとを有する第２の主カスコードトランジスタ４３８をさらに含む。利得トランジスタ４３４ならびにカスコードトランジスタ４３６および４３８は、図６Ａに示されているように、ＮＭＯＳトランジスタを用いて、または他のタイプのトランジスタを用いて実装され得る。例示的な設計では、カスコードトランジスタ４３６および負荷回路４８０は第１のバンドグループ（たとえば、ローバンド）のために使用され得る。カスコードトランジスタ４３８および負荷回路４９０は第２のバンドグループ（たとえば、ミッドバンドまたはハイバンド）のために使用され得る。
[0055]ＬＮＡ４０２は所与の瞬間において第１または第２のバンドグループ中で動作し得る。利得トランジスタ４３４は、ＲＦｉｎ信号を増幅し、増幅された信号を与え得る。増幅された信号をバッファし、１つの負荷回路４８０または４９０に１つのバンドグループのための１つの出力ＲＦ信号を与えるために、カスコードトランジスタ４３６または４３８のいずれかが有効にされ得る。
[0056]第１のバンドグループ（たとえば、ローバンド）中で動作するために、主カスコードトランジスタ４３６は、それのゲートにおいて高い電圧（たとえば、Ｖｄｄ）を印加することによって有効にされ得、主カスコードトランジスタ４３８は、それのゲートにおいて低い電圧（たとえば、０ボルト（Ｖ））を印加することによって無効にされ得る。主カスコードトランジスタ４３６は負荷回路４８０に第１のバンドグループのためのＲＦｏｕｔ１信号を与え得る。フィードバック回路４５０は、フィードバックカスコードトランジスタ４５６のゲートにおいて低い電圧（たとえば、０Ｖ）を印加することによって第１のバンドグループ中での動作のために有効にされ得る。フィードバック回路４５０は、次いで、ソースディジェネレーションインダクタンスをブーストするためにフィードバックを与え得る。ソースディジェネレーションインダクタンスブースティングは、インピーダンスが周波数×インダクタンスに等しいので、ローバンド中のより低い周波数において同様の入力インピーダンスを取得するためにより高いソースディジェネレーションインダクタンスが望まれるとき、ローバンド中で有効にされ得る。
[0057]第２のバンドグループ（たとえば、ミッドバンドまたはハイバンド）中で動作するために、主カスコードトランジスタ４３８が有効にされ得、主カスコードトランジスタ４３６が無効にされ得る。主カスコードトランジスタ４３８は負荷回路４９０に第２のバンドグループのためのＲＦｏｕｔ２信号を与え得る。フィードバック回路４５０は、フィードバックカスコードトランジスタ４５６のゲートにおいて高い電圧（たとえば、Ｖｄｄ）を印加することによって第２のバンドグループ中での動作のために無効にされ得る。フィードバック回路４５０は、次いで無効にされ得、ソースディジェネレーションインダクタンスを変更するためのフィードバックを与えないことになる。ソースディジェネレーションインダクタンスブースティングは、より高いソースディジェネレーションインダクタンスが必要とされないとき、ミッドバンドまたはハイバンド中で無効にされ得る。
[0058]１つの例示的な設計では、フィードバック回路４５０は、上記で説明したように、第１のバンドグループ（たとえば、ローバンド）について有効にされ、第２のバンドグループ（たとえば、ミッドバンドまたはハイバンド）について無効にされ得る。別の例示的な設計では、フィードバック回路４５０は、たとえば、所望のソースディジェネレーションインダクタンスに応じて、各バンドグループについて有効または無効にされ得る。
[0059]図６Ｂに、ブーストされたソースディジェネレーションインダクタンスをもつＳＩＭＯ ＬＮＡ４０４の例示的な設計の概略図を示す。ＬＮＡ４０４も、図２中のＬＮＡ２３０および２３２のいずれかのために使用され得る。ＬＮＡ４０４は、キャリアの２つのセットのためのものであり得る、１つの入力ＲＦ信号（ＲＦｉｎ）を受信する１つのＬＮＡ入力と、最高２つの出力ＲＦ信号（ＲＦｏｕｔ１およびＲＦｏｕｔ２）を与える２つのＬＮＡ出力とを含む。ＬＮＡ４０４は増幅器回路４２２とフィードバック回路４５０および４６０とを含む。
[0060]図６Ｂに示されている例示的な設計では、フィードバック回路４６０は、ＡＣ結合キャパシタ４６２と、利得トランジスタ４６４と、カスコードトランジスタ４６６とを含む。キャパシタ４６２は、一方の端部がカスコードトランジスタ４３８のドレインに結合され、他方の端部が利得トランジスタ４６４のゲートに結合される。利得トランジスタ４６４は、それのソースがＶｄｄ電源電圧に結合され、それのドレインがカスコードトランジスタ４６６のソースに結合される。カスコードトランジスタ４６６は、それのゲートがＶｃ２制御信号を受信し、それのドレインがソースディジェネレーションインダクタ４３２に結合される。利得トランジスタ４６４およびカスコードトランジスタ４６６は、図６Ｂに示されているように、ＰＭＯＳトランジスタを用いて、または他のタイプのトランジスタを用いて実装され得る。
[0061]ＬＮＡ４０４は所与の瞬間において単出力モードまたは多出力モードで動作し得る。単出力モードでは、ＬＮＡ４０４は、（たとえば、キャリアの１つのセット上で）少なくとも１つの送信信号を備える入力ＲＦ信号を受信し、１つの負荷回路４８０または４９０に１つの出力ＲＦ信号を与える。多出力モードでは、ＬＮＡ４０４は、（たとえば、キャリアの２つのセット上で）少なくとも２つの送信信号を備える入力ＲＦ信号を受信し、２つの負荷回路４８０および４９０に２つの出力ＲＦ信号（たとえば、キャリアの各セットについて１つの出力ＲＦ信号）を与える。
[0062]単出力モードでは、（ｉ）負荷回路４８０にＲＦｏｕｔ１信号を与えるためにカスコードトランジスタ４３６が有効にされ得るか、または（ｉｉ）負荷回路４９０にＲＦｏｕｔ２信号を与えるためにカスコードトランジスタ４３８が有効にされ得るかのいずれかである。カスコードトランジスタ４３６が有効にされた場合、ソースディジェネレーションインダクタンスのブースティングを与えるためにフィードバック回路４５０が有効にされ得る。カスコードトランジスタ４３８が有効にされた場合、ソースディジェネレーションインダクタンスのブースティングを与えるためにフィードバック回路４６０が有効にされ得る。
[0063]多出力モードでは、負荷回路４８０および４９０にＲＦｏｕｔ１およびＲＦｏｕｔ２信号を与えるためにカスコードトランジスタ４３６とカスコードトランジスタ４３８の両方が有効にされ得る。１つの例示的な設計では、ソースディジェネレーションインダクタンスのブースティングを与えるためにフィードバック回路４５０またはフィードバック回路４６０のいずれかが有効にされ得る。別の例示的な設計では、ソースディジェネレーションインダクタンスのより多くのブースティングを与えるためにフィードバック回路４５０とフィードバック回路４６０の両方が有効にされ得る。また別の例示的な設計では、フィードバック回路４５０および４６０は、より高いソースディジェネレーションインダクタンスが望まれるとき、多出力モードで無効にされ、単出力モードで有効にされ得る。概して、各フィードバック回路は、ソースディジェネレーションインダクタンスの所望のブーストに応じて有効または無効にされ得る。
[0064]図７に、ブーストされたソースディジェネレーションインダクタンスをもつＭＩＭＯ ＬＮＡ４０６の例示的な設計の概略図を示す。ＬＮＡ４０６も、図２中のＬＮＡ２３０および２３２のいずれかのために使用され得る。ＬＮＡ４０６は、最高２つの入力ＲＦ信号（ＲＦｉｎ１およびＲＦｉｎ２）を受信する２つのＬＮＡ入力と、最高２つの出力ＲＦ信号（ＲＦｏｕｔ１およびＲＦｏｕｔ２）を与える２つのＬＮＡ出力とを含む。２つのＬＮＡ入力は２つのバンドまたは２つのバンドグループのためのものであり得る。２つのＬＮＡ出力はキャリアの２つのセットのためのものであり得る。ＬＮＡ４０６は増幅器回路４２６とフィードバック回路４５０および４６０とを含む。
[0065]図７に示されている例示的な設計では、増幅器回路４２６は、図６Ａ中の増幅器回路４２２について上記で説明したように結合された、利得トランジスタ４３４と、カスコードトランジスタ４３６および４３８と、ソースディジェネレーションインダクタ４３２と、調整可能キャパシタ４２８とを含む。利得トランジスタ４３４はそれのゲートにおいて第１の入力ＲＦ信号（ＲＦｉｎ１）を受信する。カスコードトランジスタ４３６および４３８はそれらのゲートにおいてＶｂ１およびＶｂ２制御信号を受信する。増幅器回路４２６は、利得トランジスタ４７４と、カスコードトランジスタ４７６および４７８と、ソースディジェネレーションインダクタ４７２と、調整可能キャパシタ４６８とをさらに含む。利得トランジスタ４７４は、それのソースがインダクタ４７２の一方の端部に結合され、それのゲートが第２の入力ＲＦ信号（ＲＦｉｎ２）を受信し、それのドレインがカスコードトランジスタ４７６および４７８のソースに結合される。インダクタ４７２の他方の端部は回路接地に結合される。カスコードトランジスタ４７６は、それのゲートが第３の制御信号（Ｖｂ３）を受信し、それのドレインが負荷回路４８０に結合される。カスコードトランジスタ４７８は、それのゲートが第４の制御信号（Ｖｂ４）を受信し、それのドレインが負荷回路４９０に結合される。キャパシタ４６８は利得トランジスタ４７４のゲートとソースとの間に結合される。利得トランジスタ４３４および４７４ならびにカスコードトランジスタ４３６、４３８、４７６および４７８は、図７に示されているように、ＮＭＯＳトランジスタを用いて、または他のタイプのトランジスタを用いて実装され得る。
[0066]ＬＮＡ４０６は所与の瞬間において単出力モードまたは多出力モードで動作し得る。単出力モードでは、ＬＮＡ４０６は、（たとえば、キャリアの１つのセット上で）少なくとも１つの送信信号を備えるＲＦｉｎ１またはＲＦｉｎ２信号を受信し、１つの負荷回路４８０または４９０に１つの出力ＲＦ信号を与える。多出力モードでは、ＬＮＡ４０６は、（たとえば、キャリアの２つのセット上で）少なくとも２つの送信信号を備えるＲＦｉｎ１および／またはＲＦｉｎ２信号を受信し、２つの負荷回路４８０および４９０に２つの出力ＲＦ信号（たとえば、キャリアの各セットについて１つの出力ＲＦ信号）を与える。
[0067]単出力モードでは、（ｉ）ＲＦｉｎ１信号を増幅するために利得トランジスタ４３４が有効にされ得るか、または（ｉｉ）ＲＦｉｎ２信号を増幅するために利得トランジスタ４７４が有効にされ得るかのいずれかである。利得トランジスタ４３４が有効にされた場合、（ｉ）ＲＦｏｕｔ１信号を与えるためにカスコードトランジスタ４３６が有効にされ得るか、または（ｉｉ）ＲＦｏｕｔ２信号を与えるためにカスコードトランジスタ４３８が有効にされ得るかのいずれかである。逆に、利得トランジスタ４７４が有効にされた場合、（ｉ）ＲＦｏｕｔ１信号を与えるためにカスコードトランジスタ４７６が有効にされ得るか、または（ｉｉ）ＲＦｏｕｔ２信号を与えるためにカスコードトランジスタ４７８が有効にされ得るかのいずれかである。カスコードトランジスタ４３６または４７６が有効にされた場合、ソースディジェネレーションインダクタンスのブースティングを与えるためにフィードバック回路４５０が有効にされ得る。カスコードトランジスタ４３８または４７８が有効にされた場合、ソースディジェネレーションインダクタンスのブースティングを与えるためにフィードバック回路４６０が有効にされ得る。
[0068]多出力モードでは、ＲＦｉｎ１および／またはＲＦｉｎ２信号は、ＲＦｏｕｔ１およびＲＦｏｕｔ２信号を生成するために増幅され得る。ＲＦｉｎ１信号のみが受信された場合、ＲＦｉｎ１信号を増幅し、ＲＦｏｕｔ１およびＲＦｏｕｔ２信号を生成するために、利得トランジスタ４３４ならびにカスコードトランジスタ４３６および４３８が有効にされ得る。ＲＦｉｎ２信号のみが受信された場合、ＲＦｉｎ２信号を増幅し、ＲＦｏｕｔ１およびＲＦｏｕｔ２信号を生成するために、利得トランジスタ４７４ならびにカスコードトランジスタ４７６および４７８が有効にされ得る。ＲＦｉｎ１信号とＲＦｉｎ２信号の両方が受信された場合、２つのＲＦｉｎ信号を増幅するために利得トランジスタ４３４および４７４が有効にされ得、ＲＦｏｕｔ１およびＲＦｏｕｔ２信号を生成するためにカスコードトランジスタ４３６および４７８またはカスコードトランジスタ４３８および４７６のいずれかが有効にされ得る。フィードバック回路４５０は、ソースディジェネレーションインダクタ４３２のインダクタンスのをブーストするために有効にされ得る。代替または追加として、フィードバック回路４６０は、ソースディジェネレーションインダクタ４７２のインダクタンスのをブーストするために有効にされ得る。別の例示的な設計では、フィードバック回路４５０および４６０は、多出力モードで無効にされ、単出力モードで有効にされ得る。
[0069]図７は、フィードバック回路４５０がカスコードトランジスタ４３６とソースディジェネレーションインダクタ４３２との間に結合された例示的な設計を示している。別の例示的な設計では、フィードバック回路４５０（または別のフィードバック回路）はカスコードトランジスタ４３８とソースディジェネレーションインダクタ４３２との間に結合され得る。同様に、フィードバック回路４６０（または別のフィードバック回路）はカスコードトランジスタ４７６とソースディジェネレーションインダクタ４７２との間に結合され得る。
[0070]本明細書で開示するソースディジェネレーションインダクタンスをブーストまたはデブーストするための技法は様々な利点を与え得る。第１に、本技法は、ＬＮＡなどの増幅器のソースディジェネレーションインダクタのサイズを低減するために使用され得る。たとえば、第１のＬＮＡは、利得、入力整合、線形性、および雑音指数に関して所望の性能を与えるために、１．２ナノヘンリー（ｎＨ）のソースディジェネレーションインダクタを有し得る。０．７ｎＨのソースディジェネレーションインダクタと、ソースディジェネレーションインダクタンスのブースティングのための負のフィードバックとを有する第２のＬＮＡで同等の性能が得られ得る。したがって、ソースディジェネレーションインダクタンスブースティングは、０．７ｎＨのより小さいインダクタが１．２ｎＨのより大きいインダクタの代わりに使用されることを可能にし得る。より小さいインダクタは、回路面積を低減し得、サイズ、コストなどを低減するために大いに望ましいことがある。
[0071]第２に、本技法は、ＬＮＡがより広い周波数範囲にわたる動作をサポートすることを可能にし得る。ＬＮＡのソースディジェネレーションインダクタのインダクタンス値はＬＮＡの動作周波数に関係し得る。ソースディジェネレーションインダクタンスのブースティングまたはデブースティングは、（ｉ）フィードバック回路を有効または無効にすること、および／または（ｉｉ）フィードバック回路の利得を調整することによって制御され得る。調整可能ソースディジェネレーションインダクタンスは、ＬＮＡがより広い周波数範囲にわたって動作することを可能にし得る。たとえば、フィードバック回路は、図６Ａに示されているように、ローバンドについて有効にされ得、ミッドバンドまたはハイバンドについて無効にされ得る。
[0072]第３に、本技法はＳＩＭＯ ＬＮＡおよびＭＩＭＯ ＬＮＡのための良好な性能を与え得る。ＬＮＡ（たとえば、ＳＩＭＯ ＬＮＡまたはＭＩＭＯ ＬＮＡ）は、単出力モードと多出力モードとの間で変化する入力インピーダンスを有し得る。ＬＮＡの利得および入力整合は、ＬＮＡ入力インピーダンスの変化により、単出力モードと多出力モードとの間で変動し得る。Ｃｇｓキャパシタ４２８および４６８は、ＬＮＡ入力インピーダンスの虚数部を調整するのを助け得る。しかしながら、ＬＮＡ入力インピーダンスの実数部は、ソースディジェネレーションインダクタ４３２および４７２によって決定され得、容易に調整されないことがある。ＬＮＡ入力インピーダンスの実数部は、ソースディジェネレーションインダクタンスを効果的に変更し得る、ＬＮＡ出力からソースディジェネレーションインダクタへのフィードバックを介して変化させられ得る。変更されたソースディジェネレーションインダクタンスは、単出力モードと多出力モードとの間でＬＮＡの利得および入力整合の変動を著しく低減し得る。より大きいソースディジェネレーションインダクタは、入力整合を改善するために単出力モードで望ましいことがあるが、より小さいソースディジェネレーションインダクタは、雑音指数および利得を改善するために多出力モードで望ましいことがある。本技法は、入力整合を改善するために単出力モードでソースディジェネレーションインダクタンスを変更する（たとえば、ブーストする）ために使用され得る。
[0073]例示的な設計では、装置（たとえば、ワイヤレスデバイス、ＩＣ、回路モジュールなど）は増幅器回路とフィードバック回路とを含み得る。増幅器回路（たとえば、図４中の増幅器回路４２０）は、入力信号を受信し、出力信号を与え得る。増幅器回路はソースディジェネレーションインダクタ（たとえば、ソースディジェネレーションインダクタ４３２）を備え得る。フィードバック回路（たとえば、フィードバック回路４５０）は増幅器回路のノードとソースディジェネレーションインダクタとの間に結合され得る。フィードバック回路は、増幅器回路とフィードバック回路とを備える増幅器の入力インピーダンスを変化させるためにフィードバック（たとえば、負のフィードバックまたは正のフィードバック）を与え得る。
[0074]例示的な設計では、増幅器回路は利得トランジスタとカスコードトランジスタとを備え得る。利得トランジスタ（たとえば、図４中の利得トランジスタ４３４）は、ソースディジェネレーションインダクタに結合され得、入力信号を受信し、増幅し得る。カスコードトランジスタ（たとえば、カスコードトランジスタ４３６）は、利得トランジスタに結合され得、出力信号を与え得る。例示的な設計では、増幅器回路は、たとえば、図６Ａまたは図６Ｂに示されたＳＩＭＯ ＬＮＡのために、第２のカスコードトランジスタをさらに備え得る。第２のカスコードトランジスタ（たとえば、図６Ａ中のカスコードトランジスタ４３８）は、利得トランジスタに結合され得、第２の出力信号を与え得る。
[0075]別の例示的な設計では、増幅器回路は、たとえば、図７に示されたＭＩＭＯ ＬＮＡのために、第２の利得トランジスタと第３および第４のカスコードトランジスタとをさらに備え得る。第２の利得トランジスタ（たとえば、図７中の利得トランジスタ４７４）は、第２のソースディジェネレーションインダクタ（たとえば、インダクタ４７２）に結合され得、第２の入力信号を受信し、増幅し得る。第３のカスコードトランジスタ（たとえば、カスコードトランジスタ４７６）は第２の利得トランジスタとカスコードトランジスタとに結合され得る。第４のカスコードトランジスタ（たとえば、カスコードトランジスタ４７８）は第２の利得トランジスタと第２のカスコードトランジスタとに結合され得る。
[0076]例示的な設計では、フィードバック回路はフィードバック利得トランジスタとフィードバックカスコードトランジスタとを備え得る。フィードバック利得トランジスタ（たとえば、図４中の利得トランジスタ４５４）は、増幅器回路中のカスコードトランジスタに結合され得、出力信号を受信し、増幅し得る。フィードバックカスコードトランジスタ（たとえば、カスコードトランジスタ４５６）はフィードバック利得トランジスタとソースディジェネレーションインダクタとの間に結合され得る。
[0077]例示的な設計では、本装置は第２のフィードバック回路（たとえば、図６Ｂまたは図７中のフィードバック回路４６０）をさらに備え得る。たとえば、図６Ｂに示されているように、第２のフィードバック回路は増幅器回路の第２のノードとソースディジェネレーションインダクタとの間に結合され得る。代替的に、たとえば、図７に示されているように、第２のフィードバック回路は増幅器回路の第２のノードと第２のソースディジェネレーションインダクタとの間に結合され得る。
[0078]例示的な設計では、増幅器回路は、増幅器回路中の利得トランジスタのゲートとソースとの間に結合され得る、調整可能キャパシタ（たとえば、図４中のキャパシタ４２８）をさらに備え得る。調整可能キャパシタは、増幅器のための良好な入力整合を取得するように調整され得る。
[0079]例示的な設計では、たとえば、図４に示されているように、増幅器回路中の利得トランジスタおよびカスコードトランジスタはＮＭＯＳトランジスタを備え得る。たとえば、図４に示されているように、フィードバック回路中の利得トランジスタおよびカスコードトランジスタはＰＭＯＳトランジスタを備え得る。増幅器回路およびフィードバック回路中のトランジスタは他のタイプのトランジスタをも備え得る。
[0080]例示的な設計では、たとえば、図６Ａに示されているように、増幅器回路は第１のバンドグループのための出力信号また第２のバンドグループのための第２の出力信号を与え得る。フィードバック回路は、（ｉ）増幅器回路が第１のバンドグループ（たとえば、ローバンド）のための出力信号を与えるときに有効にされるか、または（ｉｉ）増幅器回路が第２のバンドグループ（たとえば、ミッドバンドまたはハイバンド）のための第２の出力信号を与えるときに無効にされ得る。
[0081]別の例示的な設計では、たとえば、図６Ｂに示されているように、増幅器回路は、（ｉ）単出力モードで出力信号または第２の出力信号のいずれかを与えるか、あるいは（ｉｉ）多出力モードで出力信号と第２の出力信号の両方を与え得る。増幅器回路は、（ｉ）単出力モードでキャリアの１つのセットについて１つの出力信号を与えるか、または（ｉｉ）多出力モードでキャリアの２つのセットについて２つの出力信号を与え得る。フィードバック回路は、単出力モードで有効にされ、多出力モードで無効にされ得る。
[0082]例示的な設計では、フィードバック回路は、フィードバックを与えるか、またはフィードバックを与えないようにプログラム可能であり得る。たとえば、フィードバック回路は、フィードバックを与えるために有効にされるか、またはフィードバックを与えないために無効にされ得る。別の例示的な設計では、フィードバック回路は、常に、フィードバックを与えるために有効にされ得る。この例示的な設計は、より小さいソースディジェネレーションインダクタが増幅器のために使用されることを可能にし得る。両方の例示的な設計では、フィードバック回路は、増幅器のための可変入力インピーダンスを与えるための可変利得を有し得る。
[0083]図８に、信号増幅を実行するためのプロセス８００の例示的な設計を示す。出力信号を取得するために、ソースディジェネレーションインダクタを備える増幅器回路を用いて入力信号を増幅する（ブロック８１２）。増幅器回路とフィードバック回路とを備える増幅器の入力インピーダンスを変化させるために、増幅器回路のノードとソースディジェネレーションインダクタとの間に結合されたフィードバック回路を用いてフィードバック（たとえば、負のフィードバックまたは正のフィードバック）を与える（ブロック８１４）。
[0084]例示的な設計では、増幅器は、第１および第２のバンドグループ上での動作をサポートするマルチバンド増幅器であり得る。増幅器は、第１のバンドグループ（たとえば、ローバンド）のための出力信号または第２のバンドグループ（たとえば、ミッドバンドまたはハイバンド）のための第２の出力信号を与え得る。フィードバック回路は、（ｉ）増幅器が第１のバンドグループのための出力信号を与えるときに有効にされるか、または（ｉｉ）第２のバンドグループのための第２の出力信号を与えるときに無効にされ得る。
[0085]別の例示的な設計では、増幅器はキャリアアグリゲーションをサポートし得る。増幅器は、（ｉ）単出力モードで出力信号または第２の出力信号のいずれかを与えるか、あるいは（ｉｉ）多出力モードで出力信号と第２の出力信号の両方を与え得る。フィードバック回路は、単出力モードで有効にされるか、または多出力モードで無効にされ得る。
[0086]本明細書で開示するブーストまたはデブーストされたソースディジェネレーションインダクタンスをもつ増幅器は、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント回路板（ＰＣＢ）、電子デバイスなどの上に実装され得る。増幅器はまた、相補型金属酸化物半導体（ＣＭＯＳ）、ＮチャネルＭＯＳ（ＮＭＯＳ）、ＰチャネルＭＯＳ（ＰＭＯＳ）、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、シリコンオンインシュレータ（ＳＯＩ）など、様々なＩＣプロセス技術を用いて作製され得る。
[0087]ブーストまたはデブーストされたソースディジェネレーションインダクタンスをもつ増幅器を実装する装置は、スタンドアロンデバイスであり得るか、またはより大きいデバイスの一部であり得る。デバイスは、（ｉ）スタンドアロンＩＣ、（ｉｉ）データおよび／または命令を記憶するためのメモリＩＣを含み得る１つまたは複数のＩＣのセット、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）またはＲＦ送信機／受信機（ＲＴＲ）などのＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）などのＡＳＩＣ、（ｖ）他のデバイス内に埋め込まれ得るモジュール、（ｖｉ）受信機、セルラーフォン、ワイヤレスデバイス、ハンドセット、またはモバイルユニット、（ｖｉｉ）その他であり得る。
[0088]１つまたは複数の例示的な設計では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびｂｌｕ−ｒａｙ（登録商標）ディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザーで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。
[0089]本開示についての以上の説明は、いかなる当業者も本開示を作成または使用することができるように与えたものである。本開示への様々な修正は当業者には容易に明らかとなり、本明細書で定義した一般原理は、本開示の範囲から逸脱することなく他の変形形態に適用され得る。したがって、本開示は、本明細書で説明した例および設計に限定されるものではなく、本明細書で開示する原理および新規の特徴に合致する最も広い範囲を与えられるべきである。
以下に、出願当初の特許請求の範囲を付記する。
［Ｃ１］
入力信号を受信し、出力信号を与えるように構成可能な増幅器回路と、前記増幅器回路はソースディジェネレーションインダクタを備える、
前記増幅器回路のノードと前記ソースディジェネレーションインダクタとの間に結合されたフィードバック回路と
を備える装置。
［Ｃ２］
前記増幅器回路は、
前記ソースディジェネレーションインダクタに結合され、前記入力信号を受信し、増幅するように構成可能な利得トランジスタと、
前記利得トランジスタに結合され、前記出力信号を与えるように構成可能なカスコードトランジスタと
を備える、Ｃ１に記載の装置。
［Ｃ３］
前記増幅器回路は、
前記利得トランジスタに結合され、第２の出力信号を与えるように構成可能な第２のカスコードトランジスタ
をさらに備える、Ｃ２に記載の装置。
［Ｃ４］
前記増幅器回路は、
第２のソースディジェネレーションインダクタに結合され、第２の入力信号を受信し、増幅するように構成可能な第２の利得トランジスタと、
前記第２の利得トランジスタと前記カスコードトランジスタとに結合された第３のカスコードトランジスタと、
前記第２の利得トランジスタと前記第２のカスコードトランジスタとに結合された第４のカスコードトランジスタと
をさらに備える、Ｃ３に記載の装置。
［Ｃ５］
前記フィードバック回路は、
前記カスコードトランジスタに結合され、前記出力信号を受信し、増幅するように構成可能な第２の利得トランジスタと、
前記第２の利得トランジスタと前記ソースディジェネレーションインダクタとの間に結合された第２のカスコードトランジスタと
を備える、Ｃ２に記載の装置。
［Ｃ６］
前記増幅器回路の第２のノードと、前記増幅器回路内の前記ソースディジェネレーションインダクタまたは第２のソースディジェネレーションインダクタとの間に結合された第２のフィードバック回路
をさらに備える、Ｃ１に記載の装置。
［Ｃ７］
前記増幅器回路は、
前記利得トランジスタのゲートとソースとの間に結合された調整可能なキャパシタ
をさらに備える、Ｃ２に記載の装置。
［Ｃ８］
前記利得トランジスタおよび前記カスコードトランジスタはＮチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタを備え、前記第２の利得トランジスタおよび前記第２のカスコードトランジスタはＰチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタを備える、Ｃ５に記載の装置。
［Ｃ９］
前記増幅器回路は、第１のバンドグループのための前記出力信号また第２のバンドグループのための第２の出力信号を与えるように構成可能であり、前記フィードバック回路は、前記増幅器回路が前記第１のバンドグループのための前記出力信号を与えるときに有効にされ、前記増幅器回路が前記第２のバンドグループのための前記第２の出力信号を与えるときに無効にされる、Ｃ１に記載の装置。
［Ｃ１０］
前記増幅器回路は、単出力モードで前記出力信号または第２の出力信号のいずれかを与え、多出力モードで前記出力信号と前記第２の出力信号の両方を与えるように構成可能である、Ｃ１に記載の装置。
［Ｃ１１］
前記フィードバック回路は、前記単出力モードで有効にされ、前記多出力モードで無効にされる、Ｃ１０に記載の装置。
［Ｃ１２］
前記フィードバック回路は、フィードバックを与えるか、またはフィードバックを与えないようにプログラム可能である、Ｃ１に記載の装置。
［Ｃ１３］
前記フィードバック回路は、常に、フィードバックを与えるために有効にされる、Ｃ１に記載の装置。
［Ｃ１４］
前記フィードバック回路は、前記増幅器のための可変入力インピーダンスを与えるための可変利得を有する、Ｃ１に記載の装置。
［Ｃ１５］
出力信号を取得するために、ソースディジェネレーションインダクタを備える増幅器回路を用いて入力信号を増幅することと、
前記増幅器回路とフィードバック回路とを備える増幅器の入力インピーダンスを変化させるために、前記増幅器回路のノードと前記ソースディジェネレーションインダクタとの間に結合された前記フィードバック回路を用いてフィードバックを与えることと
を備える方法。
［Ｃ１６］
第１のバンドグループのための前記出力信号または第２のバンドグループのための第２の出力信号を与えることと、
前記第１のバンドグループのための前記出力信号が与えられるとき、前記フィードバック回路を有効にすることと、
前記第２のバンドグループのための前記第２の出力信号が与えられるとき、前記フィードバック回路を無効にすることと
をさらに備える、Ｃ１５に記載の方法。
［Ｃ１７］
単出力モードで前記出力信号または第２の出力信号のいずれかを与えることと、
多出力モードで前記出力信号と前記第２の出力信号の両方を与えることと、
前記単出力モードで前記フィードバック回路を有効にすることと、
前記多出力モードで前記フィードバック回路を無効にすることと
をさらに備える、Ｃ１５に記載の方法。
［Ｃ１８］
出力信号を取得するために入力信号を増幅するための手段と、増幅するための前記手段は、ディジェネレートするための手段を備える、
増幅するための前記手段のノードと、ディジェネレートするための前記手段との間に結合されたフィードバックを与えるための手段と、フィードバックを与えるための前記手段が、増幅するための前記手段と、フィードバックを与えるための前記手段とを備える増幅器手段の入力インピーダンスを変化させるように構成された、
を備える装置。
［Ｃ１９］
増幅するための前記手段は、第１のバンドグループのための前記出力信号または第２のバンドグループのための第２の出力信号を与えるように構成され、フィードバックを与えるための前記手段は、増幅するための前記手段が前記第１のバンドグループのための前記出力信号を与えるときに有効にされ、増幅するための前記手段が前記第２のバンドグループのための前記第２の出力信号を与えるときに無効にされる、Ｃ１８に記載の装置。
［Ｃ２０］
増幅するための前記手段は、単出力モードで前記出力信号または第２の出力信号のいずれかを与え、多出力モードで前記出力信号と前記第２の出力信号の両方を与えるように構成され、フィードバックを与えるための前記手段が、前記単出力モードで有効にされ、前記多出力モードで無効にされる、Ｃ１８に記載の装置。

Claims (16)

  1. 入力信号を受信し、第２のバンドグループのための第２の出力信号または第１のバンドグループのための出力信号を与えるように構成可能な増幅器回路と、前記増幅器回路はソースディジェネレーションインダクタを備える、
    前記増幅器回路のノードと前記ソースディジェネレーションインダクタとの間に結合されたフィードバック回路と、前記フィードバック回路は、前記増幅器回路および前記フィードバック回路を備える増幅器の入力インピーダンスを変えるためにフィードバックを提供するように構成され、前記フィードバック回路は、前記増幅器回路が前記第１のバンドグループのための前記出力信号を与えるときに有効にされ、前記増幅器回路が前記第２のバンドグループのための前記第２の出力信号を与えるときに無効にされる、
    を備える装置。
  2. 前記増幅器回路は、
    前記ソースディジェネレーションインダクタに結合され、前記入力信号を受信し、増幅するように構成可能な利得トランジスタと、
    前記利得トランジスタに結合され、前記出力信号を与えるように構成可能なカスコードトランジスタと
    を備える、請求項１に記載の装置。
  3. 前記増幅器回路は、
    前記利得トランジスタに結合され、第２の出力信号を与えるように構成可能な第２のカスコードトランジスタ
    をさらに備える、請求項２に記載の装置。
  4. 前記増幅器回路は、
    第２のソースディジェネレーションインダクタに結合され、第２の入力信号を受信し、増幅するように構成可能な第２の利得トランジスタと、
    前記第２の利得トランジスタと前記カスコードトランジスタとに結合された第３のカスコードトランジスタと、
    前記第２の利得トランジスタと前記第２のカスコードトランジスタとに結合された第４のカスコードトランジスタと
    をさらに備える、請求項３に記載の装置。
  5. 前記フィードバック回路は、
    前記カスコードトランジスタに結合され、前記出力信号を受信し、増幅するように構成可能な第２の利得トランジスタと、
    前記第２の利得トランジスタと前記ソースディジェネレーションインダクタとの間に結合された第２のカスコードトランジスタと
    を備える、請求項２に記載の装置。
  6. 前記増幅器回路の第２のノードと、前記増幅器回路内の前記ソースディジェネレーションインダクタまたは第２のソースディジェネレーションインダクタとの間に結合された第２のフィードバック回路
    をさらに備える、請求項１に記載の装置。
  7. 前記増幅器回路は、
    前記利得トランジスタのゲートとソースとの間に結合された調整可能なキャパシタをさらに備える、請求項２に記載の装置。
  8. 前記利得トランジスタおよび前記カスコードトランジスタはＮチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタを備え、前記第２の利得トランジスタおよび前記第２のカスコードトランジスタはＰチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタを備える、請求項５に記載の装置。
  9. 前記増幅器回路は、単出力モードで前記出力信号または第２の出力信号のいずれかを与え、多出力モードで前記出力信号と前記第２の出力信号の両方を与えるように構成可能である、請求項１に記載の装置。
  10. 前記フィードバック回路は、前記単出力モードで有効にされ、前記多出力モードで無効にされる、請求項９に記載の装置。
  11. 前記フィードバック回路は、フィードバックを与えるか、またはフィードバックを与えないようにプログラム可能である、請求項１に記載の装置。
  12. 前記フィードバック回路は、前記増幅器のための可変入力インピーダンスを与えるための可変利得を有する、請求項１に記載の装置。
  13. 第２のバンドグループのための第２の出力信号または第１のバンドグループのための出力信号を取得するために、ソースディジェネレーションインダクタを備える増幅器回路を用いて入力信号を増幅することと、
    前記増幅器回路とフィードバック回路とを備える増幅器の入力インピーダンスを変化させるために、前記増幅器回路のノードと前記ソースディジェネレーションインダクタとの間に結合された前記フィードバック回路を用いてフィードバックを与えることと、
    前記第１のバンドグループのための前記出力信号が与えられるとき、前記フィードバック回路を有効にすることと、
    前記第２のバンドグループのための前記第２の出力信号が与えられるとき、前記フィードバック回路を無効にすることと
    を備える方法。
  14. 単出力モードで前記出力信号または第２の出力信号のいずれかを与えることと、
    多出力モードで前記出力信号と前記第２の出力信号の両方を与えることと、
    前記単出力モードで前記フィードバック回路を有効にすることと、
    前記多出力モードで前記フィードバック回路を無効にすることと
    をさらに備える、請求項１３に記載の方法。
  15. 第２のバンドグループのための第２の出力信号または第１のバンドグループのための出力信号を取得するために入力信号を増幅するための手段と、増幅するための前記手段は、ディジェネレートするための手段を備える、
    増幅するための前記手段のノードと、ディジェネレートするための前記手段との間に結合されたフィードバックを与えるための手段と、フィードバックを与えるための前記手段が、増幅するための前記手段と、フィードバックを与えるための前記手段とを備える増幅器手段の入力インピーダンスを変化させるように構成され、
    フィードバックを与えるための前記手段は、増幅するための前記手段が前記第１のバンドグループのための前記出力信号を与えるときに有効にされ、増幅するための前記手段が前記第２のバンドグループのための前記第２の出力信号を与えるときに無効にされる、
    を備える装置。
  16. 増幅するための前記手段は、単出力モードで前記出力信号または第２の出力信号のいずれかを与え、多出力モードで前記出力信号と前記第２の出力信号の両方を与えるように構成され、フィードバックを与えるための前記手段が、前記単出力モードで有効にされ、前記多出力モードで無効にされる、請求項１５に記載の装置。
JP2016506359A 2013-04-04 2014-04-01 ブーストまたはデブーストされたソースディジェネレーションインダクタンスをもつ増幅器 Expired - Fee Related JP5992648B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/857,031 2013-04-04
US13/857,031 US9124228B2 (en) 2013-04-04 2013-04-04 Amplifiers with boosted or deboosted source degeneration inductance
PCT/US2014/032479 WO2014165480A1 (en) 2013-04-04 2014-04-01 Amplifiers with boosted or deboosted source degeneration inductance

Publications (2)

Publication Number Publication Date
JP2016514926A JP2016514926A (ja) 2016-05-23
JP5992648B2 true JP5992648B2 (ja) 2016-09-14

Family

ID=50819953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016506359A Expired - Fee Related JP5992648B2 (ja) 2013-04-04 2014-04-01 ブーストまたはデブーストされたソースディジェネレーションインダクタンスをもつ増幅器

Country Status (6)

Country Link
US (1) US9124228B2 (ja)
EP (1) EP2984752A1 (ja)
JP (1) JP5992648B2 (ja)
KR (1) KR101636409B1 (ja)
CN (1) CN105103442B (ja)
WO (1) WO2014165480A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184707B2 (en) * 2013-01-17 2015-11-10 Qualcomm Incorporated Amplifier with switchable common gate gain buffer
US9479131B2 (en) * 2014-05-23 2016-10-25 Qualcomm Incorporated Carrier aggregation amplifier with dual gain control
KR101709828B1 (ko) * 2014-06-12 2017-02-23 삼성전기주식회사 다중 대역 증폭기, 다중 대역 증폭기의 제어방법 및 다중입력 다중출력 시스템의 다중 대역 증폭기
US9431963B2 (en) 2014-09-19 2016-08-30 Qualcomm Incorporated Dual stage low noise amplifier for multiband receiver
US10177722B2 (en) 2016-01-12 2019-01-08 Qualcomm Incorporated Carrier aggregation low-noise amplifier with tunable integrated power splitter
US9899973B2 (en) * 2016-03-18 2018-02-20 Inphi Corporation Split cascode circuits and related communication receiver architectures
GB2570229B (en) 2016-08-31 2021-09-15 Skyworks Solutions Inc Multi-input amplifier with degeneration switching block and low loss bypass function
US9866184B1 (en) * 2016-09-28 2018-01-09 International Business Machines Corporation Degenerated transimpedance amplifier with wire-bonded photodiode for reducing group delay distortion
US20200091876A1 (en) 2018-09-19 2020-03-19 Psemi Corporation Compact Architecture for Multipath Low Noise Amplifier
CN109787574B (zh) * 2018-12-29 2021-05-04 南京汇君半导体科技有限公司 一种毫米波可变增益放大器结构
WO2020199065A1 (zh) * 2019-03-30 2020-10-08 华为技术有限公司 一种可变增益放大器及相控阵收发机
CN110995175A (zh) * 2019-12-02 2020-04-10 广州慧智微电子有限公司 一种放大器及放大方法
KR102487060B1 (ko) * 2020-02-20 2023-01-09 원광대학교산학협력단 소형 광대역 증폭기 회로
US20220200642A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Communication device
US11606068B2 (en) 2021-02-02 2023-03-14 Psemi Corporation Power amplifier linearizer
US11817827B2 (en) 2021-02-02 2023-11-14 Psemi Corporation Power amplifier equalizer
JPWO2022176067A1 (ja) * 2021-02-17 2022-08-25
US11290093B1 (en) * 2021-04-13 2022-03-29 International Business Machines Corporation Compact delay lines and associated circuitry useful for wideband phased-array system
TWI755345B (zh) * 2021-08-06 2022-02-11 長庚大學 氮化鎵運算放大器
CN114640329B (zh) * 2022-05-18 2022-08-12 深圳市时代速信科技有限公司 一种驱动电路、驱动芯片以及电子设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185275A (ja) * 2000-10-06 2002-06-28 Toshiba Corp 可変利得増幅器
CA2361298C (en) * 2000-11-08 2004-10-12 Research In Motion Limited Impedance matching low noise amplifier having a bypass switch
US6801089B2 (en) * 2001-05-04 2004-10-05 Sequoia Communications Continuous variable-gain low-noise amplifier
US6856195B2 (en) * 2002-06-24 2005-02-15 Texas Instruments Incorporated Preamplifier system with selectable input impedance
KR100574969B1 (ko) * 2004-02-12 2006-05-02 삼성전자주식회사 향상된 이득을 가지는 조절된 캐스코드 증폭 회로
US7301394B2 (en) * 2004-12-13 2007-11-27 Broadcom Corporation Impedance matched variable gain low noise amplifier using shunt feed-back
US7902925B2 (en) * 2005-08-02 2011-03-08 Qualcomm, Incorporated Amplifier with active post-distortion linearization
GB2434494B (en) * 2006-01-24 2008-02-06 Toumaz Technology Ltd Low noise amplifier
JP2008141358A (ja) * 2006-11-30 2008-06-19 Mitsumi Electric Co Ltd 利得可変増幅回路
KR100732070B1 (ko) 2007-03-07 2007-06-27 (주)에프씨아이 이득을 가변시킬 수 있는 저 잡음 증폭기
US7936220B2 (en) 2008-12-12 2011-05-03 Qualcomm, Incorporated Techniques for improving amplifier linearity
KR101019716B1 (ko) * 2008-12-29 2011-03-07 한국과학기술원 통합 대역 저잡음 증폭기
KR101037613B1 (ko) * 2008-12-30 2011-05-31 주식회사 파이칩스 저잡음 증폭기
US8031005B2 (en) * 2009-03-23 2011-10-04 Qualcomm, Incorporated Amplifier supporting multiple gain modes
TWI389448B (zh) * 2009-12-23 2013-03-11 Univ Nat Taiwan 可變頻率響應之低雜訊放大器及切換頻率響應之方法
US8310314B2 (en) * 2010-09-06 2012-11-13 Mediatek Inc. Signal amplification circuits for receiving/transmitting signals according to input signal
EP2456068B1 (en) * 2010-11-22 2013-06-19 Telefonaktiebolaget LM Ericsson (publ) Low-noise amplifier with impedance boosting circuit
EP2466746B1 (en) * 2010-12-16 2013-09-18 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Low noise amplifier
GB2481487B (en) * 2011-05-19 2012-08-29 Renesas Mobile Corp Amplifier
US8514021B2 (en) 2011-05-19 2013-08-20 Renesas Mobile Corporation Radio frequency integrated circuit
JP2013115562A (ja) * 2011-11-28 2013-06-10 Sumitomo Electric Ind Ltd トランスインピーダンスアンプ

Also Published As

Publication number Publication date
EP2984752A1 (en) 2016-02-17
KR20150139553A (ko) 2015-12-11
US20140300417A1 (en) 2014-10-09
WO2014165480A1 (en) 2014-10-09
CN105103442A (zh) 2015-11-25
CN105103442B (zh) 2018-10-02
US9124228B2 (en) 2015-09-01
KR101636409B1 (ko) 2016-07-05
JP2016514926A (ja) 2016-05-23

Similar Documents

Publication Publication Date Title
JP5992648B2 (ja) ブーストまたはデブーストされたソースディジェネレーションインダクタンスをもつ増幅器
JP6046279B2 (ja) 複数の出力と構成可能ディジェネレーションインダクタとをもつ増幅器
JP6345760B2 (ja) 誘導性ディジェネレーションと、構成可能利得と、入力整合とをもつ増幅器
JP5908663B1 (ja) 改善された線形性をもつスプリット増幅器
JP5882554B2 (ja) 改善したアイソレーションを有する増幅器
JP6110034B2 (ja) 構成可能な相互結合ソースディジェネレーションインダクタを持つ増幅器
JP6224293B1 (ja) マルチバンド受信機のための２段低雑音増幅器
US20140113578A1 (en) Amplifiers with noise splitting
US9385901B2 (en) Receiver front end architecture for intra band carrier aggregation

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160817

R150 Certificate of patent or registration of utility model

Ref document number: 5992648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees