KR101650120B1 - 실리콘 웨이퍼의 제조방법 - Google Patents

실리콘 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR101650120B1
KR101650120B1 KR1020137023162A KR20137023162A KR101650120B1 KR 101650120 B1 KR101650120 B1 KR 101650120B1 KR 1020137023162 A KR1020137023162 A KR 1020137023162A KR 20137023162 A KR20137023162 A KR 20137023162A KR 101650120 B1 KR101650120 B1 KR 101650120B1
Authority
KR
South Korea
Prior art keywords
polishing
oxide film
silicon wafer
wafer
cloth
Prior art date
Application number
KR1020137023162A
Other languages
English (en)
Other versions
KR20140034151A (ko
Inventor
타쿠야 사사키
히로마사 하시모토
카즈야 사토
아유무 사토
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20140034151A publication Critical patent/KR20140034151A/ko
Application granted granted Critical
Publication of KR101650120B1 publication Critical patent/KR101650120B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은, 원료 실리콘 웨이퍼의 편면에 화학 기상성장법에 의해 산화막을 성장시킨 후에, 산화막 표면측에, 우레탄 수지를 도포 후에 습식 응고시켜 발포시킨 스웨이드계 연마포 또는 부직포에 우레탄 수지를 함침시킨 벨루어계 연마포이면서, 아스카 C 고무경도가 50° 이상 90° 미만인 연마포를 이용하고, 산화막을 성장시키지 않은 표면을 연마하는 측에, 우레탄 단발포체 연마포 또는 부직포에 우레탄 수지를 함침시킨 벨루어계 연마포이면서, 아스카 C 고무경도가 90° 이상인 연마포를 이용하여 원료 실리콘 웨이퍼를 양면연마하는 공정을 갖는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법이다. 이에 따라, 산화막의 스크래치 및 연마량을 억제하여 그 도판트 휘산방지용 보호막으로서의 품질을 유지하면서, 고평탄도를 갖는 실리콘 웨이퍼를 제조할 수 있는 실리콘 웨이퍼의 제조방법이 제공된다.

Description

실리콘 웨이퍼의 제조방법{PROCESS FOR PRODUCING SILICON WAFER}
본 발명은, 에피택셜 실리콘 웨이퍼 제조용의, 편면에 경면연마면을 가지며, 다른 표면에 도판트 휘산방지용 보호막을 가지는 실리콘 웨이퍼를 제조하는 방법에 관한 것이다.
디스크리트 반도체나 바이폴러 IC 등을 제조하는 웨이퍼로서, 반도체 에피택셜 웨이퍼가 그 우수한 특성으로 인해 널리 이용되어 왔다. 또한, 반도체 에피택셜 웨이퍼는, MOS LSI에 대해서도, 소프트 에러나 래치업 특성이 우수하다는 점에서, 마이크로 프로세서 유닛이나 플래시 메모리 디바이스에도 널리 이용되고 있다.
이러한 반도체 에피택셜 웨이퍼는 예를 들면 이하와 같은 방법을 통해 제조된다.
우선, 일반적으로 쵸크랄스키(CZ)법 또는 플로팅존(FZ)법 등에 의해 단결정 잉곳이 제조된다. 이 제조된 단결정 잉곳은, 블록으로 절단되어, 직경을 가지런히 하기 위해 둥글게 가공(원통연삭 공정)이 실시된다. 이 단결정 잉곳 블록으로부터 복수의 웨이퍼가 잘려지고(슬라이스 가공공정), 잘려진 웨이퍼의 주변부의 모서리를 깎기 위해 면취(chamfer, 面取)(베벨링 가공공정)가 실시된다. 여기에, 이 웨이퍼 표면의 요철을 없애, 평탄도를 높이고, 슬라이스시의 가공변형(歪;뒤틀림)을 최소로 하기 위해 기계연삭(래핑(lapping) 가공공정)이 실시된다. 그 후, 기계연삭시에 웨이퍼의 표면층에 형성된 가공변형층이 혼산(mixed acid, 混酸) 에칭 등에 의해 제거된다(에칭공정).
이어서, 오토도핑을 방지하기 위한 보호막(도판트 휘산방지용 보호막)이 적어도 웨이퍼의 이면측에 형성되고, 그 후, 화학적·기계적으로 연마(CMP)를 함으로써 반도체 웨이퍼의 표면을 경면상으로 하기 위한 경면연마(미러폴리쉬 공정)가 실시되고, 이 경면연마된 웨이퍼의 표면에 에피택셜막을 형성하는 공정을 거쳐 반도체 에피택셜 웨이퍼를 제조하고 있다.
여기서 오토도핑에 대해, 설명을 보충한다. 웨이퍼 상에 단결정 박막(에피택셜막)을 기상성장(氣相成長)시키는 에피택셜 공정에 있어서는, 그 웨이퍼는, 통상, 대략 1000~1200℃의 고온에 노출된다. 그때, 그 웨이퍼 중에 포함되어 있던 도판트가 에피택셜막의 형성 공정 중에 휘산되어, 에피택셜막에 취입되는 현상, 이른바 오토도핑 현상이 발생한다.
특히, 종래부터 파워 MOS용 반도체 에피택셜 웨이퍼의 제조에는, 불순물을 고농도로 도프한 P형 혹은 N형 중 어느 하나의 도전형 저저항률의 웨이퍼가 에피택셜막 형성용 기판으로서 이용되는데, 이 경우, 오토도핑의 발생이 현저해진다.
즉, 이러한 고농도로 도프된 웨이퍼를 가열한 경우에, 도판트 휘산방지용 보호막이 웨이퍼에 형성되어 있지 않으면, 웨이퍼에 도프해 있는 보론이나 인, 안티몬, 비소 등의 불순물이 웨이퍼로부터 튀어나와, 에피택셜막으로 들어가는 오토도핑 현상이 발생하므로, 원하는 저항률의 에피택셜막을 얻을 수 없다. 그 결과, 반도체 에피택셜 웨이퍼의 전기특성이 변하고, 이 반도체 에피택셜 웨이퍼를 이용하여 제작한 반도체 소자가 설계한 대로의 특성을 나타내지 않아, 불량이 된다.
이에, 상기한 바와 같이, 오토도핑을 방지하기 위해, 웨이퍼의 이면에 도판트 휘산방지 보호막이 필요해진다. 예를 들어, 직경 300mm 등의 대직경의 웨이퍼인 경우, 특히 고평탄도가 요구되므로, 양면(兩面)연마를 행해 웨이퍼를 고평탄화한 후에 도판트 휘산방지용 보호막으로 하여 산화막을 화학적 기상성장법(CVD) 등에 의해 웨이퍼의 이면측에 형성시킨다.
그 후, 상기한 미러 폴리쉬 공정에서 실리콘 웨이퍼의 표면측, 즉 에피택셜막을 기상성장시키는 측을 편면(片面)연마에 의해 경면연마하는데, CVD에 의한 산화막 형성 공정에 의해 변형 등이 실리콘 표면에 일어나므로, 그 변형 등을 제거하기 위해, 이 편면연마에서 실리콘 표면측을 수 미크론 이상 연마하여 경면으로 마무리할 필요가 있다.
그러나, 이러한 CVD에 의한 산화막 형성 공정에서 발생하는 변형 등을 제거하기 위해 필요한 연마여유(代;)로의 편면연마에 의해 평탄도가 악화된다는 문제가 발생한다. 최근, 보다 고평탄한 웨이퍼의 요구가 강해지고, 이 요구를 만족하기 위해 웨이퍼의 평탄도의 악화를 개선할 필요성이 생겼다.
여기서, 특허문헌 1에는, CVD에 의해 편면에 산화막을 성장시킨 웨이퍼를 양면연마 장치에 의해 연마함으로써 경면과 조면(粗面;거친면)을 가지며, 평탄도가 높은 웨이퍼의 가공을 가능하게 한 반도체 웨이퍼의 제조방법이 개시되어 있다.
일본특허공개 H09-199465호 공보
그러나, 이 방법은 편면을 조면으로 한 고평탄한 웨이퍼를 제조하는 것을 목적으로 하며, 그 양면연마에 의해 산화막은 제거된다. 또한, 이 방법을 이용하여 산화막의 두께 및 양면연마시의 연마여유를 조정하여 산화막이 남도록 해도, 산화막이 연마에 의해 얇아지거나, 산화막 표면에 스크래치(傷)가 발생하여, 도판트 휘산방지용 보호막으로서의 품질을 얻을 수 없다는 문제가 생긴다.
본 발명은 상술한 바와 같은 문제를 감안하여 이루어진 것으로, 산화막의 스크래치 및 연마량을 억제하여 그 도판트 휘산방지용 보호막으로서의 품질을 유지하면서, 고평탄도를 갖는 실리콘 웨이퍼를 제조할 수 있는 실리콘 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에 따르면, 원료 실리콘 웨이퍼의 편면에 화학 기상성장법에 의해 산화막을 성장시킨 후, 이 산화막을 성장시키지 않은 측의 상기 원료 실리콘 웨이퍼의 표면을 연마하여, 경면연마면과 산화막면을 갖는 실리콘 웨이퍼를 제조하는 제조방법에 있어서, 상기 산화막을 성장시킨 후에, 상기 산화막 표면측에, 우레탄 수지를 도포 후에 습식 응고시켜 발포시킨 스웨이드계 연마포 또는 부직포에 우레탄 수지를 함침시킨 벨루어계 연마포이면서, 아스카 C 고무경도가 50° 이상 90° 미만인 연마포를 이용하고, 상기 산화막을 성장시키지 않은 표면을 연마하는 측에, 우레탄 단발포체 연마포 또는 부직포에 우레탄 수지를 함침시킨 벨루어계 연마포이면서, 아스카 C 고무경도가 90° 이상인 연마포를 이용하여 상기 원료 실리콘 웨이퍼를 양면연마하는 공정을 갖는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법이 제공된다.
이러한 제조방법이라면, 양면연마에서, 산화막이 과도하게 연마되지 않으며, 산화막의 스크래치를 억제할 수 있으며, 또한 실리콘 웨이퍼를 고평탄하게 연마 가능하여, 도판트 휘산방지용 보호막으로서의 산화막의 품질을 유지하면서, 고평탄도를 갖는 실리콘 웨이퍼를 제조할 수 있다.
이때, 상기 양면연마하는 공정 후에, 상기 경면연마면을 편면연마 장치를 이용하여 연마할 수 있다.
이렇게 한다면, 실리콘 웨이퍼의 평탄도를 더욱 향상시킬 수 있어, 경면연마면을 고정도(高精度)로 마무리할 수 있다.
또 이때, 상기 원료 실리콘 웨이퍼로서, 저항률이 0.1Ω·cm 이하인 실리콘 웨이퍼를 이용할 수 있다.
이러한, 후공정에서의 에피택셜 웨이퍼 공정에 있어서 오토도핑이 발생하기 쉬운 저저항률의 실리콘 웨이퍼를 이용한 경우여도, 본 발명에 의해 도판트 휘산방지용 보호막으로서의 산화막의 스크래치를 억제하고, 오토도핑을 확실하게 방지할 수 있는 실리콘 웨이퍼를 제조할 수 있다.
또 이때, 상기 산화막 표면측 연마포의 아스카 C 고무경도가 50° 이상 70° 이하인 것이 바람직하다.
이렇게 한다면, 양면연마에서, 산화막의 스크래치를 더 확실하게 억제할 수 있으며, 더 확실하게 고평탄하게 연마할 수 있다.
본 발명에서는, 원료 실리콘 웨이퍼의 편면에 화학 기상성장법에 의해 산화막을 성장시킨 후, 산화막 표면측에, 우레탄 수지를 도포 후에 습식 응고시켜 발포시킨 스웨이드계 연마포 또는 부직포에 우레탄 수지를 함침시킨 벨루어계 연마포이면서, 아스카 C 고무경도가 50° 이상 90° 미만인 연마포를 이용하고, 산화막을 성장시키지 않은 표면을 연마하는 측에, 우레탄 단발포체 연마포 또는 부직포에 우레탄 수지를 함침시킨 벨루어계 연마포이면서, 아스카 C 고무경도가 90° 이상인 연마포를 이용하여 원료 실리콘 웨이퍼를 양면연마하므로, 양면연마에서, 산화막이 과도하게 연마되지 않고, 산화막의 스크래치를 억제할 수 있으며, 또한 실리콘 웨이퍼를 고평탄하게 연마할 수 있어, 도판트 휘산방지용 보호막으로서의 산화막의 품질을 유지하면서, 고평탄도를 갖는 실리콘 웨이퍼를 제조할 수 있다.
도 1은, 본 발명의 실리콘 웨이퍼의 제조방법의 일례를 나타내는 플로우도이다.
도 2는, 본 발명에서 이용할 수 있는 양면연마 장치의 일례를 나타내는 개략도이다.
도 3은, 실시예 1내지 실시예 5, 비교예 1의 산화막의 스크래치의 결과를 나타내는 도면이다.
도 4는, 실시예 6, 비교예 2의 평탄도의 결과를 나타내는 도면이다.
이하, 본 발명에 대하여 실시의 형태를 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.
일반적으로, 반도체 에피택셜 웨이퍼 제조용 실리콘 웨이퍼에는, 오토도핑을 방지하기 위해, 도판트 휘산방지용 보호막으로서의 산화막이 웨이퍼의 이면측에 형성된다. 이 산화막은 CVD에 의해 형성되는데, 이 CVD시에 실리콘 표면에 변형이 발생한다. 이 변형을 제거하기 위해, 에피택셜막을 기상성장시키는 측의 표면을 편측연마에 의해 경면으로 마무리할 때에 연마여유를 수 미크론 이상으로 할 필요가 있다. 그러나, 이러한 연마여유로의 편면연마에 의해 평탄도가 악화된다는 문제가 발생한다.
종래, CVD에 의해 편면에 산화막을 성장시킨 웨이퍼를 양면연마 장치에 의해 연마함으로써 경면과 조면을 가지며, 평탄도가 높은 웨이퍼를 제조하는 반도체 웨이퍼의 제조방법이 알려져 있는데, 이 방법에서는 산화막이 연마에 의해 얇아지거나, 산화막 표면에 스크래치가 발생하여, 도판트 휘산방지용 보호막으로서 기능하지 않게 된다.
이처럼, 종래 방법에서는, 도판트 휘산방지용 산화막의 품질을 유지하면서, 고평탄도를 갖는 웨이퍼를 제조하는 것이 곤란했었다.
이에, 본 발명자들은 이러한 문제를 해결하기 위해 예의 검토를 거듭하였다. 그 결과, 에피택셜막을 기상성장시키는 측의 표면의 경면연마를 양면연마에 의해 행하고, 이때에 상하 연마포의 재질 및 경도를 본 발명에서 규정하는 것으로 함으로써, 산화막의 품질을 유지하면서, 고평탄도를 갖는 웨이퍼를 제조할 수 있는 것을 깨달아, 본 발명을 완성시켰다.
도 1은 본 발명의 실리콘 웨이퍼의 제조방법의 일례를 나타내는 플로우도이다.
우선, 편면에 도판트 휘산방지용 산화막을 성장시킨 원료 실리콘 웨이퍼를 이하와 같이 준비한다. 한편, 산화막을 성장시키기까지의 공정은 원칙적으로 종래와 동일하다. 이하, 원료 실리콘 웨이퍼의 산화막을 형성하는 측의 면을 이면이라 부르고, 산화막이 형성되어 있지 않으며, 경면연마하여 에피택셜막을 형성하는 측의 면을 표면이라 부르기도 한다.
구체적으로는, CZ법 또는 FZ법 등에 의해 실리콘 잉곳을 제조한다. 그리고, 제조한 실리콘 잉곳을, 소정 길이의 블록으로 절단하고, 직경을 가지런하게 하기 위해 둥글게 가공(원통연삭 공정)을 실시한다. 그리고, 실리콘 잉곳으로부터 웨이퍼를 꺼낸다(슬라이스 가공공정: 도 1(a)).
다음에, 잘려진 원료 실리콘 웨이퍼의 주변부의 모서리를 깎기 위해 면취(베벨링 가공공정: 도 1(b))를 행한다. 그리고, 이 실리콘 웨이퍼 표면의 요철을 없애, 평탄도를 높이고, 슬라이스시의 가공변형을 최소로 하기 위한 기계연삭(래핑 가공공정: 도 1(c))을 행하고, 기계연삭시에 웨이퍼의 표면층에 형성된 가공변형층을 혼산 에칭 등에 의해 제거한다(에칭공정: 도 1(d)).
여기서, 웨이퍼의 평탄도를 보다 향상시키기 위해, 후술하는 도판트 휘산방지용 산화막 성장 공정 전, 예를 들면 상기 에칭 공정 후에, 웨이퍼를 양면연마할 수 있다. 특히 직경 300mm 등의 대직경 웨이퍼를 제조하는 경우에는 더 높은 평탄도가 요구되므로, 이러한 양면연마를 행하는 것이 바람직하다. 이 양면연마시에 이용하는 연마포는 특별히 한정되지 않으며, 종래와 동일한 것을 이용할 수 있다.
다음에, 오토도핑을 방지하기 위한 도판트 휘산방지용 산화막을 원료 실리콘 웨이퍼의 이면에 성장시킨다(도판트 휘산방지용 산화막 성장 공정: 도 1(e)). 이 도판트 휘산방지용 산화막을 성장시킴으로써, 예를 들어, 에피택셜막 형성 공정이나, 기타 열처리 공정에 있어서, 웨이퍼에 고농도로 도프된 도판트가 휘산되어, 에피택셜막에 취입되는 것을 강하게 억제할 수 있다.
여기서, 이 도판트 휘산방지용 산화막으로서, 실리콘 산화막을 형성할 수 있다. 실리콘 산화막은 상압 CVD법에 의한 퇴적이나 열산화에 의한 열산화막의 형성 등에 의해 용이하게 형성할 수 있으며, 염가로 제조할 수 있다.
또한, 이 도판트 휘산방지용 산화막의 외주부를 에칭, 또는 기계적 가공으로 제거할 수도 있다.
다음에, 이면측에 산화막을 성장시킨 원료 실리콘 웨이퍼를 양면연마하고, 표면측을 경면연마면으로 한다(양면연마에 의한 경면연마공정: 도 1(f)). 이 양면연마는, 예를 들면 도 2에 나타내는 바와 같은 양면연마 장치를 이용하여 행한다.
도 2에 나타내는 바와 같이, 이 양면연마 장치(10)는 상하방향으로 서로 마주보고(相對向) 마련된 상정반(11; tob board) 및 하정반(12)을 가지고 있다. 상하정반(11, 12)의 대향면측에는, 각각 연마포(21, 22)가 첩부되어 있다. 상하정반(11, 12)은 각각 상하의 정반 회전축(13, 14)에 의해 서로 역방향으로 회전할 수 있도록 되어 있다.
하정반(12)에는 그 중심부에 선 기어(15;sun gear)가 마련되고, 그 주연부에는 환상의 인터널 기어(16;internal gear)가 마련되어 있다. 하정반(12)에 첩부된 연마포(22)의 상면과 상정반(11)에 첩부된 연마포(21)의 하면 사이에 웨이퍼(W)를 유지하기 위한 유지구멍을 갖는 캐리어(17)가 배치된다. 그리고, 선 기어(15) 및 인터널 기어(16)의 작용에 의해 캐리어(17)가 자전 및 공전함으로써, 캐리어(17)의 유지구멍에 유지된 웨이퍼(W)의 표리면이 상하의 연마포(21, 22) 사이에서 슬라이딩 이동하여 연마되도록 되어 있다.
본 발명에서는 이 양면연마시에 이용하는 상하의 연마포로서 각각 이하의 것을 이용한다.
즉, 산화막이 형성된 측(산화막 표면측)에, 우레탄 수지를 도포 후에 습식 응고시켜 발포시킨 스웨이드계 연마포 또는 부직포에 우레탄 수지를 함침시킨 벨루어계 연마포이면서, 아스카 C 고무경도가 50° 이상 90° 미만, 보다 바람직하게는 50° 이상 70° 이하의 연마포를 이용하고, 산화막을 성장시키지 않은 표면을 연마하는 측(경면연마하는 표면측)에, 우레탄 단발포체 연마포 또는 부직포에 우레탄 수지를 함침시킨 벨루어계 연마포이면서, 아스카 C 고무경도가 90° 이상인 연마포를 이용한다.
그리고, 상정반(11)에 복수개 배치되어 있는 연마제 공급구(18)로부터 연마제를 공급하면서 원료 실리콘 웨이퍼(W)를 유지한 캐리어(17)를 자전 및 공전시키고, 다시 상하정반(11, 12)을 회전시키면서 하중을 부여함으로써 원료 실리콘 웨이퍼(W)를 연마한다.
이처럼, 산화막 표면측에 우레탄 수지를 도포 후에 습식 응고시켜 발포시킨 스웨이드계 연마포 또는 부직포에 우레탄 수지를 함침시킨 벨루어계 연마포이면서, 아스카 C 고무경도가 50° 이상 90° 미만인 연마포를 이용한다면, 산화막의 연마가 확실하게 억제되고, 나아가 스크래치의 발생도 효과적으로 억제할 수 있다. 즉, 후공정에서의 에피택셜 공정에 있어서의 오토도핑을 방지하기 위한 도판트 휘산방지용 보호막으로서의 산화막의 품질을 확실하게 확보할 수 있다. 또한, 아스카 C 고무경도가 50° 이상인 것을 이용한다면, 연마포가 과도하게 부드러워져서 웨이퍼의 평탄도에 악영향을 주는 것을 확실하게 방지할 수 있다.
또한, 상기 산화막 표면측의 연마포와 조합(組合)하여, 경면연마하는 표면측에, 우레탄 단발포체 연마포 또는 부직포에 우레탄 수지를 함침시킨 벨루어계 연마포이면서, 아스카 C 고무경도가 90° 이상인 연마포를 이용함으로써, 표면이 경면연마된 고평탄도를 갖는 실리콘 웨이퍼를 얻을 수 있다. 여기서, 경면연마하는 표면측에 이용하는 연마포의 경도의 상한은 특별히 한정되지 않으며, 현상(現狀;현재상태)에서는 95° 정도까지의 경도의 연마포를 입수할 수 있다.
한편, 사용하는 연마제는 특별히 한정되지 않으며, 예를 들어, 콜로이달 실리카 또는 흄드 실리카를 이용할 수 있다.
이때, 양면연마하는 공정 후에, 추가로 웨이퍼의 경면연마면을 편면연마 장치를 이용하여 연마할 수 있다.
이렇게 한다면, 웨이퍼의 경면연마면을 고정도로 마무리할 수 있고, 실리콘 웨이퍼의 평탄도를 더욱 향상시킬 수 있다. 본 발명에 있어서, CVD에 의한 실리콘 표면의 변형은 상기한 양면연마에 의해 이미 제거되어 있으므로, 이 편면연마의 연마여유를 크게 할 필요는 없으며, 편면연마에 의해 평탄도가 악화되는 경우가 없다.
여기서, 이용하는 원료 실리콘 웨이퍼로서, 저항률이 0.1Ω·cm 이하인 실리콘 웨이퍼를 이용할 수 있다.
에피택셜 공정에 있어서의 오토도핑은, 불순물을 고농도로 도프한 저저항률의 웨이퍼를 이용하는 경우에 현저하게 발생하는데, 본 발명에서는, 이러한 저저항률의 실리콘 웨이퍼를 이용하는 경우여도, 확실하게 오토도핑을 방지할 수 있는 도판트 휘산방지용 산화막이 형성된 고평탄도의 실리콘 웨이퍼를 제조할 수 있다.
(실시예)
이하, 본 발명의 실시예 및 비교예를 들어 본 발명을 보다 구체적으로 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.
(실시예 1-5)
도 1에 나타내는 바와 같은 본 발명의 실리콘 웨이퍼의 제조방법에 의해 실리콘 단결정 웨이퍼를 제조하여, 산화막 표면의 스크래치의 발생률을 평가하였다.
우선, CZ법에 의해 실리콘 단결정 잉곳을 인상하고, 슬라이스하여 직경 300mm, 결정방위<100>, 도전형이 P형인 원료 실리콘 단결정 웨이퍼를 600매 준비하였다. 이들 웨이퍼의 에지부를 면취하고, 래핑을 행하고, 래핑에 의한 잔류변형을 제거하기 위해 에칭을 행하였다. 그 후, 보다 고평탄화하기 위해 양면을 경면연마하고, 에지부로부터의 파티클을 저감하기 위해 경면 면취를 행하였다.
다음에, CVD에 의해 원료 실리콘 단결정 웨이퍼의 이면에 산화막을 4000Å 성장시키고, 에지부의 산화막을 에칭에 의해 제거하였다.
그 후, 도 2에 나타내는 바와 같은 양면연마 장치를 이용하여, 원료 실리콘 단결정 웨이퍼를 산화막 표면측을 아래로 하여 유지하고, 양면연마하였다. 여기서, 연마포로서, 경면연마하는 측, 즉, 산화막을 성장시키지 않은 표면을 연마하는 측(상측)에 우레탄 단발포체 연마포이고 아스카 C 고무경도가 90°인 것을 이용하고, 산화막 표면측(하측)에, 스웨이드계 연마포이고 아스카 C 고무경도가 85°(실시예 1), 80°(실시예 2), 70°(실시예 3), 65°(실시예 4), 50°(실시예 5)인 것을 이용하였다. 이 양면연마를 각각 100매의 상기 원료 실리콘 단결정 웨이퍼에 대해 행하였다.
이하에 양면연마 조건을 나타낸다. 한편, 연마여유는 경면연마하는 측의 실리콘 단결정 표면에 대한 값이며, CVD에 의한 산화막 형성 공정에서 실리콘 단결정 표면에 발생한 변형을 제거하기 위해 4μm로 설정하였다. 또한, 이하의 연마 조건에서는, 어떠한 실시예의 경우에도 실리콘 단결정 표면의 연마 레이트가 0.1μm/min인 것을 사전에 확인하고, 연마시간을 40분으로 설정하였다.
원료 웨이퍼: P형, 결정방위<100>, 직경 300mm
상측 연마포: 우레탄 단발포체, 아스카 C 고무경도 90°
하측 연마포: 스웨이드계 연마포, 아스카 C 고무경도 85°~50°
연마제: 콜로이달 실리카 연마제
연마하중: 100g/cm2
연마시간: 40분
연마여유: 4μm
이 양면연마 후에, 다시 편면연마 장치를 이용하여 실리콘 단결정 웨이퍼의 경면연마면을 연마여유 1μm로 마무리 연마하였다.
그리고, 이 실리콘 단결정 웨이퍼의 산화막 상의 스크래치의 발생률을, 형광등 밑에서 육안으로 스크래치의 유무를 검사하여 평가하였다.
그 결과를 도 3에 나타낸다. 여기서, 도 3에서의 스크래치의 발생률의 값은, 후술하는 비교예 1의 스크래치의 발생률을 1로 한 경우의 수치를 나타내고 있다. 도 3에 나타내는 바와 같이, 연마포의 경도와 스크래치의 발생률에는 상관이 있으며, 연마포의 경도가 낮을수록 스크래치가 적어지고 있다. 그리고, 비교예 1의 결과와 비교할 때 대폭 스크래치가 억제되고 있으며, 특히 아스카 C 고무경도가 70° 이하인 경우에는 비교예 1의 1/10 이하까지 스크래치가 저감되고 있다.
또한, 산화막 두께의 감소량을 평가한 결과, 어떠한 실시예의 경우에도 그 감소량이 30nm 정도로, 산화막은 거의 연마되어 있지 않았다.
이처럼, 본 발명의 실리콘 웨이퍼의 제조방법은, 산화막의 스크래치 및 연마량을 억제하여 그 도판트 휘산방지용 보호막으로서의 품질을 지킬 수 있는 것이 확인되었다.
(실시예 6)
경면연마하는 측(상측)의 연마포의 아스카 C경도를 95°로 한 것을 제외하고는 실시예 3과 동일한 조건(하측의 연마포의 아스카 C 고무경도가 70°)으로 300매의 실리콘 단결정 웨이퍼를 제조하고, 그 평탄도를 평가하였다.
한편, 평탄도로서, ADE사제의 AFS 장치를 이용하여 SFQR(MAX)을 측정하고, 사이트 사이즈가 26mm×8mm이며 외주 2mm를 제외한 값으로 하였다.
그 결과를 실시예 3에서 얻어진 것의 값과 함께 도 4에 나타낸다. 도 4에 나타내는 바와 같이, SFQR(MAX)의 평균값은, 아스카 C 고무경도가 90°인 경우(실시예 3)에는 50nm, 아스카 C 고무경도가 95°인 경우(실시예 6)에는 45nm로 고평탄하여, 후술하는 비교예 2, 3의 결과와 비교할 때 대폭 개선되어 있었다.
이처럼, 본 발명의 실리콘 웨이퍼의 제조방법은, 고평탄도를 갖는 실리콘 웨이퍼를 제조할 수 있음이 확인되었다.
(비교예 1)
산화막 표면측에 사용한 스웨이드계 연마포의 아스카 C 고무경도를 90°로 한 것을 제외하고는, 실시예 1과 동일한 조건으로 실리콘 단결정 웨이퍼를 제조하여, 실시예 1과 동일하게 평가하였다.
그 결과를 도 3에 나타낸다. 도 3에 나타내는 바와 같이, 스크래치의 발생률은 어떤 실시예와 비교하더라도 대폭 악화되어 있었다.
(비교예 2)
경면연마하는 측(상측)의 연마포의 아스카 C 고무경도를 60°, 70°, 80°, 85°로 한 것을 제외하고는 실시예 6과 동일한 조건으로 300매의 실리콘 단결정 웨이퍼를 제조하고, 그 평탄도를 평가하였다.
그 결과를 도 4에 나타낸다. 도 4에 나타내는 바와 같이, SFQR(MAX)의 평균값은 실시예 6의 결과와 비교할 때 대폭 악화되어 있었다.
이 점으로부터, 경면연마하는 측에 이용하는 연마포의 아스카 C 경도는 90° 이상일 필요가 있음이 확인되었다.
(비교예 3)
CVD에 의한 실리콘 단결정 웨이퍼의 이면으로의 산화막의 형성 및 에지부의 산화막의 제거까지의 공정을, 실시예와 동일한 조건으로 행하고, 그 후, 본 발명의 양면연마를 하지 않고, 실리콘 단결정 웨이퍼의 산화막을 성장시키지 않은 경면연마하는 측의 표면을 편면연마 장치를 이용하여 경면연마하여, 실시예 6과 동일하게 평가하였다. 한편, CVD에 의한 산화막 형성 공정에서 단결정 실리콘 표면에 발생한 변형을 제거하기 위해, 연마여유를 5μm로 설정하였다.
여기서, 연마 조건을 이하에 나타낸다.
원료 웨이퍼: P형, 결정방위<100>, 직경 300mm
연마헤드: 진공흡착식
연마포: 우레탄 단발포체, 아스카 C 경도 90°
연마제: 콜로이달 실리카 연마제
연마하중: 250g/cm2
연마시간: 6분
연마여유: 5μm
그 결과, SFQR(MAX)의 평균값은 100nm로 실시예 6과 비교할 때 악화되어 있었다.
이처럼, 실리콘 단결정 웨이퍼의 경면연마를 편면연마 장치를 이용하여 상기한 바와 같은 CVD에 의한 산화막 형성 공정에서 단결정 실리콘 표면에 발생한 변형을 제거하기 위해 필요한 연마여유로 연마하면, 평탄도가 악화되어, 원하는 고평탄도의 실리콘 웨이퍼를 제조할 수 없다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시일 뿐으로, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 나타내는 것이라면, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (5)

  1. 원료 실리콘 웨이퍼의 편면에 화학 기상성장법에 의해 산화막을 성장시킨 후, 이 산화막을 성장시키지 않은 측의 상기 원료 실리콘 웨이퍼의 표면을 연마하여, 경면연마면과 산화막면을 갖는 실리콘 웨이퍼를 제조하는 제조방법에 있어서,
    상기 산화막을 성장시킨 후에, 상기 산화막 표면측에, 우레탄 수지를 도포 후에 습식 응고시켜 발포시킨 스웨이드계 연마포 또는 부직포에 우레탄 수지를 함침시킨 벨루어계 연마포이면서, 아스카 C 고무경도가 50° 이상 90° 미만인 연마포를 이용하고, 상기 산화막을 성장시키지 않은 표면을 연마하는 측에, 우레탄 단발포체 연마포 또는 부직포에 우레탄 수지를 함침시킨 벨루어계 연마포이면서, 아스카 C 고무경도가 90° 이상인 연마포를 이용하여 상기 원료 실리콘 웨이퍼를 양면연마하는 공정을 갖는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  2. 제1항에 있어서,
    상기 양면연마하는 공정 후에, 상기 경면연마면을 편면연마 장치를 이용하여 연마하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  3. 제1항에 있어서,
    상기 원료 실리콘 웨이퍼로서, 저항률이 0.1Ω·cm 이하인 실리콘 웨이퍼를 이용하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  4. 제2항에 있어서,
    상기 원료 실리콘 웨이퍼로서, 저항률이 0.1Ω·cm 이하인 실리콘 웨이퍼를 이용하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 산화막 표면측 연마포의 아스카 C 고무경도가 50° 이상 70° 이하인 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
KR1020137023162A 2011-03-07 2012-02-09 실리콘 웨이퍼의 제조방법 KR101650120B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-048852 2011-03-07
JP2011048852A JP5479390B2 (ja) 2011-03-07 2011-03-07 シリコンウェーハの製造方法
PCT/JP2012/000856 WO2012120785A1 (ja) 2011-03-07 2012-02-09 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20140034151A KR20140034151A (ko) 2014-03-19
KR101650120B1 true KR101650120B1 (ko) 2016-08-23

Family

ID=46797762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137023162A KR101650120B1 (ko) 2011-03-07 2012-02-09 실리콘 웨이퍼의 제조방법

Country Status (8)

Country Link
US (1) US9425056B2 (ko)
JP (1) JP5479390B2 (ko)
KR (1) KR101650120B1 (ko)
CN (1) CN103415913B (ko)
DE (1) DE112012000788T5 (ko)
SG (1) SG192665A1 (ko)
TW (1) TWI478228B (ko)
WO (1) WO2012120785A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013204839A1 (de) 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
JP6232754B2 (ja) * 2013-06-04 2017-11-22 株式会社Sumco 貼合せｓｏｉウェーハの製造方法
JP5967040B2 (ja) * 2013-09-11 2016-08-10 信越半導体株式会社 鏡面研磨ウェーハの製造方法
JP6244962B2 (ja) * 2014-02-17 2017-12-13 株式会社Sumco 半導体ウェーハの製造方法
MY186276A (en) * 2015-05-13 2021-07-02 Shinetsu Chemical Co Method for producing substrates
DE102018202059A1 (de) * 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US11145556B2 (en) * 2019-11-21 2021-10-12 Carl Zeiss Smt Gmbh Method and device for inspection of semiconductor samples
CN115446726A (zh) * 2022-08-03 2022-12-09 天津中环领先材料技术有限公司 一种提高硅片平整度的抛光方法
TWI832570B (zh) * 2022-11-21 2024-02-11 力晶積成電子製造股份有限公司 減少化學機械研磨中微刮痕缺陷的半導體製程

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030181141A1 (en) 2000-05-31 2003-09-25 Toru Taniguchi Method of polishing semiconductor wafers by using double-sided polisher
JP2004356336A (ja) 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5643405A (en) * 1995-07-31 1997-07-01 Motorola, Inc. Method for polishing a semiconductor substrate
JP3379097B2 (ja) 1995-11-27 2003-02-17 信越半導体株式会社 両面研磨装置及び方法
JP3473654B2 (ja) * 1996-01-23 2003-12-08 信越半導体株式会社 半導体鏡面ウェーハの製造方法
JP3131968B2 (ja) * 1998-11-09 2001-02-05 住友金属工業株式会社 半導体シリコンウェーハの製造方法
JP3329288B2 (ja) 1998-11-26 2002-09-30 信越半導体株式会社 半導体ウエーハおよびその製造方法
JP2001113459A (ja) * 1999-10-14 2001-04-24 Toshiba Ceramics Co Ltd 保護膜付半導体基板の研磨方法
JP2001232561A (ja) * 1999-12-16 2001-08-28 Mitsubishi Materials Silicon Corp 両面研磨装置を用いた半導体ウェーハの研磨方法
WO2001082354A1 (fr) 2000-04-24 2001-11-01 Sumitomo Mitsubishi Silicon Corporation Procédé de fabrication d'une plaquette de semi-conducteur
DE60118690T2 (de) * 2000-11-15 2006-11-09 Canon K.K. Bilderzeugungsverfahren und Bilderzeugungsvorrichtung
TWI222390B (en) * 2001-11-13 2004-10-21 Toyo Boseki Polishing pad and its production method
KR100877385B1 (ko) 2001-11-13 2009-01-07 도요 고무 고교 가부시키가이샤 연마 패드 및 그 제조 방법
KR100835006B1 (ko) * 2001-12-27 2008-06-04 엘지디스플레이 주식회사 터치패널 일체형 액정패널의 출하용 매거진
JP2005005315A (ja) * 2003-06-09 2005-01-06 Shin Etsu Handotai Co Ltd ウエーハの研磨方法
JP4748968B2 (ja) 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
JP2006190703A (ja) * 2004-12-28 2006-07-20 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
DE102006032455A1 (de) 2006-07-13 2008-04-10 Siltronic Ag Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben sowie Halbleierscheibe mit hervorragender Ebenheit
KR100925359B1 (ko) 2006-09-06 2009-11-09 가부시키가이샤 섬코 에피택셜 웨이퍼 및 그 제조 방법
US9190096B2 (en) * 2008-10-17 2015-11-17 Hoya Corporation Method for producing glass substrate and method for producing magnetic recording medium
DE102009038942B4 (de) * 2008-10-22 2022-06-23 Peter Wolters Gmbh Vorrichtung zur beidseitigen Bearbeitung von flachen Werkstücken sowie Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung mehrerer Halbleiterscheiben
JP5663296B2 (ja) * 2010-06-04 2015-02-04 京セラドキュメントソリューションズ株式会社 画像形成装置
JP5896665B2 (ja) * 2011-09-20 2016-03-30 キヤノン株式会社 電気機械変換装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030181141A1 (en) 2000-05-31 2003-09-25 Toru Taniguchi Method of polishing semiconductor wafers by using double-sided polisher
JP2004356336A (ja) 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法

Also Published As

Publication number Publication date
US20130316521A1 (en) 2013-11-28
JP5479390B2 (ja) 2014-04-23
CN103415913A (zh) 2013-11-27
WO2012120785A1 (ja) 2012-09-13
KR20140034151A (ko) 2014-03-19
SG192665A1 (en) 2013-09-30
TW201246347A (en) 2012-11-16
CN103415913B (zh) 2016-03-30
JP2012186338A (ja) 2012-09-27
US9425056B2 (en) 2016-08-23
DE112012000788T5 (de) 2013-11-14
TWI478228B (zh) 2015-03-21

Similar Documents

Publication Publication Date Title
KR101650120B1 (ko) 실리콘 웨이퍼의 제조방법
TWI471911B (zh) 製造磊晶晶圓的方法以及磊晶晶圓
US9396945B2 (en) Method for producing SiC substrate
CN107112201B (zh) 磷化铟衬底、检查磷化铟衬底的方法和制造磷化铟衬底的方法
TWI430352B (zh) 製造經磊晶塗覆的半導體晶圓的方法
JP5757088B2 (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ
JP2012043892A (ja) シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
KR102165589B1 (ko) 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼
JP2017037922A (ja) 半導体ウェーハの製造方法
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
WO2010016510A1 (ja) 半導体ウェーハの製造方法
JP2012174935A (ja) エピタキシャルウェーハの製造方法
WO2011007494A1 (ja) 半導体エピタキシャルウエーハの製造方法及び半導体エピタキシャルウエーハ
JP5287982B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2007214368A (ja) Ｍｏｖｐｅ用化合物半導体ウェハ、その製造方法及びｍｏｖｐｅ用化合物半導体エピタキシャルウェハの製造方法
US20150011079A1 (en) Method for manufacturing silicon epitaxial wafer
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
KR101581469B1 (ko) 웨이퍼 연마방법
JP2000150433A (ja) 半導体シリコンウェーハの製造方法
JP2008034608A (ja) シリコンウェーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant