KR101626998B1

KR101626998B1 - 전자회로 및 ｉｃ 태그

Info

Publication number: KR101626998B1
Application number: KR1020107028784A
Authority: KR
Inventors: 타이가 마츠시타; 카츠미 카타쿠라
Original assignee: 린텍 가부시키가이샤
Priority date: 2008-07-09
Filing date: 2009-06-29
Publication date: 2016-06-03
Also published as: JP2010020472A; US8292188B2; US20110121085A1; JP5248224B2; KR20110031290A; WO2010004943A1

Abstract

본 발명은, 회로선과 해당 회로선에 접속되어 있는 단자부로 이루어지고, 상기 단자부가 상기 회로선과 접속하고 있는 접속점에서, 회로선과 단자부의 접속점으로부터 멀어짐에 따라서 단자부의 평면폭이 연속적 또는 단속적으로 증가하고 있는 평면폭 점증부를 구비한 내절곡강도구조를 지니는 전자회로를 제공한다. 본 발명의 전자회로 및 그 전자회로를 내장한 IC 태그는 내절곡성이 우수하여, 꺾어 구부려도, 파단되기 어려운 전자회로로 할 수 있다.

Description

전자회로 및 ＩＣ 태그{ELECTRONIC CIRCUIT AND IC TAG}

본 발명은, 개인인증, 상품관리, 물류 등에 사용되는 비접촉 IC 태그 및 그 IC 태그에 내장할 수 있는 전자회로의 구조에 관한 것이다.

최근, 개인인증을 행하는 데 비접촉 IC 태그가 이용되거나, 상품, 저장물, 짐 등의 물품에 비접촉 IC 태그를 붙이고, 물품을 관리하는 것이 행해지고 있다. 예를 들어, 물품에 제조조건, 구입상황, 가격정보, 사용상황 등의 정보가 기록된 IC 태그를 붙이고, 필요에 따라서 질문기(interrogator) 등에 의해, 기록 정보를 확인해서, 관리하는 것이 행해지고 있다.

비접촉 IC 태그 등에 내장되어 있는 전자회로는, 코일 안테나를 형성하는 회로선과, IC 칩이나 점퍼 선과 접속시키기 위한 평면 형상의 베타면(べタ面)으로 구성되어 있는 단자부로 이루어진다. 이 단자부의 전체 면은, IC 칩이나 점퍼 선과의 접속 시의 위치 어긋남을 고려해서, 접속 신뢰성을 향상시키기 위해서, 회로선보다도 큰 면적으로 하는 것이 일반적이다.

그러나, 접속한 회로선의 선폭과, 단자부의 평면 형상 베타면의 크기에 큰 차이가 있으면(예를 들어, 특허문헌 1 참조), 전자회로를 구부렸을 때 회로선과 단자부의 접속점의 부근에 그 응력이 집중하여, 단선되는 일이 있다.

예를 들어, 도 2에 나타낸 바와 같이, 회로선(1)과 단자부(3)가 접속점(5)에서 접속되어, 단자부(3)의 측면 가장자리부의 형상이 직선이며, 그 단자부(3)의 측면 가장자리부와 회로선(1)의 각도(θ)가 크다면, 회로선(1)의 단변 방향을 따라서 전자회로를 구부렸을 경우, 접속점(5) 부근에 그 응력이 집중되어, 회로선이 꺾여서, 단선되는 일이 있다.

전자회로의 회로선이 단선되면, IC 태그의 기능은 손실되어 버려져서, 기록 정보를 확인하여, 관리할 수 없게 된다.

JP

2004-227273

A

본 발명은, 내절곡성이 우수하여, 구부려도, 파단되기 어려운 전자회로 및 그 전자회로를 내장한 IC 태그를 제공하는 것을 목적으로 한다.

본 발명자는, 상기 과제를 해결하기 위해서 예의 검토한 결과, 회로선과 해당 회로선에 접속되어 있는 단자부로 이루어진 전자회로에 있어서, 상기 단자부가 상기 회로선과 접속하고 있는 접속점에서 내절곡강도구조를 설치함으로써, 상기 과제를 해결할 수 있는 것을 발견하고, 본 발명을 완성하기에 이르렀다.

즉, 본 발명은, 회로선과 해당 회로선에 접속되어 있는 단자부로 이루어지고, 상기 단자부가 상기 회로선과 접속하고 있는 접속점에서 내절곡강도구조를 지니는 것을 특징으로 하는 전자회로를 제공하는 것이다.

또, 본 발명은, 상기 전자회로에 있어서, 단자부의 내절곡강도구조가 회로선과 단자부의 접속점으로부터 멀어짐에 따라서 단자부의 평면폭이 연속적 또는 단속적으로 증가하고 있는 평면폭 점증부를 지니는 것인 전자회로를 제공하는 것이다.

또한, 본 발명은, 상기 전자회로에 있어서, 단자부의 접속점에 연결되는 평면폭 점증부의 측면 가장자리부의 적어도 한쪽이 곡선 형상인 전자회로를 제공하는 것이다.

또, 본 발명은, 상기 전자회로에 있어서, 상기 단자부가 IC 칩 실장 단자부, 점퍼 단자부 또는 쓰루홀(through-hole) 단자부 중 어느 하나로부터 선택된 것인 전자회로를 제공하는 것이다.

또한, 본 발명은 상기 전자회로에 IC 칩을 접속하고 있는 것을 특징으로 하는 IC 인렛(IC inlet)을 제공하는 것이다.

또, 본 발명은, 상기 IC 인렛의 IC 칩을 피복하도록, 보호층이 적층되어 있는 것을 특징으로 하는 IC 태그를 제공하는 것이다.

본 발명의 전자회로 및 IC 태그는, 내절곡성이 우수하여, 구부려도, 회로선이 파단되기 어렵다.

도 1은 본 발명의 전자회로의 일례의 평면도;
도 2는 종래 기술의 전자회로의 일례의 평면도;
도 3은 본 발명의 전자회로의 일례에 있어서의 회로선과 단자부의 접속 상태를 나타낸 평면도;
도 4는 본 발명의 전자회로의 일례에 있어서의 회로선과 단자부의 접속 상태를 나타낸 평면도;
도 5는 본 발명의 전자회로의 다른 일례에 있어서의 회로선과 단자부의 접속 상태를 나타낸 평면도;
도 6은 본 발명의 전자회로의 일례에 점퍼 선을 배치하고, IC 칩을 실장한 IC 인렛의 평면도;
도 7은 본 발명의 전자회로의 일례에 점퍼 선을 배치한 단면도;
도 8은 본 발명의 전자회로의 일례에 쓰루홀을 형성한 단면도;
도 9는 본 발명의 IC 태그의 일례의 보호 시트를 적층한 단면도;
도 10은 굽힘 시험에 이용하는 본 발명의 IC 태그의 테스트용의 긴 시트의 평면도이고, (a)는 폴리에틸렌테레프탈레이트 필름에 IC 태그가 장변 방향으로 나열되어서 점착제층에서 첩부된 테스트용의 긴 시트의 평면도이며, (b)는 폴리에틸렌테레프탈레이트 필름에 IC 태그가 단변 방향으로 나열되어서 점착제층에서 첩부된 테스트용의 긴 시트의 평면도;
도 11은 굽힘 시험을 설명하기 위한 측면도.

본 발명의 전자회로를 도면에 의거하여 설명한다. 도 1에는 본 발명의 전자회로의 일례의 개략적인 평면도가 도시되어 있다.

도 1은 (비접촉) IC 태그를 제조하기 위한 전자회로의 일례이며, 이 전자회로는 회로선(1)과 해당 회로선(1)에 접속되어 있는 단자부(2) 및 단자부(3), 또한 단자부(3)와 간격을 두고 배치되어 있는 단자부(4)로 이루어진다.

단자부(2)는 회로선(1)의 가장 안쪽의 말단에 접속되어 있고, 점퍼 선의 일단부를 접속하기 위한 점퍼 단자부이다. 단자부(3)는 회로선(1)의 가장 바깥쪽의 말단에 접속되어 있고, IC 칩의 일단부를 실장하기 위한 IC 칩 실장 단자부이다. 단자부(4)는 단자부(3)와 함께 IC 칩 실장 단자부를 형성하고, 회로선과는 접속하지 않고 있는 단자이다.

회로선 및 단자부는 도전성 재료로 구성되어 있다. 도전성 재료로서는, 예를 들어, 금속박, 증착막, 스퍼터링에 의한 박막 등의 금속 단체 등을 들 수 있다. 금속단체로서는 금, 은, 니켈, 구리, 알루미늄 등을 사용할 수 있다. 또, 그 밖의 도전성 재료로서는, 금, 은, 니켈, 구리 등의 금속의 입자를 바인더 또는 용매에 분산시킨 도전성 페이스트, 도전성 잉크를 사용할 수 있다.

금속입자의 평균 입자 직경은 0.001 내지 15㎛가 바람직하고, 0.001 내지 10㎛가 특히 바람직하다. 바인더로서는, 예를 들어, 폴리에스터 수지, 폴리우레탄 수지, 에폭시 수지, 페놀수지 등을 들 수 있다.

용매로서는, 헥산올, 헵탄올, 옥탄올, 사이클로헥산올 등의 알코올; 헥산, 헵탄, 옥탄, 트라이메틸펜탄 등의 장쇄 알칸; 사이클로헥산, 사이클로헵탄 등의 환상 알칸; 벤젠, 톨루엔, 자일렌, 트라이메틸벤젠 등의 방향족 탄화수소; 아세톤; 물 등을 예시할 수 있다. 이들 용매는 1종만을 사용해도 되지만, 2종 이상의 여러 종을 선택해서 혼합 용매로서 사용해도 된다.

전자회로의 형상은, 예를 들어, 도 1에 나타낸 형상의 것을 들 수 있다. 도 1에는, 1개의 도전성 재료로 이루어진 회로선(1)이 장방형상의 기재 시트(21)의 외주로부터 안쪽을 향해서 7중의 나선 환상으로 소정 간격을 두고 배치되어서 안테나로서 기능하는 전자회로를 형성하고 있다. 전자회로는, 도 1과 같이 7중의 나선 환상으로 배치되어 있어도 되지만, 1 내지 6중의 나선 환상이어도 되고, 8중 이상의 나선 환상이어도 된다. 또, 전자회로의 형상은, 도 1에 나타낸 바와 같은 사각형의 나선 환상이 아니어도 되고, 예를 들어, 사각형 이외의 다각형의 나선 환상, 원형의 나선 환상, 타원형 등의 나선 환상의 어느 쪽의 형상이어도 된다. 또한, 전자회로는 환상으로 감긴 형상이 아니어도 되고, 1개의 직선 형상 또는 곡선 형상의 중간부에 단선 개소가 있어, 이 단선 장소에 1조의 IC 칩 실장 단자부를 가지는 바와 같은 형상이어도 된다. 즉, 전자회로의 형상은, 전파의 공진 주파수에 적합한 임의의 형상을 선택하면 된다.

또한, 도 6에 있어서, IC 칩(6)은 전자회로의 나선 환상의 바깥쪽에 설치되어 있지만, 나선 환상의 전자회로의 안쪽에 설치해도 되고, 나선 환상의 전자회로의 도중에 설치해도 되며, 전자회로의 상부에 설치해도 된다. IC 칩(6)을 전자회로의 나선 환상의 안쪽에 형성할 경우, 단자부(2)를 바깥쪽에 설치하고, 단자부(3) 및 단자부(4)를 안쪽에 설치하면 된다.

본 발명의 전자회로는 단자부가 회로선과 접속하고 있는 접속점에서 내절곡강도구조를 지니는 것을 특징으로 한다.

단자부의 내절곡강도구조로서는, 회로선과 단자부의 접속점으로부터 멀어짐에 따라서 단자부의 평면폭이 연속적 또는 단속적으로 증가하고 있는 평면폭 점증부를 지니는 것을 들 수 있다.

평면폭 점증부는, 단자부의 전체여도 되고, 단자부의 일부에 포함되어 있는 것이어도 되지만, 접속점 직후로부터 평면폭 점증부인 것이 바람직하다.

단자부의 평면폭이란, 평면형상의 단자부의 폭방향의 길이이며, 구체적으로는, 회로선의 접선에 직각 방향인 단자부의 길이를 의미한다.

또, 평면폭 점증부는, 단자부의 평면폭의 증가율이 상기 접속점으로부터 멀어짐에 따라서 연속적 또는 단속적으로 커지고 있는 것이 바람직하다. 여기서, 단자부의 평면폭의 증가율은 단위길이당의 증가한 평면폭의 길이로서 나타낼 수 있다.

평면폭 점증부의 바람직한 것으로서는, 평면폭 점증부의 측면 가장자리부의 적어도 한쪽이 오목형의 곡선 형상인 것을 들 수 있다.

예를 들어, 도 3에 나타낸 바와 같이, 회로선(1)에 접속점(5)에서 접속하고 있는 단자부(3)는 접속점(5)에 접속하고 있는 평면폭 점증부(11)를 지니고 있고, 그 평면폭 점증부(11)의 폭방향의 한쪽 측면 가장자리부(10)는 접속점(5)에 있어서의 회로선(1)의 접선 상에 있어, 직선형상으로 되어 있으며, 평면폭 점증부(11)의 폭방향의 다른 쪽의 측면 가장자리부(9)는 오목형의 곡선 형상으로 되어 있다.

도 3에 있어서는, 평면폭 점증부(11)는, 회로선과 단자부의 접속점으로부터 멀어짐에 따라서 단자부의 평면폭이 연속적으로 증가하고 있지만, 상기 평면폭은 단속적으로 증가해도 된다. 여기에서, 단속적이란, 평면폭이 연속적으로 커지는 부분과, 그렇지 않은 부분이 반복되는 상태를 하고, 예를 들어, 평면폭이 연속적으로 커지는 부분과 평면폭이 일정한 부분이 반복하여 존재하는 상태를 들 수 있다. 본 발명에 있어서는, 평면폭 점증부에 있어서의 단자부의 평면폭은, 회로선과 단자부의 접속점으로부터 멀어짐에 따라서 연속적으로 증가하고 있는 것이 바람직하다.

도 3에 있어서, 오목형의 곡선 형상인 측면 가장자리부(9)의 A점에 있어서의 단자부의 평면폭은 d이며, 회로선의 접선의 단위길이를 a라고 하면, A점에서부터 단위길이 a만큼 접속점(5)에 근접했을 때의 오목형의 곡선 형상의 B점에서부터의 증가폭은 b이다. 마찬가지로 해서, B점의 증가폭은 b'로 된다. 도 3에 있어서는, A점의 증가폭 b는 B점의 증가폭 b'보다도 커지고 있지만, A점의 증가폭 b가 B점의 증가폭 b'보다 작아도 된다. 또한, 단위길이 a는 임의로 설정할 수 있으며, 예를 들어, 0.01 내지 10㎜ 사이의 임의의 길이로 설정할 수 있다.

도 3에 있어서는, A점 및 B점을 측면 가장자리부(9)의 어느 지점에 있어서도, 평면폭 점증부(11)에 있어서의 단자부의 평면폭의 증가율은 상기 접속점(5)으로부터 멀어짐에 따라서 연속적으로 커지고 있다.

또, 도 3에 있어서는, 평면폭 점증부(11)의 측면 가장자리부(9)만이 오목형의 곡선 형상이지만, 평면폭 점증부(11)의 측면 가장자리부(10)도 오목형의 곡선 형상이어도 되고, 또한, 평면폭 점증부(11)의 측면 가장자리부(10)는 회로선과 단자부의 접속점에서의 회로선의 접선으로부터 내측 방향 또는 외측 방향으로 벗어난 직선 또는 곡선이어도 된다.

또한, 평면폭 점증부에 있어서의 단자부의 평면폭의 증가율은, 평면폭 점증부의 측면 가장자리부 형상인 오목형의 곡선의 접선과, 회로선으로부터 연장된 직선의 끼인각으로 나타낼 수 있다.

예를 들어, 도 4에 나타낸 바와 같이, 오목형의 곡선 형상인 측면 가장자리부(9)의 A점에 있어서의 오목형의 곡선의 접선 E와, 회로선으로부터 연장된 직선의 끼인각(θ)은, A점보다도 접속점(5)에 가까운 B점에 있어서의 오목형의 곡선의 접선 F와 회로선에서 연장된 직선의 끼인각(θ')보다도 커지고 있다.

도 4에 있어서는, A점 및 B점을 측면 가장자리부(9)의 어느 지점에 있어서도, 단자부의 평면폭의 증가율은, 상기 접속점으로부터 멀어짐에 따라서 연속적으로 커지고 있다.

오목형의 곡선이 원의 일부의 원호일 경우의 곡률은, 특별히 한정되는 것은 아니지만, 반경 R로 표시한 경우, 1㎜ 내지 20㎜인 것이 바람직하고, 1.5 내지 15㎜인 것이 보다 바람직하며, 2 내지 10㎜인 것이 더욱 바람직하다.

측면 가장자리부(9)는, 전체가 오목형의 곡선 형상 또는 직선 형상이어도 되고, 일부에 직선형상인 것을 포함해도 된다.

측면 가장자리부(9)가 접속점(5)의 직후로부터 오목형의 곡선 형상인 경우에는, 단자부의 평면폭의 증가율은, 상기 접속점에서 멀어짐에 따라서 연속적으로 커지지만, 접속점(5)의 직후의 측면 가장자리부(9)가 직선이며, 그 후 오목형의 곡선 형상인 경우에는, 단자부의 평면폭의 증가율은, 직선 부분에서는 일정하고, 오목형의 곡선 형상 부분에서 상기 접속점으로부터 멀어짐에 따라서 연속적으로 커진다.

어느 쪽의 경우도, 접속점(5)의 직후의 접선의 각도(θ)는 작은 것이 바람직하며, 35도 이하가 보다 바람직하고, 20도 이하가 더욱 바람직하며, 10도 이하가 특히 바람직하다.

또, 평면폭 점증부(11)는, 접속점에서의 회로선의 접선방향으로, 접속점으로부터 3㎜ 이상은 설치하는 것이 바람직하고, 5㎜ 이상은 설치하는 것이 보다 바람직하다.

또한, 평면폭 점증부에 있어서의 단자부의 평면폭의 증가율은, 상기 접속점으로부터 멀어짐에 따라서 연속적으로 커져도 되고, 단속적으로 커져도 된다. 여기서, 단속적이란, 증가율이 연속적으로 커지는 부분과, 그렇지 않은 부분이 반복되는 상태를 의미하고, 예를 들어, 증가율이 연속적으로 커지는 부분과 증가율이 일정한 부분이 반복하여 존재하는 상태를 들 수 있다. 또, 단자부의 평면폭의 증가율이 접속점으로부터 멀어짐에 따라서 단속적으로 커질 경우, 접속점 직후에 증가율이 일정한 부분이 마련되어도 되고, 접속점 직후에 증가율이 연속적으로 커지는 부분이 마련되어도 된다.

평면폭 점증부에 있어서의 단자부의 평면폭의 증가율이 접속점으로부터 멀어짐에 따라서 단속적으로 커질 경우의 바람직한 예로서는, 도 5에 나타낸 것을 들 수 있다.

도 5에 있어서는, 회로선(1)에 접속점(5)에서 접속하고 있는 단자부(3)는, 접속점(5)에 접속하고 있는 평면폭 점증부(11)를 지니고 있고, 그 평면폭 점증부(11)의 폭방향의 한쪽 측면 가장자리부(10)는 접속점(5)에 있어서의 회로선(1)의 연장 직선 상에 있어, 직선 형상으로 되어 있으며, 평면폭 점증부(11)의 폭방향의 다른 쪽 측면 가장자리부(9)는, 경사가 다른 복수의 직선이, 경사가 작은 것으로부터 경사가 큰 것으로 순차 연결한 형상으로 되어 있어, 꺾인 선 형상으로 되어 있다.

측면 가장자리부(9)는, 직선 부분에서는, 평면폭의 증가율이 접속점으로부터 멀어지고 있는 길이에 관계없이, 일정하지만, 경사가 다른 직선끼리의 연결 점을 사이에 두고, 단자부의 평면폭의 증가율이 커진다. 측면 가장자리부(9)에 경사가 다른 직선끼리의 연결점이 복수개 존재함으로써, 단자부의 평면폭의 증가율이 접속점으로부터 멀어짐에 따라서 단속적으로 커진다.

도 5에 있어서, 접속점(5)과 연결되어 있는 평면폭 점증부(11)의 측면 가장자리부(9)의 직선 G와, 회로선에서 연장된 직선의 끼인각(θ)은 작은 것이 바람직하고, 35도 이하가 보다 바람직하며, 20도 이하가 더욱 바람직하고, 10도 이하가 특히 바람직하다.

또한, 경사가 다른 복수의 직선의 연결점에 있어서의 직선끼리 끼인각은, 예를 들어, 직선 G와 직선 H의 끼인각(θ')이나, 직선 H와 직선 I의 끼인각(θ") 등으로 표현되지만, 그 각도도 작은 것이 바람직하고, 35도 이하가 보다 바람직하며, 20도 이하가 더욱 바람직하고, 10도 이하가 특히 바람직하다. 각도(θ')나 각도(θ") 등의 하한값은, 0도보다 크면, 특별히 제한 없지만, 1도 이상이 바람직하다.

또, 각 직선의 길이는, 적절하게 선정하면 되지만, 0.5 내지 5㎜가 바람직하고, 1 내지 3㎜가 보다 바람직하다.

또한, 도 5에서는, 측면 가장자리부(9)는, 꺾인 선으로 되어 있지만, 경사가 다른 직선끼리의 연결점 부근의 형상을 둥그스름한 곡선으로 해도 된다.

회로선(1), 단자부(2), 단자부(3) 및 단자부(4)의 두께는, 특별히 제한되지 않고, 동일해도 되고, 상이해도 되지만, 금속박의 경우에는 5 내지 100㎛, 증착막이나 스퍼터링에 의한 금속막의 경우에는 0.01 내지 30㎛, 도전 페이스트나 도전성 잉크의 경우에는 1 내지 30㎛인 것이 바람직하다.

본 발명에 있어서는, 회로선이 금속박이며, 그 금속박의 두께가 얇을 경우에 보다 효과적이며, 예를 들어, 금속박의 두께가 50㎛ 이하인 것이 한층 더 효과적이다.

회로선(1)의 폭은, 특별히 제한 없지만, 10 내지 1000㎛가 바람직하고, 50 내지 600㎛가 특히 바람직하다.

전자회로 및 단자부는 통상 기재 시트의 표면에 설치되어 있다.

기재 시트(21)는, 상질지, 코트지 등의 종이나, 부직포, 합성 수지 시트 등이 바람직하고, 더 바람직하게는 열가소성 수지로 이루어진 시트이다. 열가소성 수지의 시트로서는, 예를 들어, 고밀도 폴리에틸렌, 중밀도 폴리에틸렌, 저밀도 폴리에틸렌 등의 폴리에틸렌계 수지; 폴리프로필렌계 수지, 폴리메틸-1-펜텐/에틸렌/환상 올레핀 공중합체, 에틸렌-아세트산 비닐 공중합체 등의 폴리올레핀계 수지; 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리뷰틸렌테레프탈레이트 등의 폴리에스터계 수지; 폴리염화비닐 수지, 폴리비닐알코올 수지, 폴리비닐 아세탈수지, 폴리스타이렌 수지, 폴리카보네이트 수지, 폴리아미드 수지, 폴리이미드 수지, 불소계 수지, 아크릴로나이트릴뷰타다이엔 스타이렌공중합체 또는 이들 수지의 구성단위 중 어느 하나를 포함하는 공중합체 등의 각종 합성 수지, 이들 수지의 폴리머 브랜드, 이들 수지의 폴리머 알로이 등으로 이루어진 시트를 사용할 수 있지만, 특히, 폴리에스터계 수지로 이루어진 시트가 바람직하게 사용된다.

기재 시트(21)는 1축 연신 또는 2축 연신된 것이어도 된다. 기재 시트(21)는 단층이어도 되고, 동종 또는 이종의 2층 이상의 다층이어도 된다. 또, 기재 시트(21)는 내수성이 있는 것이 바람직하다. 내수성이 있으면, 물에 젖어도 파손되는 등의 파손이 생기는 일이 없다. 또한, 기재 시트(21)는 전자회로를 육안으로 확인하기 어렵게 하기 위해서 은폐성이 있는 것이 바람직하고, 기재 시트(21)가 은폐성이 없는 경우에는, 기재 시트(21)의 표면에 은폐성이 있는 시트를 붙이는 것이 바람직하다.

기재 시트(21)의 두께는, 특별히 제한 없지만, 통상 5 내지 500㎛면 되고, 바람직하게는 10 내지 200㎛이며, 더 바람직하게는 25∼125㎛이다.

기재 시트(21)와 적층되는 접착제층과의 접착력을 증가시키기 위하여, 기재 시트(21)의 표면을 표면 처리해도 된다. 표면처리방법으로서는, 예를 들어, 코로나 방전 처리, 화학처리, 수지 코팅 등을 들 수 있다.

기재 시트(21) 상에 회로선(1), 단자부(2), 단자부(3) 및 단자부(4) 등을 형성하기 위해서는, 예를 들어, 금속박을 접착제로 기재 시트(21)에 붙여, 스크린인쇄법 등에 의해 회로선(1), 단자부(2), 단자부(3) 및 단자부(4) 등의 형상의 레지스트 패턴을 인쇄한 후, 상기 금속박을 에칭 처리해서 회로선(1), 단자부(2), 단자부(3) 및 단자부(4) 이외의 부분의 금속박을 제거하고, 레지스트를 세정함으로써, 회로선(1), 단자부(2), 단자부(3) 및 단자부(4) 등을 형성하는 방법 등을 들 수 있다. 에칭 처리는 통상의 에칭 처리와 같은 처리에 의해 행할 수 있다. 또, 기재 시트(21)의 표면에의 회로선(1), 단자부(2), 단자부(3) 및 단자부(4) 등의 형성은, 도전성 페이스트 혹은 도전성 잉크를, 그라비아 방식, 플렉소 방식, 스크린 방식, 잉크젯 방식 등의 인쇄, 도포 등의 수단에 의해 회로선(1), 단자부(2), 단자부(3) 및 단자부(4) 등의 형상으로 부착시킴으로써도 행할 수 있다.

단자부(2)와 단자부(4)는 점퍼 선(8)에서 접속된다. 예를 들어, 도 6 및 도 7에 나타낸 바와 같이, 단자부(2)와 단자부(4) 사이의 나선 환상 회로선(1)의 윗면 부분에, 절연층(7)을 형성하고, 그 절연층(7)의 표면에 점퍼 선(8)을 설치함으로써, 단자부(2)와 단자부(4)가 점퍼 선(8)에서 접속된다.

점퍼 선(8)의 형성 방법은, 단자부(2)와 단자부(4) 사이의 나선 환상 회로선(1)의 윗면 부분에, 절연 잉크를 스크린인쇄 등에 의해 띠 형상으로 인쇄하고, 건조해서 절연층(7)을 형성한 후, 그 절연층(7) 위에 도전성 페이스트를 스크린인쇄 등에 의해 선형상으로 인쇄하여 건조시켜 점퍼 선(8)을 형성해서, 단자부(2)와 단자부(4)를 연결하는 방법 등을 들 수 있다. 도전성 페이스트는, 도전성 재료로서 예시한 도전성 페이스트를 이용할 수 있다. 절연 잉크로서는, 아크릴 수지나 우레탄 수지를 주성분으로 한 자외선 경화형 잉크 등의 광경화형 잉크 등을 들 수 있다.

단자부(3)와 단자부(4)는 IC 칩(6)으로 연결된다.

IC 칩(6)을 연결시키는 방법으로서는, 단자부(3)와 단자부(4)의 표면에 이방성 도전 필름 또는 이방성 도전 페이스트를 개재해서, 플립 칩 본딩법에 의해 연결하는 방법 등을 들 수 있다. 플립 칩 본딩법은, IC 칩(6)의 전극부에 와이어 범프를 마련하고, 단자부(3)와 단자부(4)의 표면에 피복된 이방성 도전 필름 또는 이방성 도전 페이스트 위에, IC 칩(6)의 와이어 범프가 있는 면을 누르고, 이방성 도전 필름 또는 이방성 도전 페이스트 속에 와이어 범프가 밀려 들어가, 단자부(3)와 단자부(4)와 IC 칩(6)을 도통시키기 쉽게 하는 방법이다. 이와 같이 IC 칩(6)을 단자부(3)와 단자부(4)에 연결시킴으로써, IC 칩(6)이 접속된 전자회로, 즉, IC 인렛을 작성할 수 있다.

또, 단자부(2)와 단자부(4)는, 환상의 회로선 위를 점퍼 선으로 접속시키지 않고, 도 8에 나타낸 바와 같이, 단자부(2)와 단자부(4)를 쓰루홀에서 기재 시트(21)의 이면에 유도하여, 쓰루홀 단자부(12) 사이에 회로선(13)을 접속시켜도 된다.

본 발명의 IC 태그는, IC 인렛의 회로선, 단자부 및 IC 칩 등이 설치되어 있는 표면에 보호층을 적층함으로써 얻어진다. 보호층으로서는, 점착제층이나 점착제층을 개재해서 적층시킨 보호 시트 등을 들 수 있다.

보호 시트는, IC 인렛의 표면을 보호하는 것이면 되고, 전술한 기재 시트와 마찬가지의 것을 들 수 있다. 구체적으로는, 예를 들어, 고밀도 폴리에틸렌, 중밀도 폴리에틸렌, 저밀도 폴리에틸렌 등의 폴리에틸렌계 수지; 폴리프로필렌계 수지, 폴리메틸-1-펜텐/에틸렌/환상 올레핀 공중합체, 에틸렌-아세트산 비닐 공중합체 등의 폴리올레핀계 수지; 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리뷰틸렌테레프탈레이트 등의 폴리에스터계 수지 등의 각종 수지로 이루어진 시트나, 폴리에틸렌 라미네이트지, 폴리프로필렌 라미네이트지, 클레이 코트지, 수지 코트지, 글라신지, 상질지 등의 각종 종이재 등을 들 수 있다.

점착제층에 이용되는 점착제로서는, 예를 들어, 천연고무계 점착제, 합성 고무계 점착제, 아크릴 수지계 점착제, 폴리에스터 수지계 점착제, 폴리비닐에터 수지계 점착제, 우레탄 수지계 점착제, 실리콘 수지계 점착제 등을 들 수 있다.

합성 고무계 점착제의 구체적인 예로서는, 스타이렌-뷰타다이엔 고무, 폴리아이소뷰틸렌 고무, 아이소뷰틸렌-아이소프렌 고무, 이소프렌 고무, 스타이렌-아이소프렌 블록 공중합체, 스타이렌-뷰타다이엔 블록 공중합체, 스타이렌-에틸렌-뷰틸렌 블록 공중합체, 에틸렌-아세트산 비닐 열가소성 엘라스토머 등을 들 수 있다. 아크릴수지계 점착제의 구체적인 예로서는, 아크릴산, 아크릴산 메틸, 아크릴산 에틸, 아크릴산 프로필, 아크릴산 뷰틸, 아크릴산-2-에틸헥실, 메타크릴산 메틸, 메타크릴산 에틸, 메타크릴산 뷰틸, 아크릴로나이트릴 등의 단독중합체 혹은 공중합체 등을 들 수 있다. 폴리에스터 수지계 점착제는, 다가 알코올과 다염기산의 공중합체이며, 다가 알코올로서는 에틸렌 글라이콜, 프로필렌 글리콜, 뷰탄 다이올 등을 들 수 있고, 다염기산으로서는, 테레프탈산, 아디프산, 말레산 등을 들 수 있다. 폴리비닐에터 수지계 점착제의 구체적인 예로서는, 폴리비닐에터, 폴리비닐아이소뷰틸에터 등을 들 수 있다. 실리콘 수지계 점착제의 구체적인 예로서는, 다이메틸 폴리실록산 등을 들 수 있다. 이들 점착제는 1종 단독으로 또는 2종 이상을 조합시켜서 이용할 수 있다.

또, 상기 점착제층에는, 필요에 따라서 점착부여제, 연화제, 노화방지제, 충전재, 염료 또는 안료 등의 착색제 등을 배합할 수 있다. 점착 부여제로서는, 로진계 수지, 터펜 페놀수지, 터펜 수지, 방향족 탄화수소변성 터펜 수지, 석유수지, 쿠마론·인덴 수지, 스타이렌계 수지, 페놀계 수지, 자일렌 수지 등을 들 수 있다. 연화제로서는, 프로세스 오일(process oil), 액상 고무, 가소제 등을 들 수 있다. 충전재로서는, 실리카, 탤크, 클레이, 탄산칼슘 등을 들 수 있다.

점착제층의 두께는, 특별히 제한 없지만, 보통 1 내지 200㎛이면 되고, 바람직하게는 3 내지 100㎛이다.

또, 본 발명에 있어서의 점착제층이란, 시트 형상의 중간 기재의 양쪽에 점착제를 적층시킨 양면 테이프 타입의 것도 포함한다. 중간 기재로서는, 기재(21)로서 전술한 것 중에서 선택할 수 있고, 중간 기재의 양쪽에 적층하는 점착제로서는, 위에서 예시한 점착제를 사용할 수 있다.

본 발명의 IC 태그에 있어서, 전자회로가 설치되어 있는 기재 시트(21)의 표면에 점착제층을 설치하기 위해서는, 예를 들어, 도 9에 나타낸 바와 같이, 기재 시트(21), 회로선(1), 단자부(2) 및 단자부(4) 등의 단자부, IC 칩(6), 점퍼 선(8) 등을 덮도록, 그 표면에 점착제를 도포해서 형성하여, 점착제층(14)을 형성해도 되고, 박리 시트의 박리제층면에 점착제를 도포해서 점착제층을 형성한 후, 기재 시트(21), 회로선(1), 단자부(2) 및 단자부(4) 등의 단자부, IC 칩(6), 점퍼 선(8) 등을 덮도록, 그 표면에 붙여도 된다.

점착제의 도포 방법으로서는, 특별히 제한 없이 각종 방법을 이용할 수 있고, 예를 들어, 에어나이프 코터, 블레이드 코터, 바 코터, 그라비아 코터, 롤 코터, 커튼 코터, 다이 코터, 나이프 코터, 스크린 코터, 메이어 바코터, 키스 코터 등을 들 수 있다.

본 발명의 IC 태그에 있어서, 보호 시트(15)의 적층은 점착제층(14)의 표면에 보호 시트(15)를 붙이는 것에 의해 행해진다.

또, 본 발명의 IC 태그에 있어서, 보호 시트(15)가 적층되어 있지 않은 기재 시트(21)의 표면에 별도의 점착제층을 형성해도 된다. 이 점착제층은 상기 점착제층과 마찬가지의 것을 사용할 수 있다.

또한, 점착제층의 표면에는 박리 시트를 적층해도 된다.

실시예

다음에, 본 발명을 실시예에 의해 더욱 구체적으로 설명한다. 단, 본 발명은 이들 예에 의해서 하등 한정되는 것은 아니다.

( 실시예 1)

구리박(두께 35㎛)과 폴리에틸렌테레프탈레이트 시트(두께 50㎛)를 서로 붙인 구리박 적층 시트(상품명 「니카플렉스 F-10T50C-1」, 니칸공업 제품)의 구리박면에, 스크린 인쇄법에 의해 회로선(1), 단자부(2), 단자부(3) 및 단자부(4)의 형상으로 레지스트 패턴을 인쇄하였다. 이것을 에칭해서 불필요한 구리박 부분을 제거하여, 도 1에 나타낸 일체 배선 패턴을 제조하였다. 회로선(1)의 선폭은 200㎛였다. 또, 사각형의 환상 회로선의 장변 방향의 길이는 61㎜이며, 단변 방향의 길이는 32㎜였다.

단자부(2)는 가장 안쪽의 회로선(1)의 말단에 접속점(5)에서 접속되어 있고, 접속점 직후로부터 평면폭 점증부를 가지고 있으며, 평면폭 점증부의 장변 방향의 길이는 2.5mm이고, 평면폭 점증부의 최대 평면폭은 2.5mm이며, 평면폭 점증부의 한쪽 가장자리부가 오목형의 곡선 형상(곡률: 반경 R이 2.5㎜인 원호형상)이었다. 또, 단자부(3)는 가장 바깥쪽의 회로선(1)의 말단에 접속점(5)에서 접속되어 있고, 접속점 직후로부터 평면폭 점증부를 지니고 있어, 평면폭 점증부의 단변 방향의 길이는 2.4㎜이고, 평면폭 점증부의 최대평면폭은 1.9㎜이며, 평면폭 점증부의 한쪽 가장자리부가 오목형의 곡선 형상(곡률: 반경 R이 2.5㎜인 원호형상)이었다.

이어서, 상기 단자부(2)와 단자부(4) 사이에, 절연 레지스트 잉크(도요방적(주) 제품, 상품명 「FR-100G-35」)를 스크린법에 의해 인쇄해서 나선 환상 회로선을 덮어 건조시켜, 절연층(7)을 형성하였다. 또한, 단자부(2)와 단자부(4) 사이에 은 페이스트(도요방적(주) 제품, 상품명 「DW250L-1」)를 스크린법에 의해 인쇄하여 건조시켜, 점퍼 선(8)을 형성하고, 단자부(2)와 단자부(4)를 점퍼 선(8)에서 접속하여, 전자회로를 형성하였다.

작성한 전자회로에 RFID-IC 칩(NXP사 제품, 상품명 「1-CODE SLI」)을 실장하였다. 실장은, 플립 칩 실장기(규슈마츠시타사 제품, 상품명 「FB30T-M」)를 이용하였다. 접합 재료에는, 이방 도전성 접착제(교세라케미칼사 제품, 상품명 「TAPO402E」)를 사용하여, 220℃, 2.00N, 7초의 조건에서 열압착시켜 IC 칩 실장 전자회로(IC 인렛)를 작성하였다.

다음에, 양면 점착테이프(린텍사 제품, 상품명 「PET25W PAT1 8KX」)를, 작성한 IC 칩 실장 전자회로가 형성되어 있는 표면에 붙이고, 또한, 전자회로의 IC 칩을 실장한 면과 반대쪽에 보호 시트로서 인자용 표면 기재 필름(도요방적(주) 제품, 상품명 「크리스퍼 K2411」)을 아크릴수지계 점착제(린텍사 제품, 「PA-T1」, 두께 20㎛)를 개재해서 붙여 IC 태그를 작성하였다. 이 IC 태그를 40매 작성하였다.

IC 태그의 외형은, 장변 방향의 길이가 65㎜이며, 단변 방향의 길이가 35㎜였다.

작성한 IC 태그의 동작 확인은, 리드/라이트(read/write) 시험(시험기: FEIG사 제품, 상품명 「ID ISC. MR101-USB」)에 의해 행하였다. 작성한 IC 태그는 40매 모두가 정상적으로 작동하였다.

다음에, 이 IC 태그 20매가 도 10(a)에 나타낸 바와 같이 폭 751㎚, 두께 25㎛인 폴리에틸렌테레프탈레이트 필름(17)에 IC 태그(16)가 장변 방향으로 나열되어 점착제층에서 부착된 테스트용의 긴 시트를, 도 11에 나타낸 바와 같이, 직경 20㎜의 원기둥 롤(18)의 표면에 둘러 걸치고, 테스트용의 긴 시트의 일단부에 가중 7.5N의 추(19)를 늘어뜨리고, 테스트용의 긴 시트의 타단부를 손으로 움켜쥐고, 들어올림 및 내림의 동작을 반복하여, 원기둥 롤의 표면에 접촉시키면서 1000회 왕복이동시켜, 왜곡시험을 행하였다. 마찬가지로 해서, IC 태그 20매가 도 10(b)에 나타낸 바와 같이 IC 태그가 단변 방향으로 나열된 테스트용의 긴 시트를 이용해서, 굽힘 시험을 행하였다.

굽힘 시험 후의 IC 태그의 동작 확인은, 리드/라이트 시험(시험기: FEIG사 제품, 상품명 「ID ISC. MR101-USB」)에 의해 행하였다. 굽힘 시험 후의 IC 태그는, 40매 모두가 정상적으로 작동하였다.

( 실시예 2)

단자부(2)의 평면폭 점증부의 장변 방향의 길이가 3.5㎜이고, 평면폭 점증부의 최대 평면폭이 3.5㎜이며, 평면폭 점증부의 한쪽 가장자리부가 오목형의 곡선 형상(곡률: 반경 R이 3.5㎜인 원호 형상)이고, 또, 단자부(3)의 평면폭 점증부의 단변 방향의 길이가 3.3㎜이며, 평면폭 점증부의 최대 평면폭이 2.7㎜이고, 평면폭 점증부의 한쪽 가장자리부가 오목형의 곡선 형상(곡률: 반경 R이 3.5㎜인 원호형상)인 이외에는, 실시예 1과 마찬가지로 해서, IC 태그를 40매 작성하였다.

작성한 IC 태그의 동작 확인은, 리드/라이트 시험(시험기: FEIG사 제품, 상품명: ID ISC. MR101-USB」)에 의해 행하였다. 작성한 IC 태그는, 40매 모두가 정상적으로 작동하였다.

다음에, 실시예 1과 마찬가지로 해서, 굽힘 시험을 행하였다.

( 비교예 1)

도 2에 나타낸 회로선 및 단자부의 형상으로 한 이외에는, 실시예 1과 마찬가지로 해서, IC 태그를 40매 작성하였다. 또, 도 2에 있어서, 단자부(2)의 측면 가장자리부의 직선과 접속점(5)에 있어서의 접선의 끼인각은 90도이고, 단자부(3) 측면 가장자리부의 직선과 접속점(5)에 있어서의 접선의 끼인각은 90도였다.

작성한 IC 태그의 동작 확인은, 리드/라이트 시험(시험기: FEIG사 제품, 상품명 「ID ISC. MR101-USB」)에 의해 행하였다. 작성한 IC 태그는, 40매 모두가 정상적으로 작동하였다.

굽힘 시험 후의 IC 태그의 동작확인은, 리드/라이트 시험(시험기: FEIG사 제품, 상품명 「ID ISC. MR101-USB」)에 의해 행하였다. 굽힘 시험 후의 IC 태그는, 40매 중 33매의 IC 태그가 응답하지 않아, NG로 판정되었다. 전자회로상황을 광학현미경으로 관찰한 바, 회로선과 단자부의 접속점의 부분에 단선이 확인되었다. 이 상태는 NG로 판정된 IC 태그 모두에서 관찰되었다.

	평면폭 점증부의 유무	평면폭 점증부의 측면 가장자리부의 곡률반경 R	굽힘 시험 후의 불량률 ％
실시예 1	있음	2.5㎜	0(0/40)
실시예 2	있음	3.5㎜	0(0/40)
비교예 2	없음	-	82.5(33/40)

또, 표 1에 있어서, 굽힘 시험 후의 불량률란의 () 안의 수치는, (불량수/샘플수)를 의미하고 있다.

1: 회로선 2: 단자부
3: 단자부 4: 단자부
5: 접속점 6: IC 칩
7: 절연층 8: 점퍼 선
9: 측면 가장자리부 10: 측면 가장자리부
11: 평면폭 점증부 12: 쓰루홀 단자부
13: 회로선 14: 점착제층
15: 보호 시트 16: IC 태그
17: 폴리에틸렌테레프탈레이트 필름
18: 원기둥 롤 19: 추
21: 기재 시트

Claims

두께가 10 내지 200㎛인 열가소성 수지로 이루어진 기재 시트의 표면에 설치되어 있는 전자회로로서, 상기 전자회로가 회로선과 상기 회로선에 접속되어 있는 단자부로 이루어지고, 상기 단자부가 상기 회로선과 접속하고 있는 접속점에서 회로선과 단자부의 접속점으로부터 멀어짐에 따라서 단자부의 평면폭이 연속적 또는 단속적으로 증가하고 있는 평면폭 점증부를 가진 내절곡강도구조를 가지며, 회로선에 접속점에서 접속하고 있는 단자부의 접속점에 연결되는 평면폭 점증부의 폭방향의 측면 가장자리부의 한쪽이 접속점에서의 회로선의 연장 직선 위 또는 접속점에서의 회로선의 접선으로부터 평면폭 점증부의 안쪽 방향으로 벗어난 곡선 위에 있고, 상기 평면폭 점증부의 폭방향의 측면 가장자리부의 다른 쪽이 오목형의 곡선 형상이고, 원의 일부인 원호이며, 이 원호의 곡률 반경이 1㎜ 내지 20㎜인 것을 특징으로 하는 전자회로.
삭제
제1항에 있어서,
상기 접속점과 연결하고 있는 평면폭 점증부의 폭방향의 측면 가장자리부의 직선과, 접속점 직후의 평면폭 점증부의 폭방향의 곡선형상의 측면 가장자리부의 접선과의 각도(θ)가 20도 이하인 것을 특징으로 하는 전자회로.
제1항에 있어서,
상기 단자부가, IC 칩 실장 단자부, 점퍼 단자부 또는 쓰루홀 단자부 중 어느 하나로부터 선택된 것을 특징으로 하는 전자회로.
제1항에 기재된 전자회로에, IC 칩을 접속하고 있는 것을 특징으로 하는 IC 인렛(IC inlet).
제5항에 기재된 IC 인렛의 IC 칩을 피복하도록, 보호층이 적층되어 있는 것을 특징으로 하는 IC 태그.