KR101616540B1 - 성능이 향상된 광 코팅된 반도체 디바이스 및 관련 제조 방법 - Google Patents

성능이 향상된 광 코팅된 반도체 디바이스 및 관련 제조 방법 Download PDF

Info

Publication number
KR101616540B1
KR101616540B1 KR1020107009475A KR20107009475A KR101616540B1 KR 101616540 B1 KR101616540 B1 KR 101616540B1 KR 1020107009475 A KR1020107009475 A KR 1020107009475A KR 20107009475 A KR20107009475 A KR 20107009475A KR 101616540 B1 KR101616540 B1 KR 101616540B1
Authority
KR
South Korea
Prior art keywords
density
index material
refractive index
low
semiconductor device
Prior art date
Application number
KR1020107009475A
Other languages
English (en)
Other versions
KR20100094455A (ko
Inventor
재미 냅
Original Assignee
뉴포트 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 뉴포트 코포레이션 filed Critical 뉴포트 코포레이션
Publication of KR20100094455A publication Critical patent/KR20100094455A/ko
Application granted granted Critical
Publication of KR101616540B1 publication Critical patent/KR101616540B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00Optical elements other than lenses
    • G02B5/20Filters
    • G02B5/28Interference filters
    • G02B5/285Interference filters comprising deposited thin solid films
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02165Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors using interference filters, e.g. multilayer dielectric filters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Energy (AREA)
  • Optics & Photonics (AREA)
  • Physical Vapour Deposition (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

본 발명은 향상된 성능의 광 코팅된 반도체 디바이스 및 그 다양한 제조 방법의 다양한 실시예를 개시하고 반도체 디바이스의 표면 위에 저 밀도, 저 굴절율 재료의 제1 층을 증착하는 단계; 상기 반도체 디바이스의 코팅면 위에 저 밀도, 저 굴절율 재료 및 고 밀도, 고 굴절율 재료의 교호층을 포함하는 다층 광 코팅을 증착하는 단계; 상기 저 밀도, 저 굴절율 재료의 제1 층의 적어도 일부를 노출시키기 위해 교호 다층 광 코팅의 일부를 선택적으로 제거하는 단계; 및 상기 반도체 디바이스의 적어도 일부를 노출시키기 위해 상기 저 밀도, 저 굴절율 재료의 제1 층의 일부를 선택적으로 제거하는 단계;를 포함한다.

Description

성능이 향상된 광 코팅된 반도체 디바이스 및 관련 제조 방법{IMPROVED PERFORMANCE OPTICALLY COATED SEMICONDUCTOR DEVICES AND RELATED METHODS OF MANUFACTURE}
본 발명은 2007년 12월 12일에 출원된 미국 특허 출원 61/007,494호에 대해 우선권주장을 하고 있고, 그 전체 내용은 여기에 언급되어 통합되어 있다.
현재, 많은 중요한 애플리케이션에 대해 튜닝된 스펙트럼 성능을 갖는 반도체 광전자 장치에 대한 요구가 꾸준히 증가하고 있다. 예를 들어, 도 1은 전형적인 실리콘 기반 광전압 검출기의 응답도를 도시한 그래프이다. 도시된 바와 같이, 실리콘 기반 광전압 검출기는 약 200nm 내지 약 1200nm의 대략 선형성 스펙트럼 응답도를 가지고 있다. 대조적으로, 도 2는 약 720nm 내지 약 820nm의 입사광의 좁은 파장 대역을 선택적으로 검출하도록 튜닝되거나 구성된 동일한 광전압 검출기의 스펙트럼 응답도를 도시하고 있다.
또 다른 예에서, 도 3은 발광 다이오드(LED)의 스펙트럼 출력의 하나의 예를 도시하고 있다. 대조적으로, 도 4는 도 3에 도시된 실리콘 기반 LED의 스펙트럼 출력이 보다 좁은 스펙트럼 범위를 출력하도록 튜닝될 수 있음을 도시하고 있다. 현재, 수많은 애플리케이션은 높은 정밀도 바이오메디컬 형광 애플리케이션 및/또는 다른 중용한 제조 및 제어 애플리케이션을 위해 사용된 것을 포함하는 수많은 애플리케이션의 광전자 컴포넌트의 정밀한 스펙트럼 튜닝을 요구하고 있다.
수많은 방법은 스펙트럼 튜닝된 광전자 디바이스를 생성하도록 시도되어 왔다. 예를 들어, 도 5에 도시된 바와 같이, 하나의 이전의 디바이스는 반도체 디바이스(1)의 하우징(3)의 외부에 장착된 광코팅된 글래스 컴포넌트(5)를 통합한다. 대안으로, 도 6은 디바이스 하우징(9)내에 위치된 검출기 디바이스(11)를 갖고 있는 디바이스(7)의 하나의 실시예를 도시한다. 도시된 바와 같이, 광코팅된 글래스 필터 디바이스(13)는 검출기 디바이스(11) 근방의 하우징(9)내에 위치되어 있다. 전형적인 광코팅된 글래스 디바이스는 적어도 하나의 다층 박막 광 간섭 코팅이 적용된 글래스 또는 글래스형상 광 투명한 기판(예를 들어, Schott Borofloat, BK-7, fused silica 등)으로 구성되어 있다. 예를 들어, 자주 다층 광 간섭 코팅은 낮은 굴절율 및 높은 굴절율을 갖는 교호 층의 물질을 포함한다. 이러한 광 박막 코팅을 생성하기 위해 수많은 방법이 존재하지만, 비교적 적은 코팅 프로세스가 고정밀도 애플리케이션에 필요한 막 구조 및 밀도를 달성한다. 예를 들어, 관행적으로 증착된 광 박막(예를 들어, SiO2, HfO2, Ta2O5등과 같은 열 또는 전자 빔 증발 산소 기반 재료)은 대기 수분의 흡수 및 배출을 허용하는 원주형이고 다공성을 갖는 마이크로 형태를 갖고 있다. 다층 박막의 효과적인 굴절율은 스펙트럼 시프트 및 불안정성을 유발할 수 있는, 이러한 수분 인트랩먼트의 결과로서 변화될 수 있다. 많은 중요한 기기 애플리케이션에 대해, 이것은 광 정밀도의 엄청난 손실을 가져올 수 있다. 따라서, 대안의 당업 코팅 프로세스는 이러한 수분 침투를 차단하는 수단으로서 박막을 밀도화하는 쪽으로 진행된다. 이와 같이, 다층 광 간섭 코팅은 고저 굴절율의 재료의 교호 층을 포함하고, 이러한 고저 굴절율의 재료는 고밀도 재료이다. 이러한 프로세스는 반응성 이온 플레이팅, 이온 보조 전자-빔 증발, 이온-빔 스퍼터링, 마그네트론 스퍼터링, 및 플라즈마 강화 CVD를 포함한다.
현 광 박막 다층 증착 기술(예를 들어, 이온 플레이팅, 이온-빔 스퍼터링, 마그네트론 스퍼터링, 이온-어시스티드 전자 빔 증착, CVD등)이 고 밀도의 광 코팅을 생성하기 위한 필요를 충족시키지만, 다수의 단점이 존재한다. 예를 들어, 이러한 프로세스는 반도체 표면상의 직접 증착된 광 코팅으로서 사용되기 위한 이상적인 구성을 제공하지는 않는다. 보다 구체적으로, 현 증착 기술은 이러한 디바이스의 성능을 열화시킬 수 있는 원치않는 과도한 필름 스트레스를 갖고 있는 과밀화된 광 코팅을 생성한다. 또한, 이러한 높이 과밀화된 광 코팅 필름은 일단 이러한 코팅이 인가되면 추가 프로세스(예를 들어, 에칭)에 대해 불가능하지는 않을 지라도 어렵다.
따라서, 상기의 관점에서, 환경적으로 안정하지만 해로운 스트레스를 최소화할 수 있고, 단순한, 손상을 주지않고 제조가능한 사후 증착 에칭 프로세스를 허용하는, 한 반도체 웨이퍼 디바이스 또는 재료상의 광 코팅을 생성할 수 있는 다층 광 박막 코팅 박막에 필요가 계속되고 있다.
본 발명은 향상된 성능의 광 코팅된 반도체 디바이스 및 그 다양한 제조 방법의 다양한 실시예를 도시하고 있다. 종래의 디바이스와 달리, 여기에 개시된 디바이스는 저 밀도, 저 굴절율 제1 층 및 여기에 적용된 다층 광 코팅을 갖는 반도체 웨이퍼 또는 본체를 포함한다. 하나의 실시예에서, 다층 광 코팅은 저 밀도, 저 굴절율 광 재료 및 고 밀도, 고 굴절율 광 재료의 교호층을 포함한다. 종래의 디바이와 달리, 저 밀도, 저 굴절율 재료를 고 밀도, 고 굴절율 재료와 협동하여 포함함으로써, 성능 특성을 열화시키지 않고 추가 처리할 수 있는 광 코팅된 반도체 디바이스를 제공할 수 있다.
하나의 실시예에서, 본 발명은 광 코팅된 반도체 디바이스 제조 방법에 관한 것이고, 반도체 디바이스의 표면 위에 저 밀도, 저 굴절율 재료의 제1 층을 증착하는 단계; 상기 반도체 디바이스의 코팅면 위에 저 밀도, 저 굴절율 재료 및 고 밀도, 고 굴절율 재료의 교호층을 포함하는 다층 광 코팅을 증착하는 단계; 상기 저 밀도, 저 굴절율 재료의 제1 층의 적어도 일부를 노출시키기 위해 교호 다층 광 코팅의 일부를 선택적으로 제거(ablate)하는 단계; 및 상기 반도체 디바이스의 적어도 일부를 노출시키기 위해 상기 저 밀도, 저 굴절율 재료의 제1 층의 일부를 선택적으로 제거하는 단계;를 포함한다.
또 다른 실시예에서, 본 발명은 광 코팅된 반도체 디바이스 제조 방법에 관한 것이고, 반도체 디바이스의 표면 위에 저 밀도, 저 굴절율 재료의 제1 층을 증착하는 단계; 상기 반도체 디바이스의 코팅면 위에 저 밀도, 저 굴절율 재료 및 고 밀도, 고 굴절율 재료의 교호층을 포함하는 다층 광 코팅을 증착하는 단계; 상기 저 밀도, 저 굴절율 재료의 제1 층의 적어도 일부를 노출시키기 위해 물리적 제거 프로세스를 사용하여 교호 다층 광 코팅의 일부를 선택적으로 제거하는 단계; 및 상기 반도체 디바이스의 적어도 일부를 노출시키기 위해, 제어된 화학적 에칭 프로세스를 사용하여 상기 저 밀도, 저 굴절율 재료의 제1 층의 일부를 선택적으로 제거하는 단계;를 포함한다.
또 다른 실시예에서, 본 발명은 광 코팅이 선택적으로 적용된 반도체 디바이스에 관한 것이고, 적어도 제1 표면을 갖는 적어도 하나의 반도체 웨이퍼; 상기 반도체 웨이퍼의 상기 제1 표면에 적용된 저 밀도, 저 굴절율 광 재료의 제1 층; 상기 저 밀도, 저 굴절율 재료의 제1 층에 적용된 다층 광 코팅;을 포함하고, 상기 다층 광 코팅은 저 밀도, 저 굴절율 재료 및 고 밀도, 고 굴절율 재료의 교호 층을 포함한다.
향상된 성능 광 코팅된 반도체 디바이스의 실시예의 다른 특징 및 장점은 다음의 상세한 설명으로부터 명백해질 것이다.
다양한 향상된 성능 광 코팅된 반도체 디바이스는 다음의 도면에 의해 보다 상세하게 설명될 것이다.
도 1은 전형적인 실리콘 기반 광전압 검출기의 파장 응답도를 도시한 그래프,
도 2는 약 720nm 내지 약 820nm의 입사광의 좁은 파장 대역을 선택적으로 검출하기 위해 튜닝되거나 구성된 도 1의 광전압 검출기의 파장 응답도를 도시한 그래프,
도 3은 전형적인 실리콘 기반 발광 다이오드의 파장 투과율을 도시한 그래프,
도 4는 광의 좁은 파장 대역을 출력하도록 선택적으로 튜닝된 도 3에 도시된 전형적인 실리콘 기반 발광 다이오드의 파장 투과율을 도시한 도면,
도 5는 디바이스 본체의 외부에 장착된 광 코팅된 글래스 컴포넌트를 갖고 있는 광전자 디바이스의 하나의 실시예를 대략 도시한 도면,
도 6은 디바이스 본체의 외부에 장착된 광 코팅된 글래스 컴포넌트를 갖고 있는 광전자 디바이스의 하나의 실시예를 대략 도시한 도면,
도 7은 저밀도, 저 굴절율 재료의 제1 층이 적용되고, 이러한 제1층에 다층 광 코팅이 적용된 디바이스 본체를 갖고 있는 향상된 반도체 디바이스의 하나의 실시예의 측면도,
도 8은 다수의 검출기 영역이 형성된 반도체 디바이스의 대안의 실시예의 사시도,
도 9는 다수의 검출기 영역이 형성된 반도체 디바이스의 또 다른 실시예의 사시도,
도 10은 여기에 개시된 프로세스를 사용하여 제조된 반도체 디바이스의 예에 적용된 광 코팅의 반사 특성을 대략 도시한 도면,
도 11은 여기에 개시된 프로세스를 사용하여 제조된 반도체 디바이스의 예에 적용된 광 코팅의 투과율을 도시한 도면.
도 7은 성능이 향상된 반도체 디바이스의 하나의 실시예를 도시하고 있다. 도시된 바와 같이, 반도체 디바이스(40)는 적어도 하나의 다층 광 코팅(48)이 적용된 적어도 하나의 반도체 디바이스 본체(42)를 포함한다. 예를 들어, 하나의 실시예에서, 반도체 디바이스(40)는 원하는 파장에서 광 신호를 검출하도록 구성된 단일 검출기 칩 또는 디바이스를 포함한다. 대안의 실시예에서, 반도체 디바이스(40)는 반도체 기판 위에 형성된 다수의 검출기 칩, 디바이스, 또는 영역을 포함한다(도 8 및 도 9 참조). 도시된 실시예에서, 광 코팅(48)은 디바이스 본체(42)의 제1 표면(44)에 적용된다. 선택적으로, 이러한 광 코팅(48)은 디바이스 본체(42)의 다수의 표면에 적용될 수 있다. 예를 들어, 광 코팅(48)은 디바이스 본체(42)의 제1 표면(44), 제2 표면(46) 및/또는 양 표면(44, 46)에 선택적으로 적용될 수 있다.
다시 도 7에서, 하나의 실시예에서, 광 코팅(48)은 저 굴절율을 갖는 재료(50; 이후로 저 굴절율 재료로 부른다) 및 고 굴절율을 갖는 재료(52; 이후로 고 굴절율 재료로 부른다)의 2개 이상의 교호층을 포함하고 있다. 예를 들어, 저 굴절율 재료층(50)은 이산화규소를 포함할 수 있다. 또 다른 실시예에서, 저 굴절율층(50)은 산화알루미늄, 일산화규소, 불화마그네슘, 또는 불화토륨을 포함할 수 있다. 마찬가지로, 다양한 재료가 다층 코팅(48)의 하나 이상의 고 굴절율 층(52)를 형성하기 위해 사용될 수 있다. 예를 들어, 하나의 실시예에서, 고 굴절율 재료층(52)은 니오븀 디옥사이드를 포함할 수 있다. 선택적으로, 티타늄 디옥사이드, 탄탈륨 펜톡사이드, 하프늄 디옥사이드, 지르코늄 디옥사이드, 알루미늄 니트라이드, 황화아연, 또는 셀렌화아연을 포함하는 임의의 다양한 고 굴절율 재료층(52)이 사용될 수 있지만 이에 제한되는 것은 아니다. 사용중에, 다층화된 코팅(48)은 원하는 광 특성을 갖는 광을 전송하도록 구성된다. 하나의 실시예에서, 코팅(48)은 원하는 파장을 갖는 광을 전송하도록 구성될 수 있다. 예를 들어, 코팅(48)은 약 475nm와 약 575nm 사이의 파장을 갖는 광을 전송하도록 구성될 수 있다. 선택적으로, 코팅(48)은 원하는 편광을 갖는 광만을 전송하도록 구성될 수 있다.
종래 디바이스와 달리, 저 굴절율 재료층(50)은 저 스트레스, 저밀도, 다공성 원주형 필름 구조를 달성하는 저항가열 증착 또는 종래의 전자 빔 증착과 같은 코팅 방법을 사용하여 반도체 본체(48)에 증착될 수 있다. 하나의 실시예에서, 원주형-구조의 저 굴절율 재료층(50)은 용이하고 신속히 화학적으로 에칭되도록 구성된다. 예를 들어, 저 굴절율 재료층(50)은 표준적인 손상을 주지않는(standard non-damaging) 플루오르화수소산 프로세스를 사용하여 에칭될 수 있다. 이러한 저 굴절율 재료층(50)은 자체로 최종 광 필름 구조를 위해 필요한 요구되는 기밀 밀봉(예를 들어, 비흡습성(non-moisture absorbing))를 제공할 수 없다. 오히려, 마그네트론 스퍼터링, 이온 빔 스퍼터링, 캐소딕-아크 증착(deposition), 이온-어시스티드 전자-빔 증착, 또는 이온-플레이팅과 같은 검증된 방법을 사용하여 디바이스 본체(42)에 증착된 연속으로 적용된 고 굴절율 층 재료층(52)은 기밀 밀봉을 제공할 수 있는 요구되는 고 필름 밀도를 제공한다. 따라서, 고밀도화된, 고 굴절율 재료층(52)을 인캡슐레이팅하는 것과 함께 다공성, 저밀도, 저 스트레스, 저 굴절율 재료층(50)의 대안의 구조는 해로운 수분 흡수를 완전히 차단하는 최종 광 코팅(48)을 제공한다. 또한, 고밀도화된 고 굴절율 재료층(52)는 이온 빔 밀링 또는 응답성 이온 에칭과 같은 제거의 고 에너지 물리적 방법을 사용하여 에칭되도록 구성될 수 있다. 더욱이, 저 밀도 저 굴절율 재료층(50)을 포함하면 실질적으로 매우 낮은 스트레스를 갖고 있다. 저밀도 저 굴절율 재료층(50) 및 고밀도화된 고 굴절율 재료층(52)의 조합은 각각 고밀도화되고 고 굴절율의 재료에 의지하는 현 증착 방법에 비교하여 훨씬 더 낮은 스트레스를 갖는다. 하나의 실시예에서, 고저 굴절율 재료층(50, 52)의 개별적인 필름 두께는 약 10nm 내지 약 1000nm의 범위내에 있다. 선택적으로, 고저 굴절율 필름(50, 52)은 교호 고저 물리적 밀도를 가질 수 있고, 그 목표는 전체 광 코팅 스트레스에서의 순감소이다.
제조 동안, 민감한, 언더라잉 반도체 표면에 대한 전형적인 대미지를 방지하기 위해, 저밀도, 저 굴절율 재료의 제1 층(54)이 반도체 본체(42)의 민감한 표면에 증착될 수 있다. 이러한 제1층(54)은 약 150nm 내지 약 800nm의 두께를 가질 수 있다. 예를 들어, 제1 층(54)은 대략 200nm 보다 큰 두께를 가질 수 있다. 이후로, 저 굴절율의 재료층(50) 및 고 굴절율 재료층(52)의 다수의 교호층은 선택적으로 적용될 수 있다. 일단 고절 굴절율 재료층(50, 52)의 다수의 층이 적용되면, 광 코팅된 디바이스(40)는 이러한 제1층(54) 및/또는 반도체 본체(42)가 노출될 때까지 화학적 처리(예를 들어, 플루오르화수소산) 및/또는 물리적 처리(예를 들어, 이온 빔 밀링)의 조합을 사용하여 더 처리될 수 있다. 필요하다면, 제1 층(54)은 손상을 주지 않는, 부드러운, 제어된 화학 에칭 프로세스를 사용하여 더 처리될 수 있다. 그 저밀도 구조로 인해, 제1 층(54)은 민감한 언더라잉 반도체 표면에 대한 임의의 대미지 리스크 없이 요구되는 필요한 기하학적 정밀도를 가지고 용이하게 에칭된다. 요구된다면, (요구되는 섹션의 코팅이 완전히 제거된 후의) 후속 디바이스 처리로 추가 필터층의 추가, 다층 코팅내에 별개 필터링 섹션의 형성(도 9 참조), 및/또는 (LED에 대한) 에너지 소스 또는 (검출기에 대한) 외측 전기 회로에 반도체 디바이스(40)를 전기 결합시키기 위해 사용되는 도체 디바이스(56; 예를 들어, 알루미늄, 티타늄/금 등)의 증착이 포함될 수 있다.
도 8 및 도 9는 도 7에 도시된 반도체 디바이스의 대안의 실싱를 도시한다. 상술된 바와 같이, 반도체 디바이스는 단일 검출기 디바이스 또는 다수의 검출기 디바이스를 포함할 수 있다. 예를 들어, 도 8은 다수의 검출기 영역(64a-64n)을 형성하는 본체(62)를 갖는 다수의 검출기 반도체 디바이스(60)의 하나의 실시예를 도시한다. 예를 들어, 각 거물기는 동일한 파장 또는 상이한 파장에서 광 조사를 검출하도록 구성될 수 있다. 예를 들어, 검출기 영역(64a)은 약 400nm와 약 450nm 사이의 파장을 갖는 조사선을 검출하도록 구성될 수 있고, 검출기 영역(64b)은 약 450nm 내지 약 500nm의 파장을 갖는 조사선을 검출하도록 구성될 수 있다. 다시 도 8에서, 상술된 바와 같은 다층 광 필터 코팅(66)은 반도체 디바이스(60)에 균일하게 적용될 수 있다. 다층 코팅(66)은 사전결정된 파장 범위에서의 조사선 보다 크거나 작은 파장을 갖는 조사선을 반사하도록 구성될 수 있다.
도 9은 다수의 검출기 반도체 디바이스의 대안의 실시예를 도시한다. 이전의 실시예와 같이, 반도체 디바이스(70)는 다수의 검출기 영역(74a-74b)을 형성하는 본체(72)를 포함한다. 이전의 실시예와 대조적으로, 상술된 바와 같은 다층 코팅(76)은 다수의 필터링 영역(78a-78n)을 형성한다. 각 필터링 영역(78a-78n)은 특정 검출기 영역(74a-74n)에 상응할 수 있다. 이와 같이, 각 필터링 영역(78a-78n)은 규정된 파장 범위내의 조사선을 선택적으로 여과하도록 구성될 수 있다. 하나의 실시예에서, 필터링 영역(78a-78n)은 다층 광 필터 코팅을 형성하는 다양한 층의 수, 밀도, 컴포지션, 및/또는 두께를 제어가능하게 변화시킴으로써 형성될 수 있다.
실시예
디바이스의 하나의 예는 상술된 프로세스를 사용하여 구성되었다. 이러한 실시예에서, 다층 광 코팅은 (광전압 디바이스가 표면에 처리된) 실리콘 웨이퍼에 직접 적용되었다. 다층 광 코팅은 요구되는 스펙트럼 대역을 전송하고 이러한 영역 외의 광을 차단함으로써 입사광 에너지를 여과하도록 구성될 수 있다 이와 같이, 스펙트럼 대역 600nm +/- 5nm 내의 광만이 광 코팅을 투과된 후에 반도체 디바이스에 의해 검출되었다. 코팅의 물리적 특성은 다음과 같다.
Figure 112010027777083-pct00001
여기에서, 부호 L 및 H는 L(저 굴절율) 및 H(고 굴절율) 박막의 물리적 두께(nm)를 의미한다. 저 굴절율 재료은 이산화규소를 포함하였고 고 굴절율 재료는 니오븀 디옥사이드를 포함하였다.
도 10은 디바이스 예에 적용된 광 코팅의 반사율 특성을 도시한 그래프이고, 도 11은 디바이스 예에 적용된 광 코팅의 투과율을 도시한 도면이다.
이러한 예에서, "L" 로 지정된 층은 종래의 물리적 증착 방법에 의해 증착된 저밀도, 다공성 이산화규소 필름이다(전자 빔 증착 이산화규소 또는 저항가열 증착된 산소-플라즈마 변환 일산화규소). 제1 층은 두께가 220nm이어서, 플루오르화수소산을 사용하여 연속 최종 디바이스 프로세싱 에칭 스텝이 가능하다. 인캡슐레이팅 올터네이팅 고밀도, 고 굴절율(H) 필름은 플라즈마-어시스티드 마그네트론 스퍼터링(니오븀 디옥사이드)에 의해 증착된다. 도 7에 도시된 바와 같이, 온전한 광 코팅은 상술된 방법을 사용하여 콘택트 메탈리제이션에 대한 선택된 에어리어에서 에칭된다. 광 코팅된 실리콘 광 검출기의 최종 스펙트럼 응답도는 도 11에 도시되어 있다.
상기 상세한 설명에 대하여, 여기에 사용된 동일한 부재 번호는 동일하거나 유사한 치수, 재료 및 구성을 가질 수 있는 유사한 엘리먼트를 가리킨다. 특정 형태의 실시예가 설명되고 기술되었지만, 다양한 수정이 본 발명의 정신 및 실시예의 범위를 벗어남 없이 만들어질 수 있다. 따라서, 본 발명은 상기 상세한 설명에 의해 제한되는 것으로 의도된 것은 아니다.

Claims (31)

  1. 광 코팅된 반도체 디바이스 제조 방법으로서,
    반도체 디바이스의 표면 위에 저 밀도, 저 굴절율 재료의 제1 층을 증착함으로써 저밀도, 다공성 원주형 필름 구조를 반도체 디바이스의 표면 위에 형성하는 단계;
    상기 반도체 디바이스의 코팅면 위에 저 밀도, 저 굴절율 재료 및 고 밀도, 고 굴절율 재료의 교호층을 포함하는 다층 광 코팅을 증착하는 단계;
    상기 저 밀도, 저 굴절율 재료의 제1 층의 적어도 일부를 노출시키기 위해 교호 다층 광 코팅의 일부를 선택적으로 제거하는 단계; 및
    상기 반도체 디바이스의 적어도 일부를 노출시키기 위해 상기 저 밀도, 저 굴절율 재료의 제1 층의 일부를 선택적으로 제거하는 단계;를 포함하는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  2. 제1항에 있어서, 적어도 하나의 저 밀도, 저 굴절율 재료는 저항가열 증착(resistive-source evaporation) 프로세스를 사용하여 적용되는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  3. 제1항에 있어서, 적어도 하나의 저 밀도, 저 굴절율 재료는 종래의 전자-빔 증착 프로세스를 사용하여 적용되는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  4. 제1항에 있어서, 적어도 하나의 고 밀도, 고 굴절율 재료는 마그네트론 스퍼터링 프로세스를 사용하여 적용되는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  5. 제1항에 있어서, 적어도 하나의 고 밀도, 고 굴절율 재료는 이온-빔 스퍼터링 프로세스를 사용하여 적용되는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  6. 제1항에 있어서, 적어도 하나의 고 밀도, 고 굴절율 재료는 캐소드-아크 증착 프로세스를 사용하여 적용되는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  7. 제1항에 있어서, 적어도 하나의 고 밀도, 고 굴절율 재료는 이온-어시스티드 전자-빔 증착 프로세스를 사용하여 적용되는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  8. 제1항에 있어서, 적어도 하나의 고 밀도, 고 굴절율 재료는 이온-플레이팅 프로세스를 사용하여 적용되는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  9. 제1항에 있어서, 상기 다층 광 코팅은 물리적 제거 프로세스를 사용하여 선택적으로 제거되는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  10. 제9항에 있어서, 상기 물리적 제거 프로세스는 이온 빔 밀링을 포함하는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  11. 제1항에 있어서, 상기 다층 광 코팅은 화학적 제거 프로세스를 사용하여 선택적으로 제거되는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  12. 제11항에 있어서, 상기 화학적 제거 프로세스는 플루오르화수소산 프로세싱을 포함하는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  13. 제1항에 있어서, 상기 제1층은 제어된 화학 에칭 프로세스를 사용하여 제거되는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  14. 광 코팅된 반도체 디바이스 제조 방법으로서,
    반도체 디바이스의 표면 위에 저 밀도, 저 굴절율 재료의 제1 층을 증착함으로써 저밀도, 다공성 원주형 필름 구조를 반도체 디바이스의 표면 위에형성하는 단계;
    상기 반도체 디바이스의 코팅면 위에 저 밀도, 저 굴절율 재료 및 고 밀도, 고 굴절율 재료의 교호층을 포함하는 다층 광 코팅을 증착하는 단계;
    상기 저 밀도, 저 굴절율 재료의 제1 층의 적어도 일부를 노출시키기 위해 물리적 제거 프로세스를 사용하여 교호 다층 광 코팅의 일부를 선택적으로 제거하는 단계; 및
    상기 반도체 디바이스의 적어도 일부를 노출시키기 위해, 제어된 화학적 에칭 프로세스를 사용하여 상기 저 밀도, 저 굴절율 재료의 제1 층의 일부를 선택적으로 제거하는 단계;를 포함하는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  15. 제14항에 있어서, 적어도 하나의 저 밀도, 저 굴절율 재료는 저항가열 증착 프로세스를 사용하여 적용되는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  16. 제14항에 있어서, 적어도 하나의 저 밀도, 저 굴절율 재료는 종래의 전자-빔 증착 프로세스를 사용하여 적용되는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  17. 제14항에 있어서, 적어도 하나의 고 밀도, 고 굴절율 재료는 마그네트론 스퍼터링 프로세스를 사용하여 적용되는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  18. 제14항에 있어서, 적어도 하나의 고 밀도, 고 굴절율 재료는 이온-빔 스퍼터링 프로세스를 사용하여 적용되는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  19. 제14항에 있어서, 적어도 하나의 고 밀도, 고 굴절율 재료는 캐소드-아크 증착 프로세스를 사용하여 적용되는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  20. 제14항에 있어서, 적어도 하나의 고 밀도, 고 굴절율 재료는 이온-어시스티드 전자-빔 증착 프로세스를 사용하여 적용되는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  21. 제14항에 있어서, 적어도 하나의 고 밀도, 고 굴절율 재료는 이온-플레이팅 프로세스를 사용하여 적용되는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  22. 제14항에 있어서, 상기 물리적 제거 프로세스는 이온 빔 밀링을 포함하는 것을 특징으로 하는 광 코팅된 반도체 디바이스 제조 방법.
  23. 광 코팅이 선택적으로 적용된 반도체 디바이스로서,
    적어도 제1 표면을 갖는 적어도 하나의 반도체 웨이퍼;
    상기 반도체 웨이퍼의 적어도 상기 제1 표면에 적용된 제1 층으로서, 상기 제1 층은 저 밀도, 저 굴절율 광 재료로부터 형성된 저밀도, 다공성 원주형 필름 구조를 포함하는, 제1 층; 및
    상기 저 밀도, 저 굴절율 재료의 제1 층에 적용된 다층 광 코팅;을 포함하고,
    상기 다층 광 코팅은 저 밀도, 저 굴절율 재료 및 고 밀도, 고 굴절율 재료의 교호 층을 포함하는 것을 특징으로 하는 반도체 디바이스.
  24. 제23항에 있어서, 상기 저 밀도, 저 굴절율 재료는 이산화규소를 포함하는 것을 특징으로 하는 반도체 디바이스.
  25. 제23항에 있어서, 상기 저 밀도, 저 굴절율 재료는 산화알루미늄, 일산화규소, 불화마그네슘, 및 불화토륨으로 구성된 그룹으로부터 선택된 적어도 하나의 재료를 포함하는 것을 특징으로 하는 반도체 디바이스.
  26. 제23항에 있어서, 상기 고 밀도, 고 굴절율 재료는 니오븀 디옥사이드를 포함하는 것을 특징으로 하는 반도체 디바이스.
  27. 제23항에 있어서, 상기 고 밀도, 고 굴절율 재료는 티타늄 디옥사이드, 탄탈륨 펜톡사이드, 하프늄 디옥사이드, 지르코늄 디옥사이드, 알루미늄 니트라이드, 황화아연, 또는 셀렌화아연으로 구성된 그룹으로부터 선택된 적어도 하나의 재료를 포함하는 것을 특징으로 하는 반도체 디바이스.
  28. 제23항에 있어서, 상기 반도체 웨이퍼는 하나 이상의 별개의 반도체 디바이스를 형성하는 것을 특징으로 하는 반도체 디바이스.
  29. 제28항에 있어서, 상기 반도체 디바이스는 하나 이상의 광 검출기를 포함하는 것을 특징으로 하는 반도체 디바이스.
  30. 제23항에 있어서, 상기 제1 층은 150nm 내지 800nm의 두께를 갖는 것을 특징으로 하는 반도체 디바이스.
  31. 제23항에 있어서, 상기 다층 광 코팅을 형성하는 층은 10nm 내지 1000nm의 두께를 갖는 것을 특징으로 하는 반도체 디바이스.
KR1020107009475A 2007-12-12 2008-12-11 성능이 향상된 광 코팅된 반도체 디바이스 및 관련 제조 방법 KR101616540B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US749407P 2007-12-12 2007-12-12
US61/007,494 2007-12-12

Publications (2)

Publication Number Publication Date
KR20100094455A KR20100094455A (ko) 2010-08-26
KR101616540B1 true KR101616540B1 (ko) 2016-04-28

Family

ID=40756050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107009475A KR101616540B1 (ko) 2007-12-12 2008-12-11 성능이 향상된 광 코팅된 반도체 디바이스 및 관련 제조 방법

Country Status (6)

Country Link
US (1) US8445299B2 (ko)
EP (1) EP2223350A4 (ko)
JP (1) JP2011507268A (ko)
KR (1) KR101616540B1 (ko)
CN (1) CN101861659A (ko)
WO (1) WO2009075880A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101181000B1 (ko) * 2009-12-29 2012-09-07 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
EP2607935B1 (en) * 2011-12-22 2014-10-29 Markus Aspelmeyer Substrate transferred monocrystalline Bragg mirrors
CN106637076A (zh) * 2016-10-14 2017-05-10 聂道兵 一种光学镀膜材料及其加工方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997001777A1 (en) 1995-06-28 1997-01-16 Jds Fitel Inc. Multilayer thin film bandpass filter

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8703592D0 (en) * 1987-02-17 1987-03-25 British Telecomm Capping layer fabrication
JPH06151904A (ja) * 1992-11-06 1994-05-31 Sharp Corp 受光素子の製造方法
JP3242495B2 (ja) * 1993-07-01 2001-12-25 シャープ株式会社 多層膜フィルタ付き受光素子及びその製造方法
JPH07115180A (ja) * 1993-10-15 1995-05-02 Canon Inc イメージセンサー及びその製造方法及び情報処理装置
DE69516933T2 (de) * 1994-04-06 2000-12-07 At&T Ipm Corp., Coral Gables Herstellungsverfahren für eine Vorrichtung mit einer SiOx Schicht
US6352755B1 (en) * 1994-10-04 2002-03-05 Ppg Industries Ohio, Inc. Alkali metal diffusion barrier layer
US5812580A (en) * 1996-11-05 1998-09-22 Coherent, Inc. Laser diode facet coating
US5972185A (en) * 1997-08-30 1999-10-26 United Technologies Corporation Cathodic arc vapor deposition apparatus (annular cathode)
JPH11145520A (ja) * 1997-11-12 1999-05-28 Sony Corp 半導体発光素子およびその製造方法
JP2000156486A (ja) * 1998-11-20 2000-06-06 Matsushita Electric Ind Co Ltd 固体撮像装置の製造方法
JP2001074931A (ja) * 1999-08-31 2001-03-23 Nikon Corp 光学薄膜及び光学素子及び光学装置
JP2002033503A (ja) * 2000-07-13 2002-01-31 Oki Electric Ind Co Ltd 半導体受光素子
JP2002344015A (ja) * 2001-05-17 2002-11-29 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP4143324B2 (ja) * 2002-04-25 2008-09-03 キヤノン株式会社 発光素子、光電子集積装置、電気機器、及び光伝送システム
US7050215B1 (en) * 2003-08-01 2006-05-23 Ball Aerospace & Technologies Corp. Method and apparatus for providing a gas correlation filter for remote sensing of atmospheric trace gases
JP2008535263A (ja) * 2005-03-30 2008-08-28 ノバラックス,インコーポレイティド 周波数安定化した垂直拡大キャビティ面発光レーザ
JP4565105B2 (ja) * 2005-05-02 2010-10-20 独立行政法人 宇宙航空研究開発機構 太陽電池用の光学薄膜およびその製造方法
JP4207083B2 (ja) * 2006-04-04 2009-01-14 セイコーエプソン株式会社 光学多層膜フィルタ、光学多層膜フィルタの製造方法および電子機器装置
US20070272666A1 (en) * 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997001777A1 (en) 1995-06-28 1997-01-16 Jds Fitel Inc. Multilayer thin film bandpass filter

Also Published As

Publication number Publication date
WO2009075880A2 (en) 2009-06-18
EP2223350A2 (en) 2010-09-01
EP2223350A4 (en) 2013-01-16
KR20100094455A (ko) 2010-08-26
CN101861659A (zh) 2010-10-13
US8445299B2 (en) 2013-05-21
JP2011507268A (ja) 2011-03-03
US20100244075A1 (en) 2010-09-30
WO2009075880A3 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
KR102392653B1 (ko) 실리콘-게르마늄계 광학 필터
JP7404367B2 (ja) 光学フィルタ
US7914158B2 (en) Optical element with an anti-fog layer and method for its production
JP6415549B2 (ja) 反射防止層の製造法
US11733442B2 (en) Optical filter
TWI569364B (zh) 以剝落作用分離之複合結構之製造方法
WO2017044549A1 (en) Optical coatings including buffer layers
KR101616540B1 (ko) 성능이 향상된 광 코팅된 반도체 디바이스 및 관련 제조 방법
JP5362256B2 (ja) 反射防止膜を備えた光学部品及びレーザー光伝送方法
US20190330054A1 (en) Coated optical element component with a coated optical element and method to produce the same
US20180017719A1 (en) Methods of reducing surface roughness of reflectance coatings for duv mirrors
US8928102B2 (en) Performance optically coated semiconductor devices and related methods of manufacture
JP2023049017A (ja) 光干渉フィルタ
US12105252B2 (en) Thin film forming method and porous thin film
JP2007086289A (ja) 光学素子及び光学機器
JPH06138317A (ja) 干渉フィルター及び干渉フィルター付受光素子
TWI855290B (zh) 光學濾波器及感測器系統

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190410

Year of fee payment: 4