KR101613196B1 - 플립칩 장착 방법 및 플립칩 장착기 - Google Patents

플립칩 장착 방법 및 플립칩 장착기 Download PDF

Info

Publication number
KR101613196B1
KR101613196B1 KR1020100114517A KR20100114517A KR101613196B1 KR 101613196 B1 KR101613196 B1 KR 101613196B1 KR 1020100114517 A KR1020100114517 A KR 1020100114517A KR 20100114517 A KR20100114517 A KR 20100114517A KR 101613196 B1 KR101613196 B1 KR 101613196B1
Authority
KR
South Korea
Prior art keywords
value
bonding head
substrate
actual
reference value
Prior art date
Application number
KR1020100114517A
Other languages
English (en)
Other versions
KR20120053310A (ko
Inventor
김봉준
Original Assignee
한화테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한화테크윈 주식회사 filed Critical 한화테크윈 주식회사
Priority to KR1020100114517A priority Critical patent/KR101613196B1/ko
Priority to US13/299,016 priority patent/US8677614B2/en
Publication of KR20120053310A publication Critical patent/KR20120053310A/ko
Application granted granted Critical
Publication of KR101613196B1 publication Critical patent/KR101613196B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/53087Means to assemble or disassemble with signal, scale, illuminator, or optical viewer
    • Y10T29/53091Means to assemble or disassemble with signal, scale, illuminator, or optical viewer for work-holder for assembly or disassembly
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178Chip component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183Multilead component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

플립칩 장착 방법 및 플립칩 장착기가 제공된다. 상기 플립칩 장착 방법은, 본딩헤드가 반도체 칩을 픽업하여 기판 상측의 준비위치로 이동하고, 제어부가 검색 높이를 결정하고, 상기 본딩헤드가 상기 준비위치에서부터 상기 검색 높이까지는 가감속으로 하강하고, 상기 검색 높이부터는 저속으로 하강하며 상기 기판의 위치를 검색하고, 상기 검색된 상기 기판의 위치에서 본딩을 수행하는 플립칩의 장착방법에 있어서, 상기 기판의 위치를 검색하는 것은, 상기 본딩헤드의 명령 위치값과 상기 본딩헤드의 실제 위치값의 차이를 위치오차값으로 정의하는 단계, 현재의 상기 위치오차값과 전회의 상기 위치오차값의 차이값을 위치오차의 변화량으로 정의하는 단계, 상기 위치오차의 변화량이 0보다 큰 값인지 여부를 판단하는 단계, 상기 본딩헤드의 실제 속도값이 제 1 기준값보다 작은 값인지 여부를 판단하는 단계, 상기 본딩헤드의 실제 속도값이 상기 제 1 기준값보다 작은 값일 경우, 터치판단 횟수를 축적하는 단계 및 상기 축적된 터치판단 횟수가 제 2 기준값보다 큰 값인지 여부를 판단하는 단계, 상기 축적된 터치판단 횟수가 상기 제 2 기준값보다 큰 값일 경우, 상기 본딩헤드의 실제 위치값이 기설정된 예상 터치 위치 범위에 포함되는 지를 판단하는 단계를 포함하되, 상기 본딩헤드의 실제 위치값이 기설정된 예상 터치 위치 범위에 포함되지 않을 경우, 상기 축적된 터치 판단 횟수를 0으로 설정하는 단계를 더 포함한다.

Description

플립칩 장착 방법 및 플립칩 장착기{Method for flip chip mounting and flip chip mounting device}
본 발명은 플립칩 장착 방법 및 플립칩 장착기에 관한 것이다.
플립칩은 와이어를 사용하지 않고 반도체 칩을 기판에 장착하는 방식으로서, 이 반도체 칩이 장착될 기판의 위치를 정확하게 찾기 위한 장착방법이 고안되어 왔다.
본 발명이 해결하고자 하는 기술적 과제는 기판 상의 장착위치를 정확하게 찾기 위한 플립칩 장착 방법을 제공하는 것이다.
본 발명의 다른 기술적 과제는 기판 상의 장착위치를 정확하게 찾기 위한 플립칩 장착기를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해 될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 태양에 플립칩 장착 방법은, 본딩헤드가 반도체 칩을 픽업하여 기판 상측의 준비위치로 이동하고, 제어부가 검색 높이를 결정하고, 상기 본딩헤드가 상기 준비위치에서부터 상기 검색 높이까지는 가감속으로 하강하고, 상기 검색 높이부터는 저속으로 하강하며 상기 기판의 위치를 검색하고, 상기 검색된 상기 기판의 위치에서 본딩을 수행하는 플립칩의 장착방법에 있어서, 상기 기판의 위치를 검색하는 것은, 상기 본딩헤드의 명령 위치값과 상기 본딩헤드의 실제 위치값의 차이를 위치오차값으로 정의하는 단계, 현재의 상기 위치오차값과 전회의 상기 위치오차값의 차이값을 위치오차의 변화량으로 정의하는 단계, 상기 위치오차의 변화량이 0보다 큰 값인지 여부를 판단하는 단계, 상기 본딩헤드의 실제 속도값이 제 1 기준값보다 작은 값인지 여부를 판단하는 단계, 상기 본딩헤드의 실제 속도값이 상기 제 1 기준값보다 작은 값일 경우, 터치판단 횟수를 축적하는 단계 및 상기 축적된 터치판단 횟수가 제 2 기준값보다 큰 값인지 여부를 판단하는 단계, 상기 축적된 터치판단 횟수가 상기 제 2 기준값보다 큰 값일 경우, 상기 본딩헤드의 실제 위치값이 기설정된 예상 터치 위치 범위에 포함되는 지를 판단하는 단계를 포함하되, 상기 본딩헤드의 실제 위치값이 기설정된 예상 터치 위치 범위에 포함되지 않을 경우, 상기 축적된 터치 판단 횟수를 0으로 설정하는 단계를 더 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 플립칩 장착기는, 반도체 칩을 픽업하고, 기판에 상기 반도체 칩을 이송하는 본딩헤드 및 상기 본딩헤드의 이동을 제어하고, 검색 높이를 결정하며, 상기 기판의 위치를 검색하는 제어부를 포함하는 플립칩 장착기에 있어서, 상기 제어부는, 상기 본딩헤드의 명령 위치값과 상기 본딩헤드의 실제 위치값의 차이를 위치오차값으로 정의하는 수단, 현재의 상기 위치오차값과 전회의 상기 위치오차값의 차이값을 위치오차의 변화량으로 정의하는 수단, 상기 위치오차의 변화량이 0보다 큰 값인지 여부를 판단하는 수단, 상기 본딩헤드의 실제 속도값이 제 1 기준값보다 작은 값인지 여부를 판단하는 수단, 상기 본딩헤드의 실제 속도값이 상기 제 1 기준값보다 작은 값일 경우, 터치판단 횟수를 축적하는 수단 및 상기 축적된 터치판단 횟수가 제 2 기준값보다 큰 값인지 여부를 판단하는 수단, 상기 축적된 터치판단 횟수가 상기 제 2 기준값보다 큰 값일 경우, 상기 본딩헤드의 실제 위치값이 기설정된 예상 터치 위치 범위에 포함되는 지를 판단하는 수단을 포함하되, 상기 본딩헤드의 실제 위치값이 기설정된 예상 터치 위치 범위에 포함되지 않을 경우, 상기 축적된 터치 판단 횟수를 0으로 설정하는 수단을 더 포함한다.
상기와 같은 본 발명에 따르면, 기판 상의 장착위치를 정확하게 찾기 위한 플립칩 장착 방법을 제공할 수 있다.
또한, 기판 상의 장착위치를 정확하게 찾기 위한 플립칩 장착기를 제공할 수 있다.
도 1은 플립칩 본딩에 의한 플립칩 패키지의 단면도이다.
도 2는 본딩헤드의 위치 제어를 도시한 그래프이다.
도 3은 본 발명의 일 실시예에 관한 플립칩의 장착 방법이 수행되는 모습을 도시하는 개략도이다.
도 4는 본 발명의 일 실시예에 관한 플립칩의 장착 방법 중, 기판의 위치를 검색하는 과정의 흐름도이다.
도 5는 샘플링 시간에 대한 본딩헤드의 명령 위치 변화 및 실제 위치 변화를 도시한 그래프이다.
도 6은 샘플링 시간에 대한 본딩헤드의 명령 속도 변화 및 실제 속도 변화를 도시한 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 게시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 게시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"는 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성 요소와 다른 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 구성요소들의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 구성요소를 뒤집을 경우, 다른 구성요소의 "아래(below)"또는 "아래(beneath)"로 기술된 구성요소는 다른 구성요소의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성요소는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
도 1은 플립칩 본딩에 의한 플립칩 패키지의 단면도이다.
도 1을 참조하면, 플립칩은 선 없는 반도체라고도 하며, 반도체 칩(100)을 회로 기판(300)에 장착할 때, 금속리드(와이어)와 같은 추가적인 연결구조나 볼그리드 어레이와 같은 중간 매체를 사용하지 않고 칩 아랫면의 전극 패턴을 이용해 그대로 융착시키는 반도체 칩(100) 장착방식이다.
플립칩 본딩 기술은 범프(150)를 사용하여 기판(300)에 반도체 칩(100)을 본딩한다. 범프(150)는 반도체 칩(100)에 형성되며, 기판(300)에는 패턴과 패드(200)가 형성된다. 반도체 칩(100)은 범프(150)가 아래 측을 향하는 페이스다운 형태로 기판(300)에 장착된다. 범프(150)의 형태에는 솔더 범프(150) 또는 골드 범프(150) 등이 이용될 수 있다.
반도체 칩(100)과 기판(300)을 결합하는 본딩공정에서는 열압착 방식, 초음파 압착 방식, 열초음파 압착방식이 이용될 수 있다. 본딩공정은 반도체 칩(100)과 기판(300)을 접촉시켜 일정한 힘과 함께 열 또는 초음파 등을 가하는 공정으로서, 본딩의 품질을 결정하는 중요한 공정이다.
도 2는 본딩헤드의 위치 제어를 도시한 그래프이다.
도 2를 참조하면, 기판(300)을 수직으로 관통하는 가상의 축을 Z축이라고 가정한다. 그래프의 X축은 시간 축이며, 단위는 μs 또는 ms일 수 있고, 그래프의 Y축은 기준 높이로부터의 Z축 위치이다. 기판(300)의 상측의 Z축 공간은, 본딩헤드(500)가 플립칩을 장착한 후, 기판(300) 상측으로 이송하는 위치인 준비 위치(L1), 기판(300)의 위치 검색을 시작하는 높이인 검색 높이(L2) 및 반도체 칩(100)이 장착될 높이인 본딩 높이(L3)를 포함한다.
플립칩을 장착한 본딩헤드(500)는 반도체 칩(100) 장착시간을 최소화하기 위해 준비 위치(L1)부터 검색 높이(L2)까지 빠른 속도로 가속도 또는 감속도 운동을 하며 하강한다.
검색 높이(L2)에서 본딩 높이(L3)까지는 기판(300)의 위치를 검색해야 하기 때문에, 느린 속도로 등속운동을 할 수 있다. 이 과정에서 본딩헤드(500)의 진동이 발생할 수 있다. 여기서, 진동이란 반도체 칩(100)이 기판(300)과 터치하여 본딩헤드(500)가 나아가지 못하는 현상, 제어부의 제어 오류, 멀티 겐트리의 사용 시 겐트리 간의 간섭 및 본딩헤드(500)가 하강하면서 자체 상하운동 등 광범위한 의미이다. 만약, 검색 높이(L2)를 낮춘다면 검색 높이(L2)에서 본딩 높이(L3)까지 하강하는데 걸리는 시간을 줄일 수 있다. 그러나 검색 높이(L2)를 너무 낮추는 경우에는 본딩의 품질이 떨어질 수 있기 때문에 검색 높이(L2)는 기판(300) 위치를 검색하는데 필요한 최적의 검색 높이 보다는 높게 설정될 수 있다. 이러한 검색 높이(L2)는 반도체 칩(100)의 두께와 반도체 칩(100)의 하부에 형성된 범프(150)의 두께를 합한 값을 고려하여 설정될 수 있다.
그래프에 도시되어 있지 않지만, 본딩헤드(500)가 본딩 높이(L3)로부터 일정한 위치까지 하강하는 추가적인 이동이 발생할 수 있다. 이는 반도체 칩(100)을 기판(300)과 접착 시킨 후, 반도체 칩(100)에 압력을 가하여 반도체 칩(100)이 기판(300)에 유효한 장착이 될 수 있도록 하기 위함이다. 여기서 유효한 장착이란 반도체 칩(100)이 기판(300)상의 제 위치에 장착되어 우수한 전기적 연결이 이루어지고, 장착된 반도체 칩(100)이 기판(300)에서 떨어져 나가지 않은 것을 말한다. 반도체 칩(100)이 기판(300)상의 패드(200)로부터 조금 벗어나서 터치가 이루어졌다고 하더라도, 반도체 칩(100)에 압력을 가함으로써, 제 위치에 반도체 칩(100)이 장착되도록 한다.
기판(300) 위치의 검색이 완료되면 반도체 칩(100)과 기판(300)을 접촉시켜 일정한 힘과 함께 열 또는 초음파를 가하는 본딩공정이 수행될 수 있으며, 본딩의 방법은 이에 국한되는 것은 아니다.
본딩공정을 실시하기 위한 본딩 높이(H3)는 티칭(teaching)에 의하여 정해진다. 여기서, 티칭은 장착기를 가동하기 전에, 실측을 통해 수행된다. 그러나 티칭 본딩높이와 실제 본딩높이 사이에는 수 μm 에서 수십 μm 까지 차이가 발생할 수 있다. 실제 본딩높이와 티칭 본딩높이 사이에 차이가 발생하는 이유는 본딩공정이 계속 반복되는 동안 발생하는 마모나 오염에 의한 본딩 공구 팁의 높이 변화, 모터의 기구적·전기적 이력현상(히스테리시스)에 의한 높이의 변화 및 부품의 열팽창으로 인한 높이 변화 등을 들 수 있다.
티칭 본딩높이가 실제 본딩높이 보다 작으면, 필요이상으로 반도체 칩(100)을 하강시키므로, 시간당 생산능력이 저하되는 문제가 있으며, 티칭 본딩높이가 실제본딩높이 보다 크면, 요구되는 하강량을 충족시키지 못하므로, 본딩단계에서 터치가 부적절하게 이루어져 리드가 오픈되는 등의 불량이 발생함으로써 본딩 품질이 저하될 수 있다.
도 3은 본 발명의 일 실시예에 관한 플립칩의 장착 방법이 수행되는 모습을 도시하는 개략도이다.
도 3을 참조하면, 플립칩의 본딩은 본딩헤드(500)가 반도체 칩(100)을 기판(300)의 상측으로 이동한 후 하강하여 본딩을 수행하는 일련의 단계로 이루어진다.
준비단계는 본딩헤드(500)가 반도체 칩(100)을 픽업하여 기판(300) 상측의 준비위치(L1)로 이동하는 단계이다. 이 준비위치(L1)는 기준위치(BTM)로부터 H1의 높이에 위치한다. 반도체 칩(100)의 픽업은 진공흡착, 그리퍼에 의한 적재 등 다양한 방법을 사용할 수 있다. 반도체 칩(100)에는 일측 면에 범프(150)가 형성되며, 스테이지(400)에 놓이는 기판(300)에는 반도체 칩(100)의 범프(150)에 대응하는 패턴과 패드(200)가 형성된다.
준비단계에서는 반도체 칩(100)과 기판(300)의 위치를 일치시키기 위하여 반도체 칩(100)이나 기판(300)의 위치 정렬이 수행될 수 있다. 정렬의 방법으로는 반도체 칩(100)과 기판(300) 사이에 광학장치(미도시)를 삽입하여 광을 이용해 위치의 오차를 보정하는 등의 방법을 사용할 수 있다. 위치의 정렬이 이루어진 이후에는 본딩헤드(500)가 Z축 방향으로 하강하는 일련의 동작이 이루어진다.
또한, 준비위치(L1)에서부터 검색위치(L2)까지의 구간(H1-H2)은 칩 장착 시간을 최소화하기 위해, 본딩헤드(500)가 가감속 이동을 하며, 최고 속도로 하강한다. 여기에서 가감속 이동이라 함은 가속제어 및 감속제어를 실시하며 신속하고도 안정적인 운동을 하게 하는 제어방식을 의미한다.
검색 높이(L2)는 본딩헤드(500)의 이동속도가 저속으로 변하는 위치를 말하며, 본딩헤드(500)가 검색 높이(L2)에 이르면 기판(300)의 검색이 시작된다. 이 검색 높이(L2)는 칩 두께와 칩 하부에 형성된 범프의 두께를 합한 값을 이용하여 구하는 데, 장착할 칩 및 범프의 두께를 실측하고, 이 두께로부터 검색하기에 적당한 높이를 계산하여 구한다. 검색 높이(L2)의 결정은 기판(300)을 검색하는데 필요한 최적의 구간을 고려하여 이루어진다. 검색 높이(L2)로부터 본딩 높이(L3)에 이르는 구간(H2-H3)에서는, 기판(300)의 위치를 검색해야 하기 때문에, 본딩헤드(500)는 저속운동을 실시한다.
기판(300)의 위치를 검색하는 단계는 본딩헤드(500)가 검색 높이(L2)에 이르면, 저속운동을 실시하며, 기판(300)의 검색이 수행된다. 이 과정에서, 하강에 의한 본딩헤드의 상하운동 및 본딩헤드를 장착한 멀티 겐트리간의 상호 간섭 등으로 인하여, 본딩헤드의 명령 위치값과 실제 위치값의 차이 및 본딩헤드의 명령 속도값과 실제 속도값의 차이가 발생한다. 자세한 설명은 다음에 한다.
본딩단계는 기판(300)위치가 검색된 후에 수행된다. 반도체 칩(100)과 기판(300)의 본딩은 반도체 칩(100)의 범프(150)와 패드(200)가 접촉하는 상태가 되는 본딩위치에서 일정한 힘을 가함과 동시에 열 또는 초음파를 가하거나, 열과 초음파를 동시에 가하는 등의 방법을 사용할 수 있다.
본딩단계가 수행된 이후에는 준비단계로 다시 복귀하는 단계가 수행된다. 이 단계는 한 사이클의 플립칩 본딩공정을 마무리하고 다음 사이클의 공정을 준비하기 위한 단계이다. 다음 사이클의 공정을 준비하기 위해서는 스테이지(400)에 놓여 있는 완성된 플립칩 패키지를 별도의 적재장소로 이송시키고, 작업대상이 될 새로운 기판(300)을 스테이지(400)에 이송하는 작업등이 함께 이루어진다.
도 4는 본 발명의 일 실시예에 관한 플립칩의 장착 방법 중, 기판의 위치를 검색하는 과정의 흐름도이다.
기판의 위치를 검색한다는 것은 반도체 칩과 기판이 실제 터치가 일어날 경우에 발생하는 진동을 파악하는 것으로 볼 수 있다. 그러나, 앞에서 설명하였듯이, 진동이란 반도체 칩(100)이 기판(300)과 터치하여 본딩헤드(500)가 나아가지 못하는 현상, 제어부의 제어 오류, 멀티 겐트리의 사용 시 겐트리 간의 간섭 및 본딩헤드(500)가 하강하면서 자체 상하운동 등에 의해서 광범위하게 발생할 수 있다.
따라서, 기판의 위치를 검색하기 위해서는, 이 진동에서 반도체 칩(100)과 기판(300)이 실제로 터치가 일어난 경우를 파악해야 한다. 즉, 이 진동에서 제어부의 제어 오류, 멀티 겐트리의 사용 시 겐트리 간의 간섭 및 본딩헤드(500)가 하강하면서 자체 상하운동 등의 요소는 제거하는 필터링 과정이 있어야 한다.
한편, 진동을 파악할 수 있는 정량적인 자료로는 위치오차의 변화량 및 실제 속도값이 있을 수 있다. 이하, 위치오차의 변화량 및 실제 속도값을 이용하여 반도체 칩과 기판의 실제 터치를 파악하는 과정을 설명한다.
도 4를 참고하면, 본딩헤드(500)의 명령 위치값과 본딩헤드(500)의 실제 위치값의 차이를 위치오차값으로 정의한다(S10). 본딩헤드(500)의 위치는 모터 피드백 위치 신호를 비교함으로써 이루어진다. 이 모터 피드백 위치 신호는 위치 데이터이며, 엔코더 신호를 말한다. 여기서 엔코더란 모터의 회전량을 검출하기 위한 장치이다.
제어부는 본딩헤드(500)를 샘플링 시간(단위는 μs 또는 ms일 수 있다)당 일정한 거리를 하강하도록 명령을 하며, 이 명령에 기인한 본딩헤드(500)의 이상적인 위치가 명령 위치값이고, 본딩헤드(500)의 실제 운동에 기인한 위치가 실제 위치값이다. 실제 위치값은 명령 위치값과 차이가 있을 수 있는 데, 그 이유는 본딩헤드가 하강하는 동안 본딩헤드(500) 자체의 진동이 발생할 수 있고, 헤드가 장착된 멀티 겐트리간의 운동에 의한 상호 간섭 및 반도체 칩이 기판에 터치할 경우 등이 있을 수 있다. 이러한 명령 위치값과 실제 위치값의 차이를 위치오차로 정의를 한다. 즉, (위치오차)=(명령 위치값)-(실제 위치값)이다.
전회의 위치오차값과 현재의 위치오차값의 차이를 위치오차의 변화량으로 정의한다(S20). (n-1)번째 샘플링 시간당 위치오차값과 n번째 샘플링 시간당 위치오차값의 차이를 위치오차의 변화량으로 정의한다. 즉, (위치오차의 변화량)=(n번째 샘플링 시간당 위치오차값)-((n-1)번째 샘플링 시간당 위치오차값)이다.
위치오차의 변화량이 0보다 큰 값인지를 비교한다(S30). 위치오차의 변화량이 0보다 크다는 것은 샘플링 시간당 위치오차값이 점점 커진다는 것으로, 본딩헤드(500)가 장애물(또는 기판) 또는 자체 진동에 의해 이상적인 하강을 하고 있지 못하다는 것을 나타낸다.
본딩헤드의 실제 속도값이 제 1기준값보다 작은 값인지를 비교한다(S40). 진동을 파악하는 하나의 기준값인 위치오차의 변화량의 경우는, 반도체 칩과 기판의 실제 터치와 다른 진동 요인간에 그 차이가 크지 않을 수 있으며, 그 결과 기판의 위치를 정확하게 파악하기 어려울 수 있다. 따라서, 실제 속도값이라는 또 하나의 기준값을 이용한다.
반도체 칩과 기판간의 실제 터치로 인한 실제 속도값의 변화는 나머지 진동의 경우보다 변화량이 크기에, 기판의 위치을 판단하는 기준으로 실제 속도값을 이용할 수 있다.
여기서 제 1기준값이란 본딩헤드의 명령 속도값의 a(0<a<1)배의 값 말한다. 도 6을 참조하면, 명령 속도는 검색 높이부터 일정한 속도를 보이고 있으나, 실제 속도는 본딩헤드(500) 자체의 상하운동 등 진동에 의해 명령 속도와 차이를 보이다가 따라가는 과정을 반복한다. 그래프의 C부분은 실제 속도의 변화량이 크지 않기 때문에, 제어부의 제어 오류, 멀티 겐트리의 사용 시 겐트리 간의 간섭 및 본딩헤드(500)가 하강하면서 자체 상하운동으로 인한 진동이 원인이 되어, 명령 속도와 실제 속도가 차이가 나는 것을 나타내는 것이며, D부분은 실제 속도값의 변화량이 크기 때문에 반도체 칩(100)과 기판(300)의 터치로 인한 차이를 나타낸다.
특정 기준값인 av값보다 작은 속도까지 속도가 내려가는 경우가 반도체 칩과 기판간의 실제 터치가 발생했다고 판단할 수 있다. 예를 들어, a=0.6일 경우, 명령 속도의 60%이하부터 실제 터치가 발생했다고 판단할 수 있다. 다만, a의 값은 기기의 종류 및 상황에 따라 가변적일 수 있다. 이러한 단계를 수행하면서, 실제 터치가 아닌 본딩헤드 자체 상하운동, 겐트리간의 간섭 및 제어부의 제어 오류 등을 걸러 낼 수 있다.
본딩헤드의 실제 속도값이 제 1기준값보다 작을 경우, 이 경우마다 터치 판단 횟수를 축적한다(S50). 즉, 실제 속도값이 제 1기준값보다 클 경우가 연속적으로 5회라면, 터치 판단 횟수는 5로 설정된다.
여기서 터치 판단 횟수는 터치 판단을 하기 위한 기준값을 의미하며, 몇 회의 터치가 이루어졌는가를 의미하지 않는다.
축적된 터치판단 횟수가 제 2기준값보다 큰 값인지를 판단한다(S60). 여기서, 제 2기준값은 실측해서 취득한, 반도체 칩과 기판의 실제 터치가 이루어지기 까지 연속적인 위치오차 변화량의 횟수를 말한다. 본딩헤드(500)가 반도체 칩(100)을 장착하고 기판(300)까지 하강한 후 실제 터치가 이루어지는 동안 예상되는 연속적인 위치오차 변화량의 횟수는 이미 계산되어 있다. 따라서, 축적된 터치판단 횟수가 예상 위치오차 변화량의 횟수를 충족한 경우에는 반도체 칩(100)이 기판(300)과 터치를 했다고 일단 가정한다.
실제 위치값이 예상 터치 위치 범위에 포함되는 지를 판단한다(S70). 축적된 터치판단 횟수가 제 2 기준값보다 큰 경우, 우선 반도체 칩(100)이 기판(300)과 터치했다고 추측할 수 있으나, 한번 더 판단하는 과정을 수행한다.
앞에서 언급한 경우를 충족하는 경우, 엔코더를 통해서 본딩헤드(500)의 실제 위치값을 취득하고, 이 취득한 실제 위치값이 예상되는 터치 위치의 범위 안에 들어오는 지를 판단한다. 여기서, 예상되는 터치 위치의 범위는 앞에서 언급한 티칭을 통해 본딩높이를 계산한 값이 기준이 된다.
실제 위치값이 터치 위치의 범위안에 들어가면, 반도체 칩(100)과 기판(300)이 터치를 했다고 판단한다(S90). 본딩헤드(500)의 실제 위치값이 예상 터치 위치의 범위 안에 들어가면, 반도체 칩(100)과 기판(300)이 실제로 터치를 했다고 판단한다.
만약 실제 위치값이 예상 터치 위치의 범위를 충족하지 않는다면, 축적된 터치 판단 횟수를 0으로 설정한다(S80). 이 경우는, 실제 터치가 아닌 다른 이유로 인해 축적된 터치 판단 횟수가 제 2기준값을 초과한 것으로 보고, 축적된 터치 판단 횟수를 0으로 하여, 처음부터 다시 과정을 수행한다.
도 5는 샘플링 시간에 대한 본딩헤드(500)의 명령 위치 변화 및 실제 위치 변화를 도시한 그래프이다.
도 5를 참조하면, X축이 시간이고, Y축이 위치를 나타낸다. 실선은 명령 위치이고, 점선은 실제 위치이다. 명령 위치는 샘플링 시간당 제어부가 명령하는 이동량이 축적되어 위치값이 계속 증가하다가, 반도체 칩(100)이 기판(300)과 터치하는 순간부터 일정한 위치를 나타낸다. 반면에, 실제 위치는 초반에는 명령 위치값을 따라가다가, 본딩헤드(500) 자체의 진동 등에 의해 명령 위치와 차이를 보이다가 따라가는 과정을 반복한다.
그래프의 A부분은 진동 등이 원인이 되어, 명령 위치와 실제 위치가 차이가 나는 것을 나타내는 것이며, B부분은 반도체 칩(100)과 기판(300)의 터치로 인한 차이를 나타낸다. 결국, B부분이 반도체 칩(100)과 기판(300)의 터치를 의미하므로, 이 위치가 기판(300)의 위치가 된다. 또한, 도시한 T지점이 실제 터치가 일어난 지점이다.
도 6은 샘플링 시간에 대한 본딩헤드(500)의 명령 속도 변화 및 실제 속도 변화를 도시한 그래프이다.
도 6을 참조하면, X축이 시간이고, Y축이 속도를 나타낸다. 실선은 명령 속도이고, 점선은 실제 속도이다. 명령 속도는 검색 높이부터 일정한 속도를 보이고 있으나, 실제 속도는 본딩헤드(500) 자체의 진동 등에 의해 명령 속도와 차이를 보이다가 따라가는 과정을 반복한다.
그래프의 C부분은 진동 등이 원인이 되어, 명령 속도와 실제 속도가 차이가 나는 것을 나타내는 것이며, D부분은 반도체 칩(100)과 기판(300)의 터치로 인한 차이를 나타낸다. 결국, D부분이 반도체 칩(100)과 기판(300)의 터치를 의미한다. 도시된 바와 같이, 실제 터치가 일어난 경우가 진동에 의한 경우보다 속도 변화의 폭이 더 크며, 실제 터치가 일어난 경우의 실제 속도는 명령 속도의 60%이하(다만, 이 수치에 한정되는 것은 아니다.)로 내려갈 수 있다. 앞에서도 설명하였듯이, 명령 속도값과 실제 속도값의 차이를 분석하여, 실제 터치가 아닌 진동에 의한 위치오차의 변화량을 걸러낼 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 반도체 칩 150: 범프
200: 패드 300: 기판
400: 스테이지 500: 본딩헤드

Claims (10)

  1. 본딩헤드가 반도체 칩을 픽업하여 기판 상측의 준비위치로 이동하고, 제어부가 검색 높이를 결정하고, 상기 본딩헤드가 상기 준비위치에서부터 상기 검색 높이까지는 가감속으로 하강하고, 상기 검색 높이부터는 저속으로 하강하며 상기 기판의 위치를 검색하고, 상기 검색된 상기 기판의 위치에서 본딩을 수행하는 플립칩의 장착방법에 있어서,
    상기 기판의 위치를 검색하는 것은,
    상기 본딩헤드의 명령 위치값과 상기 본딩헤드의 실제 위치값의 차이를 위치오차값으로 정의하는 단계;
    현재의 상기 위치오차값과 전회의 상기 위치오차값의 차이값을 위치오차의 변화량으로 정의하는 단계;
    상기 위치오차의 변화량이 0보다 큰 값인지 여부를 판단하는 단계;
    상기 본딩헤드의 실제 속도값이 제 1 기준값보다 작은 값인지 여부를 판단하는 단계;
    상기 본딩헤드의 실제 속도값이 상기 제 1 기준값보다 작은 값일 경우, 터치판단 횟수를 축적하는 단계; 및
    상기 축적된 터치판단 횟수가 제 2 기준값보다 큰 값인지 여부를 판단하는 단계;
    상기 축적된 터치판단 횟수가 상기 제 2 기준값보다 큰 값일 경우, 상기 본딩헤드의 실제 위치값이 기설정된 예상 터치 위치 범위에 포함되는 지를 판단하는 단계를 포함하되,
    상기 본딩헤드의 실제 위치값이 상기 기설정된 예상 터치 위치 범위에 포함되지 않을 경우, 상기 축적된 터치 판단 횟수를 0으로 설정하는 단계를 더 포함하는, 플립칩의 장착방법.
  2. 제 1항에 있어서,
    상기 본딩헤드의 실제 속도값이 상기 제 1 기준값보다 작은 값인지 여부를 판단하는 단계는,
    상기 본딩헤드 자체 상하운동, 겐트리간의 간섭 및 상기 제어부의 제어 오류 등을 걸러내는 필터링 단계인, 플립칩의 장착방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 2항에 있어서,
    상기 제 1 기준값은 상기 본딩헤드의 명령 속도값의 a(0<a<1)배의 값인, 플립칩의 장착방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 제 2 기준값은 상기 반도체 칩과 상기 기판이 터치가 이루어지기 까지 연속적인 상기 위치오차 변화량의 횟수인, 플립칩의 장착방법.
  5. 삭제
  6. 반도체 칩을 픽업하고, 기판에 상기 반도체 칩을 이송하는 본딩헤드; 및
    상기 본딩헤드의 이동을 제어하고, 검색 높이를 결정하며, 상기 기판의 위치를 검색하는 제어부를 포함하는 플립칩 장착기에 있어서,
    상기 제어부는,
    상기 본딩헤드의 명령 위치값과 상기 본딩헤드의 실제 위치값의 차이를 위치오차값으로 정의하는 수단;
    현재의 상기 위치오차값과 전회의 상기 위치오차값의 차이값을 위치오차의 변화량으로 정의하는 수단;
    상기 위치오차의 변화량이 0보다 큰 값인지 여부를 판단하는 수단;
    상기 본딩헤드의 실제 속도값이 제 1 기준값보다 작은 값인지 여부를 판단하는 수단;
    상기 본딩헤드의 실제 속도값이 상기 제 1 기준값보다 작은 값일 경우, 터치판단 횟수를 축적하는 수단; 및
    상기 축적된 터치판단 횟수가 제 2 기준값보다 큰 값인지 여부를 판단하는 수단;
    상기 축적된 터치판단 횟수가 상기 제 2 기준값보다 큰 값일 경우, 상기 본딩헤드의 실제 위치값이 기설정된 예상 터치 위치 범위에 포함되는 지를 판단하는 수단을 포함하되,
    상기 본딩헤드의 실제 위치값이 상기 기설정된 예상 터치 위치 범위에 포함되지 않을 경우, 상기 축적된 터치 판단 횟수를 0으로 설정하는 수단을 더 포함하는, 플립칩의 장착기.
  7. 제 6항에 있어서,
    상기 본딩헤드의 실제 속도값이 상기 제 1 기준값보다 작은 값인지 여부를 판단하는 수단은,
    상기 본딩헤드 자체 상하운동, 겐트리간의 간섭 및 상기 제어부의 제어 오류 등을 걸러내는 필터링 수단인, 플립칩의 장착기.
  8. 제 7항에 있어서,
    상기 제 1 기준값은 상기 본딩헤드의 명령 속도값의 a(0<a<1)배의 값인, 플립칩의 장착기.
  9. 제 6항 내지 제 8항 중 어느 한 항에 있어서,
    상기 제 2 기준값은 상기 반도체 칩과 상기 기판이 터치가 이루어지기 까지 연속적인 상기 위치오차 변화량의 횟수인, 플립칩 장착기.
  10. 삭제
KR1020100114517A 2010-11-17 2010-11-17 플립칩 장착 방법 및 플립칩 장착기 KR101613196B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100114517A KR101613196B1 (ko) 2010-11-17 2010-11-17 플립칩 장착 방법 및 플립칩 장착기
US13/299,016 US8677614B2 (en) 2010-11-17 2011-11-17 Device mounting method determining touching between device and board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100114517A KR101613196B1 (ko) 2010-11-17 2010-11-17 플립칩 장착 방법 및 플립칩 장착기

Publications (2)

Publication Number Publication Date
KR20120053310A KR20120053310A (ko) 2012-05-25
KR101613196B1 true KR101613196B1 (ko) 2016-04-19

Family

ID=46046488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100114517A KR101613196B1 (ko) 2010-11-17 2010-11-17 플립칩 장착 방법 및 플립칩 장착기

Country Status (2)

Country Link
US (1) US8677614B2 (ko)
KR (1) KR101613196B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101613196B1 (ko) * 2010-11-17 2016-04-19 한화테크윈 주식회사 플립칩 장착 방법 및 플립칩 장착기
KR102168070B1 (ko) * 2013-11-29 2020-10-21 삼성전자주식회사 반도체 제조 장치 및 방법
US9165902B2 (en) * 2013-12-17 2015-10-20 Kulicke And Soffa Industries, Inc. Methods of operating bonding machines for bonding semiconductor elements, and bonding machines
CN109076729B (zh) * 2016-05-27 2021-06-15 环球仪器公司 具有喷嘴加热器设备的分配头、系统和方法
CN109804461B (zh) * 2016-10-08 2023-09-05 华封科技有限公司 半导体封装设备及其控制方法和控制装置
CN116247000B (zh) * 2023-05-10 2023-08-08 河北光兴半导体技术有限公司 一种芯片排晶方法及其装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022396A (ja) 1998-06-30 2000-01-21 Sony Corp 電子部品実装装置
JP2000174498A (ja) 1998-12-08 2000-06-23 Matsushita Electric Ind Co Ltd 電子部品実装装置および電子部品実装方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2705423B2 (ja) * 1992-01-24 1998-01-28 株式会社日立製作所 超音波接合装置及び品質モニタリング方法
KR100275374B1 (ko) 1997-02-27 2000-12-15 이중구 칩 마운터에서의 마운팅 위치 검색방법
KR100235459B1 (ko) 1997-03-28 1999-12-15 유무성 Z축 본딩 좌표 보상 기능을 가지는 와이어 본딩장치 및 그 제어 방법
US6246789B1 (en) * 1997-08-29 2001-06-12 Matsushita Electric Industrial Co., Ltd. Component mounting apparatus and method
US6483190B1 (en) * 1999-10-20 2002-11-19 Fujitsu Limited Semiconductor chip element, semiconductor chip element mounting structure, semiconductor chip element mounting device and mounting method
WO2001041208A1 (fr) 1999-11-30 2001-06-07 Toray Engineering Co., Ltd. Dispositif de montage d'une puce
US6718630B2 (en) * 2000-09-18 2004-04-13 Matsushita Electric Industrial Co., Ltd. Apparatus and method for mounting components on substrate
JP3817207B2 (ja) 2002-08-21 2006-09-06 Tdk株式会社 実装処理装置及び該実装処理装置の制御装置
JP4106008B2 (ja) 2003-09-22 2008-06-25 株式会社新川 ワイヤボンディング方法及び装置
US7533459B2 (en) * 2004-04-27 2009-05-19 Hitachi High-Tech Instruments, Co., Ltd. Electronic component mounting method and electronic component mounting apparatus
KR101141708B1 (ko) 2006-03-31 2012-05-04 삼성테크윈 주식회사 플립칩의 본딩방법
CN101652845B (zh) * 2007-04-27 2012-02-01 松下电器产业株式会社 电子元器件安装装置及电子元器件安装方法
KR101165031B1 (ko) 2007-11-06 2012-07-13 삼성테크윈 주식회사 와이어 본딩 방법
KR101613196B1 (ko) * 2010-11-17 2016-04-19 한화테크윈 주식회사 플립칩 장착 방법 및 플립칩 장착기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022396A (ja) 1998-06-30 2000-01-21 Sony Corp 電子部品実装装置
JP2000174498A (ja) 1998-12-08 2000-06-23 Matsushita Electric Ind Co Ltd 電子部品実装装置および電子部品実装方法

Also Published As

Publication number Publication date
US20120117796A1 (en) 2012-05-17
KR20120053310A (ko) 2012-05-25
US8677614B2 (en) 2014-03-25

Similar Documents

Publication Publication Date Title
KR101613196B1 (ko) 플립칩 장착 방법 및 플립칩 장착기
KR102336343B1 (ko) 반도체 소자의 본딩에 관한 평행도를 결정하고 조정하기 위한 시스템과 방법
US9165902B2 (en) Methods of operating bonding machines for bonding semiconductor elements, and bonding machines
US20140175159A1 (en) Thermocompression Bonding Method And Apparatus For Mounting Semiconductor Chips On A Substrate
KR101328845B1 (ko) 절삭 가공 방법 및 절삭 가공 장치
KR101096927B1 (ko) 다이본더의 본드헤드를 정렬시키는 방법
JP3328878B2 (ja) ボンディング装置
KR20140037747A (ko) 전자부품 장착 장치
KR20120108895A (ko) 다이본더의 픽업 방법 및 다이본더
JPH0613416A (ja) ダイボンディング装置
WO2012021349A2 (en) Wire loops, methods of forming wire loops, and related process
JP5565966B2 (ja) 部品実装方法および部品実装装置
JP5437221B2 (ja) ボンディング装置
US20230039460A1 (en) Methods of optimizing clamping of a semiconductor element against a support structure on a wire bonding machine, and related methods
JP5499108B2 (ja) ワイヤボンディング装置及びワイヤボンディング方法
CN113241319B (zh) 一种快速定位方法及系统
CN108389815A (zh) 一种芯片倒装封装设备
JP4932203B2 (ja) ペースト塗布装置及びペースト塗布方法
KR101141708B1 (ko) 플립칩의 본딩방법
KR101133131B1 (ko) 와이어본딩 방법
KR102430824B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP2003069292A (ja) 作業用アームの駆動制御方法
JP2002076049A (ja) ワイヤボンディング装置及び電気部品の製造方法
JP2004273805A (ja) チップ搭載装置、チップ搭載方法、icモジュール製造方法およびチップ搭載装置を制御するためのコンピュータープログラム
KR20110010010A (ko) 공정거리 설정이 편리한 자동화 조립장비 및 이를 이용한 공정거리 설정방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant