KR101141708B1 - 플립칩의 본딩방법 - Google Patents

플립칩의 본딩방법 Download PDF

Info

Publication number
KR101141708B1
KR101141708B1 KR1020060029733A KR20060029733A KR101141708B1 KR 101141708 B1 KR101141708 B1 KR 101141708B1 KR 1020060029733 A KR1020060029733 A KR 1020060029733A KR 20060029733 A KR20060029733 A KR 20060029733A KR 101141708 B1 KR101141708 B1 KR 101141708B1
Authority
KR
South Korea
Prior art keywords
bonding
height
substrate
flip chip
search
Prior art date
Application number
KR1020060029733A
Other languages
English (en)
Other versions
KR20070098280A (ko
Inventor
김종화
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020060029733A priority Critical patent/KR101141708B1/ko
Publication of KR20070098280A publication Critical patent/KR20070098280A/ko
Application granted granted Critical
Publication of KR101141708B1 publication Critical patent/KR101141708B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 관한 플립칩의 본딩방법은 본딩헤드가 반도체 칩을 픽업하여 기판 상측의 준비위치로 이동하는 준비단계와, 기저장된 실측본딩높이로부터 검색위치를 결정하는 단계와, 기저장된 실측본딩높이가 없는 경우 기준본딩높이로부터 검색위치를 결정하는 단계와, 본딩헤드가 준비위치에서부터 검색위치까지 가감속 이동에 의해 하강하는 하강단계와, 본딩헤드가 검색위치에서부터 저속으로 하강하며 기판의 위치를 검색하는 단계와, 기판의 위치가 검색되면 본딩을 수행하며 현재의 본딩높이를 측정하는 본딩단계와, 측정된 현재의 본딩높이를 실측본딩높이로 저장하고 준비단계로 복귀하는 복귀단계를 포함한다.

Description

플립칩의 본딩방법{Flip chip bonding method}
도 1은 플립칩 본딩에 의한 일반적인 플립칩 패키지의 측면 단면도이다.
도 2는 종래의 플립칩 본딩방법에 있어서 본딩헤드의 위치 제어를 나타내는 그래프이다.
도 3은 본 발명의 일 실시예에 관한 플립칩 본딩방법이 수행되는 모습을 도시하는 개략도이다.
도 4는 본 발명의 일 실시예에 관한 플립칩 본딩방법의 순서를 나타내는 순서도이다.
도 5는 본 발명의 다른 실시예에 관한 플립칩 본딩방법의 순서를 나타내는 순서도이다.
* 도면의 주요부분에 대한 부호의 설명
S10: 준비단계 33: 범프
S20,S30: 검색위치 결정단계 34: 패드
S40: 본딩헤드 하강단계 35: 본딩헤드
S50: 기판 위치 검색단계 h0: 기준본딩높이
S60: 본딩단계 h3: 실제본딩높이
S70: 복귀단계 Δh: 본딩높이 오차
S80: 종료단계 P1: 준비위치
P0: 기준본딩위치 P2: 검색위치
31: 기판 P3: 본딩위치
32: 반도체 칩 ΔE: 오프셋범위
본 발명은 플립칩의 본딩방법에 관한 것으로, 보다 상세하게는 실제본딩높이를 측정하고 이로부터 기판의 검색을 시작하는 위치인 검색위치를 결정함으로써 본딩높이의 변화에 대한 대응이 가능한 플립칩의 본딩방법에 관한 것이다.
플립칩(flip chip) 기술은 반도체 칩을 패키징하지 않고 베어 다이(bare die) 자체를 인쇄회로기판에 실장하는 기술로, 반도체 칩에 범프(bump)를 형성하고 범프와 인쇄회로기판에 인쇄된 접속패드를 전기적으로 접속시키는 기술을 말한다.
플립칩 본딩을 전기적 접속 방법으로 이용하는 플립칩 패키지는 와이어 본딩(wire bonding)에 의한 패키지에 비하여 크기와 두께의 축소가 가능하고, 칩 위의 어느 곳이든 입출력 단자를 배치할 수 있으며, 공정과 제작 비용을 줄일 수 있는 장점이 있다. 플립칩 패키지는 고속의 전기적 특성을 가지며 열적 성능도 탁월하다.
도 1은 플립칩 본딩에 의한 일반적인 플립칩 패키지의 측면 단면도이다.
플립칩 본딩 기술은 범프(13)를 사용하여 기판(11)에 반도체 칩(12)을 본딩 한다. 일반적으로 범프(13)는 반도체 칩(12)에 형성되며, 기판(11)에는 패턴과 패드(14)가 형성된다. 반도체 칩(12)은 범프(13)가 아래 측을 향하는 페이스 다운 형태로 기판(11)에 장착된다. 범프(13)의 형태에는 솔더 범프 또는 골드 범프 등이 이용될 수 있다.
반도체 칩과 기판을 결합하는 본딩공정에서는 열압착 방식, 초음파 압착 방식, 열초음파 압착방식이 많이 이용된다. 본딩공정은 반도체 칩과 기판을 접촉시켜 일정한 힘과 함께 열 또는 초음파 등을 가하는 공정으로서, 본딩의 품질을 결정하는 중요한 공정이다.
도 2는 종래의 플립칩 본딩방법에 있어서 본딩헤드의 위치 제어를 나타내는 그래프이다.
플립칩은 본딩헤드에 의해 이송된다. 본딩헤드는 플립칩을 기판의 상측으로 이송시킨 후에, 하강을 하여 본딩공정을 수행한다. 본딩공정은 본딩헤드가 본딩높이에 다다른 이후에 수행된다. 본딩헤드가 본딩높이까지 하강하는 단계는 가감속 운동에 의해 검색높이까지 하강하는 단계와, 검색높이에서 본딩높이까지 하강하는 단계의 두 가지로 나누어진다.
본딩헤드는 빠른 속도로 가감속 운동을 하며 검색높이까지 이동한다. 검색높이에 다다른 본딩헤드의 이동 속도는 느리게 변한다. 본딩헤드는 검색높이부터 본딩높이의 사이에서 기판의 위치를 검색하여야 하기 때문에 느린 속도로 움직인다. 기판 위치의 검색이 완료되면 반도체 칩과 기판을 접촉시켜 일정한 힘과 함께 열 또는 초음파를 가하는 본딩공정이 수행된다.
일반적으로 검색높이까지 하강하는 단계에 소요되는 시간(t1)보다 검색높이에서 본딩높이까지 하강하는 단계의 시간(t2-t1)이 오래 걸린다. 검색높이를 낮춘다면 검색높이에서 본딩높이까지 하강하는데 걸리는 시간을 줄일 수 있다. 그러나 검색높이를 너무 낮추는 경우에는 본딩의 품질이 떨어질 수 있기 때문에 검색높이는 기판 위치를 검색하는데 필요한 최적의 검색높이 보다는 높게 설정되어야 한다.
본딩공정을 실시하기 위한 본딩높이(bonding height)는 티칭(teaching)에 의하여 정해지며, 티칭 본딩높이로부터 검색높이가 결정된다. 그러나 티칭 본딩높이와 실제본딩높이 사이에는 수 μm 에서 수십 μm 까지 차이가 발생한다. 실제본딩높이와 티칭 본딩높이 사이에 차이가 발생하는 이유로는 본딩공정이 계속 반복되는 동안 발생하는 (1) 마모나 오염에 의한 본딩 공구 팁의 높이 변화, (2) 모터의 기구적?전기적 히스테리시스(hysteresis)에 의한 높이의 변화, (3) 부품의 열팽창으로 인한 높이 변화 등을 들 수 있다.
티칭 본딩높이가 실제본딩높이 보다 크면, 시간당 생산능력(UPH; unit per hour)이 저하되는 문제가 있었다. 티칭 본딩높이가 실제본딩높이 보다 작으면, 본딩단계에서 터칭(touching)이 부적절하게 이루어져 리드가 오픈되는 등의 불량이 발생함으로써 본딩 품질이 저하되는 문제가 있었다.
본 발명의 목적은 본딩높이의 변화에 대한 대응이 가능하여 균일한 본딩 품질을 확보할 수 있음과 아울러 본딩공정의 소요시간을 단축시킬 수 있는 플립칩의 본딩방법을 제공하는데 있다.
본 발명의 다른 목적은 본딩높이에 큰 오차가 발생하는 경우 본딩공정을 중단함으로써 신뢰성을 확보한 플립칩의 본딩방법을 제공하는데 있다.
본 발명은 본딩높이의 변화에 대응할 수 있는 플립칩의 본딩방법을 제공한다.
본 발명에 관한 플립칩의 본딩방법은 본딩헤드가 반도체 칩을 픽업하여 기판 상측의 준비위치로 이동하는 준비단계와, 기저장된 실측본딩높이로부터 검색위치를 결정하는 단계와, 기저장된 실측본딩높이가 없는 경우 기준본딩높이로부터 검색위치를 결정하는 단계와, 본딩헤드가 준비위치에서부터 검색위치까지 가감속 이동에 의해 하강하는 하강단계와, 본딩헤드가 검색위치에서부터 저속으로 하강하며 기판의 위치를 검색하는 단계와, 기판의 위치가 검색되면 본딩을 수행하며 현재의 본딩높이를 측정하는 본딩단계와, 측정된 현재의 본딩높이를 실측본딩높이로 저장하고 준비단계로 복귀하는 복귀단계를 포함한다.
플립칩의 본딩방법은 측정된 현재의 본딩높이가 안전범위 이내인 경우에만 복귀단계를 수행하고, 현재의 본딩높이가 안전범위를 벗어나는 경우에는 이상신호를 출력하고 종료하는 단계를 더 포함할 수 있다.
안전범위는 기준본딩높이를 중심으로 일정한 오프셋범위를 가감하여 결정될 수 있다.
본딩단계에서는 반도체 칩과 기판 사이에 압력과 열이 가해질 수 있다.
또한 본딩단계에서는 반도체 칩과 기판 사이에 압력과 초음파가 가해질 수 있다.
이하, 첨부 도면의 실시예들을 통하여, 본 발명에 관한 플립칩의 본딩방법과 공정을 보다 구체적으로 살펴본다.
도 3은 본 발명의 일 실시예에 관한 플립칩 본딩방법이 수행되는 모습을 도시하는 개략도이고, 도 4는 본 발명의 일 실시예에 관한 플립칩 본딩방법의 순서를 나타내는 순서도이다.
도 3 및 도 4에 나타난 실시예에 관한 플립칩의 본딩방법은 준비단계(S10)와, 검색위치(P2)를 결정하는 단계(S20,S30)와, 본딩헤드(35)의 하강단계(S40)와, 기판(31)의 위치를 검색하는 단계(S50)와, 본딩을 수행하며 본딩높이(h3)를 측정하는 단계(S60)와, 측정된 본딩높이(h3)를 저장하고 준비단계(S10)로 복귀하는 단계(S70)를 포함한다.
검색위치(P2)를 결정하는 단계는 이전에 저장된 실측본딩높이로부터 검색위치를 결정하는 단계(S20)와, 기준본딩높이(h0)로부터 검색위치를 결정하는 단계(S30)로 나누어진다. 이하에서 설명되는 높이는 미리 정하여진 특정 기준면(B)으로부터의 높이를 말한다.
플립칩의 본딩은 본딩헤드(35)가 반도체 칩(32)을 기판(31)의 상측으로 이동한 후 하강하여 본딩을 수행하는 일련의 단계로 이루어진다. 준비단계(S10)는 본딩헤드(35)가 반도체 칩(32)을 픽업하여 기판(31) 상측의 준비위치(P1)로 이동하는 단계이다. 픽업은 진공흡착, 그리퍼에 의한 적재 등 다양한 방법을 사용할 수 있다. 여기에서 준비위치(P1)는 본딩헤드(35)가 기판(31)이 위치한 아래쪽 방향으로 하강하기 전에 준비하는 위치를 말한다.
반도체 칩(32)에는 일측 면에 범프(33)가 형성되며, 스테이지(36)에 놓이는 기판(31)에는 반도체 칩(32)의 범프(33)에 대응하는 패턴과 패드(34)가 형성된다. 준비단계(S10)에서는 반도체 칩(32)과 기판(31)의 위치를 일치시키기 위하여 반도체 칩(32)이나 기판(31)의 위치 정렬이 수행될 수 있다. 정렬의 방법으로는 반도체 칩(32)과 기판(31) 사이에 광학장치(미도시)를 삽입하여 광을 이용해 위치의 오차를 보정하는 등의 방법을 사용할 수 있다. 위치의 정렬이 이루어진 이후에는 본딩헤드(35)가 수직축 방향으로 하강하는 일련의 동작이 이루어진다.
준비단계(S10) 이후에는 검색위치(P2)를 결정하는 단계가 수행된다. 기저장된 실측본딩높이가 있는 경우에는 실측본딩높이로부터 검색위치(P2)를 결정하는 단계(S20)가 수행된다. 기저장된 실측본딩높이가 없는 경우에는 기준본딩높이(h0)로부터 검색위치(P2)를 결정하는 단계(S30)가 수행된다.
실측본딩높이는 이전 사이클 공정에서 플립칩 본딩을 수행하며 측정한 실제본딩높이를 의미하며, 기준본딩높이(h0)는 마모 등의 여러 요인에 의한 오차를 고려하지 않은 기준본딩위치(P0)에서의 이상적인 본딩높이를 의미한다.
검색위치(P2)는 본딩헤드(35)의 이동속도가 저속으로 변하는 위치를 말하며, 본딩헤드(35)가 검색위치(P2)에 이르면 기판의 검색이 시작된다. 검색위치(P2)의 결정은 기판(31)을 검색하는데 필요한 최적의 구간(h2-h3)을 고려하여 이루어진다.
검색위치(P2)의 결정이 완료되면, 본딩헤드(35)의 하강단계(S40)가 수행된다. 본딩헤드 하강단계(S40)는 본딩헤드(35)가 가감속 이동에 의해 이동하는 단계 이다. 본딩헤드(35)는 하강단계(S40)에서 준비위치(P1)에서부터 검색위치(P2)까지의 구간(h1-h2)을 빠른 속도로 이동한다. 여기에서 가감속 이동이라 함은 가속제어 및 감속제어를 실시하며 신속하고도 안정적인 운동을 하게 하는 제어방식을 의미한다.
본딩헤드(35)가 가감속 이동에 의해 검색위치(P2)에 이르면 기판(31)의 검색단계(S50)가 수행된다. 기판(31)을 검색하는 단계에서는 본딩헤드(35)가 저속으로 하강하며 기판 위치를 검색한다. 기판(31)의 검색은 광학센서를 이용하여 기판의 존재여부를 확인하는 광학적인 방법이나, 접촉 센서의 접촉에 의한 물리적 방법 등 다양한 방법을 통해 수행될 수 있다.
기판(31)의 위치가 검색되면 본딩단계(S60)가 수행된다. 본딩단계(S60)에서는 반도체 칩(32)과 기판(31)의 본딩과, 실제본딩높이(h3)의 측정이 이루어진다. 반도체 칩(32)과 기판(31)의 본딩은 반도체 칩(32)의 범프(33)와 패드(34)가 접촉하는 상태가 되는 본딩위치(P3)에서 일정한 힘을 가함과 동시에 열 또는 초음파를 가하거나, 열과 초음파를 동시에 가하는 등의 방법을 사용할 수 있다.
이와 동시에 실제본딩높이(h3)의 측정이 행해진다. 실제본딩높이(h3)를 측정하는 이유는 마모 등에 의해 발생하는 본딩높이의 오차(Δh)에 대응하기 위함이다.
본딩단계(S60)가 수행된 이후에는 준비단계(S10)로 다시 복귀하는 단계(S70)가 수행된다. 여기에서는 측정된 실제본딩높이(h3) 값을 실측본딩높이로 저장하고 준비단계로 복귀하는 단계(S70)가 수행된다. 이 단계는 한 사이클의 플립칩 본딩공정을 마무리하고 다음 사이클의 공정을 준비하기 위한 단계이다. 다음 사이클의 공 정을 준비하기 위해서는 스테이지(36)에 놓여 있는 완성된 플립칩 패키지를 별도의 적재장소로 이송시키고, 작업대상이 될 새로운 기판(31)을 스테이지(31)에 이송하는 작업등이 함께 이루어져야 한다.
현재의 실제본딩높이(h3)를 실측본딩높이로 저장하는 이유는 다음 사이클의 공정에서 검색위치를 결정하는데 사용하기 위함이다. 본딩높이에 발생하는 변화를 다음 사이클의 공정에 반영함으로써 적절한 검색위치를 결정할 수 있으므로 균일한 본딩품질을 유지하면서도 공정에 소요되는 시간을 단축시킬 수 있다.
도 5는 본 발명의 다른 실시예에 관한 플립칩 본딩방법의 순서를 나타내는 순서도이다.
도 5에 나타난 실시예에 관한 플립칩 본딩방법은 준비단계(S10)와, 검색위치(P1)를 결정하는 단계(S20,S30)와, 본딩헤드(35)의 하강단계(S40)와, 기판(31)의 위치를 검색하는 단계(S50)와, 본딩을 수행하며 본딩높이(h3)를 측정하는 단계(S60)와, 측정된 본딩높이(h3)를 저장하고 준비단계(S10)로 복귀하는 단계(S70)와 이상 발생시 종료하는 단계(S80)를 포함한다.
즉 본딩단계(S60) 이후의 단계가 도 4에 도시된 실시예와 다르게 수행된다. 본딩단계(S60)가 수행된 이후에는 준비단계(S10)로 다시 복귀하는 단계(S70) 또는 종료하는 단계(S80)의 어느 하나가 수행된다. 측정된 실제본딩높이(h3)가 안전범위 이내(h0 －ΔE < h3 < h0 ＋ΔE)이면 그 값을 실측본딩높이로 저장하고 준비단계(S10)로 복귀하는 단계(S70)가 수행된다. 이 단계는 한 사이클의 플립칩 본딩공정을 마무리하고 다음 사이클의 공정을 준비하기 위한 단계이다.
실측본딩높이를 저장하는 다른 이유는 본딩높이에 지나친 오차가 발생하는 경우에는 본딩공정을 중지하여 본딩품질에 문제가 생기는 것을 방지하기 위함이다. 만일 실제본딩높이(h3)가 안전범위를 벗어나면 이상신호를 출력하고 플립칩 본딩공정을 종료하는 단계(S80)가 수행된다. 이 단계는 균일한 본딩품질과 공정의 신뢰성을 확보하기 위한 단계이다.
안전범위는 적절한 본딩품질을 유지하기 위해 정해지는 범위로서 상술한 기준본딩높이(h0)를 기준으로 하여 일정한 오프셋범위(ΔE)를 가감하여 결정될 수 있다. 따라서 실제본딩높이(h3)의 변화가 안전범위 이내에서 이루어지면 플립칩 본딩공정이 반복하여 진행되지만, 실제본딩높이(h3)가 안전범위를 벗어나는 오차가 발생하는 경우에는 이상신호를 출력하고 공정을 종료한다. 따라서 반복적인 공정 수행으로 인한 마모나 오염에 의해 본딩높이에 큰 오차가 발생하는 경우에 대응할 수 있어 플립칩 본딩공정의 신뢰성을 확보할 수 있다.
본 발명은 상술한 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
상술한 바와 같은 본 발명의 플립칩 본딩방법은 실제본딩높이를 측정하고 이로부터 기판의 검색을 시작하는 위치인 검색위치를 결정하므로 본딩높이의 변화에 대한 대응이 가능하여 균일한 본딩 품질을 확보할 수 있음과 아울러 본딩 공정의 소요시간을 단축시키는 효과가 있다. 또한 본딩높이에 큰 오차가 발생하는 경우 본딩공정을 중단함으로써 신뢰성이 확보되는 효과가 기대된다.

Claims (5)

  1. 본딩헤드가 반도체 칩을 픽업하여 기판 상측의 준비위치로 이동하는 준비단계;
    기저장된 실측본딩높이로부터 검색위치를 결정하는 단계;
    상기 기저장된 실측본딩높이가 없는 경우, 기준본딩높이로부터 상기 검색위치를 결정하는 단계;
    상기 본딩헤드가 상기 준비위치에서부터 상기 검색위치까지 가감속 이동에 의해 하강하는 하강단계;
    상기 본딩헤드가 상기 검색위치에서부터 하강하며 상기 기판의 위치를 검색하는 단계;
    상기 기판의 위치가 검색되면, 본딩을 수행하며 현재의 본딩높이를 측정하는 본딩단계; 및
    측정된 상기 현재의 본딩높이를 상기 실측본딩높이로 저장하고 상기 준비단계로 복귀하는 복귀단계를 포함하며,
    상기 본딩헤드가 상기 검색위치에서부터 하강하며 상기 기판의 위치를 검색하는 단계에서의 상기 본딩헤드의 하강 속도는, 상기 본딩헤드가 상기 준비위치에서부터 상기 검색위치까지 하강하는 단계에서의 하강 속도보다 저속인 플립칩의 본딩방법.
  2. 제 1 항에 있어서,
    상기 플립칩의 본딩방법은 측정된 상기 현재의 본딩높이가 안전범위 이내인 경우에만 상기 복귀단계를 수행하고, 상기 현재의 본딩높이가 상기 안전범위를 벗어나는 경우에는 이상신호를 출력하고 종료하는 단계를 더 포함하는 플립칩의 본딩 방법.
  3. 제 2 항에 있어서,
    상기 안전범위는 상기 기준본딩높이를 중심으로 일정한 오프셋범위를 가감하여 결정되는 플립칩의 본딩방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 본딩단계에서는 상기 반도체 칩과 상기 기판 사이에 압력과 열이 가해지는 플립칩의 본딩방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 본딩단계에서는 상기 반도체 칩과 상기 기판 사이에 압력과 초음파가 가해지는 플립칩의 본딩방법.
KR1020060029733A 2006-03-31 2006-03-31 플립칩의 본딩방법 KR101141708B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060029733A KR101141708B1 (ko) 2006-03-31 2006-03-31 플립칩의 본딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060029733A KR101141708B1 (ko) 2006-03-31 2006-03-31 플립칩의 본딩방법

Publications (2)

Publication Number Publication Date
KR20070098280A KR20070098280A (ko) 2007-10-05
KR101141708B1 true KR101141708B1 (ko) 2012-05-04

Family

ID=38804364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060029733A KR101141708B1 (ko) 2006-03-31 2006-03-31 플립칩의 본딩방법

Country Status (1)

Country Link
KR (1) KR101141708B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101613196B1 (ko) 2010-11-17 2016-04-19 한화테크윈 주식회사 플립칩 장착 방법 및 플립칩 장착기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237596A (ja) 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 電子部品実装装置および電子部品実装方法
KR100424916B1 (ko) 2001-09-21 2004-03-27 미래산업 주식회사 부품의 높이측정장치
JP2004193261A (ja) 2002-12-10 2004-07-08 Hitachi High-Tech Instruments Co Ltd 電子部品装着装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237596A (ja) 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 電子部品実装装置および電子部品実装方法
KR100424916B1 (ko) 2001-09-21 2004-03-27 미래산업 주식회사 부품의 높이측정장치
JP2004193261A (ja) 2002-12-10 2004-07-08 Hitachi High-Tech Instruments Co Ltd 電子部品装着装置

Also Published As

Publication number Publication date
KR20070098280A (ko) 2007-10-05

Similar Documents

Publication Publication Date Title
KR960000793B1 (ko) 노운 굳 다이 어레이 및 그 제조방법
US8603840B2 (en) Manufacturing method of semiconductor device
TWI649816B (zh) 打線方法與打線裝置
KR101613196B1 (ko) 플립칩 장착 방법 및 플립칩 장착기
KR20160137426A (ko) 열압착 본더, 열압착 본더의 작동 방법, 및 열압착 본딩에서 측방향 힘 측정을 사용하는 수평 교정 모션
KR960011257B1 (ko) 번인 소켓 및 이를 사용한 번인 테스트 방법
CN109585403A (zh) 传感器封装件及其制作方法
KR101141708B1 (ko) 플립칩의 본딩방법
CN102435798B (zh) 探针卡与测试方法
US6881593B2 (en) Semiconductor die adapter and method of using
CN210626198U (zh) 一种微电子封装器件界面强度蠕变测试装置
JP4932203B2 (ja) ペースト塗布装置及びペースト塗布方法
JP2008130727A (ja) 半導体装置の製造方法及びそれに用いられるチップボンダ
KR101133131B1 (ko) 와이어본딩 방법
JP2009212258A (ja) 半導体装置の製造方法
JP4471746B2 (ja) 半導体実装方法
JPH1098075A (ja) 半導体実装方法、半導体実装装置および半導体実装構造
KR0141453B1 (ko) 노운 굳 다이의 제조장치와 제조방법
Katkar et al. Manufacturing readiness of BVA technology for ultra-high bandwidth package-on-package
TWI427296B (zh) 探針卡與測試方法
Katkar et al. High-volume-manufacturing (HVM) of BVA™ enabled advanced package-on-package (PoP)
KR102220327B1 (ko) 노즐 수평 측정 유닛 및 이에 의한 측정 방법
CN104181336A (zh) 测试模块
Katkar et al. Manufacturing Readiness of BVA™ Technology for Fine-Pitch Package-on-Package
CN113161251A (zh) 芯片封装的工艺内测试方法及装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170321

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7