KR101612976B1 - 포일 캐리어 구조를 형성하고, 집적 회로 디바이스를 패키징하기 위한 방법 - Google Patents

포일 캐리어 구조를 형성하고, 집적 회로 디바이스를 패키징하기 위한 방법 Download PDF

Info

Publication number
KR101612976B1
KR101612976B1 KR1020117000059A KR20117000059A KR101612976B1 KR 101612976 B1 KR101612976 B1 KR 101612976B1 KR 1020117000059 A KR1020117000059 A KR 1020117000059A KR 20117000059 A KR20117000059 A KR 20117000059A KR 101612976 B1 KR101612976 B1 KR 101612976B1
Authority
KR
South Korea
Prior art keywords
foil
carrier
metal foil
metal
panels
Prior art date
Application number
KR1020117000059A
Other languages
English (en)
Other versions
KR20110015047A (ko
Inventor
윌 웡
응기아 툭 투
제이미 바얀
데이비드 친
Original Assignee
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 내셔널 세미콘덕터 코포레이션 filed Critical 내셔널 세미콘덕터 코포레이션
Publication of KR20110015047A publication Critical patent/KR20110015047A/ko
Application granted granted Critical
Publication of KR101612976B1 publication Critical patent/KR101612976B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils
    • Y10T428/12438—Composite

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은, 집적 회로 패키지 내에 전기적 상호접속부를 형성하기 위해 얇은 포일을 이용하는 방법 및 장치에 관한 것이다. 일 실시형태에서, 포일 캐리어 구조는 금속 캐리어에 도전성 포일 (conductive foil) 의 부분을 초음파적으로 접합함으로써 형성된다. 접합 부분은 포일 캐리어 구조 내에 패널들을 정의한다. 몇몇 실시형태에서, 포일 캐리어 구조가 절단되어 그 주변을 따라서 밀봉되는 다수의 절연 패널들을 형성한다. 각각의 절연 패널은 대체로 종래의 리드프레임 스트립 또는 패널의 크기일 수도 있다. 그 결과, 기존의 패키징 장비는 패널에 다이, 접합 배선 및 몰딩 재료를 부가하는데 사용될 수도 있다. 초음파 용접은, 이러한 프로세싱 단계들 도중에 원치않는 물질들이 포일 캐리어 구조를 침투하는 것을 방지하는 것을 돕는다. 몰딩된 포일 캐리어 구조의 캐리어 부분이 제거된 후, 이 구조는 집적 회로 패키지로 개별화된다. 몇몇 실시형태는, 전술한 동작들 중 몇몇 또는 모두를 활용하는 방법에 관한 것이다. 다른 실시형태들은 전술한 프로세스에서 이용되는 장치에 관한 것이다.

Description

포일 캐리어 구조를 형성하고, 집적 회로 디바이스를 패키징하기 위한 방법 {METHOD FOR FORMING A FOIL CARRIER STRUCTURE AND PACKAGING INTEGRATED CIRCUIT DEVICES}
본 발명은, 일반적으로, 집적 회로 (IC) 의 패키징에 관한 것이다. 더욱 상세하게는, 본 발명은 얇은 포일 (thin foil) 을 수반하는 패키징 방법 및 장치에 관한 것이다.
집적 회로 (IC) 다이들을 패키징하기 위한 수많은 종래의 프로세스들이 있다. 예를 들어, 수많은 IC 패키지들이, 외부 디바이스들에 대한 전기적 상호접속부를 제공하기 위해 금속 시트로부터 스탬핑되거나 또는 에칭된 금속 리드프레임을 활용한다. 다이는, 접합 배선, 솔더 범프 또는 다른 적절한 전기적 접속부에 의해 리드프레임에 전기적으로 접속될 수도 있다. 일반적으로, 다이 및 리드프레임의 부분은, 외부 디바이스로의 전기적 접속을 용이하게 하도록 리드프레임의 선택된 부분을 노출시키면서 다이의 활성측상의 섬세한 전기적 컴포넌트를 보호하기 위해 몰딩 재료로 캡슐화된다.
수많은 종래의 리드프레임이 대략적으로 4 - 8 mils 의 두께를 갖는다. 리드프레임의 두께를 추가적으로 감소시키는 것은, 전반적인 패키지 크기를 축소하고 리드프레임 금속을 보존하는 잠재성을 포함하여 몇몇 이점을 제안한다. 그러나, 일반적으로, 더 얇은 리드프레임은 패키징 프로세스 도중에 휘어버리는 경향을 더 많이 갖는다. 휨의 리스크를 감소시키기 위해 백킹 테이프 (backing tape) 와 같은 지지 구조가 리드프레임에 적용될 수도 있다. 그러나, 이와 같은 구조는 더 많은 비용을 수반할 수도 있다.
다양한 시간에, 리드프레임 대신에 전기적 상호접속 구조로서 금속 포일을 활용하는 패키지 디자인이 제안되어 있다. 수많은 포일계 디자인이 개발되어 있지만, 부분적으로는 포일계 패키징 프로세스가 종래의 리드프레임 패키징 보다 더 비싼 경향이 있고, 부분적으로는 기존의 패키징 장비 대부분이 이러한 포일계 패키지 디자인으로 이용하기에는 적절하지 않기 때문에, 수많은 포일계 디자인 중 어느 것도 관련 업계에서 폭넓은 수용을 달성하지 못한다.
리드프레임을 제조하고 리드프레임 기술을 이용하여 집적 회로를 패키징하기 위한 기존의 기술이 잘 작용하지만, 집적 회로를 패키징하기 위한 더욱 효과적인 디자인 및 방법을 개발하기 위한 연속적인 노력이 존재한다.
청구된 발명은, 집적 회로 패키지 내에 전기적 상호접속부를 형성하기 위해 얇은 포일을 이용하는 방법 및 장치에 관한 것이다. 일 실시형태에서, 포일 캐리어 구조는 금속 캐리어에 도전성 포일의 부분을 초음파적으로 접합시킴으로써 형성된다. 접합된 부분은 포일 캐리어 구조 내에서 패널들을 정의한다. 몇몇 실시형태에서, 포일 캐리어 구조가 절단되어 그 주변을 따라서 밀봉된 복수의 절연 패널들을 형성한다. 각각의 절연 패널은 대체로 종래의 리드프레임 스트립 또는 패널의 크기일 수도 있다. 그 결과, 기존의 패키징 장비는 패널에 다이, 접합 배선 및 몰딩 재료를 부가하기 위해 이용될 수도 있다. 초음파 용접은 이러한 프로세싱 단계 도중에 원치않은 물질이 포일 캐리어 구조에 침투하는 것을 방지하도록 도와준다. 몰딩된 포일 캐리어 구조의 캐리어 부분이 제거된 후, 이 구조는 집적 회로 패키지로 개별화된다. 몇몇 실시형태는 몇몇 또는 모든 전술한 동작들을 활용하는 방법에 관한 것이다. 다른 실시형태들은 새로운 패키징 장치에 관한 것이다.
본 발명의 몇몇 양태에서, 전술한 포일 캐리어 구조를 형성하는 방법이 설명된다. 이 방법은, 캐리어에 금속 포일의 부분을 초음파적으로 접합하는 단계를 수반한다. 금속 포일 및 캐리어의 각각의 두께는 특정 어플리케이션의 필요에 따라서 변화할 수도 있다. 예로써, 대략적으로 0.5 내지 2 mils 범위의 포일 두께 및 대략적으로 5 내지 10 mils 범위의 캐리어 두께가 잘 동작한다. 초음파적으로 접합된 부분은 포일 캐리어 구조 내에 패널을 정의하는 평행 용접 라인을 형성할 수도 있다. 몇몇 실시형태에서, 초음파적으로 접합된 부분은 각각의 패널 주위에 연속 주변부 (continuous perimeter) 를 형성한다.
전자이동을 감소시키고 이후의 배선접합을 용이하게 하기 위해 추가적인 금속이 포일에 부가될 수도 있다. 몇몇 실시형태에서, 이 방법은 다수의 디바이스 영역을 형성하기 위해 은 합금과 같은 금속을 이용하여 금속 포일의 상부 표면에 스폿 도금하는 단계를 포함한다. 스폿 도금 대신에, 은의 연속층이 포일의 표면에 공급될 수도 있다. 다른 실시형태에서, 니켈, 팔라듐 및/또는 금이 포일의 일측 또는 양측에 부가된다. 또한, 다른 포일 금속화 층이 사용될 수도 있다.
본 발명의 다른 양태에서, 집적 회로 디바이스를 패키징하기 위한 방법이 설명된다. 이 방법은, 포일 캐리어 구조에 다수의 다이를 부착하는 단계를 수반한다. 포일 캐리어 구조는, 요구되지 않는다고 하더라도, 전술한 포일 캐리어 구조의 형태를 취할 수도 있다. 포일 캐리어 구조의 몇몇 실시형태는, 예를 들어, 초음파 접합 대신에, 캐리어에 포일을 접착시키기 위한 접착제를 이용한다. 이 방법은, 또한, 몰딩 재료를 이용하여 금속 포일의 부분과 다이를 캡슐화하는 단계 및 캐리어를 제거하는 단계를 수반한다. 몰딩된 포일 캐리어 구조로부터 캐리어가 제거된 후, 포일이 에칭되어 몰딩 재료의 일부를 노출한다. 에칭은 포일 내에 디바이스 영역을 정의한다. 각각의 디바이스 영역은 집적 회로 다이에 전기적으로 접속하도록 구성된다. 에칭 단계 이후에, 이 구조는 개별화되어 집적 회로 패키지를 형성한다.
다른 특징들도 또한 가능하다. 캡슐화는 연속 스트립에 몰딩 재료를 도포하는 단계를 수반할 수도 있다. 몇몇 양태에서, 금속 포일은 기저 금속 (예를 들어, 구리) 층 및 은 코팅층을 포함한다. 다른 양태에서, 금속 포일은 기저 금속 층 그리고 팔라듐 및 니켈의 하나 이상의 층들을 포함한다. 이러한 층은 각각의 디바이스 영역상에서 콘택트 리드 및 접합 사이트를 절연시키기 위해 동일한 동작으로 에칭될 수도 있다. 몇몇 실시형태에서, 몰딩된 포일이 재사용가능한 에칭 캐리어의 캐비티 내에 위치된 후에 에칭 프로세스가 수행된다.
본 발명의 다른 양태는 집적 회로 다이를 패키징하는데 적절하게 이용되는 장치를 수반한다. 이 장치는 금속 캐리어를 이용하여 초음파적으로 접합되는 부분인 금속 포일을 포함한다. 이 포일 캐리어 구조는 전술한 하나 이상의 특징들을 가질 수도 있다.
본 발명 및 그 이점은 첨부된 도면과 관련하여 이하의 설명을 참조하여 가장 잘 이해될 수도 있다.
도 1a 는 본 발명의 일 실시형태에 따라서 2 개의 초음파적으로 접합된 층들 및 복수의 패널들을 포함하는 포일 캐리어 구조의 도해적 평면도이다.
도 1b 는 본 발명의 일 실시형태에 따라서 도 1a 에서 설명된 패널들 중 하나의 패널의 확대된 도해적 평면도이다.
도 1c 는 도 1b 에서 설명된 패널상의 디바이스 영역들 중 하나의 영역의 확대된 도해적 평면도이다.
도 2 는 본 발명의 일 실시형태에 따라서 집적 회로 디바이스를 패키징하기 위한 프로세스를 설명하는 흐름도이다.
도 3a 내지 도 3e 는 본 발명의 일 실시형태에 따라서 패키징 프로세스의 다양한 스테이지의 도해적 측면도이다.
도 4a 는, 도 3e 에 도시된 몰딩된 포일 구조가 캐리어 내에 위치된 후에, 예시적인 에칭 캐리어의 도해적 평면도이다.
도 4b 는 에칭 이후에 도 4a 에 도시된 에칭 캐리어 및 몰딩된 포일 구조의 도해적 평면도이다.
도 4c 는 본 발명의 일 실시형태에 따라서 도 4b 의 에칭 프로세스로부터 도출된 디바이스 영역의 확대된 도해적 평면도이다.
도 5a 내지 도 5c 는, 에칭, 전기도금 및 개별화 이후에, 도 3d 에 도시된 몰딩된 포일 구조의 도해적 측면도이다.
도 5d 는 본 발명의 일 실시형태에 따른 개별화된 패키지의 도해적 측면도이다.
도 5e 는 도 5d 에 도시된 개별화된 패키지의 도해적 하부도이다.
도면에서, 유사한 참조 부호는 유사한 구조적 엘리먼트들을 나타내는 것으로 종종 이용된다. 또한, 도면의 설명은 개략적이고 스케일링되지 않은 것으로 이해되어야만 한다.
본 발명은, 일반적으로, 집적 회로의 패키징에 관한 것이다. 더욱 상세하게는, 본 발명은 얇은 포일을 이용하여 집적 회로 패키지 내에 전기적 상호접속부를 형성하기 위한 개선된, 저비용 방법 및 장치에 관한 것이다.
얇은 포일은, 몇몇 과제를 갖는 반도체 제조업자들에게 제시된다. 앞서 언급된 바와 같이, 얇은 포일은 패키징 프로세스의 응력 하에서 휨 (warp) 이 발생하는 경향이 더 많다. 추가적으로, 얇은 포일이 종래의 리드프레임과 그 크기가 상이하고 종래의 리드프레임보다 더 부서지기 쉽기 때문에, 리드프레임을 다루도록 구성된 기존의 패키징 장비는 얇은 포일을 처리하기에는 통상적으로 부적절하다. 후술하는 본 발명의 다양한 실시형태는 이러한 과제를 나타낸다.
먼저 설명된 실시형태는 반도체 패키징 프로세스에 얇은 포일을 더욱 효과적으로 통합시키기도록 설계된 포일 캐리어 구조 (100) 를 수반한다. 포일 캐리어 구조 (100) 는 알루미늄 캐리어에 용접 라인 (112) 을 따라서 초음파적으로 접합된 구리 포일로 형성된다. 또한, 포일 및 캐리어는 다른 적절한 재료로 이루어질 수도 있다. 용접 라인 (112) 및 투영된 절단선 (110) 은 이 구조를 다수의 패널 (104) 로 분할한다.
포일 캐리어 구조 (100) 는 투영된 절단선 (110) 을 따라서 절단되도록 설계된다. 이러한 절단은 다수의 절연 패널들을 생성한다. 용접 라인 (112) 이 각각의 절단선 (110) 에 평행하게 그리고 절단선 (110) 의 양측에서 연장하기 때문에, 절단 동작 이후에, 용접 라인 (112) 은 각각의 절연 패널 주위의 연속적인 밀봉 경계를 형성할 것이다. 이 실시형태에서, 각각의 패널의 크기 및 특징은 기존의 패키징 장비에 의한 프로세싱을 위해 채택된다. 따라서, 이러한 장비는 각각의 패널에 대한 다이, 배선 및 몰딩 재료를 에칭하고, 개별화하고, 부가하는데 이용될 수도 있다. (이러한 프로세싱 단계들의 예시는 도 3a 내지 도 3e, 도 4a 내지 도 4c 및 도 5a 내지 도 5e 와 관련하여 이하 논의될 것이다.) 각각의 패널이 초음파 접합을 이용하여 밀봉되기 때문에, 전술한 프로세싱 단계 도중에 패널의 층들 사이에 바람직하지 않은 물질들이 도입되는 것이 방지된다.
초음파 접합은, 다이, 배선 및 몰딩 재료가 포일에 부가된 이후에 캐리어가 포일로부터 용이하게 분리되는 것을 여전히 허용하면서 패키징 프로세스의 후속 스테이지들에 의해 부과된 응력을 견디기에 충분히 강하다는 이점을 제공한다. 본 명세서에 사용된 용어 초음파 접합은, 써모소닉 접합 (thermosonic bonding) 을 포함하는, 초음파 컴포넌트를 갖는 임의의 적절한 접합 기술을 포함한다. 초음파 접합이 적절하게 잘 동작하지만, 캐리어에 포일을 고착시키기 위해 다른 적절한 접합 기술이 이용될 수도 있음을 파악해야만 한다. 예로써, 다양한 적절한 접착제들이 이용될 수도 있다.
설명된 실시형태에서, 용접 라인은 각각의 패널의 주변상의 접합 영역으로 한정되고, 패널의 중심 또는 내부로 더 멀리 연장하지는 않는다. 그러나, 용접 라인 (112) 은 다양한 다른 방법으로 배열될 수 있다는 것을 파악해야만 한다. 패널 (104) 은, 예를 들어, 더 얇은 용접 라인의 쌍들 대신에 단일의 더 넓은 용접 라인으로 분할될 수 있다. 절단선이 더 넓은 용접 라인들 각각의 중간을 따라서 연장하는 경우, 결과로 초래되는 패널은 그들의 주변을 따라서 밀봉될 것이다. 대안적으로, 패널을 더 작은 밀봉된 세그먼트로 효과적으로 분할하기 위해 추가적인 중간 용접 라인이 제공될 수 있다. 예를 들어, 각각의 밀봉된 세그먼트는 디바이스 영역의 2 차원 어레이를 포함할 수도 있고, 또는 디바이스 영역의 몇몇 다른 장치는 다양한 종래의 리드 프레임 스트립으로 존재한다.
포일 캐리어 구조 (100) 내의 포일은 다양한 금속층을 포함할 수도 있다는 것이 파악되어야만 한다. 패키징 기술에서 잘 알려진 것과 같이, 니켈, 팔라듐 또는 은과 같은 금속층은, 전자이동을 감소하는 것 및/또는 접합 배선과 리드 프레임 등의 사이의 전기적 접속부의 강도를 개선하는 것과 같은 다양한 이슈들에 대처하기 위해 구리 리드프레임에 적용된다. 본 발명에서, 포일이 리드프레임 대신에 사용되고, 이는 포일에 유사한 코팅을 적용하는데 있어서 바람직할 수도 있다. 비용을 절감하기 위해, 이러한 금속화 층은, 이 포일이 캐리어 구조에 부착되기 전에 포일에 공급될 수도 있다. 예로써, 포일 캐리어 구조 (100) 내의 포일이 구리로 이루어진 경우, 니켈 및 팔라듐의 층을 이용하여 포일의 양측을 코팅하는 것이 바람직할 수도 있다. 다른 실시형태에서, 포일의 상부 (노출된) 표면은 은 또는 은 합금의 층을 이용하여 커버된다. 대안적으로, 도 1b 에 도시된 바와 같이, 포일은 스폿 은 도금될 수도 있다.
도 1b 는 본 발명의 일 실시형태에 따라서 패널 (104) 의 확대된 상부도를 나타낸다. 다른 적절한 금속이 이용될 수도 있지만, 패널 (104) 은, 은 합금의 스폿 도금을 통해서 형성된 다수의 디바이스 영역 (106) 을 포함한다. 도 1c 는 디바이스 영역 (106) 의 하나의 영역의 확대 평면도를 나타낸다. 스폿 도금된 부분 (108) 은 집적 회로 다이로 배선접합하기에 적절한 접합 사이트의 패턴을 형성한다. 이러한 스폿 도금은, 포일 캐리어 구조 (100) 가 절단선 (110) 을 따라서 절단하기 전 또는 그 후에 발생할 수도 있다. 그후, 접합 배선이 스폿 도금된 부분 (108) 에 있는 포일에 접합되면, 은 합금은 그 접합을 강하게 할 수도 있다.
디바이스 영역 (106) 은 다양한 상이한 패턴 및 구성을 가정할 수도 있다. 도시된 실시형태에서, 스폿 도금된 부분 (108) 은 디바이스 영역 (106) 의 주변 가까이의 링에 위치된 복수의 접합 사이트들을 정의한다. 물론, 갖가지 다른 접합 사이트 패턴도 또한 이용될 수도 있다. 예로써, 다이 부착 패드와 유사한 확대된 접지 (또는 다른) 콘택트에 다운 접합 (down bonding) 하는 것이 바람직한 경우, 적절한 스폿 도금은 디바이스 영역 (106) 의 중심에 또한 제공될 수도 있다. 다른 실시형태에서, 본딩 사이트들의 다수의 로우들 또는 갖가지 다른 본딩 사이트 패턴 중 임의의 패턴이 포일 상에 스폿 도금될 수도 있다.
도 2 및 도 3a 내지 도 3e 는 본 발명의 일 실시형태에 따라서 집적 회로 디바이스를 패키징하기 위한 프로세스 (200) 를 나타낸다. 초기에, 단계 (202) 에서, 포일 (306) 및 캐리어 (308) 를 포함하는 도 3a 의 포일 캐리어 구조 (300) 가 제공된다. 포일 캐리어 구조 (300) 는, 요구되지 않더라도, 도 1a 의 포일 캐리어 구조 (100) 로부터 절단된 패널 (104) 의 형태를 취할 수도 있다. 도시된 실시형태에서, 포일 (306) 은 구리 포일이고, 캐리어 (308) 는 알루미늄으로 형성된다. 대안적인 실시형태에서, 상이한 금속 포일이 구리 포일 대신 이용될 수도 있고, 상이한 캐리어 구조가 알루미늄 캐리어 (308) 대신에 이용될 수도 있다. 예를 들어, 캐리어는 대안적으로 구리, 철강, 다른 금속, 비-도전성 재료, 예를 들어, 폴리이미드 또는 갖가지 다른 적절한 재료로 이루어질 수도 있다. 몇몇 실시형태에서, 포일 (306) 은 초음파 접합을 통해서 캐리어 (308) 에 접착되고, 다른 실시형태에서는 접착제 또는 다른 적절한 접합 메커니즘이 이용되어 캐리어 (308) 에 포일 (306) 을 단단히 고정시킨다.
포일 캐리어 구조 (300) 의 치수는 특정 어플리케이션의 요구를 충족시키기 위해 광범위하게 변화될 수도 있다. 몇몇 실시형태에서, 대략적으로 포일 캐리어 구조 (300) 는 통상적인 리드프레임 스트립의 크기이다. 포일 (306) 및 캐리어 (308) 의 두께는 광범위하게 다양할 수도 있다. 몇몇 실시형태에서, 포일은 대략적으로 0.5 내지 2 mils 의 범위의 두께를 갖는다. 캐리어는 대략 5 내지 12 mils 의 범위의 두께를 가질 수도 있다. 알루미늄 캐리어가 이용되는 경우, 대략적으로 7 내지 10 mils 의 범위의 두께가 잘 동작한다. 일반적으로, 리드프레임을 취급하도록 구성된 표준 패키징 장비가 구조를 프로세싱하는데 이용될 수도 있도록, 표준 리드프레임의 두께와 일반적으로 일치하는 포일 캐리어 구조의 두께를 갖는 것이 유리하다.
초기에, 단계 (204) 에서, 다이 (318) 는 종래의 다이 부착 기술을 이용하여 포일 캐리어 구조 (300) 상에 탑재된다. 다이들이 부착된 후에, 이 다이들은 배선 접합과 같은 적절한 수단에 의해 포일에 전기적으로 접속된다. 배선 접합된 구조는 도 3b 에 도시된다. 바람직한 접근방식의 중대한 이점들 중 하나의 이점은, 통상적으로 이용가능한 다이 부착 및 배선 접합 장비가 다이 부착 및 배선 접합 단계에 이용될 수도 있다는 것이라는 것에 유의해야만 한다. 결과로 초래되는 구조는 배선 (316) 을 접합시킴으로써 포일에 전기적으로 접속된 복수의 다이들을 갖는다. 도시된 실시형태에서, 니켈 및 팔라듐의 추가적인 층이 포일 (306) 의 양 표면상에 제공된다. 상부 팔라듐 층은 포일 내의 더욱 단단하게 배선 (316) 을 고정시키도록 돕는다.
단계 (206) 및 도 3c 에서, 다이 (308), 배선 (316) 및 포일 캐리어 패널 (301) 및 구리층 (306) 의 적어도 일부가 몰딩 재료 (322) 를 이용하여 캡슐화되어 몰딩된 포일 캐리어 구조 (324) 를 형성한다. 도 3c 의 도시된 실시형태에서, 몰딩 재료 (322) 는 단일의 연속 스트립에 부가된다. 즉, 몰딩 재료는 포일 (306) 의 몰딩된 부분에 걸쳐서 상대적으로 균일하게 도포된다. 이러한 유형의 몰딩은 리드프레임계 패키징에서는 공통이 아니라는 것에 유의한다. 오히려, 통상적으로, 리드프레임 스트립상에서 운반되는 디바이스들은 개별적으로 또는 서브-패널들 단위로 몰딩된다. 몰딩 재료의 연속 스트립의 이점은 도 3d, 도 3e 및 단계 208 과 관련하여 논의될 것이다.
단계 (208) 에서, 도 3c 의 몰딩된 포일 캐리어 구조 (324) 의 캐리어 부분이 제거되어, 도 3d 의 몰딩된 포일 구조 (325) 를 초래한다. 이 시점에서, 몰딩 재료는 캐리어 (308) 대신에 포일에 대한 구조적 지지체를 제공한다. 연속 스트립 몰딩 접근방식의 이점은, 이것이 전체 패널에 대한 양호한 지지체를 제공하여 스트립이 패널 형태로 처리될 수도 있다는 것이다. 반대로, 몰딩 갭이 몰딩 동작 도중에 서브패널들 사이에 제공되는 경우, 서브패널은 캐리어의 제거 이후에 개별적으로 처리될 필요가 있을 것이다.
도 3e 는 몰딩된 포일 구조 (325) 의 외형도이다. 몰딩된 포일 구조 (325) 의 상부 표면 (328) 이 실질적으로 평탄하지만, 이는 필요조건은 아니라는 것에 유의해야만 한다. 몰딩된 포일 구조 (325) 의 몰딩 재료 (322) 는 다양한 패턴 및 형상인 것으로 가정할 수도 있고, 몰딩 재료 (334) 의 깊이는 몰딩된 포일 구조 (325) 의 길이를 따라서 변화할 수도 있다.
단계 (209) 에서, 몰딩된 포일 구조 (325) 는 도 4a 및 도 4b 에 도시된 바와 같이 에칭 캐리어 (404) 에 위치된다. 도 4a 는 몰딩된 포일 구조 (325) 를 포함하는 에칭 캐리어 (404) 의 평면도를 도시한다. 도시된 실시형태에서, 에칭 캐리어 (404) 는 몰딩된 포일 구조 (325) 를 수용하도록 구성된 캐비티 (406) 및 얼라인먼트 홀 (402) 을 포함한다. 에칭 캐리어 (404) 는 도 3f 의 몰딩된 포일 구조 (325) 를 수용하도록 설계되어, 몰딩된 포일 구조의 상부 표면 (328) 은 캐비티 (406) 내에 숨겨지고 포일 (306) 은 노출된다. 에칭 캐리어는 재사용가능할 수도 있고 알루미늄으로 이루어진 것이 바람직할 수도 있지만, 다른 재료가 또한 이용될 수도 있다.
단계 (210) 에서, 포일 (306) 이 에칭된다. 도 4b 에 도시된 바와 같이, 에칭은 포일 (306) 의 부분을 제거하고 다수의 디바이스 영역 (410) 을 정의한다. 플라즈마 에칭을 포함하는 다양한 적절한 에칭 프로세스가 이용될 수도 있다. 디바이스 영역 (410) 은 쏘잉 (sawing) 또는 레이저 절단과 같은 다른 적절한 기술을 이용하여 형성될 수 있다.
몇몇 실시형태는, 포일로 형성된 전기적 콘택트 상에 주석 또는 솔더와 같은 금속의 후속 전기도금을 용이하게 하기 위해 버스 바 (bus bar) 를 이용하여 디바이스 영역 (410) 을 형성하는 단계를 수반한다. 도 4c 는 이러한 디바이스 영역을 도해적으로 나타낸다. 도시된 실시형태에서, 디바이스 영역 (410) 은 다이 부착 패드 (412), 콘택트 리드 (414) 및 버스 바 (416) 를 갖는다. 버스 바 (416) 는 패드 및 리드를 전기적으로 접속한다. 버스 바 (416) 는 또한 복수의 디바이스 영역들 사이에서 도전성 링크들을 형성할 수도 있다. 디바이스 영역 (410) 은 수많은 가능한 장치들 중에서 오직 하나의 장치를 나타내는 것으로 파악되어야만 한다.
도 5a 및 도 5b 는 몰딩된 포일 구조 (325) 에 대한 에칭 프로세스의 효과의 도해적 측면도를 제공한다. 도 5a 는 에칭 이전에 몰딩된 포일 구조 (325) 의 도해적 측면도이다. 도 5b 는, 에칭 프로세스가 어떻게 포일 (306) 의 부분을 제거하는지를 나타내고, 몰딩 재료 (322) 의 섹션을 나타내며, 콘택트 리드 (414) 및 다이 부착 패드 (412) 를 형성한다.
전술한 바와 같이, 몇몇 실시형태는 다이 부착 패드 (412) 및 콘택트 리드 (414) 상에 도 5c 의 솔더 (508) 의 전기도금을 수반하는 도 2 의 단계 (211) 를 고찰한다. 단계 (212) 에서, 몰딩된 포일 구조 (325) 는 반도체 패키지를 형성하기 위해 도 5c 의 투영된 절단선 (302) 을 따라서 개별화된다. 몰딩된 포일 구조 (325) 는 쏘잉 및 레이저 절단을 포함하는 다양한 기술을 이용하여 개별화될 수도 있다. 개별화된 패키지 (520) 의 확대된 측면도가 도 5d 에 도시된다. 패키지의 도해적 하부도는 도 5e 에 나타난다. 하부도는 몰딩 재료 (322) 에 의해 둘러싸인 다이 부착 패드 (516) 및 콘택트 리드 (518) 를 도시한다.
본 발명의 몇몇 실시형태들만이 상세하게 설명되어 있지만, 본 발명은 본 발명의 사상 또는 범위로부터 벗어나지 않고 수많은 다른 형태로 구현될 수도 있다는 것을 이해해야만 한다. 전술한 설명에서, 수많은 설명된 리드프레임은 콘택트 리드로서 본 명세서에 빈번하게 지칭되는 리드 및/또는 콘택트를 포함한다. 본 발명의 내용에서, 용어 콘택트 리드는 리드프레임 내에 존재할 수도 있는 리드, 콘택트 및 다른 전기적 상호접속 구조를 포함하는 것으로 의도된다. 따라서, 본 실시형태들은 설명적이지만 제한적이지 않은 것으로서 고려되어야만 하고, 본 발명은 본 명세서에 주어진 세부사항으로만 제한되지 않지만, 첨부된 청구범위의 범위 및 동등물 내에서 변형될 수도 있다.

Claims (19)

  1. 포일 캐리어 구조를 형성하는 방법으로서,
    금속 캐리어를 제공하는 단계;
    금속 포일을 제공하는 단계;
    상기 금속 캐리어와 상기 금속 포일의 부분들을 초음파적으로 접합시키는 단계로서, 상기 접합된 부분들은 집적 회로의 패키징 시에 포일 캐리어 패널들을 위해 사용되는 상기 금속 포일 내의 다수의 패널들을 규정하며, 상기 접합된 부분들이 직사각형을 형성하는 선들로 배열되고, 각각의 직사각형이 상기 다수의 패널들 중 하나를 규정하며, 상기 다수의 패널들은 복수의 행과 복수의 열로 배열되어 패널들의 어레이 (array) 를 형성하는, 상기 접합시키는 단계; 및
    각각의 패널이 다른 패널들로부터 분리되고 초음파 접합 동작에 의해 형성된 직사각형의 적어도 하나를 포함하도록, 상기 포일을 십자로 교차하는 복수의 절단선을 따라 상기 포일을 절단하는 단계를 포함하는, 포일 캐리어 구조를 형성하는 방법.
  2. 제 1 항에 있어서,
    각각의 패널 내에 다수의 디바이스 영역들을 형성하기 위해 은 또는 은 합금을 이용하여 상기 금속 포일의 표면을 스폿 도금 (spot plating) 하는 단계를 더 포함하고,
    각각의 디바이스 영역은 집적 회로 다이에 배선접합하기 위해 사용되며, 상기 금속 포일은 상기 스폿 도금 동작 동안에 금속의 연속적인 시트 (sheet) 로 남아있고, 상기 스폿 도금 동작은 상기 포일을 절단하는 단계 이전에 수행되는, 포일 캐리어 구조를 형성하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 포일은 상기 금속 포일의 상부 표면 및 하부 표면 상에 형성된 니켈층 및 팔라듐층을 갖는 구리 포일인, 포일 캐리어 구조를 형성하는 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 포일의 두께는 0.6 과 2 mils 사이이고,
    상기 금속 캐리어의 두께는 5 와 10 mils 사이인, 포일 캐리어 구조를 형성하는 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 초음파적으로 접합된 부분들은 다수의 폐쇄된 (closed) 직사각형을 규정하는 연속적인 선들의 모양으로 형성되고, 상기 각각의 폐쇄된 직사각형은 상기 다수의 패널들의 각각의 패널 주위에 연속 주변부 (continuous perimeter) 를 형성하는. 포일 캐리어 구조를 형성하는 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 접합된 금속 포일을 절단하는 단계는 다수의 절연 패널들을 형성하는, 포일 캐리어 구조를 형성하는 방법.
  7. 삭제
  8. 집적 회로 디바이스들을 패키징하는 방법으로서,
    캐리어에 접착된 금속 포일을 포함하는 포일 캐리어 구조를 제공하는 단계;
    상기 금속 포일에 다수의 다이들을 부착하는 단계;
    몰딩된 포일 캐리어 구조를 형성하기 위해 몰딩 재료를 이용하여 상기 다수의 다이들 및 상기 금속 포일의 적어도 부분을 캡슐화하는 단계;
    몰딩된 포일 구조를 형성하기 위해 상기 몰딩된 포일 캐리어 구조로부터 상기 캐리어를 제거하는 단계;
    상기 금속 포일에 다수의 디바이스 영역들을 정의하기 위해 상기 캐리어가 제거된 후에 상기 금속 포일을 에칭하는 단계로서, 상기 디바이스 영역 각각은 상기 다수의 다이들 중 적어도 하나의 다이를 지지하고 다수의 전기적 콘택트들을 가지며, 상기 에칭하는 단계는 상기 몰딩 재료의 부분들을 노출하는, 상기 에칭하는 단계; 및
    상기 에칭하는 단계 이후에, 상기 몰딩된 포일 구조를 개별화 (singulating) 하여 다수의 패키징된 집적 회로 디바이스들을 제공하는 단계를 포함하는, 집적 회로 디바이스 패키징 방법.
  9. 제 8 항에 있어서,
    상기 캐리어는 금속 캐리어이고,
    상기 금속 포일의 부분들은 상기 금속 캐리어에 초음파적으로 접합되는, 집적 회로 디바이스 패키징 방법.
  10. 제 8 항에 있어서,
    상기 금속 포일은 접착제를 이용하여 상기 캐리어에 부착되는, 집적 회로 디바이스 패키징 방법.
  11. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 캡슐화하는 단계는, 상기 금속 포일 상에 단일의 연속 몰딩된 스트립을 형성하는 방식으로 상기 금속 포일의 상기 부분 및 다수의 다이들에 상기 몰딩 재료를 도포하는 단계를 포함하는, 집적 회로 디바이스 패키징 방법.
  12. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 금속 포일은 은 또는 은 합금으로부터 형성된 제 2 층 및 구리층을 포함하고;
    상기 몰딩 재료는 상기 제 2 층에 접촉하고;
    상기 에칭하는 단계는, 상기 몰딩 재료가 콘택트 패드들 사이에 노출된 채로 각각의 디바이스 영역 상에 콘택트 패드들을 형성하기 위해 상기 구리층 및 상기 제 2 층 모두를 에칭하는 단계를 포함하고;
    상기 제 2 층은 각각의 콘택트 패드 상에 배선 접합 사이트를 제공하는, 집적 회로 디바이스 패키징 방법.
  13. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 금속 포일을 에칭 프로세스에 노출하도록 구성된 재사용가능한 에칭 캐리어의 캐비티에 상기 몰딩된 포일 구조를 위치시키는 단계를 더 포함하는, 집적 회로 디바이스 패키징 방법.
  14. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 금속 포일은 니켈 및 팔라듐으로 커버된 복수의 표면들을 갖는 금속 층을 포함하는, 집적 회로 디바이스 패키징 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020117000059A 2008-06-04 2009-05-11 포일 캐리어 구조를 형성하고, 집적 회로 디바이스를 패키징하기 위한 방법 KR101612976B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/133,335 US8375577B2 (en) 2008-06-04 2008-06-04 Method of making foil based semiconductor package
US12/133,335 2008-06-04

Publications (2)

Publication Number Publication Date
KR20110015047A KR20110015047A (ko) 2011-02-14
KR101612976B1 true KR101612976B1 (ko) 2016-04-15

Family

ID=41398763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117000059A KR101612976B1 (ko) 2008-06-04 2009-05-11 포일 캐리어 구조를 형성하고, 집적 회로 디바이스를 패키징하기 위한 방법

Country Status (8)

Country Link
US (1) US8375577B2 (ko)
EP (1) EP2286451A4 (ko)
JP (1) JP5569910B2 (ko)
KR (1) KR101612976B1 (ko)
CN (1) CN102057485A (ko)
MY (1) MY152738A (ko)
TW (1) TWI484611B (ko)
WO (1) WO2009148768A2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8671572B2 (en) * 2006-12-22 2014-03-18 Thommen Medical Ag Method for the production of a dental implant
DE102008000842A1 (de) * 2008-03-27 2009-10-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
US20100084748A1 (en) * 2008-06-04 2010-04-08 National Semiconductor Corporation Thin foil for use in packaging integrated circuits
US7836586B2 (en) * 2008-08-21 2010-11-23 National Semiconductor Corporation Thin foil semiconductor package
JP2009143234A (ja) * 2008-12-24 2009-07-02 Nippon Mining & Metals Co Ltd キャリア付金属箔
US8377267B2 (en) * 2009-09-30 2013-02-19 National Semiconductor Corporation Foil plating for semiconductor packaging
US8101470B2 (en) 2009-09-30 2012-01-24 National Semiconductor Corporation Foil based semiconductor package
JP5546363B2 (ja) * 2010-06-11 2014-07-09 ローム株式会社 半導体装置および半導体装置の製造方法
US8389334B2 (en) 2010-08-17 2013-03-05 National Semiconductor Corporation Foil-based method for packaging intergrated circuits
TWI442488B (zh) * 2012-01-18 2014-06-21 Dawning Leading Technology Inc 用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級封裝結構
US10186458B2 (en) * 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
US10192849B2 (en) * 2014-02-10 2019-01-29 Infineon Technologies Ag Semiconductor modules with semiconductor dies bonded to a metal foil
CN104283524B (zh) * 2014-10-22 2017-07-14 应达利电子股份有限公司 一种压电石英晶体谐振器及其制作方法
JP2016139752A (ja) * 2015-01-29 2016-08-04 日立化成株式会社 半導体装置の製造方法
KR102592483B1 (ko) * 2018-10-10 2023-10-25 주식회사 루멘스 퀀텀닷 플레이트 조립체의 제조방법
JP2021521633A (ja) 2018-04-06 2021-08-26 サンパワー コーポレイション 太陽電池ストリングのレーザー支援メタライゼーションプロセス
US11362234B2 (en) 2018-04-06 2022-06-14 Sunpower Corporation Local patterning and metallization of semiconductor structures using a laser beam
US11646387B2 (en) 2018-04-06 2023-05-09 Maxeon Solar Pte. Ltd. Laser assisted metallization process for solar cell circuit formation
US11362220B2 (en) 2018-04-06 2022-06-14 Sunpower Corporation Local metallization for semiconductor substrates using a laser beam
US11276785B2 (en) * 2018-04-06 2022-03-15 Sunpower Corporation Laser assisted metallization process for solar cell fabrication
US10515898B2 (en) * 2018-05-14 2019-12-24 Tdk Corporation Circuit board incorporating semiconductor IC and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334951A (ja) * 1994-03-18 2002-11-22 Hitachi Chem Co Ltd 半導体素子搭載用基板及び半導体パッケージ
US6534849B1 (en) 2000-08-09 2003-03-18 Kostat Semiconductor Co., Ltd. Tape having implantable conductive lands for semiconductor packaging process and method for manufacturing the same
JP2004058578A (ja) 2002-07-31 2004-02-26 Hitachi Metals Ltd キャリア付き積層金属箔及びそれを用いたパッケージの製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4048438A (en) 1974-10-23 1977-09-13 Amp Incorporated Conductor patterned substrate providing stress release during direct attachment of integrated circuit chips
JPH0379040A (ja) * 1989-08-22 1991-04-04 Sumitomo Special Metals Co Ltd スポット状部分クラッド材の製造方法
JPH05145003A (ja) * 1991-11-21 1993-06-11 Sony Corp リードフレーム
US5308797A (en) 1992-11-24 1994-05-03 Texas Instruments Incorporated Leads for semiconductor chip assembly and method
JP3606275B2 (ja) * 1994-03-18 2005-01-05 日立化成工業株式会社 半導体パッケージ及びその製造方法
CN1117395C (zh) 1994-03-18 2003-08-06 日立化成工业株式会社 半导体组件的制造方法及半导体组件
JPH09252014A (ja) 1996-03-15 1997-09-22 Nissan Motor Co Ltd 半導体素子の製造方法
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5942314A (en) * 1997-04-17 1999-08-24 Mitsui Mining & Smelting Co., Ltd. Ultrasonic welding of copper foil
EP0980096A4 (en) 1997-04-30 2005-03-09 Hitachi Chemical Co Ltd PLATE FOR ASSEMBLING A SEMICONDUCTOR ELEMENT, PROCESS FOR PRODUCING THE SAME, AND SEMICONDUCTOR DEVICE
JP3521758B2 (ja) 1997-10-28 2004-04-19 セイコーエプソン株式会社 半導体装置の製造方法
IT1305116B1 (it) * 1998-09-14 2001-04-10 Zincocelere Spa Componente per circuito stampato multistrato, metodo per la suafabbricazione e relativo circuito stampato multiuso.
KR20000071375A (ko) 1999-02-25 2000-11-25 윌리엄 비. 켐플러 땜납 볼을 모방한 융기를 갖는 집적 회로 소자 및 그 제조방법
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
JP2001127212A (ja) 1999-10-26 2001-05-11 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP2001250887A (ja) * 2000-03-08 2001-09-14 Sanyo Electric Co Ltd 回路装置の製造方法
US6586676B2 (en) * 2000-05-15 2003-07-01 Texas Instruments Incorporated Plastic chip-scale package having integrated passive components
DE10031204A1 (de) 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
US6518161B1 (en) 2001-03-07 2003-02-11 Lsi Logic Corporation Method for manufacturing a dual chip in package with a flip chip die mounted on a wire bonded die
JP4852802B2 (ja) * 2001-06-19 2012-01-11 住友金属鉱山株式会社 リードフレーム
ES2383874T3 (es) * 2001-07-09 2012-06-27 Sumitomo Metal Mining Company Limited Procedimiento para la fabricación de un soporte de conexión
US6769174B2 (en) * 2002-07-26 2004-08-03 Stmicroeletronics, Inc. Leadframeless package structure and method
TW200411886A (en) 2002-12-26 2004-07-01 Advanced Semiconductor Eng An assembly method for a passive component
US20070176303A1 (en) 2005-12-27 2007-08-02 Makoto Murai Circuit device
TWI307130B (en) * 2006-06-20 2009-03-01 Advanced Semiconductor Eng Semiconductor package and manufacturing method thereof
US20100084748A1 (en) 2008-06-04 2010-04-08 National Semiconductor Corporation Thin foil for use in packaging integrated circuits
US7836586B2 (en) 2008-08-21 2010-11-23 National Semiconductor Corporation Thin foil semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334951A (ja) * 1994-03-18 2002-11-22 Hitachi Chem Co Ltd 半導体素子搭載用基板及び半導体パッケージ
US6534849B1 (en) 2000-08-09 2003-03-18 Kostat Semiconductor Co., Ltd. Tape having implantable conductive lands for semiconductor packaging process and method for manufacturing the same
JP2004058578A (ja) 2002-07-31 2004-02-26 Hitachi Metals Ltd キャリア付き積層金属箔及びそれを用いたパッケージの製造方法

Also Published As

Publication number Publication date
EP2286451A2 (en) 2011-02-23
KR20110015047A (ko) 2011-02-14
JP5569910B2 (ja) 2014-08-13
TW201001658A (en) 2010-01-01
WO2009148768A3 (en) 2010-03-04
US8375577B2 (en) 2013-02-19
MY152738A (en) 2014-11-28
US20090305076A1 (en) 2009-12-10
CN102057485A (zh) 2011-05-11
EP2286451A4 (en) 2013-10-16
TWI484611B (zh) 2015-05-11
WO2009148768A2 (en) 2009-12-10
JP2011523213A (ja) 2011-08-04

Similar Documents

Publication Publication Date Title
KR101612976B1 (ko) 포일 캐리어 구조를 형성하고, 집적 회로 디바이스를 패키징하기 위한 방법
US7671451B2 (en) Semiconductor package having double layer leadframe
TWI323931B (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US8659151B2 (en) Semiconductor device and manufacturing method thereof
US8341828B2 (en) Thin foil semiconductor package
US9136247B2 (en) Resin-encapsulated semiconductor device and method of manufacturing the same
US8133759B2 (en) Leadframe
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US20100084748A1 (en) Thin foil for use in packaging integrated circuits
US7095096B1 (en) Microarray lead frame
JP7144157B2 (ja) 半導体装置およびその製造方法
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
JP2005191158A (ja) 半導体装置及びその製造方法
US11935818B2 (en) Method of producing electronic components, corresponding electronic component
US20080246166A1 (en) Semiconductor device and method of manufacturing same
JP2019145625A (ja) 半導体装置
JP2017038051A (ja) 半導体パッケージ及びその製造方法
KR101198051B1 (ko) 얇은 포일 반도체 패키지
TW201025463A (en) Manufacturing process of a leadless semiconductor package process and its structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 4