KR101556468B1

KR101556468B1 - 고체 촬상 장치 및 카메라

Info

Publication number: KR101556468B1
Application number: KR1020140024288A
Authority: KR
Inventors: 신이치 오사와; 쥰이치 호소카와
Original assignee: 가부시끼가이샤 도시바
Priority date: 2013-09-12
Filing date: 2014-02-28
Publication date: 2015-10-01
Also published as: CN104469187A; JP2015056806A; KR20150030583A; US20150070545A1

Abstract

일 실시 형태의 고체 촬상 장치에 의하면, 복수의 유효 화소를 갖는 유효 화소 영역과 복수의 차광 화소를 갖는 차광 화소 영역을 포함하고, 상기 복수의 유효 화소 및 상기 복수의 차광 화소의 출력 신호로부터 화상 신호를 생성하는 이미지 센서와, 상기 유효 화소로부터 상기 차광 화소에의 신호 전하의 과잉을 검출하고, 상기 복수의 차광 화소의 신호로부터 생성되는 파라미터를 사용해서 상기 화상 신호에 대한 흑 레벨의 신호 처리를 실행하는 적어도 하나의 클램프 회로를 구비한다.

Description

고체 촬상 장치 및 카메라{SOLID―STATE IMAGING DEVICE AND CAMERA}

본 출원은 2013년 9월 12일자로 출원된 일본 특허 출원 번호 제2013-189816호에 기초한 것으로 이를 우선권 주장하며, 그 내용은 본원에 참조로서 인용된다.

본원에 기술된 실시예는 일반적으로 고체 촬상 장치에 관한 것이다.

CCD 이미지 센서나 COMS 이미지 센서를 포함하는 고체 촬상 장치는, 디지털 스틸 카메라, 비디오 카메라, 혹은, 감시 카메라 등 다양한 용도에서 사용되고 있다.

고체 촬상 장치에는, 화질의 향상이 요구되고 있다.

본 발명이 해결하고자 하는 과제는, 화질의 향상이 가능한 고체 촬상 장치 및 카메라를 제공하는 것이다.

일 실시 형태의 고체 촬상 장치는,

복수의 유효 화소를 갖는 유효 화소 영역과 복수의 차광 화소를 갖는 차광 화소 영역을 포함하고, 상기 복수의 유효 화소 및 상기 복수의 차광 화소의 출력 신호로부터 화상 신호를 생성하는 이미지 센서와,

상기 유효 화소로부터 상기 차광 화소에의 신호 전하의 과잉(overflow)을 검출하고, 상기 복수의 차광 화소의 신호로부터 생성되는 파라미터를 사용해서 상기 화상 신호에 대한 흑 레벨의 신호 처리를 실행하는 적어도 하나의 클램프 회로

를 구비하고,

상기 클램프 회로는,

상기 차광 화소 영역으로부터 상기 유효 영역을 향하는 방향으로 적산되는 상기 복수의 차광 화소의 신호의 적산값을 사용해서, 상기 신호 전하의 과잉을 검출하고,

상기 신호 전하의 과잉의 검출 결과에 기초하여, 실질적으로 상기 신호 전하의 과잉의 영향이 없는 상기 복수의 차광 화소의 출력 신호로부터 생성된 상기 파라미터를 설정하는 것을 특징으로 한다.

다른 실시 형태의 카메라는,

상기 일 실시 형태의 고체 촬상 장치와,

상기 고체 촬상 소자 상에 피사체로부터의 광을 집광하는 광학 렌즈 유닛을 구비하는 것을 특징으로 한다.

상기 구성의 고체 촬상 장치 및 카메라에 의하면, 화질의 향상이 가능하다.

도 1은 고체 촬상 장치의 구성예를 나타내는 블록도이다.
도 2는 고체 촬상 장치의 내부 구성예를 나타내는 등가 회로도이다.
도 3은 고체 촬상 장치의 내부 구성예를 나타내는 블록도이다.
도 4는 제1 실시 형태의 고체 촬상 장치의 내부 구성예를 나타내는 블록도이다.
도 5는 제1 실시 형태의 고체 촬상 장치의 동작예를 나타내는 모식도이다.
도 6은 제2 실시 형태의 고체 촬상 장치의 내부 구성예를 나타내는 블록도이다.
도 7은 제2 실시 형태의 고체 촬상 장치의 동작예를 나타내는 모식도이다.
도 8은 제3 실시 형태의 고체 촬상 장치의 내부 구성예를 나타내는 블록도이다.
도 9는 제3 실시 형태의 고체 촬상 장치의 동작예를 나타내는 모식도이다.
도 10은 제4 실시 형태의 고체 촬상 장치의 내부 구성예를 나타내는 블록도이다.
도 11은 제4 실시 형태의 고체 촬상 장치의 동작예를 나타내는 모식도이다.
도 12 및 도 13은 실시 형태의 고체 촬상 장치의 변형예를 나타내는 블록도이다.
도 14는 실시 형태의 고체 촬상 장치의 적용예를 나타내는 블록도이다.

[실시 형태]

이하, 도면을 참조하면서, 본 실시 형태에 대해 상세하게 설명한다. 이하의 설명에 있어서, 동일한 기능 및 구성을 갖는 요소에 대해서는, 동일 부호를 붙이고, 중복되는 설명은 필요에 따라서 행한다.

일반적으로, 일 실시 형태에 있어서,

고체 촬상 장치는,

상기 유효 화소로부터 상기 차광 화소에의 신호 전하의 과잉을 검출하고, 상기 복수의 차광 화소의 신호로부터 생성되는 파라미터를 사용해서 상기 화상 신호에 대한 흑 레벨의 신호 처리를 실행하는 적어도 하나의 클램프 회로

를 구비하고,

상기 클램프 회로는,

(1) 제1 실시 형태

도 1 내지 도 5를 참조하여, 제1 실시 형태에 따른 고체 촬상 장치 및 그 동작에 대해 설명한다.

(a) 구성

도 1 내지 도 4를 사용해서, 제1 실시 형태의 고체 촬상 장치에 대해 설명한다.

도 1은, 본 실시 형태의 고체 촬상 장치의 전체 구성을 모식적으로 도시하는 블록도이다.

도 1에 도시되는 바와 같이, 본 실시 형태의 고체 촬상 장치는 촬상 디바이스인 이미지 센서(10) 및 신호 처리 회로(11)를 포함한다. 이미지 센서(10)는, 예를 들어 이면 조사형 CMOS 이미지 센서이다. 단, 이미지 센서(10)는 CCD 이미지 센서이어도 좋다. 이미지 센서(10)는 표면 조사형 CMOS(또는 CCD) 이미지 센서이어도 좋다.

이미지 센서(10)는 화소 어레이(12), 수직 시프트 레지스터(13), 제어 회로(15), 상관 이중 샘플링 회로(CDS 회로)(16), 아날로그/디지털 변환 회로(ADC 회로)(17) 및 라인 메모리(18)를 포함한다.

화소 어레이(12)는 이미지 센서(10)의 촬상 영역에 형성되어 있다. 화소 어레이(12)는 화소 어레이(12)의 수평 방향(로우 방향, X 방향) 및 수직 방향(칼럼 방향, Y 방향)을 따라서 어레이 형상으로 배치된 복수의 화소를 포함한다. 이미지 센서(10)의 화소 어레이(12) 내에는, 피사체로부터의 광을 수광하는 유효 화소 영역(VA)과, 신호 처리를 위한 기준 전위(예를 들어, 흑 레벨)를 생성하기 위한 옵티컬 블랙(차광 화소) 영역(이하, OB 영역이라고 표기함) OBA1, OBA2가 형성되어 있다.

수직 시프트 레지스터(13)는 화소 어레이(12) 내의 각 화소의 판독을 제어하기 위해, 화소 어레이(12)의 로우를 수직 방향으로 순차 주사한다.

각 화소는 광전 변환 소자인 포토 다이오드를 포함한다. 포토 다이오드는, 각 화소에 입사된 광량에 따른 신호 전하를 생성한다. 생성된 신호 전하는 CDS 회로(16) 및 ADC 회로(17)에 의해 노이즈의 제거나 AD 변환이 실시되고, 디지털 데이터(디지털 신호)로 변환된다. 디지털 데이터는 신호 처리 회로(11)에 출력된다.

라인 메모리(18)는 화소 어레이의 1라인분의 화소의 신호(디지털 데이터)를 유지한다.

제어 회로(15)는 이미지 센서(10) 내의 각 회로(13, 16, 17, 18)의 동작 타이밍을 제어한다.

신호 처리 회로(11)는 이미지 센서(10)로부터의 디지털 데이터에 대해, 예를 들어 렌즈 쉐이딩 보정, 결함 보정, 노이즈 저감 처리를 행한다.

이들의 신호 처리된 데이터는, 예를 들어 고체 촬상 장치의 외부에 출력됨과 함께, 이미지 센서(10) 내에서 피드백 제어된다.

도 2는 이미지 센서(10)의 화소 어레이(12)의 구성예를 나타내는 등가 회로도이다.

도 2는, 본 실시 형태의 이미지 센서(10)의 화소 어레이의 내부 구성을 모식적으로 도시하는 등가 회로도이다. 도 2에 있어서, 화소 어레이(12)의 유효 화소 영역(VA)의 내부 구성이 도시되어 있다.

도 2에 도시되는 바와 같이, 본 실시 형태의 이미지 센서의 화소 어레이(12) 내에, 복수의 화소(1A, 1B)가, 매트릭스 형상으로 배치되어 있다.

본 실시 형태에 있어서, 이미지 센서(10)의 화소 어레이(12)는, 2화소 1셀 구조를 갖는다. 2화소 1셀 구조는 1개의 단위 셀이, 2개의 화소를 포함하는 회로 구성을 갖는다.

복수의 단위 셀 UC는 화소 어레이(12) 내에, 매트릭스 형상으로 배치되어 있다. 각 단위 셀 UC는 화소 어레이(12) 내의 제어선 RD1, RD2, RST, ADR과 신호선 VSL과의 교차 위치에 설치되어 있다. 제어선 RD1, RD2, RST, ADR은 단위 셀 UC의 동작(온/오프)을 제어하기 위한 신호를 단위 셀 UC에 공급하기 위해, 화소 어레이(12) 내에 설치되어 있다. 신호선 VSL은 포토 다이오드(화소)(1A, 1B)에 의해 광전 변환된 신호를 단위 셀 UC의 외부에 출력하기 위해, 화소 어레이(12) 내에 설치되어 있다.

2화소 1셀 구조의 단위 셀 UC에 있어서, 화소(단위 셀)의 신호 검출부(6)로서의 1개의 플로팅 디퓨전(6)이, 2개의 포토 다이오드(1A, 1B)에 대해 공통화되어 있다. 단위 셀 UC는 포토 다이오드(1A, 1B) 및 플로팅 디퓨전(6) 외에, 예를 들어 2개의 리드 트랜지스터(2A, 2B), 리셋 트랜지스터(3), 어드레스 트랜지스터(4) 및 증폭기 트랜지스터(5)를 포함한다.

2화소 1셀 구조의 단위 셀 UC에 있어서, 각 포토 다이오드(1A, 1B)에, 각각 대응하도록, 2개의 리드 트랜지스터(2A, 2B)가, 단위 셀 UC 내에 설치되어 있다. 2화소 1셀 구조의 단위 셀 UC에 있어서, 리셋 트랜지스터(3), 어드레스 트랜지스터(4) 및 증폭기 트랜지스터(5)는, 2개의 포토 다이오드(1A, 1B)에 공유되어 있다.

포토 다이오드(1A, 1B)의 애노드는 고정 전위에 접속되고, 예를 들어 접지되어 있다. 포토 다이오드(1A, 1B)의 캐소드는 리드 트랜지스터(2A, 2B)의 전류 경로를 통하여, 신호 검출부로서의 플로팅 디퓨전(6)에, 각각 접속되어 있다.

포토 다이오드(1A, 1B)는 마이크로렌즈 및 컬러 필터를 통과해서 포토 다이오드에 입사된 어느 파장 영역의 광을 신호 전하(전기 신호)로 변환하고, 그 전하를 축적한다. 예를 들어, 컬러 필터는 베이어 패턴이나 RGBW 패턴과 같은 색소막의 배열 패턴을 갖는다. 이하에서는, 포토 다이오드(1A, 1B)를 구별하지 않는 경우에는, 포토 다이오드(1)라고 표기한다.

각 리드 트랜지스터(2A, 2B)는, 각 포토 다이오드(1A, 1B)의 신호 전하의 축적 및 전송을 제어한다. 리드 트랜지스터(2A, 2B)의 게이트는 판독 제어선 RD1, RD2에 각각 접속되어 있다. 리드 트랜지스터(2A, 2B)의 전류 경로의 일단부는, 포토 다이오드(1A, 1B)의 캐소드에, 각각 접속된다. 리드 트랜지스터(2A, 2B)의 전류 경로의 타단부는, 플로팅 디퓨전(6)에 접속되어 있다. 이하에서는, 리드 트랜지스터(2A, 2B)를 구별하지 않는 경우에는, 리드 트랜지스터(2)라고 표기한다.

리셋 트랜지스터(3)는 플로팅 디퓨전(6)의 전위[증폭기 트랜지스터(5)의 게이트 전위]를 리셋한다. 리셋 트랜지스터(3)의 게이트는 리셋 제어선 RST에 접속되어 있다. 리셋 트랜지스(3)의 전류 경로의 일단부는, 플로팅 디퓨전(6)에 접속되고, 리셋 트랜지스터(3)의 전류 경로의 타단부는, 예를 들어 전원선(전원 단자) VDD에 접속되어 있다. 플로팅 디퓨전(6)이 리셋되었을 때에, 단위 셀 UC로부터 출력되는 리셋 상태의 플로팅 디퓨전의 검출 신호를, 리셋 신호(또는 리셋 전압)라고 칭한다.

어드레스 트랜지스터(4)는 단위 셀 UC를 선택하기(활성화하기) 위한 선택 소자로서 기능한다. 어드레스 트랜지스터(4)의 게이트는 어드레스 제어선 ADR에 접속되어 있다. 어드레스 트랜지스터(4)의 전류 경로의 일단부는, 증폭기 트랜지스터(5)의 전류 경로의 타단부에 접속되고, 어드레스 트랜지스터(4)의 전류 경로의 타단부는, 전원선 VDD에 접속되어 있다.

증폭기 트랜지스터(5)는 플로팅 디퓨전(6)이 유지하는 포토 다이오드(1)로부터의 신호를 증폭한다. 증폭기 트랜지스터(5)의 게이트는 플로팅 디퓨전(6)에 접속되어 있다. 증폭기 트랜지스터(5)의 전류 경로의 일단부는, 수직 신호선 VSL에 접속되어 있다. 증폭기 트랜지스터(5)의 전류 경로의 타단부는, 어드레스 트랜지스터(4)의 전류 경로의 일단부에 접속되어 있다. 증폭기 트랜지스터(5)에 의해 증폭된 신호는 온 상태의 증폭기 트랜지스터(5)를 경유해서 단위 셀(또는 화소) UC의 신호로서 수직 신호선 VSL에 출력된다.

이미지 센서의 화소 어레이(12)의 각 단위 셀 UC는 어드레스 트랜지스터(4)를 포함하지 않아도 좋다. 이 경우, 단위 셀 UC에 있어서, 증폭기 트랜지스터(5)의 전류 경로의 타단부가, 리셋 트랜지스터(3)의 전류 경로의 타단부 또는 전원 단자에 접속된다. 단위 셀 UC가 어드레스 트랜지스터(4)를 포함하지 않은 경우, 어드레스 신호선 ADR도 설치되지 않는다.

단위 셀 UC는, 1개의 화소를 포함하는 1화소 1셀 구조이어도 좋고, 4화소 1셀 구조 혹은 8화소 1셀 구조와 같이, 1개의 단위 셀이, 3 이상의 화소(포토 다이오드)를 포함하는 회로 구성(다화소 1셀 구조)이어도 좋다. 복수의 화소를 포함하는 단위 셀 내에서, 3 이상의 포토 다이오드가, 1개의 플로팅 디퓨전 및 리셋 트랜지스터, 증폭기 트랜지스터 및 어드레스 트랜지스터를 공유한다. 복수의 화소를 포함하는 단위 셀에 있어서, 포토 다이오드마다, 1개의 리드 트랜지스터가 설치된다.

2개의 판독 제어선 RD1, RD2, 어드레스 제어선 ADR 및 리셋 제어선 RST는 수직 시프트 레지스터(13)에 접속되어 있다. 판독 제어선 RD1, RD2, 어드레스 제어선 ADR 및 리셋 제어선 RST의 전위(신호 레벨)는 수직 시프트 레지스터(13)에 의해 제어된다. 화소 어레이(12) 내의 복수의 단위 셀 UC(및 화소)는 로우 단위로 제어 및 선택된다.

부하 트랜지스터(134)는 수직 신호선 VSL에 대한 전류원으로서 사용된다. 부하 트랜지스터(134)의 전류 경로의 일단부는, 수직 신호선 VSL을 통하여, 증폭기 트랜지스터(5)의 전류 경로의 일단부에 접속된다. 부하 트랜지스터(134)의 전류 경로의 타단부는, 접지선 Vss에 접속되어 있다. 부하 트랜지스터(134)는 다이오드 접속되고, 부하 트랜지스터(134)의 게이트는 부하 트랜지스터(134)의 전류 경로에 접속되어 있다.

수직 신호선 VSL은 CDS 회로(16) 및 ADC 회로(17)에, 각각 접속되어 있다. CDS 회로(16) 및 ADC 회로(17)에 의해, 수직 신호선 VSL에 출력된 단위 셀 UC로부터의 신호는 노이즈가 제거되고, 단위 셀 UC로부터의 신호가 아날로그 신호로부터 디지털 신호(디지털 데이터)로 변환된다.

수직 신호선 VSL이, 수평 시프트 레지스터(도시하지 않음)에 의해 수평 방향으로 순차 주사됨으로써, 각 수직 신호선에 출력된 신호가, 수평 신호선(도시하지 않음)을 통하여, 소정의 타이밍에 후단의 회로에 전송된다. 이미지 센서(10)에 의해 생성된 화상 신호 RS로서의 디지털 데이터는 신호 처리 회로(11)에 출력된다. 예를 들어, 컬러 필터의 배열 패턴이, 베이어 패턴인 경우, 이미지 센서(10)로부터 출력되는 화상 신호(디지털 데이터) RS는 RAW 신호(RAW 데이터)라고도 불린다.

본 실시 형태의 고체 촬상 장치(5)는, 이미지 센서(10)에 의해 촬상한 화상 신호 RS로부터 YUV 방식 또는 RGB 방식의 신호를 생성할 수 있다.

또한, 화소 어레이(12) 내의 OB 영역 OBA1, OBA2는, 유효 영역(VA)의 단위 셀과 마찬가지인 회로 구성을 갖는 단위 셀이, 어레이 형상으로 배열되어 있다. 단, OB 영역 OBA1, OBA2 내의 단위 셀에 광이 입사하지 않도록, OB 영역 OBA1, OBA2 내의 단위 셀은, 차광막에 의해 덮여져 있다.

도 3은, 본 실시 형태의 고체 촬상 장치 내에 포함되는 이미지 센서로부터 출력된 신호를 처리하는 회로를 설명하기 위한 블록도이다.

도 3에 도시되는 바와 같이, 본 실시 형태의 고체 촬상 장치(5)는 이미지 센서(10)의 출력 신호(화상 신호, RAW 신호)를 처리하는 회로로서, 흑 레벨 보상 회로(피드백 클램프 회로라고도 칭함)(101), 옵티컬 블랙 클램프 회로(102), 게인 조정 회로(103)와, 색 분리ㆍ포맷 변환 회로(104)와, 노광량 조정 회로(자동 레벨 제어 회로라고도 칭함)(105)와, 타이밍 제어 회로(106)를 포함하고 있다. 이들의 회로(101, 102, 103, 104, 105, 106)는 신호 처리 회로(11) 내에 설치되어 있다.

이하에서는, 흑 레벨 보상 회로(101)를 FBC 회로, 옵티컬 블랙 클램프 회로(102)를 OB 클램프 회로(102), 노광량 조정 회로(105)를 ALC 회로(105), 타이밍 제어 회로(106)를 타이밍 제너레이터(106)라고도 표기한다.

도 1에 도시되는 바와 같이, 이미지 센서(10)의 화소 어레이(12)는 OB 영역 OBA1, OBA2로서, OB 클램프 회로(102)의 처리에 사용되는 수평 차광 화소 영역(이하에서는, HOB 화소 영역이라고 칭함) OBA1, FBC 회로(101)의 처리에 사용되는 수평 차광 화소 영역(이하에서는, FBC 화소 영역이라고 칭함) OBA2를 포함한다. HOB 화소 영역 OBA1은 화소 어레이(12)의 수평 방향(로우 방향)에서 유효 화소 영역 VA에 인접하고 있다. 예를 들어, FBC 화소 영역의 수평 방향에 인접하도록, 차광 화소 영역(이하에서는, VOB 차광 화소 영역이라고 칭함)이, 화소 어레이(12) 내에 설치되어 있다.

HOB 화소 영역 OBA1 및 FBC 화소 영역 OBA2는 광이 직접 입사되지 않는 차광 화소 영역이다. 광의 수광면측에 있어서, HOB/FBC 화소 영역 OBA1, OBA2 내의 화소가, 금속막(차광막)으로 덮여짐으로써, 광의 입사가 방지된다.

FBC 회로(101)는 FBC 화소 영역 OBA2로부터의 출력 신호를 사용해서, 촬영 시의 화소 신호의 기준이 되는 흑 레벨 기준의 조정을 행하기 위한 클램프 파라미터 pCLP를 제어한다. 클램프 파라미터 pCLP는 화소 신호를 CDS 처리 및 A/D 변환할 때의 기준 전압 Vref를 결정하기 위한 계수이다. 클램프 파라미터 pCLP는 CDS 회로(16) 및 ADC 회로(17)에 공급된다.

FBC 회로(101)는 클램프 파라미터 pCLP를 결정하기 위해, 이미지 센서(10)로부터 판독된 FBC 화소 영역 OBA2의 화소 신호(이하에서는, FBC 화소 신호라고 칭함)의 신호 레벨을 모니터하고, FBC 화소 신호의 평균값을 계산한다.

FBC 화소 신호의 평균값과 미리 설정되어 있는 흑 레벨 기준값 사이에 차분이 생길 때, FBC 회로(101)는 FBC 화소 신호의 평균값이 흑 레벨 기준에 근접하도록, 클램프 파라미터 pCLP의 크기를 제어하고, 그 클램프 파라미터 pCLP의 값을 이미지 센서(10)에 피드백한다. 이미지 센서(10)는 피드백된 클램프 파라미터 pCLP를 사용해서 조정된 신호를, FBC 회로(101)에 출력한다. 이와 같은, 이미지 센서(10)와 FBC 회로(102) 사이의 피드백 처리가, 1수평 라인(1로우)마다 반복된다.

FBC 회로(101)에 있어서, FBC 화소 영역 OBA2의 출력 신호에 의해 클램프 파라미터 pCLP를 제어하는 동작(이하에서는, FBC 동작이라고 칭함)은 유효 화소의 신호(이하, 유효 화소 신호라고 칭함)가 출력되기 전의 판독 기간 내에, 실행된다. FBC 동작을 위한 FBC 화소 영역 OBA2의 출력 신호의 판독 기간은, 임의의 라인수(어느 로우에 속하는 FBC 화소의 개수, 혹은, 수평 라인의 개수)에 기초하여 설정되고, FBC 회로(101)에 의한 클램프 파라미터 pCLP의 피드백은 1라인(1수평 라인/1개의 로우, 예를 들어 1개의 판독 제어선)마다, 1회 실행된다. 그로 인해, FBC 동작에 있어서의 판독 기간 내에 판독되는 수평 라인수가 많을수록, FBC 동작의 횟수가 증가한다.

OB 클램프 회로(102)는, 1개의 수평 라인 내의 수평 차광 화소(HOB 화소)와 HOB 화소에 후속하는 유효 화소 신호를 도입, 유효 화소 신호에 대해 HOB 화소로부터 생성된 파라미터를 사용한 OB 클램프 처리를 실행한다. 예를 들어, OB 클램프 회로(102)는 1수평 라인 내의 화상 신호의 선두에 있는 HOB 화소의 신호 레벨의 평균값을, 그 1수평 라인 내의 유효 화상 신호로부터 감산하거나 또는 유효 화상 신호에 가산함으로써, 1수평 라인 단위에 있어서 화상 신호(유효 화소 신호)의 흑 레벨을 보정한다.

게인 조정 회로(103)는 화상 신호(디지털 데이터)의 화이트 밸런스나 디지털 게인 DG를 조정한다. 게인 조정 회로(103)는 유효 화상 신호에, 어떤 파라미터를 사용한 처리(예를 들어, 파라미터의 승산 처리)를 실행함으로써, 유효 화상 신호의 각 레벨(예를 들어, 색조)을 조정한다. 유효 화상 신호의 레벨을 조정하기 위한 파라미터에는, 커맨드에 기초하는 설정값, 또는, 노광량 조정 회로(105)에 의해 계산된 계수가 사용된다.

색 분리/포맷 변환 회로(104)는 게인이 조정된 화상 신호 RS를 색 분리하고, 화상 신호 RS를 RGB 신호나 YUV 신호로 변환한다. 또한, 색 분리/포맷 변환 회로(104)는 색 분리할 때의 화소로부터 휘도 신호 YS를 추출한다.

노광량 조정 회로(ALC 회로)(105)는 화상(화면)의 휘도의 조절을 제어하기 위한 제어 신호를 생성한다. 노광량 조정 회로(105)는 색 분리/포맷 변환 회로(105)에 의해 추출된 휘도 신호의 FBC 판독 기간 내의 적산값으로부터 화상의 밝기를 판정하고, 디지털 게인 DG 및 아날로그 게인 AG를 조정한다.

타이밍 제어 회로(106)는 이미지 센서(10) 및 신호 처리 회로(11)의 동작 타이밍을 제어한다. 타이밍 제어 회로(106)는 전자 셔터의 제어 타이밍 ES나, 이미지 센서(10)의 수직 방향의 화상 신호의 판독 타이밍의 제어 신호 VR, 이미지 센서(10)의 수평 방향의 화상 신호의 판독 타이밍의 제어 신호 HR, 아날로그 게인 AG 등의 변경 타이밍의 제어 신호를 생성한다. 타이밍 제어 회로(106)는 생성한 제어 신호(펄스 신호)를, 이미지 센서(10) 및 FBC 회로(101) 등의 신호 처리 회로(11) 내의 회로에 출력한다.

도 4는, 본 실시 형태의 고체 촬상 장치에 있어서의 OB 클램프 회로(102)의 구성예를 나타내는 블록도이다.

OB 클램프 회로(102)는 HOB 신호 처리 회로(201)를 포함한다.

HOB 신호 처리 회로(201)는 진폭 제한 회로(210), HOB 화소 신호 적산 회로(211A), HOB 신호 평균값 계산 회로(212)를 포함하고 있다.

HOB 신호 처리 회로(201)는 1수평 라인(로우)의 샘플링 기간마다, 이미지 센서(10)로부터의 화상 신호(RAW 데이터) RS의 선두에 포함되어 있는 HOB 화소의 출력 신호(이하에서는, HOB 화소 신호라고 칭함)에 대한 계산 처리를 실행한다. 예를 들어, HOB 신호 처리 회로(201)에 공급되는 화상 신호 RS는, 이미지 센서(10)에의 신호의 피드백에 의해 FBC 처리가 실시된 화상 신호 RS이다. 단, FBC 처리가 실시되지 않는 화상 신호 RS가, OB 클램프 회로(102)에 공급되는 경우도 있다.

1개의 수평 라인에 대한 1회의 샘플링 기간 내에서, HOB 신호 처리 회로(201)에는 HOB 화소 영역 OBA1의 1수평 라인 내의 HOB 화소수에 대응한 복수의 HOB 화소 신호가, 순차 입력된다. 본 실시 형태에 있어서, 예를 들어 128화소분의 HOB 화소 신호가, HOB 화소 영역 OBA1의 1수평 라인에 있어서의 HOB 화소 신호로서, HOB 신호 처리 회로(201)에 공급된다.

진폭 제한 회로(210)는 적산 전의 HOB 화소 신호에 대해, 커맨드에 의해 미리 설정된 흑 레벨 기준값 RefBL에 기초한 진폭 제한을 행한다. 진폭 제한 회로(210)에는 진폭 제한을 위해, 진폭값 Vamp가 공급된다. 예를 들어, 흑 레벨 기준값 RefBL이 d48로 설정되었을 때, 진폭 제한 회로(210)는 d24 내지 d72의 범위로 진폭을 제한한다.

HOB 적산 회로(211A)는 진폭 제한 후의 HOB 화소 신호를 적산한다. HOB 화소 신호 적산 회로(211A)는 1수평 라인(로우)의 샘플링 기간마다, 화상 신호 RS가 포함하는 복수(예를 들어, 128화소분)의 HOB 화소 신호를 적산하고, HOB 화소 신호의 적산값(이하에서는, HOB 적산값 또는 HOB 화소 신호 적산값이라고 칭함)을 생성한다.

HOB 평균값 계산 회로(212)는 HOB 적산값 itgHOB를 사용해서, HOB 화소 신호의 평균값(이하에서는, HOB 평균값 또는 HOB 화소 신호 평균값이라고 칭함) avHOB를 계산한다. HOB 평균값 계산 회로(212)는 후단의 계산 회로(203)에, HOB 평균값 avHOB를 출력한다.

HOB 화소 평균값 avHOB는 계산 회로(203)의 가산 회로(232)에 입력된다. 가산 회로(232)에는 인버터(231)를 통하여, 흑 레벨 기준값 RefBL이 공급된다. 가산 회로(232)는 흑 레벨 기준값 RefBL의 반전값과 HOB 평균값 avHOB를 가산한다.

계산 회로(203)의 처리에 의해, HOB 평균값 avHOB로부터 흑 레벨 기준값 RefBL이 감산되고, 제1 HOB 차분값 dHOB1이 생성된다.

본 실시 형태의 고체 촬상 장치의 OB 클램프 회로(102)는 유효 화소 영역으로부터 OB 영역(여기서는, HOB 화소 영역)에의 신호 전하의 과잉을 검출하기 위한 회로(이하에서는, 검출 회로)(290)를 갖고 있다.

제1 홀드 회로(HOLD1)(204)는 홀드 신호 HD가 어서트(assertion)되는 타이밍에서, HOB 적산 회로로부터의 HOB 적산값 itgHOB를 유지한다.

예를 들어, 홀드 회로(204)는 16화소마다의 타이밍(16화소의 화소 간격)에서, HOB 적산값 itgHOB의 값을 유지한다. 또한, 본 실시 형태에 있어서, 홀드 신호 HD의 어서트 간격을, 16화소마다로 하고 있지만, 이미지 센서의 사양(예를 들어, 1수평 라인 내의 HOB 화소의 개수), 신호 처리의 정밀도 및 효율을 고려하여, 다른 값(예를 들어, 8화소, 또는, 24화소)으로 설정하는 것도 가능하다.

제1 홀드 회로(204)의 신호 유지 상태(홀드 상태)는 수평 라인의 선두의 입력(HOB 화소 영역의 1화소째의 입력 전)의 타이밍에서, 타이밍 제어 회로(106)로부터의 홀드 리셋 신호 HRT에 의해 리셋된다.

제2 홀드 회로(HOLD2)(205)는 홀드 신호 HD가 어서트되는 타이밍(예를 들어, 16화소의 화소 간격)에서, 제1 홀드 회로(204)의 출력 신호를 유지한다. 제2 홀드 회로(205)가 유지하고 있는 HOB 적산값 itgHOB는, 제1 홀드 회로(204)가 유지하고 있는 HOB 적산값 itgHOB에 대해 적산값의 홀드의 타이밍에 따른 화소 수분(여기서는, 16화소분) 벗어나 있다. 예를 들어, 제1 홀드 회로(204)가 48화소까지의 HOB 적산값 itgHOB를 유지하고 있을 때, 제2 홀드 회로(205)는 32화소까지 HOB 적산값 itgHOB를 유지하고 있다. 제2 홀드 회로(205)의 신호 유지 상태는 수평 라인의 선두의 입력(HOB 화소 영역의 1화소째의 입력 전)의 타이밍에서, 홀드 리셋 신호 HRT에 의해 리셋된다.

제1 비교 회로(206)는 2개의 홀드 회로(204, 205)의 출력 신호 HOP1, HOP2(HOB 적산값 itgHOB)의 크기를 비교한다.

제1 홀드 회로(204)의 출력 신호 HOP1이 제2 홀드 회로(205)의 출력 신호 HOP2보다 큰 경우에, 제1 비교 회로(206)는 비교 결과를 나타내는 출력 신호 CR을 어서트하고, 예를 들어 H 레벨(1)의 신호를, 카운터(207)에 출력한다. 제1 홀드 회로(204)의 출력 신호 HOP1이 제2 홀드 회로(205)의 출력 신호 HOP2 이하인 경우, 비교 회로(206)는 비교 결과 CR로서, L 레벨(0)의 신호 CR을, 카운터(207)에 출력한다.

카운터(207)는 비교 회로(206)에 있어서의 제1 홀드 회로(204)의 출력 신호 HOP1이 제2 홀드 회로(205)의 출력 신호 HOP2보다 큰 비교 결과 CR의 수를 카운트한다. 이하에서는, 비교 결과를 카운트하는 카운터(207)를, 비교 결과 카운터(207)라고도 칭한다.

카운터(207)의 카운트 동작은 비교 회로(206)의 출력 신호(비교 결과) CR과 홀드 리셋 신호 HRT에 의해 제어된다. 카운터(207)의 제어 신호는 OR 게이트(209)에 의해 생성된다. OR 게이트(209)의 한쪽의 입력 단자에, 비교 회로(206)의 출력 신호(HOB 적산값의 비교 결과) CR이, 인버터(208)를 통하여 공급되고, OR 게이트(209)의 다른 쪽의 입력 단자에, 홀드 리셋 신호 HRT가 공급된다.

예를 들어, HOB 화소 신호의 적산 처리[카운터(207)의 카운트 동작] 중, 홀드 리셋 신호 HRT는 L(0) 레벨로 설정되어 있다. 제1 홀드 회로(204)의 출력 신호 HOP1이 제2 홀드 회로(205)의 출력 신호 HOP2보다 큰 것을 나타내는 H 레벨의 신호 CR이 비교 회로(206)로부터 출력되었을 때, 인버터(208)에 의해, L 레벨의 신호가, OR 게이트(209)에 공급된다. L 레벨의 홀드 리셋 신호 HRT와 L 레벨의 신호에 의해, OR 게이트(209)는 L 레벨의 신호를 카운터(207)에 출력한다.

또한, 제1 홀드 회로(204)의 출력 신호 HOP1이 제2 홀드 회로(205)의 출력 신호 HOP2 이하인 것을 나타내는 L 레벨의 신호 CR이 비교 회로(206)로부터 출력되었을 때, H 레벨의 신호가, 인버터(208)로부터 OR 게이트(209)에 공급된다. L 레벨의 홀드 리셋 신호 HRT와 H 레벨의 신호에 의해, OR 게이트(209)는 H 레벨의 신호를 카운터(207)에 출력한다.

이와 같이, 카운터(207)의 동작 시, 비교 회로(206)의 비교 결과 CR에 따라서, 다른 신호 레벨의 신호가, OR 게이트(209)에 의해 생성된다.

비교 결과 카운터(207)는 홀드 신호 HD가 어서트(assert)되는 타이밍에 있어서, 2개의 홀드 회로(204, 205)의 출력 신호 HOP1, HOP2의 비교 결과 CR이 어서트되어 있으면, 유지하고 있는 카운트값 Vcnt를 카운트 업한다. 비교 결과 카운터(207)는 2개의 홀드 회로(204, 205)의 출력 신호 HOP1, HOP2의 비교 결과 CR이 디어서트(de-assert)되어 있으면, OR 게이트(209)로부터의 H 레벨의 신호에 기초하여, 유지하고 있는 카운트값 Vcnt를 리셋한다.

제2 비교 회로(이하에서는, 판정 회로라고도 칭함)(218)는, 사전에 설정된 비교값 Vcmp와 비교 결과 카운터(207)의 카운트값 Vcnt를 비교한다. 비교 결과 카운터(207)의 카운트값 Vcnt가 비교값 Vcmp 이상일 때, 제2 비교 회로(207)는 HOB 차분값을 유지하는 타이밍을 제어하기 위한 신호(이하에서는, 홀드 타이밍 신호 또는 차분값 홀드 신호라고 칭함) HT를 어서트한다. 제2 비교 회로(218)는 홀드 타이밍 신호를, 제3 홀드 회로(221)에 공급한다.

또한, 판정값으로서의 비교값 Vcmp는 이미지 센서의 테스트 결과 및 사양 등에 기초하여 미리 계산된 허용값으로부터 설정되는 값이며, 예를 들어 2 또는 3으로 설정된다. 단, HOB 화소 영역 OBA1의 크기(1수평 라인의 HOB 화소수)에 따라서, 비교값 Vcmp의 값은 변경할 수 있다.

시프트 레지스터(220)는, 예를 들어 홀드 신호 HD에 동기한 타이밍, 여기서는, 16화소의 화소 간격에서, 계산 회로(203)로부터 공급된 제1 HOB 차분값 dHOB1을 유지한다. 시프트 레지스터(220)는, 제1 HOB 차분값 dHOB1을, 비교값 Vcmp로 지정된 만큼만 시프트하고, 제2 HOB 차분값 dHOB2로서 유지한다. 시프트 레지스터(220) 내에 유지되는 차분값은, 계산 회로(203)로부터의 출력 신호를 도입하는 타이밍(16화소마다의 화소 간격)에서 갱신되고, HOB 신호의 적산 처리가 진행함에 따라서, 순차 재기입되어 있다.

시프트 레지스터(220)는, 제1 계산 회로(203)로부터 제3 홀드 회로(221)에의 계산 회로(203)의 계산 결과의 출력 타이밍을 조정하기 위한 지연 회로(버퍼, 타이밍 조정 회로)로서 기능한다. 즉, 시프트 레지스터(220)에 의해, 제3 홀드 회로(221)에의 신호의 송신 타이밍이, 비교값 Vcmp에 따른 값만큼만, 제1 계산 회로(203)로부터의 신호의 수신 타이밍[또는, 비교 회로(206, 218)의 판정 타이밍]보다 지연되어 있다.

제3 홀드 회로(HOLD3)(221)는 비교 회로(218)의 출력 신호(홀드 타이밍 신호) HT가 어서트되었을 때, 시프트 레지스터(220)로부터 출력된 제2 HOB 차분값 dHOB2를 유지한다. 제3 홀드 회로(221)는 비교 회로(218)의 출력 신호가 디어서트되었을 때, 시프트 레지스트(220)로부터의 출력을 도입하지 않는다.

제3 홀드 회로(221)에 공급되는 제2 HOB 차분값 dHOB2는 시프트 레지스터(220)에 공급된 비교값 Vcmp로 지정된 값에 따라서 시프트된 타이밍의 제1 HOB 차분값 dHOB1이다. 예를 들어, 비교값 Vcmp가 "2"로 설정되어 있는 경우, 시프트 레지스터(220)로부터 홀드 회로(221)에 출력되는 제2 HOB 차분값 dHOB2는 비교 회로(206, 218)가 신호 전하의 과잉을 검출한 HOB 적산값의 생성 타이밍보다, 2회 전의 타이밍에서 생성된 HOB 차분값이다.

또한, 제3 홀드 회로(221)는 1수평 라인에 대한 처리 중에, HOB 차분값을 일단 유지하면, 유지된 값이 갱신되는 일 없이, 그 값의 유지 상태를 계속한다.

제3 홀드 회로(221)는 유지하고 있었던 제2 HOB 차분값 dHOB2를, 제3 HOB 차분값 dHOB3으로서, 제2 계산 회로(213)에 출력한다.

제2 및 제3 HOB 차분값 dHOB2, dHOB3은 유효 화소로부터 HOB 화소에의 신호 전하의 과잉이 검출되기 전(카운트값이 비교값 이상으로 되기 전)까지의 기간에 적산된 값이다. 즉, 제2 및 제3 HOB 차분값 dHOB2, dHOB3은 유효 화소로부터의 신호 전하의 과잉의 영향이 없거나 또는 작은 차광 화소의 출력 신호로부터 생성된 값이다.

수평 라인(로우)의 선두(화소 어레이의 종단부)로부터 HOB 화소 영역 OBA1과 유효 화소 영역(VA)과의 경계를 향해, HOB 화소 신호가 적산된다. 그로 인해, 유효 화소 영역(VA)으로부터 HOB 화소 영역 OBA1에의 신호 전하의 과잉(또는, 광의 누설)이 발생하는 경우, HOB 화소 신호 적산값 itgHOB는 적산 처리가 진행함에 따라서, HOB 적산값 itgHOB는 급준하게 증가하고, 그에 수반하여, HOB 평균값 avHOB도 커진다.

비교 회로(206)에 있어서의 제1 홀드 회로(204)의 출력 신호 HOP1이 제2 홀드 회로(205)의 출력 신호 HOP2보다 커지는 비교 결과 CR의 연속은, 수평 라인의 선두(유효 화소 영역으로부터 이격된 영역)로부터 유효 화소 영역과 HOB 화소 영역과의 경계에 근접함으로써, 신호의 적산에 사용되는 HOB 화소가 신호 전하의 과잉의 영향을 받고 있을 가능성이 높은 것을 나타내고 있다.

카운터(207)에 의한 카운트값 Vcnt의 카운트 업이 연속되고, 카운트값 Vcnt가 비교값 Vcmp 이상으로 될 때에 있어서, 유효 화소 영역(VA)으로부터 HOB 화소 영역 OBA1에의 신호 전하의 과잉의 영향을 받은 HOB 화소의 출력 신호를 포함하는 HOB 적산값(평균값) itgHOB 및 그 적산값(평균값) itgHOB를 사용한 HOB 차분값 dHOB1이 생성되어 있을 가능성이 높다. 그로 인해, 카운트값 Vcnt와 비교값과의 판정 결과에 기초하여, OB 클램프 처리에 사용되는 HOB 차분값 dHOB3의 설정 타이밍이 제어된다. 이와 같이, 유효 화소로부터 HOB 화소에의 신호 전하의 과잉을 검출할 수 있고, 그 검출 결과에 기초하여, 유효 화소로부터의 신호 전하의 과잉의 영향이 거의 없는 HOB 화소로부터 얻어진 파라미터를 선택적으로 취득할 수 있다.

제2 계산 회로(213)는, 제3 HOB 차분값 dHOB3과 화소 신호 RS에 대해 계산 처리를 실시하고, OB 클램프 처리가 실시된 화상 신호 RS(CLP_RS)를 생성한다.

예를 들어, 계산 회로(213)는 인버터(235)와 가산기(236)를 포함한다. 제3 HOB 차분값 dHOB3은 인버터(235)를 통하여, 제2 계산 회로(213) 내의 가산 회로(236)에 공급된다. 가산 회로(236)는, 제3 HOB 차분값 dHOB3의 반전값을, 화소 신호(유효 화소 신호) RS의 값에 가산한다. 즉, 계산 회로(213)에 의해, 화상 신호(예를 들어, FBC 처리 후의 유효 화상 신호) RS로부터 제3 HOB 차분값 dHOB3이, 감산된다. 제2 계산 회로를, 처리 회로라고도 칭한다.

이와 같이, 제3 HOB 차분값 dHOB3이 파라미터에 사용되어 OB 클램프 처리된 화소 신호 CLP_RS가, 제2 계산 회로(213)에 의해 생성된다.

흑 레벨에 관한 신호 처리가 실시된 화상 신호 CLP_RS가, OB 클램프 회로(102)로부터 후단의 회로[예를 들어, 게인 조정 회로(103)]에 출력된다.

정밀도가 높은 OB 클램프 처리를 실행하기 위해, 보다 많은 신호 전하의 과잉의 영향이 없는 HOB 화소의 출력 신호를 사용해서, OB 클램프 처리를 위한 파라미터(여기서는, HOB 차분값)가 설정되는 것이 바람직하다.

또한, OB 클램프 회로(102) 내에서의 1수평 라인의 HOB 화소의 화소 신호에 대한 처리 기간 중에, 카운트값이 판정값 Vcmp보다 커지지 않는 경우, 예를 들어 타이밍 제어 회로(106)의 제어에 의해, 1수평 라인 내에 포함되는 복수(여기서는, 128화소)의 HOB 화소의 화소 신호에 대한 계산 처리가 종료되는 타이밍에서, 제3 홀드 회로(221)는 시프트 레지스터(220)가 유지하고 있는 HOB 차분값(여기서는, 128화소분의 HOB 화소 신호로부터 얻어진 값)을 도입하고, 그 값을 후단의 계산 회로(213)에 공급한다.

휘도가 높은 광(예를 들어, 포토 다이오드의 포화 광량을 초과하는 광)이 유효 화소 영역 내에 조사되거나, 화소의 미세화에 의해 유효 화소와 OB 화소와의 간격이 작거나 하는 경우, 유효 화소 영역과 차광 화소 영역(HOB 화소 영역)과의 경계 근방의 영역에서, 유효 화소 영역으로부터 차광 화소 영역에 신호 전하가 과잉되어, 유효 화소 영역의 화소에 의해 광전 변환된 신호 전하가, 차광 화소 영역의 화소 내에 축적될 가능성이 있다.

유효 화소 영역으로부터 차광 화소 영역 내에 과잉된 신호 전하가, 유효 화소 영역과 차광 화소 영역과의 경계 근방의 차광 화소 내에 축적되면, 유효 화소로부터 과잉된 신호 전하를 축적한 차광 화소의 출력 신호는 커지고, 차광 화소의 신호 레벨의 적산값 및 평균값은 커진다. 이로 인해, 유효 화소 영역과 차광 화소 영역과의 경계 근방에 있어서의 신호 전하의 과잉의 영향을 차광 화소가 받고, 차광 화소의 출력 신호를 사용해서 생성되는 유효 화소 영역의 화상 신호에 대한 클램프 처리의 파라미터의 값이 커진다.

이것이 원인으로, OB 클램프 처리가 실시된 화상 신호의 신호 레벨이 내려가, 어두운 화상이 된다.

본 실시 형태의 고체 촬상 장치의 OB 클램프 회로는, 유효 화소 영역으로부터 차광 화소(예를 들어, HOB 화소 영역)에의 신호 전하의 과잉의 발생의 유무를, 차광 화소(HOB 화소)의 출력 신호에 대한 신호 처리(계산 처리)에 의해 판정하는 기능(회로, 블록)을 갖고 있다.

본 실시 형태에 있어서, OB 클램프 회로는 유효 화소 영역과 차광 화소 영역의 경계측의 차광 화소의 출력 신호로부터 얻어지는 값(여기서는, HOB 화소 신호 적산값)과 그 경계측과는 반대측(수평 라인의 선두측)의 차광 화소의 출력 신호로부터 얻어지는 값을 비교함으로써, 유효 화소로부터의 신호 전하의 과잉의 영향을 받은 차광 화소를 검출한다.

유효 화소로부터의 신호 전하의 과잉의 영향이 차광 화소에 발생하고 있을 가능성이 높다고 판정된 경우, 본 실시 형태의 고체 촬상 장치 내의 OB 클램프 회로는, 신호 전하의 과잉의 영향이 없다고 판정된 차광 화소의 출력 신호로부터 얻어지는 값으로부터 생성된 파라미터(여기서는, HOB 차분값)를 사용해서, 화상 신호에 대해 OB 클램프 처리를 실행한다.

이와 같이, 본 실시 형태의 고체 촬상 장치는 유효 화소로부터 차광 화소에의 신호 전하의 과잉의 발생을 검출함으로써, 복수의 차광 화소 중, 유효 화소 영역과 차광 화소 영역과의 경계 근방에 있어서의 유효 화소로부터 차광 화소에 대한 신호 전하의 과잉의 영향이 없는 차광 화소로부터 얻어지는 파라미터를 사용해서, OB 클램프 처리를 실행할 수 있다. 이 결과로서, 본 실시 형태의 고체 촬상 장치는 OB 클램프 처리가 실시된 화상 신호의 신호 레벨의 저하 및 어두운 색조의 화상의 생성을 억제할 수 있다.

이상과 같이, 제1 실시 형태의 고체 촬상 장치에 의하면, 고체 촬상 장치에 의해 형성되는 화상의 화질을 향상시킬 수 있다.

(b) 동작

도 5를 참조하여, 제1 실시 형태의 고체 촬상 장치의 동작(제어 방법)에 대해 설명한다. 여기서, 도 5에 추가하여, 도 1 내지 도 4도 적절히 사용해서, 본 실시 형태의 고체 촬상 장치의 동작에 대해 설명한다.

도 5는, 본 실시 형태의 고체 촬상 장치에 있어서의 OB 클램프 회로의 동작을 설명하기 위한 도면이다. 도 5의 횡축은 1수평 라인 내의 차광 화소의 개수 및 신호의 샘플링 타이밍(시간)에 대응하고, 도 5의 종축은 각 신호의 크기에 대응하고 있다.

예를 들어, 고체 촬상 장치 내의 이미지 센서의 포토 다이오드가 피사체로부터의 광으로부터 생성된 전기 신호에 대해, CDS 처리 및 ADC 처리가 실시되고, 이미지 센서의 화상 신호 RS가 생성된다. 화상 신호 RS는 HOB 화소 영역 OBA1 내의 HOB 화소 신호와 유효 화소 영역(VA) 내의 유효 화소 신호를 포함한다. 예를 들어, 화상 신호 RS는 128화소분의 HOB 화소 신호를 포함한다.

또한, HOB 화소 신호 및 유효 화소 신호가 포함되는 화상 신호 RS에 대해, HOB 화소 신호를 사용한 화상 신호에 대한 신호 처리가 실행되기 전에, OB 영역 OBA2 내의 FBC 화소 신호가, 이미지 센서(10)로부터 신호 처리 회로(11)에 공급되고, FBC 회로(101)에 의한 FBC 처리가 실행되어 있다. 이에 의해, CDS/ADC 처리를 위한 기준 전압을 결정하기 위한 클램프 파라미터 pCLP값이 제어된다. 그로 인해, 본 실시 형태에서는, HOB 화소 신호 및 유효 화소 신호가 포함되는 화상 신호 RS는, FBC 처리 후의 신호로 되어 있다.

HOB 화소 신호 및 유효 화소 신호가 포함되는 화상 신호 RS가, OB 클램프 회로(102)에 공급된다.

OB 클램프 회로(102)에 의해, 공급된 화상 신호 RS를 사용한 OB 클램프 처리가 실행된다.

도 5에 도시되는 바와 같이, 화상 신호 RS의 HOB 화소 신호가 OB 클램프 회로(102)에 공급되는 타이밍에서, H 레벨의 홀드 리셋 신호 HRT가 OB 클램프 회로에 공급된다. 이에 의해, HOB 화소 신호를 사용한 OB 클램프 회로(102)의 처리 전에, OB 클램프 회로(102)의 검출 회로 내의 홀드 회로(204, 205) 및 카운터(207)가, 리셋 상태가 된다.

화상 신호 RS 내에서의 1수평 라인의 선두에 위치하는 HOB 화소 신호 sigHOB가, HOB 화소 신호 처리 회로(201)에 공급된다. HOB 화소 영역 OBA1 내의 각 HOB 화소의 신호 sigHOB는 흑 레벨 기준값 RefBL과 진폭값 Vamp에 기초하여, 진폭 제한 회로(210)에 의해 진폭 제한된다.

진폭 제한된 HOB 화소 신호 sigHOB는 HOB 적산 회로(211)에 공급되고, 순차 적산된다. 이에 의해, HOB 적산값(HOB 화소 신호 적산값) itgHOB가 생성된다.

생성된 HOB 적산값 itgHOB는 HOB 평균값 계산 회로(212)에 공급된다. HOB 적산값 itgHOB가 적산수(화소수)에 의해 제산되고, 1수평 라인 내의 HOB 화소의 신호 레벨이 평균화된다. 이에 의해, HOB 평균값(HOB 화소 신호 평균값) avHOB가, HOB 평균값 계산 회로에 의해 생성된다.

HOB 평균값 avHOB는 HOB 화소 신호 처리 회로(201)로부터 후단의 계산 회로(203)에 공급된다. HOB 평균값 avHOB와 흑 레벨 기준값 RefBL에 대해, 계산 회로(203)에 의한 계산 처리가 실시된다. 계산 회로(203)에 의해, HOB 평균값 avHOB로부터 흑 레벨 기준값 RefBL이 감산되고, HOB 차분값(HOB 화소 신호 차분값) dHOB1이 생성된다.

HOB 평균값 avHOB의 계산 처리에 병행하여, HOB 적산값 itgHOB가, 제1 및 제2 홀드 회로(204, 205)에 공급된다.

16화소분의 HOB 화소 신호의 HOB 적산값 itgHOB가 생성되는 타이밍에서, 홀드 신호 HD가 어서트된다. 16개의 HOB 화소마다, 홀드 신호 HD가 어서트되고, H 레벨의 신호가, 제1 및 제2 홀드 회로(204, 205)에 공급된다.

홀드 신호 HD가 어서트되는 타이밍에서, 제1 홀드 회로(204) 내에, 16화소마다의 HOB 적산값 itgHOB가, 홀드 회로(204) 내에 도입된다.

또한, 홀드 신호 HD가 어서트되는 타이밍에서, 이전의 타이밍에서 제1 홀드 회로(204)에 유지된 HOB 적산값 itgHOBx가, 제2 홀드 회로(205) 내에 도입된다.

제1 홀드 회로(204)에서 유지되는 HOB 적산값(홀드값)과 제2 홀드 회로(205)에서 유지되는 HOB 적산값(홀드값)은, 16화소분 벗어나 있다. 예를 들어, 제1 홀드 회로(204) 내의 HOB 적산값 itgHOB가, 1수평 라인의 80화소까지의 HOB 화소의 적산값인 경우, 제2 홀드 회로(205) 내의 HOB 적산값 itgHOBx는 1수평 라인의 64화소까지의 HOB 화소의 적산값이다. 제1 홀드 회로(204) 내에 유지되어 있는 HOB 화소 신호 적산값 itgHOB는, 제2 홀드 회로(204) 내에 유지되어 있는 HOB 화소 신호 적산값 itgHOBx보다도 유효 화소 영역(VA)과 HOB 화소 영역 OBA1의 경계측(HOB 화소 영역의 종단부측)의 HOB 화소 내에 축적된 신호 전하에 대응한 신호값을 포함하는 적산값이다.

16화소마다의 타이밍에서, 제1 홀드 회로(204) 내에 유지되어 있는 HOB 적산값이, 제2 홀드 회로(205) 내에 도입되고, HOB 적산 회로(211A)에 의해 생성된 적산값이 제1 홀드 회로(204) 내에 새롭게 도입된다. 또한, 1수평 라인에 대한 처리 중에 있어서 1회째의 HOB 적산값이 제1 홀드 회로(204) 내에 홀드될 때, 그에 동기하여 제1 홀드 회로(205)로부터 제2 홀드 회로(205) 내에 출력되는 값은, 제1 홀드 회로(204)의 리셋 상태의 값(예를 들어, 제로)이다.

HOB 적산값 itgHOB, itgHOBx가 제1 및 제2 홀드 회로(204, 205)에 홀드되는 것과 실질적으로 동시에, 홀드 신호 HD가 어서트되는 타이밍에서, 계산 회로(203)로부터의 제1 HOB 차분값 dHOB1이, 시프트 레지스터(220) 내에 도입된다. 16화소마다 값이 갱신된 제1 HOB 차분값 dHOB1이, 시프트 레지스터(220) 내에 유지된다.

제1 홀드 회로(204)의 출력 신호(홀드값) HOP1과 제2 홀드 회로(205)의 출력 신호(홀드값) HOP2가, 비교 회로(206)에 공급된다. 2개의 홀드 회로(204, 205)의 출력 신호 HOP1, HOP2의 대소 관계가, 비교 회로(206)에 의해 비교된다.

제1 홀드 회로(204)의 출력 신호 HOP1이, 제2 홀드 회로(205)의 출력 신호 HOP2보다 큰 경우에, 비교 회로(206)의 비교 결과 CR을 나타내는 출력 신호 CR은 어서트되고, H 레벨의 신호가, 카운터(207)에 공급된다.

한편, 제1 홀드 회로(204)의 출력 신호 HOP1이, 제2 홀드 회로(205)의 출력 신호 HOP2 이하인 경우, 비교 회로(206)에 의한 비교 결과 CR을 나타내는 출력 신호 CR은 디어서트되고, L 레벨의 신호가, 카운터(207)에 공급된다.

비교 회로(206)의 비교 결과 CR은 카운터(207)에 공급됨과 함께, 인버터(208)를 통하여, OR 게이트(209)에 공급된다. OR 게이트(209)에는 비교 결과 CR의 반전 신호와 홀드 리셋 신호 HRT가 입력된다. OR 게이트(209)의 출력 신호가, 카운터(207)의 제어 신호로서, 카운터(207)에 공급된다.

예를 들어, 16화소째까지의 HOB 화소의 출력 신호(신호 전하)의 적산값이 생성된 타이밍과 같이, 제1 홀드 회로(204)의 출력 신호 HOP1이, 제2 홀드 회로(205)의 출력 신호 HOP2보다 큰 경우, 비교 회로(207)로부터의 어서트 상태의 신호 CR에 의해, 카운터(207)의 카운트값 Vcnt가 카운트 업된다.

비교 회로(207)로부터 디어서트 상태의 신호 CR이 출력된 경우, 제어 신호로서의 OR 게이트(209)의 L 레벨의 출력 신호에 의해, 카운터(207)의 카운트값 Vcnt는 리셋된다. 예를 들어, 32화소째까지의 HOB 화소의 신호의 적산값이 생성된 타이밍과 같이, 제1 홀드 회로(204)의 출력 신호 HOP1이, 제2 홀드 회로(205)의 출력 신호 HOP2 이하인 경우, 카운터(207)의 카운트값 Vcnt는 리셋된다.

카운터(207)의 카운트값 Vcnt는 비교 회로(판정 회로)(218)에 공급된다. 카운트값 Vcnt가, 비교 회로(218)의 비교값 Vcmp와 비교된다.

카운트값 Vcnt가 비교값 Vcmp보다 작은 경우, 비교 회로(218)의 비교 결과에 대응하는 홀드 타이밍 신호 HT는 디어서트된다.

카운트값 Vcnt가 비교값 Vcmp 이상일 때, 홀드 타이밍 신호 HT는 어서트된다.

도 5에 도시되는 예에서는, 유효 화소로부터 HOB 화소에의 신호 전하의 과잉(또는 광의 누설)의 영향이 64화소째 이후의 HOB 화소로부터 생기기 시작하고, 각 HOB 화소 신호의 신호 레벨(출력 신호) sigHOB가 서서히 커진다. 64화소째 이전의 HOB 화소에 대해, 유효 화소로부터의 신호 전하의 과잉(또는 광의 누설)의 영향은, 거의 생기지 않는다.

비교값 Vcmp가 "2"로 설정된 경우, 80 화소째까지 및 96화소째까지의 HOB 적산값 itgHOB와 같이, 제1 홀드 회로(204)의 출력 신호 HOP1이, 제2 홀드 회로(205)의 출력 신호 HOP2보다 큰 상태가 2회 연속된 경우(카운트값 Vcnt가 2인 경우), 유효 화소 영역과 HOB 화소 영역과의 경계 근방의 HOB 화소에, 유효 화소 영역으로부터의 신호 전하의 누설이 생기면, 검출 회로(290)에 의해 판정된다.

어서트된 홀드 타이밍 신호 HT에 의해, 비교값 Vcmp에 따라서 타이밍이 시프트되어 있는 시프트 레지스터(220) 내의 HOB 차분값이, 제2 HOB 차분값 dHOB2로서, 제3 홀드 회로(221) 내에 도입된다. 예를 들어, 96화소째까지의 HOB 화소로부터 생성된 적산값에 있어서, 카운트값 Vcnt가 비교값 Vcmp가 되었을 때, 비교값 Vcmp의 값만큼만 시프트된 타이밍에서 생성된 차분값, 여기서는, 64화소째까지의 HOB 화소 신호로부터 생성된 HOB 차분값이, 제3 홀드 회로(221)에 공급된다. 예를 들어, 제3 홀드 회로(221) 내에, HOB 차분값이 저장된 것을, 신호 처리 회로(11) 내의 타이밍 제어 회로(106)는 인식할 수 있다.

제3 홀드 회로(221)가 유지하고 있는 값이, 제3 HOB 차분값 dHOB3으로서, 후단의 계산 회로(213)에 공급된다. 예를 들어, HOB 차분값 dHOB2가 제3 홀드 회로(221)에 도입된 타이밍에서, 화상 신호 RS에 대한 클램프 처리가 개시된다.

계산 회로(213)의 계산 처리에 의해, 화상 신호(예를 들어, FBC 처리 후의 화상 신호) RS의 유효 화소 신호로부터 제3 HOB 차분값 dHOB3이 감산되고, OB 클램프 처리 후의 화상 신호 CLP_RS가 생성된다.

또한, 1수평 라인에 대한 OB 클램프 처리 시에서, 2개의 홀드 회로(204, 205)의 출력 신호 HOP1, HOP2의 비교가 계속되고 있어도, HOB 차분값이 제3 홀드 회로(221)에 일단 도입되면, 제3 홀드 회로(221) 내에 도입된 HOB 차분값은 시프트 레지스터(220) 내에 도입된 계산 회로(203)로부터의 HOB 차분값으로 갱신되지 않는다.

제3 홀드 회로(221)로부터 계산 회로(213)에 공급되는 HOB 차분값 dHOB3은, 유효 화소 영역(VA)으로부터 HOB 화소 영역 OBA1에 과잉된 신호 전하를 거의 도입하지 않은 HOB 화소의 신호로부터 생성된 값(파라미터)이다.

그로 인해, 본 실시 형태의 고체 촬상 장치의 OB 클램프 회로(102)에 의해 생성된 OB 클램프 처리 후의 화상 신호 CLP_RS는, 유효 화소 영역(VA)으로부터 HOB 화소 영역 OBA1에의 신호 전하의 과잉의 영향이 작다.

또한, 카운트값 Vcnt가 비교값 Vcmp를 초과하지 않는 경우, 유효 화소 영역으로부터 HOB 화소 영역에의 신호 전하의 과잉의 영향이 생기지 않을 가능성이 높다. 그 때문에, 예를 들어 타이밍 제어 회로(106)의 제어에 의해, 1수평 라인 내에 포함되는 모든 HOB 화소의 출력 신호로부터 얻어진 HOB 차분값 dHOB1이, 제3 홀드 회로(213) 내에 직접 도입된다. 그 값이, 제3 홀드 회로(221)로부터 계산 회로(213)에 공급되고, 화상 신호 RS에 대한 신호 처리가 실행된다.

OB 클램프 처리 후의 화상 신호 CLP_RS는, 후단의 게인 조정 회로(103)에 공급된다.

이상과 같은 1수평 라인마다의 OB 클램프 처리가, 이미지 센서의 1프레임분의 화상 신호가 형성될 때까지, 반복 실행된다.

본 실시 형태의 고체 촬상 장치 내의 OB 클램프 회로의 동작에 있어서, 유효 화소 영역(VA)과 차광 화소 영역(여기서는, HOB 화소 영역) OBA1의 경계측의 차광 화소의 출력 신호로부터 얻어지는 값(여기서는, HOB 화소 신호 적산값)과 그 경계측과는 반대측(수평 라인의 선두측)의 차광 화소의 출력 신호로부터 얻어지는 값이 비교된다.

이에 의해, 본 실시 형태에 있어서, 유효 화소 영역(VA)과 차광 화소 영역 OBA1과의 경계 영역에서의 유효 화소로부터 차광 화소에의 신호 전하의 과잉의 영향이 검출된다.

본 실시 형태에 있어서, 유효 화소로부터 차광 화소에의 신호 전하의 과잉의 영향이 검출된 경우, 신호 전하의 과잉의 영향이 검출되기 전까지의 처리에서 OB 클램프 회로(102)에 의해 생성된 파라미터(HOB 차분값)를 사용해서, 화상 신호에 대한 OB 클램프 처리가 실행된다.

그로 인해, 본 실시 형태의 고체 촬상 장치의 동작에 있어서, 큰 광량이나 소자의 미세화 등에 기인한 유효 화소 영역(VA)으로부터 HOB 화소 영역 OBA1에의 신호 전하의 과잉의 영향이 거의 없는 HOB 화소의 신호로부터 생성된 값을 사용해서, 화상 신호에 대한 OB 클램프 처리를 실행할 수 있다.

그 결과로서, 본 실시 형태에 있어서, 유효 화소 영역(VA)으로부터 HOB 화소 영역 OBA1에의 신호 전하의 과잉의 영향에 의한 OB 클램프 처리 후의 화상 신호의 레벨이 과잉된 저하나 어두운 색조의 화상의 형성이 억제된다.

따라서, 제1 실시 형태의 고체 촬상 장치의 제어 방법에 의하면, 고체 촬상 장치에 의해 형성되는 화상의 화질을 향상시킬 수 있다.

(2) 제2 실시 형태

도 6 및 도 7을 참조하여, 제2 실시 형태의 고체 촬상 장치에 대해 설명한다.

본 실시 형태에 있어서, 제1 실시 형태의 고체 촬상 장치와 실질적으로 동일한 구성, 기능 및 동작에 관한 설명은 생략한다.

도 6은, 본 실시 형태의 고체 촬상 장치 내에 포함되는 OB 클램프 회로의 내부 구성을 도시하는 블록도이다.

제2 실시 형태의 고체 촬상 장치의 OB 클램프 회로(102)는, 2개의 홀드 회로(204, 205)가 각각 유지하는 HOB 적산값에 대한 계산 결과와 어느 임계값과의 비교 결과에 의해 유효 화소 영역으로부터 차광 화소 영역(HOB 화소 영역)에의 신호 전하의 누설의 유무를 판정하는 것이, 제1 실시 형태의 고체 촬상 장치와 다르다.

도 6에 도시되는 바와 같이, OB 클램프 회로(102) 내에 포함되는 검출 회로(290)에 있어서, 제1 및 제2 홀드 회로(204, 205)의 출력 신호 HOP1, HOP2는, 제3 계산 회로(215)에 출력된다.

제3 계산 회로(215)는, 예를 들어 감산 회로(215)이며, 제1 홀드 회로(204)의 출력 신호 HOP1 및 제2 홀드 회로(205)의 출력 신호 HOP2를 사용한 감산 처리를 실행한다. 예를 들어, 감산 회로(215)는, 제2 홀드 회로(205)의 출력 신호 HOP2로부터 제1 홀드 회로(204)의 출력 신호 HOP1을 감산한다. 계산 회로(감산 회로)(215)의 계산 결과 CR을 나타내는 차분값 d1이, 비교 회로(216)에 출력된다.

비교 회로(216)는 계산 회로(215)의 출력 신호(계산 결과) d1과 설정된 임계값 Vth를 비교한다. 임계값 Vth는 흑 레벨 기준값 RefBL과 HOB 화소의 신호 레벨과의 차분값의 허용차에 기초하여 설정된다. 또한, 판정값으로서의 임계값 Vth는 이미지 센서의 테스트 결과 및 사양 등에 기초하여 미리 계산된 허용값으로부터 설정되는 값이다.

본 실시 형태에 있어서, 제1 계산 회로(203)의 계산 결과(HOB 차분값 dHOB1)를 유지하는 시프트 레지스터 대신에, 제4 홀드 회로(HOLD4)(220A)가, OB 클램프 회로(102) 내에 설치되어 있다. 타이밍 조정 회로(버퍼)로서의 제4 홀드 회로(220A)는 계산 회로(203)로부터 제3 홀드 회로(221)에 대한 HOB 차분값의 출력 타이밍을 조정하기 위해 설치되어 있다. 제4 홀드 회로(220A)는, 제1 계산 회로(203)와 제3 홀드 회로(221) 사이에 접속되어 있다.

제4 홀드 회로(220A)는 홀드 신호 HD를 제어 신호로서, 제1 계산 회로(203)로부터의 제1 HOB 차분값 dHOB1을 유지한다. 제4 홀드 회로(220A)는 홀드 신호 HD에 기초하는 타이밍에서, 계산 회로(203)로부터의 HOB 차분값 dHOB1을 홀드하고, 그 홀드 회로(220A) 내에 도입된 차분값을 제2 HOB 차분값 dHOB2로서, 후단의 제3 홀드 회로(221)에 출력한다. 제4 홀드 회로(220A) 내에 유지되는 차분값은, 계산 회로(203)로부터의 출력 신호를 도입하는 타이밍(16화소마다의 화소 간격)에서 갱신되고, HOB 신호의 적산 처리가 진행함에 따라서, 순차 재기입되어 있다.

제3 홀드 회로(221)는 비교 회로(216)의 출력이 어서트된 타이밍에서, 제4 홀드 회로(220A)로부터의 제2 HOB 차분값 dHOB2를 유지한다. 그리고, 제3 홀드 회로(221)는 유지한 제2 HOB 차분값 dHOB2를, 제3 HOB 차분값 dHOB3으로서 출력한다.

신호 전하의 과잉의 영향으로 제1 홀드 회로(204)가 유지하는 HOB 적산값이 커지는 결과로서, 계산 회로(215)의 출력 신호 d1, 환언하면, 제1 및 제2 홀드 회로(204, 205)의 출력 신호 HOP1, HOP2의 차분값이, 임계값 Vth보다 커졌을 때, 비교 회로(216)는 홀드 타이밍 신호 HT를 어서트한다. 이 비교 회로(216)의 어서트 신호 HT에 의해, 홀드 회로(221)가 액티브하게 된다.

감산 회로(215)의 출력 신호 d1이 임계값 Vth 이하일 때, 비교 회로(216)는 홀드 타이밍 신호 HT를 디어서트한다.

그리고, HOB 차분값 dHOB3과 화상 신호(유효 화소 신호) RS와의 계산 처리가 실행되고, 예를 들어 화소 신호 RS로부터 HOB 차분값 dHOB3이 감산된다.

이에 의해, 유효 화소 영역(VA)과 차광 화소 영역 OBA1과의 경계 근방에 있어서의 차광 화소 영역에의 신호 전하의 과잉의 영향이 거의 없는 차광 화소(여기서는, HOB 화소)의 출력 신호로부터 생성된 파라미터를 사용해서, OB 클램프 처리가 실행된다.

도 7은, 본 실시 형태의 고체 촬상 장치에 있어서의 OB 클램프 회로의 동작을 설명하기 위한 도면이다. 도 7의 횡축은 1수평 라인 내의 차광 화소의 개수 및 신호의 샘플링 타이밍(시간)에 대응하고, 도 7의 종축은 각 신호의 크기에 대응하고 있다.

도 7에 도시되는 바와 같이, 제1 실시 형태와 마찬가지로, HOB 적산값이 홀드 신호 HD가 어서트된 타이밍에서 홀드 회로(204, 205) 내에 각각 도입된 후, 제1 홀드 회로(204) 내의 HOB 적산값 itgHOB와 제2 홀드 회로(205) 내의 HOB 적산값 itgHOBx에 대한 계산 처리가, 계산 회로(215)에 의해 실행된다.

유효 화소 영역(VA)으로부터 HOB 화소 영역 OBA1에의 신호 전하의 과잉에 의해, 제2 홀드 회로(205)보다도 유효 화소 영역(VA)과 HOB 화소 영역 OBA1과의 경계측까지의 HOB 화소 신호의 적산값을 유지하는 제1 홀드 회로(204)의 출력 신호 HOP1이, 제2 홀드 회로(205)의 출력 HOP2보다 커지는 경우, 감산 회로(215)의 계산 처리에 의한 홀드 회로(204)의 출력 신호 HOP1과 제2 홀드 회로(205)의 출력 신호 HOP2와의 차분값 d1이 커진다.

또한, 유효 화소 영역(VA)으로부터 HOB 화소 영역 OBA1에의 신호 전하의 과잉에 의해, HOB 적산값 itgHOB가 커지는 경우, HOB 화소 영역 OBA1과 유효 화소 영역(VA)과의 경계 근방의 HOB 화소 신호의 샘플링에 따라서, 감산 회로(215)로부터 출력되는 차분값 d1은, 증가하는 경향이 있다.

감산 회로(215)의 출력 신호 CR로서의 차분값 d1이, 비교 회로(판정 회로)(216)에 공급되고, 차분값 d1과 임계값 Vth가 비교된다.

차분값 d1이 임계값 Vth보다 큰 경우, 즉, 유효 화소 영역(VA)으로부터 HOB 화소 영역 OBA1에의 신호 전하의 과잉이 검출된 경우, 비교 회로(216)의 출력 신호(홀드 타이밍 신호) HT가 어서트되고, 홀드 회로(221)가 활성화된다. 이에 의해, 제4 홀드 회로(타이밍 조정 회로)(220A)로부터의 HOB 차분값 dHOB2가, 제3 홀드 회로(221)에 유지된다.

그로 인해, 비교 회로(216)의 출력 신호가 어서트되었을 때에 있어서, 신호 전하의 과잉의 영향이 작은 HOB 화소의 출력 신호로부터 생성된 HOB 차분값 dHOB2가, OB 클램프 처리를 위한 계산 회로(213)에 파라미터를 공급하는 제3 홀드 회로(221)에 도입된다.

홀드 회로(221) 내에 유지되어 있는 HOB 차분값 dHOB3이, OB 클램프 처리를 위한 HOB 차분값 dHOB3으로서, 계산 회로(213)에 출력된다.

그로 인해, 유효 화소 영역(VA)으로부터 HOB 화소 영역 OBA1에의 신호 전하의 과잉의 영향이 거의 없는 HOB 화소 신호를 사용한 HOB 차분값 dHOB3을 사용해서, 유효 화상 신호(예를 들어, FBC 처리 후의 유효 화상 신호) RS에 대한 OB 클램프 처리가 실행된다.

따라서, 제2 실시 형태의 고체 촬상 장치에 의하면, 고체 촬상 장치에 의해 형성되는 화상의 화질을 향상시킬 수 있다.

(3) 제3 실시 형태

도 8 및 도 9를 참조하여, 제3 실시 형태의 고체 촬상 장치에 대해 설명한다.

본 실시 형태에 있어서, 제1 및 제2 실시 형태의 고체 촬상 장치와 실질적으로 동일한 구성, 기능 및 동작에 관한 설명은 생략한다.

제3 실시 형태의 고체 촬상 장치의 OB 클램프 회로(102)에 있어서, 유효 화소 영역과 차광 화소 영역(예를 들어, HOB 화소 영역)과의 경계로부터 이격된 영역 내의 신호 전하의 과잉의 영향이 거의 생기지 않는 차광 화소에 관해서, 신호 전하의 과잉의 검출이 실행되지 않는 것이, 제1 및 제2 실시 형태와 다르다.

환언하면, 본 실시 형태의 고체 촬상 장치의 OB 클램프 회로(102)는 고체 촬상 장치(또는 이미지 센서)에 대한 테스트 공정에 의해, 유효 화소로부터의 신호 전하의 과잉의 발생의 가능성이 높은 것이 미리 예상되는 차광 화소로부터 신호 전하의 과잉의 검출을 개시한다.

도 8은, 제3 실시 형태의 고체 촬상 장치의 OB 클램프 회로의 내부 구성예를 나타내는 블록도이다.

도 8에 도시되는 바와 같이, OB 클램프 회로(102) 내에, 2개의 HOB 적산 회로(211A, 211B)가 설치되어 있다.

제1 HOB 적산 회로(211A)는 1수평 라인(로우)의 소정의 샘플링 기간마다(예를 들어, 16화소마다의 타이밍)에 있어서, 화상 신호 RS가 포함하는 HOB 화소 신호를 적산하고, HOB 화소 신호 적산값 itgHOB1을 생성한다.

제1 및 제2 실시 형태와 마찬가지로, HOB 평균값 계산 회로(212)는 제1 HOB 적산 회로(211A)로부터의 HOB 적산값 itgHOB1로부터 HOB 평균값 avHOB를 계산한다. 그리고, 얻어진 HOB 평균값 avHOB와 흑 레벨 기준값 RefBL이, 계산 회로(203)에 의해 계산 처리되고, HOB 차분값 dHOB1이 생성된다.

제2 HOB 적산 회로(211B)는 화상 신호 RS가 포함하는 HOB 화소 신호 sigHOB를 적산하고, 제2 HOB 적산값 itgHOB2를 생성한다. 제2 HOB 적산 회로(211B)에는, 제1 및 제2 홀드 신호 HD1, HD2 및 홀드 리셋 신호 HRT가 공급된다. 홀드 신호 HD1, HD2 및 홀드 리셋 신호 HRT에 의해, 제2 HOB 적산 회로(211B)의 동작이 제어된다. 예를 들어, 홀드 신호 HD1, HD2 및 홀드 리셋 신호 HRT 중 어느 하나가 어서트됨으로써, 제2 HOB 적산 회로(211B)가 리셋 상태가 된다.

또한, 본 실시 형태에 있어서의 OB 클램프 회로와 같이, 2개의 HOB 적산 회로(211A, 211B)가 설치된 경우에 있어서, 예를 들어 적산 전의 HOB 화소 신호에는, 상술한 바와 같이, 흑 레벨 기준값을 d48로 했을 때, d24 내지 d72의 범위의 진폭 제한이 실시되어 있다.

제1 및 제2 홀드 회로(204, 205)에는, 제2 HOB 적산 회로(211B)로부터의 HOB 적산값 itgHOB2가 공급된다.

제1 홀드 회로(HOLD1)(204)에는 홀드 리셋 신호 HRT와 제1 홀드 신호 HD1이 공급되고, 그들의 신호 HRT, HD1에 의해 홀드 회로(204)의 동작이 제어된다. 제1 홀드 회로(204)는 화소 어레이(12)의 수평 라인의 선두의 타이밍에서 홀드 리셋 신호 HRT에 의해 리셋되고, 홀드 신호 HD1이 어서트되는 타이밍에서 HOB 적산값 itgHOB2를 유지한다.

예를 들어, HOB 화소 영역 OBA1의 1수평 라인 내에 128개의 화소가 형성되어 있는 경우, HOB 화소 영역 OBA1과 유효 화소 영역(VA)과의 경계로부터 이격된 1번째로부터 48화소째의 HOB 화소까지의 영역에서 신호 전하의 과잉이 생길 가능성이 낮으면, 48번째의 HOB 화소의 출력 신호의 샘플링 시에서 홀드 신호 HD1이 어서트되고, 어서트된 홀드 신호 HD1에 기초하여, 제1 홀드 회로(204)는 HOB 적산값 itgHOB2의 값을 유지한다. 제1 홀드 회로(204)는 1수평 라인에 대한 OB 클램프 처리가 완료될 때까지, 제1 홀드 신호 HD1이 어서트되었을 때에 도입한 값을 계속해서 유지하고, 일정한 HOB 적산값(여기서는, 48번째의 HOB 화소까지의 HOB 적산값) itgHOB2를 후단의 비교 회로(206)에 공급한다.

제2 홀드 회로(HOLD2)(205)에는 홀드 리셋 신호 HRT와 제2 홀드 신호 HD2가 공급되고, 그들의 신호 HRT, HD2에 의해 홀드 회로(205)의 동작이 제어된다.

제2 홀드 회로(205)는 화소 어레이(12)의 수평 라인 선두의 타이밍에서 홀드 리셋 신호 HRT에 의해 리셋되고, 홀드 신호 HD2가 어서트되는 타이밍에서, HOB 적산값 itgHOB2를 유지한다. 예를 들어, HOB 화소 영역 OBA1의 1수평 라인 내에 128개의 화소가 형성되어 있는 경우, 그 1수평 라인의 56화소째 이후, 8화소마다의 화소 간격으로, 제2 홀드 신호 HD2가 어서트된다. 그 화소 간격으로 어서트된 홀드 신호 HD2에 기초하여, 제2 홀드 회로(205)는 HOB 적산값 itgHOB2의 값을 유지한다.

이와 같이, 제1 및 제2 홀드 회로(204, 205)는, 제2 HOB 적산 회로(211B)로부터의 HOB 적산값 itgHOB2를 유지하는 타이밍이 다르다.

제2 홀드 회로(205)의 출력 신호 HOP2는 승산 회로(219)에 출력된다. 승산기(219)에는, 어떤 계수 Vcon이 공급된다. 승산 회로(219)는 HOB 신호 적산값 itgHOB2를 계수배로 하여, 계수가 승산된 HOB 적산값 itgHOB2(=mOP)를, 비교 회로(206)에 공급한다. 여기서, 계수 Vcon의 값은 홀드 신호 HD1에 의해 홀드되는 HOB 화소의 위치(여기서는, 48화소째)와 홀드 신호 HD2에 의해 홀드되는 HOB 화소의 화소 간격(여기서는, 8화소마다의 홀드 주기)의 비로 설정된다. 예를 들어, 본 실시 형태에 있어서, 계수 Vcon의 값은 6(=48/8)으로 설정되어 있다.

비교 회로(206)는 홀드 회로(204)의 출력 신호 HOP1과 승산 회로(219)의 출력 신호 mOP[계수 Vcon이 승산된 제2 홀드 회로(205)의 출력 신호]를 비교한다.

홀드 회로(204)의 출력 신호 HOP1이 승산 회로(219)의 출력 신호 mOP보다 작은 경우, 비교 회로(206)는 비교 결과에 기초한 비교 회로(206)의 출력 신호 CR을 어서트한다. 이 한편, 홀드 회로(204)의 출력 신호 HOP1이 승산 회로(219)의 출력 신호 mOP 이상인 경우, 비교 회로(206)는 비교 결과에 기초한 비교 회로(206)의 출력 신호 CR을 디어서트한다.

이와 같이, 제1 홀드 회로(204)가 유지하는 적산값(유효 화소로부터의 신호 전하의 과잉의 영향이 없는 적산값)은 유효 화소로부터 차광 화소(HOB 화소)에의 신호 전하의 과잉을 검출하기 위한 기준값의 하나로서 사용된다.

그리고, 제1 실시 형태와 마찬가지로, 카운터(207)는, 제1 비교 회로(206)의 출력 신호 CR에 따라서, 카운트 동작을 실행한다. 제2 비교 회로(판정 회로)(218)는 비교값 Vcmp와 카운터(207)의 카운트값 Vcnt를 비교하여, 홀드 타이밍 신호 HT를 어서트 또는 디어서트한다. 카운트값 Vcnt가 비교 횟수 Vcmp 이상인 경우, 비교 회로(218)는 홀드 타이밍 신호 HT를 어서트한다.

시프트 레지스터(220)는, 예를 들어 홀드 신호 HD2에 기초하는 타이밍에서, 계산 회로(203)로부터의 HOB 차분값 dHOB1을 도입한다. 시프트 레지스터(220)는 비교 횟수 Vcmp로 지정된 만큼만, 도입한 HOB 차분값 dHOB1의 송신 타이밍을 시프트하고, HOB 차분값 dHOB2로서, 제3 홀드 회로(221)에 출력한다.

제3 홀드 회로(221)는 시프트 레지스터(220)로부터 공급되는 제2 HOB 차분값 dHOB2를, 홀드 타이밍 신호 HT가 어서트된 타이밍에서 도입하고, 제3 HOB 차분값 dHOB3으로서, 계산 회로(213)에 출력한다.

홀드 타이밍 신호 HT가 디어서트되어 있을 때, 제3 홀드 회로(221)는, 그 타이밍에서의 시프트 레지스터(220)로부터 출력되는 값을 도입하지 않는다. 제3 홀드 회로(221) 내에 유지되어 있는 값을, 제3 HOB 차분값 dHOB3으로서 출력한다.

도 9를 사용해서, 본 실시 형태의 고체 촬상 장치의 동작에 대해 설명한다.

도 9는, 제3 실시 형태의 고체 촬상 장치의 동작(신호 처리)을 설명하기 위한 모식도이다. 도 9의 종축은, 각 신호의 크기를 나타내고, 도 9의 횡축은 1수평 라인 내의 차광 화소의 개수 및 신호의 샘플링 타이밍(시간)을 나타내고 있다.

예를 들어, 도 9에 도시되는 바와 같이, HOB 화소 영역 OBA1 내에서의 1수평 라인 내의 1번째의 화소로부터 47번째의 화소까지의 범위에서 유효 화소 영역(VA)으로부터의 신호 전하의 누설의 영향이 생기지 않으면 이미지 센서(고체 촬상 장치)에 대한 사전의 테스트 공정에 의해 인식되어 있는 경우, HOB 화소 영역의 1수평 라인의 48번째 이후의 화소로부터 HOB 적산값을 사용한 신호 전하의 과잉의 검출이 개시된다.

홀드 리셋 신호 HRT에 의해 제1 및 제2 홀드 회로(204, 205)가 리셋된 후, HOB 화소의 신호의 레벨이 적산 및 평균화되어, HOB 차분값 dHOB1이 생성된다.

제1 HOB 적산 회로(211A)에 의한 HOB 화소 신호의 적산 처리에 병행하여, 제2 HOB 적산 회로(211B)에 의한 HOB 화소 신호의 적산 처리가 실행되어 있다. 단, 이 사이의 HOB 신호 적산값 itgHOB2는, 제1 및 제2 홀드 회로(204, 205)에 유지되지 않는다.

48번째의 HOB 화소의 신호의 입력 타이밍에서, 제1 홀드 신호 HD1이 어서트되고, H 레벨의 제1 홀드 신호 HD1에 의해, 제2 HOB 적산 회로(211B)로부터의 HOB 적산값 itgHOB2가, 제1 홀드 회로(204)에 유지된다.

홀드 신호 HD1이 어서트됨으로써, 제2 HOB 적산 회로(211B)가 리셋 상태가 된다. 또한, 이때, 홀드 신호 HD2는 디어서트되어 있으므로, 제2 HOB 적산 회로(211B)의 출력 신호 itgHOB2는, 제2 홀드 회로(205) 내에 유지되지 않는다.

48번째의 HOB 화소의 신호가 입력되고, 제1 홀드 회로(204)가 HOB 적분값을 유지한 후, 8화소의 화소 간격으로, 제2 홀드 신호 HD2가 어서트되고, 제2 홀드 회로(205)가, HOB 적산값 itgHOB2를 도입한다. 이 이후, 8화소마다의 HOB 화소의 입력 타이밍(56번째, 64번째, 72번째, …)에서, 제2 HOB 적산값 itgHOB2가, 제2 홀드 회로(205)에, 순차 도입된다.

또한, 제2 홀드 신호 HD2가 어서트될 때마다, 제2 HOB 적산 회로(211B)는 리셋 상태가 되므로, 제2 홀드 회로(205) 내에 도입되는 적산값 itgHOB2는 8화소분의 HOB 화소 신호의 적산값이다.

제1 홀드 회로(204)는 48번째의 HOB 화소의 신호의 입력 타이밍에서, HOB 적산값을 도입한 후, 다음의 수평 라인의 처리 시퀀스가 될 때까지, 적산 처리에 의해 갱신된 HOB 적산값 itgHOB2를 도입하지 않고, 48번째의 HOB 화소 신호의 입력 타이밍에서 도입한 값을, 1수평 라인에 대한 처리가 완료될 때까지, 계속해서 유지한다.

또한, 본 실시 형태에서는, 제1 홀드 신호 HD1이 어서트되는 타이밍이, 48화소째의 타이밍에 설정되고, 제2 홀드 신호 HD2가 어서트되는 타이밍의 간격이, 8화소마다의 타이밍에 설정되어 있지만, 화소 어레이 및 HOB 화소 영역의 크기(화소수)에 따라서, 다른 값으로 설정하는 것도 가능하다.

제2 홀드 회로(205)의 출력 신호 HOP2가, 승산 회로(219)에 공급되고, 제2 홀드 회로(205)의 출력 신호 HOP2에, 계수 Vcon이 승산된다.

제1 홀드 회로(204)의 출력 신호(48번째까지의 HOB 신호의 적산값) HOP1과 승산 회로(219)의 출력 신호 mOP가, 비교 회로(206)에 공급되고, 그들의 신호 HOP1, mOP의 크기가, 제2 홀드 회로(205) 내의 적산값이 갱신될 때(8화소마다의 타이밍)마다, 비교 회로(206)에 의해 비교된다.

승산 회로(219)의 출력 신호 mOP가 제1 홀드 회로의 출력 신호 HOP1 이하인 경우(예를 들어, 64번째의 HOB 화소의 입력 시), 비교 회로(206)의 출력 신호 CR이 디어서트되고, OR 게이트(209)의 출력 신호에 의해, 카운터(207)의 카운트값 Vcnt가 리셋된다.

승산 회로(219)의 출력 신호 mOP가 제1 홀드 회로(204)의 출력 신호 HOP1보다 큰 경우(예를 들어, 72번째의 HOB 화소의 입력 시), 비교 회로(206)의 출력 신호 CR이 어서트되고, H 레벨의 출력 신호 CR이 카운터(207)에 공급된다. 카운터(207)에 있어서의 카운트값 Vcnt가 카운트 업된다. 즉, 승산 회로(219)의 출력 신호 mOP가 홀드 회로(204)의 출력 신호 HOP1보다 큰 상태가 연속됨으로써, 카운트값 Vcnt가 커진다.

제1 실시 형태와 마찬가지로, 카운터(207)의 카운트값 Vcnt가, 비교 회로(218)에 의해, 소정의 비교값 Vcmp와 비교된다.

카운트값 Vcnt가, 비교값 Vcmp의 값(여기서는, 2) 이상이면, 홀드 타이밍 신호 HT가 어서트된다.

어서트된 홀드 타이밍 신호(예를 들어, H 레벨의 신호) HT에 의해, 시프트 레지스터(220)가 유지하고 있는 HOB 차분값 dHOB2가, 제3 홀드 회로(221)에 도입된다. 또한, 시프트 레지스터(220)의 유지값 dHOB2가 제3 홀드 회로(221)에 유지된 후, 카운트값 Vcnt가 비교값 Vcmp보다 작아져도, 1수평 라인의 OB 클램프 처리 중에, 홀드 회로(221) 내에 도입된 값이, 시프트 레지스터(220) 내에 유지되는 값으로 갱신되는 일은 없다.

홀드 회로(221)의 출력 신호 dHOB3을 사용한 화상 신호(예를 들어, FBC 처리 후의 화상 신호) RS에 대한 계산 처리에 의해, 유효 화소 신호의 OB 클램프 처리가 실행된다.

이상과 같이, 제3 실시 형태의 고체 촬상 장치의 OB 클램프 회로의 신호 처리는, 제1 및 제2 실시 형태와 마찬가지로, 유효 화소로부터의 신호 전하의 과잉의 영향이 없거나 또는 작은 차광 화소의 출력 신호를 사용해서 실행된다.

따라서, 제3 실시 형태의 고체 촬상 장치에 의하면, 고체 촬상 장치에 의해 형성되는 화상의 화질을 향상시킬 수 있다.

(4) 제4 실시 형태

도 10 및 도 11을 참조하여, 제4 실시 형태의 고체 촬상 장치에 대해 설명한다.

본 실시 형태에 있어서, 제1 내지 제3 실시 형태의 고체 촬상 장치와 실질적으로 동일한 구성, 기능 및 동작에 관한 설명은 생략한다.

도 10은, 제4 실시 형태의 고체 촬상 장치의 회로 구성을 설명하기 위한 블록도이다. 도 10에 있어서, 본 실시 형태에 있어서, 고체 촬상 장치 내의 OB 클램프 회로의 내부 구성이 도시되어 있다.

도 10에 도시되는 바와 같이, 제4 실시 형태의 이미지 센서는, 제1 홀드 회로(204)의 출력 신호와 제2 홀드 회로(205)의 출력 신호에 대한 계산 처리의 결과가, 소정의 임계값과 비교됨으로써, 화상 신호에 대해 OB 클램프 처리하기 위한 값이 결정되는 것이, 제3 실시 형태와 다르다.

예를 들어, 제1 홀드 회로(204)의 출력 신호와 제2 홀드 회로(205)의 출력 신호에 대한 처리는, 제2 실시 형태의 고체 촬상 장치의 OB 클램프 회로의 처리에 유사하다.

제3 실시 형태와 실질적으로 마찬가지로, 제1 및 제2 홀드 회로(204, 205)에, 제2 HOB 적산 회로(211B)로부터의 HOB 적산값 itgHOB2가, 소정의 타이밍에, 각각 공급된다. 제2 홀드 회로(205) 내에 유지된 8화소마다의 HOB 적산값 itgHOB2는 승산 회로(219)에 의해, 계수 Vcon이 승산된다.

감산 회로(215)는, 제1 홀드 회로(204)의 출력 신호 HOP1의 값과 승산 회로(219)의 출력 신호 mOP(=Vcon×itgHOB2)의 값을 사용한 감산 처리를 실행한다. 감산 회로(215)는 감산 처리의 결과 CR을, 비교 회로(216)에 출력한다.

비교 회로(판정 회로)(216)는 감산 회로(215)로부터의 출력 신호(감산 결과) CR을, 공급된 임계값 Vth와 비교한다. 비교 회로(216)는 감산 회로(215)로부터의 출력 신호 CR이, 임계값 Vth보다 큰 경우, 비교 회로(216)는 홀드 타이밍 신호 HT를 어서트한다.

도 11은, 제4 실시 형태의 고체 촬상 장치의 동작(신호 처리)을 설명하기 위한 모식도이다. 도 11의 종축은, 각 신호의 크기를 나타내고, 도 11의 횡축은, 1수평 라인 내의 차광 화소의 개수 및 신호의 샘플링 타이밍(시간)을 나타내고 있다.

도 11에 도시되는 바와 같이, 48화소째까지의 HOB 화소 신호의 적산값 itgHOB2가 생성된 타이밍에서, 제1 홀드 신호 HD1이 어서트되고, HOB 적산값 itgHOB2가, 제1 홀드 회로(204) 내에 공급되고, 제1 홀드 회로(204)는 1수평 라인에 대한 OB 클램프 처리가 완료될 때까지, 48화소째까지의 HOB 화소의 HOB 적산값 itgHOB2를 계속해서 유지한다.

HOB 화소 신호 적산값 itgHOB2가 제1 홀드 회로(204)에 홀드된 후, 56화소째로부터 8화소마다의 타이밍에서 제2 홀드 신호 HD2가 어서트되고, HOB 화소 신호 적산값 itgHOB2가, 제2 홀드 회로(205) 내에 공급되고, 유지값이 순차 갱신된다.

그리고, 제2 홀드 회로(205)의 출력 신호 HOP2는 승산 회로(219)에 의해 계수 Vcon이 승산되고, 제2 실시 형태와 마찬가지로, 승산 회로(219)의 출력 신호 mOP가, 제1 홀드 회로(204)의 출력 신호 HOP1과 함께, 감산 회로(215)에 공급된다.

제1 홀드 회로(204)의 출력 신호 HOP1과 승산 회로(219)의 출력 신호 mOP(HOP2×Vcon)와의 감산 처리의 계산 결과 d1(CR)이, 비교 회로(216)에 공급되고, 그 계산 결과 d1(CR)이, 임계값 Vth와 비교된다.

감산 회로(215)의 출력 신호(계산 결과) d1(CR)이 임계값 Vth보다 큰 경우, 홀드 타이밍 신호 HT가 어서트된다. 이에 의해, 홀드 타이밍 신호 HT가 어서트된 타이밍에서의 홀드 회로(220A) 내의 HOB 화소 신호 dHOB2가, 제3 홀드 회로(221)에 공급된다.

제3 홀드 회로(221)에 유지된 HOB 차분값 dHOB3이, 화상 신호 RS에 대한 OB 클램프 처리를 실행하기 위한 파라미터에 사용되고, 화상 신호(예를 들어, FBC 처리 후의 유효 화상 신호) RS에 대한 처리가 실행된다.

이상과 같이, 제4 실시 형태의 고체 촬상 장치 및 그 동작에 있어서도, 제1 내지 제3 실시 형태와 마찬가지로, 유효 화소 영역으로부터 차광 화소 영역에의 신호 전하의 과잉의 영향이 없는(또는 작은) 차광 화소를 사용해서, 화상 신호에 대한 신호 처리가 실행된다.

따라서, 제4 실시 형태의 고체 촬상 장치에 의하면, 고체 촬상 장치에 의해 형성되는 화상의 화질을 향상시킬 수 있다.

(5) 변형예

도 12 및 도 13을 참조하여, 실시 형태의 고체 촬상 장치(이미지 센서)의 변형예에 대해서 설명한다.

도 12 및 도 13은 실시 형태의 이미지 센서의 변형예의 구성을 도시하는 블록도이다.

도 12에 도시되는 바와 같이, 제1 및 제2 실시 형태에서 설명된 OB 클램프 회로를 포함하는 고체 촬상 장치(5)는, 결함 보정 회로(107)를 포함하고 있어도 좋다.

결함 보정 회로(107)는 이미지 센서(10)로부터 출력되는 화상 신호의 유효 화소 영역, FBC 영역 및 HOB 화소 영역 내의 결함을 보정한다. 이와 같이, 결함 보정 회로(107)에 의해 화소 어레이(12) 내의 결함에 기인한 노이즈가 제거된 신호에 대해 OB 클램프 처리를 실행함으로써, 고체 촬상 장치(5)에 의해 형성되는 화상의 화질을 향상시킨다.

도 12에 도시되는 바와 같이, 상술한 제1 또는 제2 실시 형태의 복수의 OB 클램프 회로(102A, 102B)가, 1개의 고체 촬상 장치 내에 설치되어도 좋다. 도 12에 도시되는 예에서는, 2개의 OB 클램프 회로(102A, 102B)가, 고체 촬상 장치 내에 설치되어 있다.

2개의 OB 클램프 회로(102A, 102B)에는 홀드 리셋 신호 HRT 및 홀드 신호 HD가, 각각 공급된다.

2개의 OB 클램프 회로(102A, 102B)에는, 서로 다른 진폭 제한이 설정되어 있다. 예를 들어, 고체 촬상 장치 내의 2개의 OB 클램프 회로 중, 전단(이미지 센서측)의 OB 클램프 회로(102A)의 진폭값 Vamp1은, 비교적 큰 값(넓은 제한 폭)으로 설정되고, 후단의 OB 클램프 회로(102B)의 진폭값 Vamp2는, 전단의 OB 클램프 회로(102A)의 진폭값 Vamp1보다 작은 값(좁은 제한 폭)으로 설정된다.

전단의 OB 클램프 회로(102A)의 OB 클램프 처리에 있어서, 넓은 범위의 진폭 제한이 사용됨으로써, HOB 차분값이 큰 값이 된다. 이에 의해, 흑 레벨(HOB 평균값)이 크게 변동해도, HOB 차분값 및 유효 화소의 흑 레벨을 강하게 인입할 수 있다.

한편, 후단의 OB 클램프 회로(102B)의 클램프 처리에 있어서, 좁은 범위의 진폭값 Vamp2가 사용됨으로써, 흑 레벨 기준에의 인입이 고정밀도로 된다.

도 13에 도시되는 바와 같이, 제3 또는 제4 실시 형태의 복수(여기서는, 2개)의 OB 클램프 회로(102A, 102B)가, 고체 촬상 장치(5) 내에 설치되어도 좋다. 각 OB 클램프 회로(102A, 102B)에 대해, 홀드 리셋 신호 HRT 및 2개의 홀드 신호 HD1, HD2가, 타이밍 제어 회로(106)로부터 공급된다. 또한, 각 OB 클램프 회로(102A, 102B)에 대해, 각각 다른 크기의 진폭값 Vamp1, Vamp2가 공급된다.

또한, 제3 또는 제4 실시 형태에서 설명된 OB 클램프 회로(102A, 102B)를 포함하는 고체 촬상 장치(5) 내에, 결함 보정 회로(107)가 설치되어도 좋다.

도 13에 도시되는 제3 또는 제4 실시 형태에서 설명된 OB 클램프 회로를 포함하는 고체 촬상 장치(5)에 있어서도, 도 12에 도시하는 고체 촬상 장치와 실질적으로 동일한 효과가 얻어진다.

이상과 같이, 실시 형태의 변형예의 고체 촬상 장치는 화질을 향상시킬 수 있다.

(6) 적용예

도 14를 참조하여, 각 실시 형태의 고체 촬상 장치의 적용예에 대해 설명한다.

예를 들어, 실시 형태의 고체 촬상 장치는 모듈화되고, 디지털 카메라 내에 탑재된다. 이하에서는, 본 실시 형태의 고체 촬상 장치를 포함하는 모듈을, 카메라 모듈이라고 칭한다.

도 14에 도시되는 바와 같이, 본 실시 형태의 고체 촬상 장치(5)를 포함하고 있는 카메라 모듈 CM은, 디지털 카메라(900) 내에 탑재된다. 디지털 카메라(900)는 화상 처리 회로(ISP)(902), 메모리(903), 디스플레이(904) 및 컨트롤러(905)를 포함하고 있다.

도 14의 카메라 모듈 CM은 고체 촬상 장치(5) 외에, 광학 렌즈 유닛(촬상 광학계)(901)을 포함하고 있다.

광학 렌즈 유닛(901)은 입사광(피사체로부터의 광)을 본 실시 형태의 고체 촬상 장치(5)에 집광하고, 입사광에 대응하는 피사체상을 고체 촬상 장치(5)의 이미지 센서(10) 상에 결상시킨다. 광학 렌즈 유닛(901)은, 복수의 렌즈를 포함한다. 각 렌즈에 대한 기계적 또는 전기적인 제어에 의해, 광학 렌즈 유닛(901)의 광학 특성(예를 들어, 초점 거리)을 제어할 수 있다.

ISP(902)는 카메라 모듈 CM의 촬상에 의해 얻어진 화상 신호를 처리한다. ISP(902)에 의해 신호 처리된 데이터는 카메라 모듈 CM 내에 피드백 제어된다. ISP(902) 내에, 신호 처리 회로(11)가 설치되어도 좋다.

메모리(903)는 ISP(902)로부터의 신호를 기억한다. 메모리(903)는 외부로부터 부여된 신호 및 데이터를 기억할 수도 있다.

디스플레이(예를 들어, 액정 디스플레이)(904)에, ISP(902)로부터의 신호 또는 메모리(903)로부터의 신호가 표시된다. ISP(902) 및 메모리(903)로부터 디스플레이(904)에 출력되는 신호는 고체 촬상 장치(5)가 취득한 피사체로부터의 광에 대응한 화상 데이터(정지 화상 데이터 또는 동화상 데이터)이다. 컨트롤러(905)는 디지털 카메라(900) 내의 각 구성부(5, 901 내지 904)의 동작을 제어한다.

카메라 모듈 CM은 디지털 카메라(900) 이외에, 예를 들어 카메라가 달린 핸드폰 단말기, 카메라가 달린 퍼스널 컴퓨터 및 차량 탑재 카메라 등의 전자 기기에 적용할 수 있다.

이상과 같이, 실시 형태의 고체 촬상 장치(5)는 카메라 모듈 CM 및 디지털 카메라(900)에 적용할 수 있다.

본 발명의 몇 개의 실시 형태를 설명했지만, 이들 실시 형태는, 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 신규의 실시 형태는, 그 밖의 다양한 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경을 행할 수 있다. 첨부된 청구 범위 및 이의 등가물은, 본 발명의 범위 및 요지 내에 있는 한, 이러한 형태 및 변형을 포함하는 것을 의도한다.

Claims

고체 촬상 장치로서,
복수의 유효 화소를 갖는 유효 화소 영역과 복수의 차광 화소를 갖는 차광 화소 영역을 포함하고, 상기 복수의 유효 화소 및 상기 복수의 차광 화소의 출력 신호로부터 화상 신호를 생성하는 이미지 센서와,
상기 유효 화소로부터 상기 차광 화소에의 신호 전하의 과잉(overflow)을 검출하고, 상기 복수의 차광 화소의 신호로부터 생성되는 파라미터를 사용해서 상기 화상 신호에 대한 흑 레벨의 신호 처리를 실행하는 적어도 하나의 클램프 회로
를 구비하고,
상기 클램프 회로는,
상기 복수의 차광 화소의 신호의 적산값을 생성하는 제1 적산 회로와,
상기 적산값으로부터 상기 복수의 차광 화소의 출력 신호의 평균값을 생성하는 평균값 계산 회로와,
상기 평균값과 흑 레벨 기준값에 대한 계산 처리를 실행하는 제1 계산 회로와,
상기 적산값을 제1 화소 간격마다 유지하는 제1 홀드 회로와,
상기 제1 홀드 회로의 출력 신호를 상기 제1 화소 간격마다 유지하는 제2 홀드 회로와,
상기 제1 홀드 회로의 출력 신호 및 상기 제2 홀드 회로의 출력 신호에 기초하여, 상기 신호 전하의 과잉을 검출했을 때, 어서트(assertion) 신호를 출력하는 판정 회로와,
상기 제1 계산 회로의 출력 신호를 상기 제1 화소 간격마다 유지하는 타이밍 조정 회로와,
상기 어서트 신호가 공급되었을 때, 상기 타이밍 조정 회로의 출력 신호를 유지하는 제3 홀드 회로와,
상기 제3 홀드 회로의 출력 신호를 상기 파라미터로서 사용해서, 상기 화상 신호에 대한 처리를 실행하는 처리 회로
를 포함하고,
상기 클램프 회로는,
상기 차광 화소 영역으로부터 상기 유효 영역을 향하는 방향으로 적산되는 상기 복수의 차광 화소의 신호의 적산값을 사용해서, 상기 신호 전하의 과잉을 검출하고,
상기 신호 전하의 과잉의 검출 결과에 기초하여, 실질적으로 상기 신호 전하의 과잉의 영향이 없는 상기 복수의 차광 화소의 출력 신호로부터 생성된 상기 파라미터를 설정하는 고체 촬상 장치.
삭제
제1항에 있어서,
상기 판정 회로는,
상기 제1 홀드 회로의 출력 신호와 상기 제2 홀드 회로의 출력 신호를 비교하는 제1 비교 회로와,
상기 제1 홀드 회로의 출력 신호가 상기 제2 홀드 회로의 출력 신호보다 클 때에, 상기 제1 비교 회로의 출력 신호에 기초하여, 카운트값을 증가하는 카운터와,
상기 카운트값과 미리 설정된 설정값을 비교하여, 상기 카운트값이 상기 설정값보다 큰 경우에, 상기 어서트 신호를 출력하는 제2 비교 회로
를 포함하는 고체 촬상 장치.
제3항에 있어서,
상기 타이밍 조정 회로는, 시프트 레지스터인 고체 촬상 장치.
제4항에 있어서,
상기 설정값이, 상기 시프트 레지스터에 공급되고,
상기 시프트 레지스터는, 상기 설정값에 의해 지정된 값에 따라서 시프트된 타이밍에서의 상기 제1 계산 회로의 출력 신호를, 제3 홀드 회로에 출력하는 고체 촬상 장치.
제1항에 있어서,
상기 판정 회로는,
상기 제1 홀드 회로의 출력 신호와 상기 제2 홀드 회로의 출력 신호에 대해 계산 처리를 실시하는 제2 계산 회로와,
상기 제2 계산 회로의 출력 신호와 미리 설정된 설정값을 비교하여, 상기 제2 계산 회로의 출력 신호가 상기 설정값보다 큰 경우에, 어서트 신호를 출력하는 비교 회로와,
상기 제1 계산 회로의 출력 신호를 상기 제1 화소 간격마다 유지하는 타이밍 조정 회로와,
상기 어서트 신호가 공급되었을 때, 상기 타이밍 조정 회로의 출력 신호를 유지하는 제3 홀드 회로와,
상기 제3 홀드 회로의 출력 신호를 상기 파라미터로서 사용해서, 상기 화상 신호에 대한 처리를 실행하는 처리 회로
를 포함하는 고체 촬상 장치.
제6항에 있어서,
상기 제2 계산 회로는, 상기 제1 홀드 회로의 출력 신호와 상기 제2 홀드 회로의 출력 신호를 사용해서 감산 처리를 행하는 고체 촬상 장치.
제1항에 있어서,
상기 제2 홀드 회로의 출력 신호는, 상기 제1 화소 간격으로, 상기 제1 홀드 회로의 출력 신호로부터 벗어나 있는 고체 촬상 장치.
고체 촬상 장치로서,
복수의 유효 화소를 갖는 유효 화소 영역과 복수의 차광 화소를 갖는 차광 화소 영역을 포함하고, 상기 복수의 유효 화소 및 상기 복수의 차광 화소의 출력 신호로부터 화상 신호를 생성하는 이미지 센서와,
상기 유효 화소로부터 상기 차광 화소에의 신호 전하의 과잉을 검출하고, 상기 복수의 차광 화소의 신호로부터 생성되는 파라미터를 사용해서 상기 화상 신호에 대한 흑 레벨의 신호 처리를 실행하는 적어도 하나의 클램프 회로
를 구비하고,
상기 클램프 회로는,
상기 복수의 차광 화소의 출력 신호의 적산값을 생성하는 제1 및 제2 적산 회로와,
상기 제1 적산 회로에 의해 생성된 상기 적산값으로부터 상기 복수의 차광 화소의 출력 신호의 평균값을 생성하는 평균값 계산 회로와,
상기 평균값과 흑 레벨 기준값에 대한 계산 처리를 실행하는 제1 계산 회로와,
상기 제2 적산 회로에 의해 생성된 m개의 차광 화소의 상기 적산값을 유지하는 제1 홀드 회로와,
상기 제2 적산 회로에 의해 생성된 n개의 차광 화소의 상기 적산값을 상기 n개의 화소 간격마다 유지하는 제2 홀드 회로와,
상기 제2 홀드 회로의 출력 신호에 대해 제1 계수를 사용한 계산 처리를 실행하는 제2 계산 회로와,
상기 제1 홀드 회로의 출력 신호와 상기 제2 계산 회로의 출력 신호에 기초하여, 상기 신호 전하의 과잉을 검출했을 때, 어서트 신호를 출력하는 판정 회로와,
상기 제1 계산 회로의 출력 신호를, 상기 n개의 화소 간격마다 유지하는 타이밍 조정 회로와,
상기 어서트 신호가 공급되었을 때, 상기 타이밍 조정 회로의 출력 신호를 유지하는 제3 홀드 회로와,
상기 제3 홀드 회로의 출력 신호를 상기 파라미터로서 사용해서, 상기 화상 신호에 대한 처리를 실행하는 처리 회로
를 포함하고,
상기 클램프 회로는,
상기 차광 화소 영역으로부터 상기 유효 영역을 향하는 방향으로 적산되는 상기 복수의 차광 화소의 신호의 적산값을 사용해서, 상기 신호 전하의 과잉을 검출하고,
상기 신호 전하의 과잉의 검출 결과에 기초하여, 실질적으로 상기 신호 전하의 과잉의 영향이 없는 상기 복수의 차광 화소의 출력 신호로부터 생성된 상기 파라미터를 설정하는 고체 촬상 장치.
제9항에 있어서,
상기 판정 회로는,
상기 제1 홀드 회로의 출력 신호와 상기 제2 계산 회로의 출력 신호를 비교하는 제1 비교 회로와,
상기 제2 계산 회로의 출력 신호가 상기 제1 홀드 회로의 출력 신호보다 클 때에, 상기 제1 비교 회로의 출력 신호에 기초하여, 카운트값을 증가하는 카운터와,
상기 카운트값과 미리 설정된 설정값을 비교하여, 상기 카운트값이 상기 설정값보다 큰 경우에, 상기 어서트 신호를 출력하는 제2 비교 회로
를 포함하는 고체 촬상 장치.
제10항에 있어서,
상기 타이밍 조정 회로는, 시프트 레지스터인 고체 촬상 장치.
제11항에 있어서,
상기 설정값이, 상기 시프트 레지스터에 공급되고,
상기 시프트 레지스터는, 상기 설정값에 의해 지정된 값에 따라서 시프트된 타이밍에서의 상기 제1 계산 회로의 출력 신호를, 제3 홀드 회로에 출력하는 고체 촬상 장치.
제9항에 있어서,
상기 판정 회로는,
상기 제1 홀드 회로의 출력 신호와 상기 제2 계산 회로의 출력 신호에 대한 계산 처리를 실행하는 제3 계산 회로와,
상기 제3 계산 회로의 출력 신호와 미리 설정된 설정값을 비교하여, 상기 제3 계산 회로의 출력 신호가 상기 설정값보다 큰 경우에, 어서트 신호를 출력하는 비교 회로와,
상기 제1 계산 회로의 출력 신호를, 상기 n개의 화소 간격마다 유지하는 타이밍 조정 회로와,
상기 어서트 신호가 공급되었을 때, 상기 타이밍 조정 회로의 출력 신호를 유지하는 제3 홀드 회로와,
상기 제3 홀드 회로의 출력 신호를 상기 파라미터로서 사용해서, 상기 화상 신호에 대한 처리를 실행하는 처리 회로
를 포함하는 고체 촬상 장치.
제13항에 있어서,
제3 계산 회로는, 상기 제1 홀드 회로의 출력 신호와 상기 제2 계산 회로의 출력 신호와의 감산 처리를 하는 고체 촬상 장치.
제9항에 있어서,
제2 계산 회로는, 상기 제2 홀드 회로의 출력 신호에 제1 계수를 승산하는 고체 촬상 장치.
제9항에 있어서,
상기 제1 계수는, 상기 m과 상기 n과의 비인 고체 촬상 장치.
제9항에 있어서,
상기 제1 홀드 회로의 출력은, 일정값이며, 상기 제2 홀드 회로의 출력은, m개의 차광 화소의 적산으로부터 n 화소의 화소 간격으로 갱신된 값인 고체 촬상 장치.
제1항에 있어서,
상기 이미지 센서와 상기 클램프 회로 사이에 설치되고, 상기 화상 신호가 포함하는 결함의 보정 처리를 행하는 보정 회로를 더 포함하는 고체 촬상 장치.
고체 촬상 장치로서,
복수의 유효 화소를 갖는 유효 화소 영역과 복수의 차광 화소를 갖는 차광 화소 영역을 포함하고, 상기 복수의 유효 화소 및 상기 복수의 차광 화소의 출력 신호로부터 화상 신호를 생성하는 이미지 센서와,
상기 유효 화소로부터 상기 차광 화소에의 신호 전하의 과잉을 검출하고, 상기 복수의 차광 화소의 신호로부터 생성되는 파라미터를 사용해서 상기 화상 신호에 대한 흑 레벨의 신호 처리를 실행하는 적어도 하나의 클램프 회로
를 구비하고,
상기 클램프 회로는, 제1 진폭 제한이 공급되는 제1 클램프 회로와, 제2 진폭 제한이 공급되는 제2 클램프 회로를 더 포함하고,
상기 제1 진폭 제한은, 상기 제2 진폭 제한보다 넓고,
상기 클램프 회로는,
상기 차광 화소 영역으로부터 상기 유효 영역을 향하는 방향으로 적산되는 상기 복수의 차광 화소의 신호의 적산값을 사용해서, 상기 신호 전하의 과잉을 검출하고,
상기 신호 전하의 과잉의 검출 결과에 기초하여, 실질적으로 상기 신호 전하의 과잉의 영향이 없는 상기 복수의 차광 화소의 출력 신호로부터 생성된 상기 파라미터를 설정하는 고체 촬상 장치.
제1항에 따른 고체 촬상 장치와,
상기 고체 촬상 장치 상에 피사체로부터의 광을 집광하는 광학 렌즈 유닛을 포함하는 카메라.
제9항에 있어서,
상기 이미지 센서와 상기 클램프 회로 사이에 설치되고, 상기 화상 신호가 포함하는 결함의 보정 처리를 행하는 보정 회로를 더 포함하는 고체 촬상 장치.
제19항에 있어서,
상기 이미지 센서와 상기 클램프 회로 사이에 설치되고, 상기 화상 신호가 포함하는 결함의 보정 처리를 행하는 보정 회로를 더 포함하는 고체 촬상 장치.