KR101450458B1

KR101450458B1 - 전원 장치 및 이를 사용한 시험 장치

Info

Publication number: KR101450458B1
Application number: KR1020130073856A
Authority: KR
Inventors: 타카히코 시미즈; 카츠히코 데가와
Original assignee: 가부시키가이샤 어드밴티스트
Priority date: 2012-06-28
Filing date: 2013-06-26
Publication date: 2014-10-14
Also published as: US9318955B2; CN103513073A; JP2014010009A; JP5438803B2; US20140002036A1; TW201403283A; KR20140004008A; TWI501063B

Abstract

[과제]
부하를 포함하는 계(系)의 변동시에 고속으로 전원 신호를 안정화한다.
[해결수단]
전원 장치(100)는, 전원 라인(4)을 통해 디바이스의 전원 단자에 전원 신호(S_PS)를 공급한다. A/D 컨버터(20)는 디바이스의 전원 단자에 공급되는 전원 신호(S_PS)에 따른 아날로그 관측값(V_M)을 피드백 라인(6)을 통해 받고, 디지털 관측값(D_M)으로 변환한다. 디지털 연산부(30)는 A/D 컨버터(20)로부터의 디지털 관측값(D_M)이 소정의 기준값(Ref)과 일치하도록 조절되는 제어값(D_OUT)을 디지털 연산 처리에 의해 생성한다. D/A 컨버터(40)는 제어값(D_OUT)을 디지털/아날로그 변환하고, 아날로그의 전원 신호(S_PS)를 전원 라인(4)을 통해 디바이스의 전원 단자로 공급한다. 귀환율 산출부(50)는 제어값(D_OUT)과 디지털 관측값(D_M)의 비를 산출한다. 디지털 연산부(30)는 귀환율 산출부(50)가 계산한 비에 근거하여, 그 연산 처리의 내용이 변경가능하도록 구성된다.

Description

전원 장치 및 이를 사용한 시험 장치{POWER SUPPLY APPARATUS AND TESTING APPARATUS USING THE SAME}

본 발명은 디바이스에 전원 전압 또는 전원 전류를 공급하는 전원 장치에 관한 것이다.

시험 장치는 피시험 디바이스(DUT)에 전원 전압 또는 전원 전류(이하, 전원 전압(V_DD이라고 함)을 공급하는 전원 장치를 구비한다. 도 1은 종래 전원 장치를 모식적으로 나타내는 블록도이다. 전원 장치(1100)는 전원 출력부(1026)와 전원 출력부(1026)를 제어하는 주파수 특성 컨트롤러(이하, 컨트롤러라고 함)(1024)를 구비한다. 예컨대, 전원 출력부(1026)는 연산증폭기(버퍼), DC/DC 컨버터나 리니어 레귤레이터 또는 정전류원이고, DUT(1)로 공급해야하는 전원 전압 또는 전원 전류(출력 신호(OUT))를 생성한다.

DUT(1)의 전원 단자의 바로 옆에는 디커플링 커패시터(C1)가 마련되고, 또 전원 장치(1100)의 출력 단자와 DUT(1)의 전원 단자의 사이는 케이블을 통해 접속된다. 전원 장치(1100)의 제어 대상은 전원 출력부(1026)의 출력 신호(OUT)가 아닌, 실제로 DUT(1)의 전원 단자에 인가되는 전원 전압(V_DD)이다. 종래에 있어서 컨트롤러(1024)는 피드백된 관측값(제어 대상)과 소정의 참조값(기준값)의 차분값이 제로가 되도록 제어값을 출력한다. 관측값으로서는, DUT(1)로 공급되는 전원 전압이나 전원 전류 등에 따른 피드백 신호가 예시된다. 예컨대, 도 1에 감산기의 심벌에서 나타나는 회로 요소(1022)는, 오차 증폭기(연산 증폭기)이고, 관측값과 기준값의 오차를 증폭시킨다. 아날로그의 컨트롤러(1024)는 오차가 제로가 되도록 제어값을 생성한다. 전원 출력부(1026)의 상태는 제어값에 따라서 피드백 제어되고, 그 결과, 제어 대상인 전원 전압(V_DD)이 목표값으로 안정화된다. 제어 대상(1010)을 제어할 때 고려해야하는 파라미터는, 기생 파라미터(1030)로서 모식적으로 나타난다. 기생 파라미터(1030)에는 전원 케이블이나 전원 장치(1100) 내부의 기생 저항, 기생 용량, 기생 인덕터 등이 포함된다.

특개평 6-249889호 공보 특개 2012-2666호 공보

종래에는 컨트롤러(1024)가 아날로그 회로를 사용하여 구성되어 있었다. 따라서 그 종합적인 성능은 그것을 구성하는 아날로그 소자의 성능으로 고정적으로 결정된다는 문제가 있다. 즉, 어느 제어 대상(1010) 및 기생 파라미터(1030)를 상정하여 설계된 전원 장치(1100)는, 제어 대상(1010)이나 기생 파라미터(1030)가 설계시의 상정값과는 다른 경우, 설계대로 성능을 발휘할 수 없었다.

또, 종래에는 제어 대상(1010) 및 기생 파라미터(1030)를 그들과 잘 피팅하는 등가 회로를 사용하여 근사(近似)했지만, 이러한 근사에는 높은 정밀도를 기대할 수 없다. 이미 종래에는 컨트톨러(1024)의 피드백 대역을 좁게 설계하고, 본의 아니게 특성을 악화시켜서 회로 동작의 안정화를 도모할 필요가 있었다.

본 발명은 관련된 과제에 비추어 이루어진 것으로, 그 일 양태의 예시적인 목적 중 한 가지는 부하를 포함하는 계(系)의 변동시에 고속으로 전원 신호를 안정화할 수 있는 전원 장치의 제공에 있다.

본 발명의 일 양태는, 전원 라인을 통해 디바이스의 전원 단자로 전원 신호를 공급하는 전원 장치에 관한 것이다. 전원 장치는 디바이스의 전원 단자로 공급되는 전원 신호에 따른 아날로그 관측값을 피드백 라인을 통해 받고, 아날로그 관측값을 아날로그/디지털 변환하여 디지털 관측값을 생성하는 A/D 컨버터와, A/D 컨버터로부터의 디지털 관측값이 소정의 기준값과 일치하도록 조절된 제어값을 디지털 연산 처리에 의해 생성하는 디지털 연산부와, 제어값을 디지털/아날로그 변환하고, 그 결과 얻어지는 아날로그의 전원 신호를 전원 라인을 통해 디바이스의 전원 단자로 공급하는 D/A 컨버터와, 제어값과 디지털 관측값의 비를 산출하는 귀환율 산출부를 구비한다. 디지털 연산부는 귀환율 산출부가 계산한 비에 근거하여, 그 연산 처리의 내용이 변경될 수 있도록 구성된다.

제어값(D_OUT)과 디지털 관측값(D_M)의 사이에는, D_OUT≥D_M의 관계가 성립하고, 그들의 비인 귀환율β=D_M/D_OUT는, 0~1의 범위에서 변동한다. 이 양태에 의하면, 응답 제어부에 의해 귀환율(β)이 작을수록 계(系)의 응답이 빨라지도록 디지털 연산부(30)를 제어하는 것에 의해 전원 신호를 단시간에 목표값으로 수속시킬 수 있고, 및/또는 전원 신호의 변동을 억제할 수 있다.

디지털 연산부는 디지털 관측값과 기준값의 오차를 나타내는 오차 신호를 생성하는 감산기와, 오차 신호에 귀환율 산출부가 계산한 비에 따른 계수를 곱하는 스케일링부와, 스케일링부에서 출력되는 오차 신호에 근거하여 제어값을 생성하는 컨트롤러를 포함해도 좋다.

오차 신호를 스케일링하는 것에 의해, 계(系)의 응답 속도를 변화시킬 수 있다.

디지털 연산부는 감산기에서 출력되는 오차 신호와, 스케일링부에서 출력되는 오차 신호의 일방을 선택하고, 컨트롤러로 출력하는 실렉터(selector)를 더 포함해도 좋다.

이것에 의해, 제어값(D_OUT)과 디지털 관측값(D_M)의 비에 근거하여 계(系)의 응답속도를 변화시키는 상태와 변화시키지 않는 상태를 전환할 수 있다.

귀환율 산출부는 제어값(D_OUT)과 디지털 관측값(D_M)의 비로서,

β=D_M/D_OUT

로 부여되는 귀환율(β)을 산출해도 좋다. 스케일링부는 귀환율(β)에 실질적으로 반비례하도록 계수를 정해도 좋다.

1/β=D_OUT/D_M

로 부여되는 귀환율의 역수(1/β)를 산출해도 좋다. 스케일링부는 귀환율의 역수(1/β)에 실질적으로 비례하도록 계수를 정해도 좋다.

디지털 연산부는 디지털 관측값과 기준값의 오차를 나타내는 오차 신호를 생성하는 감산기와, 오차 신호에 근거하여, 비례 제어, 비례·적분 제어, 비례·적분·미분 제어 중 어느 하나에 의해, 제어값을 생성하는 컨트롤러와, 귀환율 산출부가 계산된 비에 근거하여, 컨트롤러의 비례 계수, 적분 계수, 미분 계수 중 적어도 한 가지를 변화시키는 계수 제어부를 포함해도 좋다.

컨트롤러의 계수를 변화시키는 것에 의해, 계(系)의 응답 속도를 변화시킬 수 있다.

디지털 연산부는 그 연산 처리의 내용을 고정하는 제 1 모드와 그 연산 처리의 내용을 귀환율 산출부가 계산된 비에 따라서 제어하는 제 2 모드가 전환할 수 있도록 구성되어도 좋다.

예컨대, 전원 장치를 반도체 시험 장치로 사용하는 경우, 사전에 계(系)의 변동을 예측할 수 있다. 이 경우에, 계(系)의 변동에 앞서 제 2 모드로 전환하는 것에 의해, 전원 신호를 안정화할 수 있다.

디지털 연산부는,

(1) 전원 신호(S_PS)의 스타트 업(전원 온)

(2) 검출 저항(R_S)의 저항값의 전환

(3) 부하 임피던스의 변동

(4) 전원 전압(V_DD)의 목표값의 변경

(5) 전원 전류(I_DD)의 목표값의 변경

중 적어도 하나의 이벤트의 발생에 앞서, 제 2 모드를 선택해도 좋다.

아날로그 관측값은 전원 단자로 공급되는 전압을 나타내도 좋다.

아날로그 관측값은 전원 라인을 통해 전원 단자로 공급되는 전류를 나타내도 좋다. 전원 장치는 전원 라인 상에 마련된 검출 저항과 검출 저항의 양단 간의 전압에 따른 아날로그 관측값을 생성하는 센스 증폭기를 더 구비해도 좋다.

아날로그 관측값은 전원 단자로 공급되는 전압과 전원 라인을 통해 전원 단자로 공급되는 전류 중, 선택된 일방을 나타내도 좋다.

본 발명의 다른 양태는, 시험 장치에 관한 것이다. 시험 장치는, 피시험 디바이스에 대해 전원 신호를 공급하는 상술의 전원 장치를 구비한다.

이 양태에 의하면, 전원의 영향을 억제하면서 피시험 디바이스의 양부(良否)나 불량 개소를 판정할 수 있다.

또한, 이와 같은 구성 요소의 임의의 조합이나 본 발명의 구성 요소나 표현을 방법, 장치, 시스템 등의 사이에서 상호 치환한 것도 또한 본 발명의 양태로서 유효하다.

본 발명의 일 양태에 의하면, 부하를 포함하는 계(系)의 변동시에 전원 신호를 고속으로 안정화할 수 있다.

도 1은 종래의 전원 장치를 모식적으로 도시하는 블록도이다.
도 2는 실시형태에 관한 전원 장치를 구비하는 시험 장치를 도시하는 블록도이다.
도 3은 디지털 연산부의 구성예를 도시하는 회로도이다.
도 4의 도 4(a), (b)는, 귀환율(β)과 계수(K)의 관계의 구체예를 도시하는 도면이다.
도 5는 도 2의 전원 장치의 동작 순서를 도시하는 플로 차트이다.
도 6의 도 6(a), (b)는, 도 2의 전원 장치의 전류 공급 모드의 스타트 업일 때의 전류(I_DD)(D_M _{_I})를 도시하는 파형도이다.
도 7의 도 7(a), (b)는 도 2의 전원 장치의 전류 공급 모드의 스타트 업일 때의 전류(I_DD)(D_M _{_I})를 나타내는 파형도이다.
도 8은 제 1의 변형예에 관한 디지털 연산부의 구성을 도시하는 도면이다.

이하, 본 발명을 적합한 실시형태를 근거로 도면을 참조하면서 설명한다. 각 도면에 나와 있는 동일 또는 동등한 구성 요소, 부재, 처리에는, 동일한 부호를 붙이는 것으로 하고, 적당히 중복된 설명은 생략한다. 또, 실시형태는 발명을 한정하는 것이 아닌 예시이며, 실시형태로 기술되는 모든 특징이나 그 조합은 반드시 발명의 본질적인 것이라고 할 수 없다.

본 발명에 있어서, "부재(A)가 부재(B)와 접속된 상태"란, 부재(A)와 부재(B)가 물리적으로 직접적으로 접속되는 경우 외에, 부재(A)와 부재(B)가 그들의 전기적인 접속 상태에 실질적인 영향을 미치지 않는, 또는 그들의 결합에 의해 상주하는 기능이나 효과를 손상시키지 않는 그 밖의 부재를 통해 간접적으로 접속되는 경우도 포함한다.

마찬가지로, "부재(C)가 부재(A)와 부재(B)의 사이에 마련된 상태"란, 부재(A)와 부재(C) 또는 부재(B)와 부재(C)가 직접적으로 접속되는 경우 외에, 그들의 전기적인 접속 상태에 실질적인 영향을 미치지 않는, 또는 그들의 결합에 의해 상주하는 기능이나 효과를 손상시키지 않는 그 밖의 부재를 통해 간접적으로 접속되는 경우도 포함한다.

도 2는, 실시형태에 관한 전원 장치(100)를 구비하는 시험 장치(2)를 도시하는 블록도이다. 시험 장치(2)는 DUT(1)에 신호를 부여하고, DUT(1)로부터의 신호를 기대값과 비교하여 DUT(1)의 양부나 불량 개소를 판정한다.

시험 장치(2)는, 드라이버(DR), 비교기(타이밍 비교기)(Comparator, CP), 전원 장치(100) 등을 구비한다. 드라이버(DR)는 DUT(1)에 대해 테스트 패턴 신호를 출력한다. 이 테스트 패턴 신호는 도시하지 않는 타이밍 발생기(TG), 패턴 발생기(PG) 및 파형 정형기(FC)(Format Controller) 등에 의해 생성되고, 드라이버(DR)에 입력된다. DUT(1)가 출력하는 신호는 비교기(CP)에 입력된다. 비교기(CP)는 DUT(1)로부터의 신호를 소정의 역치(threshold)와 비교하고, 비교 결과를 적절한 타이밍에서 래치(latch)한다. 비교기(CP)의 출력은 그 기대값과 비교된다. 이상이 시험 장치(2)의 개요이다.

전원 장치(100)는, DUT(1)에 대한 전원 신호(S_PS)를 생성하고, 전원 케이블(전원 라인)(4) 등을 통해 DUT(1)의 전원 단자(P1)로 공급한다.

본 실시형태에 관한 전원 장치(100)는, DUT(1)에 공급되는 전원 신호(S_PS)의 전압값(V_DD)을 일정하게 지키는 전압 공급(VS) 모드와, 전원 신호의 전류량(I_DD)을 일정하게 지키는 전류 공급(IS) 모드가 전환될 수 있도록 구성된다.

일반적인 전원 장치는 부하가 급격하게 변동되면, 피드백에 의한 전원 신호의 제어가 추종할 수 없게 되고, 출력 신호가 목표값에서 일탈한다. 시험 장치(2)에 있어서 전원 장치의 출력 신호가 변동되면, DUT(1)가 출력하는 신호에 영향을 미치게 된다. 즉, 비교기(CP)에 의해 판정된 불량(Fail)이 DUT(1) 자체에 기인하는 것인지, 전원 장치에 기인하는 것인지를 구별할 수 없게 된다.

특히 시험 공정에서 DUT(1)의 부하 변동은 DUT(1)가 출하된 후에 세트(전자 기기)에 탑재된 상태에서의 부하 변동보다도 크다. 이러한 사정에서 시험 장치(2)에 탑재되는 전원 장치(100)에는, 부하 변동에 대한 추종성이 엄격하게 요구된다. 이하에는, 시험 장치(2)에 적합하게 이용할 수 있는 전원 장치(100)의 구성을 설명한다.

전원 장치(100)는, A/D 컨버터(20), 디지털 연산부(30), D/A 컨버터(40), 버퍼 증폭기(42), 검출 저항(R_S), 센스 증폭기(44), 귀환율 산출부(50)를 구비한다.

A/D 컨버터(20)는, DUT(1)의 전원 단자(P1)로 공급되는 전원 신호(S_PS)에 따른 아날로그 관측값(V_M)을 피드백 라인(6)을 통해 받고, 그것을 아날로그/디지털 변환하여 디지털 관측값(D_M)을 생성한다.

보다 구체적으로는, 전압 공급 모드에서 A/D 컨버터(20)는, DUT(1)로 공급되는 전원 전압(V_DD)을 나타내는 아날로그 관측값(V_{M_V})을 아날로그/디지털 변환하고, 디지털 관측값(D_M _{_V})을 생성한다. 아날로그 관측값(V_{M_V})은, DUT(1)로 공급되는 전원 전압(V_DD) 자체이어도 좋고, 전원 전압(V_DD)을 분압에 의해 강압한 전압이어도 좋다.

전류 공급 모드에 있어서, A/D 컨버터(20)는 DUT(1)로 공급되는 전원 전류(I_DD)를 나타내는 아날로그 관측값(V_{M_V})을 아날로그/디지털 변환하고, 디지털 관측값(D_{M_V})을 생성한다. 예컨대, 전원 라인(4)의 경로 상에는 검출 저항(R_S)이 마련된다. 검출 저항(R_S)에는 전원 전류(I_DD)에 비례하는 전압 강하가 생긴다. 센스 증폭기(44)는 검출 저항(R_S)의 전압 강하를 증폭시키고, 아날로그 관측값(V_{M_V})을 생성한다. 검출 저항(R_S)은, 전압 전류(I_DD)의 전류 범위에 따라 저항값이 전환할 수 있는 가변 저항이다.

A/D 컨버터(20)는 아날로그 관측값(V_M _{_V},V_M _{_I}) 각각을 디지털 관측값으로 변환하는 전류용 A/D 컨버터(22) 및 전압용 A/D 컨버터(24)를 포함한다. 또한, 전류 공급 모드와 전압 공급 모드에 있어서, 한가지의 A/D 컨버터를 시분할로 공유해도 좋다.

디지털 연산부(30)는, 디지털 연산 처리에 의해 디지털의 제어값(D_OUT)을 생성한다. 디지털 제어값(D_OUT)은, A/D 컨버터(20)로부터의 디지털 관측값(D_M)이 소정의 기준값(Ref)과 일치하도록 조절된다. 예컨대, 디지털 연산부(30)는 CPU(Central Processing Unit), DSP(Digital Signal Processoor) 또는 FPGA(Field Programmable Gate Array) 등으로 구성할 수 있다.

디지털 연산부(30)는 그 연산 처리의 내용, 바꾸어 말하면 제어 특성이 변경 가능하도록 구성된다. 본 명세서에서 연산 처리의 내용의 제어를 응답 속도 제어라고도 칭한다. 예컨대, 디지털 연산부(30)는 디지털 관측값(D_M)과 기준값(Ref)의 차분(오차)에 근거하여, PID(비례, 적분, 미분) 제어를 진행해도 좋다. 이 경우, 연산 처리의 내용의 변경은 PID 제어에 있어서 각종 파라미터(예컨대 이득, 필터의 차수나 컷오프(cutoff) 주파수)의 변경 또는 연산식의 변경이어도 좋다. 또는 디지털 연산부(30)는 PID 제어 대신에, P 제어, PI 제어, PD 제어 중 어느 하나를 진행해도 좋다.

보다 구체적으로는, 디지털 연산부(30)는 감산기(32)와 컨트롤러(34)를 포함한다.

감산기(32)는, 디지털 관측값(D_M)과 기준값(Ref)의 오차를 나타내는 오차 신호(S_ERR)를 생성한다. 컨트롤러(34)는 오차 신호(S_ERR)에 근거하여, (1) 비례(P) 제어, (2) 비례·적분(PI) 제어, (3) 비례·적분·미분(PID) 제어 중 어느 하나에 의해, 제어값(D_OUT)을 생성한다.

D/A 컨버터(40)는 제어값(D_OUT)을 디지털/아날로그 변환하고, 그 결과 얻을 수 있는 아날로그 전압(V_OUT)을 전원 신호(S_PS)로서 전원 라인(4)을 통해 피시험 디바이스(1)의 전원 단자(P1)로 공급한다. D/A 컨버터(40)의 후단에는 출력 임피던스가 낮은 버퍼 증폭기(42)가 마련된다.

귀환율 산출부(50)는 제어값(D_OUT)과 디지털 관측값(D_M)의 비인 귀환율(β) 또는 그 역수를 산출한다.

전압 공급 모드에서 귀환율(β_V)은,

β_V=D_M _{_V}/D_OUT … (1a)

로 부여된다. 또, 전류 공급 모드에서 귀환율(β_I)은,

β_I=D_M _{_I}/D_OUT … (1b)

로 부여된다.

디지털 연산부(30)는 귀환율(β_V, β_I)(또는 그 역수)에 근거하여 그 연산 처리의 내용이 변경가능하도록 구성된다. 연산 처리의 내용이란, 제어값(D_OUT)을 생성할 때 사용하는 파라미터나 연산 방법 등을 포함한다. 구체적으로는 디지털 연산부(30)는 귀환율(β)이 작을수록 응답 속도가 높아지고, 귀환율(β)이 클수록 응답 속도가 저하하도록 연산 처리의 내용을 변경한다. 별도의 관점에서 말하면, 귀환율(β)에 따라서 디지털 연산부(30)의 주파수 특성이 변화한다.

도 3은 디지털 연산부(30)의 구성예를 나타내는 회로도이다.

디지털 연산부(30)는 감산기(32), 컨트롤러(34)에 더해 스케일링부(36), 실렉터(38), 모드 제어부(39)를 포함한다.

스케일링부(36)는 오차 신호(S_ERR)에 귀환율(β)에 따른 계수(K)를 곱한다. 계수(K)는 귀환율(β)을 인수로 하는 함수 f(β)로서 정의해도 좋다.

가장 간단하게는, 계수(K)가 귀환율(β)에 실질적으로 반비례해도 좋다. 즉, 계수(K)는 귀환율(β)의 역수에 비례하도록 식(2a), (2b)에 따라 결정되어도 좋다. 다만, av, a_I는 정수이다.

K_V=a_V/β_V … (2a)

K_I=a_I/β_I … (2b)

도 4(a), (b)는 귀환율(β)과 계수(K)의 관계의 구체예를 도시하는 도면이다. 도 4(a)에서는, K는 β에 반비례한다. 이 경우, 제산(나눗셈) 연산이 필요해지기 때문에, 계수(K)를 계산하기 위한 제산기가 필요하게 된다. 도 4(b)에는 β의 범위에 따라서 이산적인 계수(K)가 선택된다. 이 경우, 테이블 참조에 의해 계수(K)를 설정하거나 비트 시프트에 의해 계수(K)를 계산할 수 있기 때문에, 제산기가 불필요하게 된다.

변형예에 있어서, 귀환율 산출부(50)는 식(3a), (3b)에 따라서 귀환율의 역수(1/β)를 계산해도 좋다.

1/β_V=D_OUT/D_M _{_V} … (3a)

1/β_I=D_OUT/D_M _{_I} … (3b)

이 경우, 스케일링부(36)는 귀환율 산출부(50)에 의해 산출된 귀환율의 역수1/β에 근거하여, 보다 구체적으로는 역수 1/β에 계수(a)를 곱하는 것에 의해 계수(K)를 계산해도 좋다. 이 경우, 계수(K)를 계산하기 위한 제산기를 승산기로 바꿀 수 있고, 하드웨어 리소스를 절약할 수 있다.

또한, 계수(K)는 반드시 귀환율(β)에 반비례할 필요 없이, 시뮬레이션 또는 실측에 근거하여, 계(系)의 제어량인 전원 신호(S_PS)의 변동이 작아지도록 결정하면 좋다.

실렉터(38)는 감산기(32)로부터의 오차 신호(S_ERR)와 스케일링부(36)로부터의 오차 신호(S_ERR)를 받고, 제 1 모드에서 전자를 제 2 모드에서 후자를 선택한다. 모드 제어부(39)는 제 1 모드와 제 2 모드를 제어한다. 예컨대, 모드 제어부(39)는 DUT(1) 및 전원 장치(100)를 포함하는 계(系) 전체가 안정하고 있는 통상 상태에 있어서는, 제 1 모드를 선택한다. 모드 제어부(39)는 전원 장치(100)의 응답 속도를 높여야 하고 이벤트의 발생에 앞서 제 2 모드를 선택한다. 모드 제어부(39)는 제 2 모드를 선택한 후, 계(系)가 안정되면 제 1 모드를 선택한다.

응답 속도를 높여야 하는 이벤트로서 이하가 예시된다.

(1) 전원 신호(S_PS)의 스타트 업(전원 온)

(2) 검출 저항(R_S)의 저항값의 전환

(3) 부하 임피던스의 변동

(4) 전원 전압(V_DD)의 목표값의 변경

(5) 전원 전류(I_DD)의 목표값의 변경

이상 전원 장치(100)의 구성이다. 이어서 그 동작을 설명한다.

도 5는 도 2의 전원 장치(100)의 동작 시퀀스를 나타내는 플로 차트이다. 제 1 모드(φ1)에는 이하의 동작이 반복된다.

·A/D 컨버터(20)에 의한 디지털 관측값(D_M)의 취득(S100)

·디지털 연산부(30)에 의한 오차 신호(S_ERR)의 생성(S102)

·컨트롤러(34)에 의한 제어값(D_OUT)의 생성(S104)

·D/A 컨버터(40)에 의한 아날로그 전압(V_OUT)의 생성(S106)

제 2 모드(φ2)에는 이하의 동작이 반복된다.

·A/D 컨버터(20)에 의한 디지털 관측값(D_M)의 취득(S200)

·디지털 연산부(30)에 의한 오차 신호(S_ERR)의 생성(S202)

·귀환율 산출부(50)에 의한 귀환율(β)의 산출(S204)

·디지털 연산부(30)에 의한 응답 속도 제어(S206)

·컨트롤러(34)에 의한 제어값(D_OUT)의 생성(S208)

·D/A 컨버터(40)에 의한 아날로그 전압(V_OUT)의 생성(S210)

모드 제어부(39)는 계(系)의 상태에 따라서 제 1 모드(φ1)와 제 2 모드(φ2)를 전환한다. 구체적으로는 상술 중 어느 하나의 이벤트 생길 때, 그것에 앞서 제 2 모드(φ2)로 전환하고(S300), 계(系)가 안정화되면 제 1 모드(φ1)로 되돌아간다(S302).

도 6(a), (b)는 도 2의 전원 장치(100)의 전류 공급 모드의 스타트 업일 때의 전류(I_DD)(D_M _{_I})를 나타내는 파형도이다. 세로축은 목표값(Ref)에 대한 비을 나타내고 있다. 도 6(a)은, 제 1 모드(φ1)를 선택하고 디지털 연산부(30)의 응답 속도 제어를 진행하지 않는 경우의 동작을, 도 6(b)는 제 2 모드(φ2)를 선택하고 디지털 연산부(30)의 응답 속도의 제어를 진행했을 때의 동작을 나타낸다. DUT(1)의 임피던스는 0Ω이다.

도 6(a)에 도시하는 바와 같이, 디지털 연산부(30)의 응답 속도 제어를 진행하지 않는 경우, 디지털 관측값(D_{M_I})이 목표값(Ref)의 99%에 이르는데 필요한 정정 시간은, 66㎲이다. 이것에 대해, 귀환율(β)에 근거하여 디지털 연산부(30)의 응답 속도 제어를 진행한 경우, 도 6(b)에 도시하는 바와 같이 정정 시간은 60㎲으로 단축할 수 있다.

이 결과는 부하 임피던스가 커졌을 때에 보다 현저하게 된다. 도 7(a), (b)는 도 2의 전원 장치(100)의 전류 공급 모드의 스타트 업일 때의 전류(I_DD)(D_M _{_I})를 나타내는 파형도이다. DUT(1)의 임피던스는 64㏀이다.

도 7(a)에 도시하는 바와 같이, 디지털 연산부(30)의 응답 속도 제어를 진행하지 않는 경우, 디지털 관측값(D_{M_I})이 목표값(Ref)의 99%에 이르는데 필요한 정정 시간은, 4.7㎳이다. 이것에 대해, 귀환율(β)에 근거하여 디지털 연산부(30)의 응답 속도 제어를 진행하는 경우, 도 7(b)에 도시하는 바와 같이 정정 시간은 60㎲로 단축할 수 있다.

이와 같이, 실시형태에 관한 전원 장치(100)에 의하면, 귀환율(β) 또는 그 역수(1/β)를 계산하는 것에 의해 부하의 상태를 추정하고, 그 결과에 근거하여 디지털 연산부(30)의 응답 속도를 제어하는 것에 의해 전원 신호(S_PS)를 단시간에 목표값으로 수속시킬 수 있다.

또, 도 6(a) 및 도 7(a)에 도시하는 바와 같이, 디지털 연산부(30)의 응답 속도 제어를 진행하지 않는 경우, 정정 시간은 DUT(1)의 임피던스에 따라 변화한다. 이것에 대해, 디지털 연산부(30)의 응답 속도 제어를 진행하는 것에 의해 정정 시간을 DUT(1)의 임피던스의 값 등의 계(系)의 상태에도 불구하고 일정하게 지킬 수 있다.

도 6(a), (b) 및 도 7(a), (b)에는, 전류 공급 모드에 대해 설명했지만, 전압 공급 모드에 대해서도 동일한 효과를 얻을 수 있다.

이상, 본 발명에 대해서 실시형태를 바탕으로 설명했다. 이 실시형태는 예시이며, 그들의 각 구성 요소나 각 처리 프로세스, 그들의 조합에는 여러 가지 변형예가 존재할 수 있다. 이하, 이러한 변형예에 대해 설명한다.

(변형예 1)

도 8은 제 1의 변형예에 관한 디지털 연산부(30a)의 구성을 나타내는 도이다.

디지털 연산부(30a)의 컨트롤러(34a)는, PID 컨트롤러이다. 승산기(60)는 오차 신호(S_ERR)에 비례 계수(K_P)를 곱한다. 적분기(62)는 오차 신호(S_ERR)를 적분한다. 승산기(64)는 적분기(62)의 출력에 적분 계수(K_I)를 곱한다. 미분기(66)는 오차 신호(S_ERR)를 미분한다. 승산기(68)는 미분기(66)의 출력에 미분 계수(K_D)를 곱한다. 가산기(70)는 승산기(60, 64, 68)의 출력을 가산하고, 제어값(D_OUT)을 생성한다.

이 구성에 있어서도, 컨트롤러(34a)의 승산기(60, 64, 68)는 귀환율(β)(또는 그 역수)에 근거하여, 비례 계수(K_P), 적분 계수(K_I), 미분 계수(K_D)의 적어도 한 가지를 변화시킨다. 계수는 연산 처리에 의해 산출해도 좋고, 사전에 정해진 테이블을 참조해도 좋다.

본 변형예에 있어서도, 실시형태와 동일한 효과를 얻을 수 있다. 또한, 계수(K_P, K_I, K_D)에 다른 β 의존성을 지니게 할 수 있기 때문에, 실시형태에 관한 디지털 연산부(30)와 비교하여 보다 최적의 제어를 할 수 있게 된다.

(변형예 2)

도 8의 디지털 연산부(30a)는, β에 따른 연산 처리의 내용의 제어로서 PID, P, PI, PD 등의 제어 방식 자체를 전환해도 좋다.

(변형예 3)

실시형태에는 전압 공급 모드와 전류 공급 모드가 전환되는 전원 장치(100)에 대해 설명했지만, 전압 공급 모드만으로 또는 전류 공급 모드만으로 동작할 수 있는 전원 장치에도 본 발명은 적용할 수 있다.

(변형예 4)

실시형태에는 제 1 모드와 제 2 모드를 전환할 수 있게 하고, 계(系)에 변동을 가져오는 소정의 이벤트의 발생시에 제 2 모드를 선택할 경우를 설명했지만, 항상 제 2 모드에서 동작시켜도 좋다.

실시형태를 바탕으로 본 발명을 설명했지만, 실시형태는 본 발명의 원리, 응용을 나타내는 것에 지나지 않고, 실시형태에는 청구 범위에 규정된 본 발명의 사상을 벗어나지 않는 범위에 있어서, 많은 변형예나 배치의 변경이 인정된다.

1: DUT
2: 시험 장치
4: 전원 라인
6: 피드백 라인
DR: 드라이버
CP: 비교기
100: 전원 장치
10: 제어 대상
20: A/D 컨버터
22: 전류용 A/D 컨버터
24: 전압용 A/D 컨버터
30: 디지털 연산부
32: 감산기
34: 컨트롤러
36: 스케일링부
38: 실렉터
39: 모드 제어부
40: D/A 컨버터
42: 버퍼 증폭기
44: 센스 증폭기
R_S: 검출 저항
50: 귀환율 산출부
S_PS: 전원 신호
D_OUT: 제어값
V_M: 아날로그 관측값
D_M: 디지털 관측값
S_ERR: 오차 신호

Claims

전원 라인을 통해 디바이스의 전원 단자로 전원 신호를 공급하는 전원 장치로,
상기 디바이스의 상기 전원 단자에 공급되는 상기 전원 신호에 따른 아날로그 관측값을 피드백 라인을 통해 받고, 상기 아날로그 관측값을 아날로그/디지털 변환하여 디지털 관측값을 생성하는 A/D 컨버터와,
상기 A/D 컨버터로부터의 상기 디지털 관측값이 소정의 기준값과 일치하도록 조절되는 제어값을 디지털 연산 처리에 의해 생성하는 디지털 연산부와,
상기 제어값을 디지털/아날로그 변환하고, 그 결과로 얻어지는 아날로그의 전원 신호를 상기 전원 라인을 통해 상기 디바이스의 전원 단자로 공급하는 D/A 컨버터와,
상기 제어값과 상기 디지털 관측값의 비를 산출하는 귀환율 산출부를 구비하고,
상기 디지털 연산부는 상기 귀환율 산출부가 계산한 비에 근거하여, 그 연산 처리의 내용이 변경가능하게 구성되는 것을 특징으로 하는 전원 장치.
제 1항에 있어서,
상기 디지털 연산부는,
상기 디지털 관측값과 상기 기준값의 오차를 나타내는 오차 신호를 생성하는 감산기와,
상기 오차 신호에 상기 귀환율 산출부가 계산한 비에 따른 계수를 곱하는 스케일링부와,
상기 스케일링부에서 출력되는 상기 오차 신호에 근거하여 상기 제어값을 생성하는 컨트롤러를 포함하는 것을 특징으로 하는 전원 장치.
제 2항에 있어서,
상기 디지털 연산부는,
상기 감산기에서 출력되는 오차 신호와 상기 스케일링부에서 출력되는 오차 신호의 일방을 선택하고, 상기 컨트롤러에 출력하는 실렉터를 더 포함하는 것을 특징으로 하는 전원 장치.
제 2항 또는 제 3항에 있어서,
상기 귀환율 산출부는, 상기 제어값(D_OUT)과 상기 디지털 관측값(D_M)의 비로서,
β=D_M/D_OUT
로 부여되는 귀환율(β)을 산출하고,
상기 스케일링부는 상기 귀환율(β)에 실질적으로 반비례하도록 상기 계수를 정하는 것을 특징으로 하는 전원 장치.
제 2항 또는 제 3항에 있어서,
상기 귀환율 산출부는 상기 제어값(D_OUT)과 상기 디지털 관측값(D_M)의 비로서,
1/β= D_OUT/D_M
로 부여되는 귀환율의 역수(1/β)에 실질적으로 비례하도록 상기 계수를 정하는 것을 특징으로 하는 전원 장치.
제 1항에 있어서,
상기 디지털 연산부는,
상기 디지털 관측값과 상기 기준값의 오차를 나타내는 오차 신호를 생성하는 감산기와,
상기 오차 신호에 근거하여, 비례 제어, 비례·적분 제어, 비례·적분·미분 제어 중 어느 하나에 의해, 상기 제어값을 생성하는 컨트롤러와,
상기 귀환율 산출부가 계산한 비에 근거하여, 상기 컨트롤러의 비례 계수,적분 계수, 미분 계수의 적어도 하나를 변화시키는 계수 제어부를 포함하는 것을 특징으로 하는 전원 장치.
제 1항 내지 제 3항의 중 어느 한 항에 있어서,
상기 디지털 연산부는, 그 연산 처리의 내용을 고정하는 제 1 모드와, 그 연산 처리의 내용을 상기 귀환율 산출부가 계산한 비에 따라서 제어하는 제 2 모드가 전환가능하게 구성되는 것을 특징으로 하는 전원 장치.
제 7항에 있어서,
상기 디지털 연산부는,
(1) 전원 신호(S_PS)의 스타트 업(전원 온)
(2) 검출 저항(R_S)의 저항값의 전환
(3) 부하 임피던스의 변동
(4) 전원 전압(V_DD)의 목표값의 변경
(5) 전원 전류(I_DD)의 목표값의 변경
중 적어도 하나의 이벤트의 발생에 앞서, 상기 제 2 모드를 선택하는 것을 특징으로 하는 전원 장치.
제 1항 내지 제 3항 중 어느 한 항에 있어서,
상기 아날로그 관측값은 상기 전원 단자에 공급되는 전압을 나타내는 것을 특징으로 하는 전원 장치.
제 1항 내지 제 3항 중 어느 한 항에 있어서,
상기 아날로그 관측값은 상기 전원 라인을 통해 상기 전원 단자에 공급되는 전류를 나타내고,
상기 전원 라인상에 마련된 검출 저항과,
상기 검출 저항의 양단간의 전압에 따라 상기 아날로그 관측값을 생성하는 센스 증폭기를 더 구비하는 것을 특징으로 하는 전원 장치.
제 1항 내지 제 3항 중 어느 한 항에 있어서,
상기 아날로그 관측값은 상기 전원 단자에 공급되는 전압과, 상기 전원 라인을 통해 상기 전원 단자에 공급되는 전류 중, 선택된 일방을 나타내는 것을 특징으로 하는 전원 장치.
피시험 디바이스에 대해 전원을 공급하는 제 1항 내지 제 3항 중 어느 한 항에 기재된 전원 장치를 구비하는 것을 특징으로 하는 시험장치.