KR101792874B1 - Ｈｖｄｃ 시스템의 이중화 제어장치 및 제어방법 - Google Patents

Ｈｖｄｃ 시스템의 이중화 제어장치 및 제어방법 Download PDF

Info

Publication number
KR101792874B1
KR101792874B1 KR1020150190328A KR20150190328A KR101792874B1 KR 101792874 B1 KR101792874 B1 KR 101792874B1 KR 1020150190328 A KR1020150190328 A KR 1020150190328A KR 20150190328 A KR20150190328 A KR 20150190328A KR 101792874 B1 KR101792874 B1 KR 101792874B1
Authority
KR
South Korea
Prior art keywords
controller
control
buffer
error value
deviation
Prior art date
Application number
KR1020150190328A
Other languages
English (en)
Other versions
KR20170079587A (ko
Inventor
오성민
Original Assignee
주식회사 효성
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 효성 filed Critical 주식회사 효성
Priority to KR1020150190328A priority Critical patent/KR101792874B1/ko
Priority to PCT/KR2016/006635 priority patent/WO2017115950A1/ko
Priority to EP16881903.5A priority patent/EP3399617A4/en
Priority to US16/067,516 priority patent/US10505368B2/en
Publication of KR20170079587A publication Critical patent/KR20170079587A/ko
Application granted granted Critical
Publication of KR101792874B1 publication Critical patent/KR101792874B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/36—Arrangements for transfer of electric power between ac networks via a high-tension dc link
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/60—Arrangements for transfer of electric power between AC networks or generators via a high voltage DC link [HVCD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Feedback Control In General (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

본 발명은 고전압 직류송전(HVDC) 시스템의 이중화 제어장치에서 적분제어기의 오차값을 상호 간에 공유하도록 하여 두 제어기 간의 제어값의 오차발생을 방지하도록 하는 HVDC 시스템의 이중화 제어장치 및 제어방법을 제공한다.
본 발명에 따른 HVDC 시스템의 이중화 제어장치는, 이중화로 운영되는 제1제어기 및 제2제어기를 포함하고, 상기 제1제어기 및 제2제어기 각각은, 목표값과 제어값의 편차를 연산하는 편차연산부; 상기 편차에 대한 비례제어 및 적분제어를 수행하는 PI제어기; 자신의 상기 PI제어기에서의 적분제어에 대한 오차값을 저장하는 제1버퍼; 및 상대편 제어기의 PI제어기에서의 적분제어에 대한 오차값을 저장하는 제2버퍼; 를 포함하며, 상기 제1제어기의 PI제어기는 상기 제1제어기의 제1버퍼에 저장된 오차값을 이용하여 상기 편차에 대한 비례제어 및 적분제어를 수행하고 상기 제2제어기의 PI제어기는 상기 제2제어기의 제2버퍼에 저장된 오차값을 이용하여 상기 편차에 대한 비례제어 및 적분제어를 수행한다.

Description

ＨＶＤＣ 시스템의 이중화 제어장치 및 제어방법{Dual control apparatus and method for HVDC system}
본 발명은 고전압 직류송전(HVDC) 시스템의 이중화 제어장치 및 제어방법에 관한 것으로서, 특히 HVDC 시스템의 이중화 제어장치에서 적분제어기의 오차값을 상호 간에 공유하도록 하여 두 제어기 간의 제어값의 오차발생을 방지하도록 하는 HVDC 시스템의 이중화 제어장치 및 제어방법에 관한 것이다.
고전압 직류송전(High Voltage Direct Current: HVDC) 시스템은 발전소에서 생산된 교류전력을 직류로 변환시켜 송전한 이후, 수전점에서 교류로 재변환시켜 전력을 공급하는 방식이다. 이러한 HVDC 시스템은 교류 송전방식의 장점인 전압 승압을 통한 효율적이며 경제적인 전력 전송을 가능하게 하고, 교류 송전의 여러 가지 단점을 극복할 수 있는 송전 방식이다. 최근 HVDC 시스템은 해저 케이블 송전, 대용량 장거리 송전, 교류 계통 간 연계 등에 적용되고 있다.
이러한 HVDC 시스템은 다양한 방식의 제어장치에 의해 제어된다. 특히 최근에는 비례적분(PI:Proportional Integral) 제어방식을 사용하여 제어신호를 출력하는 제어장치가 소개되고 있다. 이러한 비례적분 제어방식의 제어장치에서는 비례제어기(P)와 적분제어기(I)의 조합을 통해 비례제어기에서 발생되는 목표값과 제어량 간의 잔류편차를 적분제어기에서 없애도록 하여 정교한 제어신호를 출력하게 된다.
한편, HVDC 시스템은 안정적인 운전이 매우 중요하므로 HVDC 시스템의 제어장치 등의 관련 설비는 이중화로 구성되어 운용하는 것이 필수적이다. 일반적으로 HVDC 시스템에서 가장 많이 사용하는 이중화 제어기의 방식은 액티브(active)/스탠바이(stand-by) 방식이다. 이는 동작중인 액티브 제어기가 비정상적일 때 대기상태인 스탠바이 제어기로 절체되어 동작하게 되는데, 이 경우 제어기의 절체를 위한 일정시간이 소요되는 문제점이 있다.
이러한 문제점을 해결하기 위해 최근에 HVDC 시스템의 이중화 제어기는 액티브/액티브 방식으로 운영된다. 액티브/액티브 방식은 이중화된 두 개의 제어기가 동시에 운전되며 제1 제어기에 의해 HVDC 시스템이 제어되는 중에 다른 제2 제어기도 언제든 절체되어 제어를 수행할 수 있도록 제1 제어기와 동일한 동작을 동시에 수행하도록 한다.
그런데, 비례적분 제어방식을 사용하는 HVDC 시스템의 이중화 제어기에서는 다음과 같은 문제점이 발생된다. 즉, 제1 제어기의 비례적분 연산에 따른 제어신호에 의해 HVDC 시스템이 운영될 때 다른 제2 제어기도 이와 동일한 비례적분 연산을 수행하여 제어신호를 출력한다. 이때, 동일한 목표값이 제1 제어기와 제2 제어기에 동시에 입력되더라도 실제 운전시에는 여러 가지 환경적, 전기적 요인에 의해 적분제어기의 에러(error) 적분값이 과도하게 누적되는 현상이 발생되어 제어값이 발산하는 현상이 발생하게 된다. 이러한 상태에서 제어기의 절체가 이루어지면 제어값의 발산에 따라 HVDC 시스템이 오동작하게 되는 문제점이 있다.
대한민국 공개특허공보 제10-2013-0115776호
본 발명은 종래기술의 문제점을 해결하기 위한 것으로서, 비례적분(PI) 제어방식의 HVDC 시스템 이중화 제어장치에서 적분제어기의 적분값을 상호 간에 공유하도록 하여 이중화 제어장치 간 제어신호의 오차발생을 방지하도록 하는 HVDC 시스템의 이중화 제어장치 및 제어장법을 제공하는데 그 목적이 있다.
본 발명의 실시 예에 따른 HVDC 시스템의 이중화 제어장치는, 이중화로 운영되는 제1제어기 및 제2제어기를 포함하고, 상기 제1제어기 및 제2제어기 각각은, 목표값과 제어값의 편차를 연산하는 편차연산부; 상기 편차에 대한 비례제어 및 적분제어를 수행하는 PI제어기; 자신의 상기 PI제어기에서의 적분제어에 대한 오차값을 저장하는 제1버퍼; 및 상대편 제어기의 PI제어기에서의 적분제어에 대한 오차값을 저장하는 제2버퍼; 를 포함하며, 상기 제1제어기의 PI제어기는 상기 제1제어기의 제1버퍼에 저장된 오차값을 이용하여 상기 편차에 대한 비례제어 및 적분제어를 수행하고 상기 제2제어기의 PI제어기는 상기 제2제어기의 제2버퍼에 저장된 오차값을 이용하여 상기 편차에 대한 비례제어 및 적분제어를 수행한다.
본 발명에서, 상기 제1제어기 및 제2제어기 각각은, 자신의 PI제어기에서 수행한 적분제어에 대한 오차값을 자신의 상기 제1버퍼에 저장한 후 상대편 제어기로 전달하고 상기 상대편 제어기는 상기 전달받은 오차값을 자신의 상기 제2버퍼에 저장한다.
본 발명에서, 상기 제1제어기에서 상기 제2제어기로 절체가 이루어지면 상기 제2제어기의 PI제어기는 상기 제2제어기의 제1버퍼에 저장된 오차값을 이용하여 상기 편차에 대한 비례제어 및 적분제어를 수행하고, 상기 제1제어기의 PI제어기는 상기 제1제어기의 제2버퍼에 저장된 오차값을 이용하여 상기 편차에 대한 비례제어 및 적분제어를 수행한다.
본 발명에서, 상기 제1제어기의 PI제어기의 출력값 및 상기 제2제어기의 PI제어기의 출력값 중 어느 하나를 선택하도록 스위칭하는 스위칭부를 더 포함하고, 상기 스위칭부의 스위칭에 따라 상기 제1제어기 및 제2제어기의 각 PI제어기의 출력값 중 하나를 HVDC 시스템으로 전달한다.
또한, 본 발명의 실시 예에 다른 HVDC 시스템의 이중화 제어방법은, a) 제1제어기의 편차연산부에서 목표값과 제어값의 편차를 연산하는 단계; b) 상기 제1제어기의 PI제어기에서 상기 편차에 대한 비례제어 및 적분제어를 1차 수행하는 단계; c) 상기 제1제어기에서 상기 PI제어기에서의 적분제어에 대한 오차값을 상기 제1제어기의 제1버퍼에 저장하는 단계; d) 상기 제1제어기에서 상기 오차값을 상대편 제2제어기로 전달하는 단계; e) 상기 제2제어기에서 상기 전달받은 오차값을 상기 제2제어기의 제2버퍼에 저장하는 단계; f) 상기 제1제어기의 PI제어기에서 상기 제1제어기의 제1버퍼에 저장된 오차값을 이용하여 상기 편차에 대한 비례제어 및 적분제어를 2차 수행하는 단계; 및 g) 상기 제2제어기의 PI제어기에서 상기 제2제어기의 제2버퍼에 저장된 오차값을 이용하여 상기 편차에 대한 비례제어 및 적분제어를 3차 수행하는 단계를 포함한다.
본 발명에서, 상기 g)단계 이후에, g1) 상기 제2제어기에서 상기 제2제어기의 PI제어기의 3차 적분제어에 대한 오차값을 상기 제2제어기의 제1버퍼에 저장하는 단계; g2) 상기 제2제어기에서 상기 제2제어기의 제1버퍼에 저장된 오차값을 상기 제1제어기로 전달하는 단계; 및 g3) 상기 제1제어기에서 상기 전달받은 오차값을 상기 제1제어기의 제2버퍼에 저장하는 단계를 더 포함한다.
본 발명에서, 상기 g3) 단계 이후에, 상기 제1제어기에서 상기 제2제어기로 절체가 이루어지면, g4) 상기 제2제어기의 PI제어기에서 상기 제2제어기의 제1버퍼에 저장된 오차값을 이용하여 상기 편차에 대한 비례제어 및 적분제어를 4차 수행하는 단계; 및 g5) 상기 제1제어기의 PI제어기에서 상기 제1제어기의 제2버퍼에 저장된 오차값을 이용하여 상기 편차에 대한 비례제어 및 적분제어를 5차 수행하는 단계를 더 포함한다.
본 발명에서, 상기 g4) 단계 이후에, 상기 제2제어기의 PI제어기에서 상기 4차 적분제어에 대한 오차값을 상기 제2제어기의 제1버퍼에 저장하는 단계를 더 포함한다.
본 발명에서, 상기 g5) 단계 이후에, 상기 제1제어기의 PI제어기에서 상기 5차 적분제어에 대한 오차값을 상기 제1제어기의 제1버퍼에 저장하는 단계; 및 상기 제1제어기의 제1버퍼에 저장된 오차값을 상기 제2제어기로 전달하는 단계를 더 포함한다.
본 발명에 의하면 비례적분(PI) 제어방식을 적용하는 HVDC 시스템의 이중화 제어장치가 한 제어기의 적분제어기의 오차값을 다른 제어기의 적분제어기의 오차값으로 이용하기 때문에 두 제어기 간 적분제어 오차값의 편차를 제거할 수 있다.
또한, 본 발명에 의하면 두 제어기가 액티브/액티브 방식으로 운전되기 때문에 임의의 시점에 두 제어기가 절체되더라도 두 제어기 간의 제어값의 오차가 없기 때문에 HVDC 시스템의 오동작을 방지할 수 있다.
또한, 본 발명에 의하면 두 제어기 간에 비례적분 제어에 따른 상호 간의 동기화가 불필요하므로 동기화를 위한 별도의 작업이나 클럭신호 인가를 위한 장치가 필요 없게 된다.
도 1은 본 발명의 실시 예에 따른 HVDC 시스템의 이중화 제어장치의 구성도,
도 2는 본 발명에 따른 HVDC 시스템의 이중화 제어장치의 제어신호 출력과정을 설명하는 도면,
도 3은 본 발명의 실시 예에 따른 HVDC 시스템의 이중화 제어방법을 보이는 흐름도.
이하, 본 발명의 일부 실시 예들을 예시적인 도면을 통해 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시 예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 실시 예의 구성요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성요소 사이에 또 다른 구성요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명에 따른 HVDC 시스템의 이중화 제어장치의 구성도이다.
도 1에 도시된 바와 같이, 본 발명의 실시 예에 따른 HVDC 시스템의 이중화 제어장치(100)는 크게 이중화로 운영되는 제1제어기(110)와 제2제어기(120)를 포함하여 구성되며, 그 후단에 스위칭부(130)를 포함할 수 있다. 제1제어기(110)와 제2제어기(120)는 이중화 운전을 위하여 동일한 구성요소를 포함하고 있다. 즉, 제1제어기(110)는 제1편차연산부(111), 제1PI제어기(112), 제1버퍼(113) 및 제2버퍼(114)를 포함하여 구성되고, 제2제어기(120)도 동일하게 제2편차연산부(121), 제2PI제어기(122), 제1버퍼(123) 및 제2버퍼(124)를 포함하여 구성된다. 또한, 본 발명에 따른 HVDC 시스템의 이중화 제어장치(100)는 제1제어기(110)와 제2제어기(120)의 출력값 중 어느 하나를 선택하여 후단으로 출력하는 스위칭부(130)를 더 포함할 수 있다.
제1 및 제2 편차연산부(111,121)는 기설정된 목표값과 계통으로부터 입력되는 피드백값 간의 편차를 연산한다. 이러한 목표값은 이중화 제어장치(100)에서 계통의 제어대상에 대한 제어 목표값에 해당되며, 피드백값은 계통의 제어대상으로부터 입력되는 결과값이다. 목표값과 피드백값은 기설정된 주기에 따라 각각 제1 및 제2 편차연산부(111,121)로 입력된다. 이는 제어기(110,120)가 매 주기마다 입력되는 상기 두 값(목표값과 피드백값)에 대한 편차를 이용하여 소정의 연산과정을 거쳐 새로운 제어값을 출력하기 위한 것이다. 이를 위해 각 편차연산부(111,121)는 매 주기마다 입력되는 이들 두 값에 대한 편차를 연산하고 이를 제1 및 제2 PI제어기(112,122)로 제공한다.
제1 및 제2 PI제어기(112,122)는 상기 편차에 대한 비례제어(Proportinal Control)와 적분제어(Integral Control)를 각각 수행한다. 이를 위해 각 PI제어기(112,122)는 각각 비례제어기(미도시)와 적분제어기(미도시)를 포함한다. 비례제어기는 목표값과 피드백값 간의 편차에 비례하는 제어값을 연산하고, 적분제어기는 비례제어기의 비례제어 수행에도 목표값과 일치하지 않아 발생하는 오차값(잔류오차)을 없애기 위해 사용되며, 오차값을 시간적으로 누적하여 소정의 크기로 된 곳에서 조작량을 증가하여 오차값을 없애도록 제어한다. 이와 같이 비례제어와 적분제어를 순차적으로 수행하여 두 제어값의 결과를 합산함으로써 최종적인 제어값을 출력하도록 한다. 이러한 PI제어기는 공지기술이므로 상세한 설명은 생략한다.
각각의 제1버퍼(113,123)는 자신의 PI제어기에서의 적분제어에 대한 오차값을 저장하고, 각각의 제2버퍼(114,124)는 상대편 제어기의 PI제어기에서의 적분제어에 대한 오차값을 저장한다. 이를 제1제어기(110)와 제2제어기(120)를 구분하여 구체적으로 설명한다. 먼저, 제1제어기(110)의 제1버퍼(113)는 제1제어기(110)의 제1PI제어기(112)에서 수행한 비례제어 및 적분제어 중 적분제어에 대한 오차값을 저장하고, 제2제어기(120)의 제1버퍼(123)는 제2제어기(120)의 제2PI제어기(122)에서 수행한 비례제어 및 적분제어 중 적분제어에 대한 오차값을 저장한다.
또한, 제1제어기(110)의 제2버퍼(114)는 상대편 제어기, 즉 제2제어기(120)의 제2PI제어기(122)에서 수행한 비례제어 및 적분제어 중 적분제어에 대한 오차값을 저장하고, 제2제어기(120)의 제2버퍼(124)는 상대편 제어기, 즉 제1제어기(110)의 제1PI제어기(112)에서 수행한 비례제어 및 적분제어 중 적분제어에 대한 오차값을 저장하는 것이다.
이와 같이, 각각의 제1버퍼(113,123)에는 자신의 PI제어기에서 수행한 적분제어에 대한 오차값이 저장되고, 각각의 제2버퍼(114,124)는 상대편 제어기의 PI제어기에서 수행한 적분제어에 대한 오차값이 저장된다. 이는 제1제어기(110)와 제2제어기(120)가 각각 자신의 PI제어에 따른 적분제어의 오차값뿐만 아니라 상대편 제어기의 PI제어에 따른 적분제어의 오차값을 저장함으로써 두 제어기(110,120) 간에 적분제어에 대한 오차값을 공유하도록 한다. 이로써, 제1제어기(110)의 제1PI제어기(112)는 제1제어기(110)의 제1버퍼(113)에 저장된 오차값을 이용하여 해당 편차에 대한 비례제어 및 적분제어를 수행하고, 제2제어기(120)의 제2PI제어기(122)는 제2제어기(120)의 제2버퍼(124)에 저장된 오차값을 이용하여 해당 편차에 대한 비례제어 및 적분제어를 수행한다.
예컨대, 제1제어기(110)가 현재 마스터 제어기로 동작하고 제2제어기(120)가 슬레이브 제어기로 동작하여 제1제어기(110)에 의해 HVDC 시스템이 제어되고 있는 것으로 가정하면, 마스터 제어기인 제1제어기(110)는 목표값과 피드백값 간의 편차에 대하여 PI제어를 수행하고 적분제어에 대한 오차값을 자신의 제1버퍼(113)에 저장하도록 한다. 이어서, 제1제어기(110)는 상기 오차값을 슬레이브 제어기인 제2제어기(120)와 공유하기 위하여 제2제어기(120)로 전달한다. 그러면 제2제어기(120)는 이를 수신하여 자신의 제2버퍼(124)에 저장한다. 이로써, 제1제어기(110)의 제1PI제어기(112)는 제1제어기(110)의 제1버퍼(113)에 저장된 오차값을 이용하여 다음 주기에 입력되는 목표값과 피드백값 간의 편차에 대한 비례제어 및 적분제어를 수행하고, 이에 따라 적분제어에 대한 오차값을 제1제어기(110)의 제1버퍼(113)에 업데이트하여 저장한다. 또한, 제2제어기(120)의 제2PI제어기(122)는 제1제어기(110)와 동일한 제어값을 출력하도록 하기 위해 제1제어기(110)의 제1버퍼(113)에 저장된 오차값과 동일한 오차값을 저장하고 있는 제2제어기(120)의 제2버퍼(124)로부터 오차값을 이용하여 다음 주기에 입력되는 피드백값과 목표값 간의 편차에 대한 비레제어 및 적분제어를 수행한다. 이때, 제2제어기(120)는 이러한 적분제어에 대한 오차값은 제2제어기(120)의 제1버퍼(123)에 저장하도록 한다.
만약, 이후에 마스터 제어기인 제1제어기(110)가 비정상적으로 동작되어 슬레이브 제어기인 제2제어기(120)로 절체하기 위해서는 제2제어기(120)가 마스터 제어기가 되어 제2제어기(120)의 제2PI제어기(122)는 상기한 바와 같이 제2제어기(120)의 제1버퍼(123)에 저장된 오차값을 이용하여 그 다음 주기에 입력되는 피드백값과 목표값 간의 편차에 대한 비레제어 및 적분제어를 수행하고, 그 적분제어에 대한 오차값은 제2제어기(120)의 제1버퍼(123)에 저장하고, 제1제어기(110)로도 이러한 오차값을 전달한다. 이때, 제1제어기(110)는 이와 같이 전달받은 오차값을 제1제어기(110)의 제2버퍼(114)에 저장하고 제1제어기(110)의 제1PI제어기(112)에서 제1제어기(110)의 제2버퍼(114)에 저장된 오차값을 이용하여 그 다음 주기에 입력되는 피드백값과 목표값 간의 편차에 대한 비례제어 및 적분제어를 수행하고, 적분제어에 대한 오차값을 제2제어기(120)의 제1버퍼(123)에 업데이트하여 저장하게 된다.
이와 같이, 제1제어기(110)는 자신의 제1버퍼(113)에 자신의 제1PI제어기(112)에서의 적분제어에 대한 오차값을 저장하고, 자신의 제2버퍼(114)에 상대편 제2제어기(120)의 제2PI제어기(122)에서의 적분제어에 대한 오차값을 저장한다. 이와 반대로 제2제어기(120)는 자신의 제1버퍼(123)에 자신의 제2PI제어기(122)에서의 적분제어에 대한 오차값을 저장하고, 자신의 제2버퍼(124)에 상대편 제1제어기(110)의 제1PI제어기(112)에서의 적분제어에 대한 오차값을 저장하도록 한다. 이로써, 이들 제1제어기(110) 및 제2제어기(120)는 서로 간의 오차값을 공유하도록 하고 마스터 제어기 및 슬레이브 제어기 여부에 따라 각 PI제어기(112,122)에서 제1버퍼(113,114) 또는 제2버퍼(123,124)에 저장된 오차값을 적절히 이용하여 피드백값과 목표값 간의 편차에 대한 비례제어 및 적분제어를 수행하도록 한다.
스위칭부(130)는 제1제어기(110) 및 제2제어기(120)로부터 출력되는 제어값 중 어느 하나를 선택적으로 수신하여 후단으로 제어값을 출력하도록 한다. 이러한 스위칭부(130)는 마스터 제어기로 동작하고 있는 제어기로부터의 출력값을 선택하여 수신하도록 스위칭하는 것이 바람직하다.
도 2는 본 발명에 따른 HVDC 시스템의 이중화 제어장치의 동작을 설명하는 도면이다.
도 2의 (a)는 제1제어기(110)가 마스터 제어기로 동작하고 제2제어기(120)가 슬레이브 제어기로 동작하는 예를 도시하고 있고, 도 2의 (b)는 제1제어기(110)에서 제2제어기(120)로 절체되어 제2제어기(120)가 마스터 제어기로 동작하는 예를 도시하고 있다. 여기서, 마스터 제어기와 슬레이브 제어기는 액티브/액티브 방식으로 동작하기 때문에 두 제어기(110,120) 모두 동일한 동작을 수행한다. 하지만, 이를 위해 두 제어기(110,120) 간의 동기화가 반드시 필요한 것은 아니다. 기설정된 주기마다 필요한 데이터를 이용하여 PI제어를 수행한 후 그에 따른 제어값을 출력하기만 하면 된다. 후단의 스위칭부(130)는 제1제어기(110) 및 제2제어기(120) 중 마스터 제어기로 동작하는 제어기와 연결되도록 스위칭하여 그 마스터 제어기로부터의 제어값을 수신하여 후단으로 출력하도록 한다.
도 2의 (a)를 참조하면, 마스터 제어기로 동작하는 제1제어기(110)는 기설정된 주기에 따라 입력되는 피드백값과 목표값의 편차에 대해 PI제어를 수행하여 제어값을 출력한다. 이때, PI제어 중 적분제어에 대한 오차값을 제1버퍼(113)에 저장한 후, 제2제어기(120)로 전달하여 제2제어기(120)의 제2버퍼(124)에도 동일한 오차값이 저장되도록 한다.
이로써, 제1제어기(110)는 마스터 제어기로서 자신의 제1버퍼(113)에 저장된 오차값을 이용하여 다음 주기에 입력된 목표값과 피드백값의 편차에 대해 PI제어를 수행하고, 제2제어기(120)는 슬레이브 제어기로서 자신의 제2버퍼(124)에 저장된 오차값을 이용하여 다음 주기에 입력된 목표값과 피드백값의 편차에 대해 PI제어를 수행한다. 이 경우, 마스터 제어기인 제1제어기(110)와 슬레이브 제어기인 제2제어기(120)는 동일한 오차값을 이용하여 PI제어를 수행하므로 두 제어기(110,120) 간의 제어값 오차를 없앨 수 있다. 이러한 동작은 제1제어기(110)가 마스터 제어기로 동작하는 동안에는 매 주기마다 반복적으로 수행된다. 이에 따라 후단의 스위칭부(130)는 제1제어기(110)가 마스터 제어기이므로 제1제어기(110)에서 출력되는 제어값을 선택하도록 스위칭한다.
이때, 제2제어기(120)는 자신의 PI제어 중 적분제어에 대한 오차값은 자신의 제1버퍼(123)에 저장하고, 이를 제1제어기(110)로 전달하여 제1제어기(110)의 제2버퍼(114)에도 이와 동일한 오차값이 저장되도록 한다. 따라서, 제1제어기(110)의 제1버퍼(113)에는 제1제어기(110)에서의 적분제어에 대한 오차값이 저장되고, 제2버퍼(114)에는 제2제어기(120)에서의 적분제어에 대한 오차값이 저장된다. 반대로, 제2제어기(120)의 제1버퍼(123)에는 제2제어기(120)에서의 적분제어에 대한 오차값이 저장되고 제2버퍼(124)에는 제1제어기(110)에서의 적분제어에 대한 오차값이 저장되는 것이다.
도 2의 (b)를 참조하면, 마스터 제어기인 제1제어기(110)에 이상이 발생하여 제2제어기(120)로 절체되는 경우, 제2제어기(120)가 마스터 제어기가 되어 도 2의 (a)와 반대로 동작한다. 즉, 제2제어기(120)는 매 주기마다 입력된 목표값과 피드백값의 편차에 대해 PI제어를 수행하여 제어값을 출력하고, 이러한 PI제어 중 적분제어에 대한 오차값을 자신의 제1버퍼(123)에 저장한 후, 제1제어기(110)로 전달하여 제1제어기(110)의 제2버퍼(114)에도 동일한 오차값이 저장되도록 한다.
이로써, 제2제어기(120)는 마스터 제어기로서 자신의 제1버퍼(123)에 저장된 오차값을 이용하여 다음 주기에 입력된 목표값과 피드백값의 편차에 대해 PI제어를 수행하고, 제1제어기(110)는 슬레이브 제어기로서 자신의 제2버퍼(114)에 저장된 오차값을 이용하여 다음 주기에 입력된 목표값과 피드백값 간의 편차에 대해 PI제어를 수행한다. 이 경우에도, 마스터 제어기인 제2제어기(120)와 슬레이브 제어기인 제1제어기(110)는 동일한 오차값을 이용하여 PI제어를 수행하므로 이들 두 제어기(110,120) 간의 제어값 오차를 없앨 수 있다.
이때, 제1제어기(110)도 역시 자신의 PI제어 중 적분제어에 대한 오차값은 자신의 제1버퍼(113)에 저장하고, 이를 제2제어기(120)로 전달하여 제2제어기(120)의 제2버퍼(124)에도 이와 동일한 오차값이 저장되도록 한다.
도 3은 본 발명의 실시 예에 따른 HVDC 시스템의 이중화 제어방법을 보이는 흐름도이다.
도 3을 참조하면, 본 발명에 따른 HVDC 시스템의 이중화 제어방법에서는 이중화로 운영되는 제1제어기(110)와 제2제어기(120)에서 이루어진다. 이를 위해 제1제어기(110)와 제2제어기(120)는 주기별로 목표값과 피드백값을 수신하고(S101), 자신의 운전모드를 판단한다(S103). 이러한 운전모드의 판단은 제1제어기(110)와 제2제어기(120) 중 어느 제어기를 마스터 제어기 또는 슬레이브 제어기인지를 판단하는 것이다.
이후, 마스터 제어기와 슬레이브 제어기는 각자 자산의 편차연산부에서 주기별로 입력되는 목표값과 피드백값의 편차를 연산한다(S105,107). 마스터 제어기는 PI제어기에서 PI제어를 수행하여 제어값을 출력한다(S109). 이러한 PI제어 중 적분제어에 대한 오차값을 마스터 제어기의 제1버퍼에 저장한 후(S111), 슬레이브 제어기로 이러한 오차값을 전달한다(S113). 이에, 슬레이브 제어기는 마스터 제어기로부터 전달받은 오차값을 자신의 제2버퍼에 저장한다(S115).
슬레이브 제어기는 자신의 PI제어기에서 상기와 같이 마스터 제어기로부터 전달받아 자신의 제2버퍼에 저장한 오차값을 이용하여 자신에게 입력된 목표값 및 피드백값의 편차에 대한 PI제어를 수행하여 제어값을 출력한다(S117). 이러한 PI제어 중 적분제어에 대한 오차값을 자신의 제1버퍼에 저장한 후(S119), 마스터 제어기로 이러한 오차값을 전달한다(S121). 이에 마스터 제어기는 슬레이브 제어기로부터 전달된 오차값을 자신의 제2버퍼에 저장한다(S123).
이후에, 마스터 제어기는 자신이 마스터 제어기로 동작하는 동안에는 자신의 제1버퍼에 저장된 오차값을 이용하여 매 주기별로 PI제어를 수행하면서 상기 과정을 반복하고, 슬레이브 제어기는 자신이 슬레이브 제어기로 동작하는 동안 상기 과정을 반복한다. 만약, 임의의 시점에 마스터 제어기와 슬레이브 제어기 간의 절체가 이루어지는 경우에도 마스터 제어기와 슬레이브 제어기는 상기한 각자의 과정을 동일하게 반복하여 수행한다.
이상에서 설명한 바와 같이, 본 발명의 실시 예에 따른 HVDC 시스템의 이중화 제어장치(100)에서는 두 개의 제어기(110,120)가 PI제어를 수행하여 제어값을 출력하되, 두 제어기(110,120)에서 동일한 적분제어에 대한 오차값을 이용하여 PI제어를 수행하므로 두 제어기(110,120)에서 연산되는 제어값 간에는 오차가 발생하지 않도록 한다. 이는 임의의 시점에 두 제어기(110,120) 간의 절체가 이루어진다고 해도 HVDC 시스템의 운전에는 전혀 문제가 없게 된다. 후단의 스위칭부(130)에서는 마스터 제어기에서 출력되는 제어값을 선택하도록 스위칭하여 HVDC 시스템으로 제어값을 전달하도록 한다.
이상에서, 본 발명의 실시 예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시 예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
110 : 제1제어기 120 : 제2제어기
111,121 : 편차연산부 112,122 : PI제어기
113,123 : 제1버퍼 114,124 : 제2버퍼
130 : 스위칭부

Claims (9)

  1. 이중화로 운영되는 제1제어기(110)및 제2제어기(120)를 포함하고,
    상기 제1제어기(110)는,
    기설정된 주기마다 수신되는 제어대상에 대한 제어 목표값 및 상기 제어대상으로부터 피드백되는 피드백값 간의 편차를 연산하는 제1편차연산부(111);
    상기 편차에 대한 비례제어 및 적분제어를 수행하는 제1PI제어기(112);
    상기 제1PI제어기(112)의 적분제어에 대한 오차값을 저장하는 제1버퍼(113);
    상기 제2제어기(120)의 제2PI제어기(122)에서의 적분제어에 대한 오차값을 저장하는 제2버퍼(114)를 포함하고,
    상기 제2제어기(120)는,
    상기 주기마다 수신되는 상기 목표값 및 피드백값 간의 편차를 연산하는 제2편차연산부(121);
    상기 편차에 대한 비례제어 및 적분제어를 수행하는 상기 제2PI제어기(122);
    상기 제2PI제어기(122)의 적분제어에 대한 오차값을 저장하는 제1버퍼(123);
    상기 제1제어기(110)의 제1PI제어기(112)에서의 적분제어에 대한 오차값을 저장하는 제2버퍼(124)를 포함하며,
    상기 제1PI제어기(112)는 상기 제1제어기(110)의 제1버퍼(113)에 저장된 오차값을 이용하여 다음 주기에 입력되는 목표값과 피드백값 간의 편차에 대한 비례제어 및 적분제어를 수행하고 상기 적분제어에 대한 오차값을 상기 제1제어기(110)의 제1버퍼(113)에 업데이트하여 저장한 후 상기 저장된 오차값을 상기 제2제어기(120)로 전송하고, 상기 제2제어기(120)는 상기 수신된 오차값을 상기 제2제어기(120)의 제2버퍼(124)에 저장하고 상기 제2PI제어기(122)는 상기 제2버퍼(124)에 저장된 오차값을 이용하여 상기 다음 주기에 입력되는 목표값과 피드백값 간의 편차에 대한 비례제어 및 적분제어를 수행하고 상기 적분제어에 대한 오차값을 상기 제2제어기(120)의 제1버퍼(123)에 업데이트하여 저장하는 HVDC 시스템의 이중화 제어장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1제어기(110)에서 상기 제2제어기(120)로 절체가 이루어지면 상기 제2제어기(120)의 제2PI제어기(122)는 상기 제2제어기(120)의 제1버퍼(123)에 저장된 오차값을 이용하여 상기 편차에 대한 비례제어 및 적분제어를 수행하고, 상기 제1제어기(110)의 제1PI제어기(112)는 상기 제1제어기(110)의 제2버퍼(114)에 저장된 오차값을 이용하여 상기 편차에 대한 비례제어 및 적분제어를 수행하는 HVDC 시스템의 이중화 제어장치.
  4. 제1항 또는 제3항 중 어느 한 항에 있어서,
    상기 제1제어기(110)의 제1PI제어기(112)의 출력값 및 상기 제2제어기(120)의 제2PI제어기(122)의 출력값 중 어느 하나를 선택하도록 스위칭하는 스위칭부(130)를 더 포함하고, 상기 스위칭부(130)의 스위칭에 따라 상기 제1제어기(110) 및 제2제어기(120)의 제1 및 제2 PI제어기(112,122)의 출력값 중 하나를 HVDC 시스템으로 전달하는 HVDC 시스템의 이중화 제어장치.
  5. 이중화로 운영되는 제1제어기(110)및 제2제어기(120)를 포함하는 HVDC 시스템의 이중화 제어방법에 있어서,
    a) 제1제어기(110)의 제1편차연산부(111)에서 기설정된 주기마다 수신되는 제어대상에 대한 제어 목표값 및 상기 제어대상으로부터 피드백되는 피드백값 간의 편차를 연산하는 단계;
    b) 상기 제1제어기(110)의 제1PI제어기(112)에서 상기 편차에 대한 비례제어 및 적분제어를 1차 수행하는 단계;
    c) 상기 제1제어기(110)에서 상기 제1PI제어기(112)에서의 적분제어에 대한 오차값을 상기 제1제어기(110)의 제1버퍼(113)에 저장하는 단계;
    d) 상기 제1제어기(110)에서 상기 오차값을 상기 제2제어기(120)로 전달하는 단계;
    e) 상기 제2제어기(120)에서 상기 전달받은 오차값을 상기 제2제어기(120)의 제2버퍼(124)에 저장하는 단계;
    f) 상기 제1제어기(110)의 제1PI제어기(112)에서 상기 제1제어기(110)의 제1버퍼(113)에 저장된 오차값을 이용하여 상기 편차에 대한 비례제어 및 적분제어를 2차 수행하는 단계; 및
    g) 상기 제2제어기(120)의 제2PI제어기(122)에서 상기 제2제어기(120)의 제2버퍼(124)에 저장된 오차값을 이용하여 상기 편차에 대한 비례제어 및 적분제어를 3차 수행하는 단계를 포함하고,
    상기 c)단계는,
    상기 제1PI제어기(112)는 상기 제1제어기(110)의 제1버퍼(113)에 저장된 오차값을 이용하여 다음 주기에 입력되는 목표값과 피드백값 간의 편차에 대한 비례제어 및 적분제어를 수행하고 상기 적분제어에 대한 오차값을 상기 제1제어기(110)의 제1버퍼(113)에 업데이트하여 저장하는 HVDC 시스템의 이중화 제어방법.
  6. 제5항에 있어서, 상기 g)단계 이후에,
    g1) 상기 제2제어기(120)에서 상기 제2제어기(120)의 제2PI제어기(122)의 3차 적분제어에 대한 오차값을 상기 제2제어기(120)의 제1버퍼(123)에 저장하는 단계;
    g2) 상기 제2제어기(120)에서 상기 제2제어기(120)의 제1버퍼(123)에 저장된 오차값을 상기 제1제어기(110)로 전달하는 단계; 및
    g3) 상기 제1제어기(110)에서 상기 전달받은 오차값을 상기 제1제어기(110)의 제2버퍼(113)에 저장하는 단계를 더 포함하고,
    상기 g1)단계는,
    상기 제2PI제어기(122)에서 상기 제2제어기(120)의 제2버퍼(124)에 저장된 오차값을 이용하여 상기 다음 주기에 입력되는 목표값과 피드백값 간의 편차에 대한 비례제어 및 적분제어를 수행하고 상기 적분제어에 대한 오차값을 상기 제2제어기(120)의 제1버퍼(123)에 업데이트하여 저장하는 HVDC 시스템의 이중화 제어방법.
  7. 제6항에 있어서, 상기 g3) 단계 이후에,
    상기 제1제어기(110)에서 상기 제2제어기(120)로 절체가 이루어지면,
    g4) 상기 제2제어기(120)의 제2PI제어기(122)에서 상기 제2제어기(120)의 제1버퍼(123)에 저장된 오차값을 이용하여 상기 편차에 대한 비례제어 및 적분제어를 4차 수행하는 단계; 및
    g5) 상기 제1제어기(110)의 제1PI제어기(112)에서 상기 제1제어기(110)의 제2버퍼(124)에 저장된 오차값을 이용하여 상기 편차에 대한 비례제어 및 적분제어를 5차 수행하는 단계; 를 더 포함하는 HVDC 시스템의 이중화 제어방법.
  8. 제7항에 있어서, 상기 g4) 단계 이후에,
    상기 제2제어기(120)의 제2PI제어기(122)에서 상기 4차 적분제어에 대한 오차값을 상기 제2제어기(120)의 제1버퍼(123)에 저장하는 단계를 더 포함하는 HVDC 시스템의 이중화 제어방법.
  9. 제7항에 있어서, 상기 g5) 단계 이후에,
    상기 제1제어기(110)의 제1PI제어기(112)에서 상기 5차 적분제어에 대한 오차값을 상기 제1제어기(110)의 제1버퍼(113)에 저장하는 단계; 및
    상기 제1제어기(110)의 제1버퍼(113)에 저장된 오차값을 상기 제2제어기(120)로 전달하는 단계; 를 더 포함하는 HVDC 시스템의 이중화 제어방법.
KR1020150190328A 2015-12-30 2015-12-30 Ｈｖｄｃ 시스템의 이중화 제어장치 및 제어방법 KR101792874B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150190328A KR101792874B1 (ko) 2015-12-30 2015-12-30 Ｈｖｄｃ 시스템의 이중화 제어장치 및 제어방법
PCT/KR2016/006635 WO2017115950A1 (ko) 2015-12-30 2016-06-22 Ｈｖｄｃ 시스템의 이중화 제어장치 및 제어방법
EP16881903.5A EP3399617A4 (en) 2015-12-30 2016-06-22 DOUBLE CONTROL APPARATUS AND REGULATION METHOD FOR CCHT NETWORK
US16/067,516 US10505368B2 (en) 2015-12-30 2016-06-22 Dual control apparatus and control method for HVDC system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150190328A KR101792874B1 (ko) 2015-12-30 2015-12-30 Ｈｖｄｃ 시스템의 이중화 제어장치 및 제어방법

Publications (2)

Publication Number Publication Date
KR20170079587A KR20170079587A (ko) 2017-07-10
KR101792874B1 true KR101792874B1 (ko) 2017-11-01

Family

ID=59225173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150190328A KR101792874B1 (ko) 2015-12-30 2015-12-30 Ｈｖｄｃ 시스템의 이중화 제어장치 및 제어방법

Country Status (4)

Country Link
US (1) US10505368B2 (ko)
EP (1) EP3399617A4 (ko)
KR (1) KR101792874B1 (ko)
WO (1) WO2017115950A1 (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05265503A (ja) * 1992-03-19 1993-10-15 Toshiba Corp 二重化制御装置
KR100626737B1 (ko) * 2002-01-24 2006-09-22 현대중공업 주식회사 디젤발전 분산제어시스템용 원격단말장치의 마이크로컨트롤러 이중화 제어장치
PT2036181E (pt) * 2006-06-30 2010-11-29 Abb Technology Ag Sistema hvdc e método para controlar um conversor de fonte de tensão num sistema hvdc
JP5055083B2 (ja) * 2007-10-19 2012-10-24 日立コンピュータ機器株式会社 デジタル制御電源装置
JP5453743B2 (ja) * 2008-07-25 2014-03-26 横河電機株式会社 二重化制御システム
KR101180055B1 (ko) 2010-04-16 2012-09-04 한국서부발전 주식회사 비례적분미분제어기 및 그 제어 방법
KR101291344B1 (ko) * 2011-10-28 2013-07-30 숭실대학교산학협력단 스위치 모드 전원 제어장치
JP5438803B2 (ja) * 2012-06-28 2014-03-12 株式会社アドバンテスト 電源装置およびそれを用いた試験装置
KR101582850B1 (ko) * 2013-12-30 2016-01-07 주식회사 효성 Ｈｖｄｃ 시스템의 전원 이중화 장치 및 그 제어방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
전력전자학술대회논문집, 사단법인 전력전자학회, 2014. 11, (제175면 내지 제176면)*

Also Published As

Publication number Publication date
EP3399617A1 (en) 2018-11-07
EP3399617A4 (en) 2019-07-10
WO2017115950A1 (ko) 2017-07-06
US10505368B2 (en) 2019-12-10
US20190312433A1 (en) 2019-10-10
KR20170079587A (ko) 2017-07-10

Similar Documents

Publication Publication Date Title
US9923499B2 (en) Motor control device and motor control method
CN102193151B (zh) 光开关以及光开关控制方法
US8569912B2 (en) Paralleling of two transfer switches
JP2014527209A5 (ko)
JP2006325380A (ja) 電圧・無効電力制御システム及び電圧・無効電力制御方法
JP5931462B2 (ja) 入出力制御システム
CN105790260A (zh) 一种孤立微电网分布式二级经济控制方法
KR20130115776A (ko) Ｈｖｄｃ 시스템의 이중화 제어장치
KR101792874B1 (ko) Ｈｖｄｃ 시스템의 이중화 제어장치 및 제어방법
KR101702935B1 (ko) 이중화 제어기의 운전방법
US11016465B2 (en) Electrical power supply system for a programmable logic controller
CN105186862B (zh) 分布式电源系统
JP2009022095A (ja) 電気品システムの更新方法
KR101702945B1 (ko) 분산 제어 시스템 및 그 제어 방법
JP5453743B2 (ja) 二重化制御システム
US10686624B2 (en) Communication system and information generation method for communication network
KR101784407B1 (ko) 광 모뎀 전원 안정화 장치
JP7023726B2 (ja) 二重化制御システム
US10367371B2 (en) Intelligent charging system and intelligent charging method
JP2014176230A (ja) 制御盤およびその制御盤の更新方法
JP2010068481A (ja) 電力増幅装置
KR101878403B1 (ko) 이중화 시스템
JP5945518B2 (ja) 可変遅延装置及びその遅延量調整方法
JP2017108506A (ja) 双方向ｄｃ−ｄｃコンバータの並列運転装置
KR20170036906A (ko) 고압 인버터의 이중화 제어장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant