KR101446829B1

KR101446829B1 - 전자 장치 및 그 제조 방법

Info

Publication number: KR101446829B1
Application number: KR1020110038966A
Authority: KR
Inventors: 야스요시 미시마
Original assignee: 후지필름 가부시키가이샤
Priority date: 2010-04-27
Filing date: 2011-04-26
Publication date: 2014-10-01
Also published as: TW201229639A; JP5489844B2; KR20110119573A; TWI468824B; JP2011232539A

Abstract

(과제)
복수의 스위칭 소자가 배치된 영역의 주변부의 절단을 행할 필요가 없음과 함께, 주변부에 보호 소자를 형성할 필요가 없는 정전 대책 수단을 구비하는 전자 장치를 제공한다.
(해결수단)
복수의 주사선 (14) 과, 복수의 주사선 (14) 과 교차하는 복수의 신호선 (12) 과, 복수의 주사선 (14) 과 복수의 신호선 (12) 의 교차점 (16) 에 대응되어 각각 형성된 복수의 스위칭 소자 (40) 와, 복수의 스위칭 소자 (40) 가 배치된 스위칭 소자 배치 영역 (20) 의 외측에서, 복수의 주사선 (14) 과 복수의 신호선 (12) 에 접속된 공통 접속 부재 (10) 로서, 고유 저항값이 가변인 재료로 이루어지는 공통 접속 부재 (10) 를 구비한다.

Description

전자 장치 및 그 제조 방법{ELECTRONIC DEVICE AND MANUFACTURING METHOD THEREOF}

본 발명은, 전자 장치 및 그 제조 방법에 관한 것으로, 특히, 매트릭스 형상으로 복수의 스위칭 소자가 배치된 전자 장치 및 그 제조 방법에 관한 것이다.

매트릭스 형상으로 복수의 스위칭 소자가 배치된 전자 장치, 특히, 절연 기판 상에 복수의 스위칭 소자가 배치된 전자 장치는, 정전기 영향을 받아, 스위칭 소자의 특성이 변화되거나 스위칭 소자가 파괴되거나 하는 것을 방지하기 위해서, 매트릭스 형상으로 배치된 복수의 스위칭 소자의 주변부로 낸 신호선과 주사선을 공통적으로 접속시켜 두고, 큰 정전기가 발생될 가능성이 낮아진 단계에서 공통 접속부가 형성된 주변부를 절단하는 것이 제안되었다 (일본 공개특허공보 2009－130273호 참조).

한편, 이러한 주변부의 절단을 행하지 않아도 되도록, 박막 트랜지스터로 작성된 링 다이오드 등의 보호 소자를 신호선이나 주사선과 공통 접속 배선 사이에 형성하는 경우도 제안되었다 (일본 공표특허공보 2004－538512호 참조).

그러나, 공통 접속부가 형성된 주변부를 나중에 절단하는 방법에서는, 절단시의 정전기에 대해서는 무방비이다. 또, 기판이 유리 기판인 경우에는, 주변부의 절단은 비교적 용이하게 행할 수 있지만, 플렉시블 기판을 채용한 경우에는, 유리 기판과 같이 주변부를 절단하는 것이 어려운 데다가, 정전기가 유리 기판의 경우보다 더 발생될 가능성이 있다.

한편, 박막 트랜지스터로 작성된 링 다이오드 등의 보호 소자를 신호선이나 주사선과 공통 접속 배선 사이에 형성하는 방법 (일본 공표특허공보 2004－538512호 참조) 에서는, 보호 소자가 부하가 되는 경우가 있어, 설계가 복잡해진다는 문제가 있었다.

본 발명의 주된 목적은, 복수의 스위칭 소자가 배치된 영역의 주변부의 절단을 행할 필요가 없음과 함께, 주변부에 보호 소자를 형성할 필요가 없는 정전 대책 수단을 구비하는 전자 장치 및 그 제조 방법을 제공하는 것에 있다.

본 발명의 1 양태에 따르면,

복수의 주사선과,

상기 복수의 주사선과 교차하는 복수의 신호선과,

상기 복수의 주사선과 상기 복수의 신호선의 교차점에 대응되어 각각 형성된 복수의 스위칭 소자와,

상기 복수의 스위칭 소자가 배치된 스위칭 소자 배치 영역의 외측에서, 상기 복수의 주사선과 상기 복수의 신호선에 접속된 공통 접속 부재로서, 고유 저항값이 가변인 재료로 이루어지는 상기 공통 접속 부재를 구비하는 전자 장치가 제공된다.

또한, 본 발명 다른 양태에 따르면,

복수의 주사선과,

상기 복수의 주사선과 교차하는 복수의 신호선과,

상기 복수의 스위칭 소자가 배치된 스위칭 소자 배치 영역의 외측에서, 상기 복수의 주사선과 상기 복수의 신호선에 접속된 공통 접속 부재로서, 고유 저항값이 가변인 재료로 이루어지는 상기 공통 접속 부재를 구비하는 기판을 형성하는 공정과,

상기 공통 접속 부재를 저저항화시키는 공정을 구비하는 전자 장치의 제조 방법이 제공된다.

본 발명에 따르면, 복수의 스위칭 소자가 배치된 영역의 주변부의 절단을 행할 필요가 없음과 함께, 주변부에 보호 소자를 형성할 필요가 없는 정전 대책 수단을 구비하는 전자 장치 및 그 제조 방법이 제공된다.

도 1 은, 본 발명의 바람직한 실시형태의 전자 장치를 설명하기 위한 개략도.
도 2 는, 본 발명의 바람직한 실시형태의 전자 장치의 화소부의 다른 예를 설명하기 위한 도면.
도 3 은, 본 발명의 바람직한 실시형태의 전자 장치의 화소부의 또다른 예를 설명하기 위한 도면.
도 4 는, 본 발명의 바람직한 실시형태의 전자 장치의 화소부 구조를 설명하기 위한 개략 종단면도.
도 5 는, 도 1 의 C 부의 X5－X5 선 개략 종단면도.
도 6 은, 도 1 의 A 부의 X6－X6 선 개략 종단면도.
도 7 은, 도 1 의 B 부의 X7－X7 선 개략 종단면도.
도 8 은, IGZO 막의 광조사에 의한 저항값 변화를 설명하기 위한 도면.
도 9a ∼ 도 9c 는, 본 발명의 바람직한 실시형태의 전자 장치의 제조 방법을 설명하기 위한 화소부의 개략 종단면도.
도 10a, 도 10b 는, 본 발명의 바람직한 실시형태의 전자 장치의 제조 방법을 설명하기 위한 화소부의 개략 종단면도.
도 11a ∼ 도 11c 는, 본 발명의 바람직한 실시형태의 전자 장치의 제조 방법을 설명하기 위한 도 1 의 C 부의 X5－X5 선 개략 종단면도.
도 12a ∼ 도 12c 는, 본 발명의 바람직한 실시형태의 전자 장치의 제조 방법을 설명하기 위한 도 1 의 C 부의 X5－X5 선 개략 종단면도.
도 13a ∼ 도 13c 는, 본 발명의 바람직한 실시형태의 전자 장치의 제조 방법을 설명하기 위한 도 1 의 A 부의 X6－X6 선 개략 종단면도.
도 14a ∼ 도 14c 는, 본 발명의 바람직한 실시형태의 전자 장치의 제조 방법을 설명하기 위한 도 1 의 A 부의 X6－X6 선 개략 종단면도.
도 15a ∼ 도 15c 는, 본 발명의 바람직한 실시형태의 전자 장치의 제조 방법을 설명하기 위한 도 1 의 B 부의 X7－X7 선 개략 종단면도.
도 16a ∼ 도 16c 는, 본 발명의 바람직한 실시형태의 전자 장치의 제조 방법을 설명하기 위한 도 1 의 B 부의 X7－X7 선 개략 종단면도.

이하, 본 발명의 바람직한 실시형태에 대해 도면을 참조하면서 설명한다.

(제 1 실시형태)

도 1 을 참조하면, 본 발명의 바람직한 제 1 실시형태의 전자 장치 (1) 는, 스위칭 소자로서의 박막 트랜지스터 (40) 가 복수 배치된 스위칭 소자 배치 영역 (20) 과, 스위칭 소자 배치 영역 (20) 의 외측에 형성된 공통 배선 (10) 을 구비하고 있다. 이 전자 장치 (1) 는 광학 부재 (70) 에서 광을 전하로 바꾸어 축적 용량 (60) 에 축적하여 전위를 발생시키고, 그 전위를 박막 트랜지스터 (40) 가 스위칭 소자로서 판독하는 구성으로 되어 있다. 이 광학 부재 (70) 를 액정, 전자 페이퍼용 잉크 재료 등으로 한 경우에는, 축적 용량 (60) 과 광학 부재 (70) 가 병렬 배치가 되어 도 2 와 같이 배치된다. 광학 부재 (70) 가 일렉트로루미네선스 부재와 같은 구동 전류가 필요한 부재인 경우에도, 기본은 축적 용량 (60) 과 광학 부재 (70) 의 직병렬 배치가 된다. 즉, 도 3 에 나타내는 바와 같이, 전원선 (Vdd) 과 접지 전위 (82) 사이에, 일렉트로루미네선스 부재 등의 광학 부재 (70) 와 구동용 트랜지스터 (90) 가 직렬로 접속되고, 구동용 트랜지스터 (90) 의 게이트 전극 (92) 과 드레인 전극 사이에 축적 용량 (60) 이 형성되고, 병렬 배치된 축적 용량 (60) 및 게이트 전극 (92) 과 신호선 (12) 사이에 스위칭 소자로서의 박막 트랜지스터 (40) 가 접속되어 있다.

다시, 도 1 을 참조하면, 복수의 주사선 (14) 이 행방향 (지면 횡방향) 으로 서로 평행하게 배치되어 있고, 복수의 신호선 (12) 이 열방향 (지면 종방향) 으로 서로 평행하게 배치되어 있다. 복수의 주사선 (14) 및 복수의 신호선 (12) 은, 스위칭 소자 배치 영역 (20) 의 외측에서 공통 배선 (10) 에 접속되어 있다.

복수의 주사선 (14) 과 복수의 신호선 (12) 은 복수의 교차점 (16) 에서 서로 교차하고, 각 교차점 (16) 에 대응되어 각 화소부 (30) 가 배치되어 있다. 각 화소부 (30) 는, 박막 트랜지스터 (40) 와 광학 부재 (70) 와 축적 용량 (60) 을 구비하고 있다.

각 행에 배치된 복수의 박막 트랜지스터 (40) 의 게이트 전극 (42) 이 각 행의 주사선 (14) 에 접속되어 있다. 각 열에 배치된 복수의 박막 트랜지스터 (40) 의 드레인 전극 (54) 이 각 열의 신호선 (12) 에 접속되어 있다. 박막 트랜지스터 (40) 의 소스 전극 (52) 은, 축적 용량 (60) 의 축적 용량 상부 전극 (66) 과 광학 부재 (70) 의 화소 전극 (68) 에 접속되어 있다. 축적 용량 (60) 의 축적 용량 하부 전극 (62) 은 접지 전위 (82) 에 접속되어 있다.

다음으로, 도 4 를 참조하여 각 화소부 (30) 에 대해 설명한다.

기판 (110) 의 표면 상에는, 축적 용량 (60) 및 박막 트랜지스터 (40) 가 형성되어 있다. 축적 용량 (60) 은, 축적 용량 상부 전극 (66) 과, 축적 용량 하부 전극 (62) 과, 이들 전극 사이에 있는 유전체층 (114) (이 유전체층 (114) 은, 절연막으로서도 기능한다) 으로 구성되어 있다.

박막 트랜지스터 (40) 는, 게이트 전극 (42) 과, 게이트 전극 (42) 을 덮어 형성된 유전체층 (114) 과, 유전체층 (114) 을 개재하여 게이트 전극 (42) 상 및 게이트 전극 (42) 의 양측에 형성된 활성층 (46) 과, 활성층 (46) 의 게이트 전극 (42) 바로 위를 덮어 형성된 보호층 (48) 과, 게이트 전극 (42) 의 양측에 각각 형성된 소스 전극 (52) 및 드레인 전극 (54) 을 구비하고 있다. 보호층 (48) 의 폭은 게이트 전극 (42) 의 폭보다 작게 구성되어 있고, 소스 전극 (52) 및 드레인 전극 (54) 은 보호층 (48) 의 양측에 활성층 (46) 과 각각 접속되어 있다. 소스 전극 (52) 의 단부 (53) 및 드레인 전극 (54) 의 단부 (55) 는 활성층 (46) 상에 연장되어 형성되어 있다.

소스 전극 (52), 드레인 전극 (54) 및 축적 용량 상부 전극 (66) 은 동일한 배선층 (120) 으로 형성되어 있고, 소스 전극 (52) 과 축적 용량 상부 전극 (66) 은 접속되어 있다. 또한, 게이트 전극 (42) 과 축적 용량 하부 전극 (62) 도 동일한 배선층 (112) 으로 형성되어 있다.

축적 용량 (60) 및 박막 트랜지스터 (40) 상에, 층간 절연막 (122) 이 형성되어 있다. 축적 용량 상부 전극 (66) 상의 층간 절연막 (122) 에는 컨택트홀 (94) 이 형성되어 있다. 층간 절연막 (122) 상에, 화소 전극 (68) 이 형성되어 있다. 전하 수집 전극 (68) 은, 컨택트홀 (94) 을 통해 축적 용량 상부 전극 (66) 과 접속되어 있다.

스위칭 소자 배치 영역 (10) (도 1 참조) 에 대향하며 대향 전극 (84) 이 형성되어 있다. 각 화소 전극 (68), 광학 부재층 (126) 및 대향 전극 (84) 으로 화소마다의 각 광학 부재 (70) 를 구성하고 있다. 공통 전극 (10) (도 1 참조) 은 평면에서 볼 때 대향 전극 (84) 의 외측에 형성되어 있다.

화소 전극 (30) 과 대향 전극 (84) 사이의 광학 부재층 (126) 으로서 액정 등의 광의 투과나 반사 등을 제어할 수 있는 재료를 배치하면, 전자 장치 (1) 는 도 2 에 나타낸 바와 같은 구성으로 액정 표시 장치 등의 화상 표시 장치로서 기능하고, 일렉트로루미네선스 재료 등을 배치하면, 전자 장치 (1) 는 도 3 에 나타낸 바와 같은 구성으로 일렉트로루미네선스 표시 장치 등의 화상 표시 장치로서 기능하고, 전자 페이퍼용 잉크, 전자 분류체 등을 배치하면, 전자 장치 (1) 는 전자 페이퍼 등의 화상 표시 장치로서 기능한다. 이들의 경우에, 예를 들어, 각 화소 전극 (68) 에 부여하는 전압이나 전류를 박막 트랜지스터 (40) 로 개별적으로 제어하여 각 화소 전극 (68) 과 대향 전극 (84) 사이의 전계 등을 화소마다 제어하여 표시 제어를 행한다.

화소 전극 (68) 과 대향 전극 사이의 광학 부재층 (126) 으로서 광을 전하로 변환하는 광전 변환층을 배치하면, 전자 장치 (1) 는 화상 검출 장치 등으로서 기능한다. 그 경우에는, 예를 들어 구성을 도 1 과 같이 하여, 복수의 화소 전극 (68) 과 대향 전극 사이에 소정의 전위차를 부여해 두고, 발생된 전하를 화소마다 박막 트랜지스터 (40) 를 통해 판독함으로써, 검출된 화상 정보를 얻는다. 또한, X 선 등의 방사선을 가시광 등으로 변환할 수 있는 신틸레이터를 형성하면, 간접 변환형 방사선 촬상 장치로서 사용할 수도 있다.

도 5 를 참조하면, 공통 배선 (10) 은, 기판 (110) 상의 유전체층 (114) 상에 형성되어 있다. 공통 배선 (10) 은, 보호막 (130) 으로 덮여 있다. 도 5 는, 도 1 의 C 부의 확대 부분 개략 단면도인데, 도 1 의 D 부도 동일한 구조이다.

도 6 을 참조하면, 신호선 (12) 과 공통 배선 (10) 의 교점에서는, 기판 (110) 상의 유전체층 (114) 상에 공통 배선 (10) 이 형성되어 있고, 공통 배선 (10) 상에 신호선 (12) 의 단부가 형성되어 있다. 공통 배선 (10) 은, 신호선 (12) 을 개재하여 보호막 (130) 으로 덮여 있다. 신호선 (12) 은, 소스 전극 (52), 드레인 전극 (54) 과 동일한 배선층 (120) 으로 형성되어, 드레인 전극 (54) 과 연결되어 있다.

도 7 을 참조하면, 주사선 (14) 과 공통 배선 (10) 의 교점에서는, 기판 (110) 상에 주사선 (14) 이 형성되어 있고, 주사선 (14) 상에 유전체층 (114) 이 형성되어 있다. 유전체층 (114) 상에 공통 배선 (10) 이 형성되어 있다. 공통 배선 (10) 과 주사선 (14) 은, 접속부 (55) 에 의해 접속되어 있다. 접속부 (55) 의 일단은, 유전체층 (114) 에 형성된 컨택트홀 (115) 을 통해 주사선 (14) 과 접속되어 있고, 접속부 (55) 의 타단은, 공통 배선 (10) 상에 형성되어 있다. 공통 배선 (10) 은, 접속부 (55) 를 개재하여 보호막 (130) 으로 덮여 있다. 접속부 (55) 는, 소스 전극 (52), 드레인 전극 (54) 과 동일한 배선층 (120) 으로 형성되어 있다. 주사선 (14) 은 게이트 전극 (42) 과 동일한 배선층 (112) 으로 형성되어, 게이트 전극 (42) 과 연결되어 있다.

이와 같이, 게이트 전극 (42) 은 주사선 (14) 과 연결되어 있고, 주사선 (14) 은 접속부 (55) 를 개재하여 공통 배선 (10) 과 연결되어 있고, 공통 배선 (10) 은 신호선 (12) 과 연결되어 있고, 신호선 (12) 은 드레인 전극 (54) 과 연결되어 있으므로, 게이트 전극 (42) 은 공통 배선 (10) 을 개재하여 드레인 전극 (54) 과 연결되어 있다.

본 실시형태에서는, 박막 트랜지스터 (40) 의 활성층 (46) 및 공통 배선 (10) 에, 산화물 반도체의 1 종인 IGZO (In-Ga-Zn-Oxide) 를 사용하였다. IGZO 는, 도 6 에 나타내는 바와 같이, IGZO 의 밴드 갭에 상당하는 에너지를 갖는 광의 파장 이하의 파장의 광, 바람직하게는 430 nm 이하의 파장의 광조사에 의해, 절연성 (10×10¹⁰Ωcm 의 오더) 으로부터 도전성 (10×10²Ωcm 의 오더) 으로 고유 저항값이 변화하고, 또한, 대기 분위기, 산소 분위기, 수증기 분위기 또는 물이 존재하는 환경에 노출시키거나, 특히 장시간 방치하거나 하면, 도전성 (10×10²Ωcm 의 오더) 으로부터 절연성 (10×10¹⁰Ωcm 의 오더) 으로 고유 저항값이 변화하는 재료이다. 이 도전성으로부터 절연성으로의 변화 및 절연성으로부터 도전성으로의 변화는 가역적이다. IGZO 는, 이와 같이 IGZO 로의 광의 조사 또는 IGZO 가 존재하고 있는 분위기의 변경에 따라 고유 저항값이 변화하는 재료이다. 또한, 도 8 은, 광조사에 의한 IGZO 의 저항 변화를 나타내는 도면인데, 조사되는 광의 파장은 360 ∼ 460 nm 이며, 입사 포톤수가 1×10¹⁵ photons/㎠ 인 경우의 저항 변화를 나타내고 있다.

또, 공통 배선 (10) 을 덮고 있는 보호막 (130) (도 3, 4, 5 참조) 은, IGZO 의 밴드 갭에 상당하는 에너지를 갖는 광의 파장 이하의 파장의 광을 통과시키지 않는 막으로, 바람직하게는 430 nm 이하의 파장의 광을 통과시키지 않는 막이다. 보호막 (130) 은, 유기막 또는 무기막으로 구성되며 모든 공정이 종료된 후, 공통 배선 상을 덮음으로써 광이 닿지 않도록 할 수 있다. 또, 모든 공정을 종료한 후, 실장시에 케이싱으로 광이 닿지 않도록 하는 것으로도 대처할 수 있다. 실제로는 공통 배선 (10) 상에 신호선 (12) 또는 접속부 (55) 가 공통 배선 (10) 상에 놓여 있기 때문에 배선 후에는 상부로부터의 광은 상당히 감쇠된다. 그래서, 컨택트부는 고저항화되기 쉽기 때문에, ESD 대책으로는 광을 기판 (110) 의 하방으로부터 조사하는 경우도 있다.

다음으로, 본 실시형태의 전자 장치 (1) 의 제조 방법을 설명한다.

도 9a, 도 11a, 도 13a, 도 15a 에 나타내는 바와 같이, 먼저, 기판 (110) 으로서 절연 기판인 유리 기판을 사용하고, 기판 (110) 상에 스퍼터법으로 배선층 (112) 을 형성한다. 그 후, 포토리소그래피 기술, 에칭 기술로 원하는 형태로 가공하여, 게이트 전극 (42), 축적 용량 하부 전극 (62) 및 주사선 (14) 을 형성한다. 배선층 (112) 의 전극 재료로는, 예를 들어, Mo, Al, Ti, Cu, Ta 등의 금속 또는 Al－Nd 등의 합금, InSnO 등의 산화물 도전막 또는 이들 다층막이 바람직하게 사용된다.

다음으로, 도 9b, 도 11b, 도 13b, 도 15b 에 나타내는 바와 같이, 유전체층 (114), 활성층 (46) 및 보호막 (48) 을 형성한다. 유전체층 (114) 은 SiO₂ 를 스퍼터법으로 성막하여 형성하고, 활성층 (46) 은 IGZO 를 스퍼터법으로 성막하여 형성하고, 보호막 (48) 도 스퍼터법으로 형성하였다.

그 후, 도 9c, 도 11c, 도 13c, 도 15c 에 나타내는 바와 같이, 보호막 (48) 및 활성층 (46) 을 포토리소그래피 기술, 에칭 기술로 원하는 형태로 가공하여, 박막 트랜지스터 (40) 의 활성층 (46) 및 보호막 (48) 으로 함과 함께, 활성층 (46) 과 동일한 층에서 공통 배선 (10) 을 형성하였다. 또한, 유전체층 (114) 은 가공하지 않고, 그대로 남겼다.

다음으로, 유전체층 (114) 에 컨택트홀 (115) (도 15c 참조) 을 포토리소그래피 기술, 에칭 기술로 형성한다.

배선층 (120) 을 스퍼터법으로 형성한다. 그 후, 도 10a, 도 12a, 도 14a, 도 16a 에 나타내는 바와 같이, 배선층 (120) 을 포토리소그래피 기술, 에칭 기술로 원하는 형태로 가공하여, 박막 트랜지스터 (40) 의 소스 전극 (52), 드레인 전극 (54), 축적 용량 상부 전극 (66), 드레인 전극 (54) 과 축적 용량 상부 전극 (66) 의 접속부, 신호선 (12) 및 접속부 (55) 를 형성한다.

신호선 (12) 은 공통 배선 (10) 과 접속된다 (도 6, 도 14a 참조). 접속부 (55) 는 유전체층 (114) 에 형성된 컨택트홀 (115) 을 통해 주사선 (14) 과 접속됨과 함께, 공통 배선 (10) 에 접속된다 (도 7, 도 16a 참조). 이와 같이 하여, 주사선 (14) 은 공통 배선 (10) 을 통해 신호선 (12) 과 접속되어 있고, 주사선 (14) 에는 게이트 전극 (42) 이 접속되어 있고, 신호선 (12) 에는 드레인 전극 (54) 이 접속되어 있으므로, 게이트 전극 (42) 은 공통 배선 (10) 을 통해 드레인 전극 (54) 과 접속된다.

그 후, 도 10b, 도 12b, 도 14b, 도 16b 에 나타내는 바와 같이, 층간 절연막 (122) 을 형성하고, 층간 절연막 (122) 에 컨택트홀 (94) 을 형성하고, 화소 전극 (68) 을 형성한다. 그 후, 화소 전극 (68) 과 대향 전극 (84) 사이에 광학 부재층 (126) 을 끼운다.

그 후, 스위칭 소자 배치 영역 (20) 및 대향 전극 (84) 의 외측 부분에 광을 조사하여, 공통 전극 (10) 을 저저항화시킨다.

그 후에, TAB 단자 부착 등의 실장을 행한다. 그 후, 대기 중에 방치하여, 공통 전극 (10) 을 고저항화시킨다. 그 후, 도 12c, 도 14c, 도 16c 에 나타내는 바와 같이, 공통 배선 (10) 을 덮는 보호막 (130) 을 형성한다.

본 실시형태에서는, 게이트 전극 (42) 은 공통 배선 (10) 을 통해 드레인 전극 (54) 과 접속되어 있고, 공통 배선 (10) 은 IGZO 로 이루어지고, 광을 조사하여 저저항화시킨 후에, TAB 부착 등의 실장을 행하고 있다. 정전기가 발생하기 쉬운 것은 주로 소자 공정 종료 후의 실장 공정이다. 그래서, 소자 형성 후, 주변부만 광조사하여 공통 배선 (10) 을 저저항화시킴으로써, 그 후의 TAB 부착 등의 실장시에 정전기가 빠져나가기 쉬워진다. 이 경우, 광을 조사하는 방향으로서 기판 하방으로부터 행하는 경우도 있다. 그 결과, 박막 트랜지스터 (40) 의 특성이 변동되거나 박막 트랜지스터 (40) 가 파괴되거나 하는 것을 방지 또는 억제할 수 있다.

본 실시형태에서는, 실장 공정 후에, 대기 중에 방치하여, 공통 전극 (10) 을 고저항화시킨다. 따라서, 공통 전극 (10) 의 절단을 행할 필요도 없어져, 절단시의 정전기 영향을 받는 것을 방지할 수 있다. 절단할 필요가 없으므로, 유리 기판뿐만 아니라, 플렉시블 기판의 경우에도 바람직하게 적용할 수 있다. 또, 다이오드 등의 보호 소자를 형성할 필요도 없으므로, 보호 소자가 부하가 되어 설계가 복잡해지는 것을 방지할 수 있다.

또한, 공통 배선 (10) 을 덮는 보호막 (130) 을 형성하고 있으므로, 공통 배선 (10) 에 광이 조사되어 저저항화되는 것을 방지할 수 있다.

(제 2 실시형태)

제 1 실시형태에서는, 박막 트랜지스터 (40) 의 활성층 (46) 을 이용하여 공통 배선 (10) 을 형성했는데, 박막 트랜지스터 (40) 의 활성층 (46) 이 Si 계인 경우에는, 소자 공정 종료 후에 공통 배선 (10) 으로서 IGZO 등의 산화물 반도체를 스퍼터법으로 형성한다. 그 후, TAB 단자 실장 공정 전에 공통 배선 (10) 에 광을 조사하여 저저항화시키고, 그 후 대기 중 방치로 절연 분리되었다.

(제 3 실시형태)

본 실시형태에서는, 공통 배선 (10) 은 화소 전극 (68) 과 동시에 형성하였다. 화소 전극 (68) 을 IGZO 등의 산화물 반도체로 형성하고, 동시에 공통 배선 (10) 도 IGZO 등의 산화물 반도체로 형성한다. 산화물 반도체의 경우, 진공 장치에 넣거나 하여, 10^-4 Pa 이하의 진공 하로 하면, 표면으로부터의 수분, 부착 산소를 제거함으로써 저저항화되는 것이 알려져 있고, 화소 전극 (68) 이나 공통 배선 (10) 형성 후에 액정 공정, 유기 EL 공정에서 진공을 이용한 경우, 화소 전극 (68) 이나 공통 배선 (10) 은 자연스럽게 저저항화된다. 화소 부분 (68) 은 그 위에 대향측의 기판이 와서 차단되기 때문에 그대로 저저항이 유지된다. 주변의 공통 배선 (10) 은 일단 대기 중으로 나오기 때문에 고저항이 되는데, 실장 전에 광을 조사하여 저저항화시켜 TAB 단자의 실장 공정을 행하고, 그 후, 대기 중에서 고저항화시킨다.

상기 실시형태에서는, 공통 배선 (10) 에 사용하는 고유 저항값이 가변인 재료로서 IGZO 를 사용했는데, IGZO 이외의 산화물 반도체도 바람직하게 사용할 수 있다. 바람직하게는, 산화물 반도체로서는, In, Ga 및 Zn 으로 이루어지는 군에서 선택되는 적어도 하나의 원소의 산화물을 사용한다. 또, 산화물 반도체로서 In 을 함유하는 산화물을 사용할 수도 있다.

또, 공통 배선 (10) 을 저저항화시키기 위해서는, 바람직하게는 공통 배선 (10) 에 사용되고 있는 고유 저항값이 가변인 재료 (IGZO 등의 산화물 반도체 등)의 밴드 갭에 상당하는 에너지를 갖는 광의 파장 이하의 파장의 광을 조사한다. 공통 배선 (10) 을 저저항화시키고, 실장 등을 종료한 후에, 공통 배선 (10) 을 고저항화시켜 절연한 후에는, 공통 배선 (10) 에 사용되고 있는 고유 저항값이 가변인 재료 (IGZO 등의 산화물 반도체 등) 의 밴드 갭에 상당하는 에너지를 갖는 광의 파장 이하의 파장의 광을 통과시키지 않는 막으로 덮어, 공통 배선 (10) 이 저저항화되는 것을 방지하는 것이 바람직하다.

또, 산화물 반도체 중에서도 특히 In (I), Ga (G), Zn (Z) 을 적어도 1 종 이상 함유하는 산화물, 예를 들어 IGZO (In-Ga-Zn-Oxide), IZO (In-Zn-Oxide) 가 바람직하게 사용된다. 또한, IGZO (In-Ga-Zn-Oxide) 를 사용하는 경우에는, In (I), Ga (G), Zn (Z) 의 각각의 조성비는 반드시 정수비일 필요는 없고, 조성비는 성막 조건에서 바꿀 수 있고, IZO (In-Zn-Oxide) 를 사용하는 경우에는, In (I), Zn (Z) 의 각각의 조성비는 반드시 정수비일 필요는 없고, 조성비는 성막 조건에서 바꿀 수 있다.

이상, 본 발명의 각종 전형적인 실시형태를 설명해 왔는데, 본 발명은 그들 실시형태에 한정되지 않는다. 따라서, 본 발명의 범위는, 다음 특허청구범위에 의해서만 한정되는 것이다.

1 전자 장치
10 공통 배선
12 신호선
14 주사선
16 교차점
20 스위칭 소자 배치 영역
30 화소부
40 박막 트랜지스터
42 게이트 전극
46 활성층
48 보호층
52 소스 전극
54 드레인 전극
55 접속부
60 축적 용량
62 축적 용량 하부 전극
66 축적 용량 상부 전극
68 화소 전극
70 광학 부재
82 접지 전위
84 대향 전극
94, 115 컨택트홀
110 기판
112, 120 배선층
114 유전체층
122 층간 절연막
126 광학 부재층
130 보호막

Claims

복수의 주사선과,
상기 복수의 주사선과 교차하는 복수의 신호선과,
상기 복수의 주사선과 상기 복수의 신호선의 교차점에 대응되어 각각 형성된 복수의 스위칭 소자와,
상기 복수의 스위칭 소자가 배치된 스위칭 소자 배치 영역의 외측에서, 상기 복수의 주사선과 상기 복수의 신호선에 접속된 공통 배선으로서, 고유 저항값이 가변인 재료로 이루어지는 상기 공통 배선을 구비하는, 전자 장치.
제 1 항에 있어서,
상기 공통 배선은, 고유 저항값이 가역적으로 가변인 재료로 이루어지는, 전자 장치.
제 1 항에 있어서,
상기 고유 저항값이 가변인 재료는, 상기 재료에 대한 광의 조사 또는 상기 재료가 존재하고 있는 환경의 변경에 따라 고유 저항값이 변화하는 재료인, 전자 장치.
제 1 항에 있어서,
상기 고유 저항값이 가변인 재료는, 상기 재료의 밴드 갭에 상당하는 에너지를 갖는 광의 파장 이하의 파장의 광의 조사 또는 10^-4 Pa 이하의 진공 분위기에 노출시킴으로써 조사 전의 고유 저항값보다 낮은 고유 저항값으로 변화하고, 대기 분위기, 산소 분위기, 수증기 분위기 또는 물에 노출시키면, 노출시키기 전의 고유 저항값보다 높은 고유 저항값으로 변화하는 재료인, 전자 장치.
제 1 항에 있어서,
상기 고유 저항값이 가변인 재료는 산화물 반도체인, 전자 장치.
제 5 항에 있어서,
상기 산화물 반도체가 In, Ga 및 Zn 으로 이루어지는 군에서 선택되는 적어도 하나의 원소의 산화물인, 전자 장치.
제 5 항에 있어서,
상기 산화물 반도체가 In 을 함유하는 산화물인, 전자 장치.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 공통 배선은, 상기 고유 저항값이 가변인 재료의 밴드 갭에 상당하는 에너지를 갖는 광의 파장 이하의 파장의 광을 통과시키지 않는 막으로 덮여 있는, 전자 장치.
제 8 항에 있어서,
상기 고유 저항값이 가변인 재료가 In, Ga 및 Zn 의 3 종 원소의 산화물이며, 상기 공통 배선은 430 nm 이하의 파장의 광을 통과시키지 않는 막으로 덮여 있는, 전자 장치.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 스위칭 소자가 전계 효과 트랜지스터이며, 상기 주사선은 상기 전계 효과 트랜지스터의 게이트에 접속되어 있고, 상기 신호선은 상기 전계 효과 트랜지스터의 소스 및 드레인 중 어느 일방에 접속되어 있는, 전자 장치.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 전자 장치는 화상 표시 장치인, 전자 장치.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 전자 장치는 화상 검출 장치인, 전자 장치.
복수의 주사선과,
상기 복수의 주사선과 교차하는 복수의 신호선과,
상기 복수의 주사선과 상기 복수의 신호선의 교차점에 대응되어 각각 형성된 복수의 스위칭 소자와,
상기 복수의 스위칭 소자가 배치된 스위칭 소자 배치 영역의 외측에서, 상기 복수의 주사선과 상기 복수의 신호선에 접속된 공통 배선으로서, 고유 저항값이 가변인 재료로 이루어지는 상기 공통 배선을 구비하는 기판을 형성하는 공정과,
상기 공통 배선을 저저항화시키는 공정을 구비하는, 전자 장치의 제조 방법.
제 13 항에 있어서,
상기 공통 배선은 고유 저항값이 가역적으로 가변인 재료로 이루어지는, 전자 장치의 제조 방법.
제 13 항에 있어서,
상기 고유 저항값이 가변인 재료는, 상기 재료에 대한 광의 조사 또는 상기 재료가 존재하고 있는 환경의 변경에 따라 고유 저항값이 변화하는 재료인, 전자 장치의 제조 방법.
제 13 항에 있어서,
상기 고유 저항값이 가변인 재료는, 상기 재료의 밴드 갭에 상당하는 에너지를 갖는 광의 파장 이하의 파장의 광의 조사 또는 10^-4 Pa 이하의 진공 분위기에 노출시킴으로써 조사 전의 고유 저항값보다 낮은 고유 저항값으로 변화하고, 대기 분위기, 산소 분위기, 수증기 분위기 또는 물에 노출시키면, 노출시키기 전의 고유 저항값보다 높은 고유 저항값으로 변화하는 재료인, 전자 장치의 제조 방법.
제 13 항에 있어서,
상기 고유 저항값이 가변인 재료는 산화물 반도체인, 전자 장치의 제조 방법.
제 17 항에 있어서,
상기 산화물 반도체가 In, Ga 및 Zn 으로 이루어지는 군에서 선택되는 적어도 하나의 원소의 산화물인, 전자 장치의 제조 방법.
제 17 항에 있어서,
상기 산화물 반도체가 In 을 함유하는 산화물인, 전자 장치의 제조 방법.
제 13 항 내지 제 19 항 중 어느 한 항에 있어서,
상기 공통 배선을 저저항화시키는 공정은, 상기 공통 배선에 상기 고유 저항값이 가변인 재료의 밴드 갭에 상당하는 에너지를 갖는 광의 파장 이하의 파장의 광을 조사하는 공정을 포함하는, 전자 장치의 제조 방법.
제 13 항 내지 제 19 항 중 어느 한 항에 있어서,
상기 공통 배선을 저저항화시키는 공정 후에, 상기 기판을 실장하는 공정을 추가로 구비하는, 전자 장치의 제조 방법.
제 13 항 내지 제 19 항 중 어느 한 항에 있어서,
상기 공통 배선을 저저항화시키는 공정 후에, 상기 공통 배선을, 상기 고유 저항값이 가변인 재료의 밴드 갭에 상당하는 에너지를 갖는 광의 파장 이하의 파장의 광을 통과시키지 않는 막으로 덮는 공정을 추가로 구비하는, 전자 장치의 제조 방법.
제 13 항 내지 제 19 항 중 어느 한 항에 있어서,
상기 고유 저항값이 가변인 재료가 In, Ga 및 Zn 의 3 종 원소의 산화물이며, 상기 공통 배선을 저저항화시키는 공정 후에, 상기 공통 배선을, 430 nm 이하의 파장의 광을 통과시키지 않는 막으로 덮는 공정을 추가로 구비하는, 전자 장치의 제조 방법.
제 13 항 내지 제 19 항 중 어느 한 항에 있어서,
상기 스위칭 소자가 전계 효과 트랜지스터이며, 상기 주사선은 상기 전계 효과 트랜지스터의 게이트에 접속되어 있고, 상기 신호선은 상기 전계 효과 트랜지스터의 소스 및 드레인 중 어느 일방에 접속되어 있는, 전자 장치의 제조 방법.