TWI468824B - 矩陣狀配置複數個開關元件的電子裝置及其製造方法 - Google Patents

Description

矩陣狀配置複數個開關元件的電子裝置及其製造方法

本發明係關於一種電子裝置及其製造方法，特別是關於一種矩陣狀配置複數個開關元件的電子裝置及其製造方法。

矩陣狀配置複數個開關元件的電子裝置，特別是在絕緣基板上配置複數個開關元件的電子裝置，為了防止受到靜電影響而開關元件的特性變化、或開關元件被破壞，而提案：預先共通地連接伸出到矩陣狀配置的複數個開關元件的周邊部的信號線與掃描線，在產生大的靜電的可能性變低的階段切斷設有共通連接部的周邊部(參照日本國特開2009-130273號)。

另一方面，為了可以不進行此種周邊部的切斷，而提案：將以薄膜電晶體製成的環形二極體等的保護元件設於信號線或掃描線與共通連接配線之間(參照日本國特表2004-538512號)。

然而，在之後切斷設有共通連接部的周邊部的方法方面，對於切斷時的靜電並無防備。此外，在基板為玻璃基板的情況，周邊部的切斷可比較容易進行，但在採用可撓性基板的情況，要如玻璃基板般切斷周邊部是困難的，並且有可能比玻璃基板的情況進一步產生靜電。

另一方面，在將以薄膜電晶體製成的環形二極體等的保護元件設於信號線或掃描線與共通連接配線之間的方法(參照日本國特表2004-538512號)方面，有保護元件會成為負荷的情況，有設計變得複雜的問題。

本發明的主要目的在於提供一種電子裝置及其製造方法，其具備無需進行配置複數個開關元件的區域的周邊部的切斷，並且無需在周邊部設置保護元件的靜電對策手段。

依據本發明之一態樣，提供一種電子裝置，其具備：複數條掃描線；複數條信號線，係與前述複數條掃描線交叉；複數個開關元件，係分別設置成與前述複數條掃描線及前述複數條信號線的交叉點對應；及共通連接構件，係在配置有前述複數個開關元件的開關元件配置區域的外側，連接於前述複數條掃描線與前述複數條信號線的共通連接構件，由固有電阻值可變的材料構成。

此外，依據本發明之其他態樣，提供一種電子裝置之製造方法，其具備形成基板的製程及將前述共通連接構件低電阻化的製程，該基板係具備：複數條掃描線；複數條信號線，係與前述複數條掃描線交叉；複數個開關元件，係分別設置成與前述複數條掃描線及前述複數條信號線的交叉點對應；及共通連接構件，係在配置有前述複數個開關元件的開關元件配置區域的外側，連接於前述複數條掃描線與前述複數條信號線的共通連接構件，由固有電阻值可變的材料構成。

用以實施發明的形態

以下，就本發明之較佳實施形態，一面參照圖式，一面進行說明。

(第1實施形態)

參照圖1，本發明之較佳第1實施形態的電子裝置1具備：開關元件配置區域20，係配置有複數個作為開關元件的薄膜電晶體40；及共通配線10，係設置於開關元件配置區域20的外側。此電子裝置1係成為以光學構件70將光變成電荷而儲存於儲存電容器60，使電位產生，薄膜電晶體40作為開關元件而讀出該電位的結構。以此光學構件70為液晶、電子紙用印墨材料等的情況，儲存電容器60與光學構件70成為並聯配置，如圖2般予以配置。光學構件70為需要如電致發光構件般的驅動電流的構件的情況，基本上成為儲存電容器60與光學構件70的串並聯配置。即，如圖3所示，在電源線Vdd與接地電位82之間串聯連接電致發光構件等的光學構件70與驅動用電晶體90，在驅動用電晶體90的閘極電極92與汲極電極之間設置儲存電容器60，在並聯配置的儲存電容器60及閘極電極92與信號線12之間連接有作為開關元件的薄膜電晶體40。

再參照圖1，於列方向(紙面橫方向)互相平行地配置有複數條掃描線14，於行方向(紙面縱方向)互相平行地配置有複數條信號線12。複數條掃描線14及複數條信號線12在開關元件配置區域20的外側連接於共通配線10。

複數條掃描線14及複數條信號線12在複數個交叉點16彼此交叉，與各交叉點16對應而配置有各像素部30。各像素部30具備薄膜電晶體40、光學構件70、及儲存電容器60。

配置於各列的複數個薄膜電晶體40的閘極電極42連接於各列的掃描線14。配置於各行的複數個薄膜電晶體40的汲極電極54連接於各行的信號線12。薄膜電晶體40的源極電極52連接於儲存電容器60的儲存電容器上部電極66、及光學構件70的像素電極68。儲存電容器60的儲存電容器下部電極62連接於接地電位82。

其次，參照圖4，就各像素部30進行說明。

在基板110的表面上設有儲存電容器60及薄膜電晶體40。儲存電容器60係由儲存電容器上部電極66、儲存電容器下部電極62、及位在此等電極間的介電層114(此介電層114也起作用作為絕緣膜)所構成。

薄膜電晶體40具備：閘極電極42；設置成覆蓋閘極電極42的介電層114；經由介電層114而設置於閘極電極42上及閘極電極42兩側的活性層46；設置成覆蓋活性層46的閘極電極42正上方的保護層48；及分別設置於閘極電極42兩側的源極電極52及汲極電極54。保護層48的寬度係構成為比閘極電極42的寬度小，源極電極52及汲極電極54在保護層48的兩側分別與活性層46連接。源極電極52的端部53及汲極電極54的端部55係設置成延伸到活性層46上。

源極電極52、汲極電極54及儲存電容器上部電極66以相同的配線層120形成，源極電極52與儲存電容器上部電極66連接。再者，閘極電極42與儲存電容器下部電極62也以相同的配線層112形成。

在儲存電容器60及薄膜電晶體40上設有層間絕緣膜122。在儲存電容器上部電極66上的層間絕緣膜122設有接觸孔94。在層間絕緣膜122上設有像素電極68。電荷收集電極68經由接觸孔94而與儲存電容器上部電極66連接。

與開關元件配置區域10(參照圖1)對向而設有對向電極84。藉由各像素電極68、光學構件層126及對向電極84構成各像素的各光學構件70。共通電極10(參照圖1)係俯視設於對向電極84的外側。

作為像素電極30與對向電極84之間的光學構件層126，若配置液晶等之可控制光的透過或反射等的材料，則電子裝置1以如圖2所示的結構起作用作為液晶顯示裝置等的圖像顯示裝置，若配置電致發光材料等，則電子裝置1以如圖3所示的結構起作用作為電致發光顯示裝置等的圖像顯示裝置，若配置電子紙用印墨、電子粉流體等，則電子裝置1起作用作為電子紙等的圖像顯示裝置。在此等的情況，例如以薄膜電晶體40個別控制給予各像素電極68的電壓或電流，按像素控制各像素電極68與對向電極84之間的電場等，進行顯示的控制。

作為像素電極68與對向電極之間的光學構件層126，若配置將光轉換為電荷的光電轉換層，則電子裝置1起作用作為圖像檢測裝置等。在此情況，例如將結構作成如圖1般，預先將預定的電位差給予複數個像素電極68與對向電極之間，藉由按像素經由薄膜電晶體40而讀出產生的電荷，得到被檢測出的圖像資訊。若進一步設置可將X線等的放射線轉換為可見光等的閃爍器(Scintillator)，則也可以作為間接轉換型放射線攝影裝置使用。

若參照圖5，共通配線10形成於基板110上的介電層114上。共通配線10係以保護膜130覆蓋。圖5為圖1的C部的放大部分概略剖面圖，但圖1的D部也為相同的構造。

若參照圖6，於信號線12與共通配線10的交點中，在基板110上的介電層114上設有共通配線10，在共通配線10上設有信號線12的端部。共通配線10係經由信號線12而以保護膜130覆蓋。信號線12以與源極電極52、汲極電極54相同的配線層120形成，與汲極電極54連接。

若參照圖7，於掃描線14與共通配線10的交點中，在基板110上設有掃描線14，在掃描線14上設有介電層114。在介電層114上設有共通配線10。共通配線10與掃描線14係藉由連接部55連接。連接部55的一端係經由設於介電層114的接觸孔115而與掃描線14連接，連接部55的另一端係設於共通配線10上。共通配線10係經由連接部55而以保護膜130覆蓋。連接部55係以與源極電極52、汲極電極54相同的配線層120形成。掃描線14係以與閘極電極42相同的配線層112形成，與閘極電極42連接。

如此，閘極電極42與掃描線14連接，掃描線14經由連接部55而與共通配線10連接，共通配線10與信號線12連接，信號線12與汲極電極54連接，所以閘極電極42經由共通配線10而與汲極電極54連接。

在本實施形態中，將為氧化物半導體之一種的IGZO(In-Ga-Zn-Oxide)用於薄膜電晶體40的活性層46及共通配線10。如圖8所示，IGZO係藉由具有與IGZO的能帶間隙相當的能量的光之波長以下的波長的光，較佳為430nm以下的波長的光的照射，固有電阻值從絕緣性(10×10¹⁰ Ω cm等級)變化成導電性(10×10² Ω cm等級)，或，曝露於大氣氣氛、氧氣氛、水蒸氣氣氛或水存在的環境中，特別是長時間放置，固有電阻值就從導電性(10×10² Ω cm等級)變化成絕緣性(10×10¹⁰ Ω cm等級)的材料。從此導電性往絕緣性的變化及從絕緣性往導電性的變化為可逆的。如此，IGZO係固有電阻值因光照射於IGZO、或IGZO存在的氣氛變更而 變化的材料。再者，圖8為表示因光照射所造成之IGZO的電阻變化的圖，顯示照射的光的波長為360~460nm，入射光子數1×10¹⁵ photons/cm² 的情況的電阻變化。

此外，覆蓋共通配線10的保護膜130(參照圖3、4、5)為不使具有與IGZO的能帶間隙相當的能量的光之波長以下的波長的光通過的膜，較佳為不使430nm以下的波長的光通過的膜。保護膜130係以有機膜或無機膜構成，全部的製程結束後，藉由覆蓋共通配線上方而能使光照不到。此外，亦可採用結束全部的製程後，在構裝時用框體使光照不到的方式因應。實際上，由於信號線12放在共通配線10上，或連接部55放在共通配線10上，所以配線後，來自上部的光衰減很多。因此，接觸部容易高電阻化，所以作為ESD對策，有時會從基板110的下方照射光。

其次，說明本實施形態的電子裝置1之製造方法。

如圖9A、圖11A、圖13A、圖15A所示，首先，作為基板110，使用絕緣基板的玻璃基板，在基板110上利用濺鍍法形成配線層112。其後，利用光微影(photolithography)技術、蝕刻技術加工成所希望的形狀，形成閘極電極42、儲存電容器下部電極62及掃描線14。作為配線層112的電極材料，最佳為使用例如Mo、Al、Ti、Cu、Ta等的金屬、或Al-Nd等的合金、InSnO等的氧化物導電膜或此等的多層膜。

其次，如圖9B、圖11B、圖13B、圖15B所示，形成介電層114、活性層46及保護膜48。介電層114係將SiO₂ 利用濺鍍法成膜而形成，活性層46係將IGZO利用濺鍍法成膜而形成，保護膜48也利用濺鍍法形成。

其後，如圖9C、圖11C、圖13C、圖15C所示，將保護膜48及活性層46利用光微影技術、蝕刻技術加工成所希望的形狀，作成薄膜電晶體40的活性層46及保護膜48，並且以與活性層46相同之層形成共通配線10。再者，介電層114不加工，照樣留著。

其次，在介電層114利用光微影技術、蝕刻技術形成接觸孔115(參照圖15C)。

利用濺鍍法形成配線層120。其後，如圖10A、圖12A、圖14A、圖16A所示，將配線層120利用光微影技術、蝕刻技術加工成所希望的形狀，形成薄膜電晶體40的源極電極52、汲極電極54、儲存電容器上部電極66、汲極電極54與儲存電容器上部電極66的連接部、信號線12及連接部55。

信號線12與共通配線10連接(參照圖6、圖14A)。連接部55經由設於介電層114的接觸孔115，與掃描線14連接，並且連接於共通配線10(參照圖7、圖16A)。如此一來，掃描線14係經由共通配線10而與信號線12連接，將閘極電極42連接於掃描線14，將汲極電極54連接於信號線12，所以閘極電極42係經由共通配線10而與汲極電極54連接。

其後，如圖10B、圖12B、圖14B、圖16B所示，形成層間絕緣膜122，在層間絕緣膜122形成接觸孔94，形成像素電極68。其後，將光學構件層126夾在像素電極68與對向電極84之間。

其後，在開關元件配置區域20及對向電極84的外側部分照射光，將共通配線10低電阻化。

其後，進行TAB端子安裝等的構裝。其後，放置於大氣中，將共通配線10高電阻化。其後，如圖12C、圖14C、圖16C所示，形成覆蓋共通配線10的保護膜130。

在本實施形態中，閘極電極42係經由共通配線10而與汲極電極54連接，共通配線10係由IGZO構成，於照射光而低電阻化後，進行TAB安裝等的構裝。容易產生靜電的主要是元件製程結束後的構裝製程。因此，元件形成後，只有周邊部照射光而將共通配線10低電阻化，藉此在其後的TAB安裝等的構裝時，成為容易釋放靜電。此情況，作為照射光的方向，有時從基板下方進行。其結果，可防止或抑制薄膜電晶體40的特性變動、或薄膜電晶體40被破壞。

在本實施形態中，於構裝製程後，放置於大氣中，將共通配線10高電阻化。因此，也無需進行共通配線10的切斷，可防止受到切斷時的靜電影響。由於無需切斷，所以不僅玻璃基板，而且亦可適當應用於可撓性基板的情況。此外，也無需設置二極體等的保護元件，所以可防止保護元件成為負荷而設計變得複雜。

再者，由於設有覆蓋共通配線10的保護膜130，所以可防止共通配線10被光照射而被低電阻化。

(第2實施形態)

在第1實施形態中，雖然利用薄膜電晶體40的活性層46形成共通配線10，但薄膜電晶體40的活性層46為Si系的情況，於元件製程結束後，作為共通配線10，以濺鍍法形成IGZO等的氧化物半導體。其後，於TAB端子構裝製程前，將光照射於共通配線10而低電阻化，利用其後的大氣中的放置而加以絕緣分離。

(第3實施形態)

在本實施形態中，共通配線10係與像素電極68同時形成。以IGZO等的氧化物半導體形成像素電極68，同時共通配線10也以IGZO等的氧化物半導體形成。氧化物半導體的情況，已知藉由放入真空裝置，使其成為10^-4 Pa以下的真空下，去除來自表面的水分、附著氧來低電阻化，於像素電極68或共通配線10形成後，在液晶製程、有機EL製程中利用真空的情況，像素電極68或共通配線10會自然低電阻化。像素電極68因對向側的基板來到其上方而被遮蔽，故照樣維持低電阻。周邊的共通配線10一旦出來到大氣中就成為高電阻，但於構裝前照射光而低電阻化，進行TAB端子的構裝製程，其後在大氣中高電阻化。

在上述實施形態中，作為使用於共通配線10的固有電阻值可變的材料，使用IGZO，但亦可適當地使用IGZO以外的氧化物半導體。較佳地，作為氧化物半導體，使用選自由In、Ga及Zn構成之群中的至少一個元素的氧化物。此外，作為氧化物半導體，亦可使用含In的氧化物。

此外，為了將共通配線10低電阻化，較佳為照射具有與使用於共通配線10的固有電阻值可變的材料(IGZO等的氧化物半導體等)的能帶間隙相當的能量的光之波長以下的波長的光。將共通配線10低電阻化，於結束構裝等之後，將共通配線10高電阻化而加以絕緣後，以不使具有與使用於共通配線10的固有電阻值可變的材料(IGZO等的氧化物半導體等)的能帶間隙相當的能量的光之波長以下的波長的光通過的膜覆蓋，防止共通配線10低電阻化是較佳的。

此外，氧化物半導體之中特佳為使用包含In(I)、Ga(G)、Zn(Z)至少一種以上的氧化物，例如IGZO(In-Ga-Zn-Oxide)、IZO(In-Zn-Oxide)。再者，使用IGZO(In-Ga-Zn-Oxide)的情況，In(I)、Ga(G)、Zn(Z)的各自的組成比未必需要是整數比，組成比可依成膜條件改變，使用IZO(In-Zn-Oxide)的情況，In(I)、Zn(Z)的各自的組成比未必需要是整數比，組成比可依成膜條件改變。

以上，雖然說明了本發明的各種典型的實施形態，但本發明並不限定於此等實施形態。因此，本發明的範圍只為以下的申請專利範圍所限定。

1．．．電子裝置

10．．．共通配線

12．．．信號線

14．．．掃描線

16．．．交叉點

20．．．開關元件配置區域

30．．．像素部

40．．．薄膜電晶體

42．．．閘極電極

46．．．活性層

48．．．保護層

52．．．源極電極

54．．．汲極電極

55．．．連接部

60．．．儲存電容器

62．．．儲存電容器下部電極

66．．．儲存電容器上部電極

68．．．像素電極

70．．．光學構件

82．．．接地電位

84．．．對向電極

94、115．．．接觸孔

110．．．基板

112、120．．．配線層

114．．．介電層

122．．．層間絕緣膜

126．．．光學構件層

130．．．保護膜

圖1為用以說明本發明之較佳實施形態的電子裝置的概略圖。

圖2為用以說明本發明之較佳實施形態的電子裝置的像素部之另一例的圖。

圖3為用以說明本發明之較佳實施形態的電子裝置的像素部另一例的圖。

圖4為用以說明本發明之較佳實施形態的電子裝置的像素部構造的概略縱剖面圖。

圖5為圖1的C部的X5-X5線概略縱剖面圖。

圖6為圖1的A部的X6-X6線概略縱剖面圖。

圖7為圖1的B部的X7-X7線概略縱剖面圖。

圖8為用以說明IGZO膜之因光照射所造成之電阻值變化的圖。

圖9A～9C為用以說明本發明之較佳實施形態的電子裝置之製造方法的像素部的概略縱剖面圖。

圖10A、10B為用以說明本發明之較佳實施形態的電子裝置之製造方法的像素部的概略縱剖面圖。

圖11A～11C為用以說明本發明之較佳實施形態的電子裝置之製造方法的圖1的C部的X5-X5線概略縱剖面圖。

圖12A～12C為用以說明本發明之較佳實施形態的電子裝置之製造方法的圖1的C部的X5-X5線概略縱剖面圖。

圖13A～13C為用以說明本發明之較佳實施形態的電子裝置之製造方法的圖1的A部的X6-X6線概略縱剖面圖。

圖14A～14C為用以說明本發明之較佳實施形態的電子裝置之製造方法的圖1的A部的X6-X6線概略縱剖面圖。

圖15A～15C為用以說明本發明之較佳實施形態的電子裝置之製造方法的圖1的B部的X7-X7線概略縱剖面圖。

圖16A～16C為用以說明本發明之較佳實施形態的電子裝置之製造方法的圖1的B部的X7-X7線概略縱剖面圖。

1．．．電子裝置

10．．．共通配線

12．．．信號線

14．．．掃描線

16．．．交叉點

20．．．開關元件配置區域

30．．．像素部

40．．．薄膜電晶體

42．．．閘極電極

52．．．源極電極

54．．．汲極電極

60．．．儲存電容器

62．．．儲存電容器下部電極

66．．．儲存電容器上部電極

68．．．像素電極

70．．．光學構件

82．．．接地電位

84．．．對向電極

Claims (24)

1. 一種矩陣狀配置複數個開關元件的電子裝置，其具備：複數條掃描線；複數條信號線，係與該複數條掃描線交叉；複數個開關元件，係分別設置成與該複數條掃描線及該複數條信號線的交叉點對應；及共通配線，係在配置有該複數個開關元件的開關元件配置區域的外側，連接於該複數條掃描線與該複數條信號線，該共通配線由固有電阻值可變的材料構成。
2. 如申請專利範圍第1項之電子裝置，其中該共通配線係由固有電阻值可逆地可變的材料構成。
3. 如申請專利範圍第1項之電子裝置，其中該固有電阻值可變的材料，係固有電阻值會因光照射於該材料或該材料存在的環境變更而變化的材料。
4. 如申請專利範圍第1項之電子裝置，其中該固有電阻值可變的材料，係如下之材料：藉由具有與該材料的能帶間隙相當的能量的光之波長以下的波長的光的照射、或曝露於10^-4 Pa以下的真空氣氛而使固有電阻值變化成比照射前的固有電阻值更低，當曝露於大氣氣氛、氧氣氛、水蒸氣氣氛或水中時，固有電阻值就會變化成比曝露前的固有電阻值更高。
5. 如申請專利範圍第1項之電子裝置，其中該固有電阻值可變的材料為氧化物半導體。
6. 如申請專利範圍第5項之電子裝置，其中該氧化物半導 體為選自由In、Ga及Zn構成之群中的至少一個元素的氧化物。
7. 如申請專利範圍第5項之電子裝置，其中該氧化物半導體為含In的氧化物。
8. 如申請專利範圍第1至7項中任一項之電子裝置，其中該共通配線係以膜覆蓋，該膜係不會使具有與該固有電阻值可變的材料的能帶間隙相當的能量的光之波長以下的波長的光通過。
9. 如申請專利範圍第8項之電子裝置，其中該固有電阻值可變的材料為In、Ga及Zn三種元素的氧化物，該共通配線係以不使430nm以下的波長的光通過的膜覆蓋。
10. 如申請專利範圍第1至7項中任一項之電子裝置，其中該開關元件為場效電晶體，該掃描線連接於該場效電晶體的閘極，該信號線連接於該場效電晶體的源極及汲極的任一者。
11. 如申請專利範圍第1至7項中任一項之電子裝置，其中該電子裝置為圖像顯示裝置。
12. 如申請專利範圍第1至7項中任一項之電子裝置，其中該電子裝置為圖像檢測裝置。
13. 一種矩陣狀配置複數個開關元件的電子裝置之製造方法，其具備形成基板的製程及將共通配線低電阻化的製程，該基板係具備：複數條掃描線； 複數條信號線，係與該複數條掃描線交叉；複數個開關元件，係分別設置成與該複數條掃描線及該複數條信號線的交叉點對應；及共通配線，係在配置有該複數個開關元件的開關元件配置區域的外側，連接於該複數條掃描線與該複數條信號線，該共通配線由固有電阻值可變的材料構成。
14. 如申請專利範圍第13項之電子裝置之製造方法，其中該共通配線係由固有電阻值可逆地可變的材料構成。
15. 如申請專利範圍第13項之電子裝置之製造方法，其中該固有電阻值可變的材料，係固有電阻值會因光照射於該材料或該材料存在的環境變更而變化的材料。
16. 如申請專利範圍第13項之電子裝置之製造方法，其中該固有電阻值可變的材料，係如下之材料：藉由具有與該材料的能帶間隙相當的能量的光之波長以下的波長的光的照射、或曝露於10^-4 Pa以下的真空氣氛而使固有電阻值變化成比照射前的固有電阻值更低，當曝露於大氣氣氛、氧氣氛、水蒸氣氣氛或水中時，固有電阻值就會變化成比曝露前的固有電阻值更高。
17. 如申請專利範圍第13項之電子裝置之製造方法，其中該固有電阻值可變的材料為氧化物半導體。
18. 如申請專利範圍第17項之電子裝置之製造方法，其中該氧化物半導體為選自由In、Ga及Zn構成之群中的至少一個元素的氧化物。
19. 如申請專利範圍第17項之電子裝置之製造方法，其中該氧化物半導體為含In的氧化物。
20. 如申請專利範圍第13至19項中任一項之電子裝置之製造方法，其中將該共通配線低電阻化的製程包含下述製程：將具有與該固有電阻值可變的材料的能帶間隙相當的能量的光之波長以下的波長的光照射於該共通配線。
21. 如申請專利範圍第13至19項中任一項之電子裝置之製造方法，其中在將該共通配線低電阻化的製程之後，進一步具備構裝該基板的製程。
22. 如申請專利範圍第13至19項中任一項之電子裝置之製造方法，其中在將該共通配線低電阻化的製程之後，進一步具備以膜覆蓋該共通配線的製程，該膜係不會使具有與該固有電阻值可變的材料的能帶間隙相當的能量的光之波長以下的波長的光通過。
23. 如申請專利範圍第17項之電子裝置之製造方法，其中該固有電阻值可變的材料為In、Ga及Zn三種元素的氧化物，在將該共通配線低電阻化的製程之後，進一步具備以膜覆蓋該共通配線的製程，該膜係不會使430nm以下的波長的光通過。
24. 如申請專利範圍第13至19項中任一項之電子裝置之製造方法，其中該開關元件為場效電晶體，該掃描線連接於該場效電晶體的閘極，該信號線連接於該場效電晶體的源極及汲極的任一者。