KR101433391B1 - 기판의 처리방법, 컴퓨터 기억매체 및 기판처리 시스템 - Google Patents

기판의 처리방법, 컴퓨터 기억매체 및 기판처리 시스템 Download PDF

Info

Publication number
KR101433391B1
KR101433391B1 KR1020090015302A KR20090015302A KR101433391B1 KR 101433391 B1 KR101433391 B1 KR 101433391B1 KR 1020090015302 A KR1020090015302 A KR 1020090015302A KR 20090015302 A KR20090015302 A KR 20090015302A KR 101433391 B1 KR101433391 B1 KR 101433391B1
Authority
KR
South Korea
Prior art keywords
film
processing
processed
pattern
substrate
Prior art date
Application number
KR1020090015302A
Other languages
English (en)
Other versions
KR20090091667A (ko
Inventor
마사히데 다도코로
구니에 오가타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090091667A publication Critical patent/KR20090091667A/ko
Application granted granted Critical
Publication of KR101433391B1 publication Critical patent/KR101433391B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70608—Monitoring the unpatterned workpiece, e.g. measuring thickness, reflectivity or effects of immersion liquid on resist
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70516—Calibration of components of the microlithographic apparatus, e.g. light sources, addressable masks or detectors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70733—Handling masks and workpieces, e.g. exchange of workpiece or mask, transport of workpiece or mask
    • G03F7/7075—Handling workpieces outside exposure position, e.g. SMIF box
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70991—Connection with other apparatus, e.g. multiple exposure stations, particular arrangement of exposure apparatus and pre-exposure and/or post-exposure apparatus; Shared apparatus, e.g. having shared radiation source, shared mask or workpiece stage, shared base-plate; Utilities, e.g. cable, pipe or wireless arrangements for data, power, fluids or vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은, 기판의 초기조건으로서 기판상의 피처리막의 막 두께, 피처리막의 굴절률, 피처리막의 흡수 계수, 또는 기판의 휨량의 어느 하나를 측정하는 제 1 공정과, 상기 초기조건의 측정결과에 기초하여, 미리 구해진 초기조건과 피처리막의 패턴 치수와의 제 1 관계로부터, 소정의 처리 후의 피처리막의 패턴 치수를 추정하는 제 2 공정과, 패턴 치수의 추정결과에 기초하여, 미리 구해진 소정의 처리에 있어서의 처리조건과 피처리막의 패턴 치수와의 제 2 관계로부터, 소정의 처리에 있어서의 처리조건의 보정치를 구하는 제 3 공정과, 보정치에 기초하여, 소정의 처리에 있어서의 처리조건을 보정하는 제 4 공정과, 보정된 처리조건으로 기판에 소정의 처리를 행하여, 기판상의 피처리막에 소정의 패턴을 형성하는 제 5 공정을 갖는다.

Description

기판의 처리방법, 컴퓨터 기억매체 및 기판처리 시스템{SUBSTRATE PROCESSING METHOD, COMPUTER-READABLE STORAGE MEDIUM, AND SUBSTRATE PROCESSING SYSTEM}
본 발명은, 피처리막이 형성된 기판에 소정의 처리를 행하여, 상기 기판상의 피처리막에 소정의 패턴을 형성하는 기판의 처리방법, 컴퓨터 기억매체 및 기판처리 시스템에 관한 것이다.
예를 들면 반도체 디바이스의 제조공정에서는, 예를 들면 반도체 웨이퍼(이하, '웨이퍼'라고 한다.) 위에 레지스트액을 도포하여 레지스트막을 형성하는 레지스트 도포처리, 상기 레지스트막에 소정의 패턴을 노광하는 노광처리, 노광된 레지스트막을 현상하는 현상처리 등을 차례로 진행하는 포토리소그래피 처리가 행하여져, 웨이퍼상에 소정의 레지스트 패턴이 형성된다. 이 레지스트 패턴을 마스크로 하여, 웨이퍼상의 피처리막, 예를 들면 SiO2막상의 Poly-Si막의 에칭처리가 행하여지고, 그 후 레지스트막의 제거처리 등이 행하여지고, 피처리막에 소정의 패턴이 형성된다.
상술한 레지스트 패턴은, 기초의 피처리막의 패턴 형상을 정하는 것으로, 엄격한 치수로 형성할 필요가 있다. 이 때문에, 예를 들면 처음에 검사용 웨이퍼상에 포토리소그래피 처리를 행하여 웨이퍼의 피처리막상에 레지스트 패턴을 형성하고, 그 레지스트 패턴의 선폭 등의 치수를 측정한다. 이후, 그 치수 측정결과에 기초하여, 웨이퍼에 대해서 행하여지는 포토리소그래피 처리의 각종 처리조건을 보정하여, 레지스트 패턴 치수의 적정화를 도모하는 것이 제안되어 있다(일본국 특허공개공보2006-228816호).
그러나, 예를 들면 웨이퍼를 연속 처리하는 경우, 에칭처리 후에 형성되는 피처리막의 패턴 치수에만 영향을 주는 파라미터가 경시적으로 변화하는 경우가 있다. 이 경우, 상술한 바와 같이 포토리소그래피 처리 후의 레지스트 패턴을 적정화할 수 있어도, 피처리막의 패턴을 웨이퍼마다 소정의 치수로 형성하는 것이 곤란하였다.
본 발명은, 이러한 점에 감안하여 이루어진 것으로, 피처리막의 패턴을 기판마다 소정의 치수로 형성하는 것을 목적으로 한다.
상기의 목적을 달성하기 위해, 본 발명은, 피처리막이 형성된 기판에 소정의 처리를 행하여, 상기 기판상의 피처리막에 소정의 패턴을 형성하는 기판의 처리방법으로서, 기판의 초기조건으로서, 기판상의 피처리막의 막 두께, 피처리막의 굴절률, 피처리막의 흡수 계수, 또는 기판의 휨량(warpage amount)의 어느 하나를 측정하는 제 1 공정과, 상기 초기조건의 측정결과에 기초하여, 미리 구해진 초기조건과 피처리막의 패턴 치수와의 제 1 관계로부터, 소정의 처리 후의 피처리막의 패턴 치수를 추정하는 제 2 공정과, 상기 패턴 치수의 추정결과에 기초하여, 미리 구해진 소정의 처리에 있어서의 처리조건과 피처리막의 패턴 치수와의 제 2 관계로부터, 소정의 처리에 있어서의 처리조건의 보정치를 구하는 제 3 공정과, 상기 보정치에 기초하여, 소정의 처리에 있어서의 처리조건을 보정하는 제 4 공정과, 상기 보정된 처리조건으로 기판에 소정의 처리를 행하여, 상기 기판상의 피처리막에 소정의 패턴을 형성하는 제 5 공정을 갖는다.
발명자들이 조사한 바, 기판을 연속 처리하여 각 기판의 피처리막에 패턴을 형성하는 경우에, 피처리막의 패턴을 기판마다 소정의 치수로 할 수 없는 원인은, 소정의 처리전의 피처리막의 막 두께나 빛의 굴절률(이하, 'n값'이라고 한다.) 및 빛의 흡수 계수(이하, 'k값'이라고 한다.), 또는 기판의 휨량이 경시적으로 변화하고 있기 때문인 것을 알 수 있었다. 따라서, 본 발명에 의하면, 먼저, 소정의 처리전의 피처리막의 막 두께, n값, k값, 또는 기판의 휨량 중의 어느 하나의 초기조건을 측정하므로, 이 초기조건의 측정결과와 제 1 관계로부터 소정의 처리 후의 피처리막의 패턴을 추정할 수 있고, 이 패턴 추정결과에 기초하여, 제 2 관계로부터 소정의 처리에 있어서의 처리조건의 보정치를 구할 수 있다. 그리고, 이 보정치에 기초하여 소정의 처리에 있어서의 처리조건을 보정한 후, 보정된 처리조건으로 기판에 소정의 처리를 행하므로, 기판상의 피처리막에 소정의 치수의 패턴을 형성할 수 있다. 따라서, 기판을 연속하여 처리하는 경우에도, 이와 같이 기판의 초기조건에 따라서 기판마다 소정의 처리에 있어서의 처리조건을 보정할 수 있고, 피처리막의 패턴을 기판마다 소정의 치수로 형성할 수 있다. 즉, 본 발명에 의하면, 기판의 초기조건에 따라서 기판마다 소정의 처리에 있어서의 처리조건을 보정할 수 있고, 피처리막의 패턴 치수를 기판마다 소정의 치수로 형성할 수 있다.
다른 관점에 따른 본 발명에 의하면, 상기 기판의 처리방법을 기판처리 시스템에 의해서 실행시키기 위해서, 상기 기판처리 시스템을 제어하는 제어부의 컴퓨터상에서 동작하는 프로그램을 격납한 컴퓨터 읽기 가능한 기억매체(computer-readable storage medium)이다.
또 다른 관점에 따른 본 발명은, 피처리막이 형성된 기판에 소정의 처리를 행하여, 상기 기판상의 피처리막에 소정의 패턴을 형성하는 기판처리 시스템으로서, 기판의 초기조건으로서, 기판상의 피처리막의 막 두께, 피처리막의 굴절률, 피처리막의 흡수 계수, 또는 기판의 휨량의 어느 하나를 측정하는 측정장치와, 상기 측정장치에서 상기 초기조건의 측정 후, 기판에 포토리소그래피 처리를 행하여, 상기 기판의 피처리막상에 레지스트 패턴을 형성하는 도포현상 처리장치와, 상기 레지스트 패턴을 마스크로 하여, 상기 피처리막을 소정의 패턴으로 에칭하는 에칭처리장치와, 초기조건과 피처리막의 패턴 치수와의 제 1 관계와, 소정의 처리에 있어서의 처리조건과 피처리막의 패턴 치수와의 제 2 관계를 갖는 제어장치를 가지고 있다. 그리고 상기 제어장치는, 상기 측정장치에 있어서의 초기조건의 측정결과에 기초하여, 상기 제 1 관계로부터, 에칭처리 후의 피처리막의 패턴 치수를 추정하고, 상기 패턴 치수의 추정결과에 기초하여, 상기 제 2 관계로부터, 상기 포토리소그래피 처리 또는 에칭처리중 소정의 처리에 있어서의 처리조건을 보정한다.
본 발명은, 피처리막이 형성된 기판에 소정의 처리를 행하고, 상기 기판상의 피처리막에 소정의 패턴을 형성할 때에 유용하다.
이하, 본 발명의 바람직한 실시형태에 대해서 설명한다. 도 1은, 본 실시형태에 관한 기판처리 시스템(1)의 구성의 개략을 도시하는 평면도이다. 한편, 본 실시형태에 있어서는, 도 2에 도시하는 바와 같이 웨이퍼(W)상에 미리 피처리막(F) 및 그 기초막(base film, G)이 형성되어 있다. 피처리막(F)은 예를 들면 Poly-Si막이고, 기초막(G)은 예를 들면 SiO2막이다.
기판처리 시스템(1)은, 도 1에 도시하는 바와 같이 후술하는 웨이퍼(W)의 초기조건을 측정하는 측정장치(2)와, 웨이퍼(W)에 포토리소그래피 처리를 행하는 도포현상 처리장치(3)와, 웨이퍼(W)상의 피처리막(F)에 에칭처리를 행하는 에칭처리장치(4)를 가지고 있다.
측정장치(2)는, 도 1에 도시하는 바와 같이 예를 들면 25매의 웨이퍼(W)를 카세트 단위로 외부로부터 측정장치(2)에 대해서 반입출하거나, 카세트(C)에 대해서 웨이퍼(W)를 반입출하거나 하는 카세트 스테이션(10)과, 웨이퍼(W)에 대해 소정의 검사를 행하는 검사 스테이션(11)을 일체로 접속한 구성을 가지고 있다.
카세트 스테이션(10)에서는, 복수의 카세트(C)를 일렬로 자유롭게 얹어놓게 되어 있다. 카세트 스테이션(10)에는, 반송로(12)상을 X방향을 따라서 이동 가능한 웨이퍼 반송체(13)가 설치되어 있다. 웨이퍼 반송체(13)는, 카세트(C)에 수용된 웨이퍼(W)의 웨이퍼 배열방향(연직방향)에도 자유롭게 이동 가능하고, 카세트 (C)내에 상하방향으로 배열된 웨이퍼(W)에 대해서 선택적으로 액세스할 수 있다. 웨이퍼 반송체(13)는, 연직방향의 축 둘레로 회전 가능하고, 후술하는 검사 스테이션(11)측의 막 측정장치(20)와 휨 측정장치(21)에 대해서도 액세스할 수 있다.
검사 스테이션(11)은, 웨이퍼(W)상의 피처리막(F) 및 그 기초막(G)의 막 두께, n값, k값 등을 측정하는 막 측정장치(20)와, 웨이퍼(W)의 휨량을 측정하는 휨 측정장치(21)를 가지고 있다. 한편, 피처리막(F) 및 기초막(G)의 막 두께, n값, k값, 웨이퍼(W)의 휨량을 웨이퍼(W)의 초기조건이라고 한다.
막 측정장치(20)는, 도 3에 도시하는 바와 같이 그 내부에 웨이퍼(W)를 수평으로 유지하는 척(30)과, 광간섭식 측정계(31)를 가지고 있다. 척(30)은, 스테이지(32)에 설치되어, 수평방향의 2차원방향으로 이동할 수 있다. 광간섭식 측정계 (31)는, 웨이퍼(W)에 대해서 빛을 조사하고, 그 반사광을 수광하는 프로브(probe, 33)와, 상기 프로브(33)의 수광 정보에 기초하여 웨이퍼(W)상의 피처리막(F) 및 기초막(G)의 막 두께, n값, k값을 측정하는 측정부(34)를 가지고 있다. 프로브(33)에 대해서 웨이퍼(W)를 상대적으로 이동시키는 것에 의해서, 웨이퍼면내의 복수 영역, 예를 들면 도 4에 도시하는 각 웨이퍼 영역(W1∼W5)의 처리막 및 기초막(G)의 막 두께, n값, k값을 측정할 수 있다. 한편, 이 웨이퍼 영역(W1∼W5)은, 후술하는 도포현상 처리장치(3)의 포스트 익스포져 베이킹장치(174∼179)(이하, 'PEB장치'라고 한다.)의 열판 영역(R1∼R5)에 대응하고 있다. 또한, 막 두께, n값, k값의 측정결과는, 후술하는 제어장치(400)에 출력된다.
휨 측정장치(21)는, 도 5에 도시하는 바와 같이 그 내부에 웨이퍼(W)를 얹어놓는 얹어놓음대(40)를 가지고 있다. 얹어놓음대(40)는, 예를 들면 휨 측정장치 (21)의 측벽(21a)에 고정된 얹어놓음대 지지부(41)에 의해서, 수평으로 설치되어 있다. 얹어놓음대(40)의 얹어놓음면상에는, 웨이퍼(W)를 지지하는 복수의 지지핀 (42)이 설치되어 있다. 얹어놓음대(40)의 아래쪽에는, 상기 얹어놓음대(40)를 관통하여 자유롭게 승강 가능한 승강핀(43)이 복수 설치되어 있다. 승강핀(43)에는, 브래킷(bracket, 44)을 사이에 두고 구동기구(45)가 설치되고, 이 구동기구(45)의 작동에 의해 승강핀(43)이 승강한다.
얹어놓음대(40)의 위쪽에는, 예를 들면 2개의 레이저 변위계(46,47)가, 변위계 지지부(48)에 의해서 측벽(21a)에 고정되고 설치되어 있다. 레이저 변위계 46은 웨이퍼(W)의 중심부 근처 위쪽에, 레이저 변위계 47이 웨이퍼(W)의 바깥둘레부 근처 위쪽에 설치되어 있다. 이들 레이저 변위계(46,47)는, 웨이퍼(W)의 표면과의 거리를 측정할 수 있다. 그리고, 각 레이저 변위계(46,47)의 측정결과는 측정부 (49)에 출력되고, 예를 들면 상술한 웨이퍼 영역(W1∼W5)마다 웨이퍼(W)의 휨량 등이 측정된다. 이 웨이퍼(W)의 휨량은, 예를 들면 후술하는 제어장치(400)에 출력 된다.
도포현상 처리장치(3)는, 도 6에 도시하는 바와 같이 예를 들면, 25매의 웨이퍼(W)를 카세트 단위로 외부로부터 도포현상 처리장치(3)에 대해서 반입출하거나, 카세트(C)에 대해서 웨이퍼(W)를 반입출하거나 하는 카세트 스테이션(100)과, 포토리소그래피 처리 중에서 매엽식으로(in a manner of single wafer processing) 소정의 처리를 실시하는 복수의 각종 처리장치를 다단으로 배치하고 있는 처리 스테이션(101)과, 이 처리 스테이션(101)에 인접하여 설치되어 있는 노광장치(102) 사이에 웨이퍼(W)를 받아넘기는 인터페이스 스테이션(103)을 일체로 접속한 구성을 가지고 있다.
카세트 스테이션(100)에는, 카세트 얹어놓음대(104)가 설치되고, 상기 카세트 얹어놓음대(104)는, 복수의 카세트(C)를 X방향(도 6중의 상하방향)으로 일렬로 자유롭게 얹어놓게 되어 있다. 카세트 스테이션(100)에는, 반송로(105)상을 X방향을 향하여 이동 가능한 웨이퍼 반송체(106)가 설치되어 있다. 웨이퍼 반송체(106)는, 카세트(C)에 수용된 웨이퍼(W)의 웨이퍼 배열방향(Z방향; 연직방향)으로도 자유롭게 이동 가능하고, X방향으로 배열된 각 카세트(C)내의 웨이퍼(W)에 대해서 선택적으로 액세스 가능하다.
웨이퍼 반송체(106)는, Z축 둘레의 θ방향으로 회전 가능하고, 후술하는 처리 스테이션(101)측의 제 3 처리장치군(G3)에 속하는 온도조절장치(150)나 웨이퍼 (W)를 받아넘기기 위한 트랜지션 장치(transition unit, 151)에 대해서도 액세스 가능하다.
카세트 스테이션(100)에 인접하는 처리 스테이션(101)은, 복수의 처리장치가 다단으로 배치된, 예를 들면 5개의 처리장치군(G1∼G5)을 가지고 있다. 처리 스테이션(101)의 X방향 부방향(도 6중의 아래방향)측에는, 카세트 스테이션(100)측으로부터 제 1 처리장치군(G1), 제 2 처리장치군(G2)이 순서대로 배치되어 있다. 처리 스테이션(101)의 X방향 정방향(도 6중의 위방향)측에는, 카세트 스테이션(100)측으로부터 제 3 처리장치군(G3), 제 4 처리장치군(G4) 및 제 5 처리장치군(G5)이 순서대로 배치되어 있다. 제 3 처리장치군(G3)과 제 4 처리장치군(G4)의 사이에는, 제 1 반송장치(107)가 설치되어 있다. 제 1 반송장치(107)는, 제 1 처리장치군(G1), 제 3 처리장치군(G3) 및 제 4 처리장치군(G4)내의 각 처리장치에 선택적으로 액세스하여 웨이퍼(W)를 반송할 수 있다. 제 4 처리장치군(G4)과 제 5 처리장치군(G5)의 사이에는, 제 2 반송장치(108)가 설치되어 있다. 제 2 반송 장치(108)는, 제 2 처리장치군(G2), 제 4 처리장치군(G4) 및 제 5 처리장치군(G5)내의 각 처리장치에 선택적으로 액세스하여 웨이퍼(W)를 반송할 수 있다.
도 7에 도시하는 바와 같이 제 1 처리장치군(G1)에는, 웨이퍼(W)에 소정의 액체를 공급하고 처리를 행하는 액처리장치, 예를 들면 웨이퍼(W)에 레지스트액을 도포하는 레지스트 도포장치(110,111,112), 노광처리시 빛의 반사를 방지하는 반사방지막을 형성하는 바닥 코팅장치(113,114)가 아래로부터 순서대로 5단으로 겹쳐져 있다. 제 2 처리장치군(G2)에는, 액처리장치, 예를 들면 웨이퍼(W)에 현상액을 공급하여 현상 처리하는 현상처리장치(120∼124)가 아래로부터 순서대로 5단으로 겹쳐져 있다. 또한, 제 1 처리장치군(G1) 및 제 2 처리장치군(G2)의 최하단에는, 각 처리장치군(G1,G2)내의 액처리장치에 각종 처리액을 공급하기 위한 케미컬실 (chemical rooms, 130,131)이 각각 설치되어 있다.
도 8에 도시하는 바와 같이 제 3 처리장치군(G3)에는, 온도조절장치(150), 트랜지션 장치(151), 정밀도가 높은 온도 관리하에서 웨이퍼(W)를 온도 조절하는 고정밀도 온도조절장치(152∼154) 및 웨이퍼(W)를 고온에서 가열처리하는 고온도 열처리장치(155∼158)가 아래로부터 순서대로 9단으로 겹쳐져 있다.
제 4 처리장치군(G4)에는, 예를 들면 고정밀도 온도조절장치(160), 레지스트 도포처리 후의 웨이퍼(W)를 가열처리하는 프리베이킹장치(pre-baking unit, 161∼164)(이하, 'PAB장치'라고 한다.) 및 현상처리 후의 웨이퍼(W)를 가열처리하는 포스트베이킹장치(post-baking unit, 165∼169)(이하, 'POST장치'라고 한다.)가 아래로부터 순서대로 10단으로 겹쳐져 있다.
제 5 처리장치군(G5)에는, 웨이퍼(W)를 열처리하는 복수의 열처리장치, 예를 들면 고정밀도 온도조절장치(170∼173), 노광 후의 웨이퍼(W)를 가열처리하는 PEB장치(174∼179)가 아래로부터 순서대로 10단으로 겹쳐져 있다.
도 6에 도시하는 바와 같이 제 1 반송장치(107)의 X방향 정방향측에는, 복수의 처리장치가 배치되어 있고, 도 8에 도시하는 바와 같이 웨이퍼(W)를 소수화 처리하기 위한 어드히젼장치(adhesion unit, 180,181), 웨이퍼(W)를 가열하는 가열장치(182,183)가 아래로부터 순서대로 4단으로 겹쳐져 있다. 도 6에 도시하는 바와 같이 제 2 반송장치(108)의 X방향 정방향측에는, 예를 들면 웨이퍼(W)의 에지부만을 선택적으로 노광하는 주변 노광장치(184)가 배치되어 있다.
인터페이스 스테이션(103)에는, 도 6에 도시하는 바와 같이 X방향을 향하여 연신하는 반송로(190)상을 이동하는 웨이퍼 반송체(191)와, 버퍼 카세트(buffer cassette, 192)가 설치되어 있다. 웨이퍼 반송체(191)는, Z방향으로 이동 가능하고 또한 θ방향으로도 회전 가능하며, 인터페이스 스테이션(103)에 인접한 노광장치(102)와 버퍼 카세트(192) 및 제 5 처리장치군(G5)에 대해서 액세스하여 웨이퍼 (W)를 반송할 수 있다.
다음에, 상술한 PEB장치(174∼179)의 구성에 대해 설명한다. PEB장치(174)내에는, 도 9에 도시하는 바와 같이 위쪽에 위치하고 자유롭게 상하이동 가능한 덮개체(200)와, 아래쪽에 위치하여 덮개체(200)와 일체가 되어 처리실(K)을 형성하는 열판 수용부(201)가 설치되어 있다.
덮개체(200)는, 하면이 개구한 대략 원통 형상을 가지고 있다. 덮개체(200)의 상면 중앙부에는, 배기부(200a)가 설치되어 있다. 처리실(K)내의 분위기는, 배기부(200a)로부터 균일하게 배기된다.
열판 수용부(201)는, 예를 들면 열판(210)을 수용하고 열판(210)의 바깥둘레 부를 유지하는 환상의 유지부재(211)와, 그 유지부재(211)의 바깥둘레를 둘러싸는 대략 통 형상의 서포트 링(support ring, 212)을 가지고 있다.
열판(210)은, 도 10에 도시하는 바와 같이 복수, 예를 들면 5개의 열판 영역 (R1,R2,R3,R4,R5)으로 구획되어 있다. 열판(210)은, 예를 들면 위쪽에서 보아 중심부에 위치하는 원형의 열판 영역 R1과, 그 주위를 원호 형상으로 4등분한 열판 영역 R2∼R5로 구획되어 있다.
열판(210)의 각 열판 영역(R1∼R5)에는, 급전(給電)에 의해 발열하는 히터 (213)가 개별적으로 내장되어, 각 열판 영역(R1∼R5)마다 가열할 수 있다. 각 열판 영역(R1∼R5)의 히터(213)의 발열량은, 온도제어장치(214)에 의해 조정되어 있다. 온도제어장치(214)는, 히터(213)의 발열량을 조정하고, 각 열판 영역(R1∼R5) 의 온도를 소정의 가열온도로 제어할 수 있다. 온도제어장치(214)에 있어서의 가열온도의 설정은, 예를 들면 후술하는 제어장치(400)에 의해 행하여진다.
도 9에 도시하는 바와 같이 열판(210)의 아래쪽에는, 웨이퍼(W)를 아래쪽으로부터 지지하여 승강시키기 위한 승강핀(220)이 설치되어 있다. 승강핀(220)은, 승강구동기구(221)에 의해 상하 이동할 수 있다. 열판(210)의 중앙부 부근에는, 열판(210)을 두께 방향으로 관통하는 관통구멍(222)이 형성되어 있고, 승강핀(220)은, 열판(210)의 아래쪽으로부터 상승하여 관통구멍(222)을 통과하여, 열판(210)의 위쪽으로 돌출할 수 있다.
한편, PEB장치 175∼179의 구성에 대해서는, 상술한 PEB장치 174와 같으므로 설명을 생략한다.
에칭처리장치(4)는, 도 11에 도시하는 바와 같이 에칭처리장치(4)에 대한 웨이퍼(W)의 반입출을 행하는 카세트 스테이션(300), 웨이퍼(W)의 반송을 행하는 공통 반송부(301), 웨이퍼(W)상의 피처리막(F)을 소정의 패턴으로 에칭하는 에칭장 치(302,303), 피처리막(F)의 패턴 치수를 측정하는 패턴치수 측정장치로서의 패턴치수 측정장치(304,305)를 가지고 있다.
카세트 스테이션(300)은, 웨이퍼(W)를 반송하는 웨이퍼 반송기구(310)가 내부에 설치된 반송실(311)을 가지고 있다. 웨이퍼 반송기구(310)는, 웨이퍼(W)를 대략 수평으로 유지하는 2개의 반송 암(310a,310b)을 가지고 있고, 이들 반송 암 (310a,310b)중의 어느 한쪽에 의해서 웨이퍼(W)를 유지하면서 반송하는 구성이 되어 있다. 반송실(311)의 측방에는, 웨이퍼(W)를 복수매 나열하여 수용 가능한 카세트(C)가 얹어 놓여지는 카세트 얹어놓음대(312)가 구비되어 있다. 도시한 예에서는, 카세트 얹어놓음대(312)에는, 카세트(C)를 복수, 예를 들면 3개 얹어 놓을 수 있다.
반송실(311)과 공통 반송부(301)는, 진공 흡인 가능한 2개의 로드락 장치 (load-lock unit, 313a,313b)를 사이에 두고 서로 연결되어져 있다.
공통 반송부(301)는, 예를 들면 위쪽에서 보아 대략 다각형상(도시의 예에서는 육각 형상)을 이루도록 형성된 밀폐 가능한 구조의 반송실 챔버(314)를 가지고 있다. 반송실 챔버(314)내에는, 웨이퍼(W)를 반송하는 웨이퍼 반송기구(315)가 설치되어 있다. 웨이퍼 반송기구(315)는, 웨이퍼(W)를 대략 수평으로 유지하는 2개의 반송 암(315a,315b)을 가지고 있고, 이들 반송 암(315a,315b)중의 어느 한쪽에 의해서 웨이퍼(W)를 유지하면서 반송하는 구성이 되어 있다.
반송실 챔버(314)의 바깥쪽에는, 에칭장치 302, 에칭장치 303, 패턴치수 측정장치(304,305), 로드락 장치(313b,313a)가, 반송실 챔버(314)의 주위를 둘러싸도 록, 예를 들면 위쪽에서 보아 시계회전방향에 있어서 이 순서대로 나열하도록, 또한, 반송실 챔버(314)의 6개의 측면부에 대해서 각각 대향하도록 하여 배치되어 있다.
다음에, 에칭장치(302)에 대해 설명한다. 도 12에 도시하는 바와 같이, 에칭장치(302)는, 상부가 개구한 챔버(320)를 가지고 있다. 챔버(320)의 상부 개구에는, 후술하는 샤워 헤드(shower head, 330)가 설치되고, 챔버(320)의 내부공간인 처리실(321)은, 밀폐되어 있다.
처리실(321)내에는, 웨이퍼(W)가 얹어 놓여지는 얹어놓음대(322)가 설치되어 있다. 얹어놓음대(322)의 상면에는, 웨이퍼(W)가 대략 수평인 자세로 유지되도록 되어 있다.
얹어놓음대(322)에는, 전극판(323)이 내장되어 있고, 전극판(323)은, 예를 들면 13.56MHz의 바이어스용 고주파 전원(324)에 접속되어 있다. 얹어놓음대(322)의 표면에 정전기력을 발생시키고, 기판(W)을 얹어놓음대(322)상에 정전 흡착할 수 있다.
얹어놓음대(322)에는, 냉각 매체를 유통시키는 온도조절기구(325)가 내장되어 있다. 온도조절기구(325)는, 냉각 매체의 온도를 조정하는 액체 온도 조절부 (326)에 접속되어 있다. 그리고, 액체 온도 조절부(326)에 의해서 냉매 매체의 온도가 조절되어, 얹어놓음대(322)의 온도를 제어할 수 있다. 이 결과, 얹어놓음대 (322)상에 얹어 놓여진 웨이퍼(W)를 소정의 온도로 유지할 수 있다.
챔버(320)의 상부 개구에는, 샤워 헤드(330)가 설치되어 있다. 샤워 헤드 (330)에는, 공급관 331을 통하여 플라스마 가스 공급원(332)이 접속되어 있다. 플라스마 가스 공급원(332)에는, 에칭시 플라스마 가스로서 예를 들면 Ar가스, Xe가스, O2가스 등이 저장되어 있다. 공급관 331에는, 플라스마 가스 공급원(332)으로부터 샤워 헤드(330)에 공급되는 플라스마 가스의 유량 조절을 행하는 유량 조절기 333이 설치되어 있다.
또한, 샤워 헤드(330)에는, 공급관 334를 통하여 처리가스 공급원(335)이 접속되어 있다. 처리가스 공급원(335)에는, 에칭시의 처리 가스로서 예를 들면 Ar가스, Xe가스, CF4 가스, C4F8가스, C5F8가스 등이 저장되어 있다. 공급관 334에는, 처리가스 공급원(335)으로부터 샤워 헤드(330)에 공급되는 처리 가스의 유량 조절을 행하는 유량 조절기 336이 설치되어 있다.
샤워 헤드(330)의 내부에는, 플라스마 가스 공급원(332)으로부터 공급된 플라스마 가스, 처리가스 공급원(335)으로부터 공급된 처리가스가 도입되는 내부공간 (340)이 설치되어 있다. 샤워 헤드(330)의 하면에는, 내부공간(340)에 도입된 가스를 처리실(321)내를 향하여 토출시키는 토출구(341)가, 샤워 헤드(330)의 하면 전체에 분포되어진 상태로 설치되어 있다. 즉, 내부공간(340)내의 가스가, 얹어놓음대(322)상에 얹어 놓여진 웨이퍼(W)의 위쪽에서, 토출구(341)를 통하여 토출되어, 처리실(321) 전체에 확산되도록 배치되어 있다.
샤워 헤드(330)의 상부에는, 플라스마 발생용 고주파 마이크로파를 2차원적으로 균일하게 공급하는 래디얼 라인 슬롯 안테나(radial line slot antenna, 342) 가 설치되어 있다. 래디얼 라인 슬롯 안테나(342)에는, 마이크로파 발진장치(도시하지 않음)가 접속되고, 래디얼 라인 슬롯 안테나(342)에 대해 마이크로파가 발진된다.
챔버(320)의 저면에는, 배기관(343)이 설치되어 있다. 배기관(343)에는 배기 펌프(도시하지 않음)가 접속되고, 배기관(343)을 통하여 처리실(321)내의 분위기를 배기할 수 있다.
한편, 에칭장치 303의 구성에 대해서는, 상술한 에칭장치 302와 같으므로 설명을 생략한다.
다음에, 패턴치수 측정장치(304)의 구성에 대해 설명한다. 패턴치수 측정장치(304)내에는, 도 13에 도시하는 바와 같이 웨이퍼(W)를 수평으로 얹어놓는 얹어놓음대(350)와, 광학식 표면 형상 측정계(351)가 설치되어 있다. 얹어놓음대(350)는, 예를 들면 수평방향의 2차원방향으로 이동할 수 있다. 광학식 표면 형상 측정계(351)는, 웨이퍼(W)에 대해서 경사방향으로부터 빛을 조사하는 광조사부(352)와, 광조사부(352)로부터 조사되어 웨이퍼(W)에서 반사한 빛을 검출하는 광검출부(353)와, 상기 광검출부(353)의 수광 정보에 기초하여 웨이퍼(W)상의 피처리막(F)의 패턴 치수를 산출하는 측정부(354)를 가지고 있다. 패턴치수 측정장치(304)는, 예를 들면 스캐터로메트리(Scatterometry)법을 이용하여 피처리막(F)의 패턴 치수를 측정하는 것이고, 측정부(354)에 있어서, 광검출부(353)에 의해 검출된 웨이퍼면내의 광강도 분포와, 미리 기억되어 있는 가상의 광강도 분포를 조합하여, 그 조합된 가상의 광강도 분포에 대응하는 피처리막(F)의 패턴 치수를 구하는 것에 의해, 피처 리막(F)의 패턴 치수를 측정할 수 있다. 이 피처리막(F)의 패턴의 측정결과는, 예를 들면 후술하는 제어장치(400)에 출력된다. 한편, 피처리막(F)의 패턴 치수로서, 예를 들면 패턴의 선폭, 사이드 월 앵글(side wall angle), 컨택트 홀(contact hole)의 지름 등이 측정된다. 또한, 패턴치수 측정장치(304)에 있어서 스캐터로메트리법을 이용한 경우, 상술한 피처리막(F)의 패턴 치수의 측정과 동시에, 기초막 (G)의 막 두께, n값, k값에 대해서도 측정할 수 있다.
패턴치수 측정장치(304)는, 광조사부(352) 및 광검출부(353)에 대해서 웨이퍼(W)를 상대적으로 수평 이동시키는 것에 의해서, 웨이퍼면내의 복수 영역, 예를 들면 도 4에 도시한 각 웨이퍼 영역(W1∼W5)의 패턴치수를 측정할 수 있다.
한편, 패턴치수 측정장치 305의 구성에 대해서는, 상술한 패턴치수 측정장치 304와 같으므로 설명을 생략한다.
다음에, 상술한 PEB장치(174∼179)에 있어서의 온도제어장치(214)의 가열온도를 제어하는 제어장치(400)에 대해 설명한다. 제어장치(400)는, 예를 들면 CPU나 메모리 등을 구비한 범용 컴퓨터에 의해 구성되어 있다.
제어장치(400)는, 도 14에 도시하는 바와 같이 예를 들면, 측정장치(2)나 패턴치수 측정장치(304)로부터의 측정결과가 입력되는 입력부(401)와, 측정장치(2)의 측정결과로부터 PEB장치(174∼179)의 처리조건을 산출하기 위해서 필요한 각종 정보가 격납되는 데이터 격납부(402)와, PEB장치(174∼179)의 처리조건을 산출하는 프로그램(P)을 격납하는 프로그램 격납부(403)와, 프로그램(P)을 실행하여 처리조 건을 산출하는 연산부(404)와, 산출된 처리조건을 PEB장치(174∼179)에 출력하는 출력부(405) 등을 가지고 있다.
데이터 격납부(402)에는, 도 15에 도시하는 바와 같이 웨이퍼(W)의 초기조건과 피처리막(F)의 패턴 치수와의 제 1 관계로서의 제 1 상관(M1)을 도시하는 데이터가 격납되어 있다. 웨이퍼(W)의 초기조건으로서는, 상술한 바와 같이 피처리막 (F) 및 기초막(G)의 막 두께, n값, k값, 또는 웨이퍼(W)의 휨량이 있고, 각각에 대해서 제 1 상관(M1)을 도시하는 데이터가 격납되어 있다(도 15(a)∼(d)). 한편, 도 15(d)에 있어서, 웨이퍼(W)의 휨량이 부(負)의 경우, 웨이퍼(W)는 아래로 볼록한 형상이며, 웨이퍼(W)의 휨량이 정(正)의 경우, 웨이퍼(W)는 위로 볼록한 형상이다. 또한, 데이터 격납부(402)에는, 도 16에 도시하는 바와 같이 PEB장치(174∼179)에 있어서의 온도제어장치(214)의 가열온도와 피처리막(F)의 패턴 치수와의 제 2 상관(M2)을 도시하는 데이터가 격납되어 있다. 한편, 이들 상관(M1,M2)의 데이터는, 웨이퍼 영역(W1∼W5) 및 열판 영역(R1∼R5)마다 격납되어 있다.
제어장치(400)의 기능을 실현하기 위한 프로그램(P)은, 예를 들면 컴퓨터 읽기 가능한 하드 디스크(HD), 플렉시블 디스크(FD), 컴팩트 디스크(CD), 마그네토피컬 디스크(MO), 메모리 카드 등의 컴퓨터에 읽기 가능한 기억매체에 기록되어 있던 것으로서, 그 기억매체로부터 제어장치(400)에 인스톨된 것이라도 좋다.
본 실시형태에 관한 기판처리 시스템(1)은 이상과 같이 구성되어 있고, 다음에 그 기판처리 시스템(1)으로 행하여지는 웨이퍼 처리에 대해 설명한다. 도 17 은, 웨이퍼 처리의 주요한 공정을 도시한 플로차트이다. 또한, 도 18은, 각 공정에 있어서의 웨이퍼(W)상의 막의 상태를 도시한 설명도이다.
먼저, 웨이퍼(W)를 수납한 카세트(C)는, 측정장치(2)의 카세트 스테이션(10)에 반입된다. 그리고, 웨이퍼 반송체(13)에 의해서, 카세트(C)로부터 웨이퍼(W)로부터 꺼내져, 검사 스테이션(11)의 막 측정장치(20) 또는 휨 측정장치(21)중의 어느 한쪽으로 반송된다.
예를 들면 웨이퍼(W)가 막 측정장치(20)에 반송된 경우에는, 상기 웨이퍼(W)는 척(30)에 의해서 흡착 유지된다. 그 후, 광간섭식 측정계(31)로부터 웨이퍼(W)에 빛이 조사된다. 그리고, 측정부(34)에서, 웨이퍼 영역(W1∼W5)마다 웨이퍼(W)의 초기조건으로서의 피처리막(F) 및 기초막(G)의 막 두께, n값, k값이 측정된다. 이들 초기조건의 측정결과는, 제어장치(400)에 출력된다(도 17의 스텝 S1).
예를 들면 웨이퍼(W)가 휨 측정장치(21)에 반송된 경우에는, 상기 웨이퍼(W)는 얹어놓음대(40)상에 얹어 놓여진다. 그리고, 레이저 변위계(46,47)에 의해서, 각 레이저 변위계(46,47)와 웨이퍼(W)와의 거리가 측정된다. 이 측정결과가 측정부(49)에 출력되어, 웨이퍼 영역(W1∼W5)마다 웨이퍼(W)의 초기조건으로서의 웨이퍼 (W)의 휨량이 측정된다. 이 초기조건의 측정결과는, 제어장치(400)에 출력된다(도 17의 스텝 S1).
제어장치(400)에서는, 상술한 측정장치(2)로부터의 웨이퍼(W)의 초기조건의 측정결과가 입력부(401)에 입력된다. 그리고, 프로그램 격납부(403)에 격납된 프 로그램(P)에 의해서, 초기조건의 측정결과에 기초하여, 제 1 상관(M1)으로부터, 포토리소그래피 처리 및 에칭처리 후의 피처리막(F)의 패턴 치수가 추정된다(도 17의 스텝 S2). 이 패턴의 추정결과에 기초하여, 제 2 상관(M2)으로부터, PEB장치(174∼179)에 있어서의 열판 영역(R1∼R5)마다의 가열온도의 보정치를 산출한다(도 17의 스텝 S3). 산출결과는, 출력부(405)로부터 PEB장치(174∼179)에 출력되고, 온도제어장치(214)의 가열온도가 보정된다(도 17의 스텝 S4). 따라서, 이 보정된 가열조건으로 웨이퍼(W)를 가열하는 것에 의해서, 피처리막(F)의 패턴 치수가 소정의 목표 치수로 조정된다.
측정장치(2)의 검사 스테이션(11)에서 웨이퍼(W)의 초기조건의 측정이 종료하면, 웨이퍼(W)는 웨이퍼 반송체(13)에 의해서 카세트(C)에 되돌려진다. 그리고, 웨이퍼(W)를 수납한 카세트(C)는, 측정장치(2)로부터 반출되고, 다음에 도포현상 처리장치(3)에 반입된다.
도포현상 처리장치(3)에서는, 먼저, 웨이퍼 반송체(106)에 의해서, 카세트 얹어놓음대(104)상의 카세트(C)내로부터 웨이퍼(W)가 한 장 꺼내져, 제 3 처리장치군(G3)의 온도조절장치(150)에 반송된다. 온도조절장치(150)에 반송된 웨이퍼(W)는, 소정 온도로 온도 조절되어, 그 후 제 1 반송장치(107)에 의해서 바닥 코팅장치(113)에 반송되어, 반사방지막(B)이 형성된다(도 18(a)). 반사방지막(B)이 형성된 웨이퍼(W)는, 제 1 반송장치(107)에 의해서 가열 장치(182), 고정밀도 온도조절장치(160)에 차례차례 반송되어, 각 장치에서 소정의 처리가 실시된다. 그 후 웨 이퍼(W)는, 레지스트 도포장치(110)에 반송되어, 웨이퍼(W)상에 레지스트막(R)이 형성된다(도 18(b)).
레지스트 도포장치(110)에서 웨이퍼(W)상에 레지스트막(R)이 형성되면, 웨이퍼(W)는 제 1 반송장치(107)에 의해서 PAB장치(161)에 반송되고, 계속하여 제 2 반송장치(108)에 의해서 주변 노광장치(184), 고정밀도 온도조절장치(173)에 차례차례 반송되어, 각 장치에 있어서 소정의 처리가 실시된다. 그 후, 인터페이스 스테이션(103)의 웨이퍼 반송체(191)에 의해서 노광장치(102)에 반송되어, 웨이퍼(W)상의 레지스트막에 소정의 패턴이 노광된다. 노광처리가 종료한 웨이퍼(W)는, 웨이퍼 반송체(191)에 의해서 PEB장치(174)에 반송되어, 상술한 웨이퍼 영역(W1∼W5)마다 보정된 가열온도에서 웨이퍼(W)에 가열처리가 실시된다.
PEB장치(174)에 있어서의 열처리가 종료하면, 웨이퍼(W)는 제 2 반송장치 (108)에 의해서 고정밀도 온도조절장치(170)에 반송되어 온도 조절되고, 그 후 현상처리장치(120)에 반송되어, 웨이퍼(W)상에 현상처리가 실시되고, 레지스트막이 현상된다. 그 후 웨이퍼(W)는, 제 2 반송장치(108)에 의해서 POST장치(165)에 반송되고, 가열처리가 실시된 후, 고정밀도 온도조절장치(152)에 반송되어, 온도 조절된다. 그 후 웨이퍼(W)는, 제 1 반송장치(107)에 의해서 트랜지션 장치(151)에 반송되어, 웨이퍼 반송체(106)에 의해서 카세트(C)에 되돌려지고, 웨이퍼(W)상에 레지스트 패턴(T)이 형성된다(도 17의 스텝 S5, 도 18(c)).
도포현상 처리장치(3)에서 웨이퍼(W)상에 레지스트 패턴(T)이 형성되면, 웨 이퍼(W)를 수납한 카세트(C)는, 도포현상 처리장치(3)로부터 반출되어, 다음에 에칭처리장치(4)에 반입된다.
에칭처리장치(4)에서는, 먼저, 웨이퍼 반송기구(310)에 의해서, 카세트 얹어놓음대(312)상의 카세트(C)로부터 1매의 웨이퍼(W)가 꺼내져, 로드락 장치(313a)내에 반입된다. 로드락 장치(313a)내에 웨이퍼(W)가 반입되면, 로드락 장치(313a)내가 밀폐되어 감압된다. 그 후, 로드락 장치(313a)내와 대기압에 대해서 감압된 상태(예를 들면 대략 진공상태)의 반송실 챔버(314)내가 연이어 통하게 된다. 그리고, 웨이퍼 반송기구(315)에 의해서, 웨이퍼(W)가 로드락 장치(313a)로부터 반출되어 반송실 챔버(314)내에 반입된다.
반송실 챔버(314)내에 반입된 웨이퍼(W)는, 다음에 웨이퍼 반송기구(315)에 의해서 에칭장치(302)의 처리실(321)에 반입되어, 디바이스 형성면을 상면으로 한 상태로 얹어놓음대(322)에 얹어 놓여진다. 이 때, 얹어놓음대(322)는 온도조절기구(325)에 의해서 소정의 온도로 조절되어 있다. 그리고, 처리실(321)이 밀폐되고, 처리실(321)의 압력이 대기압보다 낮은 소정의 압력(예를 들면 -0.1MPa(게이지압)정도)으로 감압된다. 그 후, 플라스마 가스 공급원(332) 및 처리가스 공급원 (335)으로부터 플라스마 가스 및 처리가스가 샤워 헤드(330)내에서 각각 소정의 유량으로 공급되고, 플라스마 가스는, 래디얼 라인 슬롯 안테나(342)로부터 방사된 마이크로파에 의해서 플라스마화된다. 그리고, 샤워 헤드(330)로부터 처리실(321)내에, 이들 플라스마 및 처리가스가 공급된다. 이렇게 하여 플라스마 및 처리가스가 웨이퍼(W)에 대해서 감압하에서 소정의 시간 공급되는 것에 의해, 웨이퍼(W)상 의 피처리막(F)이 에칭되고, 그 후 레지스트 패턴(T) 및 반사방지막(B)이 제거되고, 피처리막(F)에 소정의 패턴(X)이 형성된다(도 17의 스텝 S6, 도 18(d)).
그 후, 처리실(321)내가 퍼지된 후, 웨이퍼 반송기구(315)에 의해서 처리실 (321)로부터 웨이퍼(W)가 반출된다. 처리실(321)로부터 반출된 웨이퍼(W)는, 계속하여 패턴치수 측정장치(304)에 반입된다.
패턴치수 측정장치(304)에 반입된 웨이퍼(W)는, 얹어놓음대(350)에 얹어 놓여진다. 다음에, 웨이퍼(W)의 소정 부분에 광조사부(352)로부터 빛이 조사되어, 그 반사광이 광검출부(353)에 의해 검출되고, 측정부(354)에서 웨이퍼(W)상의 피처리막(F)의 패턴(X)의 치수, 예를 들면 선폭, 사이드 월 앵글, 컨택트 홀의 지름 등이 측정된다(도 17의 스텝 S7). 이들 피처리막(F)의 패턴(X)의 치수의 측정결과는, 제어장치(400)에 출력된다.
제어장치(400)에서는, 상술한 패턴치수 측정장치(304)에 있어서의 웨이퍼(W)상의 피처리막(F)의 패턴(X)의 치수 측정결과와, 상기 웨이퍼(W)의 측정장치(2)에 있어서의 초기조건의 측정결과에 기초하여, 제 1 상관(M1)이 보정된다. 또한 동시에, 웨이퍼(W)상의 피처리막(F)의 패턴(X)의 치수 측정결과와, 상기 웨이퍼(W)가 가열처리된 PEB장치(174)에 있어서의 가열온도에 기초하여, 제 2 상관(M2)이 보정된다(도 17의 스텝 S8). 이것에 의해서, 다음에 처리되는 웨이퍼(W')에 있어서의 PEB장치(174∼179)의 가열온도의 보정 정밀도가 보다 향상한다. 한편, 패턴치수 측정장치(304)에 있어서, 피처리막(F)의 패턴(X)의 치수와 동시에 기초막(G)의 막 두께, n값, k값도 측정되어 있는 경우에는, 상술한 제 1 상관(M1)을 보정할 때, 측 정장치(2)에 있어서의 측정결과를 대신하여, 패턴치수 측정장치(304)에 있어서의 기초막(G)의 막 두께, n값, k값을 이용할 수도 있다.
패턴치수 측정장치(304)에 의해서 웨이퍼(W)의 피처리막(F)의 패턴(X)의 치수가 측정되면, 웨이퍼 반송기구(315)에 의해서 다시 반송실 챔버(314)내에 되돌려진다. 그리고, 로드락 장치(313b)를 사이에 두고 웨이퍼 반송기구(310)에 주고 받아져, 카세트(C)에 수납된다. 그 후, 웨이퍼(W)를 수납한 카세트(C)가 에칭처리장치(4)로부터 반출되어 일련의 웨이퍼 처리가 종료된다.
이상의 실시형태에 의하면, 웨이퍼(W)에 포토리소그래피 처리 및 에칭처리를 행하기 전에, 측정장치(2)에서, 웨이퍼(W)상의 피처리막(F)의 패턴(X)에 영향을 미치는 초기조건을 측정하고 있으므로, 제어장치(400)에서, 이 초기조건의 측정결과에 기초하여, 제 1 상관(M1) 및 제 2 상관(M2)으로부터 PEB장치(174)에 있어서의 가열처리의 가열온도의 보정치를 구할 수 있다. 그리고, 이 보정치에 기초하여 PEB장치(174)에 있어서의 가열처리의 가열온도를 보정한 후, 보정된 가열온도에서 웨이퍼(W)에 가열처리를 행하고 있으므로, 웨이퍼(W)상의 피처리막(F)에 소정의 치수의 패턴(X)을 형성할 수 있다. 따라서, 웨이퍼(W)를 연속하여 처리하는 경우에도, 이와 같이 웨이퍼(W)의 초기조건에 따라서 웨이퍼(W)마다 PEB장치(174)의 가열온도를 보정할 수 있고, 피처리막(F)의 패턴(X)을 웨이퍼(W)마다 소정의 치수로 형성할 수 있다.
또한, 패턴치수 측정장치(304)에 있어서, 피처리막(F)에 형성된 패턴(X)의 치수를 측정하고 있으므로, 제어장치(400)에서, 이 패턴(X)의 치수 측정결과에 기 초하여, 제 1 상관(M1) 및 제 2 상관(M2)을 보정할 수 있다. 그렇게 하면, 이후 처리되는 웨이퍼(W)의 PEB장치(174)의 가열온도를 보다 정확하게 보정할 수 있고, 피처리막(F)의 패턴(X)을 확실히 소정의 패턴으로 형성할 수 있다.
이상의 실시형태에서는, 제어장치(400)에서, 피처리막(F)의 패턴(X)의 치수를 추정하는 것에 의해서 PEB장치(174∼179)의 가열온도를 보정하고 있었지만, 레지스트 패턴(T)의 치수와 피처리막(F)의 패턴(X)의 치수의 치수 차이(이하, '패턴 치수차'라고 한다.)를 추정하는 것에 의해서 PEB장치(174∼179)의 가열온도를 보정해도 좋다. 여기서, 패턴 치수차란, 도 18(d)에 도시한 피처리막(F)의 패턴(X)의 선폭(CD2)과, 도 18(c)에 도시한 레지스트 패턴(T)의 선폭(CD1)과의 차이다. 이 경우, 제어장치(400)의 데이터 격납부(402)에는, 도 19(a)에 도시하는 바와 같이 웨이퍼(W)의 초기조건과 패턴치수차와의 제 1 상관(M1')과, 도 19(b)에 도시하는 바와 같이 PEB장치(174∼179)에 있어서의 가열온도와 패턴치수차와의 제 2 상관 (M2')이 격납되어 있다. 한편, 도 19(a)에 있어서는, 웨이퍼(W)의 초기조건이 피처리막(F) 및 기초막(G)의 막 두께인 경우의 데이터를 도시하였지만, 그 외의 초기조건인 n값, k값, 또는 웨이퍼(W)의 휨량에 대한 제 1 상관(M1')도 마찬가지로 격납되어 있다.
도포현상 처리장치(3)에 있어서, 도 20에 도시하는 바와 같이 카세트 스테이션(100)과 처리 스테이션(101) 사이에는, 레지스트 패턴(T)의 치수를 측정하기 위한 검사 스테이션(500)이 배치되어 있다. 검사 스테이션(500)에는, 웨이퍼(W)상의 레지스트 패턴(T)의 치수를 측정하는 다른 패턴치수 측정장치(501)가 설치되어 있 다. 패턴치수 측정장치(501)는, 예를 들면 검사 스테이션(500)의 X방향 부방향(도 20의 아래방향)측에 배치되어 있다. 예를 들면 검사 스테이션(500)의 카세트 스테이션(100)측에는, 카세트 스테이션(100)과의 사이에 웨이퍼(W)를 받아넘기기 위한 받아넘김부(502)가 배치되어 있다. 이 받아넘김부(502)에는, 예를 들면 웨이퍼(W)를 얹어놓는 얹어놓음부(502a)가 설치되어 있다. 패턴치수 측정장치(501)의 X방향 정방향(도 20의 위방향)에는, 예를 들면 반송로(503)상을 X방향을 따라서 이동 가능한 웨이퍼 반송장치(504)가 설치되어 있다. 웨이퍼 반송장치(504)는, 예를 들면 상하 방향으로 이동 가능하고 또한 θ방향으로도 자유롭게 회전 가능하고, 패턴치수 측정장치(501), 받아넘김부(502) 및 처리 스테이션(101)측의 제 3 처리장치군 (G3)의 각 처리장치에 대해서 액세스할 수 있다. 한편, 패턴치수 측정장치(501)의 구성은, 상술한 패턴치수 측정장치(304)와 동일하므로 설명을 생략한다. 또한, 기판처리 시스템의 그 외의 구성에 대해서는, 상기 실시형태의 기판처리 시스템(1)과 동일하다.
이러한 경우, 상기 실시형태와 같은 방법으로, 측정장치(2)에 있어서 웨이퍼 (W)의 초기조건을 측정한 후, 측정결과를 제어장치(400)에 출력한다(도 17의 스텝 S1). 제어장치(400)에서는, 초기조건의 측정결과에 기초하여, 제 1 상관(M1')으로부터 패턴 치수차가 추정된다(도 17의 스텝 S2). 이 패턴 치수차의 추정결과에 기초하여, 제 2 상관(M2')으로부터, PEB장치(174∼179)에 있어서의 가열온도의 보정치를 산출한다(도 17의 스텝 S3). 다음에 상기 실시형태와 같은 방법으로, PEB장치(174∼179)의 가열온도를 보정하여(도 17의 스텝 S4), 도포현상 처리장치(3)에 있어서 포토리소그래피 처리를 행하여, 웨이퍼(W)상에 레지스트 패턴(T)을 형성한다(도 17의 스텝 S5). 그 후 본 실시형태에서는, 동일한 도포현상 처리장치(3)의 패턴치수 측정장치(501)에 있어서 레지스트 패턴(T)의 선폭(CD1)이 측정되어, 이 측정결과가 제어장치(400)에 출력된다. 그리고 상기 실시형태와 같은 방법으로, 에칭처리장치(4)에 있어서, 피처리막(F)에 패턴(X)을 형성한 후, 상기 패턴(X)의 선폭(CD2)을 측정하여, 그 측정결과가 제어장치(400)에 출력된다(도 17의 스텝 S6, S7). 제어장치(400)에서는, 측정된 피처리막(F)의 패턴(X)의 선폭(CD2)과 레지스트 패턴(T)의 선폭(CD1)과의 치수차에 기초하여, 제 1 상관(M1') 및 제 2 상관 (M2')이 보정된다(도 17의 스텝 S8).
이상의 실시형태에 의하면, 웨이퍼(W)를 연속하여 처리하는 경우에도, 이와 같이 패턴치수차에 기초하여 웨이퍼마다 PEB장치(174∼179)의 가열온도를 보정할 수 있으므로, 피처리막(F)의 패턴(X)을 웨이퍼(W)마다 소정의 치수로 형성할 수 있다.
이상의 실시형태에서는, PEB장치(174∼179)의 가열온도를 보정하고 있었지만, 이것을 대신하여 PAB장치(161∼164)의 가열온도를 보정하도록 해도 좋다. 이 경우, 제어장치(400)의 데이터 격납부(402)에는, 도 21에 도시하는 바와 같이 PAB장치(161∼164)에 있어서의 가열온도와 피처리막(F)의 패턴(X)의 치수와의 제 2 상관(M3)을 도시하는 데이터가 격납된다. 그리고, 제어장치(400)에서는, 상기 실시형태와 같이, 측정장치(2)에 있어서의 웨이퍼(W)의 초기조건의 측정결과와 제 1 상관(M1)으로부터 피처리막(F)의 패턴(X)의 치수를 추정한다(도 17의 스텝 S2). 그 리고, 이 패턴의 추정결과에 기초하여, 제 2 상관(M3)으로부터 PAB장치(161∼164)의 가열온도의 보정치를 산출한다(도 17의 스텝 S3). 그 후, 보정된 가열온도에서 웨이퍼(W)를 가열함으로써, 피처리막(F)의 패턴(X)의 치수를 소정의 목표 치수로 조정할 수 있다.
이상의 실시형태에서는, PEB장치(174∼179)의 가열온도를 보정하고 있었지만, 이것을 대신하여 에칭장치(302,303)에 있어서의 처리조건을 보정해도 좋다. 이 처리조건으로서, 예를 들면 에칭처리의 시간, 얹어놓음대(322)의 온도, 유량 조절기(333,336)에 의한 가스 유량 등의 처리조건을 보정할 수 있다. 이 경우, 제어장치(400)의 데이터 격납부(402)에는, 도 22에 도시하는 바와 같이 에칭장치 (302,303)에 있어서의 처리조건과 피처리막(F)의 패턴(X)의 치수와의 제 2 상관 (M4)을 도시하는 데이터가 격납된다. 이러한 경우에도, 제어장치(400)에 있어서, 제 1 상관(M1) 및 제 2 상관(M4)으로부터 처리조건의 보정치를 산출하여(도 17의 스텝 S2, S3), 보정된 처리조건으로 웨이퍼(W)를 에칭처리함으로써, 피처리막(F)의 패턴(X)의 치수를 소정의 목표 치수로 조정할 수 있다.
이상, 첨부 도면을 참조하면서 본 발명의 적합한 실시형태에 대해 설명했지만, 본 발명은 이러한 예로 한정되지 않는다. 당업자이면, 특허청구의 범위에 기재된 사상의 범위내에 있어서, 각종의 변경예 또는 수정예에서 생각해 낼 수 있는 것은 분명하고, 그것들에 대해서도 당연하게 본 발명의 기술적 범위에 속하는 것이라 이해된다. 본 발명은 이 예에 한정하지 않고 여러 가지의 형태를 채용할 수 있는 것이다. 본 실시형태에서는, 소정의 처리로서, PEB장치에 있어서의 가열처리, PAB장치에 있어서의 가열처리, 에칭처리장치에 있어서의 에칭처리의 각각의 처리조건을 보정하는 경우에 대해 기재했지만, 그 외에 기재한 처리, 예를 들면 노광장치에 있어서의 노광처리 등의 처리조건을 보정해도 좋다. 또한, 본 실시형태에서는, 웨이퍼상에 피처리막 및 그 기초막이 형성된 경우에 대해 기재했지만, 본 발명은 웨이퍼상에 피처리막만이 형성되어 있는 경우에도 적용할 수 있다. 또한, 본 발명은, 기판이 웨이퍼 이외의 FPD(플랫 패널 디스플레이), 포토마스크용 마스크 레티클(mask reticle) 등의 다른 기판인 경우에도 적용할 수 있다.
도 1은, 본 실시형태에 관한 기판처리 시스템의 구성의 개략을 도시하는 설명도이다.
도 2는, 처리 전의 웨이퍼의 종단면도이다.
도 3은, 막 측정장치의 구성의 개략을 도시하는 종단면도이다.
도 4는, 분할된 웨이퍼 영역을 도시하는 설명도이다.
도 5는, 휨 측정장치의 구성의 개략을 도시하는 종단면도이다.
도 6은, 도포현상장치의 구성의 개략을 도시하는 평면도이다.
도 7은, 도포현상장치의 정면도이다.
도 8은, 도포현상장치의 배면도이다.
도 9는, PEB장치의 구성의 개략을 도시하는 종단면도이다.
도 10은, PEB장치의 열판의 구성을 도시하는 평면도이다.
도 11은, 에칭처리장치의 구성의 개략을 도시하는 평면도이다.
도 12는, 에칭장치의 구성의 개략을 도시하는 종단면도이다.
도 13은, 패턴 치수 측정장치의 구성의 개략을 도시하는 종단면도이다.
도 14는, 제어부의 구성을 도시하는 블록도이다.
도 15는, 웨이퍼의 초기조건과 피처리막의 패턴 치수와의 제 1 상관을 도시하는 그래프이고, 도 15(a)는, 막 두께와 패턴 치수와의 제 1 상관을 도시하고, 도 15(b)는, n값과 패턴 치수와의 제 1 상관을 도시하고, 도 15 (c)는, k값과 패턴 치수와의 제 1 상관을 도시하고, 도 15(d)는, 웨이퍼의 휨량과 패턴 치수와의 제 1 상관을 도시하고 있다.
도 16은, PEB장치에 있어서의 가열온도와 피처리막의 패턴 치수와의 제 2 상관을 도시하는 그래프이다.
도 17은, 웨이퍼 처리의 각 공정을 도시한 플로차트이다.
도 18은, 각 공정에 있어서의 웨이퍼상의 막의 상태를 도시한 설명도이고, 도 18(a)은, 웨이퍼상에 반사방지막이 형성된 상태, 도 18(b)은, 웨이퍼상에 레지스트막이 형성된 상태, 도 18(c)은, 웨이퍼상에 레지스트 패턴이 형성된 상태, 도 18(d)은, 피처리막에 소정의 패턴이 형성된 상태를 도시하고 있다.
도 19는, 다른 실시형태에 있어서의 제 1 상관 및 제 2 상관을 도시하는 그래프이고, 도 19(a)는, 막 두께와 치수 차이와의 제 1 상관을 도시하고, 도 19 (b)는 PEB 가열온도와 치수 차이와의 제 2 상관을 도시하고 있다.
도 20은, 다른 실시형태에 있어서의 도포현상장치의 구성의 개략을 도시하는 평면도이다.
도 21은, PAB장치에 있어서의 가열온도와 피처리막의 패턴 치수와의 제 2 상관을 도시하는 그래프이다.
도 22는, 에칭장치에 있어서의 처리조건과 피처리막의 패턴 치수와의 제 2
상관을 도시하는 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
1: 기판처리 시스템 2: 측정장치
3: 도포현상 처리장치 4: 에칭처리장치
10: 카세트 스테이션 11: 검사 스테이션
12: 반송로 13: 웨이퍼 반송체
20: 막 측정장치 21: 휨 측정장치
30: 척 31: 광간섭식 측정계
40: 얹어놓음대 46, 47: 레이저 변위계
100: 카세트 스테이션 101: 처리 스테이션
102: 노광장치 103: 인터페이스 스테이션
161∼164: 프리베이킹(PAB)장치
165∼169: 포스트베이킹(POST)장치
170∼173: 고정밀도 온도조절장치
174∼179: 포스트 익스포져 베이킹(PEB)장치
200: 덮개체 210: 열판
300: 카세트 스테이션 301: 공통 반송부
302,303: 에칭장치 304,305: 패턴치수 측정장치
330: 샤워 헤드 400: 제어장치
W: 웨이퍼 F: 피처리막
G: 기초막

Claims (17)

  1. 피처리막이 형성된 기판에 소정의 처리를 행하여, 상기 기판상의 피처리막에 소정의 패턴을 형성하는 기판의 처리방법으로서,
    기판의 초기조건으로서 기판상의 피처리막의 막 두께, 피처리막의 굴절률, 피처리막의 흡수 계수, 또는 기판의 휨량의 어느 하나를 측정하는 제 1 공정과,
    상기 초기조건의 측정결과에 기초하여, 미리 구해진 초기조건과 피처리막의 패턴 치수와의 제 1 관계로부터, 소정의 처리 후의 피처리막의 패턴 치수를 추정하는 제 2 공정과,
    상기 패턴 치수의 추정결과에 기초하여, 미리 구해진 소정의 처리에 있어서의 처리조건과 피처리막의 패턴 치수와의 제 2 관계로부터, 소정의 처리에 있어서의 처리조건의 보정치를 구하는 제 3 공정과,
    상기 보정치에 기초하여, 소정의 처리에 있어서의 처리조건을 보정하는 제 4 공정과,
    상기 보정된 처리조건으로 기판에 소정의 처리를 행하여, 상기 기판상의 피처리막에 소정의 패턴을 형성하는 제 5 공정을 갖고,
    상기 소정의 처리는, 가열처리, 에칭처리 또는 노광처리인 것을 특징으로 하는 기판의 처리방법.
  2. 제 1 항에 있어서, 상기 제 5 공정에서, 상기 피처리막상에 레지스트 패턴을 형성하는 포토리소그래피 처리와, 상기 레지스트 패턴을 마스크로 하여 상기 피처리막에 소정의 패턴을 형성하는 에칭처리가 행하여지고,
    상기 제 4 공정에서 처리조건이 보정되는 소정의 처리는, 상기 포토리소그래피 처리중 노광처리 후로서 현상 처리전에 행하여지는 가열처리인 것을 특징으로 하는 기판의 처리방법.
  3. 제 1 항에 있어서, 상기 제 5 공정에서, 상기 피처리막상에 레지스트 패턴을 형성하는 포토리소그래피 처리와, 상기 레지스트 패턴을 마스크로 하여 상기 피처리막에 소정의 패턴을 형성하는 에칭처리가 행하여지고,
    상기 제 4 공정에서 처리조건이 보정되는 소정의 처리는, 상기 포토리소그래피 처리중 레지스트 도포처리 후로서 노광처리 전에 행하여지는 가열처리인 것을 특징으로 하는 기판의 처리방법.
  4. 제 1 항에 있어서, 상기 제 5 공정에서, 상기 피처리막상에 레지스트 패턴을 형성하는 포토리소그래피 처리와, 상기 레지스트 패턴을 마스크로 하여 상기 피처리막에 소정의 패턴을 형성하는 에칭처리가 행하여지고,
    상기 제 4 공정에서 처리조건이 보정되는 소정의 처리는, 상기 에칭처리인 것을 특징으로 하는 기판의 처리방법.
  5. 제 1 항에 있어서, 상기 제 5 공정에서, 상기 피처리막의 패턴 치수를 측정하고,
    상기 제 5 공정에서 측정한 피처리막의 패턴 치수와 상기 제 1 공정에서 측정한 초기조건을 이용하여, 상기 제 1 관계를 보정하고,
    상기 제 5 공정에서 측정한 피처리막의 패턴 치수와 상기 제 4 공정에서 보정한 소정의 처리에 있어서의 처리조건을 이용하여, 상기 제 2 관계를 보정하는 것을 특징으로 하는 기판의 처리방법.
  6. 제 1 항에 있어서, 상기 제 5 공정에서, 상기 피처리막상에 레지스트 패턴을 형성하는 포토리소그래피 처리와, 상기 레지스트 패턴을 마스크로 하여 상기 피처리막에 소정의 패턴을 형성하는 에칭처리가 행하여지고,
    상기 제 1 관계는, 초기조건과, 피처리막의 패턴 치수와 레지스트 패턴 치수의 치수차와의 상관(correlation)이고,
    상기 제 2 관계는, 소정의 처리에 있어서의 처리조건과, 피처리막의 패턴 치수와 레지스트 패턴 치수의 치수차와의 상관인 것을 특징으로 하는 기판의 처리방법.
  7. 제 6 항에 있어서, 상기 제 5 공정에서, 피처리막의 패턴 치수와 레지스트 패턴 치수를 측정하고,
    상기 제 5 공정에서 측정한 피처리막의 패턴 치수와 레지스트 패턴 치수의 치수차와, 상기 제 1 공정에서 측정한 초기조건을 이용하여, 상기 제 1 관계를 보정하고,
    상기 제 5 공정에서 측정한 피처리막의 패턴 치수와 레지스트 패턴 치수의 치수차와, 상기 제 4 공정에서 보정한 소정의 처리에 있어서의 처리조건을 이용하여, 상기 제 2 관계를 보정하는 것을 특징으로 하는 기판의 처리방법.
  8. 제 1 항에 있어서, 상기 제 1 공정이 행하여지기 전의 기판에는, 상기 피처리막의 기초막이 더 형성되고,
    상기 초기조건은, 피처리막 및 기초막의 막 두께, 피처리막 및 기초막의 굴절률, 피처리막 및 기초막의 흡수 계수, 또는 기판의 휨량 중 어느 하나인 것을 특징으로 하는 기판의 처리방법.
  9. 기판의 처리방법을 기판처리 시스템에 의해서 실행시키기 위해서, 상기 기판처리 시스템을 제어하는 제어부의 컴퓨터상에서 동작하는 프로그램을 격납한 컴퓨터 읽기 가능한 기억매체로서,
    상기 기판의 처리방법은, 피처리막이 형성된 기판에 소정의 처리를 행하여, 상기 기판상의 피처리막에 소정의 패턴을 형성하는 기판의 처리방법이고,
    기판의 초기조건으로서 기판상의 피처리막의 막 두께, 피처리막의 굴절률, 피처리막의 흡수 계수, 또는 기판의 휨량 중의 어느 하나를 측정하는 제 1 공정과,
    상기 초기조건의 측정결과에 기초하여, 미리 구해진 초기조건과 피처리막의 패턴 치수와의 제 1 관계로부터, 소정의 처리 후의 피처리막의 패턴 치수를 추정하는 제 2 공정과,
    상기 패턴 치수의 추정결과에 기초하여, 미리 구해진 소정의 처리에 있어서의 처리조건과 피처리막의 패턴 치수와의 제 2 관계로부터, 소정의 처리에 있어서의 처리조건의 보정치를 구하는 제 3 공정과,
    상기 보정치에 기초하여, 소정의 처리에 있어서의 처리조건을 보정하는 제 4 공정과,
    상기 보정된 처리조건으로 기판에 소정의 처리를 행하여, 상기 기판상의 피처리막에 소정의 패턴을 형성하는 제 5 공정을 갖고,
    상기 소정의 처리는, 가열처리, 에칭처리 또는 노광처리인 것을 특징으로 하는 프로그램을 격납한 컴퓨터 읽기 가능한 기억매체.
  10. 피처리막이 형성된 기판에 소정의 처리를 행하여, 상기 기판상의 피처리막에 소정의 패턴을 형성하는 기판처리 시스템으로서,
    기판의 초기조건으로서, 기판상의 피처리막의 막 두께, 피처리막의 굴절률, 피처리막의 흡수 계수, 또는 기판의 휨량 중 어느 하나를 측정하는 측정장치와,
    상기 측정장치에서 상기 초기조건의 측정 후, 기판에 포토리소그래피 처리를 행하여, 상기 기판의 피처리막상에 레지스트 패턴을 형성하는 도포현상 처리장치와,
    상기 레지스트 패턴을 마스크로 하여, 상기 피처리막을 소정의 패턴으로 에칭하는 에칭처리장치와,
    초기조건과 피처리막의 패턴 치수와의 제 1 관계와, 소정의 처리에 있어서의 처리조건과 피처리막의 패턴 치수와의 제 2 관계를 갖는 제어장치를 갖고,
    상기 제어장치는,
    상기 측정장치에 있어서의 초기조건의 측정결과에 기초하여, 상기 제 1 관계로부터, 에칭처리 후의 피처리막의 패턴 치수를 추정하고,
    상기 패턴 치수의 추정결과에 기초하여, 상기 제 2 관계로부터, 상기 포토리소그래피 처리 또는 에칭처리중 소정의 처리에 있어서의 처리조건을 보정하고,
    상기 소정의 처리는, 가열처리, 에칭처리 또는 노광처리인 것을 특징으로 하는 기판처리 시스템.
  11. 제 10 항에 있어서, 상기 제어장치에서 처리조건이 보정되는 소정의 처리는, 상기 도포현상 처리장치에서, 노광처리 후로서 현상처리 전에 행하여지는 가열처리인 것을 특징으로 하는 기판처리 시스템.
  12. 제 10 항에 있어서, 상기 제어장치에서 처리조건이 보정되는 소정의 처리는, 상기 도포현상 처리장치에서, 레지스트 도포처리 후로서 노광처리 전에 행하여지는 가열처리인 것을 특징으로 하는 기판처리 시스템.
  13. 제 10 항에 있어서, 상기 제어장치에서 처리조건이 보정되는 소정의 처리는, 상기 에칭처리장치에서 행하여지는 에칭처리인 것을 특징으로 하는 기판처리 시스템.
  14. 제 10 항에 있어서, 상기 에칭처리장치에서 형성된 피처리막의 패턴 치수를 측정하는 패턴치수 측정장치를 더 갖고,
    상기 제어장치는,
    상기 패턴치수 측정장치에 있어서의 패턴 치수의 측정결과와 상기 측정장치에 있어서의 초기조건의 측정결과를 이용하여, 상기 제 1 관계를 보정하고,
    상기 패턴치수 측정장치에 있어서의 패턴 치수의 측정결과와 상기 제어장치에서 보정한 소정의 처리에 있어서의 처리조건을 이용하여, 상기 제 2 관계를 보정하는 것을 특징으로 하는 기판처리 시스템.
  15. 제 10 항에 있어서, 상기 제 1 관계는, 초기조건과 피처리막의 패턴 치수와 레지스트 패턴 치수의 치수차와의 상관이고,
    상기 제 2 관계는, 소정의 처리에 있어서의 처리조건과, 피처리막의 패턴 치수와 레지스트 패턴 치수의 치수차와의 상관인 것을 특징으로 하는 기판처리 시스템.
  16. 제 15 항에 있어서, 상기 에칭처리장치에서 형성된 피처리막의 패턴 치수를 측정하는 패턴치수 측정장치와, 상기 도포현상 처리장치에 있어서 형성된 레지스트 패턴 치수를 측정하는 다른 패턴치수 측정장치를 더 갖고,
    상기 제어장치는,
    상기 패턴치수 측정장치에 있어서의 피처리막의 패턴 치수의 측정결과와 상기 다른 패턴치수 측정장치에 있어서의 레지스트 패턴 치수의 측정결과의 치수차와, 상기 측정장치에 있어서의 초기조건의 측정결과를 이용하여, 상기 제 1 관계를 보정하고,
    상기 패턴치수 측정장치에 있어서의 피처리막의 패턴 치수의 측정결과와 상기 다른 패턴치수 측정장치에 있어서의 레지스트 패턴 치수의 측정결과의 치수차와, 상기 제어장치에서 보정한 소정의 처리에 있어서의 처리조건을 이용하여, 상기 제 2 관계를 보정하는 것을 특징으로 하는 기판처리 시스템.
  17. 제 10 항에 있어서, 상기 측정장치에서 초기조건을 측정하기 전의 기판에는, 상기 피처리막의 기초막이 더 형성되고,
    상기 초기조건은, 피처리막 및 기초막의 막 두께, 피처리막 및 기초막의 굴절률, 피처리막 및 기초막의 흡수 계수, 또는 기판의 휨량 중 어느 하나인 것을 특징으로 하는 기판처리 시스템.
KR1020090015302A 2008-02-25 2009-02-24 기판의 처리방법, 컴퓨터 기억매체 및 기판처리 시스템 KR101433391B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-042606 2008-02-25
JP2008042606A JP5065082B2 (ja) 2008-02-25 2008-02-25 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Publications (2)

Publication Number Publication Date
KR20090091667A KR20090091667A (ko) 2009-08-28
KR101433391B1 true KR101433391B1 (ko) 2014-08-26

Family

ID=40998645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090015302A KR101433391B1 (ko) 2008-02-25 2009-02-24 기판의 처리방법, 컴퓨터 기억매체 및 기판처리 시스템

Country Status (4)

Country Link
US (2) US7968260B2 (ko)
JP (1) JP5065082B2 (ko)
KR (1) KR101433391B1 (ko)
TW (1) TWI397954B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5065082B2 (ja) * 2008-02-25 2012-10-31 東京エレクトロン株式会社 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP5056582B2 (ja) * 2008-05-22 2012-10-24 東京エレクトロン株式会社 塗布、現像装置、塗布、現像方法及び記憶媒体
JP2010177673A (ja) * 2009-01-30 2010-08-12 Semes Co Ltd 基板処理設備及び基板処理方法
JP2011003819A (ja) * 2009-06-22 2011-01-06 Tokyo Electron Ltd 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP5391055B2 (ja) * 2009-12-25 2014-01-15 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置の製造システム
JP5107372B2 (ja) * 2010-02-04 2012-12-26 東京エレクトロン株式会社 熱処理装置、塗布現像処理システム、熱処理方法、塗布現像処理方法及びその熱処理方法又は塗布現像処理方法を実行させるためのプログラムを記録した記録媒体
SG10201706424RA (en) * 2012-01-19 2017-09-28 Supriya Jaiswal Materials, components, and methods for use with extreme ultraviolet radiation in lithography and other applications
US9136192B2 (en) * 2012-03-30 2015-09-15 Sintokogio, Ltd. Warp correction device and warp correction method for semiconductor element substrate
JP6307022B2 (ja) * 2014-03-05 2018-04-04 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記録媒体
JP2016001645A (ja) * 2014-06-11 2016-01-07 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体、塗布処理装置及び基板処理システム
WO2016179023A1 (en) * 2015-05-01 2016-11-10 Adarza Biosystems, Inc. Methods and devices for the high-volume production of silicon chips with uniform anti-reflective coatings
JP6444909B2 (ja) * 2016-02-22 2018-12-26 東京エレクトロン株式会社 基板処理方法、基板処理装置及びコンピュータ読み取り可能な記録媒体
DE102016211511A1 (de) * 2016-06-27 2017-12-28 Carl Zeiss Smt Gmbh Beleuchtungseinheit für die Mikrolithographie
US11142823B2 (en) * 2016-06-27 2021-10-12 Tokyo Electron Limited Substrate processing apparatus, substrate processing method, and storage medium
JP6779701B2 (ja) * 2016-08-05 2020-11-04 東京エレクトロン株式会社 基板処理装置、基板処理方法及び基板処理方法を実行させるプログラムが記録された記憶媒体
US10115687B2 (en) * 2017-02-03 2018-10-30 Applied Materials, Inc. Method of pattern placement correction
TWI786116B (zh) * 2017-06-05 2022-12-11 日商東京威力科創股份有限公司 基板處理系統之處理條件設定方法、基板處理系統及記憶媒體
JP2019029567A (ja) * 2017-08-01 2019-02-21 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置、荷電粒子ビーム描画方法、及びパターン形成方法
JP7043777B2 (ja) * 2017-10-04 2022-03-30 東京エレクトロン株式会社 塗布膜形成装置
CN109709774B (zh) * 2019-03-08 2021-03-12 上海华力微电子有限公司 一种用于改善硅片翘曲度并提高套刻精度的方法
CN110690134B (zh) * 2019-09-12 2022-07-01 长江存储科技有限责任公司 多站式沉积工艺的串气检测方法、设备及可读存储介质
JP7241663B2 (ja) * 2019-11-01 2023-03-17 東京エレクトロン株式会社 情報処理装置、情報処理方法、情報処理プログラム及び半導体製造装置
JP7339134B2 (ja) * 2019-11-19 2023-09-05 株式会社Ｓｃｒｅｅｎホールディングス パターン形成方法およびその方法を含んだ半導体の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003532306A (ja) 2000-05-04 2003-10-28 ケーエルエー・テンコール・テクノロジーズ・コーポレーション リソグラフィ・プロセス制御のための方法およびシステム
KR20070107042A (ko) * 2005-02-15 2007-11-06 동경 엘렉트론 주식회사 열처리판의 온도 설정 방법, 열처리판의 온도 설정 장치,프로그램 및 프로그램을 기록한 컴퓨터 판독 가능한 기록매체
KR20070113143A (ko) * 2006-05-23 2007-11-28 도쿄 엘렉트론 가부시키가이샤 열처리판의 온도 제어 방법, 컴퓨터 기억 매체 및열처리판의 온도 제어 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL125338A0 (en) * 1998-07-14 1999-03-12 Nova Measuring Instr Ltd Method and apparatus for monitoring and control of photolithography exposure and processing tools
JP2001143850A (ja) * 1999-09-03 2001-05-25 Tokyo Electron Ltd 基板の加熱処理装置，基板の加熱処理方法，基板処理装置及び基板処理方法
JP3696156B2 (ja) * 2000-12-26 2005-09-14 株式会社東芝 塗布膜の加熱装置、レジスト膜の処理方法
US6858361B2 (en) * 2002-03-01 2005-02-22 David S. L. Mui Methodology for repeatable post etch CD in a production tool
JP3697426B2 (ja) * 2002-04-24 2005-09-21 株式会社東芝 パターン形成方法および半導体装置の製造方法
JP4869551B2 (ja) * 2002-12-06 2012-02-08 東京エレクトロン株式会社 プロセス制御システム及びプロセス制御方法
TWI266378B (en) * 2003-03-06 2006-11-11 Toshiba Corp Baking apparatus, heat treatment method, manufacturing method of semiconductor device and pattern forming method
WO2004095547A1 (ja) * 2003-04-23 2004-11-04 Fujitsu Limited 半導体装置の製造方法、及び、半導体装置製造システム
US8207532B2 (en) * 2003-09-12 2012-06-26 Taiwan Semiconductor Manufacturing Company Constant and reducible hole bottom CD in variable post-CMP thickness and after-development-inspection CD
CN100550299C (zh) * 2004-11-16 2009-10-14 东京毅力科创株式会社 曝光条件设定方法、衬底处理装置和计算机程序
JP2006222354A (ja) * 2005-02-14 2006-08-24 Tokyo Electron Ltd 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
JP5035685B2 (ja) * 2005-11-04 2012-09-26 株式会社ニコン 解析装置、処理装置、測定装置、露光装置、基板処理システム、解析方法及びプログラム
JP5065082B2 (ja) * 2008-02-25 2012-10-31 東京エレクトロン株式会社 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003532306A (ja) 2000-05-04 2003-10-28 ケーエルエー・テンコール・テクノロジーズ・コーポレーション リソグラフィ・プロセス制御のための方法およびシステム
KR20070107042A (ko) * 2005-02-15 2007-11-06 동경 엘렉트론 주식회사 열처리판의 온도 설정 방법, 열처리판의 온도 설정 장치,프로그램 및 프로그램을 기록한 컴퓨터 판독 가능한 기록매체
KR20070113143A (ko) * 2006-05-23 2007-11-28 도쿄 엘렉트론 가부시키가이샤 열처리판의 온도 제어 방법, 컴퓨터 기억 매체 및열처리판의 온도 제어 장치

Also Published As

Publication number Publication date
TWI397954B (zh) 2013-06-01
US8308381B2 (en) 2012-11-13
US20110209826A1 (en) 2011-09-01
US7968260B2 (en) 2011-06-28
JP5065082B2 (ja) 2012-10-31
KR20090091667A (ko) 2009-08-28
TW201001502A (en) 2010-01-01
US20090214963A1 (en) 2009-08-27
JP2009200388A (ja) 2009-09-03

Similar Documents

Publication Publication Date Title
KR101433391B1 (ko) 기판의 처리방법, 컴퓨터 기억매체 및 기판처리 시스템
US8242417B2 (en) Temperature control method of heat processing plate, computer storage medium, and temperature control apparatus of heat processing plate
US7902485B2 (en) Temperature setting method of thermal processing plate, temperature setting apparatus of thermal processing plate, program, and computer-readable recording medium recording program thereon
US8138456B2 (en) Heat processing method, computer-readable storage medium, and heat processing apparatus
KR101207046B1 (ko) 기판 처리 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 시스템
JP2008270542A (ja) 熱処理板の温度設定方法、熱処理板の温度設定装置及びコンピュータ読み取り可能な記憶媒体
JP2006228820A (ja) 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
US8041525B2 (en) Substrate measuring method, computer-readable recording medium recording program thereon, and substrate measuring system
TWI401547B (zh) A substrate processing method, and a substrate processing system
US7420650B2 (en) Method of setting processing condition in photolithography process, apparatus for setting processing condition in photolithography process, program, and computer readable recording medium
JP5314461B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
WO2010150584A1 (ja) 基板の処理方法、コンピュータ記憶媒体及び基板処理システム
JP5186264B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
CN209729870U (zh) 基板处理系统
KR20200021679A (ko) 기판 처리 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190730

Year of fee payment: 6