KR101431874B1 - 위치 검출 기능을 갖는 멀티 드롭 직렬 버스 및 방법 - Google Patents

Abstract

데이터선 상에서 복수의 슬레이브 디바이스에 마스터 디바이스를 연결하는 멀티 드롭 직렬 버스는, 슬레이브 디바이스간의 데이터선 상에서 분압기 저항을 직렬로 구비하는 전압 분압기 네트워크와, 데이터선에 연결되고, 각 슬레이브 디바이스의 접속 위치를 나타내는 신호의 전압 순서를, 슬레이브 디바이스로부터 검출하도록 구성된 전압 감지 디바이스를 구비한다.

Description

위치 검출 기능을 갖는 멀티 드롭 직렬 버스 및 방법{MULTI-DROP SERIAL BUS WITH LOCATION DETECTION AND METHOD}

본 발명은 일반적으로 직렬 버스 프로토콜을 이용하여 디지털 디바이스에 상호 연결되는 모듈형 디바이스를 갖는 시스템에 관한 것이다. 직렬 버스를 따라 부착된 디바이스의 물리적 위치를 검출하는 것이 종종 요구될 수 있다. 이는, 상이한 디바이스들이 직렬 버스를 따라 소정의 지정된 물리적 위치를 차지하려고 하는 경우에 요구될 수 있다.

직렬 버스에 연결되도록 구성된 일부 디바이스들은, 버스 상에서 디바이스의 위치를 결정하기 위해 마이크로컨트롤러 및 관련 내장 시스템을 포함하는 "스마트(smart)" 디바이스일 수 있다. 그러나, 멀티 드롭 직렬 버스에 부착되도록 구성된 다른 디바이스들은, 자신들의 물리적 위치를 독립적으로 결정하는 마이크로컨트롤러 또는 다른 시스템을 갖지 않는 "덤(dumb)" 디바이스이다. 그럼에도 불구하고, 버스 상에서 이러한 덤 디바이스의 물리적 위치를 결정하는 것이 요구될 수 있다. 예컨대, 비휘발성 메모리-인에이블형 잉크 공급 디바이스(Non Volatile Memory-enabled ink supply devices)가 직렬 버스에 부착된 프린팅 시스템에 있어서, 잠재적으로 잉크의 섞임을 야기하는, 특정한 잉크 컬러 카트리지의 오설치 또는 뒤바뀜 여부를 검출하는 것이 요구될 수 있다. 이러한 잉크 공급 및 다른 유사한 직렬 버스 디바이스는, 통상, 자신들의 위치를 결정하는데 필요한, 디바이스에 대한 복잡성 및 비용을 추가하는 마이크로컨트롤러 및 추가적인 회로를 포함하지 않는다.

사용된 직렬 버스를 따라 덤 디바이스의 물리적 위치를 검출하는 다른 방식은, 기계적인 키잉 또는 추가적인 배선을 포함한다. 이들 방식은 상기 시스템에 대해 기계적이고 전기적인 복잡성 및 비용을 추가하게 된다.

본 발명의 다양한 특징 및 이점은, 예를 들어 본 발명의 특징을 도시하는 첨부 도면과 함께 상세한 설명으로부터 명백해질 것이다.
도 1은 본 발명에 따라 덤 디바이스의 위치 검출을 위해 구성된 직렬 버스 시스템의 일실시형태의 개략도,
도 2는 본 발명에 따라 직렬 버스 상에서 디바이스의 위치를 검출하는 방법의 일실시예에 있어서의 논리적 단계를 나타내는 흐름도,
도 3은 본 발명에 따라 직렬 버스 상에서 디바이스의 위치를 검출하는 방법의 실시예에 따라 사용될 수 있는 2개의 다른 데이터 판독 시퀀스의 도면,
도 4는 본 발명에 따른 위치 검출 시스템을 갖는 직렬 버스의 실시형태에 따라 디바이스의 올바른 위치 결정을 나타내는 단조 응답 곡선(monotonic response curve)를 표시하는 전압 대 슬레이브 디바이스 어드레스의 그래프,
도 5는 본 발명에 따른 위치 검출 시스템을 갖는 직렬 버스의 실시형태에 따라 디바이스의 잘못된 위치 결정을 나타내는 불규칙 응답 곡선(irregular response curve)를 표시하는 전압 대 슬레이브 디바이스 어드레스의 그래프.

이하, 도면에 도시된 예시적인 실시형태를 참조하고, 이를 설명하기 위해 여기서는 특정한 언어를 사용한다. 그럼에도 불구하고, 이에 의해 본 발명의 범위가 한정되는 것이 아님을 이해해야 한다. 본 발명의 소유권을 갖고 있고 당업자에 의해 행해지는, 여기서 나타내어지는 특징의 변경 및 변형과, 여기서 나타내어지는 원리의 추가적인 응용은, 본 발명의 범위 내에 속한다고 생각되어야 한다.

잘 알려진 바와 같이, 직렬 버스는, 컴퓨터 또는 마이크로컨트롤러와 같은 마스터 디지털 디바이스간의 데이터를, 버스에 직렬로 부착되어 있는 구성요소의 그룹으로 전달하는 서브시스템이다. 초기의 컴퓨터 버스는 문자 그대로 다수의 접속을 갖는 병렬 전기 배선이었지만, 그 용어는 이제 동일한 논리적 기능을 제공하는 어떠한 물리적 장치에도 사용된다. 요즘의 컴퓨터 버스는, 병렬 연결과 비트 직렬 연결의 양쪽을 사용할 수 있고, 또한, 멀티 드롭(전기적 병렬) 또는 데이지 체인 토폴로지(dasiy chain topology)로 배선되거나, 범용 직렬 버스(USB)의 경우에서와 같이 스위칭 허브에 의해 연결될 수 있다. 직렬 버스는 동일한 배선을 통해서 여러 주변 장치들을 논리적으로 연결할 수 있어, 데이터를 디바이스로 순차적으로 송신하고, 즉 한번에 데이터 1비트를 순차적으로 보낸다. 이는, 각 심볼의 모든 비트가 함께 보내어지는 병렬 통신과는 반대이다. 각 직렬 버스는 디바이스, 카드 또는 케이블을 모두 물리적으로 플러깅하는 커넥터의 세트를 규정한다. 향상된 기술에 의해 보다 고속으로 데이터를 전달 가능하게 됨에 따라, 직렬 컴퓨터 버스는 보다 일반적으로 되었다.

상기한 바와 같이, 디바이스 자체가 자신의 위치를 독립적으로 결정하기 위한 시스템을 갖지 않는 멀티 드롭 직렬 버스 상에 존재하는 디바이스의 물리적 위치를 검출하는 것이 요구될 수 있다. 유리하게, 디바이스를 전자적으로 구별하고 버스에서의 배선의 수를 증가시키지 않는 멀티 드롭 직렬 버스 상에서 물리적 디바이스의 위치를 검출하기 위한 방법 및 시스템이 개발되었다. 직렬 버스의 일실시형태의 개략도를 도 1에 도시한다. 이 버스는, 직렬 버스 상에서 마스터 디바이스(112)에 연결되어 있는 복수의 슬레이브 디바이스(A1~A4로 표시됨)를 포함한다. 마스터 디바이스는 디지털 ASIC와 같은 임의의 형태의 마이크로컨트롤러일 수 있다. 전원선(114)과 접지선(116) 사이에 연결된 전압원(115)을 통해서(예를 들어, 3.3V의 레벨로) 디바이스의 전원으로부터 각 슬레이브 디바이스로 전력이 공급된다. 각 슬레이브 디바이스(110)는, 슬레이브 디바이스의 디지털 어드레스로서 식별 비트 등의 정보를 저장할 수 있는 비휘발성 메모리 회로(130)를 포함한다.

슬레이브 디바이스는, 마스터 디바이스(112)에도 상호 연결된 데이터선(118)과 클럭 신호선(120)에 직렬로 모두 연결되어 있다. 데이터 전압 V(예를 들어, 3.3V)는 데이터 전압원(119)과 접지선(116) 사이의 데이터선(118) 상에 공급된다. 풀업 저항(pull-up resistor)(122)은, 버스가 대기 상태에 있는 경우에 데이터선을 하이 로직 상태(high logic state)로 유지하기 위해 데이터선(118)에 포함된다.

도 1에 도시된 직렬 버스는 I2C 직렬 버스의 형태이다. I2C(Inter-Integrated Circuit) 버스는 집적 회로간의 통신 링크를 제공한다. I2C 버스는, 통상, 2개의 액티브 배선(active wires)과 하나의 접지로 구성된다. DATA와 CLK(CLOCK)으로 불리는 액티브 배선은 처음에는 양방향성이다. 버스에 연결된 모든 디바이스는 자신의 고유한 어드레스를 갖으며, 그 디바이스의 기능에 따라 수신기 및/또는 송신기일 수 있다. 도 1의 실시형태에서, 슬레이브 디바이스는 데이터 전달을 개시할 수 없다.

동작시에, 마스터 디바이스는, 우선, 연결된 모든 슬레이브 디바이스에 대해 '주의(attention)' 신호로서 기능하는 START 명령을 발행한다. 그 다음에, 마스터 디바이스는, 마스터가 액세스하고자 하는 디바이스의 어드레스, 및 액세스가 판독 동작인지 또는 기록 동작인지를 표시하는 비트를 포함한 바이트를 내보낸다.

어드레스 바이트의 수신 후에, 모든 슬레이브 디바이스는 자신들의 어드레스와 수신된 바이트를 비교한다. 어드레스가 일치하지 않으면, 마스터 디바이스에 의해 개시되는 이후의 STOP 조건에 의해 버스가 해제될 때까지, 슬레이브 디바이스는 단순히 대기한다. 그러나, 어드레스가 일치하면, 슬레이브 디바이스의 회로는, DATA선 상에서 복귀되는 확인(ACK) 반응 신호를 생성한다.

마스터가 확인 신호를 수신하면, DATA를 슬레이브 디바이스로 송신하거나 슬레이브 디바이스로부터 DATA를 수신하는 것을 시작할 수 있다. 당업자라면 I2C 버스 상에서 데이터의 전달을 통제하는 클럭 동기화 및 데이터 전달 중재에 대해 잘 알 것이다. 모든 것이 실행되었으면, 마스터 디바이스는 STOP 조건을 발행하는데, 이 STOP 조건은 버스가 해제되었고 또한 다른 송신이 언제라도 시작될 것이라고 연결된 슬레이브 디바이스가 예상할 수 있는 신호이다.

I2C 버스는 데이터 전달을 개시함에 있어서 하나 이상의 디바이스가 동작가능하게 한다. 이는 도 1의 실시형태의 경우이다. 통상의 동작시에, 클럭 신호 및 데이터 신호가 클럭 신호선(120)과 데이터선(118)을 통해서 마스터 디바이스(112)로부터 연속적으로 공급되는 반면에, 슬레이브 디바이스의 동작 전압은 전압원선(114)과 접지선(116) 사이에서 공급된다. 이들 4개의 선은, I2C 직렬 버스의 본 실시형태에서는 공통의 컨덕터이다. 그러나, 슬레이브 디바이스(110)는 상기한 바와 같이 덤 디바이스이어서, 버스를 따라 자신들의 물리적 위치를 결정하고 또한 마스터 디바이스(112)에 대해 그 정보를 중계할 수 있도록 하는 회로를 포함하지 않는다. 디바이스의 위치를 전자적으로 결정하는 마스터 디바이스에 있어서, 버스에서의 추가적인 컨덕터가 일반적으로 포함되어 있다.

유리하게, 디바이스(110)의 각각의 물리적 위치의 전자적 결정을 허용하는 직렬 버스에 연결된 회로와 함께, 저항성 분압기 네트워크(resistive voltage divider network)가 상기 직렬 버스에 마련되어 있다. 구체적으로, 상기 버스는 데이터선(118) 상에 일련의 분압기 저항(divider resistors)(124a~d)을 포함하고, 데이터선으로부터 아날로그/디지털 컨버터(ADC)(126)로의 접속(118a)을 추가한다. 이러한 구성은, 각 디바이스(110)로부터의 신호의 전압이 디바이스의 물리적 위치에 따라 변화되도록 야기하는 래더(ladder) 분압기 네트워크를 형성한다. 예컨대, 디바이스(A4)로부터의 신호는 4개의 분압기 저항(124)을 통과하지만, 디바이스(A1)로부터의 신호는 단지 하나의 분압기 저항(124)을 통과한다. 양쪽의 신호가 동일한 전압 레벨에서 시작하는 경우, 양쪽의 신호가 ADC에 의해 샘플링될 때에, A4로부터의 신호는 A1으로부터의 신호보다 높은 전압으로 된다. ADC(126)는 전압 레벨을 나타내는 디지털 신호로 아날로그 전압을 변환하는 회로를 포함한다. 이 디지털 신호는, 슬레이브 디바이스로부터의 신호의 전압 레벨에 근거하여, 버스 상에서의 슬레이브 디바이스(110)의 물리적 위치를 전자적으로 구별하기 위해, 마스터 디바이스에 의해 사용된다.

ADC(126)는 슬레이브 디바이스(110)와 같이 덤 디바이스일 수 있고, 또한, 통신 링크(132)(다른 통신 버스일 수 있음)를 통해서 마스터 디바이스(112)로부터 제어 신호를 수신하고 마스터 디바이스(112)로 데이터를 공급한다. ADC가 마스터 디바이스와는 별도의 디바이스로서 도시되어 있지만, ADC는 물리적으로 마스터 디바이스의 일부분일 수 있거나 또는 별도의 위치에 있을 수 있다. ADC 및 래더 분압기 네트워크는, 통상의 데이터 전달을 방해하지 않도록 마스터 디바이스(112)의 데이터 전달 전압 범위 밖에서 동작하고, 디바이스들과 디지털 방식으로 통신하는 경우에 버스 상에 전압 순서를 검출함으로써 위치를 구별할 수 있도록 설계되어 있다. 예컨대, 마스터 디바이스(112)는 1V의 낮은 임계 데이터 전달 전압으로 동작하도록 구성될 수 있기 때문에, 1V 이하 레벨의 소정의 신호는 무시된다. 그러나, ADC(126)로부터의 변환된 전압을 이용하는 마스터 디바이스(112)는, 위치를 식별할 수 있는 1V 이하이고 제로 이상(예를 들어, 100mv)인 소정량의 특정한 신호들 사이를 구별하도록 구성될 수 있다. 전체 분압기 저항(124)과 풀업 저항(122) 사이에 형성된 전압이 저전압 임계값 이하의 전압으로 되도록, 각 분압기 저항(124)은 충분한 저항값을 갖는다. 그러나, 통상의 동작시에 마스터 디바이스로부터의 데이터 신호가 위태로워지지 않도록 분압기 저항의 저항값은 충분히 작다. 일실시예에서, 분압기 저항은 각각 약 51옴의 저항값을 갖지만, 이는 사용될 수 있는 다수의 저항값 레벨 중 단지 하나이다. 또한, 이하에서 설명되는 바와 같이, 소정 그룹 내의 분압기 저항은 상이한 저항값 레벨을 갖을 수 있다.

상기한 바와 같이, 각 슬레이브 디바이스(110)는 고유한 디지털 어드레스를 갖는다. 이 디지털 어드레스는 각 슬레이브 디바이스의 메모리 회로(130)에 저장될 수 있다. 또한, 마스터 디바이스는, 슬레이브 디바이스의 디지털 어드레스가 저장되는 메모리 위치(memory location)(128)(MM으로 표시됨)를 포함한다. 도 1에 도시된 것과 같이 직렬 버스 상에서 디바이스의 위치를 검출하기 위한 방법의 일실시예에 있어서 논리적 단계를 설명하는 흐름도를 도 2에 나타낸다. 통상, 마스터 디바이스(112)는, 각 슬레이브 디바이스에 대해 데이터 바이트를 기록하고, 그 다음에 각 디바이스의 고유의 디지털 어드레스를 이용하여 순차적으로 각 슬레이브 디바이스에게 질의하여, 데이터 바이트를 리턴하도록 프로그래밍되어 있다. 데이터 바이트는 적어도 하나의 제로 비트를 포함하도록 특별히 선택된다. 이 제로 비트는, 마스터 디바이스에 의한 사용을 위해 ADC가 디지털 값으로 변환할 수 있는 저전압 신호를 제공한다. 마스터 디바이스는 슬레이브 디바이스 어드레스에 관한 상기 디지털 값을 판독하여, 그 다음에 슬레이브 디바이스가 올바른 순서로 위치하고 있는지를 결정할 수 있다.

이러한 프로세스의 일실시예에서의 단계를 도 2의 흐름도에서 보다 상세하게 설명한다. 우선, 마스터 디바이스(112)의 프로그래밍은, 변수 "I"를 1로 설정하고, 변수 "N"을 버스에 부착될 수 있는 슬레이브 디바이스의 최대 개수로 설정한다(단계 202). 다음에, 마스터 디바이스는, 처음에 제 1 슬레이브 디바이스인 슬레이브 디바이스 "I"와 통신을 개시한다(단계 204). 통신 개시 프로세스는, 상기한 바와 같이 먼저 START 펄스를 내보내는 표준 I2C 프로토콜을 따를 수 있다. 버스 데이터 전달 프로토콜에 따라, 마스터 디바이스는 특정한 슬레이브 디바이스의 특정한 메모리 위치(도 1에서의 130)에 데이터 바이트를 기록한다(단계 206). 이 메모리 위치는 "스크래치(Scratch) 어드레스"라고 불리운다. 이 데이터 바이트는, 예컨대 디지털 시퀀스 00000000(단계 206에서는 16진법의 "0x00"으로 표현됨)를 포함할 수 있다. 이 시퀀스는, 숫자 0이 저전압 펄스에 의해 표현되기 때문에 유용하지만, 슬레이브 디바이스가 버스를 구동하는 경우에는 실제 0값을 가지지 못한다. 데이터 바이트가 적어도 하나의 데이터 제로를 포함하는 한, 데이터 바이트는 상이한 시퀀스를 가질 수 있다. 상기 데이터 바이트를 수신하여 그 메모리 내의 스크래치 어드레스에 저장하면, 슬레이브 디바이스는, 확인 펄스(acknowledge pulse)를 보내고, 마스터 디바이스는 데이터 노드 전압을 판독함으로써 확인 펄스를 수신한다(여전히 단계 206).

일단 데이터 바이트가 스크래치 어드레스에 기록되면, 마스터 디바이스(112)는 스크래치 어드레스로부터 데이터 바이트를 판독하는 판독 시퀀스를 개시한다(단계 208). 이 판독 프로세스는 도 3에 도시된 여러 개의 서브 단계들을 포함하고, 도 3은 이 프로세스 동안에 송신될 수 있는 비트 시퀀스의 예시를 제공한다. 도 3을 참조해 보면, START 신호(302)는 모든 슬레이브 디바이스에게 신호의 수신을 준비하도록 경고하는 2펄스 시퀀스이다. START 신호에 따라, 마스터 디바이스는 액세스되는 슬레이브 디바이스의 어드레스를 포함하는 바이트를 송신한다. 도 3에 도시된 바와 같이, 상기 바이트는 복수의 부분들을 포함할 수 있다. 어드레스 바이트의 처음 4개의 숫자(304)는 디바이스 타입의 신원일 수 있다. 도 3에 도시된 실시예에서, 이들 숫자는 1010이고, 이에 따라 디바이스를 비휘발성 메모리 디바이스로 식별한다. 당업자라면, 데이터 버스에 연결될 수 있는 상이한 타입의 디바이스에는 다른 디바이스 타입 신원이 사용될 수 있음을 인지할 것이다. 다음 3개의 숫자(306)는 액세스되는 슬레이브 디바이스의 특정한 어드레스를 표현할 수 있다. 당업자라면, 3개의 숫자 어드레스 그룹이, 많은 디바이스에 있어서 충분할 수 있는 최대 8개의 상이한 숫자 어드레스를 허용함을 인지할 것이다. 보다 많은 슬레이브 디바이스가 사용되면, 보다 긴 어드레스 시퀀스가 사용되고 상기 제 1 바이트에 마련될 수 있다. 상기 바이트의 마지막 비트(308)는 판독/기록 비트이며, 이 경우에는, 마스터 디바이스가 슬레이브 디바이스로부터 데이터를 판독하는 것임을 표시하기 위해 1로 설정되어 있다.

마스터 디바이스로부터 송신되는 첫 번째 바이트를 수신하면, 어드레스 시퀀스(306)를 인지하는 슬레이브 디바이스는 데이터선 상에서 확인 펄스(310)를 내보낸다. 상기한 바와 같이, 표준 I2C 프로토콜 하에서, 어드레스 시퀀스를 인지하지 못하는 슬레이브 디바이스는 반응하지 않으며, 다음의 STOP 신호가 보내어질 때까지 후속하는 모든 송신을 무시한다.

확인 펄스(310)를 수신하면, 마스터 디바이스는 어드레스 바이트(312)를 송신한다. 이 어드레스 바이트는 스크래치 어드레스를 포함하고, 마스터 디바이스가 스크래치 어드레스에 저장되어 있는 데이터를 판독하고자 하는 것을 표시한다. 상기한 바와 같이, 스크래치 어드레스에 저장된 데이터는 적어도 하나의 데이터 제로를 포함하는 데이터 바이트이며, 이는 마스터 디바이스가 단계 206에서 스크래치 어드레스 메모리 위치에 사전에 기록한 것이다. 어드레스 바이트를 수신하면, 슬레이브 디바이스는 다른 확인 펄스(314)를 내보낸다.

이때에 2가지의 사건이 발생한다. 먼저, 슬레이브 디바이스는 데이터선(118)을 구동하기 시작하여, 스크래치 어드레스에 저장되어 있는 데이터 바이트 시퀀스(316)를 송신한다. 이때, 마스터 디바이스는 ADC(126)가 데이터선(118a) 상의 전압을 판독하도록 유도한다. 이러한 판독 단계는, 도 2의 흐름도에서의 분기점에 의해 표시된 바와 같이, 적어도 2가지의 상이한 방식으로 발생할 수 있다. 판독 단계에 대한 제 1 방식은 연속적인 판독을 포함한다. 이 방식에서, ADC는 특정한 전압 윈도우 내에 있는 전압 신호를 수신할 때까지(단계 212) 데이터 노드 전압을 반복해서 판독한다(단계 210).

상기한 바와 같이, 슬레이브 디바이스 위치 검출을 위한 특정한 전압 윈도우는, 예를 들어 1v의 낮은 임계 전압 이하이고, 제로보다 100mv와 같은 소정량 이상인 데이터 전달 전압 범위 밖의 전압 범위이다. 통상의 데이터 전달시에, 데이터선은 데이터 제로에서 0으로 되고, 데이터 1에서 임계 전압 이상의 소정값으로 된다. 그 결과, 이들 값 사이에 있는 전압을 갖는 임의의 펄스는 마스터 디바이스에 의해 데이터 제로로 인지된다. 그러나, ADC는, 데이터 임계값 이하이고 제로보다 소정량 이상인 데이터선(118a) 상의 아날로그 전압 펄스를, 특정한 아날로그 전압 레벨을 나타내는 디지털 신호로 변환하도록 구성될 수 있다. 유리하게, 데이터선이 슬레이브 디바이스에 의해 구동되고 슬레이브 디바이스가 데이터 제로를 송신하는 경우, 마스터 디바이스에 의해 인지되는 데이터 제로는 제로의 전압을 갖지만, 그 전압은 임계값 이하이지만 실제로 제로 이상으로 되어, 위치 검출을 위한 바람직한 전압 윈도우 또는 범위 내에 있게 된다. 또한, 저항성 분압기 네트워크에 의해서, 이들 전압은 송신되는 디바이스 위치에 따라 변화된다.

연속적인 판독 방식에서, ADC(126)는 데이터선 상의 비트 레이트보다 높은(일반적으로 적어도 2배 높음) 소정의 샘플링 레이트로 데이터선(118a) 상의 전압 펄스를 샘플링한다. 이러한 높은 샘플링 레이트는 각 비트 펄스의 샘플링을 보증한다. 전압 펄스가 상기한 전압 윈도우 내에 없으면(단계 212에서 결정된 바와 같음), 판독 프로세스(단계 210)를 반복한다. 이는, 위치 검출을 위한 전압 윈도우 내에 있는 전압 펄스를 ADC가 검출할 때까지 반복한다.

이러한 연속적인 판독 방식은 도 3에 도시되어 있고, 여기서 일련의 중간이 비어 있는 화살표(322)는 ADC에 의한 데이터 노드 상의 전압의 반복된 판독을 나타낸다. 이러한 판독 단계는 소망하는 낮은 전압 신호가 수신될 때까지 반복한다. 슬레이브 디바이스에 의해 구동되는 데이터 바이트(316)가 적어도 하나의 데이터 제로를 포함하는 한, 단계 212에서 결정된 바와 같이, 전압 윈도우 내의 적어도 하나의 낮은 전압 신호를 제공한다. 마스터 디바이스는 위치 검출 루틴 동안에 데이터선 상의 유효한 복귀 신호를 기대하지 않도록, 즉 데이터 바이트를 무시하도록 프로그래밍될 수 있다. 이와 달리, 마스터 디바이스는, 마스터 디바이스에 의해 스크래치 어드레스에 원래 기록되어 있던 바이트와 데이터 바이트를 비교하여, 에러가 없었음을 검증하도록 프로그래밍될 수 있다. 표준 I2C 프로토콜에 의하면, 프로세스에서의 이 시점에서, 도 3의 318에서 도시된 바와 같이, 확인 펄스가 생성되지 않는다. 그러면, 마스터 디바이스는 대기 상태로 버스를 복귀시키는 STOP 신호 펄스(320)를 제공할 수 있어, 326에서 도시된 바와 같이 후속하는 데이터 교환으로 진행할 수 있는 상태로 된다.

연속적인 판독 방식의 대안으로서, 판독 단계는, 슬레이브 디바이스가 데이터를 제로로 구동하고 있을 때의 복귀 신호 전압만을 판독하도록 타이밍이 맞춰질 수 있다(단계 216). 또한, 이러한 방식은 도 3에 도시되어 있다. 이러한 대안에서는, 슬레이브 디바이스가 제로를 구동하고 있을 때(데이터 바이트를 표현하고 있을 때)에만 ADC가 데이터 노드를 판독하도록 시스템이 프로그래밍되어 있다. 샘플링 레이트가 버스 상의 비트 레이트보다 빠르기 때문에, 전압 샘플링의 타이밍은 매우 정확하게 선택될 수 있다. 또한, 데이터 바이트(316)의 비트 시퀀스가 공지되어 있기 때문에, 데이터 바이트의 데이터 제로가 슬레이브 디바이스에 의해 송신되고 있는 시점과 일치하도록, 전압 샘플링의 순간을 정확하게 맞출 수 있다. 일실시예에서, 데이터 바이트의 4번째 비트의 송신과 일치하도록 ADC 판독의 타이밍이 성공적으로 맞춰졌다. 따라서, 4번째 비트가 데이터 제로인 한, 타이밍이 맞춰진 판독은 위치 검출에 있어서 성공적이다. 여기서와 같이, 데이터 바이트가 모두 제로를 표현하는 경우, 타이밍이 맞춰진 방식은 훨씬 더 단순화된다.

타이밍이 맞춰진 데이터 판독 방식은 도 3의 324에서 검은색으로 칠해진 판독 화살표로 표현된다. 이 화살표는, ADC 판독 단계가 연속적인 판독 방식(화살표 322로 표현됨)에서 반복되는 것이 아니라, 타이밍이 맞춰진 방식에서 단지 한번만 수행되는 것을 표현하고 있다. 슬레이브 디바이스에 의해 구동된 데이터 제로와 일치하도록 ADC 판독의 타이밍이 맞춰지기 때문에, 복귀되는 신호의 전압은 특정한 전압 윈도우 내에 있고 이를 검증하기 위한 추가적인 단계는 필요가 없다.

연속적 방법이 사용되든 타이밍이 맞춰지는 방법이 사용되든, ADC(126)가 슬레이브 디바이스가 데이터 제로를 구동하고 있었을 때의 데이터선(118a)의 전압을 판독했으면, ADC가 검출한 아날로그 전압값은 대응하는 디지털 값으로 변환된다. 그 후, 마스터 디바이스(112)는 상기 디지털 값을 (통신 링크(132)를 통해서) 판독하여, 이 경우에 "I"값으로 표현될 수 있는 디바이스 어드레스에 대응하는 위치에서의 메모리(128)에 저장할 수 있다(단계 214). 다르게 말하면, 마스터 디바이스는 특정한 어드레스를 갖는 슬레이브 디바이스에 대해 사전 결정된 데이터 바이트를 기록하고 나서, 슬레이브 디바이스가 데이터 바이트를 송신하도록 유도하고, 데이터 바이트의 데이터 제로의 전압을 나타내는 ADC로부터의 디지털 신호를 판독하여 슬레이브 어드레스에 관련된 메모리에 그 값을 저장하는 한다.

도 2로 되돌아가면, 슬레이브 디바이스로부터의 데이터 바이트(도 3에서의 316)의 판독 이후에, 시스템은 "I"값을 인크리먼트하고, I=N으로 될 때까지 각 슬레이브 디바이스에 대해서 프로세스를 반복한다(단계 220). 저항성 분압기 네트워크 때문에, 복귀되는 데이터 바이트의 제로 비트의 정확한 전압 레벨은, 버스를 따른 슬레이브 디바이스의 물리적 위치에 의존한다. 각 슬레이브 디바이스로부터의 데이터 바이트의 ADC 전압 판독이 완료되었으면, 전압값의 완전한 어레이 및 대응하는 "I"값 또는 슬레이브 디바이스의 어드레스는, 마스터 디바이스 내의 메모리에 포함된다. 그 후, 마스터 디바이스는 슬레이브 디바이스가 순서대로 있는지를 결정하기 위해 그들 어드레스에 대한 전압값을 분석할 수 있다(단계 224). 이는, 슬레이브 디바이스의 신원(디바이스 신원 또는 어드레스를 대리하는 "I"의 값) 순으로 전압값을 배치하거나 언셔플링(unshuffling)하고, 그 다음에 상기 단계에서 복귀되는 특정한 전압값을 관찰하는 것을 포함한다.

이러한 언셔플링 프로세스의 결과를 나타내는 2개의 그래프를 도 4 및 5에 나타낸다. 도 4의 그래프 400은, 슬레이브 디바이스가 적절한 위치에 있는 경우에 예상되는 결과의 형태를 나타내고, 도 5의 그래프 500은, 순서가 맞지 않는 상태를 나타낸다. 각 데이터 포인트 박스(402~408)는 특정한 슬레이브 디바이스 신원 또는 어드레스 A1~A4에 대응하는 전압값을 나타낸다. 이 분석에서, 어드레스 A1~A4의 순서는 버스를 따른 슬레이브 디바이스의 위치의 바람직한 순서에 대응한다. 이들 전압값은 모두 데이터 전달 임계 전압(410) 이하이고, 100mv와 같은 소정의 최소 전압 임계값(418) 이상이다.

슬레이브 디바이스가 모두 버스를 따른 적절한 물리적 위치에 있는 경우, 상기 그래프의 데이터 포인트는, 실질적으로 정렬하여 곡선(412)로 표현되는 단조 함수를 생성한다. 분압기 저항(도 1에서의 124)이 모두 동일한 저항값을 갖는 경우, 이 곡선은 로그 형상으로 된다. 당업자라면, 상기 곡선이 실질적으로 선형으로 되도록 저항값을 선택할 수 있음을 인지할 것이다. 어쨌든 슬레이브 디바이스가 적절한 순서로 되어 있는 경우, 샘플링의 순서에 따라, 순서대로 되어 있는 슬레이브 디바이스의 전압값을 올리거나 또는 내림으로써 곡선이 단조적이게 된다. 저항성 분압기 네트워크가 각 슬레이브 디바이스의 버스 상의 위치에 따라 전압의 점진적 변화를 만들어내기 때문에, 이러한 단조 함수가 형성된다. 도 4에 도시된 곡선(412)은 상승하는 곡선이지만, 슬레이브 디바이스의 질의 순서가 반대로 되면 하강하는 곡선으로 될 수도 있다.

공칭 전압의 간격(즉, 각 디바이스에 의해 제공되는 전압 레벨 또는 범위)이 임의이며, 이는 노이즈가 잘못된 순서를 나타내는 것을 방지하도록 선택될 수 있다. 예컨대, 회로가 전압 결과를 100mv만큼 시프트할 수 있는 노이즈를 생성할 수 있으면, 공칭 전압의 간격(414)은 200mv로 선택될 수 있어서, 신호 노이즈가 잘못된 순서를 제공하지 않는다. 공칭 전압의 간격은 각 분압기 저항(도 1에서의 124)의 저항값에 부분적으로 의존한다. 51옴의 저항값을 갖는 저항이, 3.3V의 구동 전압값을 갖는 직렬 버스 상에 4개의 슬레이브 디바이스 배치 위치를 갖는 시스템에 사용되었다. 이러한 구성은 슬레이브 디바이스 신호간의 약 200mv의 공칭 전압 간격을 제공한다. 각 데이터 포인트 값의 변화의 범위는 사각형의 데이터 포인트 박스(402~408)의 수직 치수로 표현된다. 데이터 값의 이러한 공칭 간격(414)은, 제로보다 큰 데이터 포인트 간격(416)을 유지하도록 하여, 실제 순서가 표현되는 것을 보장한다.

도 2로 되돌아가면, 도 4에 도시된 단조 곡선(412)은 슬레이브 디바이스가 순서대로 되어 있음을 나타낸다. 그 결과, 순서가 뒤바뀐 디바이스가 있는지의 단계 224에서의 질의가 부정적인 답을 생성하고, 시스템은 슬레이브 디바이스 순서의 긍정적인 표시로 되돌아간다(단계 228). 그러나, 슬레이브 디바이스의 순서가 뒤바뀌어 있으면, 도 5의 그래프 500과 같은 그래프가 형성될 수 있다. 이 그래프에서, 데이터 포인트(502~508)에 의해 생성되는 곡선(510)은 단조 함수가 아니다. 이 곡선에 의하면, 전압값이 일관되게 상승하거나 하강하고 있지 않기 때문에, 디바이스 A2 또는 A4의 순서가 뒤바뀌어 있거나 모든 디바이스의 순서가 뒤바뀌어 있다. 이러한 상황이 발생하는 경우, 도 2의 단계 224에서의 질의는 적어도 하나의 디바이스의 순서가 뒤바뀌어 있음을 나타낼 것이다. 이 상태에서, 시스템은 사용자에게 에러 메시지를 생성하도록 프로그래밍될 수 있어(단계 226), 해결책을 취할 수 있게 한다. 또한, 시스템은, 에러의 명확한 내용, 예를 들어 어떤 디바이스의 순서가 뒤바뀌어 있는지를 나타내는 보다 상세한 에러 메시지 제공하도록 프로그래밍될 수 있다.

도 2에서 설명된 위치 검출 시퀀스는 시기 적절한 간격으로 또는 트리거링 이벤트(triggering event)에 근거하여 반복적으로 수행될 수 있다. 물론, 시퀀스가 수행되고 순서가 뒤바뀐 신호가 되돌아오는 경우, 시스템은 성공 신호를 수신할 때까지 프로세스를 반복하도록 프로그래밍될 수 있다.

따라서, 본 명세서에 개시된 시스템 및 방법은, 버스에서의 보다 많은 컨덕터 또는 슬레이브 디바이스에서의 추가적인 위치 검출 회로를 추가하지 않고서, 직렬 버스를 따른 덤 슬레이브 디바이스의 위치를 검출할 수 있다. 슬레이브 디바이스가, 적어도 하나의 데이터 제로를 포함하는 데이터 스트링으로 데이터선을 구동하고 있는 경우에, 위치 검출을 수행한다. 분압기 저항 네트워크에 의해서, 각 슬레이브 디바이스로부터 수신된 신호의 데이터 제로 부분의 전압은, 디바이스의 물리적 위치에 따라 변화할 것이다. 이에 의해, 데이터선과 통신하는 특수 회로 및 아날로그/디지털 컨버터가 각 디바이스의 위치를 구별할 수 있다.

낮은 전압을 예시로 나타내었지만, 마스터 디바이스의 높은 전압 임계값 이상인 신호를 이용하여, 동일한 프로세스가 수행될 수 있음을 이해해야 한다. 예컨대, 마스터 디바이스는 데이터 전달을 위한 5볼트의 상한 전압 임계값을 가질 수 있고, 그 전압 이상의 신호를 무시하도록 구성될 수 있다. 따라서, 상기한 프로세스는 5V 이상의 전압 범위(예를 들어 6~8V) 내에서 동작하도록 구성될 수 있고, 저항성 분압기 네트워크는, 보다 높은 전압 범위 내의 소망하는 위치 전압 계단 함수(positional volatge stepping function)를 제공하는 저항값을 갖는 저항을 구비한다. 따라서, 이 시스템 및 방법은, 데이터 전달의 전압 범위 밖에 있는 낮은(또는 높은) 전압 신호를 구별함으로써, 멀티 드롭 직렬 버스를 따른 디바이스의 물리적 위치를 전기적으로 검출할 수 있는 직렬 데이터 버스 분압기 네트워크를 제공한다.

상기한 구성은 본 명세서에 개시된 원리의 응용을 설명하는 것임을 이해해야 한다. 청구항에 기재된 바와 같이, 본 발명의 원리 및 개념으로부터 벗어나지 않고서 수많은 변경이 이루어질 수 있는 것은, 당업자에게 있어서 명백할 것이다.

Claims (20)

1. 데이터선 상의 복수의 슬레이브(slave) 디바이스에 마스터(master) 디바이스를 연결하는 멀티 드롭(multi-drop) 직렬 버스로서,
   슬레이브 디바이스들 사이의 데이터선 상에서 분압기 저항(divider resistors)을 직렬로 구비하는 전압 분압기 네트워크와,
   상기 데이터선에 연결되고, 상기 슬레이브 디바이스로부터의 신호들의 전압 순서를 검출하도록 구성된 전압 감지 디바이스 - 상기 전압 순서는 각 슬레이브 디바이스의 접속 위치를 나타냄 - 를 포함하는
   멀티 드롭 직렬 버스.
   
2. 제 1 항에 있어서,
   상기 전압 감지 디바이스는, 상기 마스터 디바이스에 연결되고 상기 데이터선 상의 아날로그 전압을 상기 아날로그 전압의 레벨을 나타내는 디지털값으로 변환하도록 구성된 아날로그/디지털 컨버터를 포함하는
   멀티 드롭 직렬 버스.
   
3. 제 2 항에 있어서,
   상기 아날로그/디지털 컨버터는, 상기 마스터 디바이스의 데이터 교환 전압 임계값보다 작고 제로(0) 볼트보다 큰 전압 범위 내에 있는 아날로그 전압을 변환하도록 구성된
   멀티 드롭 직렬 버스.
   
4. 제 2 항에 있어서,
   상기 마스터 디바이스는, 상기 아날로그/디지털 컨버터로부터 판독되고 고유한 슬레이브 디바이스의 신원(identity)과 상관되는 상기 디지털값을 포함하는 메모리 위치(memory location)를 포함하고,
   상기 디지털값은 상기 고유한 슬레이브 디바이스의 접속 위치를 나타내는
   멀티 드롭 직렬 버스.
   
5. 제 1 항에 있어서,
   각 슬레이브 디바이스는 적어도 하나의 제로 비트를 갖는 데이터 바이트를 포함하는 메모리 위치를 포함하는
   멀티 드롭 직렬 버스.
   
6. 제 1 항에 있어서,
   상기 슬레이브 디바이스는, 프린팅 시스템과 관련된 비휘발성 메모리 인에이블형 잉크 공급 디바이스를 포함하는
   멀티 드롭 직렬 버스.
   
7. 제 1 항에 있어서,
   상기 복수의 슬레이브 디바이스는 4개의 슬레이브 디바이스를 포함하는
   멀티 드롭 직렬 버스.
   
8. 제 1 항에 있어서,
   상기 분압기 저항은 모두 공통의 저항값을 갖는
   멀티 드롭 직렬 버스.
   
9. 제 8 항에 있어서,
   상기 분압기 저항은 모두 51옴의 저항값을 갖는
   멀티 드롭 직렬 버스.
10. 제 1 항에 있어서,
    상기 분압기 저항은 상이한 저항값을 갖는
    멀티 드롭 직렬 버스.
    
11. 데이터선 상의 다수의 물리적 위치에 있는 복수의 슬레이브 디바이스에 마스터 디바이스를 접속하는 멀티 드롭 직렬 버스로서,
    상기 슬레이브 디바이스의 위치에 의존하여, 상기 슬레이브 디바이스 중 하나로부터 상기 데이터선 상에 고유 신호를 제공하는 수단과,
    상기 데이터선에 연결되고, 상기 슬레이브 디바이스로부터의 신호들의 순서를 검출하는 수단 - 상기 신호들의 순서는 상기 슬레이브 디바이스 중 하나의 위치를 나타냄 - 을 포함하는
    멀티 드롭 직렬 버스.
    
12. 제 11 항에 있어서,
    상기 데이터선 상에 고유 신호를 제공하는 수단은, 슬레이브 디바이스들 사이의 상기 데이터선 상에 직렬로 분압기 저항을 포함하는 전압 분압기 네트워크를 포함하는
    멀티 드롭 직렬 버스.
    
13. 제 11 항에 있어서,
    상기 데이터선에 연결되고, 상기 슬레이브 디바이스로부터의 신호들의 순서를 검출하는 수단 - 상기 신호들의 순서는 상기 슬레이브 디바이스 중 하나의 위치를 나타냄 - 은, 상기 마스터 디바이스에 연결되고 상기 데이터선 상의 아날로그 전압을 상기 아날로그 전압의 레벨을 나타내는 디지털값으로 변환하도록 구성된 아날로그/디지털 컨버터를 포함하는
    멀티 드롭 직렬 버스.
    
14. 데이터선을 갖는 멀티 드롭 직렬 버스 상의 슬레이브 디바이스의 물리적 위치를 검출하는 방법으로서,
    a) 상기 데이터선 상에 슬레이브 디바이스로부터 고유 신호를 제공하는 단계 - 상기 데이터선은, 복수의 슬레이브 디바이스 접속 위치간에 직렬로 분압기 저항을 가짐 - 와,
    b) 상기 데이터선 상의 슬레이브 디바이스의 접속 위치(connection location)를 나타내는, 상기 고유 신호의 전압을 검출하는 단계를 포함하는
    위치 검출 방법.
    
15. 제 14 항에 있어서,
    상기 데이터선 상에 슬레이브 디바이스로부터 고유 신호를 제공하는 단계는,
    c) 상기 슬레이브 디바이스의 메모리 위치에 고유 데이터 바이트를 기록하는 단계와,
    d) 상기 슬레이브 디바이스가 상기 데이터선 상에서 상기 고유 데이터 바이트를 송신하는 단계를 포함하는
    위치 검출 방법.
    
16. 제 14 항에 있어서,
    상기 고유 신호의 전압을 검출하는 단계는, 상기 데이터선 상의 아날로그 전압을 상기 아날로그 전압의 레벨을 나타내는 디지털값으로 변환하도록 구성된 아날로그/디지털 컨버터를 이용하여, 상기 데이터선 상의 전압을 검출하는 단계를 포함하는
    위치 검출 방법.
    
17. 제 16 항에 있어서,
    c) 상기 데이터선과 상기 아날로그/디지털 컨버터에 연결된 마스터 디바이스를 통해, 상기 디지털값을 판독하고, 상기 슬레이브 디바이스의 저장된 식별 표시자와 상기 디지털값을 비교하는 단계를 더 포함하는
    위치 검출 방법.
    
18. 제 17 항에 있어서,
    d) 선형 순서(linear order)의 고유 어드레스를 각각 갖는 복수의 슬레이브 디바이스에 대해서 상기 a) 내지 c)의 단계를 반복하는 단계와,
    e) 상기 선형 순서로 배치되는 경우에 상기 디지털값이 단조 함수를 생성하는지를 판정하는 단계를 더 포함하는
    위치 검출 방법.
    
19. 제 14 항에 있어서,
    상기 고유 신호를 제공하는 단계는, 상기 슬레이브 디바이스가 적어도 하나의 제로 비트를 갖는 데이터 바이트를 구동시키는 것을 포함하고,
    상기 제로 비트에 의해 생성되는 상기 데이터선 상의 전압은, 상기 데이터선에 연결된 마스터 디바이스의 데이터 교환 전압 임계값보다 작고 제로 볼트보다 큰 전압 범위 내에 들어가는
    위치 검출 방법.
    
20. 제 14 항에 있어서,
    상기 고유 신호의 전압을 검출하는 단계는, (a) 상기 고유 신호가 수신될 때까지 상기 데이터선 상의 전압을 반복해서 샘플링하는 단계와, (b) 상기 고유 신호의 수신이 예상되는 때에, 상기 데이터선 상의 전압을 샘플링하는 단계로 이루어진 그룹으로부터 선택되는
    위치 검출 방법.

Images