JPH05344124A - ポーリング制御方法 - Google Patents
ポーリング制御方法Info
- Publication number
- JPH05344124A JPH05344124A JP4152534A JP15253492A JPH05344124A JP H05344124 A JPH05344124 A JP H05344124A JP 4152534 A JP4152534 A JP 4152534A JP 15253492 A JP15253492 A JP 15253492A JP H05344124 A JPH05344124 A JP H05344124A
- Authority
- JP
- Japan
- Prior art keywords
- controlled
- unmounted
- mounting
- information
- packages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 本発明は、未実装パッケージに対するアクセ
ス及びそのアクセスに対する応答待ち時間を削減し、制
御処理時間を極力短くするポーリング制御方法を提供す
ることを目的とする。 【構成】 制御部１００にＣＰＵ１０１の他に、被制御
パッケージ１〜ｎからの実装・未実装情報を受けて、実
装か未実装かの判別を行う実装・未実装判別回路１０２
を有し、かつ、実装・未実装判別回路１０２と各被制御
パッケージ１〜ｎ間に、各被制御パッケージ１〜ｎの実
装・未実装情報を表す地気情報を実装・未実装判別回路
１０２へ通知する実装・未実装情報線１１〜１ｎを有す
る構成とし、各被制御パッケージ１〜ｎの実装か未実装
かの判別を行い、未実装の被制御パッケージ１〜ｎに対
しては制御・状態収集アクセスを省略するようする。
ス及びそのアクセスに対する応答待ち時間を削減し、制
御処理時間を極力短くするポーリング制御方法を提供す
ることを目的とする。 【構成】 制御部１００にＣＰＵ１０１の他に、被制御
パッケージ１〜ｎからの実装・未実装情報を受けて、実
装か未実装かの判別を行う実装・未実装判別回路１０２
を有し、かつ、実装・未実装判別回路１０２と各被制御
パッケージ１〜ｎ間に、各被制御パッケージ１〜ｎの実
装・未実装情報を表す地気情報を実装・未実装判別回路
１０２へ通知する実装・未実装情報線１１〜１ｎを有す
る構成とし、各被制御パッケージ１〜ｎの実装か未実装
かの判別を行い、未実装の被制御パッケージ１〜ｎに対
しては制御・状態収集アクセスを省略するようする。
Description
【０００１】
【産業上の利用分野】本発明は、被制御パッケージの実
装・未実装の判別により、パッケージへの制御・状態収
集アクセスの有無を制御するポーリング制御方法に関す
る。
装・未実装の判別により、パッケージへの制御・状態収
集アクセスの有無を制御するポーリング制御方法に関す
る。
【０００２】近年、伝送装置の高機能化に伴い、各機能
が分散配置されているパッケージを高信頼かつ高速に制
御する制御方法が要求されている。このため、各被制御
パッケージを順次効率よくスキャンニングしながら、制
御・状態収集を行っていくポーリング制御方法が提供さ
れているが、被制御パッケージが未実装になっている
と、応答情報が返って来ないため、一定の応答待ち時間
を要することになり、全体のポーリング時間が長引いて
しまうので、この応答待ち時間を極力短くすることが要
求されている。
が分散配置されているパッケージを高信頼かつ高速に制
御する制御方法が要求されている。このため、各被制御
パッケージを順次効率よくスキャンニングしながら、制
御・状態収集を行っていくポーリング制御方法が提供さ
れているが、被制御パッケージが未実装になっている
と、応答情報が返って来ないため、一定の応答待ち時間
を要することになり、全体のポーリング時間が長引いて
しまうので、この応答待ち時間を極力短くすることが要
求されている。
【０００３】
【従来の技術】図５，図６により、従来例について説明
する。図５は従来のポーリング制御方法例を示す図で、
図６は従来のポーリング制御方法におけるフローチャー
トを示すものである。
する。図５は従来のポーリング制御方法例を示す図で、
図６は従来のポーリング制御方法におけるフローチャー
トを示すものである。
【０００４】図５の従来のポーリング制御方法例におい
ては、各被制御パッケージ１〜ｎに対して順番にスキャ
ンニングを行いながら、制御・情報収集を行って行く。
また、被制御パッケージ１〜ｎからの応答時間に一定時
間の待ち時間制限（タイムアウト）を設定しておき、そ
の時間内に応答のない場合には、未実装であると判断し
てポーリング制御を次のパッケージに移行していた。
ては、各被制御パッケージ１〜ｎに対して順番にスキャ
ンニングを行いながら、制御・情報収集を行って行く。
また、被制御パッケージ１〜ｎからの応答時間に一定時
間の待ち時間制限（タイムアウト）を設定しておき、そ
の時間内に応答のない場合には、未実装であると判断し
てポーリング制御を次のパッケージに移行していた。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
このような構成では、実装されていないパッケージが多
数になってくると応答待ち時間が増大し、全体のポーリ
ング制御時間が長引き、ひいては制御処理時間が遅くな
るという問題があった。
このような構成では、実装されていないパッケージが多
数になってくると応答待ち時間が増大し、全体のポーリ
ング制御時間が長引き、ひいては制御処理時間が遅くな
るという問題があった。
【０００６】本発明は、係る問題を解決するもので、未
実装パッケージに対するアクセスとそのアクセスに対す
る待ち時間を削減し、制御処理時間を極力短くするポー
リング制御方法を提供することを目的とする。
実装パッケージに対するアクセスとそのアクセスに対す
る待ち時間を削減し、制御処理時間を極力短くするポー
リング制御方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】図１は、本発明に係わる
ポーリング制御方法の実施例である。図中、１〜ｎは被
制御パッケージ、１１〜１ｎは実装・未実装情報線、１
００は制御部、１０１はＣＰＵ、１０２は実装・未実装
判別回路である。
ポーリング制御方法の実施例である。図中、１〜ｎは被
制御パッケージ、１１〜１ｎは実装・未実装情報線、１
００は制御部、１０１はＣＰＵ、１０２は実装・未実装
判別回路である。
【０００８】本発明は、制御部１００のＣＰＵ１０１に
より被制御パッケージ１〜ｎの制御および状態収集を行
うポーリング制御方法において、該制御部１００に、該
被制御パッケージ１〜ｎからの実装・未実装情報を受け
て、実装か未実装かの判別を行う実装・未実装判別回路
１０２を設け、かつ、各該被制御パッケージ１〜ｎの実
装・未実装情報を伝送する実装・未実装情報線１１〜１
ｎを該実装・未実装判別回路１０２に接続する。
より被制御パッケージ１〜ｎの制御および状態収集を行
うポーリング制御方法において、該制御部１００に、該
被制御パッケージ１〜ｎからの実装・未実装情報を受け
て、実装か未実装かの判別を行う実装・未実装判別回路
１０２を設け、かつ、各該被制御パッケージ１〜ｎの実
装・未実装情報を伝送する実装・未実装情報線１１〜１
ｎを該実装・未実装判別回路１０２に接続する。
【０００９】そして、該実装・未実装判別回路１０２に
おいて、未実装と判別した該被制御パッケージ１〜ｎに
対しては、ＣＰＵ１０１は制御・状態収集アクセスを省
略することにより、目的を達成できる。
おいて、未実装と判別した該被制御パッケージ１〜ｎに
対しては、ＣＰＵ１０１は制御・状態収集アクセスを省
略することにより、目的を達成できる。
【００１０】
【作用】本発明は、制御部１００に、被制御パッケージ
１〜ｎからの実装・未実装情報を受けて実装か未実装か
の判別を行う実装・未実装判別回路１０２を設け、ま
た、実装・未実装判別回路１０２と各被制御パッケージ
１〜ｎ間に、各被制御パッケージ１〜ｎの実装・未実装
情報を伝える実装・未実装情報線１１〜１ｎを接続する
ことにより、実装・未実装判別回路１０２は各被制御パ
ッケージ１〜ｎからの情報で、各被制御パッケージ１〜
ｎが実装か未実装かの判別を行うことができるので、そ
の通知を受けるＣＰＵ１０１は未実装の該被制御パッケ
ージ１〜ｎへの制御・状態収集アクセスを省略するよう
制御することができる。
１〜ｎからの実装・未実装情報を受けて実装か未実装か
の判別を行う実装・未実装判別回路１０２を設け、ま
た、実装・未実装判別回路１０２と各被制御パッケージ
１〜ｎ間に、各被制御パッケージ１〜ｎの実装・未実装
情報を伝える実装・未実装情報線１１〜１ｎを接続する
ことにより、実装・未実装判別回路１０２は各被制御パ
ッケージ１〜ｎからの情報で、各被制御パッケージ１〜
ｎが実装か未実装かの判別を行うことができるので、そ
の通知を受けるＣＰＵ１０１は未実装の該被制御パッケ
ージ１〜ｎへの制御・状態収集アクセスを省略するよう
制御することができる。
【００１１】
【実施例】次に、実施例について、図１〜図４を用いて
説明する。図２は本発明の実施例における制御方法で、
図３は本発明に係わるポーリング制御方法の実装・未実
装通知方法で、図４は本発明の実施例におけるフローチ
ャート例である。
説明する。図２は本発明の実施例における制御方法で、
図３は本発明に係わるポーリング制御方法の実装・未実
装通知方法で、図４は本発明の実施例におけるフローチ
ャート例である。
【００１２】図３中、図１と同じ符号は同じものを示
す。制御部１００のＣＰＵ１０１は、図２に示すよう
に、被制御パッケージの番号Ｎが１番から順次ポーリン
グ制御して行く。なお、図２に付した〇符号は図４に付
した〇符号と一致する。 まず、制御するパッケージ番号Ｎを、Ｎ＝１に設定
する。 パッケージ番号Ｎ＝１の被制御パッケージ１の実装
状態を調査する。 番号Ｎ＝１に該当する被制御パッケージの実装状態
が実装・未実装のいずれであるのかの通知を実装・未実
装判別回路１０２から受ける。
す。制御部１００のＣＰＵ１０１は、図２に示すよう
に、被制御パッケージの番号Ｎが１番から順次ポーリン
グ制御して行く。なお、図２に付した〇符号は図４に付
した〇符号と一致する。 まず、制御するパッケージ番号Ｎを、Ｎ＝１に設定
する。 パッケージ番号Ｎ＝１の被制御パッケージ１の実装
状態を調査する。 番号Ｎ＝１に該当する被制御パッケージの実装状態
が実装・未実装のいずれであるのかの通知を実装・未実
装判別回路１０２から受ける。
【００１３】もし、実装ならば、へ。また、未実装な
らば、へ行く。 被制御パッケージ１に対して、ポーリング制御のた
めのコマンドを送出し、その後、そのコマンドに対する
被制御パッケージ１からの応答情報を受ける。 被制御パッケージ１に対するポーリング制御が終了
するか、または、被制御パッケージ１が未実装の場合に
は、被制御パッケージ２を制御するために、番号ＮをＮ
＋１にカウントアップし、に戻る。 被制御パッケージ２の実装状態を調査する。
らば、へ行く。 被制御パッケージ１に対して、ポーリング制御のた
めのコマンドを送出し、その後、そのコマンドに対する
被制御パッケージ１からの応答情報を受ける。 被制御パッケージ１に対するポーリング制御が終了
するか、または、被制御パッケージ１が未実装の場合に
は、被制御パッケージ２を制御するために、番号ＮをＮ
＋１にカウントアップし、に戻る。 被制御パッケージ２の実装状態を調査する。
【００１４】以下、〜を順次繰り返し、被制御パッ
ケージ番号Ｎを１つずつ大きくしながら、また、Ｎが番
号の最大値であるｎになると、元のＮ＝１に戻ってポー
リング制御して行く。
ケージ番号Ｎを１つずつ大きくしながら、また、Ｎが番
号の最大値であるｎになると、元のＮ＝１に戻ってポー
リング制御して行く。
【００１５】この動作について、被制御パッケージ３が
未実装の場合を例に示したの図４である。図４におい
て、被制御パッケージ２からの応答情報が制御部１００
へ戻って来た後の制御部１００ではで被制御パッケー
ジ３が未実装であることを確認するので、被制御パッケ
ージ３へのアクセスは省略し、被制御パッケージ４へア
クセスのコマンドを送出することになる。
未実装の場合を例に示したの図４である。図４におい
て、被制御パッケージ２からの応答情報が制御部１００
へ戻って来た後の制御部１００ではで被制御パッケー
ジ３が未実装であることを確認するので、被制御パッケ
ージ３へのアクセスは省略し、被制御パッケージ４へア
クセスのコマンドを送出することになる。
【００１６】また、各被制御パッケージ１〜ｎの実装・
未実装情報を得る方法としては、図３に示すような方法
で行う。制御部１００の実装・未実装判別回路１０２に
は、図３の（１）、又は（２）の例に示すような方法
で、各被制御パッケージ１〜ｎから、パッケージ実装・
未実装を判断するための情報として、実装時には地気、
即ち、”Ｌレベル”の状態信号が与えられ、未実装時に
はオープン状態を示す”Ｈレベル”の状態信号が与えら
れるので、制御部１００の実装・未実装判別回路１０２
は、各被制御パッケージ１〜ｎがどんな実装状態にある
のか判別し、ＣＰＵ１０１のポーリング制御の対象とな
る被制御パッケージ１〜ｎに対応して、その被制御パッ
ケージ１〜ｎの実装・未実装情報をＣＰＵ１０１に通知
する。
未実装情報を得る方法としては、図３に示すような方法
で行う。制御部１００の実装・未実装判別回路１０２に
は、図３の（１）、又は（２）の例に示すような方法
で、各被制御パッケージ１〜ｎから、パッケージ実装・
未実装を判断するための情報として、実装時には地気、
即ち、”Ｌレベル”の状態信号が与えられ、未実装時に
はオープン状態を示す”Ｈレベル”の状態信号が与えら
れるので、制御部１００の実装・未実装判別回路１０２
は、各被制御パッケージ１〜ｎがどんな実装状態にある
のか判別し、ＣＰＵ１０１のポーリング制御の対象とな
る被制御パッケージ１〜ｎに対応して、その被制御パッ
ケージ１〜ｎの実装・未実装情報をＣＰＵ１０１に通知
する。
【００１７】このようにして、図２の制御部１００のＣ
ＰＵ１０１によるポーリング制御において、実装・未実
装判別回路１０２からの情報により、予め未実装である
ことが確認されている被制御パッケージ１〜ｎに対して
は、制御及び状態収集のためのポーリング制御を行わ
ず、飛び越して次のパッケージに移行する。
ＰＵ１０１によるポーリング制御において、実装・未実
装判別回路１０２からの情報により、予め未実装である
ことが確認されている被制御パッケージ１〜ｎに対して
は、制御及び状態収集のためのポーリング制御を行わ
ず、飛び越して次のパッケージに移行する。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
未実装パッケージに対する発呼時間と応答待ち時間が削
減されるため、ポーリング制御時間の短縮がはかれ、各
機能の高速制御処理の実現が可能となり、被制御パッケ
ージに障害が発生しても早く情報を把握することが可能
となる。
未実装パッケージに対する発呼時間と応答待ち時間が削
減されるため、ポーリング制御時間の短縮がはかれ、各
機能の高速制御処理の実現が可能となり、被制御パッケ
ージに障害が発生しても早く情報を把握することが可能
となる。
【図１】本発明に係わるポーリング制御方法の実施例で
ある。
ある。
【図２】本発明の実施例におけるポーリング制御方法を
示す図である。
示す図である。
【図３】本発明に係わるポーリング制御方法の実装・未
実装通知方法を示す図である。
実装通知方法を示す図である。
【図４】本発明の実施例におけるフローチャート例であ
る。
る。
【図５】従来のポーリング制御方法例である。
【図６】従来のポーリング制御方法におけるフローチャ
ート例である。
ート例である。
１〜ｎ 被制御パッケージ １１〜１ｎ 実装・未実装情報線 １００ 制御部 １０１ ＣＰＵ １０２ 実装・未実装判別回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中本 勝彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 渡邊 徹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】 制御部（１００）のＣＰＵ（１０１）に
より被制御パッケージ（１〜ｎ）の制御および状態収集
を行うポーリング制御方法において、 該制御部（１００）に、該被制御パッケージ（１〜ｎ）
からの実装・未実装情報を受けて、実装か未実装かの判
別を行う実装・未実装判別回路（１０２）を設けると共
に、 各該被制御パッケージ（１〜ｎ）の実装・未実装情報を
伝送する実装・未実装情報線（１１〜１ｎ）を該実装・
未実装判別回路（１０２）に接続し、 該実装・未実装判別回路（１０２）において、未実装と
判別した該被制御パッケージ（１〜ｎ）に対しては、Ｃ
ＰＵ（１０１）は制御・状態収集アクセスを省略するこ
とを特徴とするポーリング制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4152534A JPH05344124A (ja) | 1992-06-12 | 1992-06-12 | ポーリング制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4152534A JPH05344124A (ja) | 1992-06-12 | 1992-06-12 | ポーリング制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05344124A true JPH05344124A (ja) | 1993-12-24 |
Family
ID=15542547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4152534A Withdrawn JPH05344124A (ja) | 1992-06-12 | 1992-06-12 | ポーリング制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05344124A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011525004A (ja) * | 2008-05-21 | 2011-09-08 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | 位置検出機能を有するマルチドロップシリアルバス及び方法 |
| US9454504B2 (en) | 2010-09-30 | 2016-09-27 | Hewlett-Packard Development Company, L.P. | Slave device bit sequence zero driver |
-
1992
- 1992-06-12 JP JP4152534A patent/JPH05344124A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011525004A (ja) * | 2008-05-21 | 2011-09-08 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | 位置検出機能を有するマルチドロップシリアルバス及び方法 |
| US8793418B2 (en) | 2008-05-21 | 2014-07-29 | Hewlett-Packard Development Company, L.P. | Multi-drop serial bus with location detection and method |
| US9454504B2 (en) | 2010-09-30 | 2016-09-27 | Hewlett-Packard Development Company, L.P. | Slave device bit sequence zero driver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2582982B2 (ja) | エレベータシステムのデータ伝送ネットワークにおけるメッセージ識別子の検出方法 | |
| EP0525736B1 (en) | Data storing system for a communication control circuit | |
| JPH05344124A (ja) | ポーリング制御方法 | |
| JPH0317755A (ja) | マイクロプロセツサ応用回路 | |
| JPH1049344A (ja) | バッファのビジー制御方式 | |
| JP2842639B2 (ja) | データ転送方式 | |
| JP3505540B2 (ja) | データ転送装置 | |
| JP3151966B2 (ja) | バス制御装置 | |
| JPH0567045A (ja) | データ転送装置 | |
| JP3620181B2 (ja) | 半導体装置及びリードアクセス方法 | |
| JP2675081B2 (ja) | 演算処理方式 | |
| JPH10269199A (ja) | 命令追い越し処理回路 | |
| JPH0388449A (ja) | デマンドアサイン通信システムにおけるアクセスチャネル制御方式 | |
| JPH04352050A (ja) | リプライ信号出力ボード | |
| JPS6232795A (ja) | マルチプロセサ方式の交換機 | |
| JPH05314057A (ja) | 情報処理装置 | |
| JPH0934727A (ja) | 割込制御方式 | |
| JPH0675765A (ja) | 処理速度制御装置 | |
| JPS60149251A (ja) | 電子交換機の端末制御プロセサ障害検出装置 | |
| JPH0595376A (ja) | パケツト交換システム | |
| JPS61142839A (ja) | デ−タ送出制御装置 | |
| JPS59180758A (ja) | Ｎｃｐにおけるル−プ検出方式 | |
| JPS6325735B2 (ja) | ||
| JPH04242462A (ja) | チャネルシステム | |
| JPS6194163A (ja) | 遠隔ｉｐｌ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |