KR101350766B1

KR101350766B1 - 고주파 모듈

Info

Publication number: KR101350766B1
Application number: KR1020120013172A
Authority: KR
Inventors: 타카노리 우에지마
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2011-02-14
Filing date: 2012-02-09
Publication date: 2014-01-13
Also published as: CN102684729B; KR20120093080A; JP2012169798A; EP2487802A1; JP5304811B2; US20120208475A1; EP2487802B1; CN102684729A; US8831535B2

Abstract

(과제) 적층체 내에 형성한 인덕터간의 전자계 결합을 억제하고, 소형이면서 원하는 특성을 얻을 수 있는 고주파 모듈을 실현한다.
(해결 수단) 스위치 소자(SWIC)의 공통단자(PIC0)를 시점으로 해서 인덕터(L2)를 적층체(900)의 상면으로부터 보아서 시계 방향으로 나선 형상으로 권회하도록 형성했을 경우에, 송신신호의 입력단인 제 1 개별 외부단자(PMtL) 및 제 2 개별 외부단자(PMtH)를 시점으로 해서 인덕터(GLt2, DLt2)를 적층체(900)의 상면으로부터 보아서 시계 방향으로 나선 형상으로 권회하도록 형성하고, 인덕터(GLt1, DLt1)도 적층체(900)의 상면으로부터 보아서 시계 방향으로 나선 형상으로 권회하도록 형성한다. 즉, 인덕터(L2, GLt1, GLt2, DLt1, DLt2)가 발생하는 자계의 방향이 모두 같아지도록 각 인덕터를 형성한다.

Description

고주파 모듈{HIGH-FREQUENCY MODULE}

본 발명은 복수의 통신신호를 공통 안테나로 송수신하는 고주파 모듈에 관한 것이다.

종래, 각각 다른 주파수 대역을 이용한 복수의 통신신호를 공통 안테나로 송수신하는 고주파 모듈이 각종 고안되어 있다. 이러한 고주파 모듈로서, 예를 들면 특허문헌 1에 기재된 고주파 모듈이 있다.

특허문헌 1에 기재된 고주파 모듈은 소정의 내층 전극 패턴을 갖는 적층체와, 그 적층체의 상면에 실장된 스위치 소자 및 SAW 필터를 구비한다. 스위치 소자는 안테나에 접속되는 공통단자와, 복수의 통신신호의 송신회로 또는 수신회로에 각각 접속되는 개별단자를 구비한다. 스위치 소자는 제어신호에 의거하여 복수의 개별단자 중 어느 하나를 공통단자에 접속함으로써 각 송신회로 또는 수신회로와 안테나를 스위칭하여 접속한다.

이러한 적층체를 사용한 고주파 모듈의 경우, 스위치 소자나 SAW 필터와 같은 실장부품을 제외한 회로 구성은 적층체 내에 형성된 내층 전극 패턴으로 실현하고 있다.

일본 특허 공개 2008-10995호 공보

그러나, 고주파 모듈을 소형화하면 이들 내층 전극 패턴으로 실현되는 회로소자 사이에서 전자계 결합하여 버린다. 예를 들면, 하나의 통신신호를 전송하는 전송로 상의 복수의 인덕터가 전자계 결합하거나, 스위치 소자의 공통단자측 회로의 인덕터와 스위치 소자의 개별단자측 회로의 인덕터가 전자계 결합하거나, 다른 복수의 전송로 상에 각각 접속되는 인덕터가 전자계 결합하거나 한다. 이러한 경우, 소망으로 하는 전송 특성을 얻을 수 없어질 경우가 있다. 예를 들면, 하나의 송신회로 상에 직렬 접속되는 2배 고조파용의 로우 패스 필터의 인덕터와 3배 고조파용의 로우 패스 필터의 인덕터가 전자계 결합하여, 상기 송신회로를 전송하는 통신신호의 2배 고조파 및 3배 고조파를 충분하게 감쇠할 수 없게 되어버릴 경우가 있다. 또한, 안테나측 정합회로용으로 사용되는 인덕터가 송신회로 상에 직렬 접속되는 2배 고조파용의 로우 패스 필터의 인덕터 또는 3배 고조파용의 로우 패스 필터의 인덕터와 전자계 결합하여, 상기 송신회로를 전송하는 통신신호의 고조파를 충분히 감쇠할 수 없게 되어버리는 경우가 있다.

본 발명의 목적은 적층체 내에 형성한 인덕터간의 전자계 결합을 억제하여 소형이면서 원하는 특성이 얻어지는 고주파 모듈을 실현하는 것에 있다.

본 발명은 안테나에 접속하는 안테나 접속용 외부단자, 및 복수의 통신신호를 송신하기 위한 송신회로 및 수신하기 위한 수신회로가 각각 접속된 복수의 개별 외부단자를 구비한 적층체와, 그 적층체에 실장되어 안테나 접속용 외부단자에 접속하는 공통단자와 복수의 개별 외부단자에 접속하는 복수의 개별단자를 구비한 스위치 소자를 구비하는 고주파 모듈에 관한 것이다. 이 고주파 모듈은 적층체 내에 형성되고, 복수의 개별단자와 복수의 개별 외부단자 사이에 각각 개별적으로 직렬 접속되는 복수의 개별단자측 인덕터를 구비한다. 이들 복수의 개별단자측 인덕터는 적층체를 적층 방향을 따라 본 상태에서 겹치지 않고, 또한 발생하는 자계의 방향이 일치하도록 적층체 내에 형성되어 있다.

이 구성에서는, 각각의 개별단자측 인덕터끼리의 자계 결합을 대폭 억제할 수 있다. 이것에 의해, 각 인덕터가 설계 대로 작용하여 원하는 전송 특성이 실현된다.

또한, 본 발명의 고주파 모듈은 다음 구성을 구비하는 것이 바람직하다. 이 고주파 모듈은 안테나 접속용 외부단자와 공통단자 사이에 직렬 접속된 안테나측 인덕터를 구비한다. 안테나측 인덕터와 복수의 개별단자측 인덕터는 적층체를 적층 방향을 따라 본 상태에서 겹치지 않고, 또한 발생하는 자계의 방향이 일치하도록 적층체 내에 형성되어 있다.

이 구성에서는 안테나측 인덕터와 개별단자측 인덕터의 자계 결합을 대폭 억제할 수 있다. 이것에 의해, 스위치 소자의 안테나측도 개별단자측도 각 인덕터가 설계 대로 작용하여 원하는 전송 특성이 실현된다.

또한, 본 발명의 고주파 모듈은 다음 구성을 구비하는 것이 바람직하다. 이 고주파 모듈에서는 복수의 개별단자측 인덕터의 내층 전극 패턴은 적층체의 복수의 동일 층에 형성되어 있다.

이 구성에서는 각 인덕터가 적층체의 동일 층에 형성됨으로써 적층 방향을 따르는 자계 결합을 억제할 수 있다. 이것에 의해 인덕터간의 결합을 더욱 확실하게 억제할 수 있다.

또한, 본 발명의 고주파 모듈은 다음 구성을 구비하는 것이 바람직하다. 이 고주파 모듈에서는 안테나측 인덕터의 내층 전극 패턴과 복수의 개별단자측 인덕터의 내층 전극 패턴은 적층체의 복수의 동일 층에 형성되어 있다. 적층 방향으로 본 상태에서의 안테나측 인덕터의 내층 전극 패턴과 복수의 개별단자측 인덕터의 내층 전극 패턴의 간격은 복수의 개별단측 인덕터의 내층 전극 패턴의 간격보다 이간되어 있다.

이 구성에서는 안테나측 인덕터와 개별단자측 인덕터 사이의 자계 결합이 보다 한층 억제된다. 따라서, 소정의 개별단자측 회로로부터 안테나로의 불필요한 신호의 누설을 억제할 수 있다. 이것에 의해, 송신회로로부터 송신신호의 2배 고조파나 3배 고조파가 안테나측에 누설되는 것을 억제할 수 있다. 또한, 안테나로부터의 통신신호가 스위치 소자를 통하지 않고, 의도하지 않는 개별단자측 회로에 들어가는 것을 억제할 수 있다. 이것에 의해, 안테나로부터 소망으로 하는 수신회로에 수신신호를 저손실로 전송할 수 있다.

또한, 본 발명의 고주파 모듈은 다음 구성을 구비하는 것이 바람직하다. 이 고주파 모듈에서는 적층체에 있어서의 인덕터의 내층 전극 패턴이 형성되는 층의 상층 및 하층에 적층 방향으로부터 보아서 인덕터의 내층 전극 패턴의 형성 영역을 포함하도록 형성된 내층의 그라운드 전극을 구비한다. 내층 그라운드 전극에 가장 근접하는 인덕터의 내층 전극 패턴과 내층 그라운드 전극의 간격은 복수의 인덕터를 각각 형성하는 내층 전극 패턴끼리의 간격보다 짧다.

이 구성에서는 내층 그라운드 전극에서 각 인덕터가 적층 방향으로 끼워넣어지고, 또한 각 인덕터와 내층 그라운드 전극이 근접함으로써 각 인덕터에서 발생하는 자계의 독립성, 즉 각 인덕터에서 발생하는 자계간의 결합의 억제를 보다 확실하게 실현할 수 있다.

또한, 본 발명의 고주파 모듈은 다음 구성을 구비하는 것이 바람직하다. 이 고주파 모듈에서는 복수의 개별단자측 인덕터는 송신회로에 접속되는 필터회로의 인덕터이다.

이 구성에서는 상기 개별단자측 인덕터로서 송신회로에 접속하는 필터회로의 인덕터를 사용한 예를 나타내고 있다. 송신회로는 파워가 높은 송신신호가 전송되기 때문에 인덕터끼리가 자계 결합하기 쉬워지지만, 상술한 구성을 이용함으로써 인덕터끼리의 자계 결합이 억제된다. 이것에 의해 송신회로를 원하는 필터 특성(통과 특성, 감쇠 특성)으로 할 수 있다.

또한, 본 발명의 고주파 모듈은 다음 구성을 구비하는 것이 바람직하다. 이 고주파 모듈에서는, 필터회로는 전송하는 통신신호의 2배 고조파 및 3배 고조파를 감쇠시키는 로우 패스 필터이다. 복수의 개별단자측 인덕터는 2배 고조파를 감쇠시키기 위한 직렬 인덕터와, 3배 고조파를 감쇠시키기 위한 직렬 인덕터이다.

이 구성에서는 상술한 송신회로에 적용할 경우의 보다 구체적인 회로 구성예를 나타내고 있다. 이러한 구성으로 함으로써 송신신호의 2배 고조파 및 3배 고조파의 감쇠량을 회로 설계 대로의 충분한 감쇠량으로 얻을 수 있다.

(발명의 효과)

본 발명에 의하면 소형이면서 원하는 특성이 얻어지는 고주파 모듈을 실현하게 된다.

도 1은 본 발명의 실시형태에 의한 고주파 모듈(10)의 회로 구성을 나타내는 블럭도이다.
도 2는 고주파 모듈(10)의 외관 사시도 및 각 회로소자의 실장 상태도이다.
도 3은 고주파 모듈(10)의 적층도이다.
도 4는 적층체(900) 내의 각 인덕터가 형성되는 층의 확대 평면도이다.

본 발명의 제 1 실시형태에 의한 고주파 모듈에 대해서 도면을 참조해서 설명한다. 본 실시형태에서는 GSM(Global System for Mobile) 850의 통신신호, GSM 900의 통신신호, GSM 1800의 통신신호, GSM 1900의 통신신호의 송수신, 및 W-CDMA(Wideband Code Division Multiple Access) 통신시스템 등의 UMTS(Universal Mobile Telecommunications System) 통신신호의 송수신을 행하는 고주파 모듈에 대하여 설명한다. 또한, 본 실시형태에서는 3종의 UMTS 통신신호의 송수신 회로를 구비하는 예를 나타내고 있지만, 이들 UMTS 통신신호의 송수신 회로는 생략할 수도 있다.

우선, 본 실시형태의 고주파 모듈(10)의 회로 구성에 대하여 설명한다. 도 1은 본 실시형태에 의한 고주파 모듈(10)의 회로 구성을 나타내는 블럭도이다.

스위치 소자(SWIC)는 단일의 공통단자(PIC0)와, 9개의 개별단자(PIC11-PIC19)를 구비한다. 스위치 소자(SWIC)는 그라운드(GND)에 접속하기 위한 그라운드용 단자(PGND)를 구비한다. 그라운드용 단자(PGND)는 고주파 모듈(10)의 외부접속용의 그라운드 포트 전극(PMGND)에 접속되어 있다.

스위치 소자(SWIC)는 구동전압 인가용 단자(PICVdd), 및 복수의 제어전압 인가용 단자(PICVc1, PICVc2, PICVc3, PICVc4)를 구비한다. 구동전압 인가용 단자(PICVdd)는 고주파 모듈(10)의 외부접속용의 전원계 포트 전극(PMVdd)에 접속되어 있다. 제어전압 인가용 단자(PICVc1, PICVc2, PICVc3, PICVc4)는 고주파 모듈(10)의 외부접속용의 전원계 포트 전극(PMVc1, PMVc2, PMVc3, PMVc4)에 각각 접속되어 있다.

스위치 소자(SWIC)는 구동전압 인가용 단자(PICVdd)로부터 인가되는 구동전압(Vdd)에 의해 구동된다. 스위치 IC 소자(SWIC)는 복수의 제어전압 인가용 단자(PICVc1, PICVc2, PICVc3, PICVc4)에 각각 인가되는 제어전압(Vc1, Vc2, Vc3, VC4)의 조합에 의해 단일의 공통단자(PIC0)를 9개의 개별단자(PIC11-PIC19) 중 어느 한개에 접속한다.

공통단자(PIC0)는 ESD 회로를 겸하는 안테나측 정합회로(11)를 통해서 고주파모듈(10)의 안테나 접속용 외부단자(PMan)에 접속하고 있다. 안테나 접속용 외부단자(PMan)는 외부의 안테나(ANT)에 접속되어 있다.

안테나측 정합회로(11)는 안테나 접속용 외부단자(PMan)와 공통단자(PIC0) 사이에 직렬 접속된 인덕터(L2)를 구비한다. 인덕터(L2)의 안테나 접속용 외부단자(PMan)측의 단부는 커패시터(C1)를 통해서 그라운드(GND)에 접속되어 있다. 인덕터(L2)의 공통단자(PIC0)측의 단부는 주로 ESD 소자로서 기능하는 인덕터(L1)를 통해서 그라운드(GND)에 접속되어 있다.

제 1 개별단자(PIC11)는 송신측 필터(12A)를 통해서 고주파 모듈(10)의 제 1 개별 외부단자(PMtL)에 접속되어 있다. 제 1 개별 외부단자(PMtL)는 GSM 850의 송신신호 또는 GSM 900의 송신신호가 외부로부터 입력되는 단자이다.

송신측 필터(12A)는 제 1 개별단자(PIC11)와 제 1 개별 외부단자(PMtL) 사이에 직렬 접속된 인덕터(GLt1, GLt2)를 구비한다. 이 때, 제 1 개별단자(PIC11)측으로부터 인덕터(GLt1), 인덕터(GLt2)의 순서로 접속되어 있다. 인덕터(GLt1)의 제 1 개별단자(PIC11)측의 단부는 커패시터(GCu1)를 통해서 그라운드(GND)에 접속되어 있다. 인덕터(GLt1, GLt2)의 접속점은 커패시터(GCu2)를 통해서 그라운드(GND)에 접속되어 있다. 인덕터(GLt2)의 제 1 개별 외부단자(PMtL)측의 단부는 커패시터(GCu3)를 통해서 그라운드(GND)에 접속되어 있다.

인덕터(GLt1)에는 커패시터(GCc1)가 병렬 접속되어 있다. 이 병렬 공진회로의 소자값을 소정값으로 함으로써 제 1 개별 외부단자(PMtL)로부터 입력되는 송신신호, 즉, GSM 850 송신신호 및 GSM 900 송신신호의 2배 고조파의 주파수에서 크게 감쇠하는 특성을 실현한다.

인덕터(GLt2)에는 커패시터(GCc2)가 병렬 접속되어 있다. 이 병렬 공진회로의 소자값을 소정값으로 함으로써 제 1 개별 외부단자(PMtL)로부터 입력되는 송신신호, 즉 GSM 850 송신신호 및 GSM 900 송신신호의 3배 고조파의 주파수에서 크게 감쇠하는 특성을 실현한다.

또한, 송신측 필터(12A)를 구성하는 각 인덕터 및 커패시터의 소자값을 소정값으로 함으로써 GSM 850의 송신신호 및 GSM 900의 송신신호의 사용 주파수 대역을 통과 대역으로 하고, GSM 850의 송신신호 및 GSM 900의 송신신호의 2배 고조파 및 3배 고조파를 포함하는 고주파수 대역을 감쇠 대역으로 하는 필터를 실현한다.

제 2 개별단자(PIC12)는 송신측 필터(12B)를 통해서 고주파 모듈(10)의 제 2 개별 외부단자(PMtH)에 접속되어 있다. 제 2 개별 외부단자(PMtH)는 GSM 1800의 송신신호 또는 GSM 1900의 송신신호가 외부로부터 입력되는 단자이다.

송신측 필터(12B)는 제 2 개별단자(PIC12)와 제 2 개별 외부단자(PMtH) 사이에 직렬 접속된 인덕터(DLt1, DLt2)를 구비한다. 이 때, 제 2 개별단자(PIC12)측으로부터 인덕터(DLt1), 인덕터(DLt2)의 순서로 접속되어 있다. 인덕터(DLt1, DLt2)의 접속점은 커패시터(DCu2)를 통해서 그라운드(GND)에 접속되어 있다. 인덕터(DLt2)의 제 2 개별 외부단자(PMtH)측의 단부는 커패시터(DCu3)를 통해서 그라운드(GND)에 접속되어 있다.

인덕터(DLt1)에는 커패시터(DCc1)가 병렬 접속되어 있다. 이 병렬 공진회로의 소자값을 소정값으로 함으로써 제 2 개별 외부단자(PMtH)로부터 입력되는 송신신호, 즉 GSM 1800 송신신호 및 GSM 1900 송신신호의 2배 고조파의 주파수에서 크게 감쇠하는 특성을 실현한다.

또한, 송신측 필터(12B)를 구성하는 각 인덕터 및 커패시터의 소자값을 소정값으로 함으로써 GSM 1800의 송신신호 및 GSM 1900의 송신신호의 사용 주파수 대역을 통과 대역으로 하고, GSM 1800의 송신신호 및 GSM 1900의 송신신호의 2배 고조파 및 3배 고조파를 포함하는 고주파수 대역을 감쇠 대역으로 하는 필터를 실현한다.

제 3 개별 단자(PIC13)는 SAW 듀플렉서(DUPL)의 SAW 필터(SAW1L)의 불평형 단자에 접속하고 있다. SAW 필터(SAW1L)는 GSM 850의 수신신호의 주파수 대역을 통과 대역으로 하는 필터이며, 평형- 불평형 변환 기능을 갖는다. SAW 필터(SAW1L)의 평형 단자는 고주파 모듈(10)의 제 3 개별 외부단자(PMrL1)에 접속되어 있다. 제 3 개별 외부단자(PMrL1)는 GSM 850의 수신신호가 출력되는 단자이다.

제 4 개별 단자(PIC14)는 SAW 듀플렉서(DUPL)의 SAW 필터(SAW2L)의 불평형 단자에 접속하고 있다. 제 4 개별 단자(PIC14)와SAW 필터(SAW2L)를 접속하는 전송선로와 그라운드 전위 사이에는 정합용의 인덕터(L3)가 접속되어 있다. SAW 필터(SAW2L)는 GSM 900의 수신신호의 주파수 대역을 통과 대역으로 하는 필터이며, 평형-불평형 변환 기능을 갖는다. SAW 필터(SAW2L)의 평형 단자는 고주파 모듈(10)의 제 4 개별 외부단자(PMrL2)에 접속하고 있다. 제 4 개별 외부단자(PMrL2)는 GSM 900의 수신신호가 출력되는 단자이다.

제 5 개별단자(PIC15)는 SAW 듀플렉서(DUPH)의 SAW 필터(SAW1H)의 불평형 단자에 접속하고 있다. 제 5 개별단자(PIC15)와 SAW 필터(SAW1H)를 접속하는 전송선로와 그라운드 전위 사이에는 정합용의 인덕터(L4)가 접속되어 있다. SAW 필터(SAW1H)는 GSM 1800의 수신신호의 주파수 대역을 통과 대역으로 하는 필터이며, 평형-불평형 변환 기능을 갖는다. SAW 필터(SAW1H)의 평형 단자는 고주파 모듈(10)의 제 5 개별 외부단자(PMrH1)에 접속하고 있다. 제 5 개별 외부단자(PMrH1)는 GSM 1800의 수신신호가 출력되는 단자이다.

제 6 개별단자(PIC16)는 SAW 듀플렉서(DUPH)의 SAW 필터(SAW2H)의 불평형 단자에 접속하고 있다. 제 6 개별단자(PIC16)와 SAW 필터(SAW2H)를 접속하는 전송선로와 그라운드 전위 사이에는 정합용의 인덕터(L5)가 접속되어 있다. SAW 필터(SAW2H)는 GSM 1900의 수신신호의 주파수 대역을 통과 대역으로 하는 필터이며, 평형-불평형 변환 기능을 갖는다. SAW 필터(SAW2H)의 평형 단자는 고주파 모듈(10)의 제 6 개별 외부단자(PMrH2)에 접속하고 있다. 제 6 개별 외부단자(PMrH2)는 GSM 1900의 수신신호가 출력되는 단자이다.

제 7 개별단자(PIC17)는 고주파 모듈(10)의 제 7 개별 외부단자(PMu1)에 접속하고 있다. 제 7 개별 외부단자(PMu1)는 제 1 UMTS 통신신호를 입출력하기 위한 단자이다. 제 8 개별단자(PIC18)는 고주파 모듈(10)의 제 8 개별 외부단자(PMu2)에 접속하고 있다. 제 8 개별 외부단자(PMu2)는 제 2 UMTS 통신신호를 입출력하기 위한 단자이다. 제 9 개별단자(PIC19)는 고주파 모듈(10)의 제 9 개별 외부단자(PMu3)에 접속하고 있다. 제 9 개별 외부단자(PMu3)는 제 3 UMTS 통신신호를 입출력하기 위한 단자이다.

이러한 고주파 모듈(10)을 이하의 구조로 실현한다. 도 2는 본 실시형태에 의한 고주파 모듈(10)의 구조를 설명하기 위한 도면이며, 도 2(A)가 외관 사시도, 도 2(B)가 상면 실장도이다. 도 3은 고주파 모듈(10)의 적층도이다.

고주파 모듈(10)은 적층체(900)를 구비한다. 적층체(900)의 상면에는 SAW 듀플렉서(DUPL, DUPH) 및 스위치 소자(SWIC)가 실장되어 있다. 또한, 적층체(900)의 상면에는 인덕터(L1, L3)를 실현하는 실장형 인덕터 소자가 실장되어 있다.

적층체(900)는 유전체층을 소정수 적층해서 이루어지고, 내층 전극 패턴에 의해 고주파 모듈(10)에 있어서의 상술의 실장형의 각 회로소자를 제외한 부분을 실현하고 있다. 또한, 본 실시형태에서는 상세한 배치 패턴을 도시하고 있지 않지만, 적층체(900)의 저면에는 상술의 외부 접속용의 포트 전극이 각각 소정 배열로 형성되어 있다.

적층체(900)는 도 3에 나타내는 바와 같이 14층의 유전체층을 적층해서 이루어지고, 각 유전체층에는 고주파 모듈(10)을 구성하기 위한 소정의 전극 패턴이 형성됨과 아울러 층간을 접속하는 비아 전극이 형성되어 있다. 비아 전극은 도 3의 각 층에 나타내는 동그라미로 나타내어져 있다. 또한, 이하에서는 최상층을 제 1 층(PL1)으로 해서 하층측으로 될수록 수치가 증가하고, 최하층을 제 14 층(PL14)으로서 설명한다.

최상층인 제 1 층(PL1)의 상면, 즉 적층체(900)의 상면에는 SAW 듀플렉서(DUPL, DUPH), 스위치 소자(SWIC), 및 인덕터(L1, L3)를 실장하기 위한 소자 실장용 전극이 형성되어 있다.

제 2 층(PL2), 제 3 층(PL3), 및 제 4 층(PL4)의 상면에는 리드 패턴 전극이 형성되어 있다. 제 5 층(PL5)의 상면에는 내층의 그라운드 전극(GND)이 대략 전체면에 형성되어 있다.

제 6 층(PL6)의 상면에는 커패시터(GCu1, GCu3)의 한쪽 대향 전극이 형성되어 있다. 이들 커패시터(GCu1, GCu3)의 다른쪽 대향 전극은 제 5 층(PL5)의 그라운드 전극(GND)이다.

제 7 층(PL7)의 상면에는 인덕터(GLt1, GLt2, DLt1, DLt2, L2, L4, L5)를 각각 구성하는 선상 전극 패턴이 형성되어 있다.

제 8 층(PL8) 및 제 9 층(PL9)의 상면에도 인덕터(GLt1, GLt2, DLt1, DLt2, L2, L4, L5)를 각각 구성하는 선상 전극 패턴이 형성되어 있다.

제 10 층(PL10)의 상면에는 인덕터(GLt1, GLt2, L2, L4, L5)를 각각 구성하는 선상 전극 패턴이 형성되어 있다.

제 11 층(PL11)의 상면에는 커패시터(GCc1, GCc2, DCc1)의 한쪽의 대향 전극이 형성되어 있다.

제 12 층(PL12)의 상면에는 커패시터(GCu2, DCc1, DCu2, C1)의 한쪽의 대향 전극이 형성되어 있다. 또한, 커패시터(GCu2)의 한쪽의 대향 전극은 커패시터(GCc1, GCc2)의 다른쪽의 대향 전극으로서도 기능하고 있다.

제 13 층(PL13)의 상면에는 대략 전체면에 내층의 그라운드 전극(GND)이 형성되어 있다. 이 그라운드 전극(GND)은 커패시터(GCu2, DCc1, DCu2, C1)의 다른쪽의 대향 전극으로서도 기능하고 있다.

최하층인 제 14 층의 저면, 즉 적층체(900)의 저면에는 제 1 개별 외부단자(PMtL)로부터 제 9 개별 외부단자(PMu3)를 구성하는 전극과, 안테나 접속용 외부단자(PMan)를 구성하는 전극과, 외부 접속용 그라운드 전극이 배열 형성되어 있다. 이들 전극은 상술의 각 층의 전극 패턴과 함께, 도 1에 나타낸 회로를 실현하도록 배열 형성되어 있다.

이러한 구성에 있어서 내층 전극 패턴에 의한 각 인덕터(GLt1, GLt2, DLt1, DLt2, L2, L4, L5)는 다음에 나타내는 바와 같은 구체적 구성으로 실현되어 있다. 도 4는 적층체(900) 내의 각 인덕터가 형성되는 층의 확대 평면도이다.

도 4에 나타내는 바와 같이 각 인덕터(GLt1, GLt2)는 제 7 층(PL7), 제 8 층(PL8), 제 9 층(PL9), 및 제 10 층(PL10)에 형성된 선상 전극 패턴 및, 층간을 접속하는 비아 전극으로 구성되어 있다.

인덕터(GLt2)는 제 7 층(PL7)에서는 상면으로부터 보아서 제 1 개별 외부단자(PMtL)에 접속하는 측의 단부로부터 시계 방향으로 회전하도록 선상 전극 패턴이 형성되어 있다. 이 제 1 개별 외부단자(PMtL)에 접속하는 측과 반대측의 단부는 제 7 층(PL7)을 관통하는 비아 전극을 통해서 제 8 층(PL8)의 인덕터(GLt2)를 구성하는 선상 전극 패턴에 접속된다.

인덕터(GLt2)는 제 8 층(PL8)에서는 상면으로부터 보아서 제 7 층(PL7)으로부터의 비아 전극에 접속하는 단부로부터 시계 방향으로 회전하도록 선상 전극 패턴이 형성되어 있다. 이 제 7 층(PL7)을 관통하는 비아 전극에 접속하는 측과 반대측의 단부는 제 8 층(PL8)을 관통하는 비아 전극을 통해서 제 9 층(PL9)의 인덕터(GLt2)를 구성하는 선상 전극 패턴에 접속된다.

인덕터(GLt2)는 제 9 층(PL9)에서는 상면으로부터 보아서 제 8 층(PL8)을 관통하는 비아 전극에 접속하는 단부로부터 시계 방향으로 회전하도록 선상 전극 패턴이 형성되어 있다. 이 제 8 층(PL8)을 관통하는 비아 전극에 접속하는 측과 반대측의 단부는 제 9 층(PL9)을 관통하는 비아 전극을 통해서 제 10 층(PL10)의 인덕터(GLt2)를 구성하는 선상 전극 패턴에 접속된다.

인덕터(GLt2)는 제 10 층(PL10)에서는 상면으로부터 보아서 제 9 층(PL9)을 관통하는 비아 전극에 접속하는 단부로부터 시계 방향으로 회전하도록 선상 전극 패턴이 형성되어 있다. 이 제 9 층(PL9)을 관통하는 비아 전극에 접속하는 측과 반대측의 단부는 인덕터(GLt1)를 구성하는 선상 전극 패턴에 접속된다.

이와 같이, 인덕터(GLt2)는 적층체(900)의 상면으로부터 보아서 제 7 층(PL7)으로부터 제 10 층(PL10)을 향해서 시계 방향으로 권회하는 형상으로 이루어진다.

인덕터(GLt1)는 제 10 층(PL10)에서는 상면으로부터 보아서 인덕터(GLt2)에 접속하는 단부로부터 시계 방향으로 회전하도록 선상 전극 패턴이 형성되어 있다. 인덕터(GLt2)에 접속하는 측과 반대측의 단부는 제 9 층(PL9)을 관통하는 비아 전극을 통해서 제 9 층(PL9)의 인덕터(GLt1)를 구성하는 선상 전극 패턴에 접속된다.

인덕터(GLt1)는 제 9 층(PL9)에서는 상면으로부터 보아서 제 9 층(PL9)을 관통하는 비아 전극에 접속하는 단부로부터 시계 방향으로 회전하도록 선상 전극 패턴이 형성되어 있어 있다. 이 제 9 층(PL9)을 관통하는 비아 전극에 접속하는 측과 반대측의 단부는 제 8 층(PL8)을 관통하는 비아 전극을 통해서 제 8 층(PL8)의 인덕터(GLt1)를 구성하는 선상 전극 패턴에 접속된다.

인덕터(GLt1)는 제 8 층(PL8)에서는 상면으로부터 보아서 제 8 층(PL8)을 관통하는 비아 전극에 접속하는 단부로부터 시계 방향으로 회전하도록 선상 전극 패턴이 형성되어 있다. 이 제 8 층(PL8)을 관통하는 비아 전극에 접속하는 측과 반대측의 단부는 제 7 층(PL7)을 관통하는 비아 전극을 통해서 제 7 층(PL7)의 인덕터(GLt1)를 구성하는 선상 전극 패턴에 접속된다.

인덕터(GLt1)는 제 7 층(PL7)에서는 상면으로부터 보아서 제 7 층(PL7)을 관통하는 비아 전극에 접속하는 단부로부터 시계 방향으로 회전하도록 선상 전극 패턴이 형성되어 있다. 이 제 7 층(PL7)을 관통하는 비아 전극에 접속하는 측과 반대측의 단부는 제 1 개별단자(PIC11)에 접속된다.

이와 같이, 인덕터(GLt1)는 적층체(900)를 상면으로부터 보아서 제 10 층(PL10)으로부터 제 7 층(PL7)을 향해서 시계 방향으로 권회하는 형상으로 이루어진다.

이것에 의해, 도 4에 나타내는 바와 같이 제 1 개별 외부단자(PMtL)로부터 제 1 개별단자(PIC11)를 향해서 신호가 전송되는 경우에서는 인덕터(GLt1, GLt2) 모두 제 7 층(PL7)으로부터 제 10 층(PL10)을 향하는 방향을 축으로 하는 자계가 발생한다.

또한, 인덕터(DLt1, DLt2)는 제 7 층(PL7), 제 8 층(PL8), 및 제 9 층(PL9)에 형성된 선상 전극 패턴 및 층간을 접속하는 비아 전극으로 구성되어 있다.

인덕터(DLt2)는 제 7 층(PL7)에서는 상면으로부터 보아서 제 2 개별 외부단자(PMtH)에 접속하는 측의 단부로부터 시계 방향으로 회전하도록 선상 전극 패턴이 형성되어 있다. 이 제 2 개별 외부단자(PMtH)에 접속하는 측과 반대측의 단부는 제 7 층(PL7)을 관통하는 비아 전극을 통해서 제 8 층(PL8)의 인덕터(DLt2)를 구성하는 선상 전극 패턴에 접속된다.

인덕터(DLt2)는 제 8 층(PL8)에서는 상면으로부터 보아서 제 7 층(PL7)을 관통하는 비아 전극에 접속하는 단부로부터 시계 방향으로 회전하도록 선상 전극 패턴이 형성되어 있다. 이 제 7 층(PL7)을 관통하는 비아 전극에 접속하는 측과 반대측의 단부는 제 8 층(PL8)을 관통하는 비아 전극을 통해서 제 9 층(PL9)의 인덕터(DLt2)를 구성하는 선상 전극 패턴에 접속된다.

인덕터(DLt2)는 제 9 층(PL9)에서는 상면으로부터 보아서 제 8 층(PL8)을 관통하는 비아 전극에 접속하는 단부로부터 시계 방향으로 회전하도록 선상 전극 패턴이 형성되어 있다. 이 제 8 층(PL8)을 관통하는 비아 전극에 접속하는 측과 반대측의 단부는 인덕터(DLt1)를 구성하는 선상 전극 패턴에 접속된다.

이와 같이, 인덕터(DLt2)는 적층체(900)을 상면으로부터 보아서 제 7 층(PL7)으로부터 제 9 층(PL9)을 향해서 시계 방향으로 권회하는 형상으로 이루어진다.

인덕터(DLt1)는 제 9 층(PL9)에서는 상면으로부터 보아서 인덕터(DLt2)에 접속하는 단부로부터 시계 방향으로 회전하도록 선상 전극 패턴이 형성되어 있다. 이 인덕터(DLt2)에 접속하는 측과 반대측의 단부는 제 8 층(PL8)을 관통하는 비아 전극을 통해서 제 8 층(PL8)의 인덕터(DLt1)를 구성하는 전극 패턴에 접속된다.

인덕터(DLt1)는 제 8 층(PL8)에서는 상면으로부터 보아서 제 8 층(PL8)을 관통하는 비아 전극에 접속하는 단부로부터 시계 방향으로 회전하도록 선상 전극 패턴이 형성되어 있다. 이 제 8 층(PL8)으로부터의 비아 전극에 접속하는 측과 반대측의 단부는 제 7 층(PL7)을 관통하는 비아 전극을 통해서 제 7 층(PL7)의 인덕터(DLt1)를 구성하는 전극 패턴에 접속된다.

인덕터(DLt1)는 제 7 층(PL7)에서는 상면으로부터 보아서 제 7 층(PL7)을 관통하는 비아 전극에 접속하는 단부로부터 시계 방향으로 회전하도록 선상 전극 패턴이 형성되어 있다. 이 제 7 층(PL7)을 관통하는 비아 전극에 접속하는 측과 반대측의 단부는 제 2 개별단자(PIC12)에 접속된다.

이와 같이, 인덕터(DLt1)는 적층체(900)를 상면으로부터 보아서 제 9 층(PL9)으로부터 제 7 층(PL7)을 향해서 시계 방향으로 권회하는 형상으로 이루어진다.

이것에 의해, 도 4에 나타내는 바와 같이 제 2 개별 외부단자(PMtH)로부터 제 2 개별단자(PIC12)를 향해서 신호가 전송되는 경우에서는 인덕터(DLt1, DLt2) 모두 제 7 층(PL7)으로부터 제 9 층(PL9)을 향하는 방향을 축으로 하는 자계가 발생한다.

인덕터(L2, L4, L5)는 제 7 층(PL7), 제 8 층(PL8), 제 9 층(PL9), 및 제 10 층(PL10)에 형성된 선상 전극 패턴 및, 층간을 접속하는 비아 전극으로 구성되어 있다.

인덕터(L2)는 제 7 층(PL7)에서는 상면으로부터 보아서 공통단자(PIC0)에 접속하는 측의 단부로부터 시계 방향으로 회전하도록 선상 전극 패턴이 형성되어 있다. 이 공통단자(PIC0)에 접속하는 측과 반대측의 단부는 제 7 층(PL7)의 전극을 관통하는 비아 전극을 통해서 제 8 층(PL8)의 인덕터(L2)를 구성하는 전극 패턴에 접속된다.

인덕터(L2)는 제 8 층(PL8)에서는 상면으로부터 보아서 제 7 층(PL7)을 관통하는 비아 전극에 접속하는 단부로부터 시계 방향으로 회전하도록 선상 전극 패턴이 형성되어 있다. 이 제 7 층(PL7)을 관통하는 비아 전극에 접속하는 측과 반대측의 단부는 제 8 층(PL8)을 관통하는 비아 전극을 통해서 제 9 층(PL9)의 인덕터(L2)를 구성하는 전극 패턴에 접속된다.

인덕터(L2)는 제 9 층(PL9)에서는 상면으로부터 보아서 제 8 층(PL8)을 관통하는 비아 전극에 접속하는 단부로부터 시계 방향으로 회전하도록 선상 전극 패턴이 형성되어 있다. 이 제 8 층(PL8)을 관통하는 비아 전극에 접속하는 측과 반대측의 단부는 제 9 층(PL9)을 관통하는 비아 전극을 통해서 제 10 층(PL10)의 인덕터(L2)를 구성하는 전극 패턴에 접속된다.

인덕터(L2)는 제 10 층(PL10)에서는 상면으로부터 보아서 제 9 층(PL9)을 관통하는 비아 전극에 접속하는 단부로부터 시계 방향으로 회전하도록 선상 전극 패턴이 형성되어 있다. 이 제 9 층(PL9)을 관통하는 비아 전극에 접속하는 측과 반대측의 단부는 안테나 접속용 외부단자(PMan)에 접속된다.

이와 같이, 인덕터(L2)는 적층체(900)를 상면으로부터 보아서 제 7 층(PL7)으로부터 제 10 층(PL10)을 향해서 시계 방향으로 권회하는 형상으로 이루어진다.

이것에 의해, 도 4에 나타내는 바와 같이 공통단자(PIC0)로부터 안테나 접속용 외부단자(PMan)를 향해서 신호가 전송되는 경우에서는 인덕터(L2)에 의해 제 7 층(PL7)으로부터 제 9 층(PL9)을 향하는 방향을 축으로 하는 자계가 발생한다.

이와 같이, 본 실시형태의 구성을 사용함으로써 송신측 필터(12A)를 구성하는 전송선로에 직렬의 인덕터(GLt1, GLt2), 송신측 필터(12B)를 구성하는 전송선로에 직렬의 인덕터(DLt1, DLt2), 안테나측 정합회로(11)를 구성하는 전송선로에 직렬의 인덕터(L2)는, 발생하는 자계 방향이 일치하도록 적층체(900) 내에 형성된다. 이것에 의해 인덕터(GLt1, GLt2, DLt1, DLt2, L2)가 발생하는 자계는 서로 독립이 되고, 전자계 결합하는 것이 억제된다. 따라서, 각 인덕터(GLt1, GLt2, DLt1, DLt2, L2)를 설계 대로의 특성으로 기능시키는 것이 가능하다. 이것에 의해, 송신측 필터(12A, 12B)의 2배 고조파의 감쇠 특성 및 3배 고조파의 감쇠량을 충분히 얻을 수 있다. 또한, 스위치 소자(SWIC)의 개별단자측(송신회로측)과 안테나 접속측의 자계 결합을 억제할 수 있다. 이에 따라, 안테나에서 수신한 수신신호가 송신회로측으로 누설되는 것을 억제할 수 있다. 이것에 의해, 불필요한 감쇠를 발생시키지 않고 수신신호를 출력할 수 있다.

또한, 상술한 바와 같이 인덕터(GLt1, GLt2, DLt1, DLt2, L2, L4, L5)는 제 7 층, 제 8 층, 제 9 층으로 이루어지는 3층에 있어서, 동일한 층 상에 형성되어 있다.

그리고, 도 4에 나타내는 바와 같이 인덕터(GLt1, GLt2, DLt1, DLt2, L4, L5)는 적층체(900)를 적층 방향을 따라 보아서 겹치지 않도록 형성되어 있다.

이러한 구성에 의해, 각 인덕터(GLt1, GLt2, DLt1, DLt2, L2, L4, L5)가 적층 방향을 따르는 전자계 결합을 하는 것을 억제할 수 있다. 이에 따라 상술의 인덕터(GLt1, GLt2, DLt1, DLt2, L2)의 전자계 결합을 더욱 확실하게 억제할 수 있다.

또한, 도 3에 나타내는 바와 같이 각 인덕터(GLt1, GLt2, DLt1, DLt2, L2, L4, L5)가 형성된 유전체층(PL7, PL8, PL9, PL10)을 사이에 두도록 유전체층(PL5, PL13)에 내층의 그라운드 전극(GND)이 형성되어 있다. 이 때, 그라운드 전극(GND)은 적층체(900)를 평면으로 보아서 인덕터(GLt1, GLt2, DLt1, DLt2, L2, L4, L5)의 형성 영역을 포함하도록 형성되어 있다.

또한, 유전체층의 두께를 조정함으로써 유전체층(PL7)의 인덕터(GLt1, GLt2, DLt1, DLt2, L2, L4, L5)의 선상 전극 패턴과 유전체층(PL5)의 그라운드 전극(GND)의 거리, 및 유전체층(PL10)의 인덕터(GLt1, GLt2, L2, L4, L5)의 선상 전극 패턴과 유전체층(PL13)의 그라운드 전극(GND)의 거리가 각 인덕터(GLt1, GLt2, DLt1, DLt2, L2, L4, L5)의 동일층 상에서의 평면 상의 거리보다 가까워지도록 적층체(900)가 형성되어 있다.

이러한 구성에 의해, 각 인덕터(GLt1, GLt2, DLt1, DLt2, L2, L4, L5)는 적층 방향을 따라 그라운드 전극(GND)에 전자계 결합하고, 각각에 인덕터에서 발생하는 자계는 독립으로 된다. 이에 따라 각 인덕터가 층 내의 평면 상에서의 상호 전자계 결합하는 것이 억제된다. 따라서, 각 인덕터는 설계대로의 소자값으로 기능하고, 각 송신측 필터(12A, 12B)의 특성 열화나, 송신측 회로와 안테나측 회로 사이에서의 2배 고조파나 3배 고조파의 누설, 수신신호의 송신측 회로로의 누설을 억제할 수 있다.

또한, 도 3, 도 4의 유전체층(PL7, PL8, PL9, PL10)에 나타내는 바와 같이 안테나측 정합회로(11)의 인덕터(L2)의 선상 전극 패턴과 송신측 회로의 인덕터(GLt1, GLt2, DLt1, DLt2)의 선상 전극 패턴의 평면 상의 거리를, 송신측 회로의 인덕터(GLt1, GLt2, DLt1, DLt2)의 선상 전극 패턴끼리의 평면 상의 거리보다 길게 한다. 이것에 의해, 안테나측 정합회로(11)의 인덕터(L2)와, 송신측 회로의 인덕터(GLt1, GLt2, DLt1, DLt2)의 전자계 결합을 더욱 억제할 수 있다. 이것에 의해, 송신측 회로와 안테나측 회로 사이에서의 2배 고조파나 3배 고조파의 누설, 수신신호의 송신측 회로로의 누설을 더욱 억제할 수 있다.

또한, 상술의 실시형태에서는 스위치 소자(SWIC)의 공통단자(PIC0)를 시점으로 해서 인덕터(L2)를 적층체(900)의 상면측으로부터 저면측으로 시계 방향으로 나선 형상으로 권회하도록 형성된 경우에, 송신신호의 입력단인 제 1 개별 외부단자(PMtL) 및 제 2 개별 외부단자(PMtH)를 시점으로 해서 인덕터(GLt1, GLt2, DLt1, DLt2)를 적층체(900)의 상면측으로부터 저면측으로 시계 방향으로 나선 형상으로 권회하도록 형성했다. 그러나, 인덕터(L2)를 반시계 방향으로 같은 나선 형상으로 했을 경우에 인덕터(GLt1, GLt2, DLt1, DLt2)를 모두 적층체(900)의 상면측으로부터 저면측으로 반시계 방향으로 나선 형상으로 권회하도록 형성해도 좋다. 즉, 안테나측 신호전송 경로에 직렬 접속되는 인덕터(L2)에서 발생하는 자계의 방향과, 송신측 회로 내의 신호전송 경로에 직렬 접속된 인덕터(GLt1, GLt2, DLt1, DLt2)에서 발생하는 자계의 방향이 동일하게 되도록 각 인덕터를 구성하는 선상 전극 패턴의 선회 방향을 결정하면 좋다.

10 : 고주파 모듈 11 : 안테나측 정합회로
12A, 12B : 송신회로측 필터 900 : 적층체
SWIC : 스위치 IC 소자 DUP1, DUP2 : 듀플렉서
SAW1L, SAW2L, SAW1H, SAW2H : SAW 필터

Claims

안테나에 접속되는 안테나 접속용 외부단자, 및 복수의 통신신호를 송신하기 위한 송신회로와 수신하기 위한 수신회로가 각각 접속된 복수의 개별 외부단자를 구비한 적층체; 및
상기 적층체에 실장되어 상기 안테나 접속용 외부단자에 접속되는 공통단자와, 상기 복수의 개별 외부단자에 접속되는 복수의 개별단자를 구비한 스위치 소자를 구비하는 고주파 모듈로서:
상기 적층체 내에 형성되고, 상기 복수의 개별단자와 상기 복수의 개별 외부단자 사이에 각각 개별적으로 직렬 접속되는 복수의 개별단자측 인덕터를 구비하고,
상기 복수의 개별단자측 인덕터는 상기 적층체를 적층 방향을 따라 본 상태에서 겹치지 않고, 또한 발생하는 자계의 방향이 일치하도록 상기 적층체 내에 형성되어 있는 것을 특징으로 하는 고주파 모듈.
제 1 항에 있어서,
상기 안테나 접속용 외부단자와 상기 공통단자 사이에 직렬 접속된 안테나측 인덕터를 구비하고,
상기 안테나측 인덕터와 상기 복수의 개별단자측 인덕터는 상기 적층체를 적층 방향을 따라 본 상태에서 겹치지 않고, 또한 발생하는 자계의 방향이 일치하도록 상기 적층체 내에 형성되어 있는 것을 특징으로 하는 고주파 모듈.
제 1 항 또는 제 2 항에 있어서,
상기 복수의 개별단자측 인덕터의 내층 전극 패턴은 상기 적층체의 복수의 동일층에 형성되어 있는 것을 특징으로 하는 고주파 모듈.
제 3 항에 있어서,
상기 안테나측 인덕터의 내층 전극 패턴과 상기 복수의 개별단자측 인덕터의 내층 전극 패턴은 상기 적층체의 복수의 동일층에 형성되어 있고,
적층 방향으로 본 상태에서의 상기 안테나측 인덕터의 내층 전극 패턴과 상기 복수의 개별단자측 인덕터의 내층 전극 패턴의 간격은 상기 복수의 개별단측 인덕터의 내층 전극 패턴의 간격보다 이간되어 있는 것을 특징으로 하는 고주파 모듈.
제 3 항에 있어서,
상기 적층체에 있어서의 안테나측 인덕터 및 복수의 개별 단자측 인덕터의 내층 전극 패턴이 형성되는 층의 상층 및 하층에 적층 방향으로부터 보아서 상기 인덕터의 내층 전극 패턴의 형성 영역을 포함하도록 형성된 내층의 그라운드 전극을 구비하고,
상기 내층 그라운드 전극에 가장 근접하는 상기 인덕터의 내층 전극 패턴과 상기 내층 그라운드 전극의 간격은 복수의 인덕터를 각각 형성하는 내층 전극 패턴끼리의 간격보다 짧은 것을 특징으로 하는 고주파 모듈.
제 1 항 또는 제 2 항에 있어서,
상기 복수의 개별단자측 인덕터는 상기 송신회로에 접속되는 필터회로의 인덕터인 것을 특징으로 하는 고주파 모듈.
제 6 항에 있어서,
상기 필터회로는 전송하는 통신신호의 2배 고조파 및 3배 고조파를 감쇠시키는 로우 패스 필터이고,
상기 복수의 개별단자측 인덕터는 상기 2배 고조파를 감쇠시키기 위한 직렬 인덕터와, 상기 3배 고조파를 감쇠시키기 위한 직렬 인덕터인 것을 특징으로 하는 고주파 모듈.