KR101278396B1 - 패키징용 기판 고정 지그 및 반도체 칩 패키지의 제조 방법 - Google Patents

패키징용 기판 고정 지그 및 반도체 칩 패키지의 제조 방법 Download PDF

Info

Publication number
KR101278396B1
KR101278396B1 KR1020110036271A KR20110036271A KR101278396B1 KR 101278396 B1 KR101278396 B1 KR 101278396B1 KR 1020110036271 A KR1020110036271 A KR 1020110036271A KR 20110036271 A KR20110036271 A KR 20110036271A KR 101278396 B1 KR101278396 B1 KR 101278396B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
packaging
substrate
cover
fixing cover
Prior art date
Application number
KR1020110036271A
Other languages
English (en)
Other versions
KR20110117018A (ko
Inventor
충-딩 왕
윌리엄 쳉
보-이 리
첸-후아 유
치엔-시운 리
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20110117018A publication Critical patent/KR20110117018A/ko
Application granted granted Critical
Publication of KR101278396B1 publication Critical patent/KR101278396B1/ko

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

패키징용 기판 고정 지그가 개시되어 있다. 패키징용 기판 고정 지그는 베이스 플레이트, 내부에 적어도 하나의 반도체 칩을 본딩하기 위한 복수의 반도체 칩 부착 영역을 갖는 라미네이트된 기판, 및 라미네이트된 기판을 평탄화하기 위한 상단 고정 커버 - 상단 고정 커버는 베이스 플레이트와 상단 고정 커버 사이에서 라미네이트된 기판을 기계적으로 그리고 자기적으로 고정시킴 - 를 포함한다. 상단 고정 커버는 복수의 반도체 칩 부착 영역에 대응하는 복수의 개구부를 갖는다. 본 발명은 또한 반도체 칩 패키지를 위한 제조 방법을 개시한다.

Description

패키징용 기판 고정 지그 및 반도체 칩 패키지의 제조 방법{SUBSTRATE FIXING JIGS FOR PACKAGING AND FABRICATION METHODS FOR SEMICONDUCTOR CHIP PACKAGES}
본 발명은 패키징용 기판 고정 지그에 관한 것이며, 보다 자세하게는, 플립 칩 칩 스케일 패키징(flip chip chip scale packaging; fcCSP)을 위한 기판 고정 지그 및 fcCSP의 제조 방법에 관한 것이다.
fcCSP 기술은 고성능, 고속 및 고밀도의 소형 크기의 패키지에 넓게 이용된다. 통상적인 fcCSP 기술에 대해, 반도체 칩은 아래방향으로 향하도록 플립(flip)되고 그 후 반도체 칩 상의 금속 도체가, 하부에 놓인 라미네이트된 기판 상에 본딩된다.
반도체 디바이스의 치수가 줄어들수록 범프 피치도 또한 줄어든다. 반도체 칩이 플립되고 통상적인 fcCSP 방법에 의해 라미네이트된 기판 상에 본딩되면, 라이네이트된 기판이 외력으로 휘어질 때 이웃하는 범프들 사이에 브리지가 발생할 수 있거나 또는, 매우 깨지기 쉬운 콜드 조인트(cold joint)가 형성될 수 있다. 라미네이트된 기판은 반도체 칩을 라미네이트된 기판 상에 위치시키는 단계에서 픽서(fixer)에 의해 고정되지 않고, 플럭스 클리닝 프로세스가 후속하는 리플로우 프로세스 후에 라미네이트된 기판의 에지부가 픽서에 의해 고정된다. 그러나, 라미네이트된 기판 상에 반도체 칩을 위치시키는 단계에서 라미네이트된 기판이 쉽게 깨져, 범프 브리지 또는 콜드 조인트의 형성을 야기한다.
따라서, 플럭스 클리닝 프로세스로부터 플럭스 형성 잔여물을 제거하면서 범프 브리지 또는 콜드 조인트의 형성을 방지할 수 있는, 패키징용 기판 고정 지그를 개발하고 반도체 칩 패키지에 대한 제조 방법을 개발하는 것이 필요하다.
패키징용 기판 고정 지그의 예시적인 일 실시예는 베이스 플레이트, 내부에 적어도 하나의 반도체 칩을 본딩하기 위한 복수의 반도체 칩 부착 영역을 갖는 라미네이트된 기판, 및 라미네이트된 기판을 평탄화하기 위한 상단 고정 커버 - 상단 고정 커버는 베이스 플레이트와 상단 고정 커버 사이에서 라미네이트된 기판을 기계적으로 그리고 자기적으로 고정시킴 - 를 포함한다. 상단 고정 커버는 복수의 반도체 칩 부착 영역에 대응하는 복수의 개구부를 갖는다. 본 발명은 또한 반도체 칩 패키지를 위한 제조 방법을 개시한다.
반도체 클립 패키지를 제조하는 방법의 예시적인 일 실시예는 패키징용 기판 고정 지그를 제공하는 단계를 포함하며, 패키징을용 기판 고정 지그는 베이스 플레이트, 내부에 적어도 하나의 반도체 칩을 본딩하기 위한 복수의 반도체 칩 부착 영역을 갖는 라미네이트된 기판, 및 라미네이트된 기판을 평탄화하기 위한 상단 고정 커버 - 상단 고정 커버는 베이스 플레이트와 상단 고정 커버 사이에서 라미네이트된 기판을 기계적으로 그리고 자기적으로 고정시킴 - 를 포함하며, 상단 고정 커버는 복수의 반도체 칩 부착 영역에 대응하는 복수의 개구부를 갖는다. 반도체 칩은 복수의 반도체 칩 부착 영역 중 한 영역 상에 위치된다. 반도체 칩을 갖는 패키징용 기판 고정 지그에 대해 리플로우 프로세스를 수행한다. 반도체 칩을 갖는 패키징용 기판 고정 지그는 DIW(deionized water)와 용매를 포함하는 용액에 의해 클리닝되어 잔여 플럭스가 제거된다.
본 발명에 따르면, 라미네이트된 기판은 상단 고정 커버에 의해 평탄화되기 때문에, 기판 휘어짐에 의해 유도되는 범프 브리지 또는 콜드 조인트 형성 문제가 반도체 칩 플립 단계 동안에 방지될 수 있다. 추가로, 플럭스 제거 동안에, 잔여 플럭스와 잔여 용액의 형성을 방지할 수 있다. 추가로, 프로세스를 중단함으로써 야기된 외력으로 일어나는 극저유전체의 라미네이션 박리의 발생을 감소시킬 수 있다.
본 발명은 첨부된 도면을 참조로 이어지는 상세한 설명 및 실시예들을 읽음으로써 보다 완벽하게 이해될 수 있다.
도 1a는 본 발명에 따른 패키징용 기판 고정 지그의 예시적인 일 실시예의 사시도를 나타낸다.
도 1b는 도 1a에 도시된 패키징용 기판 고정 지그의 단면도를 나타낸다.
도 2a는 본 발명에 따른 패키징용 기판 고정 지그의 예시적인 다른 실시예의 사시도를 나타낸다.
도 2b는 도 2a에 도시된 패키징용 기판 고정 지그의 단면도를 나타낸다.
도 3a는 본 발명에 따른 패키징용 기판 고정 지그의 예시적인 다른 실시예의 사시도를 나타낸다.
도 3b는 도 3a에 도시된 패키징용 기판 고정 지그의 분해도를 나타낸다.
도 4a는 본 발명에 따른 패키징용 기판 고정 지그의 예시적인 다른 실시예의 사시도를 나타낸다.
도 4b는 도 4a에 도시된 패키징용 기판 고정 지그의 주변 영역(4B)의 확대도를 나타낸다.
도 4c는 도 4a에 도시된 패키징용 기판 고정 지그(400)의 평면도를 나타낸다.
도 4d는 도 4c에 도시된 패키징용 기판 고정 지그(400)의 단면도를 나타낸다.
도 5a는 본 발명에 따른 패키징용 기판 고정 지그(500)의 예시적인 다른 실시예의 평면도를 나타낸다.
도 5b는 도 5a에 도시된 패키징용 기판 고정 지그(500)의 단면도를 나타낸다.
도 5c는 도 5a에 도시된 패키징용 기판 고정 지그의 주변 영역(5C)의 확대도를 나타낸다.
도 6a는 본 발명에 따른 패키징용 기판 고정 지그(600)의 예시적인 다른 실시예의 평면도를 나타낸다.
도 6b는 도 6a에 도시된 패키징용 기판 고정 지그(600)의 단면도를 나타낸다.
도 6c는 도 6a에 도시된 패키징용 기판 고정 지그의 주변 영역(6C)의 확대도를 나타낸다.
다음 설명은 본 발명의 제조 및 목적을 수반한다. 이 설명은 본 발명의 제조 및 이용을 설명하기 위한 목적으로 제공하기 위한 것이며 제한 관점으로 취한 것이 아님을 이해하여야 한다. 도면 또는 설명부 내에서, 동일 또는 유사한 요소들은 동일 또는 유사한 부호로 표기 또는 표시되어 있다. 또한, 도면에 도시된 요소의 형상 또는 두께는 간략화 또는 편리성을 위하여 확대될 수 있다. 추가적으로, 도면 또는 설명부 내에 도시 또는 설명되지 않은 요소들은 당해 기술 분야에 잘 알려진 일반적인 요소들이다.
도 1a는 본 발명에 따른 패키징용 기판 고정 지그의 예시적인 일 실시예의 사시도를 나타내고, 도 1b는 도 1a에 도시된 패키징용 기판 고정 지그의 단면도를 나타낸다. 도 1a 및 도 1b를 참조하여 보면, 패키징용 기판 고정 지그(100)는 베이스 플레이트(150), 내부에 적어도 하나의 반도체 칩(160)을 본딩하기 위한 복수의 반도체 칩 부착 영역(135)을 갖는 라미네이트된 기판(130) 및 복수의 반도체 칩 부착 영역(135)에 대응하는 복수의 개구부(125)를 갖는 상단 고정 커버(110)를 포함한다. 플럭스의 제거 동안에 용매와 DIW를 포함한 용액을 쉽게 쉽게 제거하기 위하여, 상단 고정 커버(110)는 반도체 칩(160)의 두께보다 더 작거나 같은 두께(T)를 갖도록 설계됨을 이해할 수 있다. 복수의 핀 홀(115)은 상단 고정 커버(110)의 주변 영역(126)에 형성된다. 복수의 핀홀(115)을 베이스 플레이트(150)의 가이드 핀과 결합하도록 채용하여, 이에 의해 핀홀에 상단 고정 커버(110), 라미네이트된 기판(130) 및 베이스 플레이트(150)를 고정시킨다. 상단 고정 커버(110)의 복수의 개구부(125)는 그리드로서 구성된 슬렌더 벨트(slender belt; 122)를 포함하며, 이에 의해 칩 어레이 내의 각각의 칩을 분리시킨다.
도 2a는 본 발명에 따른 패키징용 기판 고정 지그의 예시적인 다른 실시예의 사시도를 나타내고, 도 2b는 도 2a에 도시된 패키징용 기판 고정 지그의 단면도를 나타낸다. 도 2a 및 도 2b를 참조하여 보면, 패키징용 기판 고정 지그(200)는 베이스 플레이트(250), 적어도 하나의 반도체 칩(260)을 본딩하기 위한 복수의 반도체 칩 부착 영역(235)을 갖는 라미네이트된 기판(230) 및 복수의 반도체 칩 부착 영역(235)에 대응하는 복수의 개구부(225)를 갖는 상단 고정 커버(210)를 포함한다. 이 실시예에서, 각각의 칩 부착 영역(23)5은 칩 어레이를 부착하는데 이용될 수 있다. 복수의 핀 홀(215)은 상단 고정 커버(210)의 주변 영역(226)에 형성된다. 복수의 핀홀(215)을 베이스 플레이트(250)의 가이드 핀과 결합하도록 채용하여, 이에 의해 핀홀에 상단 고정 커버(210), 라미네이트된 기판(230) 및 베이스 플레이트(250)를 고정시킨다. 벨트 영역(228)은 상단 고정 커버(210) 내의 인접하는 개구부들(225) 사이에 있으며, 여기서 벨트 영역(228)은 라미네이트된 기판(230) 내의 스크라이브 슬롯(scribe slot)의 폭보다 크고 두개의 인접하는 칩 어레이 세트 사이의 간격(D')의 폭보다 작은 폭(D)을 갖는다. 추가로, 플럭스가 제거될 때 용매와 DIW를 포함한 용액을 쉽게 쉽게 제거하기 위하여, 상단 고정 커버(210)는 반도체 칩(260)의 두께보다 더 작거나 같은 두께(T)를 갖도록 설계됨을 이해할 수 있다.
도 3a는 본 발명에 따른 패키징용 기판 고정 지그의 예시적인 다른 실시예의 사시도를 나타내고, 도 3b는 도 3a에 도시된 패키징용 기판 고정 지그의 분해도를 나타낸다. 도 3a 및 도 3b를 참조하여 보면, 상단 플레이트 커버(310)는 제1 고정 컴포넌트(310a)와 제2 고정 컴포넌트(310b)를 포함한다. 제1 고정 컴포넌트(310a)는 상단 커버 링으로서, 제2 고정 컴포넌트(310b)의 에지부에 부착되며, 여기에서 상단 커버 링(310a)의 프린지는 베이스 플레이트, 라미네이트된 기판 및 상단 고정 커버를 상단 커버 링(310a)에 고정시키는 복수의 클램프 링(318)을 갖는다.
제2 고정 컴포넌트(310b)는 도 1a에 도시된 상단 고정 커버(110)와 유사하며, 칩 부착 영역에 대응하는 복수의 개구부(325)를 갖는다. 복수의 핀 홀(315)은 상단 고정 커버(310)의 주변 영역에 형성된다. 복수의 핀 홀(315)은 상단 고정 커버(310), 라미네이트된 기판 및 베이스 플레이트를 고정시키기 위해 채용된다. 제2 고정 컴포넌트(310b)의 복수의 개구부(325)는 그리드로서 구성된 슬렌더 벨트(322)를 포함하며, 이에 의해 칩 어레이 내의 각각의 칩을 분리시킨다.
도 4a는 본 발명에 따른 반도체 칩 패키지를 패키징하기 위한 기판 고정 지그의 예시적인 다른 실시예의 사시도를 나타내고, 도 4b는 도 4a에 도시된 패키징용 기판 고정 지그의 주변 영역(4B)의 확대도를 나타낸다. 도 4a 및 도 4b를 참조하여 보면, 패키징용 기판 고정 지그(400)는 베이스 플레이트(450)와, 적어도 하나의 반도체 칩을 본딩하기 위한 복수의 반도체 칩 부착 영역을 갖는 라미네이트된 기판(430)과, 복수의 반도체 칩 부착 영역에 대응하는 복수의 개구부(425)를 갖는 상단 고정 커버(410)를 포함한다. 일 실시예에서, 라미네이트된 기판(430)을 평탄화하기 위하여 복수의 마그넷(magnet; 458)이 베이스 플레이트(450) 상에 설치되어, 라미네이트된 기판(430)이 베이스 플레이트(450)와 상단 고정 커버(410) 사이에 고정된다. 상단 고정 커버(410)는, 베이스 플레이트(450)의 가이드 핀(416)과 결합하도록 채용된 복수의 핀홀(415)을 갖고 있으며, 이에 의해 핀홀에 상단 고정 커버(410), 라미네이트된 기판(430) 및 베이스 플레이트(450)를 고정시킨다. 다른 실시예에서, 상단 고정 커버(410)는 라미네이트된 기판(430)을 흡착하도록 하는 복수의 진공 홀(455)을 갖고 있다.
추가로, 복수의 핀 홀(415)은 상단 고정 커버(410)의 주변 영역(426)에 형성된다. 상단 고정 커버(410)의 주변 영역(426)은 패키징용 기판 고정 지그(400)의 외부에 복수의 개구부(425)를 연결하는 복수의 그루브(428)를 갖고 있다.
도 4c는 도 4a에 도시된 패키징용 기판 고정 지그(400)의 평면도를 나타내며, 도 4d는 도 4c에 도시된 패키징용 기판 고정 지그(400)의 단면도를 나타낸다. 도 4d를 참조하여 보면, 라미네이트된 기판(430)이 평탄화되고 상단 고정 커버(410)에 의해 베이스 플레이트(450) 상에 고정되어, 이에 의해 라미네이트된 기판(430)이 휘어지는 것을 방지한다. 플럭스가 제거될 때, 그루브(428)를 통하여 패키징용 기판 고정 지그(400)의 외부에 대하여, DIW 및 용매를 포함한 용액을 쉽게 제거하기 위하여, 상단 고정 커버(410)가 반도체 칩의 두께보다 더 크고 그루브(428)의 높이(T1)보다 더 높은 두께(T)를 갖도록 설계됨이 이해될 수 있다.
도 5a는 본 발명에 따른 패키징용 기판 고정 지그(500)의 예시적인 다른 실시예의 평면도를 나타내며, 도 5b는 도 5a에 도시된 패키징용 기판 고정 지그(500)의 단면도를 나타내며, 도 5c는 도 5a에 도시된 패키징용 기판 고정 지그의 주변 영역(5C)의 확대도를 나타낸다. 도 5a 및 도 5b를 참조하여 보면, 패키징용 기판 고정 지그(500)는 베이스 플레이트(550), 적어도 하나의 반도체 칩(560)을 본딩하기 위한 복수의 반도체 칩 부착 영역(535)을 갖는 라미네이트된 기판(530) 및 칩 어레이 내의 각각의 칩을 분리시키도록 그리드로서 구성된 슬렌더 벨트(522)를 포함한 상단 고정 커버(510)를 포함한다. 일 실시예에서, 상단 고정 커버(510)의 주변 영역은 복수의 그루브(528)를 갖고 있다. 플럭스가 제거될 때, 그루브(528)를 통하여 패키징용 기판 고정 지그(500)에 대해, DIW 및 용매를 포함한 용액을 쉽게 제거하기 위하여, 복수의 개구부(525)가 패키징용 기판 고정 지그(500)의 외부에 연결되어 있음을 이해할 수 있다. 상단 고정 커버(510)의 주변 영역은 라미네이트된 기판(530)에 대하여 계단 형태로 형상화되고, 돌출부(526)를 갖고 있는데, 여기에서, 그루브(528)의 하단의 높이는 라미네이트된 기판(530)의 높이와 실질적으로 동일하다.
도 6a는 본 발명에 따른 패키징용 기판 고정 지그(600)의 예시적인 다른 실시예의 평면도를 나타내며, 도 6b는 도 6a에 도시된 패키징용 기판 고정 지그(600)의 단면도를 나타내며, 도 6c는 도 6a에 도시된 패키징용 기판 고정 지그의 주변 영역(6C)의 확대도를 나타낸다. 도 6a 내지 도 6c를 참조하여 보면, 패키징용 기판 고정 지그(600)는 도 5a 내지 도 5c에 도시된 패키징용 기판 고정 지그(500)의 것과 실질적으로 유사하기 때문에 간략화를 위하여 다시 설명하지 않는다. 상단 고정 커버(610)의 주변 영역이 계단 형태로 형상화되고 라미네이트된 기판(630)의 에지부 위에 놓이며, 돌출부(626)를 갖고 있는 것이 차이점이며, 여기에서 그루브(628)의 하단부는 패키징용 기판 고정 지그(600)의 외부에 대해 플럭스에 이용된 클리닝 용액을 제거하는데 돕기 위하여 라미네이트된 기판(630)의 상단 표면보다 실질적으로 더 높아야 한다.
상술한 실시예에 따르면, fcCSP(flip chip chip scale packaging)은 패키징용 기판 고정 지그(100 내지 600)을 이용하여 제조될 수 있다. 예를 들어, 패키징용 기판 고정 지그를 제공하고, 칩을 플립하여 복수의 반도체 칩 부착 영역 중 한 영역 상에 위치시킨다. 다음, 반도체 칩을 갖는 패키징용 기판 고정 지그에 대해 리플로우 프로세스를 수행한다. 반도체 칩을 갖는 패키징용 기판 고정 지그는 DIW와 용매를 포함하는 용액에 의해 클리닝되어 잔여 플럭스가 제거되는데, 여기에서, 반도체 칩을 플립하여 위치시키는 단계와, 리플로우 프로세스를 수행하는 단계와, 잔여 플럭스를 제거하는 단계는, 인라인 프로세스 장치에 의해 수행된다. 라미네이트된 기판은 상단 고정 커버에 의해 평탄화되기 때문에, 기판 휘어짐에 의해 유도되는 범프 브리지 또는 콜드 조인트 형성 문제가 반도체 칩 플립 단계 동안에 방지될 수 있다. 추가로, 플럭스 제거 동안에, 플럭스를 제거하는 용액은 상단 고정 커버의 주변 영역 내에 그루브를 형성함으로써 패키징용 기판 고정 지그의 외부에 대해 완벽하게 제거될 수 있고, 이에 의해 잔여 플럭스와 잔여 용액의 형성을 방지할 수 있다. 추가로, 상술한 실시예들에 따른 패키징용 기판 고정 지그는 베이스 플레이트, 라미네이트된 기판 및 상단 고정 커버를 고정시킬 수 있고 그에 따라 인라인 fcCSP 프로세스에 적용될 수 있으며, 이에 의해 프로세스를 중단함으로써 야기된 외력으로 일어나는 극저유전체(ELK(extreme low-k)dielectric) 라미네이션 박리(de-lamination)의 발생을 감소시킬 수 있다.
본 발명은 예를 들어, 바람직한 실시예로 설명되어 있지만, 본 발명은 이들 실시예로 제한되지 않음을 이해하여야 한다. 그 반대로, (당해 기술 분야의 숙련된 자에게 명백한 바와 같이), 여러 변경 및 유사한 구성을 포함하도록 의도된다. 따라서, 첨부된 청구항들의 범위는 이러한 모든 변경 및 유사한 구성을 포함하도록 가장 넓은 의미로 이해되어야 한다.
100: 패키징용 기판 고정 지그
110: 상단 고정 커버
130: 라미네이트된 기판
135: 반도체 칩 부착 영역
150: 베이스 플레이트

Claims (13)

  1. 패키징용 기판 고정 지그에 있어서,
    베이스 플레이트와,
    내부에 적어도 하나의 반도체 칩을 본딩하기 위한 복수의 반도체 칩 부착 영역을 갖는 라이네이트된 기판과,
    상기 라미네이트된 기판을 평탄화하고, 상기 베이스 플레이트와 상단 고정 커버 사이에서 상기 라미네이트된 기판을 기계적으로 그리고 자기적으로 고정시키는 상기 상단 고정 커버
    를 포함하며,
    상기 상단 고정 커버는 상기 복수의 반도체 칩 부착 영역에 대응하는 복수의 개구부를 갖는 것인 패키징용 기판 고정 지그.
  2. 제1항에 있어서, 상기 상단 고정 커버는 상기 반도체 칩의 두께보다 더 작거나 같은 두께를 갖는 것인 패키징용 기판 고정 지그.
  3. 제2항에 있어서, 상기 상단 고정 커버 내의 인접하는 개구부들 사이의 벨트 영역은 상기 라미네이트된 기판 내의 스크라이브 슬롯(scribe slot)의 폭보다 더 크고 두개의 칩 어레이 세트 사이의 간격의 폭보다 더 작은 폭을 갖는 것인 패키징용 기판 고정 지그.
  4. 제1항에 있어서, 상기 상단 고정 커버의 에지부에 부착된 상단 커버 링을 더 포함하며,
    상기 상단 커버 링의 프린지는 상기 베이스 플레이트, 상기 라미네이트된 기판 및 상기 상단 고정 커버를 상기 상단 커버 링에 고정시키기 위한 복수의 클램프 링을 갖는 것인 패키징용 기판 고정 지그.
  5. 제1항에 있어서, 상기 상단 고정 커버의 주변 영역은 복수의 그루브를 가지며, 각각의 그루브는 상기 패키징용 기판 고정 지그의 외부에 상기 복수의 개구부를 연결하는 것인 패키징용 기판 고정 지그.
  6. 제1항에 있어서, 상기 상단 고정 커버는 상기 반도체 칩의 두께보다 더 작거나 같은 두께를 가지며, 상기 상단 고정 커버의 주변 영역은 계단형태로 형상화되고, 상기 패키징용 기판 고정 지그의 외부에 상기 복수의 개구부를 연결하는 복수의 그루브를 갖는 것인 패키징용 기판 고정 지그.
  7. 반도체 칩 패키지를 제조하는 방법에 있어서,
    패키징용 기판 고정 지그를 제공하는 단계와,
    복수의 반도체 칩 부착 영역 중 한 영역 상에 반도체 칩을 플립(flipping)하여 위치시키는 단계와,
    상기 반도체 칩을 갖는 상기 패키징용 기판 고정 지그에 대해 리플로우 프로세스를 수행하는 단계와,
    DIW(deionized water)와 용매를 포함하는 용액에 의해 상기 반도체 칩을 갖는 상기 패키징용 기판 고정 지그를 클리닝하여 잔여 플럭스를 제거하는 단계
    를 포함하며,
    상기 패키징용 기판 고정 지그는,
    베이스 플레이트와,
    내부에 적어도 하나의 반도체 칩을 본딩하기 위한 상기 복수의 반도체 칩 부착 영역을 갖는 라이네이트된 기판과,
    상기 라미네이트된 기판을 평탄화하고, 상기 베이스 플레이트와 상단 고정 커버 사이에서 상기 라미네이트된 기판을 기계적으로 그리고 자기적으로 고정시키는 상기 상단 고정 커버를 포함하며, 상기 상단 고정 커버는 상기 복수의 반도체 칩 부착 영역에 대응하는 복수의 개구부
    를 갖는 것인 반도체 칩 패키지의 제조 방법.
  8. 제7항에 있어서, 상기 반도체 칩을 플립하여 위치시키는 단계와, 상기 리플로우 프로세스를 수행하는 단계와, 상기 잔여 플럭스를 제거하는 단계는, 인라인 프로세스 장치(in-line process equipment)에 의해 수행되는 것인 반도체 칩 패키지의 제조 방법.
  9. 제7항에 있어서, 상기 상단 고정 커버는 상기 반도체 칩의 두께보다 더 작거나 같은 두께를 갖는 것인 반도체 칩 패키지의 제조 방법.
  10. 제7항에 있어서, 상기 상단 고정 커버 내의 인접하는 개구부들 사이의 벨트 영역은 상기 라미네이트된 기판 내의 스크라이브 슬롯(scribe slot)의 폭보다 더 크고 두개의 칩 어레이 세트 사이의 간격의 폭보다 더 작은 폭을 갖는 것인 반도체 칩 패키지의 제조 방법.
  11. 제7항에 있어서, 상기 상단 고정 커버의 에지부에 부착된 상단 커버 링을 더 포함하며,
    상기 상단 커버 링의 프린지는 상기 베이스 플레이트, 상기 라미네이트된 기판 및 상기 상단 고정 커버를 상기 상단 커버 링에 고정시키기 위한 복수의 클램프 링을 갖는 것인 반도체 칩 패키지의 제조 방법.
  12. 제7항에 있어서, 상기 상단 고정 커버의 주변 영역은 복수의 그루브를 가지며, 각각의 그루브는 상기 패키징용 기판 고정 지그의 외부에 상기 복수의 개구부를 연결하는 것인 반도체 칩 패키지의 제조 방법.
  13. 제7항에 있어서, 상기 상단 고정 커버는 상기 반도체 칩의 두께보다 더 작거나 같은 두께를 가지며, 상기 상단 고정 커버의 주변 영역은 계단형태로 형상화되고, 상기 패키징용 기판 고정 지그의 외부에 상기 복수의 개구부를 연결하는 복수의 그루브를 갖는 것인 반도체 칩 패키지의 제조 방법.
KR1020110036271A 2010-04-20 2011-04-19 패키징용 기판 고정 지그 및 반도체 칩 패키지의 제조 방법 KR101278396B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099112268 2010-04-20
TW99112268A TWI443771B (zh) 2010-04-20 2010-04-20 封裝用基板固定裝置及半導體晶片封裝體的製造方法

Publications (2)

Publication Number Publication Date
KR20110117018A KR20110117018A (ko) 2011-10-26
KR101278396B1 true KR101278396B1 (ko) 2013-06-24

Family

ID=45031188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110036271A KR101278396B1 (ko) 2010-04-20 2011-04-19 패키징용 기판 고정 지그 및 반도체 칩 패키지의 제조 방법

Country Status (2)

Country Link
KR (1) KR101278396B1 (ko)
TW (1) TWI443771B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240033527A (ko) 2022-09-05 2024-03-12 아메스산업(주) 반도체 제조용 커버 이송 시스템
KR102650863B1 (ko) 2023-12-11 2024-03-25 아메스산업(주) 반도체 제조용 기판 결합 시스템 및 이를 이용한 반도체 제조용 기판 결합 방법
KR102655076B1 (ko) 2023-05-17 2024-04-08 아메스산업(주) 반도체 제조용 기판 결합 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040009582A (ko) * 2002-07-24 2004-01-31 삼성테크윈 주식회사 반도체 팩키지 및 그 제조방법
KR20060041356A (ko) * 2004-11-08 2006-05-12 주식회사 하이닉스반도체 Ｆｂｇａ 패키지용 지그
JP2007035978A (ja) * 2005-07-28 2007-02-08 Citizen Miyota Co Ltd 位置決め治具
KR100759211B1 (ko) * 2006-09-25 2007-09-14 주식회사 디엠에스 몰드 경화용 지그

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040009582A (ko) * 2002-07-24 2004-01-31 삼성테크윈 주식회사 반도체 팩키지 및 그 제조방법
KR20060041356A (ko) * 2004-11-08 2006-05-12 주식회사 하이닉스반도체 Ｆｂｇａ 패키지용 지그
JP2007035978A (ja) * 2005-07-28 2007-02-08 Citizen Miyota Co Ltd 位置決め治具
KR100759211B1 (ko) * 2006-09-25 2007-09-14 주식회사 디엠에스 몰드 경화용 지그

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240033527A (ko) 2022-09-05 2024-03-12 아메스산업(주) 반도체 제조용 커버 이송 시스템
KR102655076B1 (ko) 2023-05-17 2024-04-08 아메스산업(주) 반도체 제조용 기판 결합 방법
KR102657648B1 (ko) 2023-05-17 2024-04-23 아메스산업(주) 반도체 제조용 기판 결합 시스템
KR102650863B1 (ko) 2023-12-11 2024-03-25 아메스산업(주) 반도체 제조용 기판 결합 시스템 및 이를 이용한 반도체 제조용 기판 결합 방법

Also Published As

Publication number Publication date
TWI443771B (zh) 2014-07-01
TW201138010A (en) 2011-11-01
KR20110117018A (ko) 2011-10-26

Similar Documents

Publication Publication Date Title
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
JP5183708B2 (ja) 半導体装置およびその製造方法
KR101096042B1 (ko) 반도체 패키지 및 그 제조방법
JP5232185B2 (ja) 半導体装置の製造方法
US9076701B2 (en) Wafer supporting structure, intermediate structure of a semiconductor package including the wafer supporting structure
KR101901988B1 (ko) 반도체 패키지의 제조 방법
US20160148877A1 (en) Qfn package with improved contact pins
JP2008078367A (ja) 半導体装置
KR20040076623A (ko) 반도체 장치의 제조 방법
US20170294367A1 (en) Flat No-Leads Package With Improved Contact Pins
US20150311175A1 (en) Stacked chip package and method for forming the same
JP4495916B2 (ja) 半導体チップの製造方法
TW201814800A (zh) 半導體封裝體及其製造方法
KR101278396B1 (ko) 패키징용 기판 고정 지그 및 반도체 칩 패키지의 제조 방법
KR20130030370A (ko) 패키지 기판 및 이를 갖는 반도체 패키지
JP2006080284A (ja) 半導体装置および半導体装置の製造方法
US10957638B2 (en) Device with pillar-shaped components
US20140015145A1 (en) Multi-chip package and method of manufacturing the same
TWI544555B (zh) 半導體封裝結構及其製造方法
US20070045793A1 (en) Semiconductor device and method for fabricating the same
US9570411B2 (en) Pad structure of a semiconductor device, method of manufacturing the pad structure and semiconductor package including the pad structure
US20120261820A1 (en) Assembly of stacked devices with semiconductor components
CN107403734B (zh) 电子结构制程
JP2009253058A (ja) パッケージ基板の切削方法
JP2006196734A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160608

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190611

Year of fee payment: 7