KR20040009582A - 반도체 팩키지 및 그 제조방법 - Google Patents
반도체 팩키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR20040009582A KR20040009582A KR1020020043584A KR20020043584A KR20040009582A KR 20040009582 A KR20040009582 A KR 20040009582A KR 1020020043584 A KR1020020043584 A KR 1020020043584A KR 20020043584 A KR20020043584 A KR 20020043584A KR 20040009582 A KR20040009582 A KR 20040009582A
- Authority
- KR
- South Korea
- Prior art keywords
- bumps
- semiconductor package
- bump
- semiconductor chip
- electrode pads
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title description 9
- 238000000034 method Methods 0.000 claims abstract description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 22
- 230000001681 protective effect Effects 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 4
- 239000010970 precious metal Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 17
- 239000011241 protective layer Substances 0.000 abstract 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 6
- 239000011701 zinc Substances 0.000 description 6
- 229910052725 zinc Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 팩키지 및 이의 제조방법을 개시한다. 본 발명에 따르면, 반도체 칩과;상기 반도체 칩 상에 형성된 다수의 전극 패드와; 상기 반도체 칩의 일부 표면과 상기 각 전극 패드 상에 대하여 다수의 단위 개구를 가지고 상기 각 전극 패드의 일부를 노출시키는 보호막과; 상기 보호막의 개구에서 노출된 상기 전극 패드를 통해 상기 반도체 칩과 전기적으로 연결되고, 상기 다수의 단위 개구를 통해서 각각 형성된 후 모여서 하나를 이루며 전체적으로 평평한 접합면을 갖는 복수의 범프;를 구비하는 반도체 팩키지와 이의 제조방법이 제공된다.
Description
본 발명은 반도체 팩키지 및 반도체 팩키지의 제조방법에 관한 것으로, 더욱 상세하게는 범프의 형성 방식이 개선된 반도체 팩키지 및 이의 제조방법에 관한 것이다.
통상적으로, 반도체 팩키지 분야에서는 폴리 이미드 테이프와 같은 필름상에 형성된 구리 재료의 회로 패턴과, 범프를 이용한 반도체 칩간의 연결 방법 등이 공지되어 있다. 특히 플립칩 팩키지의 경우에는 웨이퍼 상에 형성된 전극 패드와 상기 전극 패드상에 범프를 형성하여 외부 외로와 전기적 연결을 하게 된다. 또한 반도체 칩과 리이드 프레임의 연결도 범프를 형성하여 행하고 있다. 이러한 칩 스케일 반도체 팩키지는 제조가 용이하고 취급이 편리하며, 그 구성의 단순함으로 인해 크기가 경박단소해 질 수 있다는 장점을 가지고 있다.
또한 플립칩 팩키지는 기판과 반도체 칩을 범프를 통해 직접적으로 연결하는 방식을 취하므로 전기적인 연결 경로가 짧기 때문에 높음 입출력 횟수와 함께 높은 속도와 성능을 얻을 수 있으므로 현재 많이 이용되고 있다.
상기와 같이 형성된 반도체 팩키지는 반도체 팩키지가 실장되는 기판에 대해서 이방성 도전성 페이스트 또는 비도전성 페이스트를 통해서 접합될 수 있다. 공지된 대로, 이방성 도전성 페이스트는 접착제 성분과 도전 입자가 혼합된 것으로서, 반도체 팩키지의 범프와 기판의 단자 패드 사이의 전기적 연결이 도전 입자를 통해서 이루어 진다.
도 1에는 이방성 도전성 페이스트를 이용한 플립칩 팩키지(Flip chip package)의 접합을 개략적으로 나타내었다.
도면을 참조하면, 반도체 팩키지(11)의 저면에는 다수의 범프(12)들이 구비되어 있다. 상기 반도체 팩키지(11)는 공지된 바와 같이 반도체 칩과, 상기 반도체 칩의 전극 단자에 전기적으로 연결된 구리 회로 패턴을 가지는 동박 테이프와, 상기 반도체 칩 및 구리 회로 패턴을 감싸는 엔캡슐레이션과, 상기 동박 테이프의 단자 패드 상에 형성된 범프를 구비한다. 도 1에서는 반도체 팩키지(11)의 저면에 범프(12)가 구비된 것만이 도시되어 있다.
상기 반도체 팩키지(11)는 기판(13)에 대하여 이방성 도전성 페이스트(14)를 통해서 접합된다. 이때, 상기 범프(12)들은 기판(13)의 회로 패턴(16)에 대해서 이방성 도전성 페이스트(14)에 포함된 도전성 입자(15)를 통해서 접촉한다.
도 1을 참조하여 설명된 예와는 달리, 비도전성 페이스트를 이용하여 반도체 팩키지를 기판에 접합시킬 수 있다. 이러한 경우에는 비도전성 페이스트가 단지 접착제의 기능만을 수행하며, 반도체 팩키지의 범프와 기판의 회로 패턴이 직접적으로 접촉하여야만 전기적인 연결이 이루어질 수 있다. 따라서, 반도체 팩키지에 형성되는 범프의 표면 형상에 따라서 전기적인 접속의 품질이 달라질 수 있다.
도 2에서는 비도전성 페이스트를 이용하여 반도체 팩키지를 기판에 접합시킨 예를 개략적으로 나타낸다.
도면을 참조하면, 반도체 팩키지(21)는 비도전성 페이스트(24)를 통해서 기판(23)에 대하여 접합된다. 이때, 반도체 팩키지(21)에 형성된 범프(22)는 기판(23)의 회로 패턴(26)에 직접적으로 접촉하게 되는 것이다.
도 3에서는 반도체 팩키지의 내부에서 반도체 칩과 리이드를 연결해주는 범프를 개략적으로 나타내었다.
도면을 참조하면, 반도체 칩(31)은 그 저면이 보호막(32)에 의해 보호되며, 범프(33)를 통해 리이드(34)와의 연결이 필요한 부분에 개구를 가지며, 상기 개구에 형성된 전극 패드(35)를 통해서 범프(33)와 연결되게 된다. 즉 반도체 칩(31)은 보호막에 형성된 다수의 개구에 형성된 전극 패드(35)와 연결된 범프(33)를 통해서 리이드(34)와 연결된다.
도 4a에서는 반도체 칩의 저면를 보호하는 보호막의 하나의 개구에서 범프를 형성하는 방법을 도시하고 있다.
도면을 참조하면, 반도체 칩(41)의 표면에는 보호막(42)이 형성되어 있으며 반도체 칩(41)의 단자형성 부분에서 보호막(42)이 개방되어 전극 패드(43)가 마련되어 있다. 상기 전극 패드(43)상에 골드 와이어 범프(44)가 형성되어 있다. 도 4에 도시된 예에서는 와이어 본딩 수행 장비를 이용하여 본딩 와이어를 단자 패드(43)에 소정의 양으로 올려놓는 방식으로 범프(44)를 형성하는 것이다. 그러나 이러한 방식은 와이어 본딩용 장치를 이용하여 모든 개별적인 단자패드(43) 상에골드 와이어를 올려놓아야 하기 때문에, 다수의 핀을 구비한 반도체 팩키지에 적용하는 것이 용이하지 않다. 특히 핀이 700개 이상 되는 반도체 팩키지에서는 작업성이 악화된다. 더욱이, 와이어 본딩 장비에서는 본딩 피치가 한계에 도달하여 있기 때문에 30마이크로 미터 이하의 범프를 제조하기가 어렵다. 따라서 범프의 피치가 미세한 경우에는 범프 형성용으로 와이어 본딩 장비를 이용할 수 없다는 문제점이 있다.
도 4b에 도시된 것은 반도체 팩키지의 범프를 제작하는 하나의 방법에 대한 설명도이다.
도면을 참조하면, 반도체 칩(45)의 표면에는 보호막(46)과, 상기 보호막(46)이 노출된 곳에 위치하는 전극 패드(47)상에 니켈 또는 골드 범프(48)가 형성되어 있다. 범프(48)의 형성 방법은 먼저 징케이트(zincate)처리를 하여 시이드(seed)를 형성한 후에 니켈 또는 골드를 무전해 도금하여 범프(48)를 형성하게 된다. 이때 범프(48)의 형상은 패드에 형성된 개구의 형태에 따라서 결정되는데, 일반적으로 에지(edge)의 성장 속도가 빠르므로 도시된 바와 같이 에지쪽이 볼록한 형태가 된다. 스퍼터링(sputtering) 방식으로 제조된 골드 범프의 경우는 에지쪽이 볼록한 형태를 가지더라도 골드의 연성으로 인하여 리이드와의 본딩시의 압력으로 범프와 리이드 사이에서 볼록한 에지에 의해 발생하는 간극이 채워지게 된다. 그러나 니켈 범프의 경우에는 경도가 높은 니켈의 특성으로 인하여 본딩시의 압력이 가해진다고 해도 간극을 채울 수가 없으며. 이 경우 범프의 리이드에의 접촉 불량으로 전기적인 연결이 잘 이루어지지 않거나, 또는 간극 부분에 접착제 성분의 수지가 진입하여 전기적인 연결을 방해하며, 열저항, 전기저항이 높아지는 등 반도체 팩키지의 신뢰성에 큰 문제점으로 작용하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 범프의 형성방법을 개선하여 그 형상이 향상된 범프를 가지는 반도체 팩키지와 이의 제조방법을 제공하는 것을 목적으로 한다.
도 1은 이방성 도전성 페이스트를 이용하여 반도체 팩키지를 기판에 접합하는 것을 개략적으로 나타내는 단면도,
도 2는 비전도성 페이스트를 이용하여 반도체 팩키지를 기판에 접합하는 것을 개략적으로 나타내는 단면도,
도 3은 범프에 의해 리이드와 반도체 칩이 연결되는 반도체 팩키지를 도시한 단면도,
도 4a는 와이어 본더를 이용한 범프의 제조 방법을 나타내는 단면도,
도 4b는 무전해 도금을 통한 범프의 제조 방법을 나타내는 단면도,
도 5a는 본 발명인 반도체 팩키지의 일 실시예에 사용되는 패드를 도시한 평면도,
도 5b는 도 5a의 단면 AA를 도시한 단면도,
도 6a 내지 6c는 본 발명에 따른 반도체 팩키지의 일 실시예에서 범프가 성장하는 모습을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 간단한 설명.>
11; 반도체 팩키지 12,33; 범프
13; 기판 14; 이방성 전도성 페이스트
15; 도전성 입자 16,26; 회로 패턴
21; 반도체 팩키지 22,64; 범프
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 팩키지는, 반도체 칩과, 상기 반도체 칩 상에 형성된 다수의 전극 패드와 상기 반도체 칩의 일부 표면과 상기 각 전극 패드 상에 대하여 다수의 단위 개구를 가지고 상기 각 전극 패드의 일부를 노출시키는 보호막과, 상기 보호막의 개구에서 노출된 상기 전극 패드를 통해 상기 반도체 칩과 전기적으로 연결되고, 상기 다수의 단위 개구를 통해서 각각 형성된 후 모여서 하나를 이루며 전체적으로 평평한 접합면을 갖는 복수의 범프를 구비하는 반도체 팩키지를 구비한다.
본 발명에 있어서, 상기 개구는 격자형으로 분리된 다수의 개구로 이루어지는 것이 바람직하다.
본 발명에 있어서, 상기 범프는 니켈 또는 그 합금으로 이루어질 수 있다.
본 발명에 있어서, 상기 범프는 금 또는 그 합금으로 이루어질 수 있다.
또한 본 발명에 따른 반도체 팩키지의 제조방법은 다수의 단위 개구로 이루어진 복수의 개구를 보호막에 형성하는 단계와, 상기 다수의 단위 개구에 각각 범프를 형성하는 단계와, 상기 각 범프가 성장하여 하나의 전극을 이루는 범프를 형성하는 단계를 구비한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 한 바람직한 실시예를 상세하게 설명하도록 한다.
도 5a와 도 5b에는 본 발명에 따른 반도체 팩키지에 사용되는 하나의 범프와 전극 패드와의 연결을 위한 개구가 형성된 상태를 나타내는 평면도와 단면도가 도시되어 있다. 즉 도시된 것은 종래의 기술에 의할 경우 하나의 개구를 이루는 것이 작은 다수의 개구로 분리되어 있는 상태를 도시한 것이다.
도면을 참조하면, 보호막(50)에는 종래 기술의 경우와 같이 하나의 전극에 해당하는 하나의 개구가 마련되는 것이 아니라 다수의 단위 개구(51)가 모여서 하나의 개구(52)를 이룬다. 또한 단위 개구(51)의 경계는 보호막(52)에 의해서 보호되고 있다. 보호막의 개구(52)에서는 반도체 칩(53)의 상면에 위치한 전극 패드(54)가 노출되어 있다.
즉, 본 발명은 종래 기술에서와 같이 하나의 개구에 범프를 형성하는 것이 아니고 다수의 단위 개구 각각에 시이드(seed)를 형성하여 각각에 범프를 성장시키는 것이다. 이렇게 미세한 범프를 모아서 하나의 범프를 형성하여 주면, 각각의 에지부가 돌출되는 효과는 감소되므로 전체적으로 에지부가 볼록한 범프가 형성되는 것을 방지할 수 있다.
도 6a, 도 6b, 도 6c에는 각각의 시이드에 형성된 범프가 성장하는 모습을 도시하였다.
도 5에 도시된 바와 같이 형성된 보호막(50)상의 개구에는 아연 스퍼터링 처리를 하게 된다. 아연 스퍼터링 처리를 하게 되면, 전극 패드(63a) 상에는 아연 시이드가 성장하게 된다. 아연 스퍼터링은 마스크를 이용하여 전극 패드(63a)의 부위만을 노출시키고, 통상의 스퍼터링 작업을 통해서 아연 시이드를 성장시키는 것이다. 이는 최종적으로 범프의 중앙부가 돌출되도록 하는 것이다. 아연 시이드는 최종적으로 형성된 범프의 형상이 중앙부가 돌출되도록 하기 위한 것이다. 즉, 범프의 중앙부가 주변부보다 돌출하도록 형성하여, 범프가 기판의 회로 패턴과 실질적으로 접촉할 수 있게 한다. 이렇게 형성된 시이드에 무전해 니켈 도금을 수행함으로써 니켈 범프를 형성한다. 통상 무전해 니켈 도금은 90% 내지 95%의 니켈과 5% 내지 10%의 인(phosphorous)을 구비한 재료를 이용하여 이루어지며, 1 내지 50 마이크로미터의 두께로 전착된 후에는 수세 및 건조 단계를 거치게 된다.
상기와 같은 과정을 거치며 각 시이드에서 성장하는 단위 범프(64a)는 성장함에 따라서 서로 만나게 되고, 이 과정에서 각 단위 범프의 형상을 제어할 수 있다. 즉 에지부가 돌출하는 경향이 있더라도 이는 하나의 전극에 해당하는 범프를 하나로 성장시키는 경우보다 작고, 이에 의해 간극이 발생하더라도 이는 본딩시의 압력에 의해 극복할 수 있는 정도이므로 기판에 장착시 접촉이 완전하게 될 수 있는 범프(64)를 형성할 수 있다. 상기한 설명에서 무전해 니켈 도금의 예를 들었지만, 이는 골드의 경우에도 마찬가지로 적용될 수 있다.
상술한 바와 같이, 반도체 팩키지에 있어서의 범프의 형성방법을 개선함으로써 범프의 형상을 향상하여 기판과의 접촉 불량의 발생을 방지하여 보다 신뢰성있는 반도체 팩키지를 제공할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.
Claims (5)
- 반도체 칩과;상기 반도체 칩 상에 형성된 다수의 전극 패드와;상기 반도체 칩의 일부 표면과 각 전극 패드 상에 대하여 다수의 단위 개구를 가지고 상기 각 전극 패드를 부분적으로 노출시키는 보호막과;상기 보호막의 개구에서 노출된 상기 전극 패드를 통해 상기 반도체 칩과 전기적으로 연결되고, 상기 다수의 단위 개구를 통해서 각각 형성된 후 모여서 하나를 이루며 전체적으로 평평한 접합면을 갖는 복수의 범프;를 구비하는 반도체 팩키지.
- 제 1항에 있어서,상기 개구는 격자형으로 분리된 다수의 개구로 이루어진 것을 특징으로 하는 반도체 팩키지.
- 제 1항 또는 제 2항에 있어서,상기 범프는 니켈 또는 그 합금으로 이루어지고 최외곽에 금 또는 그 합금으로 된 귀금속 도금층을 가지는 것을 특징으로 하는 반도체 팩키지.
- 제 1항 또는 제 2항에 있어서,상기 범프는 금 또는 그 합금으로 이루어진 것을 특징으로 하는 반도체 팩키지.
- 다수의 단위 개구로 이루어진 복수의 개구를 보호막에 형성하는 단계와;상기 다수의 단위 개구에 각각 범프를 형성하는 단계와;상기 각 범프가 성장하여 하나의 전극을 이루는 범프를 형성하는 단계;를 구비하는 반도체 팩키지 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020043584A KR20040009582A (ko) | 2002-07-24 | 2002-07-24 | 반도체 팩키지 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020043584A KR20040009582A (ko) | 2002-07-24 | 2002-07-24 | 반도체 팩키지 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040009582A true KR20040009582A (ko) | 2004-01-31 |
Family
ID=37318487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020043584A KR20040009582A (ko) | 2002-07-24 | 2002-07-24 | 반도체 팩키지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040009582A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237318A (zh) * | 2010-04-20 | 2011-11-09 | 台湾积体电路制造股份有限公司 | 封装用基板固定装置及半导体芯片封装体的制造方法 |
| KR101278396B1 (ko) * | 2010-04-20 | 2013-06-24 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 패키징용 기판 고정 지그 및 반도체 칩 패키지의 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321667A (ja) * | 1997-05-16 | 1998-12-04 | Ricoh Co Ltd | 半導体装置 |
| JPH1131698A (ja) * | 1997-07-14 | 1999-02-02 | Texas Instr Japan Ltd | 半導体装置、その製造方法及び実装構造 |
-
2002
- 2002-07-24 KR KR1020020043584A patent/KR20040009582A/ko not_active Application Discontinuation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321667A (ja) * | 1997-05-16 | 1998-12-04 | Ricoh Co Ltd | 半導体装置 |
| JPH1131698A (ja) * | 1997-07-14 | 1999-02-02 | Texas Instr Japan Ltd | 半導体装置、その製造方法及び実装構造 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237318A (zh) * | 2010-04-20 | 2011-11-09 | 台湾积体电路制造股份有限公司 | 封装用基板固定装置及半导体芯片封装体的制造方法 |
| KR101278396B1 (ko) * | 2010-04-20 | 2013-06-24 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 패키징용 기판 고정 지그 및 반도체 칩 패키지의 제조 방법 |
| CN102237318B (zh) * | 2010-04-20 | 2013-07-17 | 台湾积体电路制造股份有限公司 | 封装用基板固定装置及半导体芯片封装体的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6884652B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| KR100319609B1 (ko) | 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법 | |
| TWI241700B (en) | Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication | |
| US7208825B2 (en) | Stacked semiconductor packages | |
| US6559528B2 (en) | Semiconductor device and method for the fabrication thereof | |
| TWI255538B (en) | Semiconductor package having conductive bumps on chip and method for fabricating the same | |
| US7338837B2 (en) | Semiconductor packages for enhanced number of terminals, speed and power performance | |
| US7423340B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| US7199459B2 (en) | Semiconductor package without bonding wires and fabrication method thereof | |
| US7939383B2 (en) | Method for fabricating semiconductor package free of substrate | |
| US11810849B2 (en) | Connection structure and method of forming the same | |
| TW200818458A (en) | Stackable packages for three-dimensional packaging of semiconductor dice | |
| CN102456648B (zh) | 封装基板的制法 | |
| US6573612B1 (en) | Resin-encapsulated semiconductor device including resin extending beyond edge of substrate | |
| US11670600B2 (en) | Panel level metal wall grids array for integrated circuit packaging | |
| US7354796B2 (en) | Method for fabricating semiconductor package free of substrate | |
| JP2007287762A (ja) | 半導体集積回路素子とその製造方法および半導体装置 | |
| US20050194665A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| US11824001B2 (en) | Integrated circuit package structure and integrated circuit package unit | |
| US11616017B2 (en) | Integrated circuit package structure, integrated circuit package unit and associated packaging method | |
| JPH10256460A (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| KR20040009582A (ko) | 반도체 팩키지 및 그 제조방법 | |
| US20050184368A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
| CN112117242A (zh) | 芯片封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |