KR101265008B1 - 실장 기판 및 그 제조 방법 - Google Patents

실장 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101265008B1
KR101265008B1 KR1020110087036A KR20110087036A KR101265008B1 KR 101265008 B1 KR101265008 B1 KR 101265008B1 KR 1020110087036 A KR1020110087036 A KR 1020110087036A KR 20110087036 A KR20110087036 A KR 20110087036A KR 101265008 B1 KR101265008 B1 KR 101265008B1
Authority
KR
South Korea
Prior art keywords
conductive foil
hole
element fixing
plating layer
electrode
Prior art date
Application number
KR1020110087036A
Other languages
English (en)
Other versions
KR20120078567A (ko
Inventor
고로 나리따
Original Assignee
가부시끼가이샤 엘리먼트 덴시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 엘리먼트 덴시 filed Critical 가부시끼가이샤 엘리먼트 덴시
Publication of KR20120078567A publication Critical patent/KR20120078567A/ko
Application granted granted Critical
Publication of KR101265008B1 publication Critical patent/KR101265008B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Resistance Heating (AREA)

Abstract

발열 소자를 실장하는 방법으로서는 방열성이 높은 알루미늄 등의 금속 기판이나 구리 등의 리드 프레임이 일반적이며, 프린트 기판을 이용한 저렴한 실장 구조가 요구되고 있었다. 기판(10)에 행렬 형상으로 다수개의 소자 고착 전극용 관통 구멍(21)을 형성하고, 소자 고착 전극용 관통 구멍(21)에 제1 도전박(11) 표면까지 성장한 전해 도금층(22)으로 형성된 소자 고착 전극부(20)를 설치하고, 소자 고착 전극부(20) 상에 발열 소자(31)를 고착하여 방열성이 높은 실장 기판을 실현한다.

Description

실장 기판 및 그 제조 방법{MOUNTING SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은, 비아 홀 저면에 노출되는 얇은 도전박에 전해 도금으로 비아 홀을 매설하는 다수개의 소자 고착 전극부를 설치한 실장 기판 및 그 제조 방법에 관한 것이다.
조명용 광원으로서 발광 다이오드(LED)를 이용하는 조명 장치가 시장에 공급되어 왔다. 발광 다이오드도 개량에 의해, 1W 이상의 백색의 고효율 파워 LED도 시판되고 있다. 이 고효율 파워 LED를 실장하는 방법으로서는 방열성이 높은 알루미늄 등의 금속 기판이나 구리 등의 리드 프레임이 일반적이며, 고효율 파워 LED가 발열로 열화되지 않도록 방열성을 높인 실장 구조가 요구된다.
또한, 상술한 고효율 파워 LED에 한정되지 않고 일반적인 반도체 소자 등으로도 방열성을 높인 실장 구조가 요구된다.
특허 문헌 1에는, 도 1(본원의 도 8에 대응) 및 도 2에 도시한 바와 같이, 구리, 알루미늄 등의 금속 기판(1-1)과, 기판(1-1) 상에 적층된 1W/mk 이상의 열전도성을 갖는 절연층(1-2)과, 절연층(1-2) 상에 도전 패턴을 갖는 적층된 도전층(1-3)을 갖는 모듈 기판(1-4)과, 모듈 기판(1-4)의 도전층(1-3) 상에 부착된 복수의 발광 다이오드 소자(1-5)와, 발광 다이오드 소자(1-5)의 광 조사측에 배치된 형광체를 갖는 조명용 LED 모듈이 나타내어져 있다. 즉, 방열성이 높은 금속 기판(1-1) 상에 복수의 발광 다이오드 소자(1-5)를 실장함으로써 방열성을 실현하고 있다.
특허 문헌 2에는, 도 1(본원의 도 9에 대응)에 도시한 바와 같이, 리드 프레임(2-2) 상에 발광 다이오드 소자(2-5)를 조입하고 있다. 이 리드 프레임(2-2)은 금속 재료로 구성되고, 리드 프레임(2-2)을 통하여 효율적으로 방열(단락 0034 참조)할 수 있다고 하는 기재가 되어 있다. 즉, 방열성이 양호한 금속의 리드 프레임(2-2)을 이용함으로써 발광 다이오드 소자(2-5)의 발열을 효율적으로 방열하고 있다.
상술한 금속 기판 혹은 리드 프레임을 이용하는 실장 구조에서는 각각 전용의 금속 기판 혹은 리드 프레임이 필요해진다. 따라서, 프린트 기판의 개량에 의해서 발열성을 높인 실장 구조도 이하와 같이 모색되어 있다.
특허 문헌 3에는, 도 2(본원의 도 10에 대응)에 도시한 바와 같이, 표면 실장 디바이스(3-11)의 하면의 프린트 기판(3-14)에 복수의 서멀 비아(3-15)를 형성하고, 표면 실장 디바이스(3-11)의 발열을 패들(3-13)에 열전도되고, 또한 프린트 기판(3-14)의 서멀 비아(3-15)를 통하여 방열기(3-17)에 열전도하는 실장 구조가 나타내어져 있다(단락 0008, 0009 참조).
또한, 이 서멀 비아(3-15)는 쓰루홀이며, 통상의 쓰루홀 도금으로 형성되었기 때문에 단면적도 매우 작아, 대면적인 것을 얻을 수 없어 복수개의 서멀 비아(3-15)를 밀집시켜 방열성을 높이는 구조이다.
특허 문헌 4에는, 도 1(본원의 도 11에 대응) 및 도 2에 도시한 바와 같이, 히트 싱크(4-20) 상에 발열 소자(4-30)를 고정하고, 프린트 기판(4-10)의 히트 싱크(4-20)의 탑재 영역에 복수의 서멀 비아(4-19)를 설치하고, 발열 소자(4-30)로부터의 발열을 히트 싱크(4-20)에 전달하고, 또한 서멀 비아(4-19)를 통하여 외부로 방열하는 실장 구조가 나타내어져 있다(단락 0017∼0030 참조).
또한, 이 서멀 비아(4-19)는 프린트 기판에 드릴 가공 등에 의해 관통 구멍을 뚫고, 그 내벽면에 구리 도금을 실시하는 이른바 쓰루홀 도금으로 형성되어 있다(단락 0030 참조).
[특허 문헌 1] 일본 특허 공개 제2010-251441호 공보 [특허 문헌 2] 일본 특허 공개 제2009-302159호 공보 [특허 문헌 3] 일본 특허 공개 제2007-208123호 공보 [특허 문헌 4] 일본 특허 공개 제2003-273297호 공보
상술한 발광 장치는, 조명용 외에 액정 텔레비전의 백라이트, 자동차용의 조명 등 용도가 확대되고 있다. 용도에 따라서는 프린트 기판을 이용한 저렴한 실장 구조가 요구되는 경우도 있다.
그러나, 특허 문헌 1에 기재된 금속 기판을 이용하는 경우는, 각 모듈의 금속 기판마다 실장하기 때문에, 제조 코스트의 저감은 어렵다. 또한, 금속 기판 자체도 비싸고 재료비도 저감은 어렵다.
또한, 특허 문헌 2에 기재된 리드 프레임을 이용하는 경우는, 미리 리드 프레임을 준비할 필요가 있고, 전술한 금속 기판보다는 재료비는 저감할 수 있지만, 리드 프레임은 프린트 기판에 납땜하여 실장할 필요가 있어, 실장면에 큰 제약이 있다. 또한, 방열성이어도 리드 프레임은 양호한 방열을 행할 수 있지만, 프린트 기판은 절연체이므로 방열은 양호하다고 말할 수 없어 전체적으로 보면 방열성은 금속 기판보다 훨씬 떨어진다고 할 수 있다.
또한, 특허 문헌 3, 4에 기재된 서멀 비아를 복수개나 받은 프린트 기판을 이용하는 경우는, 쓰루홀 도금으로 서멀 비아가 형성되기 때문에 상기한 전체가 금속으로 구성되는 금속 기판이나 리드 프레임에 비교하면 그 방열성은 매우 작다. 또한, 방열성을 올리기 위해 프린트 기판 상에 히트 싱크를 통하여 발열 소자를 고착하므로, 미리 히트 싱크에 발열 소자를 고착하는 공정과 이 히트 싱크를 프린트 기판에 재치하는 공정이 필요하게 되고, 프린트 기판을 이용하는 제법상의 간편성은 없어져, 오히려 금속 기판이나 리드 프레임을 이용하는 제법으로부터 복잡하게 되는 문제가 생겼다.
본 발명은 상기한 문제점을 감안하여 이루어진 것으로, 본 발명의 목적은 프린트 기판을 이용하여 그 자체를 방열성이 양호한 실장 기판으로서 실현하고, 일괄적으로 다수의 발열 소자를 제조하는 것을 가능하게 하는 실장 기판 및 그것을 이용한 발열 소자의 실장 방법을 제공하는 데 있다.
본 발명의 실장 기판은, 절연 기판의 양쪽 주면에 설치한 제1 도전박 및 제2 도전박과, 행렬 형상으로 다수개 배열된 상기 절연 기판을 관통하고 상기 제2 도전박의 이면을 그 저부에 노출되는 소자 고착 전극용 관통 구멍과, 상기 각 소자 고착 전극용 관통 구멍을 충전하고, 상기 소자 고착 전극용 관통 구멍의 저부의 상기 제2 도전박의 이면으로부터 상기 제1 도전박 표면까지 성장한 전해 도금층으로 형성된 소자 고착 전극부와, 상기 제1 도전박에서 원하는 패턴으로 형성된 제1 전극부와, 상기 제2 도전박에서 원하는 패턴으로 형성된 제2 전극부를 구비하는 것을 특징으로 한다.
또한, 본 발명의 실장 기판의 제조 방법은, 양쪽 주면에는 제1 도전박 및 제2 도전박이 점착된 절연 기판을 준비하는 공정과, 소자 고착 전극부를 형성하는 영역의 상기 제1 도전박을 선택적으로 제거하고, 상기 절연 기판을 노출하는 공정과, 상기 절연 기판을 선택적으로 드라이 에칭하여 소자 고착 전극용 관통 구멍을 형성하고, 상기 제2 도전박의 이면을 검출하여 드라이 에칭을 정지하고, 상기 소자 고착 전극용 관통 구멍의 저면에 상기 제2 도전박의 이면측을 노출한 소자 고착 전극용 관통 구멍을 형성하는 공정과, 상기 제1 및 상기 제2 도전박의 표면을 필름으로 피복하는 공정과, 전해 도금에 의해 상기 소자 고착 전극용 관통 구멍에 저부측에 노출되는 상기 제2 도전박의 이면으로부터 상방향만으로 구리 도금층을 형성하고, 상기 구리 도금층에서 상기 소자 고착 전극용 관통 구멍을 충전하는 공정과, 상기 구리 도금층의 표면을 평탄하게 연삭하고, 평탄화하는 공정과, 상기 제1 및 제2 도전박을 원하는 패턴으로 에칭하여 제1 전극부와 제2 전극부를 형성하는 공정을 구비하는 것을 특징으로 한다.
또한, 본 발명의 실장 기판의 제조 방법은, 일주면에 제1 도전박이 점착된 절연 기판을 준비하는 공정과, 소자 고착 전극부를 형성하는 영역의 상기 절연 기판에 라우터 가공에 의해 관통하는 소자 고착 전극용 관통 구멍을 형성하는 공정과, 상기 절연 기판의 반대 주면에 제2 도전박을 점착하고, 상기 소자 고착 전극용 관통 구멍의 저면에 상기 제2 도전박의 이면측을 노출시키는 공정과, 상기 제1 및 상기 제2 도전박의 표면을 필름으로 피복하는 공정과, 전해 도금에 의해 상기 소자 고착 전극용 관통 구멍에 저부측으로 노출되는 상기 제2 도전박의 이면으로부터 상방향만으로 구리 도금층을 형성하고, 상기 구리 도금층에서 상기 소자 고착 전극용 관통 구멍을 충전하는 공정과, 상기 구리 도금층의 표면을 평탄하게 연삭하고, 평탄화하는 공정과, 상기 제1 및 제2 도전박을 원하는 패턴으로 에칭하여 제1 전극부와 제2 전극부를 형성하는 공정을 구비하는 것을 특징으로 한다.
본 발명의 실장 기판에 따르면, 이하의 효과가 얻어진다.
첫째로, 실장 기판은, 행렬 형상으로 다수개 배열된 절연 기판을 관통하고 제2 도전박의 이면을 그 저부에 노출되는 소자 고착 전극용 관통 구멍을 매설하는 전해 도금층으로 이루어지는 소자 고착 전극부를 설치함으로써, 발열 소자로부터의 발열을 소자 고착 전극부에 바로 전달되어, 방열성이 매우 높은 프린트 기판을 실현한다.
둘째로, 소자 고착 전극부는 순 구리의 덩어리이며, 종래의 금속 기판, 프레임 혹은 히트 싱크와 동일한 열전도성이 얻어진다. 이 때문에 종래의 프린트 기판에서 자주 이용된 구리 페이스트의 서멀 비아에서는 열전도율은 겨우 10W/mk이었던 것이, 구리의 열전도율 400W/mk까지 인상되어, 약 40배의 방열성을 향상시킬 수 있다.
또한, 종래의 쓰루홀을 구리 도금층으로 형성한 경우에서도 열전도율은 48W/mk이며, 약 8배의 방열성을 향상시킬 수 있다.
셋째로, 실장 기판의 각 셀(22)에 소자 고착 전극부의 구리 도금층이 매립된 형상으로 배치되므로, 순 구리의 히트 싱크가 프린트 기판에 매립된 것과 등가의 구조로 되어, 프린트 기판이 갖는 대량 제조의 편리성과 고방열성의 특성을 더불어 갖는다. 또한, 소자 고착 전극부는 각 셀의 중앙부에 위치하므로, 다이싱 라인에 둘러싸여져 있어, 다이싱되지 않는 구조이다.
넷째로, 실장 기판에서는, 소자 고착 전극부의 크기는 방열 특성에 의해 설계되고, 형상도 두께도 임의로 선택할 수 있다. 높은 방열성을 얻고자 할 때는 셀 자체를 크게 하거나, 절연 기판의 두께를 두껍게 하여 소자 고착 전극부의 체적을 크게 하면 된다.
다섯째로, 실장 기판에 행렬 형상으로 셀을 다수개 인접하여 배열하므로, 다수개의 셀을 집적할 수 있어, 생산 효율과 코스트를 대폭 향상시킬 수 있다. 또한, 이 실장 기판에서는, 소자 고착 전극부를 구리 도금층으로 매립된 형상으로 하므로, 제조 공정에서 헛되게 버리는 원재료가 거의 없어, 환경에 우수한 생산을 실현할 수 있다.
본 발명의 실장 기판의 제조 방법에 따르면, 이하의 효과가 얻어진다.
첫째로, 소자 고착 전극용 관통 구멍의 저면에 제2 도전박의 이면측을 노출한 소자 고착 전극용 관통 구멍을 형성하는 공정과, 제2 도전박에 통전하여 전해 도금에 의해 소자 고착 전극용 관통 구멍에 저부측으로 노출되는 제2 도전박의 이면으로부터 상방향만으로 구리 도금층을 형성하고, 구리 도금층에서 소자 고착 전극용 관통 구멍을 충전하는 공정에 의해, 순 구리의 소자 고착 전극부를 실장 기판에 매립하여 형성할 수 있다. 이에 의해 종래의 프린트 기판에서는 서멀 비아 혹은 쓰루홀에서만 방열성을 향상시킬 수 있었던 것이, 순 구리의 히트 싱크가 프린트 기판에 다수개 매립된 것과 등가의 구조의 실장 기판을 제조할 수 있게 되었다.
둘째로, 제1 도전박의 소자 고착 전극부가 형성되는 예정된 영역과 그 주변부를 제외하고 필름으로 덮고, 제2 도전박은 그 표면을 필름으로 덮고, 제2 도전박만을 마이너스 전극으로 하여 전해 도금을 행하므로, 소자 고착 전극용 관통 구멍의 저면에 노출된 제2 도전박의 이면만이 전해 도금의 전극으로서 작용하고, 여기에만 구리 도금층이 석출되고, 시간과 함께 성장하여 소자 고착 전극용 관통 구멍을 매설한다. 이에 의해 구리 도금층은 소자 고착 전극용 관통 구멍의 저면에 노출된 제2 도전박의 이면으로부터 성장하므로, 보이드를 발생하지 않고 밀도가 높은 순 구리의 덩어리를 형성하고, 양호한 히트 싱크를 형성한다. 게다가, 소자 고착 전극용 관통 구멍의 형상은 어떤 형상을 선택해도 그것을 확실하게 매설하는 소자 고착 전극부를 형성할 수 있다. 절연 기판의 두께도 선택이 가능하며, 그 경우라도 구리의 전해 도금의 시간을 선택함으로써, 구리 도금층에서 소자 고착 전극용 관통 구멍을 매설하도록 성장시킬 수 있다.
즉, 소자 고착 전극부의 구리 도금층은 어떤 형상이라도 두께라도 대응을 할 수 있다.
셋째로, 제1 도전박 상의 필름 및 소자 고착 전극용 관통 구멍으로부터 돌출된 구리 도금층은 기계적으로 연삭하여 그 표면을 평탄하게 하므로, 발열 소자를 고착하는 것이 가능해진다.
또한, 쓰루홀 도금층에서 소자 고착 전극부의 덮개 도금도 겸하므로, 공정의 간략화도 가능하다.
넷째로, 각 셀을 행렬 형상으로 다수개 인접하여 배치함으로써, 발열 소자를 삽입한 반도체 장치를 대량으로 제조하는 것이 가능하며, 소자 고착 전극부는 각 셀의 중앙부에 배치함으로써 다이싱시에 다이싱되는 일도 없다.
도 1은 본 발명의 발광 장치의 (A) 상면도, (B) 단면도.
도 2는 본 발명에 이용하는 실장 기판의 (A) 상면도, (B) 상면도.
도 3은 본 발명에 이용하는 실장 기판의 (A) 표면 일부 확대도, (B) 이면 일부 확대도.
도 4는 본 발명의 제조 방법을 설명하는 단면도.
도 5는 본 발명의 제조 방법을 설명하는 단면도.
도 6은 본 발명의 제조 방법을 설명하는 단면도.
도 7은 본 발명의 제조 방법을 설명하는 단면도.
도 8은 종래의 발광 장치를 설명하는 단면도.
도 9는 종래의 발광 장치를 설명하는 단면도.
도 10은 종래의 발광 장치를 설명하는 단면도.
도 11은 종래의 발광 장치를 설명하는 단면도.
도 1 내지 도 7을 참조하여, 본 발명의 실시 형태를 설명한다.
우선, 도 1에 본 발명의 실장 기판을 이용한 발광 장치를 도시한다. 도 1의 (a)는 그 상면도이며, 도 1의 (b)는 도 1의 (a)의 a-a선 단면도이다.
본 실시 형태의 실장 기판을 이용한 발열 소자는, 절연 기판(10)과, 제1 도전박(11)과, 제2 도전박(12)과, 제1 전극부(13)와, 제2 전극부(14)와, 소자 고착 전극부(20)와, 발열 소자(31)로 구성된다.
절연 기판(10)은, 제1 및 제2 도전박(11, 12)의 지지 기판으로서 작용하고, FR4(에폭시드 직(織) 글래스 천(布)), BT(비스마레이미드트리아진) 수지로 이루어지는 기판, 글래스 에폭시 기판, 글래스 폴리이미드 기판 등이다. 본 실시 형태에서는 일례로서 BT 수지로 이루어지는 기판을 이용한다. 절연 기판(10)의 두께 t1은 예를 들면 50∼600㎛ 정도이다.
제1 도전박(11) 및 제2 도전박(12)은, 절연 기판(10)의 양면에 접착제로 압착하여 접착된다. 제1 도전박(11) 및 제2 도전박(12)으로서는, 에칭 가능한 금속이면 된다. 본 실시 형태에서는, 구리로 이루어지는 금속박을 채용하였다. 이들은 후술하는 제1 전극부(13) 및 제2 전극부(14)와 함께 배선의 일부를 구성한다.
즉, 이들의 막 두께는, 배선으로서 필요한 두께가 선택된다. 배선의 두께는, 실장되는 회로 소자의 전류 용량 등에 의해서 임의로 결정할 수 있다. 제1 도전박(11)과 제2 도전박(12)의 막 두께는 동등하며, 예를 들면 9㎛∼35㎛이다.
제1 전극부(13) 및 제2 전극부(14)는, 제1 및 제2 도전박(11, 12)과 그 표면의 전해 도금층으로 형성된다. 제1 전극부(13)와 제2 전극부(14)도 또한 배선의 일부를 구성하므로, 그 막 두께는 배선으로서 필요한 두께가 임의로 선택된다.
소자 고착 전극부(20)는, 절연 기판(10)의 거의 중앙 부근에서, 절연 기판(10)을 관통하여 소자 고착 전극용 관통 구멍(21)을 형성하고, 소자 고착 전극용 관통 구멍(21)의 저부에 노출된 제2 도전박의 절연 기판(10)과의 접착면측으로부터 구리의 전해 도금으로 고착 전극용 관통 구멍 방향으로만 성장시켜 구리 도금층(22)으로 매설한 후, 그 표면을 평평하게 연삭하고, 또한 제1 전극부(13)와 연결하여 형성한다.
본 발명의 특징은, 소자 고착 전극용 관통 구멍(21)의 저부에 노출된 제2 도전박(12)의 절연 기판(10)과의 접착면측(즉, 이면측)으로부터만 구리의 전해 도금을 장시간 행함으로써 구리 도금층(22)을 소자 고착 전극용 관통 구멍(21)을 매설하도록 성장시키고 있는 점에 있다. 이것은 종래의 쓰루홀 도금에서는 양면의 도전박으로부터 구리 도금층을 석출시켰던 것과는 근본적으로 다르며, 대면적의 소자 고착 전극용 관통 구멍(21)이라도 확실하게 소자 고착 전극용 관통 구멍(21)을 매설할 때까지 전해 구리 도금을 계속할 수 있다.
본 실시 형태에서는 일례로서, 레이저를 이용한 드라이 에칭 가공에 의해 소자 고착 전극용 관통 구멍(21)을 형성한다. 또한, NC 공작기(NC 라우터)를 이용한 라우터 가공에 의해 소자 고착 전극용 관통 구멍(21)을 형성하는 것도 가능하다. 소자 고착 전극용 관통 구멍(21)은, 정사각형, 원, 타원, 혹은 다각형 등의 형태로 형성된다. 드라이 에칭 가공의 경우에는 작은 직경의 소자 고착 전극용 관통 구멍을 형성하는 데 적합하고, 라우터 가공의 경우에는 큰 직경의 소자 고착 전극용 관통 구멍을 형성하는 데 적합하다.
소자 고착 전극부(20)의 크기는 재치하는 발열 소자(31)보다는 큰 정사각형, 원, 타원, 혹은 다각형 등의 임의의 형태로 형성된다. 상세하게는, 드라이 에칭 가공에서는 레이저의 묘화에 의해 임의의 형태가 가능하며, 라우터 가공에서는 미리 결정된 라우터의 형상으로 형성된다.
일례로서 소자 고착 전극부(20)의 형상은, 상면 및 하면 개구의 직경은 2.2∼2.3㎜이며, 높이는 2.0㎜의 장방 형상이다.
발열 소자(31)로서는 3족 질화물계 화합물 반도체(예를 들면, 갈륨 나이트 라이드)의 고효율 파워 발열 소자이며, 소자의 일주면에 제1 전극(32), 반대 주면에 제2 전극(33)이 설치된다. 발열 소자(31)의 형상은, 저면이 0.15㎜ 사방이며, 높이는 60㎛∼100㎛이다. 여기서는 일례로서 높이가 100㎛의 발열 소자(31)를 이용하였다. 발열 소자(31)는, 소자 고착 전극부(20) 상에 제2 전극(33)을 대향하여 배치되고, 소자 고착 전극부(20)의 표면에 접착제(34)에 의해서 고착된다.
접착제(34)는, 예를 들면 귀금속을 포함하는 도전 페이스트이다. 또한, 금(Au) 도금을 실시하여, Au 공정에 의해 고착해도 된다.
발열 소자(31)의 각 전극은 금속 세선(30)의 와이어 본딩에 의해 소정의 제1 전극부(13)와 접속된다. 제1 전극부(13)는 쓰루홀 구멍의 쓰루홀 도금층을 개재하여 소정의 제2 전극부(14)와 접속된다.
투명 수지(35)는 전체를 덮어, 발열 소자(31) 및 금속 세선(30)의 보호와 동시에 발열 소자(31)의 렌즈로서 작용한다.
본 실시 형태의 발광 장치(50)를 실장할 때에는, 이면에 노출되는 제2 전극부(14)를 땜납 등에 의해 실장용의 마더 기판에 표면 실장된다.
다음에, 도 2∼도 3을 이용하여 실장 기판의 패턴에 대해서 설명한다. 도 2의 (a)는 그 표면의 상면도이며, 도 2의 (b)는 그 이면의 상면도이다. 도 3의 (a)는 그 표면의 일부 확대도이며, 도 3의 (b)는 그 이면의 일부 확대도이다.
도 2의 (a), 도 2의 (b)에 도시하는 실장 기판은 구체적으로 70㎜×70㎜의 크기로 절단되어 있다. 주변은 액연 형상의 틀부(2)가 설치되고, 틀부(2) 중에 행렬 형상으로 각 셀(22)이 인접하여 배열된다. 도 2에서는, 11행 10열로 5㎜×5㎜의 셀(22)이 배열되고, 전체적으로 110개의 셀(22)이 설치된다. 각 셀(22) 사이의 경계는 다이싱 라인으로 된다.
각 셀(22)의 대략 중앙 부근에 소자 고착 전극부(20)의 구리 도금층이 절연 기판(10)에 매립된 형상(도면 중 검은색 부분)으로 배치되고, 본 예에서는 1변이 2㎜∼3㎜의 범위의 장방 형상으로 하고 있다. 소자 고착 전극부(20)의 크기는 방열 특성에 의해 설계되어, 형상도 두께도 임의로 선택할 수 있다. 높은 방열성을 얻고자 할 때는 셀(22) 자체를 크게 하거나, 절연 기판(10)의 두께를 두껍게 하면 된다.
틀부(2)의 4변에는 복수개의 위치 정렬 구멍(5)이 형성되고, 우측 위에는 절결부(6)를 형성하여 표리와 상하 방향의 인식에 이용한다. 또한, 틀부(2)에는 각 셀(22)의 경계에 대응하는 마크(7)가 설정되어, 대향하는 변의 마크(7)가 다이싱 라인을 규정하고, 다이싱시의 위치 정렬에 이용한다. 이들은 제조 공정에 있어서의 각 셀(22)과의 위치 정렬에 이용되어 정밀도가 매우 높은 발열 소자 장치의 제조를 실현한다.
다음에, 도 3의 (a)에 실장 기판(1)의 표면 일부 확대도를 도시하고, 도 3의 (b)에 실장 기판(1)의 이면 일부 확대도를 도시한다. 각 셀(22)의 크기는 5㎜×5㎜로 매우 미소하다.
각 셀(22)에 있어서, 제1 전극부(13)는 절연 기판(10)의 표면에 설치되고, 4개의 아일랜드로 패터닝된다. 그 하나는 소자 고착 전극부(20)와 연결되고, 다른 3개는 분리되어 있다. 제2 전극부(14)는 절연 기판(10)의 이면에 설치되고, 5개의 아일랜드로 패터닝된다. 중앙의 가늘고 긴 아일랜드는 소자 고착 전극부(20)와 연결되고, 그 양측에 2개씩 아일랜드를 배치하고 있다.
각 셀(22)의 양측에는 2개씩 형성한 쓰루홀 구멍(15a, 15b, 16a, 16b)을 형성하고, 각 쓰루홀 구멍에 형성되는 쓰루홀 도금층에서 제1 전극부(13)와 제2 전극부(14)가 대응하는 아일랜드를 전기적으로 접속하고 있다. 쓰루홀 구멍(15a, 15b, 16a, 16b)은 다이싱 라인 상에 겹쳐서 형성되고, 다이싱시에 절반이 절취되지만, 남은 절반이 각 셀(22)의 측면에 노출되어 남겨지고, 사이드 쓰루홀 구조로 된다.
각 아일랜드의 패터닝은 재치하는 발열 소자가 갖는 전극의 수에 대응하여 행해진다. 제1 전극부(13)의 아일랜드는 그 표면에 발열 소자의 고착이나 금속 세선의 본딩을 행할 수 있도록 본딩 가능한 금속 도금층(23a)을 형성하고 있고, 제2 전극부(14)의 아일랜드에는 표면 실장이 가능하도록 납땜 가능한 금속층(24a, 24b, 24e)(도 1의 (b), 도 5의 (j) 참조)을 형성하고 있다.
본 발명의 실장 기판의 특징은 본 예의 경우, 70㎜×70㎜의 크기의 절연 기판에 110개의 히트 싱크로서 작용하는 소자 고착 전극부(20)를 매립함으로써, 방열성이 높은 프린트 기판을 실현할 수 있는 점에 있다. 이에 의해 프린트 기판이 갖는 삽입의 간편성과 방열성을 더불어 갖는 실장 기판을 실현할 수 있었다.
계속해서, 도 4∼도 7을 참조하여 본 발명의 실장 기판의 제조 방법 및 발열 소자의 실장 방법에 대해서 설명한다.
<실시예 1>
이하에 본 실시 형태의 일례로서, 레이저를 이용한 드라이 에칭에 의해 실장 기판을 제조하는 방법을 설명한다.
제1 공정(도 4의 (a))에서는, 양쪽 주면에 제1 도전박(11) 및 제2 도전박(12)이 점착된 절연 기판(10)을 준비한다.
하나의 주면에 구리의 제1 도전박(11)을 점착하고, 다른 주면에 제1 도전박(11)과 동등한 두께의 제2 도전박(12)을 점착한 절연 기판(10)을 준비한다.
절연 기판(10)으로서는, 예를 들면 FR4 또는 BT 수지로 이루어지는 기판, 글래스 에폭시 기판 또는 글래스 폴리이미드 기판, 경우에 따라서는 불소 기판, 글래스 PPO 기판 또는 세라믹 기판 등, 플렉시블 시트, 필름 등이어도 된다. 본 실시 형태에서는, 일례로서 두께 t1이 100㎛ 정도의 BT 수지 기판을 채용하였다. 절연 기판(1)은 60∼600㎛로 선택되고, 소자 고착 전극부가 방열에 필요하게 되는 두께와 동일한 두께로 된다.
제1 도전박(11) 및 제2 도전박(12)으로서는, 구리로 이루어지는 금속박을 채용하였다. 제1 도전박(11), 제2 도전박(12)의 막 두께는 동등하며, 9㎛∼35㎛(예를 들면 18㎛) 정도이다.
제2 공정(도 4의 (b))에서는, 예정된 소자 고착 전극용 관통 구멍(21)을 형성하는 영역의 제1 도전박(11)을 선택적으로 제거하고, 절연 기판(10)을 노출한다.
후술하지만, 본 실시 형태에서는 일례로서, 레이저를 이용한 드라이 에칭(레이저 비아 가공)에 의해 소자 고착 전극용 관통 구멍을 형성한다. 그때 레이저가 조사되는 영역에 도전박(Cu)이 존재하면, Cu에 대하여 레이저가 반사되므로 마스크로서 작용한다.
따라서, 본 공정에 있어서, 원하는 패턴이 형성된 레지스트 PR 등을 마스크로서, 소자 고착 전극용 관통 구멍(21)이 형성되는 예정된 영역의 제1 도전박(11)을 에칭에 의해 선택적으로 제거하고, 상기 영역의 절연 기판(10)이 노출된 개구부 OP를 형성한다.
제3 공정(도 4의 (c))에서는, 절연 기판(10)을 선택적으로 드라이 에칭하여 소자 고착 전극용 관통 구멍(21)을 형성하고, 제2 도전박(12)의 이면을 검출하여 드라이 에칭을 정지하고, 소자 고착 전극용 관통 구멍(21)의 저면에 제2 도전박(12)의 이면측을 노출한다.
개구부 OP로부터 노출된 절연 기판(10)을 드라이 에칭한다. 여기서는, 드라이 에칭으로서 레이저를 이용한 에칭(레이저 비아 가공법)을 채용한다. 레이저는, 예를 들면 YAG 레이저, CO2 레이저 등이며, BT 수지의 절연 기판(10)이 에칭 가능하며, 제2 도전박(12)인 Cu가 용융되지 않을 정도의 조건에서 레이저 조사한다.
레이저 비아 가공법으로서는, 제1 도전박(11)을 제거한 개구부 OP의 직경에 대하여 동등한 레이저 가공을 행하는 컨포멀(Conformal) 가공법이나, 개구부 OP의 직경보다 작게 레이저 가공을 행하는 라지 윈도우 가공법 등이 있다.
개구부 OP로부터 노출된 절연 기판(10)에 레이저를 조사한다. 절연 기판(10)이 제거되고, 제2 도전박(12)의 이면(절연 기판(10)과 당접하는 측)의 노출을 검출하여, 에칭(레이저 조사)을 정지한다. 이에 의해 절연 기판(10)을 완전하게 관통하는 비아 홀 형상의 소자 고착 전극용 관통 구멍(21)이 형성되고, 제2 도전박(12)의 이면의 일부가 노출된다. 이 노출된 제2 도전박(12)은 제5 공정에서 전해 도금할 때에 마이너스 전극으로 된다.
본 실시 형태에서는, 제2 도전박(12)에 의해 종점 검출이 가능해지므로, 정확하게 또한 용이하게, 소자 고착 전극용 관통 구멍(21)과, 그 소자 고착 전극용 관통 구멍(21)의 저부의 마이너스 전극을 형성할 수 있다. 또한, 제2 도전박(12)에 의한 종점 검출을 가능하게 하기 위해, 절연 기판(10)이 가공 가능하며, 제2 도전박(12)(Cu)이 용융되지 않을 정도의 레이저 조사 조건을 적절하게 선택한다.
또한, 레이저 비아 가공법으로 형성된 소자 고착 전극용 관통 구멍(21)은, 그 측벽이 평탄한 수직면(21a)으로 된다. 소자 고착 전극용 관통 구멍(21)의 크기는 소자 고착 전극부(20) 상에 재치되는 발열 소자(31)보다는 큰 정사각형, 원, 타원, 혹은 다각형 등의 형태로 형성된다. 일례로서, 소자 고착 전극용 관통 구멍(21)의 형상은, 상면 및 저면 개구의 직경은 2.2∼2.3㎜이며, 높이는 2.0㎜의 장방 형상이다. 소자 고착 전극용 관통 구멍(21)의 형상은 레이저의 묘화에 의해 임의의 형상으로 선택할 수 있고, 발열 소자(31)보다는 큰 정사각형, 직사각형, 원, 타원, 혹은 다각형 등의 임의의 형태로 선택할 수 있다.
제4 공정(도 4의 (d))에서는, 제1 및 제2 도전박(11, 12)의 표면을 필름(40, 41)으로 피복한다.
필름(40, 41)으로서는, 예를 들면 드라이 필름을 이용한다. 본 실시 형태에서는, 일례로서 리스톤사 FRA063 시리즈를 채용하였다.
포토레지스트를 필름 형상으로 한 필름(40, 41)을 제1 및 제2 도전박(11, 12)의 표면에 접착한다. 이때, 제1 도전박(11)은, 소자 고착 전극부(20)가 형성되는 예정된 영역과 그 주변부를 제외하고 필름(40)으로 피복된다. 또한, 도시는 하지 않지만, 제1 도전박(11)의 표면에 접착되는 필름(40)은, 소자 고착 전극부(20)가 형성되는 예정된 영역을 완전하게 덮어 접착할 수도 있다. 이 경우에는, 후술하는 제5 공정의 도금액이 소자 고착 전극용 관통 구멍(21) 내에 들어가는 크기의 개구부를 형성하여 필름(40)으로 피복된다.
제5 공정(도 4의 (e))에서는, 구리의 전해 도금에 의해 소자 고착 전극용 관통 구멍(21)의 저면에 노출된 제2 도전박(12)의 이면에 구리 도금층(22)을 형성하고, 소자 고착 전극용 관통 구멍(21)을 매설한다.
본 공정은, 본 발명의 특징으로 하는 공정이며, 제1 도전박(11)의 소자 고착 전극부(20)가 형성되는 예정된 영역과 그 주변부를 제외하고 필름(40)으로 덮고, 제2 도전박(12)은 그 표면을 필름(41)으로 덮고, 제2 도전박(12)만을 마이너스 전극으로 하여 전해 도금을 행하는 것에 특징이 있다. 이에 의해, 소자 고착 전극용 관통 구멍(21)의 저면에 노출된 제2 도전박(12)의 이면만이 전해 도금의 전극으로서 작용하고, 여기에만 구리 도금층(22)이 석출되고, 시간과 함께 성장하여 소자 고착 전극용 관통 구멍(21)을 매설한다.
이것은 통상의 쓰루홀 도금에서는 양면의 도전박을 마이너스 전극으로서 작용시켜 구리의 전해 도금을 행하고 있는 것과 현저하게 다르다. 상세하게는, 팔라듐 등의 용액에 기판을 침지한 후에 구리의 무전해 도금을 하고 나서 전해 도금을 행하고, 양면의 도전박으로부터 구리 도금층의 성장을 행하므로, 관통 구멍의 입구측으로부터 구리 도금층이 성장하므로, 관통 구멍을 구리 도금층으로 매설하는 것은 어렵다.
본 공정에서는, 전해 도금은, 제2 도전박(12)만을 마이너스 전극에 접속하여 행하고, 소자 고착 전극용 관통 구멍(21)의 저부측으로 노출되는 제2 도전박(12)의 이면으로부터 상방향만으로 구리 도금층(22)을 서서히 성장시킨다. 본 실시 형태에서는, 전해 도금 조건의 일례로서, 전해 구리 도금액으로, 전류 밀도를 40A로 하면, 시간당 25∼30㎛의 구리 도금층(22)을 석출할 수 있다. 구리 도금층(22)은 소자 고착 전극용 관통 구멍(21)을 충전하기 위해, 소자 고착 전극용 관통 구멍(21)을 덮는 필름(40)으로부터 버섯 형상으로 튀어 나올 때까지 전해 도금을 계속해서 행하고, 필름(40)의 표면으로부터 튀어 나온 형상으로 종료한다.
본 공정에서는, 제2 도전박(12)의 이면으로부터 상방향만으로 구리 도금층(22)을 서서히 성장시키므로, 종래의 쓰루홀 도금과 같이 보이드가 발생하는 일도 없어진다.
따라서, 구리 도금층(22)은, 소자 고착 전극용 관통 구멍(21)을 충전하는 형태로 되고, 상면 및 저면에서 제1 및 제2 도전박(11, 12)과 일체화된 순 구리의 덩어리로 되어, 히트 싱크로서의 작용을 가능하게 한다.
제6 공정(도 5의 (f))에서는, 제1 도전박(11) 상의 필름(40) 및 소자 고착 전극용 관통 구멍(21)으로부터 돌출된 구리 도금층(22)을 기계적으로 연삭하고, 그 표면을 평탄하게 한다.
세라믹 칼날의 그라인더를 이용하여 기계적으로 연삭하고, 버섯 형상으로 돌출된 구리 도금층(22)과 제1 도전박(11) 상의 필름(40)과의 높이를 대략 평탄하게 한다. 이때, 구리 도금층(22)의 표면이 대략 평탄해지면 되고, 제1 도전박(11)의 표면과 동등한 높이로 될 때까지 연삭할 필요는 없다.
이 연삭 후에는 기계적 연삭에 의해 생긴 표면의 왜곡을 제거하기 위함과 표면을 보다 평탄화하기 위해 비교적 얇은 에칭액으로 가볍게 에칭을 행한다. 이 처리를 플래시 에칭이라고도 부르고 있다.
이 공정에서는, 100㎛ 이상의 두께의 구리 도금층(22)이라도, 그 표면의 5㎛ 이하의 요철로 평탄화할 수 있으므로, 그 위에 발열 소자를 고착할 수 있는 순 구리의 소자 고착 전극부(20)를 실현할 수 있다.
제7 공정(도 5의 (g))에서는, 제1 및 제2 도전박(11, 12)의 표면의 필름(40, 41)을 제거한다.
가성 소다 용액을 이용하여, 표면 필름(40, 41)의 용해 제거를 행하고, 제1 및 제2 도전박(11, 12)의 표면을 노출한다.
제8 공정(도 5의 (h))에서는, 제1 도전박(11), 제2 도전박(12), 및 절연 기판(10)을 관통하는 쓰루홀 구멍(15, 16)을 형성한다.
본 공정에서는, 절연 기판(10)의 단부에 예정된 쓰루홀 구멍(15, 16)이 형성된다. 쓰루홀 구멍(15, 16)은 라우터 가공에 의해 0.2㎜ 정도의 직경으로 형성된다.
제9 공정(도 5의 (i))에서는, 쓰루홀 도금에 의해 제1 도전박(11) 및 제2 도전박(12), 쓰루홀 구멍(15, 16)의 내벽에 쓰루홀 도금층을 형성한다.
절연 기판(10)의 전체를 팔라듐 용액에 침지하여, 제1 도전박(11) 및 제2 도전박(12) 표면과, 쓰루홀 구멍(15, 16) 내에 Cu의 무전해 도금을 실시하고, 또한 Cu의 전해 도금을 실시하여, 약 20㎛의 막 두께의 쓰루홀 도금층을 형성한다.
쓰루홀 도금층은, 쓰루홀 구멍(15, 16)의 측벽에 노출된 절연 기판(10) 표면을 덮는다. 또한 쓰루홀 도금층은, 제1 도전박(11) 표면 및 제2 도전박(12) 표면에 형성되고, 이들과 일체화되어 절연 기판(10)의 단부에 있어서 제1 도전박(11) 및 제2 도전박(12)을 접속한다.
쓰루홀 도금층은, 전술한 제6 공정에서 기계적으로 연삭된 소자 고착 전극용 관통 구멍(21)의 구리 도금층(22)의 미세한 요철을 피복하여 제1 도전박(11) 표면을 평탄하게 하는 덮개 도금층으로서의 역할도 있다.
제10 공정(도 5의 (j))에서는, 제1 전극부(13), 소자 고착 전극부(20) 및 제2 전극부(14)에 선택적으로 도전성 금속층(23)을 전해 도금에 의해 부착된다. 도전성 금속층(23)은, 본딩 가능하며 경도가 높은 다층 금속층이다. 여기서는 예를 들면, 니켈(Ni)-금(Au)층 또는 Ni-Ag층이다. 또한, 팔라듐(Pd) 등을 이용한 Ni-Pd층이나 Ag-Pd층이어도 된다. Ni층은 경도가 높은 금속층이며, Au층 또는 Ag층은 금속 세선(28)과의 본딩을 가능하게 한다.
여기서는, 발열 소자를 고착하는 소자 고착 전극부(20)의 중앙부와, 제1 전극부(13)의 본딩을 행하는 영역과, 제2 전극부(14)에서 표면 실장을 행하는 영역을 노출하여 레지스트층(도시 생략)으로 덮고, 전해 도금이 행해진다. 니켈층은 약 5㎛, 금, 은 혹은 팔라듐층은 약 0.2㎛로 형성된다. 금, 은 혹은 팔라듐층은 본딩을 가능하게 하는 동시에 발광 소자의 리플렉터로서의 작용도 갖고 있다.
또한, 본 공정에서 쓰루홀 구멍(15, 16)은 도금액의 침입을 방지하기 위해 석고 등의 절연물로 매립하면 된다.
제11 공정(도 6의 (k))에서는, 제1 및 제2 도전박(11, 12)을 원하는 패턴으로 에칭하여 제1 전극부(13)와 제2 전극부(14)를 형성한다.
본 공정에서는, 제1 전극부(13) 및 제2 전극부(14)를 레지스트층(도시 생략)으로 피복하고, 레지스트층을 마스크로서 제1 도전박(11) 및 제2 도전박(12)의 에칭을 행한다. 이에 의해 분리홈(27, 28)이 형성되고, 제1 전극부(13) 및 제2 전극부(14)가 패터닝된다.
이 에칭에서는 염화 제2철 용액을 이용한다. 계속해서, 레지스트층의 박리 제거를 행한다.
이에 의해, 발열 소자(31)를 고착하는 소자 고착 전극부(20)와 제1 전극부(13) 및 제2 전극부(14)로 형성되는 취출 전극(13a) 및 이면 실장 전극(14b)이 형성되고, 각 발열 소자(31)가 재치되는 셀의 패턴이 행렬 형상으로 다수개 형성된다. 각 셀의 패턴의 형상에 대해서는 이미 도 2의 (a)를 참조하여 설명하고 있으므로, 여기서는 생략한다.
이상으로 본 발명의 실장 기판이 완성된다. 이하는 그 실장 기판을 이용한 발광 소자 등을 발열 소자로서 삽입하는 제조 방법을 설명하고 있다.
제12 공정(도 6의 (l))에서는, 소자 고착 전극부(20) 상에 발열 소자(31)를 고착한다.
발열 소자(31)의 하면의 제2 전극(33)을 도전 접착제(34)로 소자 고착 전극부(20) 상에 고착한다. 발열 소자(31)의 고착에는 칩 마운터를 이용한다. 발열 소자(31)가 실제로 고착되는 것은, 소자 고착 전극부(20) 상에 적층된 도전성 금속층(23, 23b)이다.
발열 소자(31)로서는 고효율의 LED 외에, 트랜지스터, 파워 MOS 반도체 소자, IGBT, 파워 집적 회로 등도 포함된다.
도전 접착제(34)는, 예를 들면 은(Ag) 등의 도전성 페이스트를 이용한다. 또한, 발열 소자(31)는, 소자 고착 전극부(20) 상에 금(Au) 도금을 실시하고, Au 공정에 의해 고착해도 되고, 그 경우는 별도 Au 도금을 행한다.
제13 공정(도 6의 (m))에서는, 발열 소자의 상면의 제1 전극(32)과 취출 전극(13a)을 금속 세선(30)으로 접속한다.
금의 금속 세선(30)을 이용하여 본더로 전극의 위치를 패턴 인식하면서 초음파 열압착에 의해, 발열 소자(31)의 제1 전극(32)과, 취출 전극(13a) 상을 피복하는 도전성 금속층(23a)을 접속한다.
제14 공정(도 6의 (n))에서는, 발열 소자(31) 및 금속 세선(30)을 투명 수지로 피복한다.
발열 소자(31) 및 금속 세선(30)을 투명 수지(35)로 피복한다. 투명 수지는, 발열 소자(31) 및 금속 세선(30)을 외기로부터 보호하고, 또한 광을 산란시키는 렌즈로서도 작용한다.
제15 공정(도 6의 (n))에서는, 실장을 완료한 각 셀을 화살표로 나타낸 다이싱 라인으로 다이싱하여 개별 발광 장치로 분리한다.
도 2에 도시한 바와 같이, 절연 기판(10)에는 다수개의 셀이 행렬 형상으로 배열된다. 또한, 도 3에 도시한 바와 같이 각 셀간의 다이싱 라인 상에는 쓰루홀 구멍(15a, 15b, 16a, 16b)이 겹쳐서 형성되어 있다. 그리고, 절연 기판(10)에 행렬 형상으로 배열된 다수개의 셀을 다이싱에 의해 개별 완성된 발광 장치(50)로 분리한다. 이때에 쓰루홀 구멍(15a, 15b, 16a, 16b)도 다이싱되고, 각각의 셀에 사이드 쓰루홀의 형상으로 남는다.
구체적으로는, 실장 기판(1)의 주변에 있는 위치 정렬 구멍(5)으로 다이싱시의 위치 결정을 하고, 대향하는 마크(7)로 다이싱 라인을 특정하여 다이싱을 행한다. 이 결과, 실장 기판(1)에 행렬 형상으로 다수개 매립된 히트 싱크로 되는 소자 고착 전극부(20)에 발열 소자(31)를 대량으로 실장할 수 있다.
본 발명의 실장 기판에 실장된 발열 소자를 삽입한 반도체 장치는 다이싱에 의해 개별 반도체 장치로 분리되고, 케이스 등을 구성하는 스테인레스나 철의 금속판이나 세라믹 기판 상에 접착된 고방열성의 프린트 기판이나 필름 기판의 마더 기판에 표면 실장되어 삽입된다. 이에 의해, 본 발명의 반도체 장치에서는 발열 소자(31)로부터의 열이 일단 소자 고착 전극부(20)에 전달되고, 그 열이 소자 고착 전극부(20)로부터 확산되어, 마더 기판을 통하여 기기의 케이스 등으로 만들어지는 대형 방열판에 전해져 열을 외부로 방출시킨다.
<실시예 2>
이하에 본 실시 형태의 다른 일례로서, NC 공작기(NC 라우터)를 이용한 절삭 가공으로 실장 기판을 제조하는 방법을 설명한다. 또한, 공정의 일부는 전술한 실시예 1의 공정과 중복되므로, 여기서는 다른 공정만을 상세하게 설명해 간다.
제1 공정(도 7의 (a))에서는, 하나의 주면에는 제1 도전박이 점착된 절연 기판을 준비한다.
하나의 주면에 구리 등의 제1 도전박(11)을 점착한 절연 기판(10)을 준비한다.
본 실시 형태에서는, 절연 기판(10)의 일례로서 두께 t1이 60㎛ 정도의 BT 수지 기판을 채용하였다. 제1 도전박(11)은 에칭이 가능한 금속이면 되고, 본 실시 형태에서는 구리로 이루어지는 금속박을 채용하고, 그 막 두께는 9㎛∼35㎛(예를 들면 13㎛) 정도이다.
제2 공정(도 7의 (b))에서는, 제1 도전박(11) 및 절연 기판(10)을 선택적으로 절삭하여 소자 고착 전극용 관통 구멍(21)을 형성한다.
소자 고착 전극용 관통 구멍(21)이 형성되는 예정된 영역을 선택적으로 절삭 한다. 여기서는, NC 공작기(NC 라우터)를 이용하여 리머에 의해 절삭 가공한다. 리머에 한정되지 않고, 엔드 밀이나 드릴에 의한 절삭이어도 된다.
본 실시 형태에서는, 라우터에 의해 정확하게 또한 용이하게, 소자 고착 전극용 관통 구멍(21)을 기계적으로 형성할 수 있다. 또한, 소자 고착 전극용 관통 구멍(21)은, 그 측벽(21a)이 수직면으로 된다. 소자 고착 전극용 관통 구멍(21)의 폭은 소자 고착 전극부(20)에 고착되는 발열 소자(31)보다는 큰 정사각형, 원, 타원, 혹은 다각형 등의 형태로 형성된다. 일례로서, 소자 고착 전극용 관통 구멍(21)의 형상은, 상면 및 하면 개구의 직경은 2.2∼2.3㎜이며, 높이는 2.0㎜의 장방 형상이다.
제3 공정(도 7의 (c))에서는, 제2 도전박(12)을 본딩 시트(18)로 점착한다.
본 공정에서는, 제2 도전박(12)을 절연 기판(10)의 제1 도전박(11)을 설치한 반대 주면에 본딩 시트(18)로 점착한다. 이 결과, 소자 고착 전극용 관통 구멍(21)의 저면에 제2 도전박(12)의 이면의 일부가 노출되는 비아 홀을 형성할 수 있다. 이 노출된 제2 도전박(12)은 제5 공정에서 전해 도금할 때에 마이너스 전극에 접속한다. 또한, 소자 고착 전극용 관통 구멍(21)의 저면에 있는 본딩 시트(18)는 레이저 에칭으로 제거한다.
제4 공정(도 7의 (d))에서는, 제1 및 제2 도전박(11, 12)의 표면을 필름(40, 41)으로 피복한다.
본 실시 형태에서는, 일례로서 리스톤사 FRA063 시리즈를 채용하였다.
포토레지스트를 필름 형상으로 한 필름(40, 41)을 제1 및 제2 도전박(11, 12)의 표면에 접착할 때, 제1 도전박(11)에는 소자 고착 전극부(20)가 형성되는 예정된 영역과 그 주변부를 제외하고 필름(40)으로 피복한다. 또한, 도시는 하고 있지 않지만, 소자 재치부(20)가 형성되는 예정된 영역 상에 겹쳐서 필름(40)을 접착할 수도 있다. 이 경우에는, 후술하는 제5 공정의 도금액이 소자 고착 전극용 관통 구멍(21) 내에 들어가는 크기의 개구부를 제외하고 필름(40)으로 피복된다.
제5 공정 이후는 실시예 1과 동일하므로 설명을 생략한다. 단, 본딩(18)은 생략되어 있다.
1 : 실장 기판
2 : 틀부
5 : 위치 정렬 구멍
7 : 마크
10 : 절연 기판
11 : 제1 도전박
12 : 제2 도전박
13 : 제1 전극부
14 : 제2 전극부
20 : 소자 재치부
21 : 소자 재치용 관통 구멍
22 : 도금층
23, 23a, 23b, 23c, 23d, 23c : 도전성 금속층
27, 28 : 분리홈
30 : 금속 세선
31 : 발열 소자
32 : 제1 전극
33 : 제2 전극
34 : 접착제
35 : 투명 수지
40, 41 : 필름
50 : 발광 장치

Claims (13)

  1. 절연 기판의 양쪽 주면에 설치한 제1 도전박 및 제2 도전박과,
    행렬 형상으로 다수개 배열된 상기 제1 도전박 및 상기 절연 기판을 관통하고 상기 제2 도전박의 이면을 그 저부에 노출되는 소자 고착 전극용 관통 구멍과,
    상기 각 소자 고착 전극용 관통 구멍을 충전하고, 상기 소자 고착 전극용 관통 구멍의 저부의 상기 제2 도전박의 이면으로부터 상기 제1 도전박 표면까지 성장시켜 매설한 전해 도금층으로 형성된 소자 고착 전극부와,
    상기 제1 도전박에서 원하는 패턴으로 형성된 제1 전극부와,
    상기 제2 도전박에서 원하는 패턴으로 형성된 제2 전극부를 구비하는 것을 특징으로 하는 실장 기판.
  2. 제1항에 있어서,
    상기 제1 전극부와 제2 전극부를 접속하는 쓰루홀 도금층을 갖는 것을 특징으로 하는 실장 기판.
  3. 제1항에 있어서,
    상기 소자 고착 전극부는 그 위에 재치(載置)되는 발열 소자보다도 크게 형성되는 것을 특징으로 하는 실장 기판.
  4. 제1항에 있어서,
    상기 소자 고착 전극부의 체적은 그 위에 재치되는 발열 소자의 발열에 의해 상기 절연 기판의 두께를 선택하여 바꾸는 것을 특징으로 하는 실장 기판.
  5. 제1항에 있어서,
    상기 각 소자 고착 전극부, 상기 각 제1 전극부 및 상기 각 제2 전극부는 다이싱 라인으로 둘러싸여져 있는 것을 특징으로 하는 실장 기판.
  6. 양쪽 주면에는 제1 도전박 및 제2 도전박이 점착된 절연 기판을 준비하는 공정과,
    소자 고착 전극부를 형성하는 영역의 상기 제1 도전박을 선택적으로 제거하고, 상기 절연 기판을 노출하는 공정과,
    상기 절연 기판을 선택적으로 드라이 에칭하여 소자 고착 전극용 관통 구멍을 형성하고, 상기 제2 도전박의 이면을 검출하여 드라이 에칭을 정지하고, 상기 소자 고착 전극용 관통 구멍의 저면에 상기 제2 도전박의 이면측을 노출한 소자 고착 전극용 관통 구멍을 형성하는 공정과,
    상기 제1 및 상기 제2 도전박의 표면을 필름으로 피복하는 공정과,
    전해 도금에 의해 상기 소자 고착 전극용 관통 구멍에 저부측으로 노출되는 상기 제2 도전박의 이면으로부터 상방향으로만 구리 도금층을 형성하고, 상기 구리 도금층에서 상기 소자 고착 전극용 관통 구멍을 충전하는 공정과,
    상기 구리 도금층의 표면을 평탄하게 연삭하고, 평탄화하는 공정과,
    상기 제1 및 제2 도전박을 원하는 패턴으로 에칭하여 제1 전극부와 제2 전극부를 형성하는 공정을 구비하는 것을 특징으로 하는 실장 기판의 제조 방법.
  7. 제6항에 있어서,
    상기 구리 도금층의 표면을 평탄하게 연삭하고, 평탄화하는 공정 후에, 상기 제1 도전박, 상기 제2 도전박 및 상기 절연 기판을 관통하는 쓰루홀 구멍을 형성하는 공정과,
    쓰루홀 도금에 의해 상기 제1 도전박 및 상기 제2 도전박을 접속하는 쓰루홀 도금층을 형성하는 공정을 구비하는 것을 특징으로 하는 실장 기판의 제조 방법.
  8. 제6항에 있어서,
    상기 구리 도금층에서 상기 소자 고착 전극용 관통 구멍을 충전하는 공정에서, 상기 구리 도금층은 상기 제1 도전박에 점착한 상기 필름 표면으로부터 돌출시키는 것을 특징으로 하는 실장 기판의 제조 방법.
  9. 제6항에 있어서,
    상기 구리 도금층의 표면을 평탄하게 연삭하고, 평탄화하는 공정에서, 상기 구리 도금층을 연삭한 후에 플래시 에칭하는 것을 특징으로 하는 실장 기판의 제조 방법.
  10. 일주면에 제1 도전박이 점착된 절연 기판을 준비하는 공정과,
    소자 고착 전극을 형성하는 영역의 상기 절연 기판에 라우터 가공에 의해 관통하는 소자 고착 전극용 관통 구멍을 형성하는 공정과,
    상기 절연 기판의 반대 주면에 제2 도전박을 점착하고, 상기 소자 고착 전극용 관통 구멍의 저면에 상기 제2 도전박의 이면측을 노출시키는 공정과,
    상기 제1 및 상기 제2 도전박의 표면을 필름으로 피복하는 공정과,
    전해 도금에 의해 상기 소자 고착 전극용 관통 구멍에 저부측으로 노출되는 상기 제2 도전박의 이면으로부터 상방향으로만 구리 도금층을 형성하고, 상기 구리 도금층에서 상기 소자 고착 전극용 관통 구멍을 충전하는 공정과,
    상기 구리 도금층의 표면을 평탄하게 연삭하고, 평탄화하는 공정과,
    상기 제1 및 제2 도전박을 원하는 패턴으로 에칭하여 제1 전극부와 제2 전극부를 형성하는 공정을 구비하는 것을 특징으로 하는 실장 기판의 제조 방법.
  11. 제10항에 있어서,
    상기 구리 도금층의 표면을 평탄하게 연삭하고, 평탄화하는 공정 후에, 상기 제1 도전박, 상기 제2 도전박 및 상기 절연 기판을 관통하는 쓰루홀 구멍을 형성하는 공정과,
    쓰루홀 도금에 의해 상기 제1 도전박 및 상기 제2 도전박을 접속하는 쓰루홀 도금층을 형성하는 공정을 구비하는 것을 특징으로 하는 실장 기판의 제조 방법.
  12. 제10항에 있어서,
    상기 구리 도금층에서 상기 소자 고착 전극용 관통 구멍을 충전하는 공정에서, 상기 구리 도금층은 상기 제1 도전박에 점착한 상기 필름 표면으로부터 돌출시키는 것을 특징으로 하는 실장 기판의 제조 방법.
  13. 제10항에 있어서,
    상기 구리 도금층의 표면을 평탄하게 연삭하고, 평탄화하는 공정에서, 상기 구리 도금층을 연삭한 후에 플래시 에칭하는 것을 특징으로 하는 실장 기판의 제조 방법.
KR1020110087036A 2010-12-30 2011-08-30 실장 기판 및 그 제조 방법 KR101265008B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010294622A JP5443334B2 (ja) 2010-12-30 2010-12-30 実装基板およびその製造方法
JPJP-P-2010-294622 2010-12-30

Publications (2)

Publication Number Publication Date
KR20120078567A KR20120078567A (ko) 2012-07-10
KR101265008B1 true KR101265008B1 (ko) 2013-05-23

Family

ID=46350735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110087036A KR101265008B1 (ko) 2010-12-30 2011-08-30 실장 기판 및 그 제조 방법

Country Status (4)

Country Link
JP (1) JP5443334B2 (ko)
KR (1) KR101265008B1 (ko)
CN (1) CN102544310B (ko)
TW (1) TW201230937A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211139B2 (en) 2012-05-24 2019-02-19 Unimicron Technology Corp. Chip package structure
TWI498063B (zh) * 2012-10-02 2015-08-21 Fitilite S Pte Ltd 高功率元件導熱裝置及其製造方法
CN105374911B (zh) * 2014-08-29 2019-01-01 佛山市国星光电股份有限公司 一种新型薄膜衬底led器件及其制造方法
JP2016213283A (ja) * 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板
DE102016106387A1 (de) * 2016-04-07 2017-10-12 Osram Opto Semiconductors Gmbh Lichtemittierendes bauelement
JP6667184B2 (ja) * 2016-04-19 2020-03-18 日本特殊陶業株式会社 配線基板の製造方法
TWI585932B (zh) * 2016-05-11 2017-06-01 欣興電子股份有限公司 晶片封裝結構
JP6838528B2 (ja) 2017-08-31 2021-03-03 日亜化学工業株式会社 基板の製造方法と発光装置の製造方法
JP7174231B2 (ja) 2018-09-25 2022-11-17 日亜化学工業株式会社 発光装置の製造方法および発光装置
JP7270525B2 (ja) * 2019-10-31 2023-05-10 デンカ株式会社 複合基板及びその製造方法、並びに、回路基板の製造方法
US20230335455A1 (en) * 2020-12-16 2023-10-19 Mitsubishi Electric Corporation Semiconductor device, power conversion device, and mobile body

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047836A (ja) * 2002-07-12 2004-02-12 Mitsui Chemicals Inc プリント配線板とその製造方法
JP2005347401A (ja) * 2004-06-01 2005-12-15 Meiko:Kk 光素子チップ部品
KR100658536B1 (ko) * 2005-11-18 2006-12-15 (주) 아모센스 어레이형 반도체 패키지
JP2009049371A (ja) * 2007-07-26 2009-03-05 Sharp Corp 窒化物系化合物半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
KR20120078567A (ko) 2012-07-10
CN102544310A (zh) 2012-07-04
JP2012142459A (ja) 2012-07-26
TW201230937A (en) 2012-07-16
CN102544310B (zh) 2015-03-18
JP5443334B2 (ja) 2014-03-19

Similar Documents

Publication Publication Date Title
KR101265008B1 (ko) 실장 기판 및 그 제조 방법
EP1253650B1 (en) Surface-mount type light emitting diode and method for manufacturing the same
US8248803B2 (en) Semiconductor package and method of manufacturing the same
CN102130084B (zh) 具有凸柱/基座的散热座及讯号凸柱的半导体芯片组体
JP4735941B2 (ja) 発光素子用の配線基板
US9373762B2 (en) Electronic part package
TWI425599B (zh) 具有凸柱／基座之散熱座及基板之半導體晶片組體
CN107331659B (zh) Led电路板、终端设备及led电路板的制作方法
CN1377219A (zh) 电路装置的制造方法
CN102088013A (zh) 具有晶粒埋入式以及双面覆盖重增层之基板结构及其方法
US20070278483A1 (en) Light emitting device and method of manufacturing the same
CN1489202A (zh) 电子器件模块
JP5103805B2 (ja) 発光装置及びその製造方法
KR102262128B1 (ko) 발광 디바이스 및 그 제조 방법
JP2009071012A (ja) 発光装置及びその製造方法
JP2013033912A (ja) 発光素子搭載用基板及びｌｅｄパッケージ
CN1510746A (zh) 电路装置及其制造方法
CN112701055A (zh) 一种埋置元件的封装方法及封装结构
JP2010272744A (ja) Ｌｅｄモジュール装置及びその製造方法
TWI362122B (en) Light-emitting diode package structure and method for manufacturing the same
JP2005347476A (ja) 回路装置の製造方法
US10483446B2 (en) Electronic device
US12021004B2 (en) Embedded lid for low cost and improved thermal performance
KR100979971B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
CN110120353B (zh) 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160316

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee