TWI585932B - 晶片封裝結構 - Google Patents

晶片封裝結構 Download PDF

Info

Publication number
TWI585932B
TWI585932B TW105114550A TW105114550A TWI585932B TW I585932 B TWI585932 B TW I585932B TW 105114550 A TW105114550 A TW 105114550A TW 105114550 A TW105114550 A TW 105114550A TW I585932 B TWI585932 B TW I585932B
Authority
TW
Taiwan
Prior art keywords
substrate
wafer
redistribution layer
package structure
circuit board
Prior art date
Application number
TW105114550A
Other languages
English (en)
Other versions
TW201740532A (zh
Inventor
曾子章
陳裕華
譚瑞敏
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW105114550A priority Critical patent/TWI585932B/zh
Application granted granted Critical
Publication of TWI585932B publication Critical patent/TWI585932B/zh
Publication of TW201740532A publication Critical patent/TW201740532A/zh

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

晶片封裝結構
本發明是有關於一種封裝結構,且特別是有關於一種晶片封裝結構。
近年來,隨著電子產品的需求朝向高功能化、訊號傳輸高速化及電路元件高密度化,半導體相關產業也日漸發展。半導體積體電路(IC)產業包含積體電路製造及積體電路封裝。積體電路製造是將積體電路製作在晶圓上。積體電路封裝則可提供結構保護、電性傳遞及良好散熱給已製作有積體電路的晶片(即晶圓於切割後的一部分)。
覆晶接合技術是一種晶片封裝技術,其經常應用於晶片與封裝載板之間的接合。具體而言,晶片的主動面(泛指具有主動元件的一面)可經由複數個導電凸塊連接至封裝載板的頂面。接著,封裝載板的底面則可經由導電凸塊連接至線路板(例如是印刷電路板)。然而,上述作法容易使晶片在運作過程中所產生的熱能累積在晶片、封裝載板與線路板之間。
本發明提供一種晶片封裝結構,其具有良好的散熱效果。
本發明的晶片封裝結構包括至少一封裝膠體、至少一封裝載板、至少一晶片、至少一導電柱以及一線路板。封裝載板包括一基板以及一重佈線層。基板具有相對的一第一面及一第二面。重佈線層配置於基板的第一面上,而晶片配置於重佈線層上。導電柱配置於重佈線層上,並位於晶片的周圍。封裝膠體配置於重佈線層上,其中封裝膠體覆蓋晶片、導電柱及重佈線層,且導電柱貫穿封裝膠體。線路板連接封裝載板,其中線路板配置在封裝膠體上,使晶片位於基板與線路板之間,且晶片與重佈線層透過導電柱電性連接至線路板,而晶片所產生的熱能透過基板從第一面傳遞至第二面散熱。
基於上述,在本發明的晶片封裝結構中,晶片、導電柱及封裝載板的重佈線層配置在封裝載板的基板的第一面上,並以封裝膠體覆蓋,而後線路板配置在封裝膠體上,使晶片位於基板與線路板之間,且晶片與重佈線層透過導電柱電性連接至線路板。如此,相較於將晶片與封裝載板依序配置在線路板上的習知技術,本發明的晶片在運作中所產生的熱能可以透過基板從第一面傳遞至第二面散熱,以避免累積在晶片與線路板之間。據此,本發明提供一種晶片封裝結構,其具有良好的散熱效果。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1是依照本發明的第一實施例的晶片封裝結構的示意圖。請參考圖1,在本實施例中,晶片封裝結構100包括封裝膠體128、封裝載板120、晶片110、導電柱126以及線路板130。封裝膠體128包括晶片110及多個導電柱126,其中晶片110具有複數個導電凸塊112。封裝載板120包括基板122及重佈線層124。基板122具有相對的一第一面S1及第二面S2。重佈線層124配置於基板122的第一面S1上,而晶片110配置於重佈線層124上。導電柱126配置於重佈線層124上,並位於晶片110的周圍。封裝膠體128配置於重佈線層124上,其中封裝膠體128覆蓋晶片110、導電柱126及重佈線層124,且導電柱126貫穿封裝膠體128。線路板130連接封裝載板120,其中線路板130配置在封裝膠體128上,使晶片110位於基板122與線路板130之間,且晶片110與重佈線層124透過導電柱126電性連接至線路板130,而晶片110所產生的熱能透過基板122從第一面S1傳遞至第二面S2散熱。據此,晶片封裝結構100具有良好的散熱效果。
具體而言,在本實施例中,晶片封裝結構100的製作方法與詳細結構如下:首先,提供基板122。基板122的材質可包括玻璃、陶瓷、高分子材料或矽,且較佳地選用高導熱材質,例如是多晶矽(Poly-silicon)、碳化矽(Silicon carbide,SiC)、石墨烯(Graphene)、氮化鋁(Aluminium Nitride,AlN)或其他適用材質,而本實施例的基板122是以多晶矽為例,但不以此為限制。
接著,在本實施例中,將重佈線層124配置在基板122的第一面S1上。重佈線層124可為多層線路,例如包括介電層124a、配置在介電層124a的相對兩側的兩圖案化線路124b及貫穿介電層124a並連通至兩圖案化線路124b的導電孔124c,但在其他未繪示的實施例中,重佈線層124亦可為單層線路或具有其他組成方式的多層線路,本發明不以此為限制。並且,當基板122具有導電性時(例如採用多晶矽),尚需在基板122的第一面S1與重佈線層124之間配置介電層122a,以與形成在基板122的第一面S1上的重佈線層124區隔。之後,將晶片110配置於重佈線層124上。其中,晶片110透過導電凸塊112,配置於重佈線層124的圖案化線路124b上,以與重佈線層124彼此電性連接。
接著,在本實施例中,導電柱126配置於重佈線層124上,並配置於晶片110的周圍。導電柱126例如是銅柱(copper pillar),配置於重佈線層124的圖案化線路124b上,與重佈線層124彼此電性連接。之後,封裝膠體128覆蓋晶片110及重佈線層124,且同時覆蓋導電柱126,而導電柱126貫穿封裝膠體128,進而暴露於封裝膠體128外,且導電柱126外露的表面(圖示未標記)齊平於封裝膠體128表面(圖示未標記)。然而,在其他實施例中,也可以先以封裝膠體128覆蓋晶片110及重佈線層124,而後在封裝膠體128內形成連通至重佈線層124的通孔,並在所述通孔內填入導電材料,使其構成貫穿封裝膠體128的導電柱126。其中,導電柱126分散配置於晶片110的周圍相對兩側或其中一側。因此,本發明並不限制導電柱126的形成方式、形成順序與位置,其可依據需求調整。
接著,在本實施例中,將線路板130連接封裝載板120。線路板130配置在封裝膠體128上,使晶片110位於基板122與線路板130之間。更進一步地說,封裝膠體128更包括多個導電凸塊129,配置於導電柱126上,或者配置於導電柱126上之電性接觸墊126a上,並電性連接至線路板130(例如是連接至線路板130上的導電接墊132)。然而,在其他未繪示的實施例中,封裝載板120亦可採用其他適用方式連接至線路板130,不限於使用導電凸塊129。藉此,晶片110與重佈線層124透過導電柱126電性連接至線路板130,使晶片110所產生的電訊號可透過重佈線層124及導電柱126傳遞至線路板130。另外,由於晶片110與線路板130都位在基板122的第一面S1,而基板122的第二面S2朝向外側,故晶片110在運作過程中所產生的熱能透過基板122從第一面S1傳遞至第二面S2散熱,而不會累積在晶片110與線路板130之間。據此,晶片封裝結構100具有良好的散熱效果。
另外,圖1的電性接觸墊126a也可以改用如圖2所示的重佈線層126b。請參考圖2,圖2是依照本發明的第二實施例的晶片封裝結構的示意圖,其與圖1的主要差異在於,以重佈線層126b取代電性接觸墊126a,而導電凸塊129配置於導電柱126上之重佈線層126b上並電性連接至線路板130。其中,所述重佈線層126b可為如前所述由介電層、配置在介電層的相對兩側的兩圖案化線路及貫穿介電層並連通至兩圖案化線路的導電孔所構成的多層線路,亦可為單層線路或具有其他組成方式的多層線路。此外,雖然圖1與圖2將導電凸塊129與導電柱126繪示為彼此對準,但亦其可依據需求調整為彼此不對準,而另透過圖1的電性接觸墊126a或圖2的重佈線層126b電性連接。藉此,本發明不限制導電凸塊129與導電柱126是否彼此對應,其可依據需求調整。然而,在其他實施例中,圖1的電性接觸墊126a或圖2的重佈線層126b可省略,而使導電凸塊129直接配置於導電柱126上,亦可達到電性連接的目的,本發明不以此為限制。
另外,為了提高晶片封裝結構100的散熱效果,除了可以如前所述採用高導熱性的基板122之外,還可採用其他散熱構件輔助散熱。舉例而言,在本實施例中,晶片封裝結構100更包括散熱片140(heat sink),配置在基板122的第二面S2上。其中,基板122的第二面S2更配置有熱介面材料150(thermal interface materials,TIM),以利於接合散熱片140,但本發明不以此為限制。藉此,晶片110在運作過程中所產生的熱能透過基板122從第一面S1傳遞至第二面S2,而後更可進一步透過熱介面材料150傳遞至散熱片140,以藉由散熱片140散熱。較佳地,散熱片140的尺寸(如圖1以寬度W1為例)大於基板122的尺寸(如圖1以寬度W2為例),使晶片110的熱能可透過大面積的散熱片140快速散熱。藉此,晶片封裝結構100具有良好的散熱效果,但本發明並不限制散熱片140的尺寸及使用與否,其可依據需求調整。
圖3是依照本發明的第三實施例的晶片封裝結構的示意圖。請參考圖3,在本實施例中,晶片封裝結構100a與前述晶片封裝結構100具有類似的結構及製作方式,其主要差異在於,在晶片封裝結構100a中,封裝載板120a更包括多個導通孔160,以藉由導通孔160增加散熱效果。
具體而言,在本實施例中,晶片封裝結構100a包括封裝膠體128、封裝載板120a、晶片110、導電柱126以及線路板130,亦可依據需求透過熱介面材料150連接散熱片140,但本發明不以此為限制。因此,有關封裝膠體128(包括晶片110、導電柱126及導電凸塊129)、線路板130、散熱片140及熱介面材料150的實施方式可參考前述內容,在此不多加贅述。再者,封裝載板120a包括基板122及重佈線層124,故有關基板122及重佈線層124的實施方式可參考前述內容。因此,封裝載板120a與前述封裝載板120的主要差異在於,封裝載板120a更包括多個導通孔160。進一步地說,導通孔160貫穿基板122,並連接第一面S1及第二面S2。較佳地,各導通孔160具有第一端E1及第二端E2,其中第一端E1暴露於基板122的第一面S1並與第一面S1齊平,並連接至重佈線層124,而第二端E2暴露於基板122的第二面S2並與第二面S2齊平,以連接至散熱片140及熱介面材料150,但本發明不以此為限制。其中,基板122的第一面S1與重佈線層124還可配置有用於區隔重佈線層124與基板122的介電層170以及貫穿介電層170並連通至重佈線層124與導通孔160的導電孔172,但本發明不以此為限制。並且,當基板122具有導電性時(例如採用多晶矽),尚需在基板122與導通孔160之間配置介電層122b,以與形成在基板122內的導通孔160區隔。
圖4A至圖4D是圖3的晶片封裝結構所用之導通孔的製作流程示意圖。請參考圖3至圖4D,在本實施例中,在基板122內設置導通孔160的目的在於,增加晶片封裝結構100a的散熱效果。因此,較佳地,導通孔160的導熱性大於基板122的導熱性,例如是以高導熱金屬填充於基板122內構成導通孔160,但本發明不以此為限制。另外,在本實施例中,各導通孔160包括銲料柱162及多個金屬球164,而金屬球164鑲嵌於對應的銲料柱162內。以下將說明晶片封裝結構100a中所用之導通孔160製作於基板122的結構與製作方式。
首先,請參考圖4A,在本實施例中,提供基板122。有關提供基板122的實施方式可參考前述內容。其中,基板122具有凹陷於第一面S1的多個盲孔122c。盲孔122c的形狀可為直筒狀,但在其他未繪示的實施例中,盲孔122c亦可為截角錐狀、角錐狀或其他適當形狀,本發明不以此為限制。並且,當基板122具有導電性時(例如採用多晶矽),尚需在盲孔122c內配置介電層122b,以與後續配置在形成在盲孔122c內的導電珠160a區隔。
接著,請參考圖4B,將多個導電珠160a填入盲孔122c,使得各盲孔122c具有多個導電珠160a,而導電珠160a透過介電層122b與基板122分隔。各導電珠160a包括金屬球164(例如銅球)及包覆金屬球164的銲料層162a,其中各金屬球164的外徑範圍可為0.5微米至100微米,但本發明不限於此。
接著,請參考圖4C,熔化銲料層162a,以在盲孔122c內形成銲料柱162。其中,金屬球164的熔點大於對應的銲料柱162的熔點,故當熔化銲料層162a時,金屬球164仍維持固態。在銲料層162a熔化並構成銲料柱162之後,金屬球164鑲嵌於對應的銲料柱162內,而各銲料柱162與鑲嵌其內的金屬球164構成導通孔160。各導通孔160的外徑D的範圍為5微米至100微米,但本發明不限於此。
接著,請參考圖4D,平坦化基板122的第一面S1與第二面S2,使得各導通孔160靠近第一面S1的第一端E1暴露於基板122的第一面S1並與第一面S1齊平,且各導通孔160靠近第二面S2的第二端E2暴露於基板122的第二面S2並與第二面S2齊平。平坦化基板122的第一面S1與第二面S2的方式可為化學機械研磨(Chemical-Mechanical Polishing,CMP),但本發明不限於此。其中,靠近基板122的第一面S1的金屬球164被削平,以與基板122的第一面S1齊平,而靠近基板122的第二面S2的金屬球164被削平,以與基板122的第二面S2齊平,但本發明不限於此。並且,當基板122具有導電性時(例如採用多晶矽),尚需在基板122的平坦化後的第一面S1上配置介電層122a,以與後續形成於基板122的第一面S1上的重佈線層124區隔。
藉由上述步驟,即可製作完成在基板122上製作導通孔160的動作,並將此半成品應用於製作封裝載板120a與晶片封裝結構100a。在上述半成品用於製作封裝載板120a與晶片封裝結構100a的過程中,導電柱126可進一步對應於導通孔160,但本發明不以此為限制。採用填充導電珠160a取代傳統電鍍形成導通孔160,可提升生產速度。然而,上述導通孔160只是一種可能的實施方式。在其他未繪示的實施例中,各導通孔160亦可包括填入凹孔內的金屬膏,或者透過電鍍製程電鍍在凹孔內的電鍍材料,本發明不限制導通孔160的組成。藉此,晶片110在運作過程中所產生的熱能透過基板122與導通孔160從第一面S1傳遞至第二面S2,而後更可進一步透過散熱片140散熱。據此,晶片封裝結構100a具有良好的散熱效果。
圖5是依照本發明的第四實施例的晶片封裝結構的示意圖。請參考圖5,在本實施例中,晶片封裝結構100b與前述晶片封裝結構100與100a的主要差異在於,晶片封裝結構100b包括兩個封裝膠體128、128’以及兩個封裝載板120a、120。各封裝膠體128、128’所對應的晶片110、110’分別配置於對應的封裝載板120a、120的重佈線層124、124’上並被對應的封裝膠體128、128’覆蓋,且封裝載板120a、120彼此電性連接,並連接至線路板130,使各封裝膠體128、128’所對應的晶片110、110’位於對應的基板122、122’與線路板130之間,且各封裝膠體128、128’的晶片110、110’與對應的重佈線層124、124’透過對應的導電柱126、126’電性連接至線路板130。
具體而言,在本實施例中,封裝載板120a與對應的封裝膠體128及晶片110首先製作在一起,如圖3的第三實施例所述。其中,基板122配置有導通孔160,其可為前述銲料柱162與金屬球164的組合,亦可為金屬膏或電鍍材料,本發明不以此為限制。類似地,封裝載板120與對應的封裝膠體128’及晶片110’製作在一起,如圖1的第一實施例所述。之後,封裝載板120a可透過對應的導電凸塊129配置於線路板130上,而封裝載板120可透過對應的導電凸塊129’配置於封裝載板120a上。並且,靠近線路板130一側的封裝載板120a上的重佈線層124與對應的晶片110透過對應的導電柱126與導電凸塊129電性連接至線路板130,而遠離線路板130一側的封裝載板120上的重佈線層124’與對應的晶片110’透過對應的導電柱126’與導電凸塊129’電性連接至封裝載板120a,並進一步透過封裝載板120a連接至線路板130。
因此,在本實施例中,封裝載板120與120a可透過底部填充劑180(underfill)接合,其中底部填充劑180配置在封裝載板120a的底部(即封裝載板120a的基板122的第二面S2),而封裝載板120的頂部(即封裝載板120的基板122’的第一面S1’)以導電凸塊129’嵌入底部填充劑180而連接至形成於封裝載板120a上的導通孔160,藉此使封裝載板120與120a彼此電性連接。由此可知,形成於封裝載板120a上的導通孔160不僅具有前述的散熱效果,還可進一步用於導通疊置在一起的封裝載板120與120a,且導通孔160的組成與形成方式可依據需求調整。另外,在其他未繪示的實施例中,最外側的封裝載板120亦可依據需求參照封裝基板120a而配置導通孔160提高散熱效果。相關結構描述請參照圖3的第三實施例。另外,最外側的封裝載板120的基板122’的第二面S2’上還可配置散熱片140,但本發明不以此為限制。
藉此,晶片封裝結構100b為採用多層封裝膠體128、128’(包括多個晶片110、110’)與多層封裝載板120或120a的堆疊式封裝結構(Package on Package,PoP),或稱為封裝堆疊結構,而晶片封裝結構100b可透過底部填充劑180接合多個已配置有晶片110、110’的封裝載板120a或120,並透過對應的導電凸塊129、129’以及導通孔160彼此電性連接,而後進一步透過前述方式進行散熱。亦即,第一層晶片110在運作過程中所產生的熱能透過對應的基板122與導通孔160從第一面S1傳遞至第二面S2,並一併與第二層晶片110’在運作過程中所產生的熱能透過對應的基板122’從第一面S1’傳遞至第二面S2’(基板122’在其他未繪示的實施例中亦可搭配導通孔160提高散熱效果),而後更進一步透過散熱片140散熱。據此,晶片封裝結構100b具有良好的散熱效果。
綜上所述,在本發明的晶片封裝結構中,晶片、導電柱及封裝載板的重佈線層配置在封裝載板的基板的第一面上,並以封裝膠體覆蓋,而後線路板配置在封裝膠體上,使晶片位於基板與線路板之間,且晶片與重佈線層透過導電柱電性連接至線路板。並且,基板可為高導熱材質,且基板上還可配置導熱性優於基板的導通孔,或進一步在基板的第二面配置散熱片。如此,相較於將晶片與封裝載板依序配置在線路板上的習知技術,本發明的晶片在運作中所產生的熱能可以透過基板從第一面傳遞至第二面散熱,以避免累積在晶片與線路板之間。據此,本發明提供一種晶片封裝結構,其具有良好的散熱效果。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100a、100b‧‧‧晶片封裝結構
110、110'‧‧‧晶片
112、129、129'‧‧‧導電凸塊
120、120a‧‧‧封裝載板
122、122'‧‧‧基板
122a、122b、124a、170‧‧‧介電層
122c‧‧‧盲孔
124、124'、126b‧‧‧重佈線層
124b‧‧‧圖案化線路
124c、172‧‧‧導電孔
126、126'‧‧‧導電柱
126a‧‧‧電性接觸墊
128、128'‧‧‧封裝膠體
130‧‧‧線路板
132‧‧‧導電接墊
140‧‧‧散熱片
150‧‧‧熱介面材料
160‧‧‧導通孔
160a‧‧‧導電珠
162‧‧‧銲料柱
162a‧‧‧銲料層
164‧‧‧金屬球
180‧‧‧底部填充劑
D‧‧‧外徑
E1‧‧‧第一端
E2‧‧‧第二端
S1、S1'‧‧‧第一面
S2、S2'‧‧‧第二面
W1、W2‧‧‧寬度
圖1是依照本發明的第一實施例的晶片封裝結構的示意圖。 圖2是依照本發明的第二實施例的晶片封裝結構的示意圖。 圖3是依照本發明的第三實施例的晶片封裝結構的示意圖。 圖4A至圖4D是圖3的晶片封裝結構所用之導通孔的製作流程示意圖。 圖5是依照本發明的第四實施例的晶片封裝結構的示意圖。
100‧‧‧晶片封裝結構
110‧‧‧晶片
112、129‧‧‧導電凸塊
120‧‧‧封裝載板
122‧‧‧基板
122a、124a‧‧‧介電層
124‧‧‧重佈線層
124b‧‧‧圖案化線路
124c‧‧‧導電孔
126‧‧‧導電柱
126a‧‧‧電性接觸墊
128‧‧‧封裝膠體
130‧‧‧線路板
132‧‧‧導電接墊
140‧‧‧散熱片
150‧‧‧熱介面材料
S1‧‧‧第一面
S2‧‧‧第二面
W1、W2‧‧‧寬度

Claims (9)

  1. 一種晶片封裝結構,包括:至少一封裝載板,包括一基板以及一重佈線層,該基板具有相對的一第一面及一第二面,該重佈線層配置於該基板的該第一面上;一散熱片,配置在該基板的該第二面上,且該散熱片的尺寸大於該基板的尺寸;至少一晶片,該晶片配置於該重佈線層上;至少一導電柱,該導電柱配置於該重佈線層上,其中,該導電柱位於該晶片的周圍;至少一封裝膠體,配置於該重佈線層上,該封裝膠體覆蓋該晶片、該導電柱及該重佈線層,其中,該導電柱貫穿該封裝膠體;以及一線路板,配置在該封裝膠體上,其中該線路板連接該封裝載板,使該晶片位於該基板與該線路板之間,且該晶片與該重佈線層透過該導電柱電性連接至該線路板。
  2. 如申請專利範圍第1項所述的晶片封裝結構,其中該基板包括高導熱材質。
  3. 如申請專利範圍第1項所述的晶片封裝結構,其中該封裝膠體更包括至少一導電凸塊,配置於該導電柱上,並電性連接至該線路板。
  4. 如申請專利範圍第1項所述的晶片封裝結構,其中該封裝載板更包括多個導通孔,該些導通孔貫穿該基板,並連接該第一面及該第二面。
  5. 如申請專利範圍第4項所述的晶片封裝結構,其中該些導通孔的導熱性大於該基板的導熱性。
  6. 如申請專利範圍第4項所述的晶片封裝結構,其中各該導通孔包括一銲料柱及多個金屬球,該些金屬球鑲嵌於對應的該銲料柱內。
  7. 如申請專利範圍第4項所述的晶片封裝結構,其中各該導通孔包括一金屬膏。
  8. 如申請專利範圍第4項所述的晶片封裝結構,其中各該導通孔具有一第一端及一第二端,該第一端暴露於該基板的該第一面並與該第一面齊平,並連接至該重佈線層,而該第二端暴露於該基板的該第二面並與該第二面齊平。
  9. 如申請專利範圍第1項所述的晶片封裝結構,其中該封裝膠體以及該封裝載板的數量為多個,各該封裝膠體的該晶片分別配置於對應的該封裝載板的該重佈線層上,且該些封裝載板彼此電性連接,並連接至該線路板,使各該封裝膠體的該晶片位於對應的該基板與該線路板之間,且各該封裝膠體的該晶片與對應的該重佈線層透過對應的該導電柱電性連接至該線路板。
TW105114550A 2016-05-11 2016-05-11 晶片封裝結構 TWI585932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105114550A TWI585932B (zh) 2016-05-11 2016-05-11 晶片封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105114550A TWI585932B (zh) 2016-05-11 2016-05-11 晶片封裝結構

Publications (2)

Publication Number Publication Date
TWI585932B true TWI585932B (zh) 2017-06-01
TW201740532A TW201740532A (zh) 2017-11-16

Family

ID=59688343

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105114550A TWI585932B (zh) 2016-05-11 2016-05-11 晶片封裝結構

Country Status (1)

Country Link
TW (1) TWI585932B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720694B2 (en) 2018-10-30 2020-07-21 Kinsus Interconnect Technology Corp. Antenna carrier plate structure

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879157B2 (en) * 2018-11-16 2020-12-29 Xilinx, Inc. High density substrate and stacked silicon package assembly having the same
TWI791342B (zh) 2021-11-30 2023-02-01 財團法人工業技術研究院 異質整合半導體封裝結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201230937A (en) * 2010-12-30 2012-07-16 Element Denshi Co Ltd Mounting substrate and method for manufacturing the same
TW201308538A (zh) * 2011-08-09 2013-02-16 Advanced Semiconductor Eng 堆疊晶圓級封裝與相關製造方法
TW201347132A (zh) * 2012-05-03 2013-11-16 Taiwan Semiconductor Mfg 堆疊封裝元件及其製作方法
TW201409771A (zh) * 2012-08-24 2014-03-01 Tsmc Solid State Lighting Ltd 發光二極體發光裝置、封裝發光二極體的方法、封裝晶粒的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201230937A (en) * 2010-12-30 2012-07-16 Element Denshi Co Ltd Mounting substrate and method for manufacturing the same
TW201308538A (zh) * 2011-08-09 2013-02-16 Advanced Semiconductor Eng 堆疊晶圓級封裝與相關製造方法
TW201347132A (zh) * 2012-05-03 2013-11-16 Taiwan Semiconductor Mfg 堆疊封裝元件及其製作方法
TW201409771A (zh) * 2012-08-24 2014-03-01 Tsmc Solid State Lighting Ltd 發光二極體發光裝置、封裝發光二極體的方法、封裝晶粒的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720694B2 (en) 2018-10-30 2020-07-21 Kinsus Interconnect Technology Corp. Antenna carrier plate structure

Also Published As

Publication number Publication date
TW201740532A (zh) 2017-11-16

Similar Documents

Publication Publication Date Title
TWI834682B (zh) 模製直接接合且互連的堆疊
TWI692838B (zh) 半導體封裝及其形成方法
TWI683378B (zh) 半導體封裝及其製造方法
TWI669785B (zh) 半導體封裝體及其形成方法
US9786635B2 (en) Integrated circuit package assembly
TWI662667B (zh) 封裝結構及其製造方法
TWI509769B (zh) 堆疊式封裝裝置及成型一堆疊式封裝裝置之方法
US8269337B2 (en) Packaging substrate having through-holed interposer embedded therein and fabrication method thereof
US11515290B2 (en) Semiconductor package
TWI544599B (zh) 封裝結構之製法
TWI496270B (zh) 半導體封裝件及其製法
US10211139B2 (en) Chip package structure
TWI811383B (zh) 半導體封裝
TWI697085B (zh) 半導體元件及其形成方法
TW201701432A (zh) 具有高佈線密度補片的半導體封裝
TWI755632B (zh) 半導體封裝
TWI754839B (zh) 封裝結構及其形成方法
CN102299143A (zh) 半导体元件
TW201916286A (zh) 整合扇出型封裝體
TW201533882A (zh) 覆晶堆疊封裝
TW201832297A (zh) 封裝堆疊構造及其製造方法
TWI585932B (zh) 晶片封裝結構
TWI659509B (zh) 電子封裝件及其製法
TW202025419A (zh) 低翹曲扇出型封裝結構
TW202215629A (zh) 封裝結構及其製作方法