KR101250685B1 - 전도 재료의 구조를 정의하고 복제하는 방법 및 전극 - Google Patents

전도 재료의 구조를 정의하고 복제하는 방법 및 전극 Download PDF

Info

Publication number
KR101250685B1
KR101250685B1 KR1020037016336A KR20037016336A KR101250685B1 KR 101250685 B1 KR101250685 B1 KR 101250685B1 KR 1020037016336 A KR1020037016336 A KR 1020037016336A KR 20037016336 A KR20037016336 A KR 20037016336A KR 101250685 B1 KR101250685 B1 KR 101250685B1
Authority
KR
South Korea
Prior art keywords
master electrode
substrate
etching
electrode
pattern
Prior art date
Application number
KR1020037016336A
Other languages
English (en)
Other versions
KR20040028781A (ko
Inventor
묄러파트릭
프레덴베르크미카엘
비벤-닐슨페터
Original Assignee
레플리서러스 그룹 에스에이에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=20284507&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101250685(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 레플리서러스 그룹 에스에이에스 filed Critical 레플리서러스 그룹 에스에이에스
Publication of KR20040028781A publication Critical patent/KR20040028781A/ko
Application granted granted Critical
Publication of KR101250685B1 publication Critical patent/KR101250685B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/14—Etching locally
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/07—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process being removed electrolytically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0117—Pattern shaped electrode used for patterning, e.g. plating or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Micromachines (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • ing And Chemical Polishing (AREA)
  • Cell Electrode Carriers And Collectors (AREA)
  • Printing Methods (AREA)
  • Weting (AREA)

Abstract

본 발명은 전기화학적 패턴 복제 방법(ECPR)과, 마이크로 및 나노 구조를 포함하는 응용을 제조하기 위한 전도성 전극의 구조에 관한 것이다. 전도성 전극인 마스터 전극(8)에 의해 정해지는 에칭 또는 도금 패턴은 전기적 전도성 재료인 기판(9)상에 복제된다. 마스터 전극(8)은 기판(9)과 밀접하게 접촉되어 있고, 에칭/도금 패턴은 접촉 에칭/도금 공정을 사용함으로써 기판(9)상으로 직접 전이된다. 접촉 에칭/도금 공정은 마스터 전극(8)과 기판(9)사이의 밀폐된 또는 개방된 공동에 형성되는 로컬 에칭/도금 셀(12, 14)에서 수행된다.
마스터 전극, 기판, 전기화학적 패턴 복제 방법(ECPR), 에칭, 도금, 공동, 로컬 에칭 셀.

Description

전도 재료의 구조를 정하고 복제하는 방법 및 전극{METHOD AND ELECTRODE FOR DEFINING AND REPLICATING STRUCTURES IN CONDUCTING MATERIALS}
본 발명은 첨부된 특허청구범위에 따라, 소정의 전극을 사용함으로써 마이크로 및 나노 구조를 포함하는 응용의 제조를 간단하게 하기 위한 새로운 에칭 또는 도금 방법에 관한 것이다.
본 발명은 전기화학적 에칭, 도금, 포토리소그래피 및 패턴 복제(pattern replication)와 밀접한 관련이 있으며, 마이크로- 및 나노기술 범위내에 있다.
본 발명은 특히 PWB(printed wiring boards), PCB(printed circuit boards), MEMS(micro electro mechanical systems), 센서, 평면 디스플레이, 자기 및 광 저장 장치의 제조에 유용하다. 집적회로, 상이한 유형의 전도성 고분자의 구조, 반도체의 구조, 금속의 구조 등이 상기 방법을 사용하여 제조될 수 있다. 다공성 실리콘 형태를 사용함으로써 심지어 실리콘의 3D-구조도 가능하다.
더욱 작고, 더욱 신속하며, 보다 적은 비용의 마이크로전자 및 마이크로-전기기계 시스템에 대한 지속적으로 증가하는 요구는 상응하는 효과적이며 적합한 제조 기술의 개발을 필요로한다.
가법(additive) 기술 또는 감법(subtractive) 기술 중 어느 하나가 표면상에 마이크로- 및/또는 나노-구조를 제조하는데 사용된다. 한 가지 일반적인 감법 기술이 에칭이며, 한 가지 일반적인 가법 기술이 도금이다.
에칭 방법은 일반적으로 두 가지 하위그룹, 즉 건식 에칭과 습식 에칭으로 분리된다. 일반적으로, 건식 에칭은 서브마이크론(submicron) 구조에, 및/또는 직선 측벽이 중요한 경우 사용된다. 습식 에칭은, 어떠한 언더커팅(undercutting)이 수용되거나 때로는 바람직한 큰 구조에 사용된다. 상기 습식 에칭 기술은 화학적 에칭과 전기화학적 에칭으로 분리될 수 있다.
습식 에칭과 비교해 건식 에칭의 이점은, 이방성 에칭 프로파일이 결정 재료 및 다결정/비결정 재료에서 발생될 수 있다는 점이다. 건식 에칭의 몇몇 단점은, 높은 장치 비용, 선택성의 결여, 샘플상의 재증착 관련 문제, 환경적으로 유해한 화학물질, 에칭된 샘플상의 표면 손상, 그리고 안전성 및 처리 문제 등이 있다.
습식 에칭의 이점은 이것이 단순하며 비싸지않은 공정이라는 점이다. 한 가지 단점은, 이것이 임의의 방향성의 구동력(driving force)을 수반하지 않으므로 에칭율(etching rate)이 모든 방향에서 동일하게 되어, 결과적으로 등방성 에칭 프로파일이 나타난다는 점이다. 몇몇 다른 단점은, 습식 에칭욕(etching bath)이 일반적으로 공격성 및 유독성 화학물질을 포함하여, 안전성 및 처리 문제를 일으킨다는 점이다. 다수의 습식 웨칭 공정에서는, 폐기물 취급 및 처리 비용이 종종 실제 에칭 비용을 능가하며, 상기와 동일한 것이 건식 에칭에도 해당된다.
상기 언급된 에칭 공정에 대한 상세한 설명은 당업자들에게 공지되어 있는 것으로 간주되어, 본 문서에 소개되지 않을 것이다. 본 발명에 따른 에칭 방법과 전기화학적 에칭간의 밀접한 관계로 인해, 후자에 관한 몇몇 세부사항은 다음과 같이 소개되게 된다.
전기화학적 에칭은 간단하며 저렴한 에칭 방법이므로, 높은 에칭율과 정확한 공정 제어가 달성될 수 있다. 전기화학적 에칭에 있어서, 에칭된 샘플과 상대 전극(counter electrode) 사이에 외부 전위가 인가되는데, 이들 모두 액체 에칭제(etchant)내에 모두 잠긴다(immersed). 도 1에 도시된 바와 같이, 애노드로서 작동 전극(working electrode)인 샘플을 갖고 캐소드로서 상대 전극을 갖는 전기화학적 셀(cell)이 형성된다. 외부 전위가 인가되어 작동 전극에 산화 공정을 가동시킨다. 캐소드에서의 상응하는 변형(reduction)은 일반적으로 수소 가스 형성이다. 전해질 및 에칭제로서, 중성 염 용액 또는 통상적인 에칭제의 매우 희석된 혼합물이 사용될 수 있다. 인가된 전위 및 이것으로부터의 전계는 수직 방향으로 방향성 에칭을 제공한다.
전기화학적 에칭 셀의 설계자가 직면하는 한 가지 문제는, 전해질내의 전하 이동으로부터의 저항 손실을 줄이기 위해, 좁은 전극 간격을 필요로한다는 점이다. 전극내에 약간의 불균질성(unevenness)을 일으키는 좁은 간격은, 균일하지 않은 전류 밀도 분포를 제공하는 비교적 큰 Δd 를 발생시킨다. 그 결과, 샘플의 몇몇 부분이 오버에칭되는 반면, 몇몇 부분은 원하는 깊이로 에칭되지 않는다. 전극을 전체 표면에 걸쳐 적당한 위치로 유지하기 위한 기계적인 지원이 불가능한데, 이는 샘플과 상대 전극간에 어떠한 접속도 허용되지 않기 때문이다.
전기화학적 에칭의 또 다른 문제는, 상대 전극의 모든 부분이 에칭된 부분 위의 원하는 영역에서뿐 아니라 전해질과 접촉하고 있다는 사실로 인해, 에칭되지않은 영역으로부터의 축적된 전류로부터 발생하는 균일하지 않은 전류 밀도 분포이다.
패턴 전이를 위한 제 2의 선택적인 부가 기술은, 패턴-정의 단계에 의해 기판의 상부에 형성된 구조에 재료를 추가하는 것이다. 부가 공정의 예로는, 당업자들이 전기도금(electroplating)이라는 용어로 또한 사용하는 전기화학적 증착, 물리적진공증착(physical vapour deposition), 및 화학적기상증착(chemical vapour deposition)이 있다. 전기도금을 사용함으로써, 잘 정의된 패턴, 수직 측벽 및 높은 종횡비의 구조가 제조될 수 있다는 것이 업계에 공지되어 있다. 그러나, 공통적인 산업 문제는 공지된 전기도금 공정과 관련되는데, 즉 균일하지 않은 전류 밀도 분포가 결과적으로, 도금되는 각 구조를 둘러싸고 있는 패턴에 의존하는 증착율이 나타난다는 점이다. 더욱이, 이러한 전류 밀도 분포의 차는 또한, 기판상의 전기도금된 구조의 높이에 있어서의 차이뿐 아니라, 합금을 도금할 때 각기 다른 재료 조성을 나타내는 결과를 가져온다. 현재까지는, 보편적으로 상기와 같이 원치않는 불균일한 분포가 후속 공정 단계에서 평탄화 방법을 사용하여 교정되어야 한다.
에칭의 목적이 그것의 선택된 부분을 에칭함으로써 에칭 재료의 구조를 제공하는 것이면, 에칭되어서는 안되는 에칭 재료는 일반적으로 소위 마스크 또는 레지스트라는 에칭 방지층으로 코팅된다. 에칭될 패턴을 정의하기 위한 주요 기술이 포토리소그래피이며, 보편적인 에칭 방지층은 포트-레지스트이다. 포토-레지스트는 전자기 방사에 의해 노광되며(expose), 에칭을 필요로하는 패턴을 전이하도록 개발된다. 에칭되는 모든 샘플은 에칭 공정이 시작되기 전에, 레지스트로 코팅되고, 프리베이크되고(pre-baked), 노광되며, 개발되어, 하드-베이크(hard-baked)되어야 한다.
오늘날의 마이크로 소자의 대부분은 다수의 기능층으로 형성되며, 각 층은 포토리소그래피 공정 이후 패턴 전이 공정으로 패터닝되고 정렬되어야 한다. 도 6은 리소그래피 공정을 이용한 통상적인 에칭 공정을 도시한다. 마이크로-소자를 제조하는데 필요한 많은 수의 리소그래피 및 패턴 정의 리소그래피 공정의 복잡한 특성으로 인해, 전체 제조에 있어 상당한 시간과 비용이 수반된다.
유럽 특허공개 EP 1060299로부터, 전극 표면의 선택된 부분에 전기 전도성 전극 부분을 가진 전극을 사용함으로써, 에칭 표면의 선택된 부분에서 에칭에 의해 침하(depression)를 형성하는 방법을 사용하는 것이 공지되어 있는데, 여기서 상기 전극 부분은 에칭 패턴에 상응하는 전극 패턴을 형성하고 있다. 상기 방법은, 에칭 재료에 형성되는 패시베이팅(passivating)층을 용해하는데 전자기 방사를 사용함으로써 본 발명과 비교해 상이하다. 에칭하는 동안, 전극은 전기 전도성 에칭 재료로부터 떨어져 배치되는데, 이것 역시 본 발명과 상이하다. EP 1060299 에 따른 전극은 전자기 방사에 투명성이 있어야 하며, 이들은 마이크로/나노 영역에서 불균질성을 보상하지 않는다.
WO 9845504에는, 전기도금 물품(article), 애노드 및 기판을 사용하여 전기도금하는 방법이 개시되어 있다. 전기도금 물품은 기판과 접촉하여 놓인다. 일 실시예에 있어서, 외부 애노드는 전해질내에 모두 침지되어 있는 기판과 전기도금 물품으로부터 분리되어 배치된다. 상기 개시된 바에 따르면, 외부 애노드와 기판을 통해 전위가 인가됨으로써, 결과적으로 재료가 전기도금 물품의 다공성 캐리어(porous carrier)를 통해 애노드로부터 전이되며 전기도금 물품의 절연 마스크에 의해 정해진 패턴으로 기판상에 도금되게 된다. 전기도금 물품과 애노드 사이의 전해질 볼륨은 전기활성 이온의 질량 전달을 향상시키도록 흔들어질 수 있다(agitate). 그러나, 상기 개시된 방법은 통상적인 전기도금과 관련된 것과 동일한 문제 및 단점, 즉 패터닝된 표면상의 상응하는 캐소드 영역의 표면 크기와 상이한 표면 크기의 영역을 가진 애노드로 인한 균일하지 않은 전류 밀도 분포의 결과로 나타나는 균일하지않은 도금율로 어려움을 겪는다. 따라서, 상이한 공동내의 반응 속도의 차이에 의해 결과적으로, 각 구조를 둘러싸고있는 패턴에 의존하는 각기 다른 높이를 가진 도금된 마이크로 구조가 나타난다. 상기 문제는 일반적으로, 래핑(lapping) 또는 CMP(Chemical Mechanical Polishing)와 같은 후속 평탄화 공정에 의해 해결된다. 합금을 도금할 때, WO 9845504에 기재된 방법은 통상적인 도금 공정에서와 동일한 문제, 즉 균일하지않은 전류 밀도 분포로 인한 재료 조성의 차이를 갖는다.
더욱이, WO 9845504에 개시된 상기 실시예는, 전해질에서 이온 침투가능한 다공성 재료로 제조된 전기도금 물품을 필요로하는데, 이는 재료의 포어(pore) 크기에 따라 얼마나 작은 크기로 형성될 수 있는지를 제한한다.
WO 9845504에 개시된 제 2 실시예에는, 애노드 상으로 놓이는 패터닝된 마스크로 구성되는 전기도금 물품이 언급되어 있다. 애노드는 가용성 또는 불용성일 수 있으며, 부식층(erodable layer)을 포함할 수 있다. 가용성 애노드를 사용하는 방법의 경우, 재료가 전기도금 물품의 애노드 재료로부터 전이됨으로써, 전기도금 물품이 사용중에 부식되지만 주기적으로 교정되어 재사용될 수 있다. 그러나, 패터닝된 마스크가 여전히 애노드층 상으로 별도의 층으로서 배치되므로, 균일하지않은 전류 밀도 분포의 문제가 또한 상기 방법에도 해당되는데, 즉 전류 밀도 분포는 도금 공정 시작시에만 균일한 반면, 애노드 재료를 가진 전해질의 접촉 표면은 애노드 재료가 소비됨에 따라 각 로컬 도금 셀에서 그 크기에 따라 상이하게 증가한다. 더욱이, 도금될 수 있는 구조의 최대 종횡비, 즉 높이/폭 비가, 전기도금 물품의 애노드의 부식이 절연 패턴 마스크를 언더컷팅한다는 사실로 인해 제한된다. 사용중에 마스크 층을 언더컷팅하는 것은 또한 신뢰성 문제와 관련되는데, 왜냐하면 전기도금 공정이 시간상 종료되지 않을 경우, 패터닝된 마스크 층이 완전히 언더컷팅되어 전기도금 물품으로부터 분해되게 되기 때문이다. 심지어 전기도금 물품이 가용성 및 불용성 재료의 상이한 층으로 구성되는 경우에서도, 가용성 애노드 재료가 전기도금 물품 자체로부터 직접 전이되기 때문에, 상기 기술된 문제는 본래 상기 방법과 관련이 있다.
본 발명의 목적은, 전도성 전극인 마스터 전극에 의해 정해지는 에칭 또는 도금 패턴이 전기 전도성 재료의 기판상에 복제되는 마이크로 및 나노 구조를 포함하는 응용의 제조를 간단히하기 위한 것이다. 또한, 마스터 전극은 본 방법에 따른 레플리카(replica)를 제조하는데 여러 번 재사용이 가능해야 한다. 더욱 구체적으로 설명하면, 본 발명의 목적은, 상기 구조의 상기 제조하는 동안 상기 언급된 평탄화 공정 단계와 같이 불필요한 공정 단계를 피하고, 또한 증착된 구조의 최대 종횡비에 대한 제한, 증착물의 재료 조성에 있어서의 변화, 및 대량 생산에 있어서의 신뢰성 문제없이, 정확히 제어된 전기화학적 에칭 또는 도금 공정을 가능하게 하는 것이다.
일반적으로, 상기 목적은 전기화학적 패턴 복제 방법이라는 소정의 접촉 전기화학적 에칭/도금 방법에 의해 충족된다. 본 발명에 따른 전기화학적 패턴 복제 방법에 대한 설명을 간단히하고자, 본 상세한설명에서는 ECPR 방법으로서 진술된다. 상기 방법은 첨부된 독립 특허청구범위에 의해 정의되는 본 발명의 다양한 양상에 따라, 구성된 전극 소자, 전기화학적 에칭/도금 방법, 및 공정을 수행하기 위한 장치를 기반으로 한다.
마스터 전극과 기판은 밀접하게 접촉하여 놓이는데, 이러한 경우 로컬 에칭/도금 셀이 마스터 전극과 기판 사이의 개방 또는 밀폐된 공동(cavity)에 형성된다.절연 패턴층의 벽에 의해 각각 정해지는 각각의 로컬 전기화학적 에칭 또는 도금 셀 내에 내부 상대 전극 표면을 설치하면, 패턴에 독립적인 균일한 전류 밀도 분포가 가능하다. 밀폐된 공동의 전기화학적 마이크로- 및 나노 셀에 ECPR의 내부 상대 전극 원리를 허용함으로써, ECPR 도금에 앞서, 마스터 전극에 공동내의 가용성 애노드 재료의 사전증착이 수행되며, ECPR 공정 동안, 기판 에칭으로부터 생성된 전해질내의 초과 이온의 전기도금이 수행된다. 이것은, 적용되는 임의의 패턴에 독립적으로 ECPR의 균일한 전류 밀도 분포를 나타내는 결과를 가져오고, 종래 기술과 관련하여 상기 언급된 단점, 즉, 도금되는 패턴에 의존하는 상이한 증착 속도 문제를 해결한다. 더욱이, 증착된 구조가 이미 ECPR 방법으로 도금될 때 동일한 높이를 가지므로, ECPR은 후속 평탄화를 필요로하지 않는다. ECPR은 또한, 각 도금 사이클에서 증착된 구조의 최대 종횡비에 있어서의 제한과 관련된 문제 및 종래기술과 관련된 신뢰성 문제를 해결한다. 더욱이, 합금을 도금할 때, ECPR은 또한 각 구조를 둘러싸고있는 패턴에 따른 상이한 구조의 각기 다른 재료 조성에 대한 상기 언급된 문제를 해결한다.따라서, 본 발명의 목적이 충족된다. ECPR 방법의 또 다른 이점은, 매우 잘 제어되는 이방성 에칭 프로파일, 에칭률과 표면 마무리(finishing) 및 균일성, 정확한 공정 제어 가능성, 최소화된 언더컷, 환경 친화적인 공정(왜냐하면 전해질 또는 매우 희석된 에칭제가 사용되기 때문임), 및 낮은 비용을 가능하게 한다는 점이다.
다른 목적은, ECPR 방법에 사용되는 마스터 전극을 설계하는 것이다.
상기 목적은, 전기화학적 에칭/도금 셀의 패턴 정의 구조와 상대 전극을 하나의 소자, 즉 마스터 전극으로 통합함으로써 충족된다. 상기 마스터 전극은 ECPR 방법에 사용되는 에칭/도금 셀에서 상대 전극 및 패턴 마스터 두 가지 모두로서 동작하게 된다. 패턴이 에칭되거나 도금되게 되는 샘플인 기판은, ECPR 방법에서 사용되는 에칭/도금 셀에서 작동 전극으로 동작한다.
ECPR 방법과 결합하여 상기 마스터 전극을 사용함으로써, 마스터 전극에 의해 정해진 각 로컬 전기화학적 마이크로- 또는 나노- 셀내에서 전기화학적 재료의 제거 또는 추가에 의해 전도성 재료의 다수의 레플리카가 생성될 수 있다.
당업자들이라면 이하의 바람직한 실시예에 대한 상세한설명을 통해 본 발명의 다른 목적과 이점을 명백히 이해할 것이다.
본 발명은 첨부된 도면을 참조하고 예를 이용하여 이하에서 더 면밀히 설명될 것이다.
도 1은 통상적인 전기화학적 에칭에 사용되는 에칭 셀의 단면도.
도 2a 내지 2f는 개방 로컬 전기화학적 셀을 기반으로한, 본 발명에 따른 마스터 전극의 제조 공정 중 하나를 설명하는 단면도.
도 3은 본 발명에 따른 에칭/도금 셀의 단면도.
도 4a는 본 발명에 따라 마스터 전극과 기판이 압축되어 밀폐 로컬 에칭 셀이 형성되는, 에칭 셀의 단면도.
도 4b는 본 발명에 따라 기판상에 패턴이 에칭된 에칭 셀의 단면도.
도 5a는 본 발명에 따라 마스터 전극과 기판이 압축되어 밀폐 로컬 도금 셀이 형성되는, 도금 셀의 단면도.
도 5b는 본 발명에 따라 기판상에 패턴이 복제되어 있는 도금 셀의 단면도.
도 6은 포토리소그래피 공정을 이용한 마이크로제조 공정의 흐름도.
도 7은 본 발명에 따른 ECPR 공정의 흐름도.
도 8은 본 발명에 따라 ECPR 방법을 이용한 단일면(single sided) 에칭/도금에 사용되는 기본 장치의 단면도.
도 9a는 본 발명에 따라 ECPR 방법을 이용한 에칭/도금에 사용되는 다른 장치예의 측면도.
도 9b는 도 9a에 도시되어 있는 것과 동일한 장치의 단부도.
도 10a 내지 10h는 본 발명에 따른, 마스터 전극의 상이한 설계 및 재료의 결합에 대한 단면도.
본 발명의 마스터 전극(8)은 상대 전극(1)과 패턴 정의 마스터 두 가지 모두로서 동작하며, 기판(9)은 에칭/도금 셀에서 작동 전극(2)으로서 동작하는데, 이는 본 발명에 따른 ECPR 공정에 사용되는 도 3에 도시되어 있다.
또한, 상세한설명에는 전형적인 에칭 또는 도금 공정이 언급되지만, 당업자들에게는, 이것이 각 도금 또는 에칭 공정과 관련이 있으며 상응하여 응용된다는 것이 자명하다.
마스터 전극 구조
마스터 전극(8)의 목적은, 마스터 전극(8)과 기판(9)을 압축할 때 형성되는 모든 로컬 도금 셀(14)에 잘 정의된 사전증착된 애노드 재료의 전기 접속을 제공하고, 이와 동시에 전기화학적 작용을 원하지않는 영역, 즉 절연 패턴층(3)과 기판(9) 사이의 접촉 영역에 전기적 절연을 제공하기 위한 것이다. 비교적 거친 표면 기판에 대해서 조차도 잘 정의된 패턴 전이를 가능하게 하기 위해서는, 전체 기판 표면 위에 전역적으로 및 기판 표면과 접속해있는 패턴층의 각 절연 구조에 국부적으로, 상응하는 동작이 필요하다. 이는, 매크로 스케릴에서 전역적으로 마스터 전극의 가요성 동작, 및 로컬 마이크로 스케일에서 마스터 전극 구조내의 압축성 탄성체 층(20, 21)에 의해 충족된다.
절연 패턴층(3)은 사용되는 전해질에서 화학적으로 불활성인 전기적 절연 재료를 사용함으로써 제조되고, 높은 종횡비의 구조를 가능하게 하며, 즉 UV, X-레이, 전자 빔, 레이저 또는 절연 공정과 결합되는 에칭/도금을 사용하여 용이하게 패터닝된다. 사용될 절연 재료의 예로는, 폴리이미드, SU-8, SC 100, MRL 6000, ED-레지스트 및 테플론(Teflon) 재료가 있다. 다른 실시예에 있어서, 절연 부분은 예컨대 금속과 같은 전도성 재료를 양극처리함으로써(anodising) 이루어진다.
상대 전극(1)은 전도성 전극층(1')이다. 선택적으로, 전도성 전극층은 또한 가요성 전도 포일(foil)(1''), 고체 금속 시트 또는 기계적 보조층(23)상의 얇은 전도층일 수 있다. 전도성 전극층(1, 1'')이 매우 높은 표면 균일성을 가진 기계적 보조층(23) 또는 탄성체 층(21)상에 증착되면, 두 특징의 평면성(planarity)과 높은 표면 균일성이 결합된다. 전도성 전극층(1, 1'')의 중요한 재료 특성은 높은 전도성, 사용된 전해질에서의 화학적 불활성, 전기화학적 재료 증착을 위한 우수한 시드 층(seed layer), 및 집적화된 마스터 전극 구조에 층을 증착하거나 다른 방법으로 통합하는 적합한 방법이라는 점이다. 사용되는 전도성 전극층(1', 1'') 재료의 예에 대한 비-제한적인 목록은, 스테인레스 스틸, 백금, 팔라듐, 티타늄, 금, 흑연, 크롬, 알루미늄 및 니켈을 포함한다.
일 실시예에 따르면, 마스터 전극은 도 6에서 설명되는 통상적인 마이크로제조 방법을 사용함으로써 제조된다. ECPR 공정에 사용되는 마스터 전극의 상이한 실시예가 도 10a 내지 10h에 설명되어 있다. 상이한 모든 전극층(1', 1'')의 실시예는 절연 패턴층(3), 가요성 탄성체 층(20, 21), 기계적 보조층(23) 및 중간 금속층(22)의 상이한 모든 결합으로 결합될 수 있다. 상기 모든 구조는 개방 공동 개념 및 밀폐 공동 개념 두 가지 모두에 사용될 수 있다. 이들 개념은 본 문서에서 더 설명될 것이다.
개방 공동 구조용 마스터 전극은 아래 설명된 방법을 사용하여 제조될 수 있다.
개방 공동 구조에 사용되는 마스터 전극은 두 개의 주요 단계로 제조된다. 제 1 단계에서, 상대 전극층(1)이, 성공적인 ECPR 공정을 위한 결정적인 것으로 규정된 상이한 조건을 충족하도록 형성되고 준비된다. 이러한 조건을 충족한 후, 절연 패턴층(3)이 상대 전극층(1)에 증착되고 패터닝된다.,
바람직한 실시예에 있어서, 티타늄이 마스터 전극 재료로 선택되었는데, 이는 사용되고 있는 전해질에서 상기 티타늄이 불활성이기 때문이다. 더욱이, 양극처리는 접촉 영역에 TiO2의 조밀한 절연 외부층을 형성할 수 있다. 다른 재료도 물론 사용될 수 있으며, 이것은 이전에 언급되었다.
마스터 전극(8)이 작동 전극(2)과 접촉하므로, 마스터 전극의 어떤 부분, 즉 접촉측인 마스터측(11)상의 절연 패턴층(3)이 절연 재료로 제조되어야 한다. 절연 패턴층(3)은 에칭을 필요로하지 않는 영역이 에칭제 접촉하는 것을 방지한다.
마스터 전극(8)의 모든 제조 단계는, 선행기술로부터 공지된 통상적인 마이크로제조 공정을 이용하여 수행될 수 있으며, 여기서 특징적인 단계가 도 6에 도시되어 있다.
따라서, 마스터 전극(8)은, 상기 설명된 바와 같이 도 2a 내지 2e에 도시되어 있는, 가스/전해질 이송 채널을 형성하기 위해 희생 포토-레지스터 층(17)을 그 사이에 가진 두 개의 타타늄 포일층(16)으로 제조된다. 이러한 마스터 전극을 제조하는 방법의 일례는 다음과 같이 수행될 수 있다:
1. 스타팅 재료, 즉 도 6의 샘플은 4㎛의 Ti-포일 층(16)이다. 1㎛의 희생 포토-레지스트 층(17)이 도 2a에 도시된 바와 같이 전기화학적 증착된다. 유체 채널을 형성하기 위해, 도 2b에 도시되어 있는 바와 같이, 레지스트는 1㎛ 레지스트 라인으로 분리된 4㎛의 폭을 가진 정사각형을 형성한다. 제 2 Ti-포일 층(16)이 도 2c에 도시된 바와 같이 희생 레지스트 층(17)의 상부에 3㎛로 증착된다.
2. 도 2c에 도시되어 있는 "샌드위치"의 양쪽 긴 측면은 도 2d에 도시되어 있는 바와 같이 ED-레지스트(18)로 코팅된다. 도 6에 도시된 패턴 정의 공정에 따라, 마스터측(11)은 원하는 마스터 패턴으로 패터닝되고, 외부측(10)은 1㎛의 홀(hole)을 가지고 패터닝된다.
3. 도 6에 도시된 패턴 전이 공정에 따라 양면(double-sided) 전기화학적 에칭이 수행된다. 외부측(10)은 희생 레지스트 층까지 에칭되며, 마스터측(11)은 가스 트랩을 위하 1㎛를 남겨두고 3㎛의 깊이로 에칭된다. 새로운 ED 레지스트 층이 증착된다. 접촉 영역이 노광되고 개발된다. 도 2e에 도시된 바와 같이, 접촉 영역이 양극 처리되고, 절연 TiO2 가 형성된다.
4. 도 2f에 도시되어 있는 바와 같이, 포토-레지스트는 외부층과 희생층을 용해시키기 위해 알카라인 용액(alkaline solution)에서 완전히 박리된다.
마스터 전극의 외부측(10)에 대한 모든 제조 단계는 표준화되어 있으며, 어떤 종류의 마스터 구조가 사용되는지에 의존하지 않는다. 일반적인 표준 마스크가 사용될 수 있다. 마스터측(11)에 대한 마스크만은 모든 특정 마스터 구조에 대해 선택되어야 한다. 마스터 전극은 에칭 셀에 장착될 준비가 된다.
밀폐 공동 마스터 전극의 제조는 희생 레지스트 층을 제외하고 상기 설명된 개방 공동 마스터 전극의 제조 공정과 동일한 방법으로 수행될 수 있다. 다수의 재료의 결합이 도 10a 내지 제 10h에 도시되어 있다.
ECPR 공정의 매우 중요한 부분은 적합한 절연층을 사용하는 것이다. 상기 공정의 다수의 이점 중 하나는, 더 이상 각 샘플상에 레지스트를 도포할 필요없이, 재사용가능한 마스터상에서 레지스트가 제거된다는 점이다. 이를 위해서는, 당연히 레지스트가 다수의 공정 사이클을 견딜 필요가 있다. 그 외에도, 레지스트는 또한, 얼마나 작은 구조가 제조될 수 있는지와, 샘플 깊이 비(depth ratio)로 어떤 볼륨(volume)의 전해질을 가질 수 있는지, 및 모든 구조를 상기 샘플과 접촉하도록 유지하기가 얼마나 용이한지를 좌우한다. 리소그래피 공정에 종종 사용되는 전해(electro-deposited) 포토-레지스트인 ED-레지스트가 상기 에칭 공정에 적합하며, 이것은 매우 정확한 두께 제어로 증착될 수 있다.
본 발명에 따른 마스터 전극의 실시예는 도 2a-2i, 또는 10a-10h에 도시된 예시적인 구조 및 설계, 또는 상기 설명에서 적합한 것으로 나열된 재료로 제한되지 않는다.
기판
전기화학적 응력에 견딜 수 있는 전기 전도성 재료, 예컨대 구리가 기판 재료로 사용될 수 있다.
전해질
전해질 조성은 전기화학적 공정 및 이것의 상이한 특징을 제어하는데 중요하다. 전도성, 이온 이동도, 이온 분위기(ionic atmosphere), 완화, 이송, 확산 및 전달수(transport number)가 중요한 개념이다.
전해질 에칭제가 사용되면, 어느정도 화학적인 에칭이 존재하여, 복제된 구조상에서 부정적인 영향이 무시될 수 있게 된다. 화학적 에칭의 존재는, 전해질 용액내에 화학적 산화제가 존재하는지에 의존한다.
전해질이 주의해야 하는 중요한 문제는, 전기화학적 셀에서의 전기활성 이온의 질량 전달(mass-transport)을 최적화하는 것인데, 이는 최적화된 ECPR-공정을 얻기 위해서는 반드시 발생해야 한다. 최적의 질량 전달을 일으키기 위한 전해질의 최적화는 ECPR-공정 설명 후 아래에 설명된다.
금속 이온과 같은 감소 성분은, 기판 재료의 증착을 방지하고 자연적인 방법 으로 에칭 공정을 정지시키고자 할 경우, 전해질 용액에 추가될 수 있다. 감소 성분이 추가되면, 전해질에서 감소 공정이 발생하게 되며, 감소 성분과 증착 성분 사이에 균형이 이루어지면 에칭 공정이 자연적으로 종료하게 된다.
ECPR 공정
기판(9)과 마스터 전극(8)은, 도 4a에 도시된 바와 같이 함께 밀착 접촉하여 에칭 셀을 형성한다.
이들은 ECPR 공정이 발생하게 되는 장치에 장착되게 된다. 이 장치는 이하에 더 상세히 설명될 것이다. 이것의 주요 문제 중 하나는, 이들이 일단 접촉하게 되면 전극을 정확한 장소에 유지하고, 상응하는 접촉을 제공하는 것이다.
절연 패턴층(3)은 마스터 전극의 상대 전극(1) 부분과 기판(9) 사이의 간격을 정한다. 간격이 짧고 표면 전체에 걸쳐 정확하다는 점 덕분에, 이것은 균일하지 않은 전류 밀도 분포 및 에칭되지않은 영역이 가진 문제를 해결한다. 이것은 또한, 전해질에서의 전하 이동으로부터의 저항 손실을 최소화한다.
에칭/도금 용액내의 이온의 필드 및 이동이 마스터 전극(8)에 의해 수직 방향으로 제어되므로, 상기 구조가 기판(9)상에 복제되게 된다.
마스터 전극(8)과 기판(9)이 밀착 접촉되어 있으므로, 밀폐된 또는 개방된 공동인 로컬 에칭 셀(12)이 전극 표면들 사이에 제공된다. 공동이 개방되는지 또는 밀폐되는지는, 사용되는 마스터 전극(8)이 희생 레지스트 층(17)을 이용하여 구성되는 방법 또는 이용하지 않고 구성되는 방법에 의존한다. 공동은 본 문서에서 밀폐된 것으로 여겨진다. 전극들 사이의 상기와 같은 매우 작은 및 잘-제어된 공간에 의해, 높은 정밀도를 가진 효과적인 에칭이 가능하다. 모든 로컬 에칭 셀(12)은 마스터 전극(8)상에 표면을 가지며, 이는 에칭되어야할 기판(9)상의 표면에 상응함으로써, 인접한 작은 구조를 가진 큰 절연 영역 부근의 전류 밀도 분포를 변동시키는 문제를 피할 수 있다.
따라서, 본 발명에 따르면, 상기 설명된 마스터 전극에 의해 정해지는 표면의 선택된 부분을 에칭하는 ECPR 방법이 제공된다.
도 3, 4a 및 4b는 본 발명에 따른 ECPR 에칭 공정의 상이한 단계를 도시한다. 상기 단계는 다음과 같다:
1. 도 3에 도시되어 있는 바와 같이, 마스터 전극(8)과 기판(9)이 전해질 용액(6)(이것은 이후 설명될 것임)내로 침지된다.
2. 이것들이 압축되어, 전해질 용액(6)으로 채워지는 로컬 에칭 셀(12)을 가진 에칭 셀이 형성된다. 이것은 도 4a에 도시되어 있다. 또한, 예컨대 압축 절차 이전에 전해질 용액내로 표면을 침지함으로써, 전극이 압축되기 전에 표면들 중 하나상에 매우 얇은 액체층으로서 전해질 용액을 도포하거나, 또는 전극을 압축한 후, 마스터 전극(8)의 외부측(10)상의 층을 통해 에칭 셀에 전해질 용액을 공급하는 것이 가능하다.
3. 추가 초음파를 가지거나 가지지않은 외부 펄스 전압이 에칭 셀에 인가되는데, 이 경우 기판(9)이 애노드가 되고 마스터 전극(8)이 캐소드가 된다.
4. 도 4b는 마스터 전극(8)에 의해 정해지는 패턴(3)이 기판(9)상에 복제되는 방법을 도시하는 것이다. 에칭된 재료는 각 로컬 전기화학적 셀 내부에서 모두 마스터 전극(8)의 증착 재료(13)상에 증착되었다.
5. 애노드로부터 에칭되는 기판 재료의 일부가 마스터 전극(8)상의 구조에 증착되므로, 이것은 결국 기판 재료인 증착 재료(13)로 채워지게 되므로, 마스터 전극을 세척(clean)하기 위한 용이한 방법이 반드시 필요하다. 다수의 에칭 사이클 이후, 통상적으로 세척 공정이 수행된다. 증착 재료(13)가 마스터 전극(8)으로부터 에칭된다.
도 5a 및 5b는 본 발명에 따른 ECPR 공정에서의 상이한 단계를 도시하는 것이다. 도금 공정은 이하의 단계를 제외하고 에칭 공정과 거의 동일하다:
1. 전극(8, 9)이 압축되어 전해질 용액내로 침지되기 전에, 도금 재료(15)가, 절연 패턴층(3)에 의해 정해지는 공동의 마스터 전극(8)상에 증착되었다. 도금 구조의 일정한 높이에 도달하면, 도 5a에 도시된 바와 같이, 마스터 전극(8)과 기판(9) 사이의 로컬 도금 셀(14)에 의해 형성된 공간이 전해질 용액(6)으로 채워지게 된다.
2. 마스터 전극(8)에 의해 정해지는 패턴은, 외부 펄스 전압이 도금 셀(14)에 인가될 때 기판(9)상에 복제되는데, 이 경우 마스터 전극(8)이 애노드가 되고, 기판(9)이 캐소드가 된다. 따라서, 도 5b에 도시된 바와 같이, 마스터 전극(8)상에 증착된 도금 재료(8)가 기판(9)상에 도금되었다. 기판상에 도금될 수 있는 모든 도금 재료가 처음에는 마스터 전극상에 증착되었기 때문에, 기판상에 도금되는 도금 재료의 양이 높은 정밀도로 제어된다.
ECPR 공정을 사용하는 중요한 이점은, 패턴에 따른 셀 크기, 형상 및 인접 셀과 독립적으로 전체 표면위에 전역적으로, 그리고 각 로컬 전기화학적 셀내에 균일한 전류 밀도 분포이다. 본 발명의 상기 상세한설명에 언급된 바와 같이, 이것은 도금된 구조의 균일하지않은 높이의 문제와, 합금을 도금할 때 균일하지않은 재료 조성의 문제를 해결하고, 후속 평탄화 공정에 대한 필요성을 제거한다. 또한, 이것은 높은 종횡비, 즉 높이/폭 비를 가진 구조의 증착과, 대량 생산을 위한 높은 신뢰성을 가진 공정을 가능하게 한다.
상기 셀에서의 전기-활성 이온의 최적의 질량-전달은 최적의 ECPR-공정을 달성하기 위해 발생해야 한다. 용액내의 한 장소에서 다른 장소로의 재료의 이동에 따른 질량-전달은 두 장소에서의 전기적 또는 화학적 전위의 차이로부터 발생하거나 또는 용액의 볼륨 요소의 이동으로부터 발생한다. 세 가지 모드의 질량-전달, 즉 이동, 확산 및 대류(convectoon)가 있다. 상기의 경우에서와 같이 얇은 층의 전기화학적 셀인 경우, 정규 거시적 셀에 대한 것보다 훨씬 더 큰 A/V 비가 존재한다. 높은 A/V비는 단위 볼륨마다 큰 마찰력을 의미함으로써, 모든 전해질 볼륨은 정체된 층으로 된다. 이는, 초음파를 사용하여 확산 및 이동 메커니즘만을 재료 전달을 위해 사용하도록 할때를 제외하고, 전혀 강압적이지 않은 대류적 질량 전달을 의미한다. 이것은 밀폐된 공동 마스터 전극과 관련된다. 개방 공동 마스터 전극에서는, 희생 레지스트 층으로 인해 마이크로-대류가 존재하는데, 이 경우 층내의 채널에 의해 마이크로-대류 메커니즘이 허용된다.
다음과 같은 작용이 질량 전달을 최적화하도록 이루어진다:
1. 전해질 용액
용액내의 조절된 파라미터는 pH-값, 및 전기-활성종/지지(supporting) 전해질 비이다.
일 실시예에서는, 산성 구리(acid copper)가 전해질 용액으로서 사용되었다. pH-값은 H2SO4 또는 희석된 NaOH 중 어느 하나를 추가함으로써 변경되었다. 어떤 pH-값이 가장 적절한지를 정하기 위해 다수의 실험이 이루어졌다. 본 실시예에서는, 2 내지 5의 pH-값이 만족스러운 것으로 결정되었다.
또한, 더 높은 농도의 전기-활성종과 결합하는 지지 전해질이 전혀 없거나 매우 적으며 표준 전해질과 비교해 질량-전달이 향상된다. 10 내지 1200 mM 농도의 전기-활성종이 바람직하다.
ECPR 공정은 전기화학적 에칭 및 전기-증착 두 가지 모두를 동시에 수반한다. 전기-증착은 전기화학적 에칭 공정과 반대인데, 이 경우 전해질로부터의 이온이 감소되어 캐소드에 증착된다. 동일한 조건이 적용되고 동일한 파라미터가 두 공정을 제어한다. 통상적인 전기도금 공정을 사용하면, 높은 종횡비의 구조가 충전될 때, 하부에서보다는 공동의 상부에서 더 높은 증착율이 얻어지는 경향이 있다. 이 결과, 마이크로 구조의 기계적 및 전기적 특성에 부정적인 영향을 미치는 기공(void)이 나타나게 된다. 전기화학적 셀의 기하학적 구조(geometry) 및 첨가제의 사용은 어떠한 기공도 발생시키지 않고 "바텀-업 -충전(bottom-up-filing)"을 가능하기 하기 위한 솔루션(solution)이다. 첨가제는 충분한 전기-증착을 제공하기 위해 추가된다. 첨가제는, 도금을 균일하게 하기 위해 도금 공정에서 종종 사용되는 것이다. 이것은 다수의 활성 성분을 포함하지만, 주로 이것은, 기둥(pillar)이 형성되기 시작하면 곧, 높은 전류 밀도 영역으로 유인되어 커버됨으로써 기둥의 형성을 방지한다. 이것은 상기 문제 해결을위한 핵심으로 판명되었으며, 이것을 사용하면 곧, 깨끗하고 고체의 기판 재료가 캐소드상에 형성되었다. 다수의 상업적인 시스템이 만족스러운 결과로 테스트되었다. 원하는 첨가제는, 표면 장력을 낮추는 습윤제, 이들이 흡수되는 곳의 전류 밀도를 국부적으로 증가시키는 분자인 촉진제, 전체 기판 표면상에 전류-억압 필름(current-suppressing film)(종종 공동-억압제(co-suppressor)로서 염화물을 사용할 수 있음)을 형성하는 경향이 있는 고분자인 억압제, 및 질량 전달에 의존하는 분포를 갖는 전류 억압 분자인 레블러(leveler)이다.
고체 염(solid salt)의 국부적으로 포화된(local saturated) 배합 및 증착을 제공하는, 애노드에서의 고농도의 전기-활성종을 멀리 피하기 위해, 상대-이온이 더 높은 용해성 제품을 제공하는 것으로 교환된다. 또한, 격리제(sequestering agent), 예컨대 EDTA가 추가되어, 더이상 어떠한 침전도 일으키지 않고 더 많은 금속 이온을 용해시킬 수 있다.
2. 전압
펄스 전압은, 전기-용해 경계면(interface)에서 질량 전달을 향상시키고 방지층(blocking layer)의 형성을 방해하기 때문에 선택되었다. 어떠한 종류의 주파수, 듀티 사이클 및 전위를 사용할지를 결정하기 위한 테스트가 수행되었다. 주기적인 펄스 리버스 전압(PPR) 및 복합 파형 두 가지 모두가 성공적으로 사용되었다. 2 내지 20 kHz의 주파수가 만족스런 결과로 테스트되었지만, 더 높은 주파수도 가능하다. 설명된 실시예에서는, 5kHz의 주파수가 바람직하다. 전위는 0에서 10 V이다.
3. 초음파
초음파는 종종, 펄스 전압과 함께 마이크로-대류에 의한 질량-전달을 향상시키는데 사용된다.
본 문서에 설명된 작용을 얻기 위한 기계 솔루션은 본 발명의 매우 중요한 부분이다. 기계의 목적은 두 전극 표면인 마스터 전극과 기판을 압축하여, 로컬 전기화학적 셀이 형성되는 마이크로/나노 공동을 생성하는 것이다. 마이크로/나노- 및 매크로 스케일 모두에서 상응하는 표면을 가능하게 하기 위해, 매크로 스케일의 상응하는 동작 및 평면의 평행성을 위해 기계의 가요성 층이 마스터 전극내의 가요성 층과 결합함으로써, 마이크로- 및 나노- 스케일의 상응하는 동작이 가능하게 된다. 이러한 방법으로, 보다 높은 표면 거칠기(roughness)를 가진 굽은 및 옴폭들어간(dented) 기판이 모두 ECPR 공정에 사용될 수 있다.
로컬 에칭 셀(12)을 생성하기 위해 전극(8, 9)을 압축하기 전에, 모든 가스가 마스터 전극(8)/전해질(6)과 전해질(6)/기판(9) 사이의 고체/액체 경계면 및 용액으로부터 배출되어야만 한다. 일 실시예에 있어서, 이것은 진공 시스템을 사용함으로써 수행되며, 다른 실시예에서는 초음파를 사용하여 실시된다. 또한, 상기 두 가지 기포 제거 방법이 결합될 수도 있다. 배출된 가스와 전해질은 반응 챔버와 진공 시스템 사이에 접속된 완충제 볼륨(buffer volume)에 의해 처리되었다.
ECPR 공정을 가능하게 하기 위해서는, 마스터 전극(8)과 기판(9) 두 가지 모두가 동일한 기계 솔루션에서 전기 접촉되어야 한다. 이는 외부측(10)을 마스터 전극(8)과 접촉시키고 정면측인 접촉측을 기판(9)에 접촉시켜 수행되었다. 본 발명은 절대 상기 구조에 의존하지 않는다.
ECPR 공정을 위한 원하는 동작을 수행하기 위한 두 개의 중요한 기계 실시예가 있다.
도 8에 도시되어 있는 제 1 실시예는, 가압 막(pressurised membrane)(24)이 마스터 전극(8) 또는 기판(9)에 대해 팽창되는 막 솔루션을 기반으로 한다. 압력 볼륨내부의 매질(19)은 기체 및 액체 양자 모두 가능하다. 기포는 초음파와 진공을 결합 사용하여, 또는 단지 초음파만을 사용하여 제거된다. 상기 실시예에 있어서, 마스터 전극(8)으로의 전기 접촉은 외부측(10), 즉 막(24)으로부터 제공되고, 기판(9)으로의 접촉은 정면측으로부터 제공된다. 평면 평행성은 적합한 방법으로 균일한 압력을 가하는 팽창 막의 특성에 의해 보장된다. 가요성 및 경질(rigid)의 마스터 전극과 기판이 모두 상기 실시예에 사용될 수 있다.
제 2 실시예는 이동가능한 피스톤(도면에 도시되지 않음)을 포함하는, 도 9에 도시되어 있는 실린더를 기반으로 한다. 전체 시스템이 한정된다. 공기압적으로(pneumatically) 진공과 초과압력(overpressure)을 결합하거나, 유압적으로 유압 피스톤을 사용하거나, 또는 기계적으로 스크루(screw)를 사용함으로써, 두 개의 전극(8, 9)을 압축하기 위해, 압력이 인가된다. 기포는 초음파와 진공을 결합 사용하여 제거된다. 이 실시예에서, 마스터 전극으로의 전기 접촉(26)은 외부측(10)으로부터 제공되고, 기판(25)으로의 접촉은 전도성의 이동가능한 로드(rod)를 사용하여 정면측으로부터 제공된다. 평면 평행성은 샘플과 피스톤 사이의 두 개의 가요성 탄성체 층에 의해 보장되는데, 상기 중 하나는 나머지 다른 하나보다 더 압축될 수 있다. 이들 탄성체 층은 또한 마스터 전극(8)의 뒤쪽에, 즉 마스터 전극과 실린더 벽 사이에 놓일 수도 있다. 가요성 및 경질의 마스터 전극과 기판이 모두 상기 실시예에서 사용될 수 있다.
본 발명은 결코 상기 설명되고 기술된 실시예로 제한되지 않으며, 첨부된 특허청구범위에 정의된 바와 같은 보호 범위내에서 여러가지 변형이 이루어질 수 있다.

Claims (35)

  1. 전기적 전도성 재료의 마이크로 및 나노 구조를 기판(9)상에 제조하기 위한 전기화학적 패턴 복제 방법으로서, 전기적 절연 패턴 재료에 의해 정해지는 에칭 또는 도금 패턴이 복제되는, 전기화학적 패턴 복제 방법에 있어서:
    상기 에칭 또는 도금 패턴을 기판(9)상으로 전이하기 위해 전기화학적 공정을 사용하는 단계,
    상기 전기화학적 공정은 애노드 표면에서 애노드 재료를 용해하고 캐소드 표면에서 애노드 재료를 증착하는 단계,
    마스터 전극(8)을 사용하여 패턴이 정해지도록, 마스터 전극(8)을 기판(9)과 밀접하게 접촉하여 배치하는 단계, 및
    상기 애노드 재료의 용해 및 증착 단계는 마스터 전극(8)의 절연 패턴층(3)과 기판(9)에 의해 정해지는 밀폐된 또는 개방된 공동에 형성되어 있는 로컬 에칭 셀(12) 또는 로컬 도금 셀(14)에서 수행되며,
    상기 마스터 전극(8)이 애노드 표면이고, 기판이 캐소드 표면이며, 용해되는 재료는 로컬 도금 셀(14)에서 마스터 전극상의 사전증착된 재료이거나, 또는
    상기 기판(9)이 상기 애노드 표면이고, 마스터 전극이 상기 캐소드 표면이며, 상기 공동이 로컬 에칭 셀(12)인 것을 특징으로 하는, 전기화학적 패턴 복제 방법.
  2. 제 1 항에 있어서,
    마스터 전극(8)상의 공동을 전해질 용액(6)으로 충전하는 단계,
    밀접하게 접촉해있는 기판(9)과 마스터 전극(8)을 압축함으로써, 전해질 용액(6)으로 충전되는 로컬 에칭 셀(12)을 생성하는 단계, 및
    애노드인 기판(9)과 캐소드인 마스터 전극(8) 사이에 외부 전압을 접속하는 단계를 포함하는 것을 특징으로 하는 전기화학적 패턴 복제 방법.
  3. 제 1 항에 있어서,
    마스터 전극(8)상의 공동에 도금 재료(15)를 사전증착하고 이들을 전해질 용액(6)으로 충전하는 단계,
    밀접하게 접촉해있는 기판(9)과 마스터 전극(8)을 압축함으로써, 전해질 용액(6)으로 충전되는 로컬 도금 셀(14)을 생성하는 단계, 및
    캐소드인 기판(9)과 애노드인 마스터 전극(8) 사이에 외부 전압을 접속하는 단계를 포함하는 것을 특징으로 하는 전기화학적 패턴 복제 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 마스터 전극(8)과 기판(9) 사이의 간격은 절연 패턴층(3)의 두께에 의해 결정되는 것을 특징으로 하는 전기화학적 패턴 복제 방법.
  5. 제 2 항에 있어서,
    다수의 에칭 사이클 후, 마스터 전극(8)을 세척하는 단계를 더 포함하는 것을 특징으로 하는 전기화학적 패턴 복제 방법.
  6. 제 5 항에 있어서,
    상기 세척 단계는 마스터 전극상의 증착 재료(13)가 에칭되는 에칭 공정인 것을 특징으로 하는 전기화학적 패턴 복제 방법.
  7. 제 1 항에 있어서,
    상기 마스터 전극(8)과 기판(9) 사이에 인가되는 펄스 전압을 사용하는 것을 특징으로 하는 전기화학적 패턴 복제 방법.
  8. 제 7 항에 있어서,
    주파수가 2 내지 20 kHz의 범위인 것을 특징으로 하는 전기화학적 패턴 복제 방법.
  9. 제 7 항에 있어서,
    주파수가 5 kHz인 것을 특징으로 하는 전기화학적 패턴 복제 방법.
  10. 제 7 항에 있어서,
    상기 펄스 전압은 주기적인 펄스 리버스 전압인 것을 특징으로 하는 전기화학적 패턴 복제 방법.
  11. 제 10 항에 있어서,
    상기 펄스 전압은 복합 파형인 것을 특징으로 하는 전기화학적 패턴 복제 방법.
  12. 제 2 항 또는 제 3 항에 있어서,
    상기 전해질 용액(6)은 지지 전해질을 전혀 가지지 않거나 적게 가지며, 고농도의 전기 활성종을 가지며, 화학적 산화제를 전혀 가지지 않는 것을 특징으로 하는 전기화학적 패턴 복제 방법.
  13. 삭제
  14. 제 2 항 또는 제 3 항에 있어서,
    전해질 용액(6)에서 10 내지 1200 mM의 전기 활성 이온의 농도가 사용되거나, 격리제가 사용되는 것을 특징으로 하는 전기화학적 패턴 복제 방법.
  15. 제 14 항에 있어서,
    상기 격리제는 EDTA인 것을 특징으로 하는 전기화학적 패턴 복제 방법.
  16. 삭제
  17. 제 2 항 또는 제 3 항에 있어서,
    상기 전해질 용액(6)은 산성 구리를 포함하며, 상기 전해질 용액(6)은 2 와 5 사이의 pH 값을 갖는 것을 특징으로 하는 전기화학적 패턴 복제 방법.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 상기 제 1 항에 따른 전기화학적 패턴 복제 방법을 수행하는 장치에 있어서,
    마스터 전극(8), 및
    상기 마스터 전극(8)과 기판(9)을 압축하는 수단을 포함하는 것을 특징으로 하는, 전기화학적 패턴 복제 방법을 수행하는 장치.
  28. 제 27 항에 있어서,
    마스터 전극(8)과 기판(9) 사이에 하나 이상의 탄성체 층을 포함하는 것을 특징으로 하는 전기화학적 패턴 복제 방법을 수행하는 장치.
  29. 제 27 항 또는 제 28 항에 있어서,
    상기 마스터 전극(8)과 기판(9) 사이에 가압 막을 포함하고, 상기 가압 막은 상기 마스터 전극(8) 또는 상기 기판(9)에 대해 팽창 가능한 것을 특징으로 하는 전기화학적 패턴 복제 방법을 수행하는 장치.
  30. 제 27 항에 있어서,
    외부측(10)상의 마스터 전극(8)으로의 전기 접속 및 접촉측(11)상의 기판(9)으로의 전기 접속을 위한 전도 수단이 존재하는 것을 특징으로 하는 전기화학적 패턴 복제 방법을 수행하는 장치.
  31. 제 27 항에 있어서,
    상기 마스터 전극은 인가된 진공에 의해 장치내에 고정되는 것을 특징으로 하는 전기화학적 패턴 복제 방법을 수행하는 장치.
  32. 제 30 항에 있어서,
    상기 전기 접속을 위한 전도 수단은 마스터 전극(8)의 외부측(10)상에 도포된 전도 피스(conducting piece)(28)인 것을 특징으로 하는 전기화학적 패턴 복제 방법을 수행하는 장치.
  33. 제 32 항에 있어서,
    상기 마스터 전극은 전도 피스에 대한 압력에 의해 장치내에 고정되며, 상기 압력은 가압 막 및/또는 피스톤에 의해 가해지는 것을 특징으로 하는 전기화학적 패턴 복제 방법을 수행하는 장치.
  34. 제 33 항에 있어서,
    상기 압력은 가압 막을 이용하여 가해질 때, 기체 또는 액체를 포함하는 저장소(reservoir)와 결합되는 것을 특징으로 하는 전기화학적 패턴 복제 방법을 수행하는 장치.
  35. 제 27 항에 있어서,
    기포는 외부적으로 인가된 진공을 사용하거나, 초음파를 사용하거나, 또는 진공과 초음파를 결합하여 사용함으로써 전해질 용액(6) 및/또는 저장소로부터 제거되는 것을 특징으로 하는 전기화학적 패턴 복제 방법을 수행하는 장치.
KR1020037016336A 2001-06-15 2002-06-17 전도 재료의 구조를 정의하고 복제하는 방법 및 전극 KR101250685B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE0102144A SE523309E (sv) 2001-06-15 2001-06-15 Metod, elektrod och apparat för att skapa mikro- och nanostrukturer i ledande material genom mönstring med masterelektrod och elektrolyt
SE0102144-3 2001-06-15
PCT/SE2002/001179 WO2002103085A1 (en) 2001-06-15 2002-06-17 Method and electrode for defining and replicating structures in conducting materials

Publications (2)

Publication Number Publication Date
KR20040028781A KR20040028781A (ko) 2004-04-03
KR101250685B1 true KR101250685B1 (ko) 2013-04-03

Family

ID=20284507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037016336A KR101250685B1 (ko) 2001-06-15 2002-06-17 전도 재료의 구조를 정의하고 복제하는 방법 및 전극

Country Status (13)

Country Link
US (4) US7790009B2 (ko)
EP (2) EP1404899B1 (ko)
JP (2) JP4546078B2 (ko)
KR (1) KR101250685B1 (ko)
CN (1) CN1294296C (ko)
CA (1) CA2462098C (ko)
DK (1) DK1404899T3 (ko)
ES (2) ES2645700T3 (ko)
HK (1) HK1072083A1 (ko)
PT (1) PT1404899E (ko)
RU (1) RU2296820C2 (ko)
SE (1) SE523309E (ko)
WO (1) WO2002103085A1 (ko)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001017320A1 (en) 1999-08-27 2001-03-08 Lex Kosowsky Current carrying structure using voltage switchable dielectric material
US7825491B2 (en) 2005-11-22 2010-11-02 Shocking Technologies, Inc. Light-emitting device using voltage switchable dielectric material
WO2003080502A1 (en) * 2002-03-25 2003-10-02 Matvice Ehf. A method and apparatus for processing nanoscopic structures
US8294025B2 (en) 2002-06-08 2012-10-23 Solarity, Llc Lateral collection photovoltaics
JP4892684B2 (ja) * 2004-01-12 2012-03-07 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア ナノスケール電気リソグラフィー法
GB0416600D0 (en) 2004-07-24 2004-08-25 Univ Newcastle A process for manufacturing micro- and nano-devices
GB0416952D0 (en) * 2004-07-30 2004-09-01 Renishaw Plc Scale making method
FR2885913B1 (fr) * 2005-05-18 2007-08-10 Centre Nat Rech Scient Element composite comprenant un substrat conducteur et un revetement metallique nanostructure.
KR101147087B1 (ko) * 2005-06-28 2012-05-17 엘지디스플레이 주식회사 평판표시소자의 제조방법
US20090071837A1 (en) 2005-11-18 2009-03-19 Mikael Fredenberg Master electrode and method of forming it
US7923844B2 (en) 2005-11-22 2011-04-12 Shocking Technologies, Inc. Semiconductor devices including voltage switchable materials for over-voltage protection
FR2898138B1 (fr) 2006-03-03 2008-05-16 Commissariat Energie Atomique Procede de structuration electrochimique d'un materiau conducteur ou semi-conducteur, et dispositif de mise en oeuvre.
DE06405114T1 (de) * 2006-03-15 2008-04-24 Doniar S.A. LIGA Verfahren zur Herstellung einer einzel- oder mehrlagigen metallischen Struktur und damit hergestellte Struktur
DE102006013362A1 (de) * 2006-03-16 2007-09-27 Siemens Ag Verfahren zum Herstellen einer elektrischen Komponente mit einer Nanonadelstruktur
US20080029405A1 (en) * 2006-07-29 2008-02-07 Lex Kosowsky Voltage switchable dielectric material having conductive or semi-conductive organic material
US7968010B2 (en) 2006-07-29 2011-06-28 Shocking Technologies, Inc. Method for electroplating a substrate
JP2010521058A (ja) 2006-09-24 2010-06-17 ショッキング テクノロジーズ，インコーポレイテッド ステップ電圧応答を有する電圧切り換え可能な誘電体材料の組成及び該誘電体材料の製造方法
JP4694519B2 (ja) * 2007-02-28 2011-06-08 富士通株式会社 マイクロ構造体およびマイクロ構造体製造方法
CN100545648C (zh) * 2007-05-15 2009-09-30 中国科学院长春应用化学研究所 一种微盘电极或微盘阵列电极的制备方法
US7793236B2 (en) 2007-06-13 2010-09-07 Shocking Technologies, Inc. System and method for including protective voltage switchable dielectric material in the design or simulation of substrate devices
US9157141B2 (en) * 2007-08-24 2015-10-13 Schlumberger Technology Corporation Conditioning ferrous alloys into cracking susceptible and fragmentable elements for use in a well
CH704572B1 (fr) * 2007-12-31 2012-09-14 Nivarox Sa Procédé de fabrication d'une microstructure métallique et microstructure obtenue selon ce procédé.
US8206614B2 (en) 2008-01-18 2012-06-26 Shocking Technologies, Inc. Voltage switchable dielectric material having bonded particle constituents
US8203421B2 (en) 2008-04-14 2012-06-19 Shocking Technologies, Inc. Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration
KR100894710B1 (ko) * 2008-06-27 2009-04-24 (주) 월드비젼 윈도우 일체형 터치스크린 및 이의 제조방법
EP2166125A1 (en) * 2008-09-19 2010-03-24 ALSTOM Technology Ltd Method for the restoration of a metallic coating
US9208931B2 (en) 2008-09-30 2015-12-08 Littelfuse, Inc. Voltage switchable dielectric material containing conductor-on-conductor core shelled particles
EP2342722A2 (en) 2008-09-30 2011-07-13 Shocking Technologies Inc Voltage switchable dielectric material containing conductive core shelled particles
US8362871B2 (en) 2008-11-05 2013-01-29 Shocking Technologies, Inc. Geometric and electric field considerations for including transient protective material in substrate devices
KR20110088571A (ko) * 2008-11-14 2011-08-03 레플리서러스 그룹 에스에이에스 전도성 기판 도금 시스템 및 기판 홀더
US9226391B2 (en) 2009-01-27 2015-12-29 Littelfuse, Inc. Substrates having voltage switchable dielectric materials
US8272123B2 (en) 2009-01-27 2012-09-25 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US8399773B2 (en) 2009-01-27 2013-03-19 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US8968606B2 (en) 2009-03-26 2015-03-03 Littelfuse, Inc. Components having voltage switchable dielectric materials
EP2263972A1 (fr) * 2009-06-12 2010-12-22 Nivarox-FAR S.A. Procédé de fabrication d'une microstructure métallique et microstructure obtenue selon ce procédé
US9053844B2 (en) 2009-09-09 2015-06-09 Littelfuse, Inc. Geometric configuration or alignment of protective material in a gap structure for electrical devices
JP4768848B2 (ja) * 2009-12-07 2011-09-07 株式会社東芝 電鋳用原盤及びその製造方法
US9320135B2 (en) 2010-02-26 2016-04-19 Littelfuse, Inc. Electric discharge protection for surface mounted and embedded components
US9082622B2 (en) 2010-02-26 2015-07-14 Littelfuse, Inc. Circuit elements comprising ferroic materials
US9224728B2 (en) 2010-02-26 2015-12-29 Littelfuse, Inc. Embedded protection against spurious electrical events
WO2012007521A1 (en) 2010-07-15 2012-01-19 Replisaurus Group Sas A contact sheet for arrangement between a chuck and a master electrode in an ecpr process
ES2634088T3 (es) 2010-07-15 2017-09-26 Luxembourg Institute Of Science And Technology (List) Dispositivo sistema y procedimiento para su utilización en máquinas para la replicación electroquímica de patrones
EP2593586B1 (en) 2010-07-15 2017-09-06 Luxembourg Institute of Science and Technology (LIST) A chuck, and a method for bringing a first and a second substrate together
WO2012007524A1 (en) 2010-07-15 2012-01-19 Replisaurus Group Sas Filling of a printing chamber and a chuck therefore
EP2593590B1 (en) 2010-07-15 2017-10-04 Luxembourg Institute of Science and Technology (LIST) System for automated handling of masters and substrate
EP2593591B1 (en) 2010-07-15 2016-06-08 Luxembourg Institute of Science and Technology (LIST) Method for rinsing and/or drying an ecpr chamber, and chucks and chuck assemblies therefore
EP2593585B1 (en) 2010-07-15 2017-08-30 Luxembourg Institute of Science and Technology (LIST) Leveling of master electrode and substrate in ecpr, and a chuck therefor
WO2012007522A2 (en) 2010-07-15 2012-01-19 Replisaurus Group Sas Separation of master electrode and substrate in ecpr
RU2463121C2 (ru) * 2010-08-31 2012-10-10 Государственное образовательное учреждение высшего профессионального образования "Казанский государственный энергетический университет" (КГЭУ) Способ изготовления электрически изолированной металлической ленты и линия для его осуществления
AT510593B1 (de) * 2010-12-15 2012-05-15 Markus Dipl Ing Dr Hacksteiner Vorrichtung zum metallisieren von wafern
EP2655698B1 (en) 2010-12-23 2019-05-15 Luxembourg Institute of Science and Technology Master electrode for ecpr and manufacturing methods thereof
WO2012084046A1 (en) 2010-12-23 2012-06-28 Replisaurus Group Sas An ecpr master electrode, and a method for providing such master electrode
WO2012084048A1 (en) 2010-12-23 2012-06-28 Replisaurus Group Sas A method for providing an ecpr master electrode
EP2655700A1 (en) 2010-12-23 2013-10-30 Centre de Recherche Public - Gabriel Lippmann An ecpr master electrode and a method for providing such ecpr master electrode
RU2497747C2 (ru) * 2011-04-05 2013-11-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Московский педагогический государственный университет" (МПГУ) Способ получения металлических реплик конической формы на основе полимерных шаблонов
CN103702714B (zh) * 2011-04-15 2016-08-24 柯泰克股份有限公司 神经电极以及制造该神经电极的方法
EP2533272B1 (en) 2011-06-07 2014-03-12 Centre de Recherche Public - Gabriel Lippmann An ecpr master electrode, and a method for providing such master electrode
EP2533271B1 (en) 2011-06-07 2014-05-21 Centre de Recherche Public - Gabriel Lippmann An ecpr master electrode, and a method for providing such master electrode
EP2533273B1 (en) 2011-06-07 2017-02-08 Luxembourg Institute of Science and Technology (LIST) An ECPR master electrode, and a method for providing such master electrode
RU2529592C2 (ru) * 2012-11-19 2014-09-27 Общество с Ограниченной Ответственностью "Фабрика новых материалов" Способ электрохимической рентгеновской бесконтактной литографии
JP6107799B2 (ja) * 2014-12-03 2017-04-05 トヨタ自動車株式会社 表面処理方法および表面処理装置
USD767146S1 (en) 2015-02-09 2016-09-20 Christopher John Farrell Orthodontic appliance
CA172927S (en) 2015-11-09 2017-03-22 Myosa Pty Ltd Oral appliance
US10465307B2 (en) 2015-11-19 2019-11-05 Fabric8Labs, Inc. Apparatus for electrochemical additive manufacturing
AU201710942S (en) 2017-02-16 2017-10-06 Orthodontic appliance
FR3072690B1 (fr) * 2017-10-24 2021-07-30 Centre Techn Ind Mecanique Procede de traitement de surface d'une piece mecanique realisee dans un materiau conducteur
LU100919B1 (en) 2018-08-27 2020-02-27 Luxembourg Inst Science & Tech List Metal-CNT composite, production method and materials therefor
KR102210785B1 (ko) * 2019-02-07 2021-02-02 경북대학교 산학합력단 더블 패터닝을 이용한 나노 메쉬 기반의 일체형 금속 전도체 제조방법 및 이에 의해 제조된 일체형 금속 전도체

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582477A (en) * 1969-02-20 1971-06-01 Paul Gelb Selective electroplating method
JPS5456619U (ko) * 1977-09-28 1979-04-19
KR20010105994A (ko) * 2000-05-20 2001-11-29 구자홍 디스크 드라이버의 트레이

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2306082A (en) * 1940-04-27 1942-12-22 Clarence O Prest Method for line or design reproduction by electrolysis
US3190822A (en) * 1961-01-09 1965-06-22 Burnham John Process for electrolytically etching valve metal surfaces
US3240685A (en) * 1962-02-23 1966-03-15 Ibm Method and device for selective anodization
GB1098182A (en) 1963-12-27 1968-01-10 Ibm Electrolyte or electroless plating process
CA791112A (en) * 1964-06-30 1968-07-30 J. Kahan George Catalytically active palladium coatings
JPS5456619A (en) 1977-10-13 1979-05-07 Tokyo Yogyo Kk Spray repairing material for blast furnace tapping spout
GB1600667A (en) 1978-05-26 1981-10-21 Pryor Edward & Son Electrolytic marking of metal articles
US4279709A (en) * 1979-05-08 1981-07-21 The Dow Chemical Company Preparation of porous electrodes
US4734174A (en) * 1986-12-17 1988-03-29 Polaroid Corporation Electrochemical formation of thin-film electrodes
JPH01234590A (ja) * 1988-03-16 1989-09-19 Toshiba Eng Co Ltd 部分メッキ装置
US4932518A (en) * 1988-08-23 1990-06-12 Shipley Company Inc. Method and apparatus for determining throwing power of an electroplating solution
US5294504A (en) * 1988-08-30 1994-03-15 Osaka Gas Company, Ltd. Three-dimensional microstructure as a substrate for a battery electrode
JPH04236800A (ja) * 1991-01-16 1992-08-25 Fujitsu Ltd 電解エッチング方法
US5196109A (en) * 1991-08-01 1993-03-23 Geoffrey Scott Trivalent chromium electrolytes and plating processes employing same
JPH0593300A (ja) * 1991-09-30 1993-04-16 Riyouichi Aogaki 電解エツチング方法
US5252196A (en) * 1991-12-05 1993-10-12 Shipley Company Inc. Copper electroplating solutions and processes
JPH06299390A (ja) * 1993-04-13 1994-10-25 Seiko Instr Inc 微細加工方法及び装置
DE4344387C2 (de) * 1993-12-24 1996-09-05 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Kupfer und Anordnung zur Durchführung des Verfahrens
JPH10501373A (ja) * 1994-06-09 1998-02-03 レイケム・コーポレイション 電気デバイス
DK172937B1 (da) * 1995-06-21 1999-10-11 Peter Torben Tang Galvanisk fremgangsmåde til dannelse af belægninger af nikkel, kobalt, nikkellegeringer eller kobaltlegeringer
KR0147996B1 (ko) * 1995-06-30 1998-10-15 배순훈 박막 헤드의 패턴 평탄화 방법
CN1235271C (zh) * 1995-10-17 2006-01-04 佳能株式会社 生产半导体器件的工艺
JPH103233A (ja) * 1996-04-15 1998-01-06 Fuji Xerox Co Ltd 画像形成方法、画像形成媒体、被転写媒体及び画像形成装置
AU2591397A (en) 1996-07-02 1998-01-21 Wilson Greatbatch Ltd. Preparation and use of thin flexible cathodes in alkali metal electrochemical cells
AU743394B2 (en) * 1997-04-04 2002-01-24 University Of Southern California Article, method, and apparatus for electrochemical fabrication
FR2773652B1 (fr) * 1998-01-14 2002-10-11 Sgs Thomson Microelectronics Circuit de generation d'un signal d'activation commande
JP4498601B2 (ja) 1998-03-05 2010-07-07 オブデュキャット、アクチボラグ エッチング方法
US5947027A (en) * 1998-09-08 1999-09-07 Motorola, Inc. Printing apparatus with inflatable means for advancing a substrate towards the stamping surface
DE19935558B4 (de) * 1999-07-30 2010-11-25 Nawotec Gmbh Verfahren zur Erzeugung von Strukturen in einem Substrat im Nanometerbereich
JP3441058B2 (ja) * 1999-12-03 2003-08-25 理化学研究所 キャピラリーゲル電気泳動用マイクロチップおよびその製造方法
SE515607C2 (sv) 1999-12-10 2001-09-10 Obducat Ab Anordning och metod vid tillverkning av strukturer
KR100500684B1 (ko) * 1999-12-29 2005-07-12 비오이 하이디스 테크놀로지 주식회사 ４-마스크 공정을 이용한 액정 디스플레이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582477A (en) * 1969-02-20 1971-06-01 Paul Gelb Selective electroplating method
JPS5456619U (ko) * 1977-09-28 1979-04-19
KR20010105994A (ko) * 2000-05-20 2001-11-29 구자홍 디스크 드라이버의 트레이

Also Published As

Publication number Publication date
CN1294296C (zh) 2007-01-10
EP2322694A1 (en) 2011-05-18
KR20040028781A (ko) 2004-04-03
SE523309C2 (sv) 2004-04-13
ES2397919T3 (es) 2013-03-12
EP1404899A1 (en) 2004-04-07
US8741113B2 (en) 2014-06-03
ES2645700T3 (es) 2017-12-07
SE0102144L (sv) 2002-12-19
HK1072083A1 (en) 2005-08-12
DK1404899T3 (da) 2013-02-04
JP4546078B2 (ja) 2010-09-15
CA2462098A1 (en) 2002-12-27
PT1404899E (pt) 2013-01-28
EP1404899B1 (en) 2012-10-31
CN1555428A (zh) 2004-12-15
US20110000784A1 (en) 2011-01-06
EP2322694B1 (en) 2017-08-02
RU2296820C2 (ru) 2007-04-10
US20070151858A1 (en) 2007-07-05
WO2002103085A1 (en) 2002-12-27
US20040154828A1 (en) 2004-08-12
RU2003136088A (ru) 2005-05-10
CA2462098C (en) 2014-01-14
SE0102144D0 (sv) 2001-06-15
JP2009235578A (ja) 2009-10-15
SE523309E (sv) 2009-10-26
US20120228128A1 (en) 2012-09-13
US7790009B2 (en) 2010-09-07
JP2004530050A (ja) 2004-09-30

Similar Documents

Publication Publication Date Title
KR101250685B1 (ko) 전도 재료의 구조를 정의하고 복제하는 방법 및 전극
JP5214243B2 (ja) マイクロ及びナノデバイスの製造工程
JP2524458B2 (ja) 電気化学マイクロマシニング方法
US9150979B1 (en) Apparatus for focused electric-field imprinting for micron and sub-micron patterns on wavy or planar surfaces
KR101475979B1 (ko) 미세 구조체
JP2004530050A5 (ko)
Llona et al. Seedless electroplating on patterned silicon
CN1740404A (zh) 金属光栅模版制作方法
JP4815771B2 (ja) 電気部品の製造方法
Serrà et al. Sono-electrodeposition transfer of micro-scale copper patterns on to A7 substrates using a mask-less method
Bhat et al. Photo-defined electrically assisted etching method for metal stencil fabrication
Datta Microfabrication by through-mask electrochemical micromachining
Jones et al. Fabrication of ultra thick ferromagnetic structures in silicon
TW202229002A (zh) 結構體的製造方法
Datta ELECTROCHEMICAL MICROMACHINING: AN ALTERNATE MICROFABRICATION TECHNOLOGY FOR MEMS

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
N231 Notification of change of applicant
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090915

Effective date: 20120131

Free format text: TRIAL NUMBER: 2009101008543; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090915

Effective date: 20120131

S901 Examination by remand of revocation
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170321

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180306

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 7