ES2624739T3 - Electrodo maestro ECPR y un procedimiento para proporcionar dicho electrodo maestro - Google Patents

Abstract

Procedimiento para proporcionar un electrodo maestro ECPR, que comprende la etapa en la que: se proporciona un elemento portador circular (101) con una superficie de electrodo conductora de la electricidad (106) en una cara posterior (104) y un patrón topográfico (107) que define una pluralidad de celdas electroquímicas (109) en el elemento portador sobre una cara anterior del mismo (105), comprendiendo cada celda electroquímica una pared lateral (112) y un fondo (111), en el que la superficie plana que se extiende entre dos celdas electroquímicas (109) contiguas está cubierta por una capa aislante de la electricidad (110) y en el que el fondo (111) posee una superficie conductora de la electricidad (113) conectada conductivamente con la superficie de electrodo conductora de la electricidad (106) situada en la cara posterior a través del elemento portador, en el que la etapa en la que se proporciona dicho patrón topográfico comprende las operaciones en las que: - se pasiva una parte periférica de la cara anterior del elemento portador para formar una región de aislamiento, con dicha región de aislamiento (140) rodeando una zona de dispositivo circular; - se proporciona una máscara dura dieléctrica con un patrón (330) a lo largo de dicha zona de dispositivo y dicha zona de aislamiento; y - se graba el elemento portador de manera que se formen dichas celdas electroquímicas en la zona de dispositivo, en la que la pasivación de la región de aislamiento impide aún más la formación de celdas electroquímicas mediante grabado en dicha región de aislamiento.

Description

DESCRIPCION

Electrodo maestro ECPR y un procedimiento para proporcionar dicho electrodo maestro.

5 CAMPO DE LA INVENCION

La presente invencion se refiere a un electrodo maestro ECPR, y a un procedimiento para proporcionar dicho electrodo maestro. Mas en particular, la presente invencion se refiere a un electrodo maestro ECPR circular.

10 ANTECEDENTES DE LA TECNICA

En el documento de patente US 2004/0182716 A1, se describe un procedimiento para la formacion selectiva de patrones de sustratos o capas formadas previamente mediante mascaras de contacto en el que el emparejamiento y/o desemparejamiento de mascaras y sustratos se realiza para que se produzca de manera no paralela.

15

Los documentos WO 02/103085 y WO 2007058603 se refieren a un proceso de replicacion de patrones electroqufmicos, ECPR, y la construccion de un electrodo maestro para la produccion de aparatos que incluyen micro y nanoestructuras mediante ECPR. Un patron de grabado o deposicion, definido por el electrodo maestro, se replica sobre un material conductor de la electricidad, denominado comunmente sustrato. Durante la ECPR, el 20 electrodo maestro se pone en contacto estrecho con el sustrato y el patron de grabado/ deposicion se transfiere directamente sobre el sustrato mediante un procedimiento de grabado/deposicion. El procedimiento de grabado/deposicion por contacto se lleva a cabo en celdas de grabado/deposicion locales, que se forman en cavidades situadas entre el electrodo maestro y el sustrato.

25 Las cavidades se proporcionan a modo de celdas electroqufmicas con un extremo abierto en la superficie superior del electrodo maestro, y que se prolongan hacia abajo. Por tanto, la superficie superior del electrodo maestro incluye un patron topografico que define al menos una celda electroqufmica, en la que el fondo de cada celda esta provisto de un material conductor de la electricidad. Durante la ECPR, cada celda se llena con una solucion electrolftica, para permitir la conduccion de iones conductores del material conductor con el fin de transferirlos desde el fondo de cada 30 celda al sustrato en el que se va a formar el patron.

La zona situada entre las celdas electroqufmicas, es decir, la zona mas elevada del patron topografico del electrodo maestro esta provista de una capa aislante para impedir la aparicion de corrientes parasitas no deseadas durante el proceso de ECPR. Por tanto, la ECPR solo proporcionara la transferencia de patrones en las posiciones definidas 35 por las celdas electroqufmicas.

Antes de utilizar el electrodo maestro en la ECPR, es necesario rellenar previamente las celdas electroqufmicas con un material conductor. Por lo general, el grosor del material con que se rellenan previamente esta comprendido en el intervalo de 0,5 a 10 micrometres, dependiendo de la aplicacion concreta. Durante la ECPR, el material conductor se 40 transfiere desde el fondo de las celdas electroqufmicas del electrodo maestro al sustrato que se esta sometiendo a la deposicion. De este modo, cuando el electrodo maestro se separa del sustrato procesado, el material conductor con el que esta relleno previamente queda dispuesto sobre el sustrato.

El electrodo maestro puede estar fabricado con un elemento portador de un material duradero, ya que el electrodo 45 maestro se debe utilizar para una pluralidad de procedimientos de grabado o deposicion. Uno de dichos materiales es el Si, que permite fabricar el electrodo maestro mediante procedimientos de gran implantacion y de alto rendimiento de semiconductores. Por consiguiente, en muchos casos, los elementos portadores de electrodos maestros ECPR los forman obleas de Si.

50 Para la industria del chip, el patron topografico del electrodo maestro puede disponerse en una distribucion plana a lo largo de la superficie del electrodo maestro, en la que la distribucion plana incluye varias subzonas rectangulares. En dicha aplicacion, cada subzona rectangular puede definir un chip. Por tanto, el electrodo maestro puede estar provisto de un patron topografico que sea periodico y que defina una pluralidad de chips rectangulares dispuestos de forma contigua. Por lo general, la forma rectangular de cada chip resulta necesaria debido a que en un momento 55 posterior del proceso de fabricacion del dispositivo, se requiere que se facilite el corte y la separacion de los chips.

Durante la ECPR, la corriente fluira de manera radial a traves del electrodo maestro hacia el sustrato sembrado y saldra por una conexion externa en el borde del sustrato. Si la densidad del patron a lo largo del electrodo maestro presenta variaciones en las proximidades del borde del elemento portador circular, puede obtenerse un espesor de 60 deposicion no uniforme a lo largo del sustrato que se esta procesando mediante ECPR debido a la irregularidad del

flujo de corriente. De este modo, los chips cuya posicion corresponda a la parte central del electrodo maestro seran diferentes a los chips cuya posicion corresponda a la parte mas periferica del electrodo maestro. Por lo tanto, la calidad puede variar de un chip a otro.

5 RESUMEN DE LA INVENCION

Por consiguiente, la presente invencion pretende mitigar, atenuar o eliminar uno o mas de los defectos identificados anteriormente y proporcionar un electrodo maestro ECPR mejorado, asf como un procedimiento para fabricar dicho electrodo maestro.

10

Un objeto de la presente invencion consiste en proporcionar un electrodo maestro ECPR circular para su uso en la fabricacion de chips rectangulares.

Otro objeto de la presente invencion consiste en proporcionar un procedimiento para fabricar dicho electrodo 15 maestro mediante un sencillo proceso litografico, que se puede llevar a cabo mediante un equipo convencional de procesamiento de semiconductores.

Otro objeto de la presente invencion consiste en proporcionar un procedimiento para fabricar dicho electrodo maestro que permita obtener una calidad uniforme en los chips fabricados.

20

Una idea de la presente invencion consiste en proporcionar un electrodo maestro ECPR circular con un patron topografico que define unas celdas electroqufmicas dispuestas formando un patron rectangular periodico, en el que el patron topografico se halla truncado por una periferia circular.

25 La invencion se define en las reivindicaciones 1 y 15.

Segun un primer aspecto de la invencion, se proporciona un procedimiento para proporcionar un electrodo maestro ECPR. El procedimiento comprende la etapa en la que se proporciona un elemento portador circular con una superficie de electrodo conductora de la electricidad en una cara posterior y un patron topografico con una parte 30 superior aislante de la electricidad, al menos parcialmente, sobre una cara anterior de dicho elemento portador, comprendiendo dicho patron topografico una pluralidad de celdas electroqufmicas en dicho elemento portador, comprendiendo cada una de dichas celdas electroqufmicas un fondo y al menos una pared lateral, contando dicho fondo con una superficie conductora de la electricidad conectada conductivamente a la superficie de electrodo conductora de la electricidad de la cara posterior a traves del elemento portador, en la que la etapa en la que se 35 proporciona dicho patron topografico comprende las operaciones en las que: se pasiva una parte periferica de la cara anterior del elemento portador para formar una region de aislamiento, con dicha region de aislamiento rodeando una zona circular de dispositivo; se proporciona una mascara de grabado a lo largo de dicha zona de dispositivo y dicha region de aislamiento; y grabar el elemento portador de manera que se formen dichas celdas electroqufmicas en la zona de dispositivo, y de manera que la pasivacion de la region de aislamiento proporcione otra mascara de 40 grabado para impedir la formacion de celdas electroqufmicas en dicha region de aislamiento.

Segun un segundo aspecto de la invencion, se proporciona un electrodo maestro ECPR. El electrodo maestro ECPR comprende un elemento portador circular con una superficie de electrodo conductora de la electricidad sobre una cara posterior y un patron topografico con una parte superior aislante de la electricidad, al menos parcialmente, 45 sobre una cara anterior de dicho elemento portador, comprendiendo dicho patron topografico una pluralidad de celdas electroqufmicas en dicho elemento portador, comprendiendo cada una de dichas celdas electroqufmicas un fondo y al menos una pared lateral, y contando dicho fondo con una superficie de electrodo conductora de la electricidad conectada conductivamente con la superficie de electrodo conductora de la electricidad de la cara posterior a traves de del elemento portador, en el que dicho patron topografico se distribuye a lo largo de una zona 50 de dispositivo circular que comprende una pluralidad de zonas de chip rectangular, y que se halla truncada por una zona pasivada que rodea dicha zona de dispositivo.

BREVE DESCRIPCION DE LOS DIBUJOS

55 En lo sucesivo, la invencion se describira haciendo referencia a los dibujos adjuntos, en los que:

la fig. 1 es una vista desde arriba de un electrodo maestro ECPR segun una realizacion; la fig. 2 es una vista lateral de un electrodo maestro y un sustrato durante la ECPR;

la fig. 3 es una vista lateral de un electrodo maestro que muestra la periferia del patron topografico truncado segun 60 una realizacion;

las figs. 4a-e son unas vistas laterales que muestran el proceso de fabricacion de un electrodo maestro segun una realizacion;

las figs. 5a y 5b son unas vistas laterales de un electrodo maestro que muestran una interfaz de aislamiento de borde segun una realizacion;

5 la fig. 6 es una vista lateral de un electrodo maestro que muestra la interfaz de aislamiento de borde segun otra realizacion;

las figs. 7a-f son unas vistas laterales que muestran el proceso de fabricacion de un electrodo maestro segun otra realizacion;

la fig. 8 es una vista lateral de un electrodo maestro que muestra la periferia del patron topografico truncado segun 10 otra realizacion;

las figs. 9a y 9b son unas vistas esquematicas en seccion transversal de un electrodo maestro que presenta defectos;

la fig. 10 es una vista esquematica en seccion transversal de un electrodo maestro segun una realizacion de la presente invencion;

15 la fig. 11 es una vista esquematica en seccion transversal de un electrodo maestro segun otra realizacion; la fig. 12a es una vista esquematica en seccion transversal de un electrodo maestro segun otra realizacion; y la fig. 12b es una vista esquematica en seccion transversal del electrodo maestro que se muestra en la fig. 5a, que incluye detalles del circuito electrico.

20 DESCRIPCION DE REALIZACIONES

A continuacion, se describiran varias realizaciones de la invencion haciendo referencia a los dibujos. Estas realizaciones se describen a modo ilustrativo con el fin de permitir a un experto en la materia llevar a cabo la invencion y de describirla del mejor modo. No obstante, dichas realizaciones no limitan la invencion, sino que, dentro 25 del alcance de la invencion, son posibles otras combinaciones de las diferentes caracterfsticas.

A continuacion se exponen algunas observaciones generales al respecto del electrodo maestro y procedimientos de formacion del electrodo maestro. Se describen varios procedimientos para la formacion de un electrodo maestro que se pueden utilizar para producir una o mas capas de estructuras de uno o multiples materiales, incluida la utilizacion 30 de la tecnologfa ECPR descrita mas adelante. Los procedimientos incluyen, por lo general: la formacion de un electrodo maestro a partir de un elemento portador que es conductor y/o semiconductor en al menos algunas partes; la formacion de una capa de electrodo conductora que funciona como anodo en la ECPR de deposicion y como catodo en la ECPR de grabado, sobre una cara anterior del electrodo maestro; y la formacion una capa de patron aislante que define las cavidades en las que puede tener lugar el grabado o deposicion ECPR en el proceso de 35 ECPR sobre dicha cara anterior, de manera que la superficie(s) conductora(s) de electrodo se obtiene(n) en el fondo de las cavidades; de modo que sea posible el contacto electrico desde una fuente de alimentacion externa con la cara posterior del electrodo maestro para permitir la transferencia de electrones a traves del electrodo maestro hacia la cara anterior del mismo y la(s) superficie(s) conductora(s) de electrodo, de manera que dicha(s) superficie(s) constituira(n) un(os) anodo(s) en la deposicion ECPR y catodo(s) en el grabado ECPR.

40

Haciendo referencia ahora a la fig. 1, se muestra una vista desde arriba de un electrodo maestro 100. El electrodo maestro 100 esta formado por un elemento portador 101 circular al menos parcialmente semiconductor de la electricidad. El elemento portador puede ser, por ejemplo, una oblea de silicio. El tamano del elemento portador 101 puede variar dependiendo de las dimensiones del equipo de ECPR que se vaya a utilizar, pero normalmente es el 45 tfpico de las obleas semiconductoras convencionales, por ejemplo 100, 150, 200, 250 o 300 mm (4, 6, 8, 10 o 12 pulgadas) de diametro. La superficie superior 102, o lado anterior del electrodo maestro 100, esta dividida en una pluralidad de segmentos rectangulares 103, y cada uno de dichos segmentos 103 define un patron de dispositivo, por ejemplo una capa de chip, para transferirlo a un sustrato durante un proceso de ECPR.

50 La distribucion de los segmentos rectangulares 103 forma una zona de dispositivo 130. La zona de dispositivo 130 termina en una periferia circular. La periferia circular forma una interfaz con una zona pasivada 140 circundante. La zona pasivada 140 puede tener forma anular. La zona pasivada 140 comprende una zona de aislamiento de oxido. De este modo, el patron topografico de la zona de dispositivo 130 se halla truncado por la zona pasivada 140 para impedir la deposicion en esta region.

55

La zona pasivada 140 esta rodeada por una region de borde 150. La region de borde 150 esta rebajada con respecto a la zona de dispositivo 130 y la zona pasivada 140. La parte rebajada 119 del elemento portador 101 se forma con el fin de proporcionar suficiente espacio para disponer un electrodo (que no se muestra) para proporcionar un contacto electrico con el borde del sustrato que se va a someter a deposicion durante la ECPR, sin tocar o danar 60 el electrodo maestro. Ademas, las superficies de la region rebajada 119 se pasivan con un material aislante, como

por ejemplo dioxido de silicio o nitruro de silicio, de manera que los electrodos conectados con el sustrato no estan conectados electricamente con el electrodo maestro.

Atendiendo ahora a la fig. 2, se muestra esquematicamente una vista lateral del electrodo maestro 100 cuando se 5 encuentra en contacto estrecho con un sustrato 200 que se va a someter a deposicion durante la ECPR. Cabe senalar que el electrodo maestro y el sustrato que se muestran en esta figura no estan a escala, sino que se muestran unicamente para ilustrar diferentes caracterfsticas de una manera adecuada e ilustrativa.

El elemento portador 101 se extiende entre una cara posterior 104 y una cara anterior 105, de manera que la

10 corriente electrica puede fluir entre la cara posterior 104 y la cara anterior 105. En la cara posterior 104, esta dispuesta una capa de electrodo 106 de un material conductor de la electricidad. La capa de electrodo 106 puede estar formada por siliciuro de nfquel, u otro material conductor que resulte adecuado para una capa de electrodo de la cara posterior durante la ECPR.

15 La cara anterior 105 comprende un patron topografico 107 con una parte superior 108 al menos parcialmente aislante de la electricidad. El patron topografico 107 forma una pluralidad de celdas electroqufmicas 109. Es decir, la superficie del plano que se extiende entre dos celdas electroqufmicas 109 contiguas esta cubierta por una capa aislante de la electricidad 110.

20 Cada celda electroqufmica comprende un fondo 111 y al menos una pared lateral 112 que se extiende desde el fondo 111 hasta la parte superior 108 aislante de la electricidad, de manera que se forma una cavidad. Las paredes laterales de la cavidad estan cubiertas por una capa aislante de la electricidad que se extiende desde la capa aislante 110 de la superficie hasta el punto en el que la pared lateral confluye con el fondo de la cavidad 111. El fondo 111 posee una superficie conductora de la electricidad 113 que esta conectada conductivamente con la

25 superficie de electrodo conductora de la electricidad 106 situada en la cara posterior 104 por medio del elemento portador 101. De este modo, el elemento portador 101 queda dispuesto entre la superficie de electrodo conductora

106 y la superficie conductora de la electricidad 113. La superficie conductora 113 esta formada por cualquier material que resulte adecuado como anodo/catodo en la ECPR.

30 El patron topografico 107 se extiende desde el centro del elemento portador 101 radialmente hacia el borde del elemento portador 101 y termina en una periferia circular dispuesta a una determinada distancia del borde del elemento portador. La zona externa 119 del elemento portador 101 que no esta ocupada por el patron topografico

107 incluye la zona pasivada y una region rebajada. La region rebajada, dispuesta en la periferia externa del elemento portador 101 permite que la zona externa del electrodo maestro no entre en contacto estrecho con un

35 sustrato durante la ECPR. Preferentemente, la distancia radial entre la periferia externa del patron topografico 107 de la zona de dispositivo y el borde del elemento portador 101 es de entre 2,5 mm y 10 mm, y la anchura de la parte rebajada 119 del elemento portador es preferentemente de 2 a 5 mm. La cavidad anular 119 se puede formar mediante una mascara protectora y un grabado profundo en silicio, o esmerilando o cortando el elemento portador 101 de forma mecanica.

40

Preferentemente, la profundidad de la region rebajada 119 es de entre 100 y 200 micrometros. La parte rebajada 119 del elemento portador 101 se forma de este modo con el fin de proporcionar suficiente espacio para disponer un electrodo en el borde del sustrato que se va a someter a deposicion durante la ECPR, sin tocar o danar el electrodo maestro.

45

Las superficies de la region exterior al patron topografico 107 de la zona de dispositivo, incluida la parte rebajada 119 del elemento portador asf como el borde del elemento portador 101, se pueden pasivar con un material aislante de la electricidad. Esto impide que en los bordes del portador fluyan corrientes parasitas no deseadas durante la transferencia del patron de la ECPR.

50

Durante la ECPR, el electrodo maestro 100 se pone en contacto estrecho con un sustrato que se va a someter a deposicion. El sustrato 200 esta provisto de una capa de siembra 201 de material conductor de la electricidad, de manera que se pueden depositar iones conductores sobre dicha capa de siembra 201.

55 Atendiendo ahora a la fig. 3, se muestra una vista ampliada del borde del patron truncado circular 107 de la zona de dispositivo 130. Los detalles de la fig. 3 indican la configuracion constructiva de un electrodo maestro 300 que esta listo para ser utilizado en un proceso de ECPR. En el lado izquierdo de la fig. 3, es decir, la zona de dispositivo indicada por el numero de referencia 301, se muestran unas celdas electroqufmicas 309 en forma de cavidades con materiales aislantes 310, 311 en las superficies superiores que rodean dichas cavidades, asf como en las paredes

60 laterales. Ademas, se proporciona un material conductor 313 en el fondo de cada cavidad. En el lado derecho de la

fig. 3, es decir, la zona pasivada indicada por el numero de referencia 302, se proporciona una region desprovista de celdas electroqmmicas. La region 302 comprende una pila de pelfculas aislantes compuestas por un material de mascara dura aislante 314, dispuesta sobre una capa 315 de oxido termico grueso. Por tanto, la capa 315 proporciona lo que, en adelante, se denominara aislamiento de oxido. La region de aislamiento de oxido 302 se 5 utiliza para definir el borde circular de la region de celdas electroqmmicas 301 utilizadas para la transferencia de la ECPR. En el ejemplo que se muestra en la fig. 3, las celdas electroqmmicas 309 de la zona de dispositivo 301 no se superponen a la region de aislamiento de oxido 302, sino que se encuentran situadas en una posicion contigua. No obstante, mas adelante se describira el caso en el que una celda electroqmmica se superpone a la zona de aislamiento de oxido 302.

10

Las figs. 4a-e muestran las etapas utilizadas segun una realizacion para proporcionar la region de aislamiento de oxido 302. En la superficie superior del elemento portador, se proporciona una capa 320 de dioxido de silicio. Posteriormente, se deposita una capa 322 de nitruro de silicio sobre la capa 320, tal como se muestra en la fig. 4a. Entonces, aun en referencia a la fig. 4a, se utiliza un alineador de mascara para definir un patron protector circular 15 324. Con la mascara protectora 324, se graba el apilamiento dielectrico de oxido y nitruro de silicio 320, 322. En una etapa posterior, el silicio del elemento portador que queda al descubierto se rebaja en la region de aislamiento de oxido 302. Estas etapas de grabado se pueden llevar a cabo preferentemente de manera consecutiva en la misma camara de grabado o mediante procesos de grabado optimizados independientes en diferentes camaras de grabado.

20

Para crear el patron protector circular 324, la capa fotoprotectora, que al principio se dispone para cubrir la totalidad de la superficie superior del elemento portador por medio de, por ejemplo, un equipo de recubrimiento por centrifugado o spin coating, se puede exponer con un alineador de mascara empleando un patron de cromo circular en la mascara. Otro procedimiento para lograr el patron circular 324 en la capa fotoprotectora consiste en emplear 25 un proceso optico o qmmico de eliminacion de reborde disponible habitualmente en el equipo de fabricacion de semiconductores de tipo spin coater.

Tras el grabado, el elemento portador se expone a un proceso de decapado y/o limpieza con el que se eliminan los restos de la capa fotoprotectora. El elemento portador se somete posteriormente a un proceso de oxidacion termica 30 en humedo o con vapor que genera una capa de oxido termico grueso 326, tal como se muestra en la fig. 4b. El grosor preferido del oxido de aislamiento es de entre 0,6 pm y 2,5 pm, dependiendo de la selectividad del oxido del proceso de grabado de trincheras de silicio utilizado a continuacion para grabar las cavidades.

La capa de nitruro de silicio 322 proporciona una mascara de oxidacion selectiva, de manera que la capa de oxido 35 326 se genera unicamente en la region de aislamiento de oxido 302.

Tal como se muestra en la fig. 4c, la capa de nitruro de silicio 322, asf como la capa de dioxido de silicio 320, se pueden decapar de la zona de dispositivo 301. En la fig. 4c se muestra que el nivel del oxido generado termicamente 326 es el mismo que el del material original del elemento portador. Esto se logra seleccionando la adecuada 40 profundidad de rebaje de la region de aislamiento de oxido 302 del elemento portador en funcion del grosor del oxido generado termicamente 326.

La eliminacion de las capas de oxido 320, 322 puede ir seguida, preferentemente, de una etapa de lavado, asf como de una corta etapa de oxidacion termica para generar una capa 328 de, por ejemplo, dioxido de silicio sobre el 45 elemento portador.

En referencia a la fig. 4d, se deposita otra capa mas de material dielectrico 330 para formar un material de mascara dura de trinchera.

50 En las siguientes etapas, se puede emplear un fotorrepetidor o escaner para formar el patron en la superficie superior del elemento portador, de manera que las dimensiones laterales de las celdas electroqmmicas queden bien definidas en una capa fotoprotectora (que no se muestra) mediante los procesos de exposicion, revelado y limpieza. El patron de la capa fotoprotectora se transfiere posteriormente a la capa de mascara dura dielectrica 330. Debido a que el patron del fotorrepetidor se superpone a la region de aislamiento, el patron topografico, que se proporciona 55 grabando el elemento portador mediante la capa de mascara dura dielectrica 330 como una mascara de grabado, quedara truncado por la region de aislamiento de oxido. Tal como se muestra en la fig. 4e, las celdas electroqmmicas 309 que se superponen a la region de aislamiento de oxido 302 estan definidas en parte por el patron del fotorrepetidor y en parte por el borde circular de la region de aislamiento de oxido 302. En la fig. 4e, las capas 328, 330 corresponden a la capa 310 que se indica en la fig. 3, mientras que la capa de oxido 326 60 corresponde a la capa de oxido 315 que se indica en la fig. 3. La cobertura de las paredes laterales 311 y la capa del

fondo 313 con material conductor se ha descrito ya en referencia a la fig. 3.

A continuacion se expondran otras mejoras del proceso. Puede haber celdas electroqufmicas 309 situadas en la interfaz de la region de aislamiento de oxido 302. En este caso, la pared lateral de una celda electroqufmica 109 5 puede estar situada en el lfmite entre la zona de dispositivo 301 y la zona de oxido 302. En esta situacion, una pared lateral de la celda electroqufmica 309 puede estar definida al menos parcialmente por el borde circular de la region de aislamiento de oxido 302. Entonces, la forma ffsica de la capa de oxido 326 puede cobrar importancia. Es importante entonces que la interfaz entre la zona de dispositivo 301, y en este caso la pared lateral de la celda electroqufmica 309, y el borde la region de oxido 302 sea vertical, de manera que el borde superior y exterior hacia 10 la region de oxido 302 sea lo mas perpendicular posible.

En referencia a las figs. 5a y 5b, se muestra una forma detallada del borde de la region de aislamiento de oxido 302. Durante la formacion de la capa de oxido 326, el proceso de oxidacion crea de manera caracterfstica los denominados cabeza de pajaro 332 y pico de pajaro 334. El pico de pajaro 334 es el resultado de la difusion de 15 oxfgeno a lo largo del oxido delgado que se encuentra por debajo de la mascara de oxidacion de nitruro de silicio, mientras que la cabeza de pajaro 332 es el resultado de la oxidacion de la region de esquina de silicio. Durante el grabado profundo de silicio empleado para crear las cavidades, se produce un cierto consumo del oxido de aislamiento, lo que puede dar lugar a una degradacion en el perfil de grabado de silicio a lo largo del borde superior y exterior de la celda electroqufmica 309. Esto tambien supone entonces una degradacion del perfil de grabado de 20 silicio en la interfaz entre la zona de dispositivo 301 y la region de oxido 302, con lo que se obtiene un borde superior y externo biselado de la celda electroqufmica 309. Por lo tanto, resulta conveniente crear el borde de aislamiento de oxido lo mas parecido posible a una forma ideal, es decir, perpendicular, sin los efectos del pico y la cabeza de pajaro. Esto se muestra en la fig. 5b.

25 La supresion del pico de pajaro 334 se puede llevar a cabo hasta cierto grado optimizando la proporcion entre nitruro de silicio y dioxido de silicio. No obstante, la eliminacion del pico de pajaro 334 y la cabeza de pajaro 332 puede requerir mas etapas de procesamiento. Uno de dichos procesos incluye el pulido qufmico/mecanico para eliminar la elevacion de la cabeza de pajaro 332. La cabeza y el pico de pajaro tambien se pueden eliminar mediante un pulido qufmico/mecanico junto con un oxido depositado en lugar del oxido generado termicamente. En dichos esquemas, el 30 oxido se puede depositar mediante diversos procedimientos de deposicion, que entre otros incluyen la deposicion qufmica en fase vapor de oxido mejorada por plasma (PE-CVD), plasma de alta densidad (HDP) o de baja presion (LPCVD).

Otra opcion consiste en utilizar una etapa de enmascaramiento de la pared lateral para evitar la oxidacion de la 35 pared lateral de silicio. Esto se muestra en la fig. 6, en la que se forma un separador 336 de nitruro de silicio en la pared lateral despues de que se haya rebajado el silicio del elemento portador, pero antes de que se genere la capa de oxido 326.

En las figs. 4a-f se describe otra realizacion de la invencion. En esta realizacion, el grabado de las celdas situadas 40 en el exterior de la zona de dispositivo 401 se bloquea mediante un oxido generado termicamente. En esta realizacion, se deposita una delgada capa de nitruro de silicio 414 sobre el material de mascara dura 416, tras la formacion del patron del material de la mascara dura 416. El material de la mascara dura 416 se utilizara mas tarde como mascara de grabado para formar las cavidades, y es, preferentemente, un material de mascara dura dielectrico 416, tal como oxido de silicio, nitruro de silicio, etc. La mascara de grabado se proporciona 45 preferentemente mediante un proceso litografico. Posteriormente, se lleva a cabo el grabado RIE (grabado con iones reactivos) del material de la mascara dura 416. A continuacion, se lleva a cabo el decapado de la capa protectora. Cuando se proporciona la mascara de grabado, la delgada capa de nitruro de silicio 414 se deposita tal como se muestra en la fig. 7a. La region que contendra la region de dispositivo activa se indica con el numero 401 y la region circular externa en la que no se va a producir la ECPR se indica con el numero 402.

50

En referencia a la fig. 7b, como siguiente etapa, se emplea un segundo proceso litografico para definir la periferia circular de la zona pasivada 402. Esta etapa se lleva a cabo recubriendo con una capa gruesa de material protector 418 la cara anterior del elemento portador 403. Posteriormente, la periferia exterior del electrodo maestro se expone y se revela. El grosor de la capa protectora 418 deberfa ser el suficiente para llenar al menos parcialmente la 55 profundidad del patron topografico de la mascara de grabado.

Para crear un patron protector circular, la capa fotoprotectora se puede exponer con un alineador de mascara empleando un patron de cromo circular en la mascara.

60 Otro procedimiento para lograr el patron circular en la gruesa capa fotoprotectora puede consistir en utilizar un

proceso optico o qufmico de eliminacion de reborde, disponible habitualmente en el equipo de fabricacion de semiconductores de tipo spin coater.

Despues de formar el patron en la capa protectora, se graba el nitruro de silicio 414 y el material de mascara dura 5 416. El grabado se puede llevar a cabo mediante, por ejemplo, una herramienta de grabado RIE. El grabado RIE elimina la capa de nitruro de silicio 414 y el material de mascara dura 416 tal como se muestra en la fig. 7c. En esta etapa, tambien se puede grabar el material en bruto del elemento portador 403 de manera que se minimice o reduzca cualquier topograffa irregular del elemento portador 403.

10 Tras el grabado y el posterior decapado de la capa fotoprotectora, el elemento portador 403 del electrodo maestro se puede someter a un proceso de oxidacion de alta temperatura tal como se muestra en la fig. 7d. La capa de nitruro de silicio 414 impedira la oxidacion de la parte central del electrodo maestro, es decir, la zona de dispositivo 401, mientras que la parte exterior del electrodo maestro, es decir, la zona pasivada 402, se oxidara. Al mismo tiempo, una zona rebajada del electrodo maestro y un bisel/borde del elemento portador se oxidaran. Por consiguiente, la 15 zona pasivada 402 queda provista de una capa de oxido 420.

En las siguientes etapas se forman las cavidades para formar las celdas electroqufmicas del patron topografico. La capa de nitruro de silicio 414 de la zona de dispositivo 401 se elimina en primer lugar mediante, por ejemplo, un proceso de RIE sin mascara o de cobertura tal como se ilustra en la fig. 7e. El oxido generado termicamente 420 en 20 la superficie del electrodo maestro de la zona pasivada 402 se graba solo levemente durante este proceso de grabado. Esto se debe a los enormes espesores diferenciales y a la qufmica utilizada en los procesos RIE, lo que proporciona una elevada selectividad del SiN y el SiO2. Tras esta etapa se lleva a cabo el grabado de las cavidades mediante el grabado profundo de trincheras de silicio. El oxido termico grueso 420 bloqueara la formacion de las cavidades en la zona pasivada 402.

25

En la fig. 8 se muestra otra mejora del proceso. Esta mejora conlleva la utilizacion de un sustrato del elemento portador con una capa embutida 340 para evitar las corrientes de fuga parasitas en la region de aislamiento de oxido 302. Las corrientes de fuga parasitas se pueden producir a consecuencia de una capa de electrodo no deseada en la periferia de la region de aislamiento de oxido, por ejemplo, formada por la aparicion de un defecto 342, o por la 30 rugosidad de la pared lateral de las celdas electroqufmicas durante el grabado profundo del elemento portador.

Las capas embutidas de este tipo se describen con mas detalle en la solicitud en tramitacion PCT/EP2010/070645 del mismo solicitante, y pueden estar representadas en el elemento portador por medio de una capa epitaxial que forma un aumento de la resistencia de dicho elemento portador, una estructura de silicio sobre aislante, o una union 35 p-n o n-p, por ejemplo en forma de transistor bipolar. Preferentemente, este tipo de capa embutida 340 esta dispuesta en la parte superior del elemento portador, entre la superficie anterior y el fondo de las celdas electroqufmicas.

En referencia a la fig. 9a, se muestra un ejemplo de una parte de un electrodo maestro 2100, segun una realizacion 40 de la presente invencion. Una capa de un material aislante de la electricidad 2800 se encuentra dispuesta en la cara anterior del electrodo maestro 2100, para quedar en contacto ffsico con el sustrato durante la ECPR, o al menos en una posicion estrechamente contigua al sustrato durante la ECPR. En dicha cara anterior se encuentran dispuestas una pluralidad de cavidades, y las paredes laterales de dichas cavidades tambien estan provistas del material aislante de la electricidad dispuesto sobre las mismas, de tal manera que se pretende que solo el fondo de dichas 45 cavidades sea conductor de la electricidad y este conectado conductivamente con la cara posterior del electrodo maestro 2100 durante el llenado previo o durante la ECPR. Esta realizacion se ilustra con algunos defectos presentes en el material aislante 2800. El material aislante 2800 presenta desperfectos en dos posiciones diferentes 2900a y 2900b. En 2900a, un aranazo o similar ha provocado que el material aislante 2800, asf como la superficie

superior del sustrato subyacente, resulte danado y se deforme. Debido a la falta de material aislante en 2900a y

50 2900b, estas zonas pueden ser rellenadas de manera involuntaria por la capa de electrodo conductora durante la fabricacion del electrodo maestro, que normalmente solo se depositarfa en el fondo de las cavidades del electrodo maestro.

Antes de llevar a cabo cualquier deposicion durante el proceso de ECPR, las celdas electroqufmicas del electrodo 55 maestro se llenan previamente con una masa interna de material conductor, como por ejemplo, cobre. Este proceso, conocido generalmente como proceso de llenado previo, se lleva a cabo mediante la deposicion electroqufmica de un material conductor de transferencia en el fondo de cada una de las celdas electroqufmicas. Cuando se coloca en una camara de deposicion, el electrodo maestro se conecta a una fuente de tension que permite depositar iones en

el fondo de las celdas electroqufmicas a traves de un electrolito en las celdas electroqufmicas. De este modo, se

60 formara una masa interna en cada fondo. Por tanto, cuando el electrodo maestro 2100 se coloca dentro de una

camara de deposicion, se permite que la solucion electrolftica llene el espacio de 2900a, con lo que surge un posible riesgo de que aparezca una corriente de deposicion no deseada del electrodo maestro en una posicion situada frente al defecto 2900a. El material depositado (material de capa de electrodo, material llenado previamente o ambos) en 2900a crearfa un cortocircuito entre el electrodo maestro y un sustrato, cuando se situasen en contacto 5 estrecho entre si en el posterior proceso de ECPR, y entonces pasarfa una corriente parasita no deseada que podrfa reducir considerablemente la tasa de transferencia del proceso de ECPR en las celdas electroqufmicas contiguas, lo que darfa lugar a un grosor no muy uniforme del material transferido, a menos que el electrodo maestro comprendiera caracterfsticas de acuerdo con unas realizaciones descritas mas abajo.

10 En 2900a, se ha formado un defecto de tipo bloqueo de grabado durante el proceso de grabado de trincheras y, por consiguiente, no hay ningun material aislante 2800 cubriendo la zona situada entre las dos celdas electroqufmicas contiguas. De este modo, durante el proceso de ECPR, las corrientes parasitas podrfan fluir desde el electrodo maestro hasta el sustrato a traves del defecto en 2900b, a menos que el electrodo maestro comprendiera las caracterfsticas de acuerdo con unas realizaciones descritas mas abajo.

15

Tambien puede haber defectos presentes en las paredes laterales, tal como se describe en la fig. 9b. En la fig. 9b, se describen defectos de pared lateral 2900c y 2900d. El defecto de pared lateral 2900c se puede obtener si existe un defecto de grabado bloqueado parcial presente que da lugar a un perfil “escalonado” en la pared lateral de la cavidad. Entonces, la posterior aplicacion de la capa de material aislante 2800 puede correr el riesgo de cubrir 20 unicamente superficies verticales, dependiendo del procedimiento de aplicacion. De este modo, se forma una meseta que puede ser de un material conductor o semiconductor, dependiendo de que portador se utiliza. Por tanto, durante el proceso de ECPR, las corrientes parasitas podrfan fluir desde el electrodo maestro hasta el sustrato a traves del defecto de 2900b, a menos que el electrodo maestro comprendiera caracterfsticas de acuerdo con unas realizaciones descritas mas adelante. En el defecto de pared lateral 2900d, la aplicacion de la capa de material 25 aislante de la electricidad ha fallado y se ha formado un agujero o crater, a traves del cual podrfa fluir el mismo tipo de corrientes parasitas, de acuerdo con lo anterior.

Atendiendo a la fig. 10, se muestra un electrodo maestro 3000 segun una realizacion. El electrodo maestro 3000 esta formado por un elemento portador 3100 con una cara posterior provista de una superficie de electrodo 3300. La 30 superficie de electrodo 3300 puede ser una capa de electrodo. El electrodo maestro 3000 tambien comprende una cara anterior 3200. El elemento portador 3100 comprende un material conductor y/o semiconductor, de manera que la corriente electrica puede fluir desde la superficie de electrodo 3300 hasta la cara anterior 3200 y hacia un sustrato (que no se muestra) dispuesto en contacto estrecho con la cara anterior del electrodo maestro 3000, a traves de un electrolito situado entre el electrodo maestro 3000 y el sustrato, y tambien una corriente electrica en la direccion 35 opuesta. El elemento portador 3100 puede ser un elemento en forma de disco (por ejemplo, una oblea) de dicho material conductor o semiconductor. La cara anterior 3200 comprende una pluralidad de celdas de electrodeposicion 3400a, 3400b, 3400c, etc. Las celdas de electrodeposicion 3400a, 3400b, 3400c, etc. estan formadas como un patron topografico en la cara anterior 3200. Los fondos de las celdas de electrodeposicion 3400a-3400d comprenden una superficie de electrodo. La superficie de electrodo puede estar formada en una capa de electrodo, aplicada en el 40 fondo de las celdas electroqufmicas 3400a-3400d. Las superficies de electrodo situadas en el fondo de las celdas de electrodeposicion 3400a-3400d estan conectadas conductivamente con la superficie de electrodo 3300 situada sobre la cara posterior del electrodo maestro 3000. La superficie superior de la cara anterior 3200, es decir, la superficie superior del patron topografico, es aislante de la electricidad por medio de la incorporacion de una capa aislante de la electricidad. Del mismo modo, las paredes laterales de las celdas de electrodeposicion 3400a-3400d 45 tambien estan provistas de una capa aislante de la electricidad dispuesta sobre las mismas, de manera que se pretende que solo el fondo de dichas cavidades sea conductor de la electricidad y este conectado conductivamente con la cara posterior del electrodo maestro 3000 durante el llenado previo o durante la ECPR. El electrolito estara entonces dispuesto en las celdas electroqufmicas 3400a, 3400b, 3400c, etc. El elemento portador puede, por ejemplo, estar formado por una oblea de Si de 6, 8 u 12 pulgadas, dependiendo del tamano de los sustratos que se 50 van a someter a deposicion mediante el proceso de ECPR. Tambien se pueden escoger otros materiales semiconductores como estructura de material basica del electrodo maestro 3000, como, por ejemplo, materiales III-V utilizados habitualmente en la industria de los semiconductores.

El elemento portador 3100 del electrodo maestro 3000 comprende una estructura 3900 que esta dispuesta para 55 obstruir o impedir la corriente durante una tension entre la superficie de electrodo 3300 y la cara anterior 3200 del electrodo maestro 3000 y viceversa. Por tanto, la estructura 3900 puede ser una estructura de supresion de corriente o de bloqueo de corriente. La estructura 3900 tambien puede ser una estructura distinta, como, por ejemplo, una capa, dispuesta sobre el elemento portador 3100, cuando la cara anterior del electrodo maestro 3000 esta orientada hacia arriba. A este respecto, la estructura 3900 esta dispuesta para formar una resistencia, como, por ejemplo, una 60 resistencia en serie elevada, entre la capa de electrodo 3300, cuando la cara posterior del electrodo maestro 3000

esta provista de una capa de electrodo 3300 distinta, y la cara anterior 3200, es decir, la superficie superior del electrodo maestro 3000 que esta en contacto con una capa de siembra del sustrato durante la deposicion mediante el proceso de ECPR. Cuando el elemento portador 3100 esta dopado a una tasa relativamente elevada, por ejemplo p+, se considera un conductor bastante bueno. La estructura 3900 puede comprender una capa en una zona 5 superior del elemento portador 3100 o sobre el elemento portador 3100 del electrodo maestro que reduce la conductividad del electrodo maestro 3000. En la fig. 10, la estructura 3900 esta formada como una capa con un nivel de dopaje mucho menor, por lo que forma la resistencia aumentada del electrodo maestro 3000. La estructura 3900 de la fig. 10 puede ser entonces una capa de Si con una conductividad menor, por ejemplo sustancialmente menor, que el elemento portador 3100 situado por debajo de la estructura 3900. La estructura 3900 puede estar formada 10 como una capa epitaxial intrfnseca, o bien como una capa epitaxial levemente dopada. La capa epitaxial intrfnseca puede no estar dopada. En el caso de un sustrato de silicio, el elemento portador 3100 puede presentar un nivel de dopaje en el intervalo de 1017 a 1019 atomos/cm3. Para lograr la inmunidad a los defectos, el nivel de dopaje de la estructura 3900 puede estar entonces en el intervalo de 1013 a 1017 atomos/cm3. Cuando el elemento portador 3100 comprende un semiconductor de tipo p, los atomos de dopaje que se utilizan normalmente incluyen boro, indio y 15 galio, mientras que en el caso de un elemento portador dopado de tipo n, los atomos de dopaje mas habituales podrfan incluir arsenico, fosforo y antimonio. Los dopantes utilizados normalmente en la capa epitaxial incluyen boro, arsenico y fosforo.

El grosor de la estructura 3900, la cual se extiende desde la parte superior del elemento portador 3100 o sobre el 20 elemento portador 3100, en medio de la superficie aislante situada en la cara anterior del electrodo maestro 3000 y en direccion descendente hacia la superficie de electrodo situada en el fondo de las celdas electroqufmicas, es preferentemente menor que la profundidad de las celdas electroqufmicas 3400a-3400d formadas en la cara anterior 3200 del electrodo maestro 3000. De este modo, la estructura 39000 se extendera entre las celdas electroqufmicas 3400a-3400d, de manera que la resistencia aumentada se obtiene por encima del fondo de las celdas 25 electroqufmicas 3400a-3400d cuando la cara anterior 3200 de la misma esta orientada hacia arriba. Esto resulta ventajoso, ya que la estructura 3900 no afecta a las propiedades conductoras de las partes del electrodo maestro 3000 que se proporcionan en el fondo de las celdas electroqufmicas. Es decir, durante la fabricacion del electrodo maestro 3000, el grabado de la trinchera profunda se proporciona preferentemente en su totalidad a traves de la estructura 3900.

30

La estructura 3900 tambien puede comprender una capa en una zona superior del elemento portador 3100 o sobre el elemento portador 3100 del electrodo maestro que es del tipo de dopaje opuesto al del elemento portador. La estructura 3900 de la fig. 10 puede ser entonces una capa de Si con un dopaje de tipo n en el caso de un elemento portador de tipo p+. La capa 3900 tambien puede ser de tipo p en el caso de un elemento portador dopado de tipo 35 n+. Para lograr la inmunidad a los defectos, el nivel de dopaje de la estructura 3900 puede estar entonces en el intervalo de 1013 a 1017 atomos/cm3. Cuando el elemento portador 3100 comprende un semiconductor de tipo p, los atomos que se utilizan normalmente incluyen boro, indio y galio, mientras que en el caso de un elemento portador dopado de tipo n, los atomos de dopaje mas habituales podrfan incluir arsenico, fosforo y antimonio. Los dopantes utilizados normalmente en la capa epitaxial incluyen boro, arsenico y fosforo. La utilizacion de la implantacion de 40 iones y el recocido en horno tambien proporciona un procedimiento alternativo para formar la estructura deseada. En este caso, los dopantes que se utilizan normalmente incluyen boro, arsenico y fosforo. En referencia a la fig. 11, se describira otra realizacion de un electrodo maestro 10000. El electrodo maestro 10000 esta formado por un elemento portador 10100 con una cara posterior provista de una superficie de electrodo 10300, como, por ejemplo, una capa de electrodo, y una cara anterior 10200 que comprende una pluralidad de celdas de electrodeposicion 10400a, 45 10400b, 10400c, etc., formadas como un patron topografico sobre la cara anterior 10200, con superficies de electrodo en sus fondos. La superficie superior del patron topografico es aislante de la electricidad.

El elemento portador 10100 del electrodo maestro 10000 comprende una estructura 12000 que esta dispuesta para obstruir o impedir el paso de la corriente desde la superficie de electrodo 10300 de la cara posterior a la cara anterior 50 10200 del electrodo maestro, de acuerdo con la estructura 3900 de la realizacion segun la fig. 10. Por tanto, la estructura 12000 esta dispuesta para formar una resistencia, como, por ejemplo, una resistencia en serie elevada, entre la capa de electrodo 10300 situada en la cara posterior y la cara anterior 10200 del electrodo maestro 10000 que esta en contacto con una capa de siembra del sustrato de copia durante la deposicion. Cuando el sustrato de Si esta dopado a una tasa relativamente elevada, por ejemplo p+, se considera un conductor bastante bueno. La 55 estructura 12000 comprende una estructura de silicio sobre aislante en la parte mas alta del elemento portador 10100 del electrodo maestro, que reduce la conductividad del electrodo maestro 10000. En la fig. 11, la estructura 12000 esta formada como una capa aislante 12100, por ejemplo, SiO2. La capa aislante 12100 se puede combinar con una capa epitaxial 12200 de Si con un bajo dopaje generada sobre la capa aislante 12100.

60 El grosor de la estructura 12000, la cual se extiende desde la parte mas alta del elemento portador de Si 10100 del

electrodo maestro 10000 y en direccion descendente hacia la capa de electrodo 10300, es preferentemente menor que la profundidad de las celdas electroqmmicas 10400a-10400d formadas en la cara anterior 10200 del electrodo maestro 10000. Las ventajas del electrodo maestro descrito en referencia a la fig. 10 tambien corresponden a la realizacion que se muestra en la fig. 11.

5

En las figs. 12a y 12b, se muestra otra realizacion mas de un electrodo maestro. Aqm, el electrodo maestro 20000 posee una construccion similar a la de los electrodos maestros que se muestran en la fig. 10 y la fig. 11. En esta realizacion, la estructura 22000 esta formada de manera que hay un transistor de union bipolar vertical presente en la parte superior del elemento portador 20000. La estructura 22000 posee una disposicion de union de tipo p-n-p, o 10 bien n-p-n. En el caso de la disposicion p-n-p, el elemento portador de Si 20100 tiene normalmente un dopaje p+ con una capa epitaxial generada 22100 de material dopado de tipo p. En dicho material p, se general otra capa 22200 de un material con un dopaje n+, y por ultimo se genera una capa 22300 de material con dopaje p- sobre la capa intermedia n+ 22200. Las capas 22100, 22200 y 22300 se pueden formar mediante diversos procesos que incluyen entre otros la deposicion epitaxial CVD con alternancia de fuentes dopantes e implantacion de iones junto con la 15 deposicion de capa epitaxial.

Los grosores de la capa embutida se pueden ajustar de acuerdo con la profundidad de las cavidades en el electrodo maestro desde menos de un micrometro hasta varios micrometros. El perfil de dopaje de la capa embutida depende del proceso utilizado para crear las capas 22100, 22200, 22300. Los grosores pueden ir normalmente desde 1 a 20 varios micrometros.

El grosor de la estructura 22000, la cual se extiende desde la parte mas alta del elemento portador de Si 20100 del electrodo maestro 20000 y en direccion descendente hacia la capa de electrodo 20300, tambien en este caso es preferentemente menor que la profundidad de las celdas electroqmmicas formadas en la cara anterior del electrodo 25 maestro 20000. Esto resulta ventajoso, ya que la estructura 22000 no afecta a las propiedades de conduccion de las partes del elemento portador 20100 en las que se proporcionan las celdas electroqmmicas. Es decir, durante la fabricacion del electrodo maestro 20000, el grabado profundo de trincheras del elemento portador 20100 se proporciona por entero a traves de la estructura 22000.

30 La cara anterior del electrodo maestro 20000 se muestra con mas detalle en la fig. 12b. El tipo de dopaje de la capa 22200 es de polaridad opuesta al de las capas circundantes 22100 y 22300, de manera que se forma un transistor de union vertical con la capa 22200 y la base del transistor. Las regiones emisoras y colectoras del transistor son reversibles dependiendo del modo de funcionamiento. En esta estructura 22000 se crean unos diodos en oposicion en la union de los materiales 22100 a 22200 y 22300 a 22200. Los diodos de union, cuando estan inversamente 35 polarizados mediante una fuente de tension de bloqueo, son muy efectivos a la hora de bloquear el flujo de corriente. Antes de que se pueda llevar a cabo cualquier deposicion, las celdas electroqmmicas del electrodo maestro 20000 se llenan previamente con una masa interna de material conductor, como, por ejemplo, cobre. Este proceso, conocido generalmente como proceso de llenado previo, se lleva a cabo mediante una deposicion electroqmmica de un material conductor de transferencia en el fondo de cada una de las celdas electroqmmicas. Cuando se coloca en 40 una camara de deposicion, el electrodo maestro esta conectado a una fuente de tension que permite depositar iones en el fondo de las celdas electroqmmicas a traves de un electrolito situado en las celdas electroqmmicas. Por tanto, se formara una masa interna en cada fondo. Esto supone que la union p-n del fondo, es decir, la union formada entre la capa p- 22100 y la capa n+ 22200 esta inversamente polarizada y, por tanto, se impide que fluya la corriente a traves de la union p-n del fondo.

45

Despues del proceso de llenado previo, el electrodo maestro 20000 se utiliza para transferir la masa interna generada en el fondo de cada celda electroqmmica a una capa de siembra de un sustrato dispuesta en contacto estrecho con la cara anterior del electrodo maestro 20000 durante un proceso de ECPR. En este proceso, el electrodo maestro esta de nuevo conectado con una fuente de tension para permitir que los iones fluyan desde el 50 material de la masa interna de las celdas electroqmmicas hasta el sustrato que se va a someter a la deposicion. De este modo, la union p-n superior, es decir, la union formada entre la capa n+ 22200 y la capa p- superior 22300 se polarizara inversamente y, por tanto, se impedira que fluya la corriente a traves de la union p-n superior.

La estructura 22000 bloqueara corrientes parasitas siempre que la tension que se aplique al electrodo maestro 55 20000 sea mucho menor que la BVCEO (tension de ruptura de colector emisor) del transistor p-n-p o n-p-n. Por tanto, se prefiere que la capa base este provista de un nivel de dopaje relativamente alto con el fin de suprimir la ganancia ascendente y para evitar la perforacion provocada por el encuentro de regiones de deplecion superiores e inferiores en la capa 22200.

60 Para un electrodo maestro segun una cualquiera de las realizaciones descritas anteriormente, la profundidad de

cada celda electroqufmica puede estar en el intervalo de 1 a 100 micrometros, por ejemplo, entre 2 y 20 micrometros. Las dimensiones laterales de cada celda dependen del patron que se va a replicar, pero pueden variar desde tamanos submicrometricos hacia arriba.

5 En un ejemplo tfpico, la profundidad de una celda electroqufmica es de 15 micrometros. Por consiguiente, el grosor de la estructura para impedir las corrientes parasitas debidas a defectos en el electrodo maestro es menor de 15 micrometros.

En todas las realizaciones descritas en las figs. 9 a 12, y los correspondientes pasajes anteriores, las paredes 10 laterales de las celdas de electrodeposicion y la superficie superior que se pretende que queden orientadas hacia el sustrato que se va a someter a la deposicion/grabado en la ECPR, tambien estan provistas de una capa aislante de la electricidad dispuesta sobre las mismas, de manera que se pretende que solo el fondo de dichas cavidades sea conductor de la electricidad y este conectado conductivamente con la cara posterior del electrodo maestro 2100, 3000, 10000, 20000 durante el llenado previo o durante la ECPR.

15

Se entiende facilmente que todas las referencias a elementos inferiores/superiores tienen fines meramente ilustrativos, sin ningun efecto restrictivo sobre el alcance de la proteccion. Ademas, cabe observar que las dimensiones de los diferentes rasgos y capas que se muestran en las figuras no estan a escala, sino que se han de interpretar como meramente ilustrativas. Todas las referencias a valores reales que aparecen en la presente 20 solicitud, tales como grosores de capas, etc., solo se deben considerar como ejemplos de dimensiones adecuadas.

En las reivindicaciones, los terminos “comprende/comprendiendo” no excluyen la presencia de otros elementos o etapas. Ademas, aunque las caracterfsticas individuales pueden estar incluidas en diferentes reivindicaciones, es posible combinarlas, y su inclusion en diferentes reivindicaciones no implica que no sea factible o ventajosa una 25 combinacion de caracterfsticas. Ademas, las referencias en singular no excluyen una pluralidad. Los terminos “un”, “una”, “primero”, “segundo”, etc., no excluyen la pluralidad. Los sfmbolos de referencia de las reivindicaciones se proporcionan unicamente como ejemplo aclaratorio y no se deben interpretar en modo alguno como una limitacion del alcance de las reivindicaciones.

Claims (25)

1. REIVINDICACIONES

   1. Procedimiento para proporcionar un electrodo maestro ECPR, que comprende la etapa en la que:

   5 se proporciona un elemento portador circular (101) con una superficie de electrodo conductora de la electricidad (106) en una cara posterior (104) y un patron topografico (107) que define una pluralidad de celdas electroqufmicas (109) en el elemento portador sobre una cara anterior del mismo (105), comprendiendo cada celda electroqufmica una pared lateral (112) y un fondo (111), en el que la superficie plana que se extiende entre dos celdas electroqufmicas (109) contiguas esta cubierta por una capa aislante de la electricidad (110) y en el que el fondo 10 (111) posee una superficie conductora de la electricidad (113) conectada conductivamente con la superficie de electrodo conductora de la electricidad (106) situada en la cara posterior a traves del elemento portador,

   en el que la etapa en la que se proporciona dicho patron topografico comprende las operaciones en las que:

   15 -se pasiva una parte periferica de la cara anterior del elemento portador para formar una region de

   aislamiento, con dicha region de aislamiento (140) rodeando una zona de dispositivo circular;

   - se proporciona una mascara dura dielectrica con un patron (330) a lo largo de dicha zona de dispositivo y dicha zona de aislamiento; y

   - se graba el elemento portador de manera que se formen dichas celdas electroqufmicas en la zona de 20 dispositivo, en la que la pasivacion de la region de aislamiento impide aun mas la formacion de celdas

   electroqufmicas mediante grabado en dicha region de aislamiento.
2. 2. El procedimiento segun la reivindicacion 1, en el que la operacion que proporciona una capa de

   mascara dura dielectrica con un patron a lo largo de dicha zona de dispositivo y dicha region de aislamiento

   25 comprende la operacion en la que se proporciona una pluralidad de zonas de chip rectangulares, formando cada

   zona de chip una parte de dicha capa de mascara dura.
3. 3. El procedimiento segun la reivindicacion 1 o 2, en el que la operacion que proporciona una capa de

   mascara dura dielectrica con un patron a lo largo de dicha zona de dispositivo y dicha region de aislamiento

   30 comprende la operacion de cobertura de la totalidad de la cara anterior de dicho elemento portador con dicha capa

   de mascara dura.
4. 4. El procedimiento segun una cualquiera de las reivindicaciones 1 a 3, en el que la etapa en la que se pasiva una parte periferica de dicha cara anterior del elemento portador comprende las operaciones en las que:

   35

   - se proporciona una mascara de grabado sobre dicha zona de dispositivo;

   - se graba la cara anterior del elemento portador para formar una region de aislamiento rebajada;

   - se proporciona una mascara de oxidacion selectiva sobre dicha zona de dispositivo;

   - se genera un oxido en dicha cara anterior de dicho elemento portador; y

   40 - se elimina dicha mascara de oxidacion selectiva de dicha zona de dispositivo.
5. 5. El procedimiento segun la reivindicacion 4, en el que dicha mascara de grabado es identica a dicha mascara de oxidacion selectiva.

   45 6. El procedimiento segun la reivindicacion 4 o 5, que ademas comprende la etapa de pasivacion de al

   menos una pared lateral en la parte grabada de la region de aislamiento rebajada.
6. 7. El procedimiento segun una cualquiera de las reivindicaciones 4 a 6, en el que la operacion que proporciona la mascara de grabado comprende las operaciones en las que:

   50

   - se proporciona una primera capa de nitruro de silicio (322) sobre dicha zona de dispositivo;

   - se proporciona una capa protectora sobre dicha capa de nitruro de silicio;

   - se elimina una parte periferica de dicha capa protectora; y

   - se graba a traves de la primera capa de nitruro de silicio empleando el resto de la capa protectora como

   55 mascara de grabado.
7. 8. El procedimiento segun la reivindicacion 7, en el que la etapa de grabado a traves de la primera capa nitruro de silicio se lleva a cabo mediante un proceso anisotropo.

   60 9. El procedimiento segun una cualquiera de las reivindicaciones 1 a 8, que ademas comprende la etapa

   en la que se proporciona un rebaje anular en dicha parte periferica.
8. 10. El procedimiento segun una cualquiera de las reivindicaciones 1 a 9, que ademas comprende la etapa de pulido de dicha cara anterior de dicho elemento portador despues de la etapa de pasivacion de la parte periferica,

   5 pero antes de la etapa en la que se proporciona una mascara de grabado.
9. 11. El procedimiento segun una cualquiera de las reivindicaciones 1 a 10, que ademas comprende la etapa de proporcionar una estructura de obstruccion o prevencion de corrientes electricas entre dicha cara anterior y dicha cara posterior de dicho elemento portador.

   10
10. 12. El procedimiento segun la reivindicacion 11, en el que la etapa de proporcionar una estructura de

    obstruccion o prevencion de corrientes electricas entre dicha cara anterior y dicha cara posterior de dicho elemento

    portador comprende proporcionar una capa epitaxial en forma de capa embutida (340) de dicho elemento portador.

    15 13. El procedimiento segun la reivindicacion 11, en el que la etapa de proporcionar una estructura de

    obstruccion o prevencion de corrientes electricas entre dicha cara anterior y dicha cara posterior de dicho elemento

    portador comprende proporcionar un transistor bipolar en forma de capa embutida de dicho elemento portador.
11. 14. El procedimiento segun la reivindicacion 11, en el que la etapa de proporcionar una estructura de

    20 obstruccion o prevencion de corrientes electricas entre dicha cara anterior y dicha cara posterior de dicho elemento

    portador comprende construir una estructura de silicio sobre aislante en forma de capa embutida de dicho elemento portador.
12. 15. Un electrodo maestro ECPR (100, 300), que comprende un elemento portador circular (101) con una 25 superficie de electrodo conductora de la electricidad (106) sobre una cara posterior (104) y un patron topografico

    (107, 307) que define una pluralidad de celdas electroqufmicas (109) en el elemento portador en una cara anterior del mismo (105), comprendiendo cada celda electroqufmica una pared lateral (112) y un fondo (111), en el que la superficie del plano que se extiende entre dos celdas electroqufmicas contiguas (109) esta cubierta por una capa aislante de la electricidad (110) y en el que el fondo (111) posee una superficie conductora de la electricidad (113) 30 que esta conectada conductivamente con la superficie de electrodo conductora de la electricidad (106) situada en la cara posterior (104) a traves del elemento portador (101), en el que

    dicho patron topografico (107, 307) esta distribuido a lo largo de una zona de dispositivo circular (130, 301) que comprende una pluralidad de zonas de chip rectangulares (103), y que se halla truncada por una zona pasivada 35 (140, 302) que rodea dicha zona de dispositivo (130, 301).
13. 16. El electrodo maestro ECPR segun la reivindicacion 15, en el que dicha zona pasivada (140, 302) comprende una capa de oxido (315, 326).

    40 17. El electrodo maestro ECPR segun la reivindicacion 15 o 16, en el que el elemento portador (101)

    comprende un rebaje anular por fuera de la zona pasivada (140, 302).
14. 18. El electrodo maestro ECPR segun la reivindicacion 17, en el que dicho rebaje anular se extiende desde la periferia circular externa de la zona pasivada (140, 302) hasta el borde del elemento portador (101).

    45
15. 19. El electrodo maestro ECPR segun una cualquiera de las reivindicaciones 15 a 18, que ademas

    comprende una estructura de obstruccion o prevencion de corrientes electricas (3900, 12000, 22000) entre dicha

    cara anterior (3200) y dicha cara posterior.

    50 20. El electrodo maestro segun la reivindicacion 19, en el que dicho elemento portador es conductor o

    semiconductor, en el que dicha estructura (3900, 12000, 22000) esta dispuesta en forma de capa embutida de dicho elemento portador.
16. 21. El electrodo maestro segun la reivindicacion 19 o 20, en el que al menos una celda electroqufmica de

    55 dicha pluralidad de celdas electroqufmicas (3400a-d, 10400a-d) se extiende a traves de dicha estructura (3900,

    12000, 22000).
17. 22. El electrodo maestro segun una cualquiera de las reivindicaciones 19 a 21, en el que dicha estructura (3900) comprende una capa epitaxial que forma un aumento en la resistencia de dicho elemento portador.
18. 23. El electrodo maestro segun la reivindicacion 22, en el que dicha estructura (3900) es una capa epitaxial intrfnseca.
19. 24. El electrodo maestro segun la reivindicacion 22, en el que dicha estructura (3900) es una capa 5 epitaxial de tipo p.
20. 25. El electrodo maestro segun la reivindicacion 24, en el que la capa epitaxial de tipo p posee un nivel de dopaje en el intervalo de 1013 a 1017 atomos/cm3.

    10 26. El electrodo maestro segun una cualquiera de las reivindicaciones 19 a 23, en el que dicha estructura

    (3900) es una union p-n.
21. 27. El electrodo maestro segun una cualquiera de las reivindicaciones 19 a 23, en el que dicha estructura (3900) es una union n-p.

    15
22. 28. El electrodo maestro segun una cualquiera de las reivindicaciones 19 a 22, en el que dicha estructura (22000) comprende un transistor bipolar, que comprende al menos una union p-n.
23. 29. El electrodo maestro segun una cualquiera de las reivindicaciones 19 a 22;

    20 (22000) comprende un transistor bipolar, que comprende al menos una union n-p.

    en el que dicha estructura
24. 30. El electrodo maestro segun la reivindicacion 29, en el que dicho transistor bipolar es un transistor p-n-

    p o un transistor n-p-n.

    25
25. 31. El electrodo maestro segun una cualquiera de las reivindicaciones 19 a 22, en el que dicha estructura

    (12000) comprende una capa aislante (12100).