KR101213980B1 - 신호처리 방법과 신호처리 장치 - Google Patents

신호처리 방법과 신호처리 장치 Download PDF

Info

Publication number
KR101213980B1
KR101213980B1 KR1020060009839A KR20060009839A KR101213980B1 KR 101213980 B1 KR101213980 B1 KR 101213980B1 KR 1020060009839 A KR1020060009839 A KR 1020060009839A KR 20060009839 A KR20060009839 A KR 20060009839A KR 101213980 B1 KR101213980 B1 KR 101213980B1
Authority
KR
South Korea
Prior art keywords
image data
information
synchronization signal
clock signal
signal
Prior art date
Application number
KR1020060009839A
Other languages
English (en)
Other versions
KR20070079261A (ko
Inventor
경승준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060009839A priority Critical patent/KR101213980B1/ko
Priority to JP2007011436A priority patent/JP2007208974A/ja
Priority to US11/657,647 priority patent/US8054337B2/en
Priority to TW096103354A priority patent/TWI415452B/zh
Publication of KR20070079261A publication Critical patent/KR20070079261A/ko
Application granted granted Critical
Publication of KR101213980B1 publication Critical patent/KR101213980B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/002—Specific input/output arrangements not covered by G06F3/01 - G06F3/16
    • G06F3/005—Input arrangements through a video camera
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/665—Control of cameras or camera modules involving internal camera communication with the image sensor, e.g. synchronising or multiplexing SSIS control signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Studio Devices (AREA)

Abstract

신호처리 방법과 신호처리 장치가 개시된다. 상기 신호처리 방법 중에서 시리얼라이저에 의한 시리얼라이즈 방법은 클락 신호의 정수배 주기 동안, 상기 클락 신호의 제1에지에 응답하여 이미지 센서로부터 출력된 수직동기신호, 수평동기신호, 및 병렬 영상 데이터를 샘플링하고, 샘플링 결과에 기초하여 타이밍 파라미터에 대한 정보와 유효 영상 데이터를 구비하는 패킷을 생성하고 생성된 패킷을 디시리얼라이저로 출력한다. 상기 디시리얼라이저는 복원에 사용될 클락 신호의 개수, 즉 클락 신호의 정수배 주기를 알고 있으므로 상기 타이밍 파라미터에 대한 정보와 상기 유효 영상 데이터에 기초하여 상기 이미지 센서로부터 출력된 상기 수직동기신호, 상기 수평동기신호, 및 상기 병렬 영상 데이터를 복원할 수 있다.
packet, image, serializer

Description

신호처리 방법과 신호처리 장치{Method and apparatus for processing signal}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 종래의 시리얼라이저와 디시리얼라이저를 구비하는 영상 처리 시스템의 블록도를 나타낸다.
도 2는 종래의 시리얼라이저에서 생성된 패킷의 일예를 나타낸다.
도 3은 본 발명의 실시예에 따른 시리얼라이저와 디시리얼라이저를 구비하는 시스템의 블록도를 나타낸다.
도 4는 본 발명의 실시예에 따라 샘플링되는 수직동기신호의 파형을 나타낸다.
도 5는 본 발명의 실시예에 따른 단일형 패킷의 일예를 나타낸다.
도 6은 도 3에 도시된 시리얼라이저가 제1혼합형 패킷을 생성하는 방법을 설명하기 위한 도면이다.
도 7은 도 3에 도시된 시리얼라이저가 제2혼합형 패킷을 생성하는 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 실시예에 따른 시리얼라이즈 방법을 나타내는 흐름도이다.
도 9는 본 발명의 실시예에 따른 디시리얼라이즈 방법을 나타내는 흐름도이다.
도 10은 본 발명의 실시예에 따라 생성된 패킷으로부터 수직동기신호, 수평동기신호, 병렬 영상 데이터를 복원하는 방법을 설명하기 위한 흐름도이다.
본 발명은 신호처리에 관한 것으로, 보다 상세하게는 이미지 센서에서 출력된 비디오 타이밍 신호와 병렬 영상 데이터를 효과적으로 시리얼라이즈 및/또는 디시리얼라이즈하는 방법과 장치에 관한 것이다.
도 1은 종래의 시리얼라이저와 디시리얼라이저를 구비하는 영상 처리 시스템의 블록도를 나타낸다. 도 1을 참조하면, 상기 영상 처리 시스템(10)은 이미지 센서(20), 시리얼라이저(serializer; 30), 제1전송선(31), 제2전송선(33), 디시리얼라이저(deserializer; 40), 및 카메라 프로세서(50)를 구비한다.
상기 이미지 센서(20)는 이미지를 감지하고 클락신호(PCLK), 수직동기신호(VSYNC), 수평동기신호(HSYNC), 및 감지된 이미지에 상응하는 병렬 영상 데이터(PDATA)를 생성하여 출력한다.
상기 시리얼라이저(30)는 클락신호(PCLK)의 에지(예컨대, 하강 에지)마다 수직동기신호(VSYNC), 수평동기신호(HSYNC), 및 병렬 영상 데이터(PDATA)를 샘플링하고, 샘플링 결과를 시리얼라이즈하여 출력한다.
상기 제1전송선(31)은 클락신호(PCLK)를 전송하고, 제2전송선(33)은 상기 시리얼라이저(30)에 의하여 시리얼라이즈된 데이터(s_data)를 전송한다. 상기 디시리얼라이저(40)는 클락신호(PCLK)와 시리얼라이즈된 데이터(s_data)를 수신하고 수직동기신호(VSYNC), 수평동기신호(HSYNC), 및 병렬 영상데이터(PDATA)를 복원한다.
상기 카메라 프로세서(50)는 상기 디시리얼라이저(40)에 의하여 복원된 신호들(VSYNC, HSYNC, 및 PDATA)에 기초하여 이미지를 복원한다.
도 1과 같이 시스템(10)을 구성하면, 상기 이미지 센서(20)는 상위 부분(upper clamshell)에 위치하고 카메라 프로세서(50)는 하위부분(lower clamshell)에 위치하는 폴더 형태의 이동전화기에서 힌지 (hinge)를 건너가는 전송선의 수를 감소시켜 원가와 제품 불량률을 감소시킬 수 있다.
상기 시리얼라이저(30)가 클락신호(PCLK)의 에지마다 수직동기신호(VSYNC), 수평동기신호(HSYNC), 및 병렬 영상 데이터(PDATA)를 샘플링하여 시리얼라이즈된 데이터(s_data)를 제2전송선(33)을 통하여 전송하기 때문에, 상기 제2전송선(33)의 대역폭이 매우 크다.
그 이유는 상기 시리얼라이저(30)는 유효 픽셀 데이터가 없는 구간, 즉 VSDUR 구간, BACK_PORCH 구간, HRSEP 구간, 및 FRONT_PORCH 구간에서도 시리얼라이즈를 수행하고, 수직동기신호(VSYNC)와 수평동기신호(HSYNC)도 클락신호(PCLK)의 매주기마다 출력하므로, 상기 제2전송선(33)의 효율이 떨어지는 문제점이 있다.
여기서, 상기 "VSDUR 구간"은 액티브 상태(예컨대, 하이 레벨, 또는 데이터 "1")를 갖는 수직동기신호(VSYNC)의 구간을 나타낸다. 상기 "BACK_PORCH 구간"은 수직동기신호(VSYNC)가 액티브 상태에서 디액티브 상태(예컨대, 로우 레벨, 또는 데이터 "0")로 천이한 후 수평동기신호(HSYNC)가 디액티브 상태에서 액티브 상태로 천이할 때까지의 구간을 나타낸다.
상기 "HRSEP 구간"은 수직동기신호(VSYNC)가 디액티브 상태를 유지하는 동안 액티브 상태를 갖고 서로 인접하는 수평동기신호(HSYNC)들 사이에서 디액티브 상태를 갖는 수평동기신호(HSYNC)의 구간을 나타낸다. 상기 "FRONT_PORCH 구간"은 수평동기신호(HSYNC)가 액티브 상태에서 디액티브 상태로 천이한 후 수직동기신호(VSYNC)가 디액티브 상태에서 액티브 상태로 천이할 때까지의 구간을 나타낸다.
도 1에 도시된 시스템(10)에서 발생된 문제점을 해결하기 위한 대안으로 시리얼라이저는 병렬 영상 데이터를 샘플링하여 유효한 픽셀 영상 데이터만을 보내는 방법이 있다.
도 2는 종래의 시리얼라이저에서 생성된 패킷의 일예를 나타낸다. 도 2를 참조하면, 시리얼라이저에서 시리얼라이즈된 데이터는 도 2에 도시된 바와 같이 단순한 형태의 패킷(100)으로 변환된다. 상기 패킷(100)은 패킷 헤더(101)와 데이터(103)를 구비한다.
상기 시리얼라이저는 상기 패킷 헤더(101)의 형태(type)에 따라 수직동기신호(VSYNC)와 유효한 픽셀 영상 데이터를 구분한다. 즉, 상기 시리얼라이저는 유효한 픽셀 영상 데이터 및/또는 수직동기신호(VSYNC)만을 출력한다. 이 경우 디시리얼라이저에는 VSDUR 구간, BACK_PORCH 구간, HRSEP 구간, 및 FRONT_PORCH 구간에 대한 정보가 미리 설정되어 있다. 따라서 디시리얼라이저는 상기 유효한 픽셀 영상 데이터 및/또는 상기 수직동기신호(VSYNC)를 수신하고 이미지 센서에서 발생된 신호들(VSYNC, HSYNC, 및 PDATA)을 복원한다.
그러나, 상황에 따라 상기 VSDUR 구간, 상기 BACK_PORCH 구간, 상기 HRSEP 구간, 및 상기 FRONT_PORCH 구간 중에서 적어도 하나의 구간이 변하는 경우, 상기 디시리얼라이저는 시리얼라이저로부터 출력된 신호들에 기초하여 이미지 센서에서 발생된 신호들을 복원하지 못하는 문제점이 있다.
본 발명이 이루고자 하는 기술적인 과제는 시리얼라이즈 라인의 대역폭을 줄이고 변화된 타이밍 파라미터의 길이를 디시리얼라이즈가 반영할 수 있도록 이미지 센서에서 출력된 병렬 이미지 데이터, 수직동기신호, 및 수평동기신호를 효과적으로 시리얼라이즈하는 방법과 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적인 과제는 시리얼라이즈된 신호들을 디시리얼라이즈하여 이미지 센서에서 출력된 신호들과 실질적으로 동일한 신호들을 복원하는 방법과 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적인 과제는 효과적으로 시리얼라이즈하고 디시리얼라이즈하는 방법과 장치를 제공하는 데 있다.
상기 기술적 과제를 이루기 위한 본 발명의 이미지 센서에서 출력된 신호들을 시리얼라이즈하는 방법은 클락 신호의 정수배 주기 동안, 상기 클락 신호의 제1에지에 응답하여 상기 이미지 센서로부터 출력된 수직동기신호, 수평동기신호, 및 병렬 영상 데이터를 샘플링하는 단계와, 상기 샘플링 결과에 기초하여 타이밍 파라미터에 대한 정보와 유효 영상 데이터를 포함하는 패킷을 생성하는 단계를 포함한다.
상기 기술적 과제를 이루기 위한 본 발명의 시리얼라이저로부터 출력된 패킷을 디시리얼라이즈하는 방법은 상기 시리얼라이저로부터 출력되고, 클락 신호의 정수배 주기 동안 상기 클락 신호의 제1에지에 응답하여 샘플링된 타이밍 파라미터에 대한 정보와 유효 영상 데이터를 포함하는 패킷을 수신하는 단계, 상기 클락 신호의 정수배 주기 동안, 상기 클락 신호, 상기 타이밍 파라미터에 대한 정보, 및 상기 유효 영상 데이터에 기초하여 수직동기신호, 수평동기신호, 및 병렬 영상 데이터를 복원하는 단계를 포함한다.
상기 기술적 과제를 이루기 위한 본 발명의 데이터 처리 방법은 시리얼라이저가 클락 신호의 정수배 주기 동안, 상기 클락 신호의 제1에지에 응답하여 이미지 센서로부터 출력된 수직동기신호, 수평동기신호, 및 병렬 영상 데이터를 샘플링하는 단계, 상기 시리얼라이저가 샘플링 결과에 기초하여 타이밍 파라미터에 대한 정보와 유효 영상 데이터를 포함하는 패킷을 생성하는 단계, 상기 시리얼라이저가 제1전송선을 통하여 상기 클락 신호를 전송하고 제2전송선을 통하여 상기 패킷을 전송하는 단계, 디시리얼라이저가 상기 클락 신호, 상기 타이밍 파라미터에 대한 정보, 및 상기 유효 영상 데이터에 기초하여 상기 수직동기신호, 상기 수평동기신호, 및 상기 병렬 영상 데이터를 복원하는 단계를 포함한다.
상기 기술적 과제를 이루기 위한 본 발명의 데이터 처리 장치는 클락신호, 수직동기신호, 수평동기신호 및 감지된 영상에 상응하는 병렬 영상 데이터를 생성하고 출력하는 이미지 센서와 상기 클락 신호의 정수배 주기동안 상기 클락 신호의 제1에지에 응답하여 상기 이미지 센서로부터 출력된 상기 수직동기신호, 상기 수평동기신호 및 상기 병렬 영상 데이터를 샘플링하고, 상기 샘플링 결과에 기초하여 타이밍 파라미터에 대한 정보와 유효 영상 데이터를 포함하는 패킷을 생성하는 시리얼라이저를 포함한다.
상기 기술적 과제를 이루기 위한 본 발명의 데이터 처리 장치는 시리얼라이저로부터 출력되고, 클락 신호의 정수배 주기 동안 상기 클락 신호의 제1에지에 응답하여 샘플링된 타이밍 파라미터에 대한 정보와 유효 영상 데이터를 포함하는 패킷을 수신하고, 상기 클락 신호의 정수배 주기 동안, 상기 클락 신호, 상기 타이밍 파라미터에 대한 정보, 및 상기 유효 영상 데이터에 기초하여 수직동기신호, 수평동기신호, 및 병렬 영상 데이터를 복원하는 디시리얼라이저, 상기 클락 신호, 복원된 수직 동기신호, 복원된 수평 동기신호, 및 복원된 병렬 영상 데이터에 기초하여 이미지 센서에 의하여 감지된 영상을 처리하는 카메라 프로세서를 포함한다.
상기 기술적 과제를 이루기 위한 본 발명의 데이터 처리 시스템은 클락 신호, 수직동기신호, 수평동기신호, 및 감지된 영상에 상응하는 병렬 영상 데이터를 생성하고 출력하는 이미지 센서, 상기 클락 신호의 정수배 주기 동안 상기 클락 신호의 제1에지에 응답하여 상기 이미지 센서로부터 출력된 상기 수직동기신호, 상기 수평동기신호 및 상기 병렬 영상 데이터를 샘플링하고, 상기 샘플링 결과에 기초하여 타이밍 파라미터에 대한 정보와 유효 영상 데이터를 포함하는 패킷을 생성하는 시리얼라이저, 상기 클락 신호를 전송하기 위한 제1전송선, 상기 패킷을 전송하기 위한 제2전송선, 상기 시리얼라이저로부터 출력되고, 상기 클락 신호의 정수배 주기 동안 상기 클락 신호의 제1에지에 응답하여 샘플링된 타이밍 파라미터에 대한 정보와 유효 영상 데이터를 포함하는 패킷을 수신하고, 상기 클락 신호의 정수배 주기 동안, 상기 클락 신호, 상기 타이밍 파라미터에 대한 정보, 및 상기 유효 영상 데이터에 기초하여 상기 수직동기신호, 상기 수평동기신호, 및 상기 병렬 영상 데이터를 복원하는 디시리얼라이저와, 상기 디시리얼라이저로부터 출력된 상기 수직동기신호, 상기 수평동기신호, 및 상기 병렬 영상 데이터에 기초하여 상기 이미지 센서에 의하여 감지된 영상을 처리하는 카메라 프로세서를 포함한다.
상기 타이밍 파라미터에 대한 정보는 제1유효 영상데이터의 개수에 대한 정보, 프런트 포치 구간의 길이에 대한 정보, 액티브 상태를 갖는 수직동기신호 구간의 길이에 대한 정보, 백 포치 구간의 길이에 대한 정보, 상기 수직동기신호가 디액티브 상태를 유지하는 동안 액티브 상태를 갖고 서로 인접하는 수평 동기신호들 사이에서 디액티브 상태를 갖는 수평동기 신호 구간의 길이, 및 제2유효 영상 데이터의 개수에 대한 정보 중에서 적어도 하나를 포함한다.
상기 타이밍 파라미터에 대한 정보는 상기 패킷의 형태에 대한 정보를 더 포함하며 또한 상기 길이는 상기 클락 신호의 정수배에 상응하는 길이이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시 예에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 실시 예를 예시하는 첨부도면 및 첨부도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 실시예에 따른 시리얼라이저 (serializer)와 디시리얼라이저(deserializer)를 구비하는 시스템의 블록도를 나타낸다. 상기 시스템은 카메라가 부착된 이동전화기, 또는 이미지 센서와 이미지 프로세서를 구비하는 장치, 등으로 구현될 수 있으나 이에 한정되는 것은 아니다.
도 3을 참조하면, 본 발명에 따른 시스템(200)은 이미지센서(20), 시리얼라이저(210), 제1전송선(211), 제2전송선(213), 디시리얼라이저(230), 및 카메라 프로세서 (또는 이미지 프로세서; 50)를 구비한다.
상기 이미지 센서(20)는 이미지(image)를 감지하고, 클락신호(PCLK), 수직동기신호(VSYNC), 수평동기신호(HSYNC), 및 감지된 이미지에 상응하는 병렬 영상 데이터(PDATA)를 출력한다. 상기 병렬 영상 데이터(PDATA)는 n(n은 자연수, 예컨대, n=8)비트로 구현된다.
상기 시리얼라이저(210)는 도 6 또는 도 7에 도시된 바와 같이 클락신호(PCLK)의 정수배 주기(예컨대, 10주기) 동안, 상기 클락신호(PCLK)의 제1에지(예컨대, 하강 에지)에 응답하여 이미지 센서(20)로부터 출력된 수직동기신호(VSYNC), 수평동기신호(HSYNC), 및 병렬 영상 데이터(PDATA)를 샘플링하고, 상기 샘플링 결과에 기초하여 타이밍 파라미터에 대한 정보 및/또는 유효 영상 데이터를 구비하는 패킷(300, 420, 또는 450)을 생성한다.
상기 클락신호(PCLK)는 상기 제1전송선(211)을 통하여 상기 디시리얼라이저(230)로 전송되고, 상기 시리얼라이저(210)에 의하여 생성된 패킷(PAC; 300, 420, 또는 450)은 상기 제2전송선(213)을 통하여 상기 디시리얼라이저(230)로 전송된다.
상기 디시리얼라이저(230)는 상기 시리얼라이저(210)로부터 출력된 클락신호(PCLK)와 패킷(PAC)을 수신하고, 상기 클락신호(PCLK)의 정수배 주기 동안, 상기 클락신호(PCLK), 상기 타이밍 파라미터에 대한 정보 및/또는 상기 유효 영상 데이터에 기초하여 수직동기신호(VSYNC), 수평동기신호(HSYNC), 및 병렬 영상 데이터(PDATA)를 복원한다.
상기 카메라 프로세서(50)는 상기 디시리얼라이저(230)에 의하여 복원된 수직동기신호(VSYNC), 수평동기신호(HSYNC), 및 병렬 영상 데이터(PDATA)에 응답하여 이미지(즉, 이미지 센서(20)에 의하여 감지된 영상)를 처리(예컨대, 재생)한다.
도 4는 본 발명의 실시 예에 따라 샘플링되는 수직동기신호의 파형을 나타내고, 도 5는 본 발명의 실시예에 따른 단일형 패킷의 일예를 나타낸다.
도 3 내지 도 5를 참조하면, 시리얼라이저(210)는 클락신호(PCLK)의 10주기 동안 상기 클락신호(PCLK)의 제1에지(예컨대, 하강에지)에 응답하여 수직동기신호(VSYNC)의 상태(예컨대, 하이 레벨 또는 로우 레벨)를 샘플링하고, 도 5에 도시된 패킷(300)을 형성한다.
다시 도 5를 참조하면, 단일형 패킷(300)은 패킷 헤더(301)와 데이터(303)를 구비한다. 상기 패킷 헤더(301)는 패킷의 형태에 대한 정보를 포함하고, 상기 데이터(303)는 유효 영상 데이터(또는 유효 픽셀 영상 데이터; 303)를 포함한다.
상기 패킷 헤더(301)가 "DATA"인 경우에는 클락신호(PCLK)의 10주기 동안 시리얼라이저(210)로 유효한 영상 데이터만 입력되었으므로, 상기 패킷(300)은 모두 유효한 영상 데이터로만 구성된다. 따라서 상기 데이터(303)에는 클락신호(PCLK)의 10주기에 상응하는 유효 영상 데이터가 포함된다.
상기 패킷 헤더(301)가 "VSYNC"인 경우는, 도 4에 도시된 바와 같이 클락신호(PCLK)의 10주기 동안 액티브 상태를 갖는 수직동기신호(VSYNC)가 시리얼라이저(210)로 입력되었기 때문에, 상기 패킷(300)은 모두 수직동기신호(VSYNC)로만 이루어진다. 또한, 상기 패킷 헤더(301)가 "BACK_PORCH", "HRSEP", 또는 "FRONT_PORCH"인 경우는 한 패킷(300)이 모두 "BACK_PORCH", "HRSEP", 또는 "FRONT_PORCH"로만 이루어진다.
상기 디시리얼라이저(230)는 상기 시리얼라이저(210)로부터 출력된 패킷(PAC; 300)의 패킷 헤더(301)와 데이터(303)에 기초하여, 도 4에 도시된 바와 같이 이미지 센서(20)로부터 출력된 신호(VSYNC)를 복원한다. 이때 디시리얼라이저(230)는 시리얼라이저(210)가 샘플링한 샘플링 시간(예컨대, 클락신호(PCLK)의 n(n은 자연수)주기)을 이미 알고 있으므로, 패킷 헤더(301)와 데이터(303)에 기초하여 이미지 센서(20)로부터 출력된 신호들(VSYNC, HSYNC 및 PDATA)을 실질적으로 복원할 수 있다.
도 6은 도 3에 도시된 시리얼라이저가 제1 혼합형 패킷을 생성하는 방법을 설명하기 위한 도면이다.
도 3과 도 6을 참조하면, 상기 시리얼라이저(210)는 클락신호(PCLK)의 하강에지(다른 실시예에서는 상승에지)에 응답하여 상기 클락신호(PCLK)의 n(n은 자연수, 예컨대, n=10)주기 단위로 수직동기신호(VSYNC), 수평동기신호(HSYNC), 및 병렬 영상 데이터(PDATA)를 샘플링한다고 가정한다.
DATA_FIRST는 제1유효 영상 데이터 구간을 나타내고, DATA_LAST는 제2유효 영상 데이터 구간을 나타낸다. 각 괄호 안의 수는 데이터의 개수나 구간의 길이를 나타낸다. 상기 구간의 길이는 클락 신호(PCLK)의 주기로 계수된다.
Packet.header.data_first=2는 클락신호(PCLK)의 두 주기에 상응하는 제1유효 영상 데이터 구간(DATA_FIRST) 내에 존재하는 유효 영상 데이터의 개수(예컨대, 단위는 비트, 또는 바이트로 표현될 수 있다)를 나타내다.
Packet.header.front_porch_dur=1은 클락신호(PCLK)의 한 주기에 상응하는 프런트 포치 구간(FRONT_PORCH)의 길이를 나타낸다.
Packet.header.vsync_dur=3은 클락신호(PCLK)의 세 주기에 상응하는 액티브 상태를 갖는 수직동기신호 구간(VSDUR)의 길이를 나타낸다.
Packet.header.back_porch=2는 클락신호(PCLK)의 두 주기에 상응하는 백 포치 구간(BACK_PORCH)의 길이를 나타낸다.
Packet.header.hrsep=0은 HRSEP 구간(VSDUR)이 존재하지 않음을 나타낸다.
Packet.header.data_last=2는 클락신호(PCLK)의 두 주기에 상응하는 제2유효 영상 데이터 구간(DATA_LAST) 내에 존재하는 유효 영상 데이터의 개수(예컨대, 2바이트임을 나타내는 정보, 또는 16비트를 나타내는 정보)를 나타낸다.
혼합형의 패킷(420)은 패킷 헤더(421)와 데이터(423)를 구비한다. 상기 패킷 헤더(421)는 패킷의 타입(예컨대, 단일형(예컨대, "0"), 또는 혼합형(예컨대, "1"))에 대한 정보를 나타내는 부분(431)과 타이밍 파라미터를 나타내는 부분들(432 내지 437)을 구비한다.
432는 제1유효 영상 데이터의 개수에 대한 정보(Packet.header.data_first=2)를 포함하고, 433은 프런트 포치 구간의 길이에 대한 정보(Packet.header.front_porch_dur=1)를 포함하고, 434는 VSDUR 구간의 길이에 대한 정보(Packet.header.vsync_dur=3)를 포함하고, 435는 백 포치 구간의 길이에 대한 정보(Packet.header.back_porch_dur=2)를 포함하고, 436은 hesep 구간의 길이에 대한 정보(Packet.header.hrsep_dur=0)를 포함하고, 437은 제2유효 영상 데이터의 개수에 대한 정보(Packet.header.data_last=2)를 포함한다. 각 숫자는 이진 비트 (예컨대, 10(=2), 11(=3))로 표현될 수 있으나 이에 한정되는 것은 아니다.
상기 데이터(432)는 제1유효 영상 데이터의 개수에 대한 정보(Packet.header.data_first=2)에 상응하는 유효 영상 데이터와 제2유효 영상 데이터의 개수에 대한 정보(Packet.header.data_last=2)에 상응하는 유효 영상 데이터를 포함한다.
상기 패킷의 타입에 대한 정보를 나타내는 부분(431)은 시리얼라이저(210)에 의히여 생성된 패킷이 단일형인지 또는 혼합형인지에 대한 정보를 포함한다.
상기 단일형이란 도 4와 도 5를 참조하여 설명한 바와 같이 한 패킷(300)이 VSYNC, HSYNC, BACK_PORCH, HRSEP, 또는 FRONT_PORCH로만 이루어진 패킷을 의미한다. 상기 혼합형이란 도 6과 도 7에 도시된 바와 같이 타이밍 파라미터와 유효 영상 데이터가 혼합된 패킷을 의미한다. 구현예에 따라 상기 패킷의 타입에 대한 정보를 나타내는 부분(431)은 상기 타이밍 파라미터에 포함될 수도 있고 상기 타이밍 파라미터와 별도의 정보로 표시될 수도 있다.
본 발명에 따른 시리얼라이저(210)는 도 6에 도시된 타이밍 다이어그램(400)에 기초하여 타이밍 파라미터(410)에 대한 정보를 갖는 혼합형 패킷(420)을 생성하고, 생성된 패킷(PAC; 420)을 제2전송선(213)를 통하여 디시리얼라이저(230)로 출력한다.
상기 디시리얼라이저(230)는 상기 시리얼라이저(210)가 생성한 패킷(420)의 길이(즉, 클락신호(PCLK)의 n주기)를 알고 있으므로 패킷 헤더(421)와 데이터(423)를 분석하여 도 6에 도시된 바와 같은 타이밍 다이어그램(400)을 복원할 수 있다.
즉, 상기 디시리얼라이저(230)는 제1유효 영상 데이터의 개수에 대한 정보(Packet.header.data_first=2)와 데이터(423)에 포함된 유효 영상 데이터에 기초하여 수직동기신호(VSYNC)의 파형과 수평동기신호(HSYNC)의 파형, 및 유효 영상 데이터(PDATA)를 실질적으로 복원할 수 있다.
또한, 상기 디시리얼라이저(230)는 Packet.header.front_porch_dur=1, Packet.header.vsync_dur=3, Packet.header.back_porch=2, 및 Packet.header.hrsep=0에 기초하여 도 6에 도시된 바와 같이 이미지 센서(20)가 발생한 수직동기신호(VSYNC)의 파형과 수평동기신호(HSYNC)의 파형을 복원한다. 따라서 본 발명에 따른 상기 디시리얼라이저(230)는 VSDUR 구간, BACK_PORCH 구간, HRSEP 구간, FRONT_PORCH 구간이 변하는 경우라고 이미지 센서(20)로부터 출력된 신호들(VSYNC, HSYNC, PDATA)을 정확하게 복원할 수 있다.
도 7은 도 3에 도시된 시리얼라이저가 제2 혼합형 패킷을 생성하는 방법을 설명하기 위한 도면이다.
도 7을 참조하면 혼합형의 패킷(400)은 패킷 헤더(451)와 데이터(453)를 구비한다. 상기 패킷 헤더(451)는 상기 패킷의 타입에 대한 정보를 나타내는 부분(531)과 타이밍 파라미터를 나타내는 부분들(532 내지 537)을 구비한다.
도 8은 본 발명에 따른 시리얼라이즈 방법을 나타내는 흐름도이다. 도 3 내지 도 8을 참조하면, 시리얼라이저(210)는 도 7에 도시된 수직동기신호(VSYNC), 수평동기신호(HSYNC), 및 병렬 영상 데이터(PDATA)를 클락신호(PCLK)의 하강에지에 응답하여 샘플링한다(S601). 상기 시리얼라이저(210)는 타이밍 다이어그램(430)에 표현된 각 신호들의 상태에 기초하여 타이밍 파라미터(440)에 대한 정보와 유효 영상 데이터(423 또는 543)를 구비하는 혼합형 패킷(420, 또는 450)을 생성하고, 생성된 패킷을 제2전송선(213)을 통하여 디시리얼라이저(230)로 전송한다(S602).
531은 패킷의 타입에 대한 정보(예컨대, 혼합형)를 포함하고, 532는 제1유효 데이터의 개수에 대한 정보(Packet.header.data_first=2)를 포함하고, 533은 프런트 포치 구간의 길이에 대한 정보(Packet.header.front_porch_dur=0)를 포함하고, 534는 VSDUR 구간의 길이에 대한 정보(Packet.header.vsync_dur=0)를 포함하고, 535는 BACK_PORCH 구간의 길이에 대한 정보(Packet.header.back_porch_dur=0)를 포함하고, 536은 HRSEP 구간의 길이에 대한 정보(Packet.header.hrsep_dur=6)를 포함하고, 537은 제2유효 데이터의 개수에 대한 정보(Packet.header.data_last=2)에 대한 정보를 포함한다. 상기 각 숫자는 클락신호(PCLK)의 주기에 상응한다. 또한 각 숫자는 이진 비트로 구현될 수 있다.
도 9는 본 발명의 실시예에 따른 디시리얼라이즈 방법을 나타내는 흐름도이 다. 도 3 내지 도 9를 참조하면, 디시리얼라이저(230)는 시리얼라이저(210)로부터 전송된 패킷(450)을 수신하고(S701), 주어진 시간 동안(예컨대, 클락신호(PCLK)의 10주기 동안), 클락신호(PCLK), 타이밍 파라미터를 나타내는 부분들(531 내지 537, 또는 532 내지 537)에 포함된 정보, 및 데이터(453)에 기초하여 이미지 센서(20)가 발생한 수직동기신호(VSYNC), 수평동기신호(HSYNC), 및 병렬 영상 데이터(PDATA)와 실질적으로 동일한 신호와 데이터를 복원한다(S702).
도 10은 본 발명의 실시예에 따라 생성된 패킷으로부터 수직동기신호, 수평동기신호, 및 병렬 영상데이터를 복원하는 방법을 설명하기 위한 흐름도이다.
도 3, 도 7, 도 9, 및 도 10을 참조하면, 디시리얼라이저(230)는 수신된 패킷(450)의 패킷 헤더(451)의 531에 포함된 정보에 기초하여 수신된 패킷의 형태가 단일형인지의 여부를 판단한다(S800).
S800의 판단 결과, 수신된 패킷(450)이 단일형 패킷은 경우, 도 4를 참조하여 설명한 바와 같이 단일 신호를 복원한다(S805).
S800의 판단 결과, 수신된 패킷(450)이 혼합형 패킷인 경우, 상기 디시리얼라이저(230)는 제1유효 영상 데이터의 개수가 0인지의 여부를 판단한다(S810). 상기 디시리얼라이저(230)는 S810의 판단결과에 기초하여 패킷 헤더(451)의 "532"에 포함된 정보와 데이터(543)에 기초하여 제1유효 영상 데이터를 복원하거나(S811), 프런트 포치 구간의 길이가 0인지의 여부를 판단한다(S820).
상기 디시리얼라이저(230)는 S820의 판단결과에 기초하여 패킷 헤더(451)의 "533"에 포함된 정보에 기초하여 프런트 포치 구간을 복원하거나(S821), 수직동기 신호 구간의 길이가 0인지의 여부를 판단한다(S830).
상기 디시리얼라이저(230)는 S830의 판단결과에 기초하여 패킷 헤더(451)의 "534"에 포함된 정보에 기초하여 VSDUR 구간을 복원하거나(S831), 백 포치 구간의 길이가 0인지의 여부를 판단한다(S840).
상기 디시리얼라이저(230)는 S840의 판단결과에 기초하여 패킷 헤더(451)의 "535"에 포함된 정보에 기초하여 백 포치 구간을 복원하거나(S841), HRSEP 구간의 길이가 0인지의 여부를 판단한다(S850).
상기 디시리얼라이저(230)는 S850의 판단결과에 기초하여 패킷 헤더(451)의 "536"에 포함된 정보에 기초하여 HRSEP 구간을 복원하거나(S851), 제2유효 영상 데이터 구간의 길이가 0인지의 여부를 판단한다(S860).
상기 디시리얼라이저(230)는 S860의 판단결과에 기초하여 패킷 헤더(451)의 "537"에 포함된 정보와 데이터(543)에 기초하여 제2유효 영상 데이터를 복원하거나(S861), 디시리얼라이즈를 종료한다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 시리얼라이즈 방법을 이용하면, 이미지 센서로부터 출력된 클락신호, 수직동기신호, 수평동기신호, 및 감지된 영상에 상응하는 병렬 영상 데이터를 효과적으로 시리얼라이즈하여 전송할 수 있다.
본 발명에 따른 디시리얼라이즈 방법을 이용하면, 디시리얼라이즈 시 디시리얼라이저는 패킷의 길이를 이미 알고 있으므로 상기 패킷의 타이밍 파라미터에 대한 정보와 유효한 영상 데이터의 정보에 기초하여 이미지 센서가 출력한 신호들을 복원할 수 있다.
본 발명에 따른 시리얼라이즈 방법과 디시리얼라이즈 방법은 각 클락신호의 에지마다 수직동기신호, 수평동기신호, 및 병렬 영상 데이터를 시리얼라이즈하여 전송하는 종래의 방법에 비해 시리얼라이즈된 패킷을 전송하는 시리얼 라인의 효율을 높일 수 있다.
본 발명에 따른 시리얼라이즈 방법과 디시리얼라이즈 방법은 유효한 영상 데이터를 전송하는 구간에서는 수직동기신호, 수평동기신호를 별도로 전송하지 않으므로, 전송시 시리얼 라인의 대역폭을 최소화할 수 있고, 타이밍 파라미터가 변하는 경우라도 변화된 타이밍 파라미터를 디시리얼라이즈시에 반영할 수 있다.

Claims (15)

  1. 클락 신호의 정수배 주기 동안, 상기 클락 신호의 제1에지에 응답하여 이미지 센서로부터 출력된 수직동기신호, 수평동기신호, 및 병렬 영상 데이터를 샘플링하는 단계; 및
    상기 샘플링 결과에 기초하여 타이밍 파라미터에 대한 정보와 유효 영상 데이터를 포함하는 패킷을 생성하는 단계를 포함하는 이미지 센서에서 출력된 신호들을 시리얼라이즈하는 방법.
  2. 제1항에 있어서, 상기 타이밍 파라미터는 제1유효 영상데이터의 개수에 대한 정보, 프런트 포치 구간의 길이에 대한 정보, 액티브 상태를 갖는 수직동기신호 구간의 길이에 대한 정보, 백 포치 구간의 길이에 대한 정보, 상기 수직동기신호가 디액티브 상태를 유지하는 동안 액티브 상태를 갖고 서로 인접하는 수평 동기신호들 사이에서 디액티브 상태를 갖는 수평동기 신호 구간의 길이, 및 제2유효 영상 데이터의 개수에 대한 정보 중에서 적어도 하나를 포함하는 이미지 센서에서 출력된 신호들을 시리얼라이즈하는 방법.
  3. 삭제
  4. 삭제
  5. 시리얼라이저로부터 출력되고, 클락 신호의 정수배 주기 동안 상기 클락 신호의 제1에지에 응답하여 샘플링된 타이밍 파라미터에 대한 정보와 유효 영상 데이터를 포함하는 패킷을 수신하는 단계; 및
    상기 클락 신호의 정수배 주기 동안, 상기 클락 신호, 상기 타이밍 파라미터에 대한 정보, 및 상기 유효 영상 데이터 중에서 적어도 하나에 기초하여 수직동기신호, 수평동기신호, 및 병렬 영상 데이터를 복원하는 단계를 포함하는 시라얼라이저로부터 출력된 패킷을 디시리얼라이즈하는 방법.
  6. 제5항에 있어서, 상기 타이밍 파리미터에 대한 정보는 제1유효 영상 데이터의 개수에 대한 정보, 프런트 포치 구간의 길이에 대한 정보, 액티브 상태를 갖는 수직동기신호 구간의 길이에 대한 정보, 백 포치 구간의 길이에 대한 정보, 상기 수직동기신호가 디액티브 상태를 유지하는 동안 액티브 상태를 갖고 서로 인접하는 수평 동기신호들 사이에서 디액티브 상태를 갖는 수평동기 신호 구간의 길이, 및 제2유효 영상 데이터의 개수에 대한 정보 중에서 적어도 하나를 포함하는 시라얼라이저로부터 출력된 패킷을 디시리얼라이즈하는 방법.
  7. 삭제
  8. 시리얼라이저가 클락 신호의 정수배 주기 동안, 상기 클락 신호의 제1에지에 응답하여 이미지 센서로부터 출력된 수직동기신호, 수평동기신호, 및 병렬 영상 데이터를 샘플링하는 단계;
    상기 시리얼라이저가 샘플링 결과에 기초하여 타이밍 파라미터에 대한 정보와 유효 영상 데이터를 포함하는 패킷을 생성하는 단계;
    상기 시리얼라이저가 제1전송선을 통하여 상기 클락 신호를 전송하고 제2전송선을 통하여 상기 패킷을 전송하는 단계; 및
    디시리얼라이저가 상기 클락 신호, 상기 타이밍 파라미터에 대한 정보, 및 상기 유효 영상 데이터에 기초하여 상기 수직 동기 신호, 상기 수평 동기 신호, 및 상기 병렬 영상 데이터를 복원하는 단계를 포함하는 데이터 처리 방법.
  9. 제8항에 있어서, 상기 타이밍 파라미터에 대한 정보는 제1유효 영상 데이터의 개수에 대한 정보, 프런트 포치 구간의 길이에 대한 정보, 액티브 상태를 갖는 수직 동기 신호 구간의 길이에 대한 정보, 백 포치 구간의 길이에 대한 정보, 상기 수직 동기 신호가 디액티브 상태를 유지하는 동안 액티브 상태를 갖고 서로 인접하는 수평 동기 신호들 사이에서 디액티브 상태를 갖는 수평 동기 신호 구간의 길이, 및 제2유효 영상 데이터의 개수에 대한 정보 중에서 적어도 하나를 포함하는 데이터 처리 방법.
  10. 삭제
  11. 클락신호, 수직동기신호, 수평동기신호 및 감지된 영상에 상응하는 병렬 영상 데이터를 생성하고 출력하는 이미지 센서; 및
    상기 클락 신호의 정수배 주기동안 상기 클락 신호의 제1에지에 응답하여 상기 이미지 센서로부터 출력된 상기 수직동기신호, 상기 수평동기신호 및 상기 병렬 영상 데이터를 샘플링하고, 상기 샘플링 결과에 기초하여 타이밍 파라미터에 대한 정보와 유효 영상 데이터를 포함하는 패킷을 생성하는 시리얼라이저를 포함하는 데이터 처리장치
  12. 제11항에 있어서, 상기 타이밍 파라미터는 제1유효 영상데이터의 개수에 대한 정보, 프런트 포치 구간의 길이에 대한 정보, 액티브 상태를 갖는 수직동기 신호 구간의 길이에 대한 정보, 백 포치 구간의 길이에 대한 정보, 상기 수직동기 신호가 디액티브 상태를 유지하는 동안 액티브 상태를 갖고 서로 인접하는 수평 동기신호들 사이에서 디액티브 상태를 갖는 수평동기 신호 구간의 길이, 및 제2유효 영상 데이터의 개수에 대한 정보 중에서 적어도 하나를 포함하는 데이터 처리장치.
  13. 시리얼라이저로부터 출력되고, 클락 신호의 정수배 주기 동안 상기 클락 신호의 제1에지에 응답하여 샘플링된 타이밍 파라미터에 대한 정보와 유효 영상 데이터를 포함하는 패킷을 수신하고, 상기 클락 신호의 정수배 주기 동안, 상기 클락 신호, 상기 타이밍 파라미터에 대한 정보, 및 상기 유효 영상 데이터에 기초하여 수직동기신호, 수평동기신호, 및 병렬 영상 데이터를 복원하는 디시리얼라이저; 및
    상기 클락 신호, 복원된 수직 동기신호, 복원된 수평 동기신호, 및 복원된 병렬 영상 데이터에 기초하여 이미지 센서에 의하여 감지된 영상을 처리하는 카메라 프로세서를 포함하는 데이터 처리 장치.
  14. 제13항에 있어서, 상기 타이밍 파라미터는 제1유효 영상데이터의 개수에 대한 정보, 프런트 포치 구간의 길이에 대한 정보, 액티브 상태를 갖는 수직동기 신호 구간의 길이에 대한 정보, 백 포치 구간의 길이에 대한 정보, 상기 수직동기 신호가 디액티브 상태를 유지하는 동안 액티브 상태를 갖고 서로 인접하는 수평 동기신호들 사이에서 디액티브 상태를 갖는 수평동기 신호 구간의 길이, 및 제2유효 영상 데이터의 개수에 대한 정보 중에서 적어도 하나를 포함하는 데이터 처리 장치.
  15. 클락 신호, 수직동기신호, 수평동기신호, 및 감지된 영상에 상응하는 병렬 영상 데이터를 생성하고 출력하는 이미지 센서;
    상기 클락 신호의 정수배 주기동안 상기 클락 신호의 제1에지에 응답하여 상기 이미지 센서로부터 출력된 상기 수직동기신호, 상기 수평동기신호 및 상기 병렬 영상 데이터를 샘플링하고, 상기 샘플링 결과에 기초하여 타이밍 파라미터에 대한 정보와 유효 영상 데이터를 포함하는 패킷을 생성하는 시리얼라이저;
    상기 클락 신호를 전송하기 위한 제1전송선;
    상기 패킷을 전송하기 위한 제2전송선;
    상기 시리얼라이저로부터 출력되고, 상기 클락 신호의 정수배 주기 동안 상기 클락 신호의 제1에지에 응답하여 샘플링된 타이밍 파라미터에 대한 정보와 유효 영상 데이터를 포함하는 패킷을 수신하고, 상기 클락 신호의 정수배 주기 동안, 상기 클락 신호, 상기 타이밍 파라미터에 대한 정보, 및 상기 유효 영상 데이터에 기초하여 상기 수직동기신호, 상기 수평동기신호, 및 상기 병렬 영상 데이터를 복원하는 디시리얼라이저; 및
    상기 디시리얼라이저로부터 출력된 상기 수직동기신호, 상기 수평동기신호, 및 상기 병렬 영상 데이터에 기초하여 상기 이미지 센서에 의하여 감지된 영상을 처리하는 카메라 프로세서를 구비하는 데이터 처리 시스템.
KR1020060009839A 2006-02-01 2006-02-01 신호처리 방법과 신호처리 장치 KR101213980B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060009839A KR101213980B1 (ko) 2006-02-01 2006-02-01 신호처리 방법과 신호처리 장치
JP2007011436A JP2007208974A (ja) 2006-02-01 2007-01-22 信号処理方法及び信号処理装置
US11/657,647 US8054337B2 (en) 2006-02-01 2007-01-25 Methods and apparatuses for serializing and/or deserializing video timing signals and parallel image data output from an image sensor
TW096103354A TWI415452B (zh) 2006-02-01 2007-01-30 訊號處理方法、處理資料的裝置與系統及其封包

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060009839A KR101213980B1 (ko) 2006-02-01 2006-02-01 신호처리 방법과 신호처리 장치

Publications (2)

Publication Number Publication Date
KR20070079261A KR20070079261A (ko) 2007-08-06
KR101213980B1 true KR101213980B1 (ko) 2012-12-20

Family

ID=38321687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060009839A KR101213980B1 (ko) 2006-02-01 2006-02-01 신호처리 방법과 신호처리 장치

Country Status (4)

Country Link
US (1) US8054337B2 (ko)
JP (1) JP2007208974A (ko)
KR (1) KR101213980B1 (ko)
TW (1) TWI415452B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008041072B4 (de) 2007-08-07 2013-04-18 Samsung Electro - Mechanics Co., Ltd. Elektromagnetische Bandabstandsstruktur und Schaltungsplatine
WO2013112908A1 (en) * 2012-01-25 2013-08-01 Remote Ocean Systems, Inc. Camera system for hazardous environments
TWI561073B (en) * 2015-09-10 2016-12-01 Aten Int Co Ltd Multimedia signal transmission device and transmission method thereof
CN107203408B (zh) * 2016-03-17 2021-02-23 华为技术有限公司 重定向的方法、装置和系统
CN110933340A (zh) * 2018-09-19 2020-03-27 杭州钜研图像技术有限公司 一种基于计数同步的图像采集电路及方法
US11961269B2 (en) * 2018-12-05 2024-04-16 Nec Corporation Apparatus, method and non-transitory computer-readable medium storing program for controlling imaging environment of target object
KR102460660B1 (ko) 2020-08-24 2022-10-31 현대모비스 주식회사 카메라 내장 헤드램프의 램프 제어기 연동 시스템 및 방법
US11792510B2 (en) 2020-11-18 2023-10-17 Micron Technology, Inc. Image sensor data management using a multi-port memory device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5351130A (en) * 1993-01-28 1994-09-27 Houston Satellite Systems, Inc. Satellite receiver with improved memory back-up and loading capabilities
JPH10257398A (ja) 1997-03-07 1998-09-25 Sony Corp 固体撮像素子駆動タイミング信号発生装置
JP2003009002A (ja) 2001-06-22 2003-01-10 Sanyo Electric Co Ltd 撮像装置
JP2004208162A (ja) 2002-12-26 2004-07-22 Auto Network Gijutsu Kenkyusho:Kk カメラ映像伝送システム及びカメラ映像送信装置
JP2004266745A (ja) 2003-03-04 2004-09-24 Mega Chips Corp 出力回路、受信回路、インターフェース装置及びデジタルカメラ
JP3786120B2 (ja) * 2004-03-09 2006-06-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US7557849B2 (en) * 2004-10-11 2009-07-07 Mediatek Usa Inc Processor-controlled timing generator for multiple image sensors
JP2007110374A (ja) * 2005-10-13 2007-04-26 Fujifilm Corp 画像データ出力装置、デジタルカメラ

Also Published As

Publication number Publication date
US8054337B2 (en) 2011-11-08
KR20070079261A (ko) 2007-08-06
US20070177028A1 (en) 2007-08-02
TWI415452B (zh) 2013-11-11
JP2007208974A (ja) 2007-08-16
TW200803474A (en) 2008-01-01

Similar Documents

Publication Publication Date Title
KR101213980B1 (ko) 신호처리 방법과 신호처리 장치
KR101514413B1 (ko) 정보 스큐 및 리던던트 콘트롤 정보에 의한 데이터 송신 장치 및 방법
JP3352600B2 (ja) 表示装置
JP2003218843A (ja) スキュー調整回路及びスキュー調整方法、並びに、データ同期回路及びデータ同期方法
JP6120798B2 (ja) 送信装置、受信装置および送受信システム
US8170070B2 (en) Method and circuit for interleaving, serializing and deserializing camera and keypad data
JP4781688B2 (ja) 映像信号伝送方法及び映像信号伝送装置
JP3447586B2 (ja) クロック同期化方法及びその装置
CN101291390A (zh) 一种视频下游帧同步电路及视频画面无晃动处理方法
CN111355914B (zh) 一种视频制式信号生成装置和方法
JPH10262040A (ja) データの同期方法、およびその方法を実施する送信機および受信機
US7526017B2 (en) Transmitting device, receiving device, transmission system, and transmission method
JP5456538B2 (ja) インタフェース回路およびそれを用いた電子機器
KR100291388B1 (ko) 동기/비동기 데이터의 상호 변환 방법 및 장치
KR100293941B1 (ko) 데이타전송장치에서의프레임정렬데이타출력회로
KR20100030303A (ko) 데이터 처리 장치 및 이를 포함하는 데이터 처리 시스템
JP3110387B2 (ja) マルチフレーム同期検出装置
JP2698287B2 (ja) 調歩同期方式通信のための受信回路
JP5555564B2 (ja) 伝送装置および伝送方法
JPH09284345A (ja) 受信装置
JPH11341030A (ja) 中継装置および中継方法
KR100677195B1 (ko) 디지털 티브이의 수평동기 신호 검출장치
CN117499680A (zh) 视频流压缩同步控制电路、方法及设备
JPH0448839A (ja) 受信データ同期回路
JPH0385832A (ja) 直列―並列変換回路を用いたフレーム位相同期回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee