JP5456538B2 - インタフェース回路およびそれを用いた電子機器 - Google Patents

Description

本発明は、インタフェース回路に関する。

テレビやＡＶアンプをはじめとするマルチメディア機器は、複数チャンネルの入力インタフェースおよびセレクタを備え、複数の機器が接続可能であるとともに、セレクタによって選択されたひとつのチャンネルに接続される機器からのデータストリームを処理可能となっている。

近年、こうしたマルチメディア機器のインタフェースとして、ＨＤＭＩ（High-Definition Multimedia Interface）規格やＤＶＩ（Digital Visual Interface）規格などが広く普及している。ＨＤＭＩ規格やＤＶＩ規格では、接続される機器同士が互いに認証し合った後に、映像、音声などのデジタルデータを暗号化して伝送する。

特開２００１−１２７７５４号公報 特開２００７−８９０１３号公報

たとえば３入力ポート（チャンネル）Ａ〜Ｃを備えるディスプレイ装置が、ポートＡに接続される外部機器からの映像データを表示しているとき、ユーザからの指示によって入力ポートがポートＡからポートＢに切りかえられたとする。この場合、ディスプレイ機器と、ポートＢに接続される外部機器との間で、認証が行われ、その後、データ伝送が開始する。認証処理には２〜３秒を要するため、ディスプレイ機器に表示される映像は一旦途切れてしまい、ユーザがストレスや不快感を覚える要因となる。

本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、短時間でポートを切りかえ可能なインタフェース回路の提供にある。

本発明のある態様は、データ送信に先立ち認証を要求する複数の外部機器と接続され、ひとつの外部機器からのデータ信号を選択し、出力ポートから出力するインタフェース回路に関する。このインタフェース回路は、複数の外部機器それぞれからのデータ信号が入力される複数の入力ポートと、複数の外部機器それぞれとの間で認証に必要な信号を送受信するための複数の認証ポートと、複数の入力ポートのうちアクティブポートに設定されたひとつに入力されるデータ信号を選択する第１セレクタと、複数の入力ポートのうち、アクティブポート以外の複数の非アクティブポートに入力されるデータ信号を順に選択する第２セレクタと、第１セレクタから出力されるアクティブポートのデータ信号を受け、アクティブポートの同期信号を抽出する第１信号処理部と、第２セレクタから順に出力される複数の非アクティブポートそれぞれのデータ信号を受け、非アクティブポートごとの同期信号を抽出する第２信号処理部と、非アクティブポートごとの同期信号を受け、各非アクティブポートの同期信号をエミュレートして出力する同期信号エミュレート部と、アクティブポートの同期信号を用いてアクティブポートに接続される外部機器との間でリンクを維持するとともに、エミュレートされた非アクティブポートの同期信号を用いて、対応する外部機器との間でリンクを維持する認証処理部と、を備える。

この態様によると、非アクティブポートとの間でもリンクを確立し、それを維持し続けることができるため、アクティブポートの切りかえに際してのリンク確立が不要となり、切りかえに要する時間を短縮できる。

第２信号処理部は、所定の周期ごとに、非アクティブポートごとの同期信号を抽出して更新してもよい。複数の非アクティブポートを周期的にポーリング処理することにより、非アクティブポートとのリンク確立、維持をより確実なものとできる。

ある態様のインタフェース回路は、同期信号エミュレート部によりエミュレートされた非アクティブポートの同期信号と、それと対応する第２信号処理部が抽出した非アクティブポートの同期信号の位相差を検出する位相差検出部をさらに備えてもよい。同期信号エミュレート部は、検出された位相差がゼロとなるように、エミュレートされた非アクティブポートの同期信号のタイミングを調節してもよい。

本発明の別の態様は、電子機器である。この電子機器は、上述のいずれかの態様のインタフェース回路を備える。

なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、短時間でポートを切りかえることができる。

実施の形態に係るインタフェース回路を備える電子機器の構成を示すブロック図である。 図１のインタフェース回路の動作を示すタイムチャートである。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

図１は、実施の形態に係るインタフェース回路１００を備える電子機器１の構成を示すブロック図である。電子機器１としては、複数の入力ポートを備えるテレビ、ＰＣ用ディスプレイ、ＡＶアンプ、デジタルビデオレコーダをはじめとするマルチメディア機器が例示されるが、インタフェース回路１００の用途は特に限定されない。たとえば電子機器１はＨＤＭＩセレクタであってもよい。本実施の形態では、電子機器１がディスプレイ装置であるものとして説明する。

電子機器１は、外部機器（不図示）とマルチメディアインタフェースを介して接続され、外部機器からの映像データや音声データを受け、それらを表示、再生する。マルチメディアインタフェースとしては、ＨＤＭＩ規格、ＤＶＩ規格、ディスプレイポート規格、ＶＧＡ規格などが例示される。ただしインタフェースの規格はこれらには限定されず、データ送信に先立ち認証が要求される、公知の、あるいは将来提唱されるさまざまな規格であってよい。

電子機器１は、複数のコネクタＣＮ_Ａ〜ＣＮ_Ｄを備え、それぞれに外部機器が着脱可能に接続される。コネクタＣＮの個数は特に限定されるものではないが、３個以上において本発明は特に有意義である。電子機器１は、ユーザが選択したひとつのコネクタ（ポート）に接続される外部機器からの映像データ（画像データ）を表示する。本明細書において、電子機器１による処理の対象となるポートをアクティブポート、その他のポートを非アクティブポートと称する。

電子機器１は、ディスプレイパネル２、パネル駆動部４、ＤＳＰ６およびインタフェース回路１００を備える。

インタフェース回路１００は、複数のコネクタＣＮ_Ａ〜ＣＮ_Ｄに入力される外部機器からの信号を受け、そのアクティブポートに設定されたコネクタＣＮに接続される外部機器からの信号を選択して出力ポートＰ_ＯＵＴから出力する。
ＤＳＰ６は、インタフェース回路１００からの出力データＤ_ＯＵＴに対して所定の信号処理を施し、パネル駆動部４へと出力する。パネル駆動部４は出力データＤ_ＯＵＴにもとづきディスプレイパネル２を駆動する。

以上が電子機器１の全体の構成である。続いて実施の形態に係るインタフェース回路１００について詳細に説明する。

上述したマルチメディアインタフェースでは、データ伝送に先立って認証が必要とされる。インタフェース回路１００は、外部機器との間のデータの送受信を行うとともに、認証処理を行う。

以下では、理解の容易化を目的として、ＨＤＭＩ規格に準拠したインタフェース回路１００を想定して説明する。

ＨＤＭＩ規格では、ソース機器、シンク機器およびケーブルでシステムが構成される。本実施の形態において、電子機器１はシンク機器に、外部機器はソース機器に該当する。ソース機器からシンク機器へのビデオデータおよびオーディオデータは、ＴＭＤＳ（Transition Minimized Differential Signaling）方式で伝送される。ソース機器とシンク機器は、ＤＤＣ（Display. Data Channel）ラインを介して、ディスプレイの製造業者、型番、解像度などの情報（ディスプレイデータ）を送受信した後、認証処理を行う。

ＨＤＭＩ規格では、まず、「Authentication First Part（以下、第１認証という）」によって、ソース機器とシンク機器の認証が行われ、リンクが確立される。具体的にはソース機器からシンク機器に対して認証要求が発行され、シンク機器とソース機器との間で認証に必要なデータが送受信される。リンク確率に失敗すると、所定時間経過後に、ソース機器が再びリンク機器に対して認証要求を発行する。

ソース機器とシンク機器の間で一旦リンクが確立すると、「Authentication Third Part（以下、第３認証という）」によって、リンクが維持される。具体的には、ソース機器は、シンク機器に対してフレームと同期した同期信号（Encryption enable：暗号化フレームであることの通知）ＳＹＮＣを出力し、所定の周期１２８フレームごとに、シンク機器にリンクの確認を行う。シンク機器は、すでに受信した同期信号ＳＹＮＣを利用して、ソース機器からのリンク確認に応答する。

インタフェース回路１００は、複数の入力ポートＰ１_Ａ〜Ｐ１_Ｄ、複数の認証ポートＰ２_Ａ〜Ｐ２_Ｄ、第１セレクタ１０、第２セレクタ１２、第１信号処理部１４、第２信号処理部１６、同期信号エミュレート部１８、認証処理部２０、位相差検出部２２、制御部２４を備える。

複数の入力ポートＰ１_Ａ〜Ｐ１_Ｄには、複数の外部機器それぞれからのデータ信号が入力される。データ信号とは、ビデオ信号、オーディオ信号などを含む。また複数の認証ポートＰ２_Ａ〜Ｐ２_Ｄそれぞれ、対応するＨＤＭＩケーブルのＤＤＣラインと接続される。外部機器（ソース機器）それぞれとの間で認証に必要な信号は、認証ポートＰ２を介して送受信される。ＤＤＣラインを介した伝送プロトコルは、Ｉ^２Ｃ（Inter IC）バスに準じたものとなっている。なおＨＤＭＩ規格では、ＤＤＣラインおよびＴＭＤＳラインに加えてＣＥＣ（Consumer Electronics Control）ラインが使用されるが、ここでは省略する。

制御部２４には、アクティブポートを指示するデータが入力されている。制御部２４は、第１セレクタ１０、第２セレクタ１２、同期信号エミュレート部１８、認証処理部２０、位相差検出部２２を制御するための制御信号Ｓ１〜Ｓ５を生成する。

第１セレクタ１０は、複数の入力ポートＰ１_Ａ〜Ｐ１_Ｄのうちアクティブポートに設定されたひとつに入力されるデータ信号を選択して出力する。
第２セレクタ１２は、複数の入力ポートＰ１_Ａ〜Ｐ１_Ｄのうち、アクティブポート以外の複数のポート（非アクティブポートという）に入力されるデータ信号を順に選択する。

第１信号処理部１４は、第１セレクタ１０から出力されるアクティブポートのデータ信号Ｄ_ＡＣＴを受け、アクティブポートの同期信号ＳＹＮＣ_ＡＣＴを抽出する。また第１信号処理部１４は、データ信号Ｄ_ＡＣＴに必要な信号処理を施し、出力ポートＰ_ＯＵＴから出力する。

第１信号処理部１４は、ＰＬＬ３０、デシリアライザ３２、デコード回路３４を含む。ＰＬＬ３０は、アクティブポートのデータ信号Ｄ_ＡＣＴに付随する、もしくはデータ信号Ｄ_ＡＣＴに埋め込まれたクロック信号と同期した内部クロックＣＬＫ１を生成する。デシリアライザ３２は、内部クロックＣＬＫ１を用いて、シリアル形式のデータ信号Ｄ_ＡＣＴをパラレルシリアル変換する。デコード回路３４は、パラレル形式に変換されたデータ信号Ｄ_ＡＣＴに所定の信号処理を施して出力データＤ_ＯＵＴを生成する。またデコード回路３４は、データ信号Ｄ_ＡＣＴから同期信号ＳＹＮＣ_ＡＣＴを抽出する。

同期信号ＳＹＮＣ_ＡＣＴとは、インタフェース回路１００とアクティブポートに接続される外部機器との認証処理に必要なデータ（Encryption enable）を意味する。

第２信号処理部１６は、第２セレクタ１２から順に出力される複数の非アクティブポートそれぞれのデータ信号Ｄ_ＩＮＡを受け、非アクティブポートごとの同期信号ＳＹＮＣ_ＩＮＡを抽出する。第２信号処理部１６はＰＬＬ４０、デシリアライザ４２、デコード回路４４を含み第１信号処理部１４と同様に構成される。

同期信号エミュレート部１８は、第２信号処理部１６から出力される非アクティブポートごとの同期信号ＳＹＮＣ_ＩＮＡを受ける。同期信号エミュレート部１８は、各非アクティブポートの同期信号ＳＹＮＣ_ＩＮＡの特性（プロパティ）を保持し、それと同じ特性を有する同期信号（エミュレート同期信号とも称する）ＳＹＮＣ_ＥＭＵをエミュレートして出力する。ある同期信号ＳＹＮＣ_ＩＮＡについて一旦その特性が保持されると、その後は、同期信号ＳＹＮＣ_ＩＮＡの発生が停止した場合であっても、そのレプリカである同期信号ＳＹＮＣ_ＥＭＵが、同期信号エミュレート部１８によって生成され続ける。

同期信号の特性とは、信号のエッジのタイミング、データパターンなど、そのレプリカを生成するために必要な情報をいう。

認証処理部２０は、第１信号処理部１４によって抽出されたアクティブポートの同期信号ＳＹＮＣ_ＡＣＴを受け、アクティブポートに接続される外部機器との間で認証処理を行い、リンクを確立する（第１認証）。その後は、外部機器からの要求に応じて、同期信号ＳＹＮＣ_ＡＣＴを用いて認証処理を行い、確立したリンクを維持し続ける(第３認証)。

また認証処理部２０は、複数の非アクティブポートごとに、非アクティブポートに接続される外部機器との間で認証処理を経てリンクを確立する（第１認証）。リンクが確立した後は、同期信号ＳＹＮＣ_ＩＮＡもしくは同期信号エミュレート部１８によって生成される同期信号ＳＹＮＣ_ＩＮＡのレプリカ（エミュレート同期信号）ＳＹＮＣ_ＥＭＵを利用して、確立したリンクを維持し続ける(第３認証)。

認証処理部２０には、複数の外部機器からの認証要求がスタックされる。認証処理部２０は、先に要求された認証要求から順に処理していく。認証処理部２０は、複数の外部機器からの認証要求の頻度よりも高速に動作可能に構成されるため、各外部機器ごとの適切な同期信号ＳＹＮＣが供給される限りは、外部機器からの認証要求に応ずることができる。アクティブポートの外部機器からの同期信号ＳＹＮＣ_ＡＣＴは、第１信号処理部１４によって専業的に取得されるため、アクティブポートとの第３認証は、確実に行うことができる。

複数の非アクティブポートの外部機器との間で第１認証によってリンクが確立する前において、複数の外部機器の同期信号の発生タイミングが重複すると、第２信号処理部１６はすべての非アクティブポートの同期信号ＳＹＮＣ_ＩＮＡを取得することはできない。この場合、そのタイミングにおいて第２セレクタ１２によって選択されている非アクティブポートの同期信号ＳＹＮＣ_ＩＮＡのみが取得され、認証処理部２０によってそのポートとの間でリンクが確立される。他方のポートについてはリンクの維持に失敗し、再度、第１認証がトライされる。

複数の非アクティブポートについて、一旦同期信号ＳＹＮＣ_ＩＮＡが取得できれば、その後は同期信号エミュレート部１８によって、各ポートの同期信号ＳＹＮＣ_ＥＭＵを生成できるため、複数の非アクティブポートで第３認証のタイミングが重複したとしても、認証処理部２０によって順に処理することができる。

通常、インタフェース回路１００と外部機器との間で一旦リンクが確立すると、同期信号ＳＹＮＣは変更されないが、外部機器がデータ出力を停止した場合、あるいは外部機器が意図的に同期タイミングを変更した場合には、同期信号ＳＹＮＣが変更される場合もある。このような場合、同期信号エミュレート部１８が生成するエミュレート同期信号ＳＹＮＣ_ＥＭＵによってリンクを維持し続けることはできず、リンクが遮断する。あるいは、上述したように、アクティブポートと非アクティブポートの認証タイミングが重複した場合にも、非アクティブポートのリンクは遮断しうる。

そこで第２セレクタ１２は、同期信号エミュレート部１８に同期信号ＳＹＮＣ_ＩＮＡの特性が保持された後にも、所定の周期ごと、たとえば１秒周期で、複数の非アクティブポートのデータ信号Ｄ_ＩＮＡをサイクリックに繰り返し選択する。第２信号処理部１６は、所定の周期ごとに、各非アクティブポートの同期信号ＳＹＮＣ_ＩＮＡを抽出し、同期信号エミュレート部１８に保持される同期信号ＳＹＮＣ_ＩＮＡの情報を更新する。これにより、非アクティブチャンネルの同期信号ＳＹＮＣ_ＩＮＡが変更された場合であっても、直ちにリンクを再確立し、それを維持し続けることができる。

同期信号エミュレート部１８がフリーランすると、言い換えれば長時間、独立して同期信号ＳＹＮＣ_ＥＭＵを生成し続けると、そのオリジナルの同期信号ＳＹＮＣ_ＩＮＡとの間で、タイミングがずれ始め、やがて対応する外部機器との認証処理に失敗し、リンクが切れるおそれがある。この問題を解決するために、位相差検出部２２が設けられる。位相差検出部２２は、同期信号エミュレート部１８によってエミュレートされた同期信号ＳＹＮＣ_ＥＭＵと、第２信号処理部１６が抽出した非アクティブポートの同期信号ＳＹＮＣ_ＩＮＡの位相差を検出する。同期信号エミュレート部１８は、位相差検出部２２が検出した位相差がゼロとなるように、エミュレート同期信号ＳＹＮＣ_ＥＭＵのタイミングを調節する。つまりエミュレート同期信号ＳＹＮＣ_ＥＭＵのタイミングは、オリジナルの同期信号ＳＹＮＣ_ＩＮＡのタイミングと一致するようにフィードバックされる。

以上が実施の形態に係るインタフェース回路１００の構成である。続いてその動作を説明する。図２は、図１のインタフェース回路１００の動作を示すタイムチャートである。なおタイムチャートの波形は理解の容易化のために適宜縮小、拡大されている。

初期状態において、入力ポートＰ１_Ａがアクティブポートに選択され、その他の入力ポートＰ１_Ｂ〜Ｄが非アクティブポートであるとする。また、すべてのポートに関して、第１認証が完了しているものとする。

第１セレクタ（ＭＵＸ１）１０は、入力ポートＰ１_Ａのデータを選択して第１信号処理部１４に出力する。第１信号処理部１４は、常にアクティブポートである入力ポートＰ１_Ａに入力されるデータを受け、その同期信号ＳＹＮＣ_ＡＣＴを抽出する。認証処理部２０は、同期信号ＳＹＮＣ_ＡＣＴを用い、第３認証によってリンクを維持し続ける（Ｓ３_Ａ）。

一方、第２セレクタ（ＭＵＸ２）１２は、非アクティブポートである入力ポートＰ１_Ｂ、Ｐ１_Ｃ、Ｐ１_Ｄのデータを順に選択し、第２信号処理部１６に出力する。第２信号処理部１６は、入力ポートＰ１_Ｂ〜Ｐ１_Ｃに入力されるデータを受け、それぞれの同期信号ＳＹＮＣ_ＩＮＡを抽出する。

同期信号エミュレート部１８は、非アクティブポートＰ１_Ｂ〜Ｐ１_Ｄに接続される機器とのリンクが切れないように、適切なタイミングで非アクティブポートごとのエミュレーション同期信号ＳＹＮＣ_ＩＮＡを発生する。その結果、第３認証において、非アクティブポートＰ１_Ｂ〜Ｐ１_Ｄに接続される機器とのリンクが維持される（Ｓ３_Ｂ〜Ｓ３_Ｄ）。

時刻ｔ１に、アクティブポートがポートＡからポートＢに切りかえられたとする。そうすると、第１セレクタ１０は入力ポートＰ１_Ｂのデータ信号を選択し、第１信号処理部１４に出力する。このタイミングにおいて、ポートＢに接続された外部機器とインタフェース回路１００との間のリンクはすでに確立されており、それが維持されているため、時刻ｔ１のタイミングでは、再度の第１認証が不要となることから、短時間で出力ポートＰ_ＯＵＴから入力ポートＰ１_Ｂのデータ信号に応じた信号Ｐ_ＯＵＴを出力することができる。

このように実施の形態に係るインタフェース回路１００によれば、アクティブポートの外部機器とは確実にリンクを確立し、それを維持し続けることができる。またベストエフォートとして、その他の非アクティブポートの外部機器とのリンクも、アクティブポートの裏で確立し、維持し続けるため、アクティブポートの切りかえに要する時間を短縮できる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

実施の形態では、第１信号処理部１４によって信号処理を受けたデータＤ_ＯＵＴを出力ポートＰ_ＯＵＴから出力する場合を説明したが、本発明はこれに限定されない。たとえば第１セレクタ１０によって選択されたアクティブポートのデータ信号Ｄ_ＡＣＴを、出力データＤ_ＯＵＴとして出力ポートＰ_ＯＵＴから出力してもよい。

実施の形態では、出力ポートＰ_ＯＵＴがひとつの場合を説明したが、本発明はそれに限定されず、出力ポートＰ_ＯＵＴは複数であってもよい。この場合、出力ポートごとに第１信号処理部１４および第１セレクタ１０を設ければよい。

また実施の形態では、非アクティブポートに関する処理を行う第２信号処理部１６がひとつの場合について説明したが、第２信号処理部１６を複数設けてもよい。これは入力ポート数が多い場合に有効である。

実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１…電子機器、２…ディスプレイパネル、４…パネル駆動部、６…ＤＳＰ、１００…インタフェース回路、１０…第１セレクタ、１２…第２セレクタ、１４…第１信号処理部、１６…第２信号処理部、１８…同期信号エミュレート部、２０…認証処理部、２２…位相差検出部、２４…制御部、３０…ＰＬＬ、３２…デシリアライザ、３４…デコード回路、４０…ＰＬＬ、４２…デシリアライザ、４４…デコード回路、Ｐ１…入力ポート、Ｐ２…認証ポート、Ｐ_ＯＵＴ…出力ポート。

Claims (4)

1. データ送信に先立ち認証を要求する複数の外部機器と接続され、ひとつの外部機器からのデータ信号を選択し、出力ポートから出力するインタフェース回路であって、
   前記複数の外部機器それぞれからの前記データ信号が入力される複数の入力ポートと、
   前記複数の外部機器それぞれとの間で認証に必要な信号を送受信するための複数の認証ポートと、
   前記複数の入力ポートのうちアクティブポートに設定されたひとつに入力される前記データ信号を選択する第１セレクタと、
   前記複数の入力ポートのうち、アクティブポート以外の複数の非アクティブポートに入力される前記データ信号を順に選択する第２セレクタと、
   前記第１セレクタから出力されるアクティブポートのデータ信号を受け、アクティブポートの同期信号を抽出する第１信号処理部と、
   前記第２セレクタから順に出力される複数の非アクティブポートそれぞれのデータ信号を受け、非アクティブポートごとの同期信号を抽出する第２信号処理部と、
   前記非アクティブポートごとの同期信号を受け、各非アクティブポートの同期信号をエミュレートして出力する同期信号エミュレート部と、
   前記アクティブポートの同期信号を用いてアクティブポートに接続される外部機器との間でリンクを維持するとともに、エミュレートされた非アクティブポートの同期信号を用いて、対応する外部機器との間でリンクを維持する認証処理部と、
   を備えることを特徴とするインタフェース回路。
2. 前記第２信号処理部は、所定の周期ごとに、非アクティブポートごとの同期信号を抽出して更新することを特徴とする請求項１に記載のインタフェース回路。
3. 前記同期信号エミュレート部によりエミュレートされた非アクティブポートの同期信号と、それと対応する前記第２信号処理部が抽出した非アクティブポートの同期信号の位相差を検出する位相差検出部をさらに備え、
   前記同期信号エミュレート部は、検出された位相差がゼロとなるように、エミュレートされた非アクティブポートの同期信号のタイミングを調節することを特徴とする請求項１または２に記載のインタフェース回路。
4. 請求項１から３のいずれかに記載のインタフェース回路を備えることを特徴とする電子機器。

Images