JP2003009002A - 撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 外部システムに画像を取り込むことを可能と
する撮像装置の小型化、低消費電力化を図る。 【解決手段】 イメージセンサ制御回路２０は自走して
ＣＣＤイメージセンサ４を駆動し、水平ライン分の画像
データをラインメモリ３０に格納する。格納に連動して
ＨＲＥＦ信号が立ち上げられる。外部システムはＨＲＥ
Ｆを監視し、Ｈレベルの期間に、自身の都合に応じて外
部クロックＥＸＣＬＫを撮像装置２に供給する。メモリ
制御回路３４は、ＥＸＣＬＫに同期してラインメモリ３
０から１画素ずつ順次、画像データをデータバス１０へ
出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、外部機器に画像情
報を取り込む撮像装置に関する。

【０００２】

【従来の技術】従来より、デジタルカメラ、スキャナ等
の撮像装置をコンピュータ等の外部機器に接続し、撮像
装置で得られた画像情報を、当該撮像装置とは非同期に
動作する外部機器に取り込むシステムがある。

【０００３】撮像装置からの画像情報を外部機器に取り
込む構成としては、撮像装置が基本的に自ら生成する制
御タイミングにて動作して、撮像やそれにより得られた
画像データの出力を行うものが知られている。この構成
において、撮像装置は、フレーム単位や水平ライン単位
でデジタル画像データを出力する。すなわち、撮像装置
は、１フレームや１水平ラインの画像データを、自ら生
成するクロックに従って、連続的に出力する。この場
合、外部機器は撮像装置からの画像データの読み出し開
始タイミングを指示することは可能であっても、一旦、
画像データの出力が開始されると、外部機器側ではそれ
を停止するなどの制御を行うことが難しい。

【０００４】ここで、コンピュータ等の外部機器は、撮
像装置から画像データを受信している間にも、他の処理
を行う場合がある。例えば、割り込み処理など優先処理
が発生することもある。また、通常、撮像装置は外部機
器の共用バスに接続されるように構成され、このバスが
画像情報以外のデータ等の伝送に使用されている場合も
ある。そのため、撮像装置が一方的に画像データを出力
する構成は、外部機器側には都合が悪かった。特に、外
部機器側では１フレームの画像のうち一部領域のみのデ
ータを取り込みたい場合があるが、その場合でも、撮像
装置は１フレーム単位、又は１水平ライン単位の画像デ
ータを出力する。そのため、外部機器側ではそのＣＰＵ
（Central Processing Unit）やバスが１フレーム期間
や１水平走査期間以上の時間だけ空いているタイミング
でないと、撮像装置にデータ読み出しのトリガを送るこ
とができない。

【０００５】そこで、撮像装置にフレームメモリを内蔵
し、固体撮像素子で得られた１フレーム分の画像データ
を一旦、このフレームメモリに格納する構成が考えられ
た。この構成では、固体撮像素子から情報電荷を読み出
してフレームメモリに格納する動作は、外部機器の都合
とは無関係に撮像装置が自ら生成する制御タイミング、
制御クロックに基づいて行うことができる。一方、外部
機器は自身の処理やバスの使用状態に合わせて、撮像装
置のフレームメモリにアクセスし、１フレームの画像の
うち必要とする領域のデータを読み出すことができる。

【０００６】

【発明が解決しようとする課題】しかし、フレームメモ
リを設ける構成は、撮像装置のコストが高くなるという
問題点があった。また、撮像装置の小型化、低消費電力
化が難しくなるという問題点があった。

【０００７】本発明は上記問題点を解消するためになさ
れたもので、固体撮像素子の駆動とは非同期に動作する
外部機器への画像データの取り込みが容易であると共
に、コストが低く、また小型化、低消費電力化が可能な
撮像装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明に係る撮像装置
は、行列配置された複数の受光画素からなり、照射され
る被写体映像に応答して発生する情報電荷を前記各受光
画素に蓄積する撮像部、前記撮像部の前記各受光画素に
蓄積された前記情報電荷を１画面単位で取り込んで保持
し、１行単位で垂直方向に転送する垂直転送部、及び前
記垂直転送部から転送出力された前記情報電荷を水平方
向に転送して出力する水平転送部を含む固体撮像素子
と、前記固体撮像素子の動作を制御する固体撮像素子制
御回路と、前記固体撮像素子から出力される画像信号に
対応した画像データを１行単位で格納するラインメモリ
と、前記ラインメモリに格納される前記画像データを、
外部機器より供給されるクロックに応じて１画素ずつ読
み出して、前記外部機器へ出力させるメモリ制御回路と
を有し、前記メモリ制御回路は、読み出し範囲を指定す
る目標値に従い、指定範囲の画像データを前記ラインメ
モリから読み出す。

【０００９】本発明によれば、固体撮像素子の駆動に関
しては、基本的に外部機器は関与することなく撮像装置
自体が主体的に制御する。これにより固体撮像素子から
は１行分の画像データが連続して出力され、これがライ
ンメモリに格納される。一方、外部機器はこのラインメ
モリに格納された画像データの読み出しを制御する。外
部機器は撮像装置にクロックを供給し、そのクロックに
同期してラインメモリから画像データが画素単位で読み
出される。ここで、外部機器が例えば他の処理の負荷が
高くなり画像データを受け取ることが難しい状態になっ
た場合や、撮像装置と外部機器とを接続するバスが他の
データ伝送に使用されている場合などには、外部機器は
クロックを停止することにより、読み出しを途中で停止
することができ、またそれら読み出し阻害事象が解消し
た場合には、クロック供給を再開することにより、停止
された読み出しを再開することができる。このように外
部機器は、外部機器自身の状態に合わせて、１画面のう
ちの指定範囲の画像データを読み出すことができる。指
定範囲は、垂直方向及び水平方向のいずれにも広がりを
有し得る。本発明のメモリ制御回路は、ラインメモリに
格納される１行分の画像データのうち、前記指定範囲に
属する指定水平範囲の画像データを読み出すことができ
る。指定範囲は水平方向に関して、１水平ライン全部を
指定してもよいし、その一部を指定してもよい。例え
ば、指定水平範囲は、その先頭画素のアドレス（画素
数）と後尾画素のアドレス（画素数）とで指定すること
もできるし、先頭画素のアドレスと範囲長（範囲に含ま
れる画素数）とで指定することもできる。またメモリ制
御回路は、ラインメモリに１行単位で格納される１画面
分の画像データのうち、前記指定範囲に属する指定垂直
範囲の画像データを読み出すができる。指定垂直範囲も
水平方向と同様に定めることができる。この指定範囲を
定める情報は予め撮像装置に設定しておいてもよいし、
必要に応じてその設定値を外部機器から変更できるよう
に構成してもよい。

【００１０】他の本発明に係る撮像装置においては、前
記メモリ制御回路が、前記指定範囲に含まれる水平行の
画像データの読み出し期間中であるか否かを示すライン
読み出し状態信号を出力し、前記固体撮像素子制御回路
が、前記ライン読み出し状態信号が前記読み出し期間中
を示しているとき、前記垂直転送部及び前記水平転送部
での転送動作を停止する。

【００１１】本発明によれば、外部機器が自分の都合で
ラインメモリからの読み出しを行うので、その動作が固
体撮像素子の駆動、具体的には１水平走査期間の周期で
行われる垂直転送部及び水平転送部での転送動作と同期
することは保証されない。つまり、固体撮像素子の駆動
によれば、ラインメモリの内容は１水平走査期間毎に更
新されることになるが、その１水平走査期間内に外部機
器が水平方向に関する指定範囲の画像データの読み出し
を終えていないことが起こり得る。その場合に、本発明
によれば、ラインメモリの内容の更新を抑制する一方、
現在のラインメモリの内容についての外部機器による読
み出しを継続させ、これを完了させることができる。

【００１２】他の本発明に係る撮像装置は、前記撮像部
から前記垂直転送部への情報電荷の転送の開始に際し
て、前記垂直転送部に残留する前記情報電荷を掃き出す
リセット手段を有し、前記固体撮像素子制御回路は、１
画面のうち前記指定範囲に含まれる全ての水平行の前記
画像データについての前記外部機器への出力が、予め設
定されたフレームレート内に完了しなかった場合、前記
垂直転送部をリセットする。

【００１３】上述のように本発明によれば、外部機器は
ラインメモリからの画像データの読み出し制御する結
果、取り込みたい画像データを固体撮像素子のフレーム
レート内に全て読み出すことができない場合がある。そ
の場合に、本発明によれば、固体撮像素子の垂直転送部
にまだ出力されずに残っている情報電荷を掃き出した上
で撮像部から垂直転送部への情報電荷の転送を実行す
る。すなわち、この場合には、新たな画像を一定のフレ
ームレートで撮影することに重きが置かれる。例えば、
垂直方向に関する指定範囲の外部機器への出力後、それ
に続く指定範囲外の水平ラインの情報電荷の固体撮像素
子からの出力を１水平ラインずつ順次、行っていたので
はフレームレート内に当該出力処理を完了できない場合
がある。そのような場合でも、本発明によれば、垂直転
送部に未出力で残る情報電荷を一括して排除し、フレー
ムレートを維持することができる。

【００１４】別の本発明に係る撮像装置においては、前
記固体撮像素子制御回路は、１画面のうち前記指定範囲
に含まれる全ての水平行の前記画像データについての前
記外部機器への出力が、予め設定されたフレームレート
内に完了しなかった場合、前記撮像部から前記垂直転送
部への情報電荷の転送を停止する。

【００１５】本発明によれば、外部機器はラインメモリ
からの画像データの読み出し制御する結果、取り込みた
い画像データを固体撮像素子のフレームレート内に全て
読み出すことができない場合がある。これは例えば、上
述のように固体撮像素子の垂直転送部及び水平転送部で
の転送動作が繰り延べられる場合に起こり得る。その場
合に、本発明によれば、撮像部から垂直転送部への情報
電荷の転送を抑制し、固体撮像素子の垂直転送部にまだ
出力されずに残っている情報電荷を保存する一方、その
残存した情報電荷に対する読み出しを継続させる。すな
わち、この場合には、新たな画像を一定のフレームレー
トで撮影することよりも、既に撮影された画像データを
外部機器へ出力することが優先される。

【００１６】また別の本発明に係る撮像装置において
は、前記メモリ制御回路が、１画面のうち前記指定範囲
に含まれる水平行に対してのみ、前記外部機器の前記ク
ロックによる読み出しタイミングの制御を行う。

【００１７】本発明によれば、外部機器が取り込みたい
画像データが位置する垂直方向の指定範囲が予め撮像装
置に設定され、又は外部機器から設定・変更される。外
部機器は、撮像装置にクロックを供給し、メモリ制御回
路がこのクロックに応じてラインメモリからの出力を行
い得る。このメモリ制御回路による制御は指定範囲にお
いてのみ有効とされ、指定範囲外の水平ラインでは外部
機器のクロックの有無にかかわらず、基本的に固体撮像
素子制御回路の動作に基づいて撮像装置自体が主体的に
画像データを処理する。例えば、ラインメモリの内容は
１水平走査期間周期で自動的に更新される。指定範囲
は、１フレームを構成する全水平ラインであってもよい
し、その一部の水平ラインであってもよい。例えば、指
定範囲は、その先頭行のアドレス（行数）と後尾行のア
ドレス（行数）とで指定することもできるし、先頭行の
アドレスと範囲長（範囲に含まれる行数）とで指定する
こともできる。また、この垂直方向の指定範囲は１画面
のうちに１つだけでなく、複数指定することができる。
この指定範囲を定める情報は予め撮像装置に設定してお
いてもよいし、必要に応じてその設定値を外部機器から
変更できるように構成してもよい。

【００１８】

【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。

【００１９】図１は本発明の実施形態である撮像装置の
構成を示す概略のブロック図である。なお、本願発明
は、フレーム転送方式、インターライン方式いずれのＣ
ＣＤイメージセンサを採用する撮像装置にも適用可能で
あるが、ここではフレーム転送方式のＣＣＤイメージセ
ンサを採用する撮像装置を説明する。本撮像装置２はフ
レーム転送方式のＣＣＤイメージセンサ４と駆動部６と
を含み、コントロールバス８及びデータバス１０に接続
される。撮像装置２はこれらバス８，１０を介してコン
ピュータ等の外部システム（図示せず）に接続される。

【００２０】ＣＣＤイメージセンサ４は、撮像部、垂直
転送部としての蓄積部、及び水平転送部から構成され
る。撮像部には、複数の受光画素が行列方向に配列さ
れ、照射される被写体映像に応答して各受光画素に情報
電荷を発生し、その情報電荷を各受光画素に蓄積する。
そして、蓄積した情報電荷を高速で蓄積部に転送する。
蓄積部は、撮像部から転送出力される１画面分の情報電
荷を取り込んで、一時的に保持し、順次１行単位で垂直
方向に転送する。水平転送部は、蓄積部から転送出力さ
れる１行分の情報電荷を取り込み、水平方向に転送して
順次１画素単位で出力する。

【００２１】駆動部６は、イメージセンサ制御回路２
０、アナログ信号処理回路２２、ＡＤＣ（analog-to-di
gital converter）２４、デジタル信号処理回路２６、
コマンドレジスタ２８、及びラインメモリ３０を含んで
構成される。またデジタル信号処理回路２６は、インタ
ーフェース制御回路３２及びメモリ制御回路３４を有す
る。

【００２２】イメージセンサ制御回路２０は、ＣＣＤイ
メージセンサ４の撮像部、蓄積部、水平転送部、出力部
及び基板電位の駆動を行うドライバとそのドライバの出
力パルスのタイミング制御を行うタイミング制御回路と
を含んでいる。具体的にはイメージセンサ制御回路２０
は、例えば、撮像部から蓄積部へ高速に情報電荷を転送
するフレーム転送、蓄積部から水平転送部へ１水平ライ
ンずつ転送するライン送り転送、水平転送部に転送され
た情報電荷を出力部へ順次転送する水平転送を行う。

【００２３】またイメージセンサ制御回路２０は、デジ
タル信号処理回路２６にて生成される露光情報に基づい
て電子シャッタ動作を行い、撮像部における露光時間を
制御する。具体的には、イメージセンサ制御回路２０
は、ＣＣＤイメージセンサ４から出力される画像信号の
平均レベルに基づいて、撮像部における情報電荷の蓄積
時間を伸縮制御する。例えば、デジタル信号処理回路２
６から供給される１画面分、或いは、任意の領域分の積
分値を表す積分データに基づいて、ＣＣＤイメージセン
サ４の撮像部に蓄積される情報電荷の排出タイミングを
決定するように制御が行われる。このとき、デジタル信
号処理回路２６から供給される積分データが適正値より
大きくなった場合に排出タイミングを遅らせて情報電荷
の蓄積時間を短くし、逆に、適正値より小さくなった場
合に排出タイミングを早めて蓄積時間を長くするように
排出パルスを生成する。これにより、被写体の輝度に応
じて蓄積時間が適正となるようにフィードバック制御さ
れる。

【００２４】さらに、イメージセンサ制御回路２０は、
電子シャッタ動作と同様に排出パルスを印加することに
より、蓄積部の情報電荷を一括して基板裏面へ掃き出す
蓄積部リセット動作を行うことができる。この蓄積部リ
セット動作のタイミングについては後述する。

【００２５】アナログ信号処理回路２２は、ＣＣＤイメ
ージセンサ４から出力される画像信号Ｙ0(t)に対して相
関二重サンプリング（ＣＤＳ）、自動利得制御（ＡＧ
Ｃ）等の処理を施し、波形整形された画像信号Ｙ1(t)を
出力する。ＡＤＣ２４はこの画像信号Ｙ1(t)を１画素ず
つデジタル信号に変換して画像データＤ(n)を生成す
る。これらアナログ信号処理回路２２及びＡＤＣ２４の
処理はＣＣＤイメージセンサ４の出力に同期して行わ
れ、その同期のための信号はアナログ信号処理回路２２
から与えられる。

【００２６】デジタル信号処理回路２６は、画像データ
Ｄ(n)に対し、色分離、マトリクス演算、ホワイトバラ
ンス調整等の処理を施し、輝度データＹ(n)及び色差デ
ータＵ(n)，Ｖ(n)を生成する。ラインメモリ３０は例え
ば、画像信号Ｙ1(t)をＡ／Ｄ変換した画像データＤ(n)
を１水平ライン分、格納する。ラインメモリ３０は例え
ば、ＳＲＡＭによって構成され、ランダムアクセスが可
能である。

【００２７】コマンドレジスタ２８は、外部システムか
らコントロールバス８を介して供給される各種のコマン
ドを格納し、デジタル信号処理回路２６の処理条件を決
定する。

【００２８】インターフェース制御回路３２は外部シス
テムと撮像装置２との間の信号の送受信、データの伝送
を行う。

【００２９】メモリ制御回路３４は、ラインメモリ３０
へのデータ書き込み及び読み出しを制御する。

【００３０】以下、本撮像装置２の動作について説明す
る。図２は撮像装置２の基本的な動作を説明するタイミ
ング図である。図２（ａ）〜（ｄ）は、ＣＣＤイメージ
センサ４の各部に印加されるパルスのタイミングを示し
ている。図２（ａ）はＣＣＤイメージセンサ４の基板に
電子シャッタ動作時に印加される排出パルス５０を表し
ている。図２（ｂ）は撮像部の駆動パルスを示してお
り、排出パルス５０に連動して印加されるパルス５１、
フレーム転送時に撮像部の転送電極に印加されるフレー
ム転送クロックパルス５２が表されている。図２（ｃ）
は蓄積部の駆動パルスを示しており、フレーム転送時に
蓄積部の転送電極に印加されるフレーム転送クロックパ
ルス５３、ライン送り転送時に蓄積部の転送電極に印加
されるライン送りクロックパルス５４が表されている。
図２（ｄ）は水平転送部に供給される水平転送クロック
パルス５６を表している。図２（ｅ）はフレーム転送の
タイミングを表す信号ＶＲＥＦであり、フレーム転送ク
ロックパルス５２の発生期間に対応してＨレベルとな
り、その他の期間ではＬレベルとなる。ＶＲＥＦパルス
５８はデジタル信号処理回路２６で生成され、インター
フェース制御回路３２及びコントロールバス８を介して
外部システムへ出力される。外部システムは、ＶＲＥＦ
に基づいて垂直走査期間の開始を把握する。図２（ｆ）
は外部システムによる画像データ読み出し可能状態を示
す信号ＨＲＥＦであり、ＨＲＥＦのＨレベル期間におい
て、外部システムはラインメモリ３０からの画像データ
の読み出しを許可され、Ｌレベル期間は読み出しを禁止
される。このＨＲＥＦパルス６０もデジタル信号処理回
路２６で生成され、インターフェース制御回路３２及び
コントロールバス８を介して外部システムへ出力され
る。図２（ｇ）は、外部システムからコントロールバス
８を介してデジタル信号処理回路２６に入力される外部
クロックＥＸＣＬＫ６２であり、後述するようにこのＥ
ＸＣＬＫに同期してラインメモリ３０から１画素分ずつ
画像データが読み出される。図２（ｈ）は、ＥＸＣＬＫ
に連動してラインメモリ３０から読み出され、撮像装置
２から出力されるデジタル画像信号６４である。外部シ
ステムは、このデジタル画像信号はデータバス１０を介
して取得する。

【００３１】イメージセンサ制御回路２０は一定のフレ
ームレートでフレーム転送クロックパルス５２を発生し
てフレーム転送を行う。これにより、電子シャッタ動作
の排出パルスの終了タイミングからフレーム転送の開始
までの間にＣＣＤイメージセンサ４の撮像部に被写体映
像に対応して発生した情報電荷が蓄積部に移送され、蓄
積部に新たな画像が格納される。蓄積部に格納された画
像は、ライン送り転送を行うライン送りクロックパルス
５４及びそれに引き続く水平転送のクロックパルス５６
に応じて、１水平ライン分だけＣＣＤイメージセンサ４
から出力され、アナログ信号処理回路２２、ＡＤＣ２４
を経た後、デジタル信号処理回路２６に入力される。デ
ジタル信号処理回路２６は入力された１水平ライン分の
画像データに対して上述の色分離等の処理を施す前に、
メモリ制御回路３４の制御の下、その処理後の１水平ラ
イン分の画像データをラインメモリ３０に格納する。デ
ジタル信号処理回路２６は、これと同時にＨＲＥＦ信号
をＬレベルからＨレベルへ立ち上げる。

【００３２】外部システムはＨＲＥＦ信号がＨレベルと
なったことを検知すると、ＥＸＣＬＫ６２の出力を開始
することができ、ＥＸＣＬＫ６２はインターフェース制
御回路３２を経由してメモリ制御回路３４へ入力され
る。例えば、メモリ制御回路３４は、ＥＸＣＬＫパルス
が１つ入力される毎に、ラインメモリ３０に格納された
１水平ライン分の画像データの所定画素（読み出し先頭
画素）から順番に１画素ずつ画像データを読み出す。読
み出された画像データがデジタル画像信号６４となる。

【００３３】すなわち、ラインメモリ３０からの画像デ
ータの読み出しは外部システムがＥＸＣＬＫによって制
御する。ここで、外部システムは、自身のＣＰＵ処理負
荷やデータバス１０の空き状況に応じて、撮像装置２か
ら画像データを受信することができるタイミングで個々
のＥＸＣＬＫパルスを発生する。つまりＥＸＣＬＫ６２
に含まれるパルス列は必ずしも一定周期とは限らない。
例えば、外部システムが他の処理の負荷が高い状況とな
るとＥＸＣＬＫパルスの発生は一旦中断され、その高負
荷状況が解消されるとＥＸＣＬＫパルスの発生が再開さ
れる。そのため、たとえ各水平ライン毎に同じ画素数の
画像データを読み出す場合でもＥＸＣＬＫ６２の開始か
ら終了までの時間は変動し得る。メモリ制御回路３４
は、ＨＲＥＦ信号がＨレベルとなってから入力されたＥ
ＸＣＬＫパルスの数をカウントし、所定の画素数の画像
データが読み出されたことを検知する。デジタル信号処
理回路２６はそれに連動して、ＨＲＥＦ信号をＬレベル
に立ち下げる。

【００３４】イメージセンサ制御回路２０は、基本動作
としては、一定の１水平走査期間毎にライン送り転送及
び水平転送（すなわち、ライン送りクロックパルス５４
及び水平転送クロックパルス５６の発生）を行い、順
次、１水平ラインずつ画像データをＣＣＤイメージセン
サ４から出力するが、１水平走査期間が経過してもＨＲ
ＥＦ信号がＨレベルである間は、ライン送り転送及び水
平転送を抑制する。例えば、図２には、２行目及び５行
目のライン送り転送のクロックパルス５４-2，５４-5は
前回パルス５４-1，５４-4から１水平走査期間後に発生
されているが、３行目及び４行目のライン送り転送のク
ロックパルス５４-3，５４-4は、ＨＲＥＦがＬレベルと
なるまで遅延され、前回パルス５４-2，５４-3から１水
平走査期間より長い時間経過した後に発生されている様
子が示されている。

【００３５】さて、ラインメモリ３０からの画像データ
の読み出しは、読み出し範囲を指定する目標値に従って
行われる。目標値として、読み出し先頭画素や後尾画
素、又は読み出し画素数が予めコマンドレジスタ２８或
いは、メモリ制御回路３４に含まれるレジスタに設定さ
れる。この設定値は、外部システムからコントロールバ
ス８を介して入力される指示データに応じて変更するこ
とが可能である。ここで、設定値、指示データは先頭画
素及び後尾画素、又は先頭画素及び読み出し画素数を指
定するものであり、これにより、１水平ラインのうちの
部分区間のみを読み出すことが可能である。また、コマ
ンドレジスタ２８或いはメモり制御回路３４に含まれる
レジスタに複数の指定範囲を格納することも可能であ
り、これにより、１水平ラインのうちの複数の指定範囲
の画像データを読み出すことができる。もちろん、１水
平ラインの全部を読み出すことも可能である。

【００３６】なお、外部システムは、ＶＲＥＦパルス５
８の発生後のＨＲＥＦパルス６０をカウントすることに
より、現在読み出し動作を行っている水平ラインのライ
ン番号を把握することができる。

【００３７】さて、撮像装置２からの画像データの読み
出しに関する範囲指定は、上述のように水平方向に関し
てだけでなく、垂直方向に関しても行うことができる。
図３は、画像データの水平方向及び垂直方向の両方向に
関する指定範囲を説明する画像の模式図である。図にお
いて、画像８０内の１つの矩形領域８２が指定範囲の一
例として示されている。この矩形領域８２を範囲指定す
る目標値として、例えば、水平方向に関しては読み出し
先頭画素ＨS及び後尾画素ＨE、又は先頭画素ＨS及び読
み出し画素数ＨLで示される指定水平範囲が設定され、
一方、垂直方向に関しては垂直方向の取り込み開始ライ
ン番号ＶS及び取り込み終了ライン番号ＶE、又は取り込
み開始ライン番号ＶS及び取り込みライン数ＶLで示され
る指定垂直範囲が設定される。

【００３８】図４は、撮像装置２の垂直方向に関し指定
範囲が設定された場合の画像取り込みの動作を説明する
タイミング図である。図４（ａ）は撮像部の駆動パルス
を示しており、フレーム転送時に撮像部の転送電極に印
加されるフレーム転送クロックパルス５２が表されてい
る。図４（ｂ）は蓄積部の駆動パルスを示しており、フ
レーム転送クロックパルス５３及びライン送りクロック
パルス５４が表されている。図４（ｃ）は水平転送のク
ロックパルス５６を表している。また図４（ｄ）は、外
部システムによる読み出し可能垂直期間を示す信号ＶＲ
ＮＧ、図４（ｅ）はＨＲＥＦパルス６０、図４（ｆ）は
外部クロックＥＸＣＬＫ６２、図４（ｇ）はデジタル画
像信号６４を表す。図４は、全水平ラインのうち、ある
水平ラインから１２０行のみ外部システムが取り込む場
合を図示する。この垂直方向の範囲指定を行う目標値は
デジタル信号処理回路２６に設定される。この目標値は
図３に示すように例えば、取り込み開始ライン番号ＶS
及び取り込みライン数ＶLである。また、これらＶS、Ｖ
Lは外部システムからデジタル信号処理回路２６に設定
することができるように構成される。

【００３９】デジタル信号処理回路２６は、イメージセ
ンサ制御回路２０により行われるライン送り転送動作又
は水平転送動作をフレーム転送を基準にカウントし、Ｖ
S番目の水平ラインをＣＣＤイメージセンサ４から出力
する動作を検知すると、ＶＲＮＧ信号をＨレベルに立ち
上げる。このＶＲＮＧ信号がＨレベルの間、デジタル信
号処理回路２６はＨＲＥＦパルスを発生することができ
る。一方、（ＶS＋ＶL−１）番目の水平ラインを外部シ
ステムへ取り込む動作が完了したことを検知すると、デ
ジタル信号処理回路２６はＶＲＮＧ信号をＬレベルに立
ち下げ、これによりＨＲＥＦパルスの発生が禁止され
る。このようにＶS番目の水平ラインからＶL行分だけＨ
ＲＥＦパルスが発生され、外部システムはそれらの行に
対してのみＥＸＣＬＫを発生して画像データを取り込む
ことができる。

【００４０】デジタル信号処理回路２６は、ＶＲＮＧが
Ｈレベルの間は外部システムのＥＸＣＬＫに応じた読み
出し動作に合わせてイメージセンサ制御回路２０の駆動
動作のタイミングを制御するが、ＶＲＮＧがＬレベルの
期間は、イメージセンサ制御回路２０は外部システムの
影響を受けずに自走し、外部システムに読み出されない
水平ラインをＣＣＤイメージセンサ４から出力する。逆
に言えば、ＶＲＮＧがＬレベルの期間は外部システムは
撮像装置２を制御する必要がない。

【００４１】なお、垂直方向の範囲指定は、１フレーム
の全体とすることができるし、また１フレーム内に複数
の垂直方向の指定範囲を設定することもできる。複数設
定する場合には、それぞれの指定範囲に対応する目標値
ＶS，ＶLの組をコマンドレジスタ２８、あるいはインタ
ーフェース制御回路３２内に設けたメモリやレジスタに
予め格納しておき、それらを順次読み出して用いる構成
としたり、外部システムが１つの指定垂直範囲の取り込
みを終了すると次の指定垂直範囲のパラメータを設定す
る構成とすることができる。

【００４２】このように、外部システムは、ＶＲＥＦ、
ＨＲＥＦを監視し、撮像装置２にＥＸＣＬＫを入力する
ことにより、容易に外部システム自身の都合のよいタイ
ミングで撮像装置２から画像データを読み出し、１フレ
ームの画像内の所望領域の画像データを取得することが
できる。一方、外部システムは、フレーム転送、ライン
送り転送、水平転送、電子シャッタ動作などＣＣＤイメ
ージセンサ４の駆動制御を行う必要がなく、これらの制
御は撮像装置２側で自動的に行われる。つまり、ＨＲＥ
Ｆ信号がＬレベルの期間においては撮像装置２が内部ク
ロックに従って自走し、ＣＣＤイメージセンサ４からの
画像データの出力制御は撮像装置２側にて主体的に行わ
れ、一方、ＨＲＥＦ信号がＨレベルの期間においては、
撮像装置２での外部システムへの画像データの出力制御
が外部クロックＥＸＣＬＫに基づいて、外部システム側
で主体的に行われる。そして、これら撮像装置２側での
ＣＣＤイメージセンサ４からの画像データの出力制御と
外部システム側での画像データの取り込みの制御とのタ
イミングの相違はラインメモリを用いて吸収され、これ
により撮像装置２を低コスト、小型、低消費電力に構成
することができる。

【００４３】図５は、撮像装置２の第１の応用動作であ
るフレームレート優先モードを説明するタイミング図で
ある。なお、本モード及び以下に説明する他の動作モー
ドは上述の基本動作と共通する部分を有しており、以下
の説明では上述の基本動作の説明を前提に主として特徴
点を述べる。

【００４４】図５（ａ）は、ＣＣＤイメージセンサ４の
撮像部に供給されるフレーム転送のクロックパルス５２
を表している。図５（ｂ）は、ＣＣＤイメージセンサ４
の蓄積部に供給される駆動パルスのタイミングを示して
おり、フレーム転送のクロックパルス５３と、蓄積部リ
セット動作に関し蓄積部に印加される排出パルス７０が
表されている。なお、電子シャッタの排出パルス５０及
びライン送り転送のクロックパルス５４は図示を省略し
ている。図５（ｃ）は水平転送のクロックパルス５６を
表している。図５（ｄ）はＨＲＥＦパルス６０、図５
（ｅ）は外部クロックＥＸＣＬＫ６２、図５（ｆ）はデ
ジタル画像信号６４を表す。また、図５は、全水平ライ
ンが２８８行である場合の２垂直走査期間を図示し、デ
ジタル画像信号６４の下に示す“＃ｋ”は第ｋ行の出力
であることを示す。

【００４５】この動作モードでは、一定のフレームレー
トを維持するようにＣＣＤイメージセンサ４が駆動され
る。すなわち、イメージセンサ制御回路２０は１垂直走
査期間毎にフレーム転送クロックパルス５２を出力す
る。一方、各水平ラインのＣＣＤイメージセンサ４から
の出力タイミングは、上述したように外部システムがラ
インメモリ３０から画像データを読み出す処理に依存し
て、必ずしも一定周期ではなく、１水平走査期間以上の
間隔が生じることがある。そのため、１垂直走査期間に
必ずしも全水平ラインをＣＣＤイメージセンサ４から出
力することができるとは限らない。本動作モードでは、
このように１垂直走査期間に全水平ラインを読み出すこ
とができなかった場合でも、次の新たな画像の取り込み
を行う。

【００４６】例えば、図５では、第１の垂直走査期間で
は第２８２行までしか読み出せなかったが、次のフレー
ム転送クロックパルス５２が発生され、撮像部から蓄積
部へ新たな画像が格納されることを示している。ここ
で、蓄積部から全水平ラインの情報電荷が出力されてい
ない状態、すなわち蓄積部に未出力の情報電荷が残存す
る状態で、フレーム転送を行うことは好ましくない。そ
こでフレーム転送クロックパルス５２に先立って、蓄積
部に排出パルス７０を供給して、電子シャッタと同様の
原理により蓄積部に残存する情報電荷を掃き出す蓄積部
リセット動作を実施する。一方、第２垂直走査期間では
全水平ラインの出力が完了しており、蓄積部リセット動
作は不要であるので実施されない。なお、デジタル信号
処理回路２６は、フレーム転送クロックパルス５２の発
生後のＣＣＤイメージセンサ４からの出力ライン数を把
握しており、その出力ライン数に基づいて排出パルス７
０の生成の可否が決定される。

【００４７】ここで、蓄積部に情報電荷が残存している
状態でフレーム転送を行った場合の不都合を説明する。
この場合、フレーム転送に連動して蓄積部に残存した情
報電荷も垂直転送され、それらは水平転送部に移送され
る。このとき、水平転送部は駆動されていないので、蓄
積部に複数水平ラインが残存していた場合、それらは水
平転送部に集積されることになり、水平転送部がオーバ
ーフローする場合がある。オーバーフローした情報電荷
は蓄積部に漏れ込む可能性があり、これが新たに蓄積部
に取り込まれる画像の情報電荷に混ざることにより、新
たな画像の画質劣化を生じ得るという問題がある。上記
蓄積部リセット動作はこれを解決するものである。

【００４８】図６は、撮像装置２の第２の応用動作であ
る画像取り込み優先モードを説明するタイミング図であ
る。図６（ａ）は、フレーム転送のクロックパルス５
２、図６（ｂ）は水平転送のクロックパルス５６、図６
（ｃ）はＨＲＥＦパルス６０、図６（ｄ）は外部クロッ
クＥＸＣＬＫ６２、図６（ｅ）はデジタル画像信号６４
を表す。図６は、全水平ラインが２８８行である場合を
図示する。

【００４９】この動作モードは、蓄積部に格納された画
像を外部システムに取り込む動作をフレーム転送より優
先するものである。つまり、１垂直走査期間に全水平ラ
インをＣＣＤイメージセンサ４から出力できなかった場
合には、本来発生されるフレーム転送クロックパルス５
２’が抑制される。具体的には、イメージセンサ制御回
路２０は内部クロックに基づいて垂直走査期間を計時し
ており、通常状態では垂直走査期間周期毎にフレーム転
送クロックパルス５２を発生するが、デジタル信号処理
回路２６から抑制信号を与えられると、垂直走査期間毎
のフレーム転送のタイミングが来ても転送クロックパル
スを発生しない。そしてイメージセンサ制御回路２０
は、ライン送り転送、水平転送を繰り返し、水平ライン
を１行ずつＣＣＤイメージセンサ４から出力する動作を
継続する。なお、ライン送り転送、水平転送は、外部シ
ステムがラインメモリ３０に格納された画像データをＥ
ＸＣＬＫに基づいて読み出す動作に同期して行われる点
は、上述の基本動作と同様である。

【００５０】フレーム転送クロックパルス５２’が発生
されないことに連動して、デジタル信号処理回路２６は
これに対応したＶＲＥＦパルスを発生しない。これによ
り、外部システムは画像が切り替わったと判断すること
はなく、撮像装置２からの水平ラインの取り込みを継続
する。

【００５１】デジタル信号処理回路２６は全水平ライン
の出力完了を検知すると、次のフレーム転送に対しては
抑制信号を発生しない。よって、イメージセンサ制御回
路２０は次のフレーム転送のタイミングが来ると、通常
通りフレーム転送クロックパルス５２を発生する。

【００５２】

【発明の効果】本発明の撮像装置によれば、ラインメモ
リをバッファとして用いることにより、固体撮像素子か
らの情報電荷の出力動作と外部機器からの画像データの
取り込み動作とのタイミングの相違による影響が軽減さ
れる。タイミングの相違を緩衝するために、フレームメ
モリではなくラインメモリを用いることにより、撮像装
置を低コスト、小型、低消費電力に構成することができ
る効果が得られる。つまり、小さなメモリで、外部機器
からの非同期クロックによる画像データの読み出しが可
能となる。

【図面の簡単な説明】

【図１】 本発明の実施形態である撮像装置の構成を示
す概略のブロック図である。

【図２】 本発明の実施形態である撮像装置の基本的な
動作を説明するタイミング図である。

【図３】 本発明の実施形態である撮像装置からの画像
データの読み出しの指定範囲を説明する画像の模式図で
ある。

【図４】 本発明の実施形態である撮像装置の第１の応
用動作である指定垂直範囲のみの画像取り込みを行う動
作モードを説明するタイミング図である。

【図５】 本発明の実施形態である撮像装置の第１の応
用動作であるフレームレート優先モードを説明するタイ
ミング図である。

【図６】 本発明の実施形態である撮像装置の第２の応
用動作である画像取り込み優先モードを説明するタイミ
ング図である。

【符号の説明】

２ 撮像装置、４ ＣＣＤイメージセンサ、６ 駆動
部、８ コントロールバス、１０ データバス、２０
イメージセンサ制御回路、２２ アナログ信号処理回
路、２４ ＡＤＣ、２６ デジタル信号処理回路、２８
コマンドレジスタ、３０ ラインメモリ、３２ イン
ターフェース制御回路、３４ メモリ制御回路。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 行列配置された複数の受光画素からな
   り、照射される被写体映像に応答して発生する情報電荷
   を前記各受光画素に蓄積する撮像部、前記撮像部の前記
   各受光画素に蓄積された前記情報電荷を１画面単位で取
   り込んで保持し、１行単位で垂直方向に転送する垂直転
   送部、及び前記垂直転送部から転送出力された前記情報
   電荷を水平方向に転送して出力する水平転送部を含む固
   体撮像素子と、 前記固体撮像素子の動作を制御する固体撮像素子制御回
   路と、 前記固体撮像素子から出力される画像信号に対応した画
   像データを１行単位で格納するラインメモリと、 前記ラインメモリに格納される前記画像データを、外部
   機器より供給されるクロックに応じて１画素ずつ読み出
   して、前記外部機器へ出力させるメモリ制御回路と、 を有し、前記メモリ制御回路は、読み出し範囲を指定す
   る目標値に従い、指定範囲の画像データを前記ラインメ
   モリから読み出すことを特徴とする撮像装置。
2. 【請求項２】 請求項１記載の撮像装置において、 前記メモリ制御回路は、前記目標値に従い、前記ライン
   メモリに格納される１行分の画像データのうち、前記指
   定範囲に属する指定水平範囲の画像データを読み出すこ
   とを特徴とする撮像装置。
3. 【請求項３】 請求項１又は請求項２に記載の撮像装置
   において、 前記メモリ制御回路は、前記目標値に従い、前記ライン
   メモリに１行単位で格納される１画面分の画像データの
   うち、前記指定範囲に属する指定垂直範囲の画像データ
   を読み出すことを特徴とする撮像装置。
4. 【請求項４】 請求項１乃至請求項３のいずれかに記載
   の撮像装置において、 前記メモリ制御回路は、前記指定範囲に含まれる水平行
   の画像データの読み出し期間中であるか否かを示すライ
   ン読み出し状態信号を出力し、 前記固体撮像素子制御回路は、前記ライン読み出し状態
   信号が前記読み出し期間中を示しているとき、前記垂直
   転送部及び前記水平転送部での転送動作を停止するこ
   と、 を特徴とする撮像装置。
5. 【請求項５】 請求項１乃至請求項３のいずれかに記載
   の撮像装置において、 前記撮像部から前記垂直転送部への情報電荷の転送の開
   始に際して、前記垂直転送部に残留する前記情報電荷を
   掃き出すリセット手段を有し、 前記固体撮像素子制御回路は、１画面のうち前記指定範
   囲に含まれる全ての水平行の前記画像データについての
   前記外部機器への出力が、予め設定されたフレームレー
   ト内に完了しなかった場合、前記垂直転送部をリセット
   すること、 を特徴とする撮像装置。
6. 【請求項６】 請求項１乃至請求項３のいずれかに記載
   の撮像装置において、 前記固体撮像素子制御回路は、１画面のうち前記指定範
   囲に含まれる全ての水平行の前記画像データについての
   前記外部機器への出力が、予め設定されたフレームレー
   ト内に完了しなかった場合、前記撮像部から前記垂直転
   送部への情報電荷の転送を停止すること、 を特徴とする撮像装置。
7. 【請求項７】 請求項１乃至請求項３のいずれかに記載
   の撮像装置において、 前記メモリ制御回路は、１画面のうち前記指定範囲に含
   まれる水平行に対してのみ、前記外部機器の前記クロッ
   クによる読み出しタイミングの制御を行うこと、 を特徴とする撮像装置。