KR101207593B1 - Cvd 성막 장치 - Google Patents

Cvd 성막 장치 Download PDF

Info

Publication number
KR101207593B1
KR101207593B1 KR1020097020267A KR20097020267A KR101207593B1 KR 101207593 B1 KR101207593 B1 KR 101207593B1 KR 1020097020267 A KR1020097020267 A KR 1020097020267A KR 20097020267 A KR20097020267 A KR 20097020267A KR 101207593 B1 KR101207593 B1 KR 101207593B1
Authority
KR
South Korea
Prior art keywords
film
substrate
mounting table
cover member
processed
Prior art date
Application number
KR1020097020267A
Other languages
English (en)
Other versions
KR20100014643A (ko
Inventor
히데아키 야마사키
이사오 군지
다이스케 구로이와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100014643A publication Critical patent/KR20100014643A/ko
Application granted granted Critical
Publication of KR101207593B1 publication Critical patent/KR101207593B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45519—Inert gas curtains

Abstract

탑재대(22)에 탑재된 웨이퍼(W)를 가열 기구에 의해 가열하면서, 웨이퍼 표면에 성막용 가스를 반응시켜 CVD에 의해 웨이퍼(W)상에 소정의 막을 성막하는 성막장치는, 탑재대(22)상의 웨이퍼(W)의 외측부분을 덮는 모재(24a)와 적어도 모재의 이면측에 마련된 저복사율막(24b)을 가진 커버부재(24)를 포함한다.

Description

CVD 성막 장치{CVD FILM-FORMING APPARATUS}
본 발명은, 진공으로 유지된 처리용기내에서, 탑재대 상에 피처리 기판을 탑재한 상태에서 피처리 기판을 가열하면서 CVD에 의해 소정의 막을 성막하는 CVD 성막 장치에 관한 것이다．
반도체 디바이스의 제조공정에 있어서는, 피처리 기판인 반도체 웨이퍼(이하, 단순히 웨이퍼라고 기재한다)에 소정의 막을 형성하는 성막 처리가 실시된다. 이러한 성막 처리로서는 화학증착법(CVD)이 다용되고 있다. CVD에 의해 성막 처리할 경우에는, 처리용기내에서 히터를 매설한 탑재대에 웨이퍼를 탑재하고, 웨이퍼를 가열하면서 처리용기내에 소정의 처리 가스를 공급해서 웨이퍼 표면에서의 화학반응에 의해 성막이 행하여진다. 이 경우, 웨이퍼의 균열(均熱)을 얻기 위해서, 탑재대로서는 웨이퍼보다도 큰 직경을 가지는 것이 이용되고 있다(예를 들면, 일본 특허공개 평성 제11-40518호 공보).
이러한 성막에 있어서는, 통상, 웨이퍼보다도 탑재대의 온도가 높고, 탑재대의 외주부(웨이퍼가 탑재되어 있지 않은 영역)의 표면온도가 웨이퍼 온도보다도 고 온이 되기 때문에, 성막에 사용하는 가스의 종류나 성막 조건에 따라서는, 탑재대의 외주부의 상부에서 원료 가스의 분해가 촉진되어, 인접하는 웨이퍼의 외주부에 막이 두껍게 붙어버리는 문제가 있다.
본 발명의 목적은, 피처리 기판의 외주부에서 막두께가 두꺼워지는 문제가 생기게 하는 일 없이 소정의 막을 성막할 수 있는 CVD 성막 장치를 제공하는 것에 있다.
본 발명의 제 1의 관점에 의하면, 피처리 기판을 가열하면서, 피처리 기판의 표면에서 성막용 가스를 반응시켜서 CVD에 의해 피처리 기판 상에 소정의 막을 성막하는 CVD 성막 장치로서, 진공으로 유지 가능한 처리용기와, 상기 처리용기내에서 피처리 기판을 탑재하고, 피처리 기판보다도 큰 직경의 탑재대와, 상기 탑재대에 마련되고, 피처리 기판을 가열하는 가열 기구와, 상기 처리용기내에 성막용 가스를 공급하는 가스 공급 기구와, 상기 처리용기내를 진공배기하는 배기 기구와, 상기 탑재대에 있어서의 피처리 기판의 외측 부분을 덮도록 마련되고, 상기 탑재대로부터 피처리 기판의 외측의 영역에의 열영향을 완화하는 커버 부재를 구비하는 CVD 성막 장치가 제공된다.
상기 제 1의 관점에 있어서, 상기 커버 부재는, 상기 탑재대와 인접하는 면의 복사율이 상기 탑재대의 복사율보다도 작은 것이 바람직하다. 또한, 상기 탑재대는 세라믹스제이며, 상기 커버 부재는, 상기 탑재대와 인접하는 면의 복사율이 0.38 이하인 것이 바람직하다. 또한, 상기 커버 부재는, 상기 가열 기구에 의해 피처리 기판을 가열했을 때에, 피처리 기판의 온도와의 온도차가 90℃ 이내가 되도록, 재질 및 형상이 결정되는 것이 바람직하다. 또한, 상기 커버 부재는, 적어도 상기 탑재대와 인접하는 면을 포함하는 부분을 텅스텐으로 구성할 수 있고, 커버 부재를 텅스텐 단체(單體)로 구성할 수도 있다.
본 발명의 제 2의 관점에 의하면, 피처리 기판을 가열하면서, 피처리 기판의 표면에서 성막용 가스를 반응시켜서 CVD에 의해 피처리 기판상에 소정의 막을 성막하는 CVD 성막 장치로서, 처리용기내에서 피처리 기판을 탑재하고, 피처리 기판보다도 큰 직경의 탑재대와, 상기 탑재대에 마련되고, 피처리 기판을 가열하는 가열 기구와, 상기 처리용기내에 성막용 가스를 공급하는 가스 공급 기구와, 상기 처리용기내를 진공배기하는 배기 기구와, 상기 탑재대에 있어서의 피처리 기판의 외측 부분을 덮도록 마련되고, 모재와 모재의 적어도 이면측에 마련된 저복사율막을 가지는 커버 부재를 구비하는 것을 특징으로 하는 CVD 성막 장치가 제공된다.
상기 제 2의 관점에 있어서, 상기 탑재대는 세라믹스제이며, 상기 커버 부재의 상기 저복사율막의 복사율이 0.38 이하인 것이 바람직하다. 또한, 상기 모재는 실리콘제이며, 상기 저복사율막이 텅스텐 막인 구성으로 할 수 있다. 또한, 상기 저복사율막의 두께가 100 nm 이상인 것이 바람직하다. 또한, 상기 커버 부재의 상기 모재 및 저복사율막은, 상기 가열 기구에 의해 피처리 기판을 가열했을 때에, 피처리 기판의 온도와의 온도차가 90℃ 이내가 되도록, 재질 및 형상이 결정되는 것이 바람직하다.
상기 어느 한 관점의 CVD 성막 장치에 있어서도, 상기 커버 부재는, 피처리 기판의 외측을 둘러싸도록 고리형상을 이루는 구성인 것이 바람직하다. 또한, 상기 커버 부재의 두께가 1 mm 이상 3 mm 이하인 것이 바람직하다. 또한, 상기 가스 공급 기구가, 150℃ 이하에서 분해하기 시작하는 금속재료를 원료로 하여 성막용 가스를 공급하는 것일 경우에, 본 발명은 특히 유효하다.
본 발명에 의하면, 탑재대에 있어서의 피처리 기판의 외측 부분을 덮도록 탑재대로부터 피처리 기판의 외측의 영역에의 열영향을 완화하는 커버 부재를 마련하므로, 피처리 기판의 외측의 영역에서의 온도상승을 억제할 수 있고, 피처리 기판의 외주부에서 막두께가 두꺼워지는 문제를 생기게 하는 일 없이 소정의 막을 성막할 수 있다.
또한, 커버 부재를 모재의 표면에 저복사율막을 형성해서 이루어지는 구성으로 하면, 탑재대와의 계면 부분에 복사율이 낮은 막이 존재하게 되기 때문에, 모재의 재질에 관계없이 커버 부재의 탑재대로부터 피처리 기판의 외측의 영역에의 열영향을 완화하는 기능을 발휘시킬 수 있다.
또한, 본 발명에 있어서, 「탑재대로부터 피처리 기판의 외측의 영역에의 열영향을 완화하는 커버 부재」란, 탑재대로부터 피처리 기판의 외측의 영역(즉 피처리 기판이 존재하지 않는 영역)의 온도상승을 억제하고, 피처리 기판의 외측의 영역의 표면온도를 피처리 기판의 온도에 가깝게 하는 것을 목적으로 하는 부재를 말한다.
도 1은 본 발명의 일실시형태에 관련되는 CVD 성막 장치를 나타내는 단면도.
도 2는 본 발명의 일실시형태에 관련되는 CVD 성막 장치의 에지 커버링이 설치되어 있는 부분을 확대해서 나타내는 단면도.
도 3은 에지 커버링을 마련하지 않는 경우의 탑재대 및 웨이퍼의 온도 상태를 설명하기 위한 모식도.
도 4는 에지 커버링의 구조 등에 의한 효과의 차이를 시뮬레이션하기 위한 모델을 설명하기 위한 모식도.
도 5는 에지 커버링에 있어서의 W막의 막두께와 에지 커버링 이면의 복사율의 관계를 도시하는 도면.
도 6은 W막을 형성한 에지 커버링을 이용했을 경우, W막을 형성하지 않는 에지 커버링을 이용했을 경우, 에지 커버링을 이용하지 않을 경우에 있어서의 시트 저항의 면내 분포를 도시하는 도면.
도 7은 에지 커버링의 온도와 시트 저항의 균일성의 관계를 도시하는 도면.
도 8은 에지 커버링 이면의 복사율과 에지 커버링의 온도의 관계를 도시하는 도면.
도 9는 에지 커버링의 두께를 변화시켰을 경우에 있어서의 시트 저항의 면내 분포를 도시하는 도면.
이하, 첨부 도면을 참조해서 본 발명의 실시 형태에 대해서 설명한다.
도 1은, 본 발명의 일실시형태에 관련되는 CVD 성막 장치의 개략적인 구성을 나타내는 단면도로서, 텅스텐(W)막을 성막하기 위한 것이다.
이 성막 장치(100)는, 기밀하게 구성된 대략 원통형상의 처리용기(21)를 가지고 있다. 처리용기(21)의 저벽(21b)의 중앙부에는 원형의 개구부(42)가 형성되어 있고, 저벽(21b)에는 이 개구부(42)와 연통하고, 아래쪽을 향해서 돌출하는 배기실(43)이 마련되어 있다.
처리용기(21)내에는 피처리 기판인 웨이퍼(W)를 수평으로 탑재하기 위한 AlN 등의 세라믹스로 이루어지는 탑재대(22)가 마련되어 있다. 이 탑재대(22)에는 저항 가열형의 히터(25)가 매립되어 있고, 이 히터(25)에 히터 전원(26)으로부터 급전하는 것에 의해 탑재대(22)를 가열하고, 그 열로 피처리 기판인 웨이퍼(W)를 가열한다. 즉, 탑재대(22)는 스테이지 히터를 구성하고 있다. 탑재대(22)는 성막에 적합한 온도, 예를 들면 웨이퍼(W)를 500℃로 할 경우에는, 675℃ 정도로 설정된다. 또한, 탑재대(22)는, 배기실(43)의 바닥부 중앙으로부터 위쪽으로 연장하는 원통형상의 지지 부재(23)에 의해 지지되어 있다.
탑재대(22)는 웨이퍼(W)보다도 큰 직경을 가지고 있고, 그 상면에는, 웨이퍼(W)를 수용하기 위한 스폿 페이싱부(22a)가 고리형상으로 형성되어 있다. 탑재대(22)의 스폿 페이싱부(22a)의 외측에는, 에지 커버링(24)이 마련되어 있다. 즉, 상술한 바와 같이, 예를 들면 웨이퍼(W)를 500℃로 할 경우에 탑재대(22)는 675℃ 정도로 되어 있고, 탑재대(22)가 노출한 상태에서는 웨이퍼(W)보다도 외측의 영역의 온도가 웨이퍼(W)의 온도보다도 높아지기 때문에, 탑재대(22)로부터 웨이퍼(W)의 외측의 영역에의 열영향을 완화하기 위해서 탑재대(22)에 있어서의 웨이퍼(W)의 외측 부분을 둘러싸도록 에지 커버링(24)을 마련한다. 에지 커버링(24)에 대해서는 나중에 상세하게 설명한다.
탑재대(22)에는, 웨이퍼(W)를 지지해서 승강시키기 위한 3개(2개만 도시)의 웨이퍼 지지 핀(46)이 탑재대(22)의 표면에 대하여 돌출 및 함몰 가능하게 마련되고, 이들 웨이퍼 지지 핀(46)은 지지판(47)에 고정되어 있다. 그리고, 웨이퍼 지지 핀(46)은, 에어 실린더 등의 구동 장치(48)에 의해 지지판(47)을 거쳐서 승강된다.
처리용기(21)의 천벽(21a)에는, 샤워헤드(30)가 마련되어 있다. 이 샤워헤드(30)는, 그 하부에 탑재대(22)를 향해서 가스를 토출하기 위한 다수의 가스 토출 구멍(30b)이 형성된 샤워 플레이트(30a)를 가지고 있다. 샤워헤드(30)의 천장부에는 샤워헤드(30)내에 가스를 도입하는 가스 도입구(30c)가 마련되어 있고, 이 가스 도입구(30c)에 W(CO)6 가스를 공급하는 배관(32)이 접속되어 있다. 또한, 샤워헤드(30)의 내부에는 확산실(30d)이 형성되어 있다.
배관(32)의 다른 쪽 단부는, 성막원료인 고체형상의 W(CO)6 원료(S)가 수용된 성막원료용기(33)에 삽입되어 있다. 성막원료용기(33)의 주위에는 가열 수단으로서 히터(33a)가 마련되어 있다. 성막원료용기(33)에는, 캐리어 가스 배관(34)이 삽입되고, 캐리어 가스 공급원(35)으로부터 배관(34)을 거쳐서 캐리어 가스로서 예 를 들면 Ar 가스를 성막원료용기(33)에 불어넣는 것에 의해, 성막원료용기(33)내의 고체형상의 W(CO)6 원료(S)가 히터(33a)에 의해 가열되어서 승화하여, W(CO)6 가스가 되고, 캐리어 가스에 캐리어 되어서 배관(32)을 거쳐서 샤워헤드(30)에 공급되고, 더 나아가서는 처리용기(21)에 공급된다.
배관(34)에는 매스플로우 컨트롤러(36)와 그 전후의 밸브(37a, 37b)가 마련되어 있다. 또한, 배관(32)에는 예를 들면 W(CO)6 가스의 양에 근거하여 그 유량을 파악하기 위한 유량계(65)와 그 전후 밸브(37c, 37d)가 마련되어 있다.
배관(32)의 유량계(65)의 하류측에는, 프리 플로우라인(61)이 접속되고, 이 프리 플로우라인(61)은 후술하는 배기관(44)에 접속되어 있고, 원료 가스를 처리용기(21)내에 안정되게 공급하기 위해서, 소정 시간 배기하도록 되어 있다. 또한, 프리 플로우라인(61)에는, W(CO)6 가스 배관(32)과의 분기부의 직하류(直下流)에 밸브(62)가 마련되어 있다.
배관(32, 34, 61)의 주위에는 히터(도시하지 않음)가 마련되어 있고, W(CO)6 가스가 고화하지 않는 온도, 예를 들면 20~100℃, 바람직하게는 25~60℃로 제어된다.
또한, 배관(32)의 도중에는 퍼지 가스 배관(38)이 접속되고, 이 퍼지 가스 배관(38)의 다른 쪽 단부는 퍼지 가스 공급원(39)에 접속되어 있다. 퍼지 가스 공급원(39)은, 퍼지 가스로서, 예를 들면 Ar 가스, He 가스, N2 가스 등의 불활성 가 스나 H2 가스 등이 공급 가능하게 되어 있다. 이 퍼지 가스에 의해 배관(32)의 잔류 성막 가스의 배기나 처리용기(2l)내의 퍼지를 실행한다. 또한, 퍼지 가스 배관(38)에는 매스플로우 컨트롤러(40) 및 그 전후의 밸브(41a, 41b)가 마련되어 있다.
또한, W막의 성막에 앞서, 프리 코트를 실행하는 경우도 있어, 그 경우에는, 예를 들면 Si막 성막-W막 성막-Si막 성막을 실행하고, 이들 성막의 사이에 질화 처리를 실시하기 위해서, Si 함유 가스, 예를 들면 SiH4 가스를 공급하는 Si 함유 가스 공급 기구, 및 질화 가스, 예를 들면 NH3 가스를 공급하는 질화 가스 공급 기구를 마련한다.
상기 배기실(43)의 측면에는 배기관(44)이 접속되어 있고, 이 배기관(44)에는 고속진공 펌프를 포함하는 배기 장치(45)가 접속되어 있다. 그리고 이 배기 장치(45)를 작동시키는 것에 의해 처리용기(21)내의 가스가, 배기실(43)의 공간(43a)내에 균일하게 배출되고, 배기관(44)을 거쳐서 소정의 진공도까지 고속으로 가압하는 것이 가능하게 되어 있다. 성막 처리 시에는 처리용기(21)내의 압력은 예를 들면 0.10~666.7 Pa로 된다.
처리용기(21)의 측벽에는, 성막 장치(100)에 인접하는 반송실(도시하지 않음)과의 사이에서 웨이퍼(W)의 반출입을 실행하기 위한 반입출구(49)와, 이 반입출구(49)를 개폐하는 게이트밸브(50)가 마련되어 있다.
성막 장치(100)는 마이크로프로세서(컴퓨터)로 이루어지는 프로세스 컨트롤러(90)를 가지고 있고, 성막 장치(100)의 각 구성부, 예를 들면, 매스플로우 컨트 롤러(36, 40), 유량계(65), 밸브(37a, 37b, 37c, 37d, 41a, 41b, 62), 히터 전원(26) 등은, 프로세스 컨트롤러(90)에 접속되어서 제어되는 구성으로 되어 있다.
또한, 프로세스 컨트롤러(90)에는, 오퍼레이터가 성막 장치(100)의 각 구성부를 관리하기 위해서 커맨드의 입력 조작 등을 행하는 키보드나, 성막 장치(100)의 각 구성부의 가동 상황을 가시화해서 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(91)가 접속되어 있다.
또한, 프로세스 컨트롤러(90)에는, 성막 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(90)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라 성막 장치(100)의 각 구성부에 소정의 처리를 실행시키기 위한 제어 프로그램 즉 레시피나, 각종 데이터베이스 등이 저장된 기억부(92)가 접속되어 있다. 레시피는 기억부(92)내의 기억 매체에 기억되어 있다. 기억 매체는, 하드 디스크 등의 고정적으로 마련되어 있는 것이라도 좋고, CDROM, DVD, 플래쉬 메모리 등의 가반성의 것이라도 좋다. 또한, 다른 장치로부터, 예를 들면 전용 회선을 거쳐서 레시피를 적절히 전송시키도록 해도 좋다.
그리고, 필요에 따라서, 유저 인터페이스(91)로부터의 지시 등으로 임의의 레시피를 기억부(92)로부터 호출해서 프로세스 컨트롤러(90)에 실행시킴으로써, 프로세스 컨트롤러(90)의 제어하에서, 성막 장치(100)에서의 소망하는 처리가 행하여진다.
다음으로, 상기 에지 커버링(24)에 대해서 설명한다.
도 2는, 탑재대(22)의 에지 커버링이 마련되어 있는 부분을 확대해서 나타내 는 단면도이다. 이 에지 커버링(24)은, 상술한 바와 같이, 탑재대(22)로부터 웨이퍼(W)의 외측의 영역에의 열영향을 완화하는 기능을 가지고 있다. 이러한 기능을 발휘하기 위해서, 적어도 탑재대(22)와의 계면 부분이 탑재대(22)의 구성 재료보다도 복사율이 작은 재료로 구성되어 있다.
도 2의 예에서는, 모재(24a)와 그 표면에 마련된 저복사율막(24b)을 가지고 있다. 저복사율막(24b)은 CVD나 PVD 등의 방법에 의해 성막할 수 있다. 구체적으로는, 모재(24a)는 예를 들면 실리콘으로 구성되고, 저복사율막(24b)은 예를 들면 텅스텐(W)막으로 구성되어 있다.
저복사율막(24b)을 W막으로 구성하는 경우에는, W막은 본질적으로 복사율이 낮기 때문에, 탑재대(22)로부터의 열에 의한 웨이퍼(W)의 외측의 영역의 온도상승을 억제할 수 있다. 즉, 에지 커버링(24)의, 적어도 탑재대(22)와의 계면을 복사율이 낮은 W막으로 할 수 있고, 이에 의해 탑재대(22)로부터 에지 커버링(24)에 공급되는 에너지양(열량)을 적게 하여, 에지 커버링(24) 자체의 온도상승을 억제할 수 있다. 이 때문에, 결과적으로 웨이퍼(W)의 외측 영역의 온도상승이 억제된다.
물론, 에지 커버링(24)은 그 온도상승을 완화하는 기능을 가지고 있으면, 이러한 구조에 한정되는 것은 아니고, 예를 들면 텅스텐(W) 단체로 구성할 수도 있다.
에지 커버링(24)의 두께는 1 mm 이상 3 mm 이하인 것이 바람직하다. 1 mm 미만이 되면, 에지 커버링의 두께가 얇기 때문에 에지 커버링(24)의 온도가 상승해서 웨이퍼 외주부의 막두께가 두꺼워지기 쉽고, 막두께의 면내 균일성이 악화되기 쉽 다. 한편, 3 mm을 넘으면, 후술하는 도 9로부터도 알 수 있듯이, 이번에는 웨이퍼 외주부의 막두께가 얇아지기 쉽고, 역시 막두께의 면내 균일성이 악화되기 쉬워진다.
이와 같이 구성되는 성막 장치를 이용하여 웨이퍼 상에 W막을 성막할 때는, 우선, 웨이퍼(W)의 성막 처리를 실행하기 전에, 필요에 따라서 프리 코트를 실행한다. 이 프리 코트는, 소정의 조건으로 Si 함유 가스 공급 기구(도시하지 않음)에 의해 SiH4 가스와 같은 Si 함유 가스를 공급해서 처리용기(21)내에 Si막을 성막하고, 이어서, 질화 가스 공급 기구(도시하지 않음)에 의해 NH3 가스와 같은 질화 가스를 공급해서 질화 처리하고, 그 후 W(CO)6 가스를 공급해서 W막을 성막하고, 또한 질화 처리를 거쳐서 Si막의 성막을 실행한다. 그 후, 더미 웨이퍼를 탑재대(22)에 탑재한 상태에서 W(CO)6 가스를 공급하여, 탑재대(22)의 웨이퍼(W)가 탑재되지 않는 영역과 에지 커버링(24)의 표면에 W막을 성막한다.
필요에 따라서 프리 코트를 실행한 후, W막의 성막을 실행한다.
우선, 게이트밸브(50)를 열어서 반입출구(49)로부터 웨이퍼(W)를 처리용기(21)내에 반입하고, 탑재대(22) 상에 탑재한다. 이어서, 히터(25)에 의해 탑재대(22)를 가열해서 그 열에 의해 웨이퍼(W)를 가열하면서, 배기 장치(45)의 진공 펌프에 의해 처리용기(21)내를 배기하여, 처리용기(21)내의 압력을 6.7 Pa 이하로 진공배기한다.
이어서, 밸브(37a, 37b)를 열어서 고체형상의 W(CO)6 원료(S)가 수용된 성막원료용기(33)에 캐리어 가스 공급원(35)으로부터 캐리어 가스, 예를 들면 Ar 가스를 불어넣고, W(CO)6 원료(S)를 히터(33a)에 의해 가열해서 승화시키고, 이어서 밸브(37c)를 열어서, 생성된 W(CO)6 가스를 캐리어 가스에 의해 캐리어시킨다. 그리고, 밸브(62)를 열어서 소정 시간의 프리 플로우를 실행하고, 프리 플로우라인(61)을 통과해서 배기하여, W(CO)6 가스의 유량을 안정시킨다.
이어서, 밸브(62)를 닫음과 동시에 밸브(37d)를 열어, W(CO)6 가스를 배관(32)에 도입해서 가스 도입구(30c)로부터 샤워헤드(30)내의 확산실(30d)에 공급한다. 확산실(30d)에 공급된 W(CO)6 가스는 확산되어서, 샤워 플레이트(30a)의 가스 토출 구멍(30b)으로부터 처리용기(21)내의 웨이퍼(W) 표면을 향해서 균일하게 공급된다. 이에 의해, 가열된 웨이퍼(W) 표면에서 W(CO)6이 열분해해서 발생한 W가 웨이퍼(W) 상에 퇴적하여 W막이 형성된다.
이 때의 처리용기(21)내의 압력은 상술한 바와 같이 0.10~666.7 Pa로 된다. 압력이 666.7 Pa를 넘으면 W막의 막질이 저하할 우려가 있고, 한편, 0.10 Pa 미만에서는 성막 레이트가 지나치게 낮아진다. 또한, W(CO)6 가스의 레지던스 타임은, 100 sec 이하인 것이 바람직하다. W(CO)6 가스 유량은, 0.01~5 L/min 정도가 바람직하다.
소정의 막두께의 W막이 형성된 시점에서, 밸브(37a 내지 37d)를 닫아 W(CO)6 가스의 공급을 정지하고, 퍼지 가스 공급원(39)으로부터 퍼지 가스를 처리용기(21)내에 도입해서 W(CO)6 가스를 퍼지하고, 게이트밸브(50)를 열어서 반입출구(49)로부터 웨이퍼(W)를 반출한다.
이러한 성막 처리 시에, 웨이퍼(W)의 온도는 예를 들면 500℃로 제어되지만, 그 온도를 유지하기 위해서는, 탑재대(22)를 675℃로 가열할 필요가 있다. 이 경우, 탑재대(22)는 웨이퍼(W)보다도 큰 직경이며, 에지 커버링을 마련하지 않고 단지 탑재대(22)에 웨이퍼(W)를 탑재했을 경우에는, 도 3의 모식도에 도시하는 바와 같이, 온도(T1)가 500℃인 웨이퍼(W)의 외측에 인접해서 온도(T2)가 675℃인 탑재대(22)가 존재하게 된다. 이렇게, 웨이퍼(W)와 탑재대(22)의 온도차가 175℃나 되기 때문에, 원료 가스인 W(CO)6이 분해해서 발생하는 W(CO)5 등의 중간체의 발생량이, 웨이퍼(W)의 위쪽보다도 탑재대(22)의 위쪽에서 많아진다고 생각된다. 이 때 탑재대(22)의 외주부에서 발생한 중간체는 인접하는 웨이퍼의 외주부에의 성막에 크게 영향을 미치고, 중간체의 발생량이 많을수록 웨이퍼(W)의 외주부의 성막량이 증대해버려, 막두께가 불균일해져버린다.
특히, W(CO)6 가스를 이용한 성막의 경우, W(CO)6 가스가 상압하에 있어서 100℃에서부터 분해하기 시작하고, 150℃을 넘으면 분해가 현저해지는, 분해성이 온도에 민감한 가스이며, 또한 처리용기(21)내의 압력이 낮으므로, 탑재대(22)의 복사열의 영향을 받기 쉬워, 이러한 경향이 현저해진다.
이에 대하여, 본 실시형태에서는, 탑재대(22)로부터 웨이퍼(W)의 외측 영역에의 열영향을 완화하는 기능을 가지는 에지 커버링(24)을 탑재대(22)상의 웨이퍼(W)보다도 외측 부분을 덮도록 마련했으므로, 탑재대(22)의 웨이퍼(W)보다도 외측의 영역의 온도상승을 억제할 수 있다. 구체적으로는, 에지 커버링(24)을, 적어도 탑재대(22)와의 계면 부분이 탑재대(22)의 구성 재료보다도 복사율이 작은 재료로 구성하는 것에 의해, 탑재대(22)로부터 에지 커버링(24)에 공급되는 에너지양(열량)이 적어지고, 에지 커버링(24) 자체의 온도상승이 억제된다. 이 때문에, 웨이퍼(W)보다도 외측 영역의 온도를 웨이퍼(W)의 온도에 가깝게 할 수 있다. 따라서, CVD의 원료가 W(CO)6 가스와 같이 150℃ 이하에서 분해하기 시작하는 유기 금속재료여도, 상기와 같은 문제가 발생하기 어려워진다.
이 경우에, 에지 커버링(24)과 탑재대(22)의 계면 부분의 복사율은 0.38 이하인 것이 바람직하다. 또한, 에지 커버링(24)의 온도는 웨이퍼(W)와의 온도차가 90℃ 이내가 되는 온도인 것이 바람직하다. 보다 적합하게는, 복사율은 0.23 이하, 온도차는 50℃ 이하이다. 이러한 온도차를 형성하기 위해서는, 에지 커버링(24)의 재질 및 형상 등을 적절하게 설정하면 된다.
특히, 상술한 바와 같이, 에지 커버링(24)을 모재(24a)의 표면에 저복사율막(24b)을 형성해서 이루어지는 구성으로 하면, 탑재대(22)와의 계면 부분에 복사율이 낮은 막이 존재하게 되기 때문에, 모재(24a)의 재질에 관계없이 에지 커버링(24)의 열영향 완화 기능을 발휘시킬 수 있다.
모재(24a)로서는 실리콘을 이용할 수 있다. 또한, 저복사율막(24b)으로서는 반사율이 높은 금속계의 막, 예를 들면 W막이 바람직하다. 이러한 구성인 경우에도, 탑재대(22)와의 계면 부분(이 예의 경우에는 저복사율막(24b))의 복사율은 0.38 이하인 것이 바람직하다. 또한, 에지 커버링(24)의 온도는 웨이퍼(W)와의 온도차가 90℃ 이내가 되는 온도인 것이 바람직하다. 보다 적합하게는, 복사율은 0.23 이하, 온도차는 50℃ 이하이다. 물론, 에지 커버링(24)을 텅스텐(W) 단체로 구성할 수도 있다.
또한, 탑재대(22)를 구성하는 AlN 등의 세라믹스 재료는, 열에너지가 큰 적외 영역에 있어서 1에 가까운 복사율을 가지는 데 반해, 저복사율막(24b)으로서 이용하는 W막의 복사율은 0.15 정도이기 때문에 상술한 바와 같이 큰 효과를 얻을 수 있지만, 모재를 구성하는 실리콘의 복사율은 0.30~0.72 정도, 특히 400~680℃의 사이에서는 0.43~0.72로 탑재대(22)를 구성하는 세라믹스 재료보다도 작기 때문에, 에지 커버링(24)을 실리콘 단체로 구성해도 어느 정도의 효과를 얻을 수 있다.
다음으로, 에지 커버링(24)의 구조 등에 의한 효과의 차이를 시뮬레이션에 의해 구한 결과에 대해서 설명한다.
여기에서는, 도 4에 나타내는 바와 같은 모델을 이용하여 열 수지(收支) 밸런스 계산에 의해 에지 커버링의 온도를 구했다. 탑재대의 온도Tstg=675℃, 샤워헤드의 온도Tsh=50℃로 하고, 탑재대에서 웨이퍼 및 에지 커버링을 향해서 복사되는 에너지양(열량)을 Q1로 하고, 웨이퍼 및 에지 커버링으로부터 샤워헤드를 향해서 복 사되는 에너지양(열량)을 Q2로 하고, Q1=Q2로 해서, 슈테판볼츠만의 식을 이용하여 에지 커버링의 온도(TE)를 구했다. 또한, 성막압력이 20 Pa 정도로 낮으므로 가스 전열은 무시하고, 복사 전열만을 고려했다.
또한, 에지 커버링(ECR)으로서, 두께 1 mm 실리콘(복사율ε2f:0.65)을 이용하고, 탑재대와의 사이에 W막을 형성하지 않은 것, 실리콘의 이면 및 탑재대(복사율ε1=0.85)의 표면 중 어느 하나, 또는 양쪽에 두께 500 nm의 W막(복사율ε2b=0.18)을 형성한 것을 이용했을 경우에 대해서 시뮬레이션했다. 샤워헤드의 복사율(ε3)은 0.65로 했다.
또한, 시뮬레이션은 에지 커버링으로서 실리콘의 상면에 두께 500 nm의 W막이 형성되어 있다고 하고 계산을 실행했다. 그 결과를 표 1에 나타낸다.
No. 1 No. 2 No. 3 No. 4
W막 ECR이면 없음 없음 있음 있음
탑재대 상 없음 있음 없음 있음
ECR온도(℃) 618.9 526.8 532.7 473.5
탑재대와의 온도차 56.1 148.2 142.3 201.5
표 1에 도시하는 바와 같이, 에지 커버링으로서 실리콘만을 이용했을 경우(No. 1)에는, 에지 커버링의 온도는 618.9이고, 이니셜의 675로부터 56.1 저하이지만, 실리콘의 이면 또는 탑재대의 표면에 W막을 형성하는(No. 2, 3) 것에 의해 530정도로 웨이퍼 온도에 가까운 레벨까지 저하시킬 수 있는 것이 유도되었다. 에지 커버링의 이면 및 탑재대의 표면에 W막을 성막했을 경우(No. 4)에는 473.5로 웨이퍼 온도보다도 오히려 낮아지는 것이 유도되었다.
다음으로, 에지 커버링의 W막의 막두께와 복사율의 관계에 대해서 실측한 결과에 대해서 설명한다. 도 5는, 횡축에 W막의 막두께를 잡고, 종축에 복사율을 잡아, 이들의 관계를 나타내는 그래프이다. 도 5에 도시하는 바와 같이, W막의 막두께가 100 nm 이상이면 0.15 정도의 낮은 복사율에서 안정되는 것을 알 수 있다. 즉, W막의 저복사율의 효과를 안정되게 얻기 위해서는, 100 nm 이상의 막두께를 가지고 있는 것이 바람직하다.
다음으로, 두께 1 mm의 실리콘 모재의 이면에 W막을 500 nm의 두께로 형성한 에지 커버링을 이용했을 경우(시험 1), W막을 형성하지 않고 실리콘 모재만의 에지 커버링을 이용했을 경우(시험 2), 에지 커버링을 이용하지 않는 경우(시험 3)에 대해, 실제로 웨이퍼 상에 W막을 성막했다.
성막에 대해서는, 미리 프리 코트를 실시해 두고, 그 후 웨이퍼를 반송해서 W막의 본 성막을 실행했다.
우선 프리 코트 시에는, 최초에 탑재대 온도 400℃에서 Si막을 성막하고, 이어서 탑재대 온도를 550℃로 상승시켜서 1회째의 질화 처리를 실행한 후, W막을 성막했다. 또한 탑재대 온도를 600℃로 상승시켜서 2회째의 질화 처리를 실행하고, 계속해서 2회째의 Si막의 성막을 실행했다. 또한 탑재대 온도를 680℃로 상승시켜서 3회째의 질화 처리를 실행했다. 최후에 더미 웨이퍼를 이용하여 W막의 성막을 실행했다. 조건은 아래와 같이 했다.
프리 코트 조건
<1회째의 Si막 성막>
탑재대 온도: 400℃
압력: 326.6 Pa
가스 유량: Ar/SiH4=600/100 mL/min(sccm)
성막시간: 600 sec
<1회째의 질화 처리>
탑재대 온도: 550℃
압력: 133.3 Pa
가스 유량: Ar/NH3=50/310 mL/ min(sccm)
처리 시간 :60 sec
<1회째의 W막 성막>
탑재대 온도: 550℃
용기온도: 41℃
압력: 6.7 Pa
가스 유량: 캐리어Ar/희석Ar=40/320 mL/min(sccm)
성막시간: 60 sec
<2회째의 질화 처리>
탑재대 온도: 600℃
압력: 133.3 Pa
가스 유량: Ar/NH3=50/310 mL/min(sccm)
처리 시간: 60 sec
<2회째의 Si막 성막>
탑재대 온도: 600℃
압력: 326.6 Pa
가스 유량: Ar/SiH4=600/100 mL/min(sccm)
성막시간: 1800 sec
<3회째의 질화 처리>
탑재대 온도: 680℃
압력: 133.3 Pa
가스 유량: Ar/NH3=50/310 mL/min(sccm)
처리 시간: 60 sec
<2회째의 W성막>
※더미 웨이퍼를 탑재대 상에 탑재한 상태에서 실행했다.
탑재대 온도: 680℃
용기온도: 41℃
압력: 20 Pa
가스 유량: 캐리어Ar/희석Ar=90/700 mL/min(sccm)
성막시간: 300 sec
이 프리 코트 후, W막의 본 성막을 실행했다. 이 때의 성막 조건을 이하에 나타낸다.
W막의 본 성막 조건
탑재대 온도: 675℃
용기온도: 41℃
압력: 20 Pa
가스 유량: 캐리어Ar/희석Ar=90/700 mL/min(sccm)
성막시간: 48 sec
막두께: 10 nm(설정)
시험 1~3에 의해 웨이퍼(W) 상에 성막된 W막의 시트 저항(Rs)을 측정했다. 그 결과를 도 6에 나타낸다. 도 6은 횡축을 중심으로부터 에지를 향하는 웨이퍼의 위치로 하고, 종축을 W막의 시트 저항을 잡아, 시트 저항의 면내 분포를 나타내는 그래프이다. 도 6에 있어서 종축의 시트 저항치는 센터의 시트 저항(Rsc)으로 규격화한 값을 이용하고 있다. 또한, 시트 저항의 면내 균일성(WiWNU)은 1σ로 시험 1에서는 5.9%, 시험 2에서는 9.1%, 시험 3에서는 12.0%였다. 시트 저항은 W막의 막두께가 두꺼워질수록 저하하기 때문에, 시트 저항의 면내 분포는 막두께의 면내 분포 및 그 전제로서의 온도의 면내 분포의 지표이며, 에지 커버링을 마련하는 것에 의해, 막두께 균일성이 개선되고, 특히, 이면에 W막을 형성한 에지 커버링을 마련하는 것에 의해, 막두께 균일성이 양호해지는 것이 확인된다. 이것은, 도 6에 도시하는 바와 같이, 웨이퍼 외주부의 막두께가 두꺼워지는 것이 완화된 것에 의한다.
이 때의 에지 커버링의 온도는, 시험 1에서는 530℃, 시험 2에서는 620℃이었다. 에지 커버링을 마련하지 않은 시험 3에 있어서의 에지 커버링의 온도를 탑재대의 온도인 675℃로 하여, 에지 커버링 온도와 시트 저항(Rs)의 면내 균일성의 관계를 구했다. 그 결과를 도 7에 나타낸다. 도 7은 횡축을 에지 커버링의 온도로 하고, 종축을 시트 저항의 면내 균일성으로 하여, 이들의 관계를 나타내는 그래프이다. 일반적인 프로세스 조건으로서, 시트 저항의 면내 균일성(WiWNU)은 1σ에서 8% 이하인 것이 요구되지만, 도 7로부터 8% 이하를 달성하기 위해서는 에지 커버링의 온도가 590℃ 이하일 필요가 있는 것을 알 수 있다. 이 때 웨이퍼 온도는 500℃이므로, 에지 커버링(24)과 피처리 기판인 웨이퍼(W)의 온도차를 90℃ 이내로 할 필요가 있는 것을 알 수 있다.
또한, 에지 커버링을 소망하는 면내 균일성을 얻을 수 있는 590℃ 이하로 하기 위해서 필요한 복사율의 검토를 실행했다. 여기에서는 상술한 열 수지 밸런스를 고려한 모델에 의해 에지 커버링의 온도와 에지 커버링 이면의 복사율의 관계를 어림했다. 그 결과를 도 8에 나타낸다. 도 8은 횡축을 에지 커버링 이면의 복사율로 하고, 종축을 에지 커버링의 온도로 하여, 이들의 관계를 나타내는 그래프이다. 도 8로부터, 에지 커버링의 이면의 복사율을 0.38 이하로 하는 것에 의해, 에지 커버링의 온도를 590℃ 이하로 해서 소망하는 균일성을 얻을 수 있는 것이 확인되었다.
다음으로, 에지 커버링의 두께의 영향에 대해서 시험한 결과에 대해서 설명한다. 상술한 시험 1에서는 두께 1 mm의 실리콘 모재에 두께 500 nm의 W막을 형성한 에지 커버링을 이용하여 W막의 성막을 실행했지만, 여기에서는 두께 3 mm의 실리콘 모재에 두께 500 nm의 W막을 형성한 에지 커버링을 이용하여 성막시험을 실행했다(시험 4). 성막 조건은 상기 시험 1~3과 마찬가지로 했다. 성막된 W막의 시트 저항(Rs)을 측정한 바, 면내 균일성(WiWNU)은 1σ에서 6.5%였다. 또한, 이 때의 시트 저항의 면내 분포를 도 9에 나타낸다. 도 9는 횡축을 중심으로부터 에지를 향하는 웨이퍼 상의 위치로 하고, 종축을 시트 저항으로 해서, 이들의 관계를 나타내는 그래프이다. 도 9에는 시험 1의 면내 분포도 함께 나타내고 있다.
이 도에 도시하는 바와 같이, 에지 커버링의 두께에 의해, 웨이퍼 외주부의 시트 저항(Rs)의 거동이 변화하고 있고, 실리콘 모재가 3 mm까지 두꺼워지면 웨이퍼 외주부 시트 저항이 오히려 상승하는 것을 알 수 있었다. 이것은, 에지 커버링에 있어서는, 샤워헤드 대향면 쪽이 탑재대 인접면보다도 온도가 낮고, 그 때문에 에지 커버링의 두께 방향으로 온도분포가 발생하고, 이 온도분포는 에지 커버링이 두꺼울수록 커지기 때문이다．
이로부터, 에지 커버링의 두께를 조정하는 것에 의해, 웨이퍼 외주부에서의 시트 저항(Rs)의 변동, 즉 막두께의 변동을 컨트롤할 수 있고, 보다 균일한 시트 저항 분포(막두께 분포)를 얻을 수 있은 것이 확인되었다.
또한, 본 발명은 상기 실시 형태에 한정되지 않고 여러 가지 한정 가능하다. 예를 들면, 상기 실시 형태에서는, 에지 커버링으로서 실리콘 모재에 W막을 형성한 것을 예시했지만, 이에 한정되는 것은 아니고, 예를 들면, 모재로서 Si와 비교적 복사율이 가까운 Al2O3, AlN, SiO2, SiC 등을 이용하고, W막 대신에 W에 비교적 방사율이 가까운 TaN막, Ta막, TiN막, Ti막을 형성한 것을 이용하는 것에 의해, 상기 조건과 유사 조건으로 적용할 수 있다. 또한, 이들 이외에도 여러 가지 재료를 조합해서 적용하는 것이 가능하다. 또한, 상기 실시 형태에서는 모재에 막을 형성한 에지 커버링에 대해서 나타냈지만, 막을 탑재대에 형성해도 좋다. 또한, 이러한 모재와 막을 가지는 구조의 것에 한하지 않고, 단일 구조의 것이어도 상관없다.
또한, 상기 실시 형태에서는 CVD에 의해 W막을 성막하는 성막 장치를 예로 들어서 나타냈지만, 이에 한하지 않고, 다른 막을 CVD로서 성막하는 장치이면 적용 가능하다. 상기 실시 형태에서는, CVD의 원료로서 150℃ 이하의 온도에서 분해하기 시작하는 유기 금속재료인 W(CO)6을 이용한 예를 나타냈지만, 이러한 150℃ 이하의 온도에서 분해하기 시작하는 유기 금속재료로서는, W(CO)6 이외에, Ti[N(CH3)2]4, Ru3(CO)12, Ta[N(C2H5)2]3[NC(CH3)3], Ta[NC(CH3)2C2H5][N(CH3)2]3, (hfac)Cu(tmvs)이 있고, 이들을 이용하여 Ti, Ru, Ta, Cu를 성막하는 경우에 유효하다. 또한, 피처리 기판에 관해서도 상기 실시 형태의 반도체 웨이퍼에 한하지 않고, 액정 표시 장치(LCD)에 대표되는 플랫 패널 디스플레이용의 기판 등, 다른 기판이 적용 가능하다.

Claims (17)

  1. 피처리 기판을 가열하면서, 피처리 기판의 표면에서 성막용 가스를 반응시켜서 CVD에 의해 피처리 기판 상에 소정의 막을 성막하는 CVD 성막 장치에 있어서,
    진공으로 유지가능한 처리용기와,
    상기 처리용기내에서 피처리 기판을 탑재하고, 피처리 기판보다도 큰 직경의 탑재대와,
    상기 탑재대에 마련되고, 피처리 기판을 가열하는 가열 기구와,
    상기 처리용기내에 성막용 가스를 공급하는 가스 공급 기구와,
    상기 처리용기내를 진공배기하는 배기 기구와,
    상기 탑재대에 있어서의 피처리 기판의 외측 부분을 덮도록 마련되고, 상기 탑재대로부터 피처리 기판의 외측의 영역에의 열영향을 완화하는 커버 부재를 구비하며,
    상기 커버 부재는 상기 탑재대와 인접하는 면의 복사율이 상기 탑재대의 복사율보다도 작고,
    상기 탑재대는 세라믹스제이며, 상기 커버 부재는 상기 탑재대와 인접하는 면의 복사율이 0.38 이하인, CVD 성막 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 커버 부재는, 적어도 상기 탑재대와 인접하는 면을 포함하는 부분이 텅스텐으로 구성되어 있는, CVD 성막 장치.
  5. 제 4 항에 있어서,
    상기 커버 부재는, 텅스텐 단체로 구성되어 있는, CVD 성막 장치.
  6. 제 1 항에 있어서,
    상기 가열 기구에 의해 피처리 기판을 성막 처리시의 온도로 가열했을 때에, 상기 커버 부재와 피처리 기판의 온도차가 90℃ 이내가 되도록, 상기 커버 부재의 복사율 및 두께가 결정되는, CVD 성막 장치.
  7. 제 1 항에 있어서,
    상기 커버 부재는, 피처리 기판의 외측을 둘러싸도록 고리형상을 이루는, CVD 성막 장치.
  8. 제 1 항에 있어서,
    상기 커버 부재의 두께가 1 mm 이상 3 mm 이하인, CVD 성막 장치.
  9. 제 1 항에 있어서,
    상기 가스 공급 기구는, 150℃ 이하에서 분해하기 시작하는 금속재료를 원료로 하여 성막용 가스를 공급하는, CVD 성막 장치.
  10. 피처리 기판을 가열하면서, 피처리 기판의 표면에서 성막용 가스를 반응시켜서 CVD에 의해 피처리 기판상에 소정의 막을 성막하는 CVD 성막 장치에 있어서,
    처리용기내에서 피처리 기판을 탑재하고, 피처리 기판보다도 큰 직경의 탑재대와,
    상기 탑재대에 마련되고, 피처리 기판을 가열하는 가열 기구와,
    상기 처리용기내에 성막용 가스를 공급하는 가스 공급 기구와,
    상기 처리용기내를 진공배기하는 배기 기구와,
    상기 탑재대에 있어서의 피처리 기판의 외측 부분을 덮도록 마련되고, 모재와, 모재의 적어도 이면측에 마련되고 상기 탑재대의 복사율보다도 작은 복사율을 갖는 저복사율막을 가지는 커버 부재를 구비하며,
    상기 탑재대는 세라믹스제이며, 상기 커버 부재의 상기 저복사율막의 복사율이 0.38 이하인, CVD 성막 장치.
  11. 삭제
  12. 제 10 항에 있어서,
    상기 모재는 실리콘제이며, 상기 저복사율막이 텅스텐막인, CVD 성막 장치.
  13. 제 10 항에 있어서,
    상기 저복사율막의 두께가 100 nm 이상인, CVD 성막 장치.
  14. 제 10 항에 있어서,
    상기 가열 기구에 의해 피처리 기판을 성막 처리시의 온도로 가열했을 때에, 상기 커버 부재와 피처리 기판의 온도차가 90℃ 이내가 되도록, 상기 커버 부재의 상기 모재 및 저복사율막의 복사율 및 두께가 결정되는, CVD 성막 장치.
  15. 제 10 항에 있어서,
    상기 커버 부재는, 피처리 기판의 외측을 둘러싸도록 고리형상을 이루는, CVD 성막 장치.
  16. 제 10 항에 있어서,
    상기 커버 부재의 두께가 1 mm 이상 3 mm 이하인, CVD 성막 장치.
  17. 제 10 항에 있어서,
    상기 가스 공급 기구는, 150℃ 이하에서 분해하기 시작하는 금속재료를 원료로 하여 성막용 가스를 공급하는, CVD 성막 장치.
KR1020097020267A 2007-03-28 2008-03-24 Cvd 성막 장치 KR101207593B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-083870 2007-03-28
JP2007083870 2007-03-28

Publications (2)

Publication Number Publication Date
KR20100014643A KR20100014643A (ko) 2010-02-10
KR101207593B1 true KR101207593B1 (ko) 2012-12-03

Family

ID=39788516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097020267A KR101207593B1 (ko) 2007-03-28 2008-03-24 Cvd 성막 장치

Country Status (6)

Country Link
US (1) US20100064972A1 (ko)
JP (1) JP5238688B2 (ko)
KR (1) KR101207593B1 (ko)
CN (1) CN101646804B (ko)
TW (1) TW200902754A (ko)
WO (1) WO2008117781A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101248881B1 (ko) * 2011-09-26 2013-04-01 주식회사 유진테크 기판지지유닛 및 기판처리장치, 그리고 기판지지유닛을 제조하는 방법
JP2014116331A (ja) * 2011-11-30 2014-06-26 Dowa Electronics Materials Co Ltd 結晶成長装置、結晶成長方法及びサセプタ
JP6108931B2 (ja) * 2013-04-19 2017-04-05 株式会社アルバック 基板加熱機構、成膜装置
KR101545394B1 (ko) * 2013-09-06 2015-08-20 한양대학교 산학협력단 기판의 제조 방법 및 장치
US9330955B2 (en) * 2013-12-31 2016-05-03 Applied Materials, Inc. Support ring with masked edge
CN104911565B (zh) * 2014-03-11 2017-12-22 中微半导体设备(上海)有限公司 一种化学气相沉积装置
JP6444641B2 (ja) * 2014-07-24 2018-12-26 株式会社ニューフレアテクノロジー 成膜装置、サセプタ、及び成膜方法
JP6186067B1 (ja) * 2016-12-13 2017-08-23 住友精密工業株式会社 圧電体結晶膜の成膜方法および圧電体結晶膜成膜用トレイ
JP7242979B2 (ja) * 2018-12-17 2023-03-22 株式会社レゾナック ＳｉＣエピタキシャル成長装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007694A (ja) 2001-06-19 2003-01-10 Tokyo Electron Ltd 枚葉式の熱処理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS591671A (ja) * 1982-05-28 1984-01-07 Fujitsu Ltd プラズマｃｖｄ装置
US4445025A (en) * 1982-11-01 1984-04-24 Athena Controls Inc. Low mass flexible heating means
JP3257741B2 (ja) * 1994-03-03 2002-02-18 東京エレクトロン株式会社 プラズマエッチング装置及び方法
JPH07245264A (ja) * 1994-03-03 1995-09-19 Toshiba Corp 気相成長装置
JP3636866B2 (ja) * 1997-07-16 2005-04-06 東京エレクトロン株式会社 ＣＶＤ−Ｔｉ膜の成膜方法
US6364957B1 (en) * 1997-10-09 2002-04-02 Applied Materials, Inc. Support assembly with thermal expansion compensation
JP4288767B2 (ja) * 1999-07-07 2009-07-01 東京エレクトロン株式会社 半導体装置の製造方法
JP4592916B2 (ja) * 2000-04-25 2010-12-08 東京エレクトロン株式会社 被処理体の載置装置
JP4325301B2 (ja) * 2003-01-31 2009-09-02 東京エレクトロン株式会社 載置台、処理装置及び処理方法
US7235139B2 (en) * 2003-10-28 2007-06-26 Veeco Instruments Inc. Wafer carrier for growing GaN wafers
US20060292310A1 (en) * 2005-06-27 2006-12-28 Applied Materials, Inc. Process kit design to reduce particle generation
JP4783094B2 (ja) * 2005-09-02 2011-09-28 東京エレクトロン株式会社 プラズマ処理用環状部品、プラズマ処理装置、及び外側環状部材
US8038837B2 (en) * 2005-09-02 2011-10-18 Tokyo Electron Limited Ring-shaped component for use in a plasma processing, plasma processing apparatus and outer ring-shaped member

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007694A (ja) 2001-06-19 2003-01-10 Tokyo Electron Ltd 枚葉式の熱処理装置

Also Published As

Publication number Publication date
KR20100014643A (ko) 2010-02-10
CN101646804A (zh) 2010-02-10
JPWO2008117781A1 (ja) 2010-07-15
CN101646804B (zh) 2011-11-23
TW200902754A (en) 2009-01-16
JP5238688B2 (ja) 2013-07-17
US20100064972A1 (en) 2010-03-18
WO2008117781A1 (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
KR101207593B1 (ko) Cvd 성막 장치
KR101764048B1 (ko) 성막 장치
TW201843341A (zh) 氣體供給裝置、氣體供給方法及成膜方法
JP2017174919A (ja) 窒化膜の形成方法
TW201404932A (zh) 氣體供應設備及成膜設備
US8263181B2 (en) Ti-based film forming method and storage medium
WO2020026445A1 (ja) 基板処理装置およびデバイス製造方法
TWI827770B (zh) ＲｕＳｉ膜之形成方法及成膜裝置
CN109504952B (zh) 气体供给装置和成膜装置
WO2011033918A1 (ja) 成膜装置、成膜方法および記憶媒体
KR101412034B1 (ko) 가스분사조립체 및 이를 이용한 박막증착장치
JP2011249407A (ja) 基板処理装置
JP6784848B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP6820793B2 (ja) 基板処理装置、排気管のコーティング方法及び基板処理方法
WO2022004520A1 (ja) 成膜方法及び成膜装置
JP3738494B2 (ja) 枚葉式の熱処理装置
JP7325261B2 (ja) 基板処理方法及び基板処理装置
JP2012136743A (ja) 基板処理装置
TWI834936B (zh) 成膜方法
JP7300913B2 (ja) 基板処理方法及び基板処理装置
JP5656683B2 (ja) 成膜方法および記憶媒体
TW202132609A (zh) 成膜方法
JP5659041B2 (ja) 成膜方法および記憶媒体
JP4616734B2 (ja) 基板処理装置
JP2007073879A (ja) 基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 7