KR101198136B1 - 반도체 장치의 데이터 전달 회로 - Google Patents

반도체 장치의 데이터 전달 회로 Download PDF

Info

Publication number
KR101198136B1
KR101198136B1 KR1020100064303A KR20100064303A KR101198136B1 KR 101198136 B1 KR101198136 B1 KR 101198136B1 KR 1020100064303 A KR1020100064303 A KR 1020100064303A KR 20100064303 A KR20100064303 A KR 20100064303A KR 101198136 B1 KR101198136 B1 KR 101198136B1
Authority
KR
South Korea
Prior art keywords
signal
data line
data
response
semiconductor device
Prior art date
Application number
KR1020100064303A
Other languages
English (en)
Other versions
KR20120003608A (ko
Inventor
최병찬
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100064303A priority Critical patent/KR101198136B1/ko
Priority to US12/970,495 priority patent/US8339885B2/en
Publication of KR20120003608A publication Critical patent/KR20120003608A/ko
Application granted granted Critical
Publication of KR101198136B1 publication Critical patent/KR101198136B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

반도체 장치의 데이터 전달 회로는 제 1 데이터 라인, 제 2 데이터 라인, 제 1 제어 신호에 응답하여 제 1 데이터 라인의 데이터를 증폭하여 제 2 데이터 라인에 전달하도록 구성된 제 1 전달부, 제 2 제어 신호에 응답하여 제 1 데이터 라인과 제 2 데이터 라인을 전기적으로 연결하도록 구성된 제 2 전달부, 및 반도체 장치의 동작 속도를 판단한 결과에 따라 제 1 제어 신호와 제 2 제어 신호를 생성하도록 구성된 제어부를 포함한다.

Description

반도체 장치의 데이터 전달 회로{DATA TRANSFER CIRCUIT OF SEMICONDUCTOR APPARATUS}
본 발명은 반도체 장치에 관한 것으로서, 특히 반도체 장치의 데이터 전달 회로에 관한 것이다.
도 1에 도시된 바와 같이, 스위치 제어 방식을 이용한 종래의 기술에 따른 반도체 장치의 데이터 전달 회로(1)는 비트 라인 센스 앰프(10), 컬럼 스위치(M1, M2) 및 입출력 스위치(M3, M4)를 포함한다.
비트 라인(BLT, BLB)과 제 1 데이터 라인(SIOT, SIOB) 사이에 컬럼 스위치(M1, M2)가 연결된다.
제 1 데이터 라인(SIOT, SIOB)과 제 2 데이터 라인(LIOT, LIOB) 사이에 입출력 스위치(M3, M4)가 연결된다.
비트 라인 센스 앰프(10)는 비트 라인(BLT, BLB)과 연결되고, 비트 라인(BLT, BLB)의 데이터를 감지 및 증폭하여 컬럼 스위치(M1, M2)로 출력한다.
컬럼 스위치(M1, M2)는 컬럼 선택 신호(YI)에 응답하여 비트 라인(BLT, BLB)과 제 1 데이터 라인(SIOT, SIOB)을 연결한다.
입출력 스위치(M3, M4)는 입출력 제어 신호(IOSW)에 응답하여 제 1 데이터 라인(SIOT, SIOB)과 제 2 데이터 라인(LIOT, LIOB)을 연결한다.
이때 비트 라인(BLT, BLB)과 제 1 데이터 라인(SIOT, SIOB)에 비해 제 2 데이터 라인(LIOT, LIOB)의 부하가 더 크다.
그리고 제 1 데이터 라인(SIOT, SIOB)과 제 2 데이터 라인(LIOT, LIOB)의 데이터는 전원 전압(VDD)의 절반에 해당하는 레벨의 코어 전압(VCORE)으로 구동된다.
상대적으로 부하가 큰 제 2 데이터 라인(LIOT, LIOB)에 코어 전압(VCORE) 레벨의 데이터를 손실 없이 전달하기 위해서는 입출력 스위치(M3, M4)를 구성하는 NMOS 트랜지스터의 문턱 전압과 코어 전압(VCORE)을 합한 것 이상의 레벨을 갖는 입출력 제어 신호(IOSW)가 인가되어야 한다.
따라서 입출력 제어 신호(IOSW)로서 전원 전압(VDD)을 승압한 승압 전압(VPP)을 사용한다.
상술한 종래 기술은 제 2 데이터 라인(LIOT, LIOB)의 데이터를 차지 쉐어링(Charge Sharing) 동작에 의해 감지시 LIOT와 LIOB의 전압 차 즉, 델타 전압(Delta Voltage)를 필요로 한다.
델타 전압을 빠르게 확보하기 위해서 컬럼 스위치(M1, M2)를 빠르게 구동 즉, 컬럼 선택 신호(YI)의 활성화 타이밍을 앞당겨야 한다.
한편, 도 2에 도시된 바와 같이, 로컬 증폭 방식의 종래 기술에 따른 데이터 전달 회로(2)는 도 1의 구성에 로컬 센스 앰프(20)를 추가로 구성하였다.
즉, 제 1 데이터 라인(SIOT, SIOB) 사이에 복수의 트랜지스터(M5 ~ M9)로 로컬 센스 앰프(20)를 구성하였다.
로컬 센스 앰프(20)는 인에이블 신호(LSAEN)에 응답하여 제 1 데이터 라인(SIOT, SIOB)의 데이터를 증폭하여 제 2 데이터 라인(LIOT, LIOB)에 전달한다.
그러나 상술한 스위치 제어 방식 및 로컬 증폭 방식에 따른 종래 기술은 다음과 같은 문제가 있다.
즉, 스위치 제어 방식의 종래 기술에 따른 데이터 전달 회로(1)는 비동기 파라미터(Asynchronous Parameter) 중에서 tRCD(RAS to CAS delay)를 지연시켜 tRCD 마진이 감소하는 문제가 발생한다.
또한 로컬 증폭 방식의 종래 기술에 따른 데이터 전달 회로(2)는 로컬 센스 앰프(20)의 증폭 동작에 따라 제 2 데이터 라인(LIOT, LIOB)의 데이터가 도 1의 차지 쉐어링 방식에 비해 더 큰 레벨 차이를 갖게 된다. 따라서 이후의 프리차지(Precharge) 동작시 제 2 데이터 라인(LIOT, LIOB)을 코어 전압(VCORE) 레벨로 복귀시키기 위한 전류 소비가 증가하는 문제가 발생한다.
본 발명의 실시예는 tRCD 마진 증가와 전류 소비 감소를 모두 만족시킬 수 있도록 한 반도체 장치의 데이터 전달 회로를 제공하고자 한다.
본 발명의 실시예는 제 1 데이터 라인, 제 2 데이터 라인, 제 1 제어 신호에 응답하여 제 1 데이터 라인의 데이터를 증폭하여 제 2 데이터 라인에 전달하도록 구성된 제 1 전달부, 제 2 제어 신호에 응답하여 제 1 데이터 라인과 제 2 데이터 라인을 전기적으로 연결하도록 구성된 제 2 전달부, 및 반도체 장치의 동작 속도를 판단한 결과에 따라 제 1 제어 신호와 제 2 제어 신호를 생성하도록 구성된 제어부를 포함함을 특징으로 한다.
본 발명의 실시예는 비트 라인 센스 앰프와 연결된 제 1 데이터 라인, 입출력 센스 앰프와 연결된 제 2 데이터 라인, 인에이블 신호에 응답하여 제 1 데이터 라인의 데이터를 증폭하여 제 2 데이터 라인에 전달하도록 구성된 로컬 센스 앰프, 스위칭 신호에 응답하여 제 1 데이터 라인과 제 2 데이터 라인을 전기적으로 연결하도록 구성된 복수의 스위치, 및 반도체 장치의 동작 속도를 판단한 결과에 따라 인에이블 신호와 스위칭 신호를 생성하도록 구성된 제어부를 포함함을 다른 특징으로 한다.
본 발명의 실시예는 반도체 장치의 동작 조건에 따라 스위치 제어 방식과 로컬 증폭 방식이 자동 전환되므로 tRCD 마진 증가와 전류 소비 감소를 모두 만족시켜 반도체 장치의 성능을 향상시킬 수 있다.
도 1 및 2는 종래의 기술에 따른 반도체 장치의 데이터 전달 회로의 회로도,
도 3은 본 발명의 실시예에 따른 반도체 장치의 데이터 전달 회로(100)의 회로도,
도 4는 도 3의 제어부(130)의 회로도,
도 5는 본 발명의 실시예에 따른 반도체 장치의 데이터 전달 회로(100)의 출력 파형도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
본 발명의 실시예는 서로 다른 데이터 라인을 연결하기 위한 스위치 제어 방식과 로컬 증폭 방식 중에서 반도체 장치의 동작 조건 예를 들어, 동작 속도에 맞는 방식이 자동으로 선택될 수 있도록 한 것이다.
즉, 반도체 장치의 고속 동작에서는 로컬 증폭 방식을 사용함으로써 tRCD 마진을 증가시키고, 저속 동작에서는 스위치 제어 방식을 사용함으로써 전류 소비를 감소 시키도록 한 것이며, 속도 판단을 위한 기준으로 카스 레이턴시(CAS Latency: CL)를 이용하였다.
이후에서 설명하는 카스 레이턴시 값은 본 발명 실시예를 위한 예를 든 것일 뿐, 반도체 장치의 종류 및 각종 동작 조건에 맞도록 가변 적용할 수 있는 것임을 미리 밝혀둔다.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 장치의 데이터 전달 회로(100)는 제 1 데이터 라인(SIOT, SIOB), 제 2 데이터 라인(LIOT, LIOB), 제 1 전달부(110), 제 2 전달부(120) 및 제어부(130)를 포함한다.
제 1 데이터 라인(SIOT, SIOB)은 컬럼 스위치(M1, M2)를 통해 비트 라인(BLT, BLB)과 연결된다.
비트 라인(BLT, BLB)에는 비트 라인 센스 앰프(10)가 연결된다.
제 1 전달부(110)는 제 1 제어 신호 즉, 제 1 스위칭 신호(IOSW1) 및 인에이블 신호(LSAEN1)에 따라 제 1 데이터 라인(SIOT, SIOB)의 데이터를 감지 및 증폭하여 제 2 데이터 라인(LIOT, LIOB)에 전달하도록 구성된다.
제 1 전달부(110)는 로컬 센스 앰프(M11 ~ M15)와 복수의 스위치(M16, M17)를 포함한다.
로컬 센스 앰프(M11 ~ M15)는 인에이블 신호(LSAEN1)에 따라 동작 여부가 결정된다.
복수의 스위치(M16, M17)는 제 1 스위칭 신호(IOSW1)에 따라 턴 온 여부가 결정된다.
제 2 전달부(120)는 제 2 제어 신호 즉, 제 2 스위칭 신호(IOSW2)에 응답하여 제 1 데이터 라인(SIOT, SIOB)과 제 2 데이터 라인(LIOT, LIOB)을 전기적으로 연결하도록 구성된다.
제 2 전달부(120)는 복수의 스위치(M18, M19)를 포함한다.
복수의 스위치(M18, M19)는 제 2 스위칭 신호(IOSW2)에 따라 턴 온 여부가 결정된다.
제어부(130)는 반도체 장치의 동작 속도를 판단한 결과에 따라 제 1 스위칭 신호(IOSW1), 제 2 스위칭 신호(IOSW2) 및 인에이블 신호(LSAEN1)를 생성하도록 구성된다.
제어부(130)는 카스 레이턴시 값을 정의하는 카스 레이턴시 신호(CL<5:10>)에 따라 반도체 장치의 동작 속도를 두 종류 예를 들어, 고속 또는 저속으로 판단하고, 판단 결과에 맞도록 소스 신호들(IOSW, LSAEN)을 이용하여 제 1 스위칭 신호(IOSW1), 제 2 스위칭 신호(IOSW2) 및 인에이블 신호(LSAEN1)를 생성하도록 구성된다.
이때 소스 신호들(IOSW, LSAEN)로서 입출력 제어 신호(IOSW)와 인에이블 신호(LSAEN)를 이용할 수 있다.
도 4에 도시된 바와 같이, 제어부(130)는 제 1 내지 제 3 신호 생성부(131 ~133)를 포함한다.
제 1 신호 생성부(131)는 카스 레이턴시 신호(CL<5:10>)를 조합하여 플래그 신호(CLFLAG)를 생성하도록 구성된다.
제 1 신호 생성부(131)는 CL = 5 ~ 7인 경우 플래그 신호(CLFLAG)를 반도체 장치의 고속 동작을 정의하는 레벨 예를 들어, 하이 레벨로 출력하도록 구성된다.
제 1 신호 생성부(131)는 CL = 8 ~ 10인 경우 플래그 신호(CLFLAG)를 반도체 장치의 저속 동작을 정의하는 레벨 예를 들어, 로우 레벨로 출력하도록 구성된다.
제 1 신호 생성부(131)는 복수의 노아 게이트(NR11, NR12) 및 복수의 인버터(IV11 ~ IV13)로 구성할 수 있다.
제 2 신호 생성부(132)는 플래그 신호(CLFLAG)에 응답하여 소스 신호(IOSW)를 이용하여 제 1 스위칭 신호(IOSW1) 또는 제 2 스위칭 신호(IOSW2)를 생성하도록 구성된다.
제 2 신호 생성부(132)는 플래그 신호(CLFLAG)가 하이 레벨인 경우, 소스 신호(IOSW)를 이용하여 제 1 스위칭 신호(IOSW1)를 생성하도록 구성된다.
이때 하이 레벨의 플래그 신호(CLFLAG)에 의해 제 2 스위칭 신호(IOSW2)가 비활성화 레벨로 유지된다.
제 2 신호 생성부(132)는 플래그 신호(CLFLAG)가 로우 레벨인 경우, 소스 신호(IOSW)를 이용하여 제 2 스위칭 신호(IOSW2)를 생성하도록 구성된다.
이때 로우 레벨의 플래그 신호(CLFLAG)에 의해 제 1 스위칭 신호(IOSW1)가 비활성화 레벨로 유지된다.
제 2 신호 생성부(132)는 레벨 시프터(LS), 복수의 낸드 게이트(ND11, ND12) 및 복수의 인버터(IV14 ~ IV16)로 구성할 수 있다.
이때 제 1 데이터 라인(SIOT, SIOB)과 제 2 데이터 라인(LIOT, LIOB)의 부하 차이로 인하여 스위치 제어 방식을 이용한 제 2 전달부(120)의 안정적인 동작을 위해서는 승압 전압(VPP) 레벨의 제 2 스위칭 신호(IOSW2)가 필요하다. 이에 반하여, 제 1 전달부(110)의 동작을 위해서는 전원 전압(VDD) 레벨의 제 1 스위칭 신호(IOSW1)가 필요하다.
따라서 제 2 스위칭 신호(IOSW2)를 생성하기 위한 신호 패스에 레벨 시프터(LS)가 연결된다.
제 3 신호 생성부(133)는 플래그 신호(CLFLAG)에 응답하여 소스 신호(LSAEN)를 이용하여 인에이블 신호(LSAEN1)를 생성하도록 구성된다.
제 3 신호 생성부(133)는 플래그 신호(CLFLAG)가 하이 레벨인 경우, 소스 신호(LSAEN)를 이용하여 인에이블 신호(LSAEN1)를 생성하도록 구성된다.
제 3 신호 생성부(133)는 플래그 신호(CLFLAG)가 로우 레벨인 경우, 인에이블 신호(LSAEN1)를 비활성화 레벨로 유지시킨다.
이와 같이 구성된 본 발명의 실시예에 따른 데이터 전달 회로(100)의 동작을 도 3 내지 도 5를 참조하여 설명하면 다음과 같다.
먼저, 반도체 장치가 저속 동작하는 경우 즉, CL = 8 ~ 10인 경우, 플래그 신호(CLFLAG)가 로우 레벨로 출력된다.
로우 레벨의 플래그 신호(CLFLAG)에 따라 제 2 스위칭 신호(IOSW2)가 생성된다.
한편, 제 1 스위칭 신호(IOSW1) 및 인에이블 신호(LSAEN1)는 로우 레벨로 유지된다.
이때 제 1 스위칭 신호(IOSW1) 및 제 2 스위칭 신호(IOSW2)는 소스 신호(IOSW)를 이용하여 생성한 것이다. 소스 신호(IOSW)는 액티브 명령에 따라 활성화되고, 프리차지 명령(PCG)에 따라 비활성화된다.
승압 전압(VPP) 레벨의 제 2 스위칭 신호(IOSW2)에 따라 제 2 전달부(120)의 복수의 스위치(M18, M19)가 턴 온 된다.
턴 온 된 복수의 스위치(M18, M19)에 의해 제 1 데이터 라인(SIOT, SIOB)과 제 2 데이터 라인(LIOT, LIOB)이 연결된다.
이때 리드 동작의 경우, 비트 라인(BLT, BLB)에 실린 데이터가 비트 라인 센스 앰프(BLSA)를 통해 증폭되고 컬럼 스위치(M1, M2), 제 1 데이터 라인(SIOT, SIOB) 및 제 2 데이터 라인(LIOT, LIOB)을 경유하여 입출력 센스 앰프(IOSA)(도시 생략)에 전달된다.
한편, 라이트 동작의 경우, 라이트 드라이버(도시 생략)에 의해 제 2 데이터 라인(LIOT, LIOB)에 구동된 데이터가 제 1 데이터 라인(SIOT, SIOB) 및 컬럼 스위치(M1, M2)를 경유하여 비트 라인 센스 앰프(BLSA)에 전달된다.
이와 같이, 반도체 장치의 저속 동작 시에는 제 2 전달부(120)를 통한 스위치 제어 방식을 이용하여 데이터를 전달한다.
이때 반도체 장치의 저속 동작은 반도체 장치의 고속 동작에 비해 상대적으로 tRCD 마진에 여유가 있다. 따라서 반도체 장치의 저속 동작 시에는 상대적으로 전류 소비가 적은 스위치 제어 방식의 제 2 전달부(120)를 통해 데이터를 전달함으로써 소비 전류를 감소시킬 수 있다.
한편, 반도체 장치가 고속 동작하는 경우 즉, CL = 5 ~ 7인 경우, 플래그 신호(CLFLAG)가 하이 레벨로 출력된다.
하이 레벨의 플래그 신호(CLFLAG)에 따라 제 1 스위칭 신호(IOSW1) 및 인에이블 신호(LSAEN1)가 생성된다.
이때 제 2 스위칭 신호(IOSW2)는 로우 레벨로 유지된다.
전원 전압(VDD) 레벨의 제 1 스위칭 신호(IOSW1)에 따라 제 1 전달부(110)의 복수의 스위치(M16, M17) 및 로컬 센스 앰프를 구성하는 트랜지스터들(M14, M15)이 턴 온 된다.
또한 인에이블 신호(LSAEN1)에 따라 트랜지스터(M11)가 턴 온 된다.
이때 리드 동작의 경우, 비트 라인(BLT, BLB)에 실린 데이터가 비트 라인 센스 앰프(BLSA)를 통해 증폭되고 컬럼 스위치(M1, M2)를 통해 제 1 데이터 라인(SIOT, SIOB)에 전달된다.
로컬 센스 앰프(M11 ~ M15)가 제 1 데이터 라인(SIOT, SIOB)의 데이터를 감지 및 증폭하여 제 2 데이터 라인(LIOT, LIOB)으로 전달한다.
제 2 데이터 라인(LIOT, LIOB)의 데이터가 입출력 센스 앰프로 전달된다.
한편, 라이트 동작의 경우, 라이트 드라이버(도시 생략)에 의해 제 2 데이터 라인(LIOT, LIOB)에 구동된 데이터가 제 1 데이터 라인(SIOT, SIOB) 및 컬럼 스위치(M1, M2)를 경유하여 비트 라인 센스 앰프(BLSA)에 전달된다.
이와 같이, 반도체 장치의 고속 동작 시에는 제 1 전달부(110)를 통한 로컬 증폭 방식을 이용하여 데이터를 전달한다.
반도체 장치의 고속 동작은 저속 동작에 비해 상대적으로 tRCD 마진이 부족하다. 따라서 스위치 제어 방식에 비해 상대적으로 LIOT와 LIOB의 전압 차 즉, 델타 전압을 빠르게 확보할 수 있는 로컬 증폭 방식의 제 1 전달부(110)를 이용한다. 델타 전압을 빠르게 확보할 수 있으므로 즉, 데이터 전달 속도가 빠르므로 컬럼 선택 신호(YI)의 활성화 타이밍을 앞당길 필요가 없고 그에 따라 tRCD 마진을 증가시킬 수 있다.
결국, 본 발명의 실시예는 반도체 장치의 저속 동작과 고속 동작시 안정적인 데이터 전달 성능을 유지한 상태에서 전류 소비량을 감소시키고 tRCD 마진을 증가시키는 것이 가능하다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (10)

  1. 제 1 데이터 라인;
    제 2 데이터 라인;
    제 1 제어 신호의 활성화에 응답하여 상기 제 1 데이터 라인의 데이터를 증폭하여 상기 제 2 데이터 라인에 전달하도록 구성된 제 1 전달부;
    제 2 제어 신호의 활성화에 응답하여 상기 제 1 데이터 라인과 상기 제 2 데이터 라인을 전기적으로 연결하도록 구성된 제 2 전달부; 및
    카스 레이턴시 신호에 응답하여 반도체 장치의 동작 속도를 고속과 저속으로 판단하고, 고속으로 판단된 경우 상기 제 1 제어 신호를 활성화시키고, 저속으로 판단된 경우 상기 제 2 제어 신호를 활성화시키도록 구성된 제어부를 포함하는 반도체 장치의 데이터 전달 회로.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 비트 라인 센스 앰프와 연결된 제 1 데이터 라인;
    입출력 센스 앰프와 연결된 제 2 데이터 라인;
    인에이블 신호의 활성화에 응답하여 상기 제 1 데이터 라인의 데이터를 증폭하여 상기 제 2 데이터 라인에 전달하도록 구성된 로컬 센스 앰프;
    스위칭 신호의 활성화에 응답하여 상기 제 1 데이터 라인과 상기 제 2 데이터 라인을 전기적으로 연결하도록 구성된 복수의 스위치; 및
    카스 레이턴시 신호에 응답하여 반도체 장치의 동작 속도를 고속과 저속으로 판단하고, 고속으로 판단된 경우 상기 인에이블 신호를 활성화시키고, 저속으로 판단된 경우 상기 스위칭 신호를 활성화시키도록구성된 제어부를 포함하는 반도체 장치의 데이터 전달 회로.
  6. 삭제
  7. 제 5 항에 있어서,
    상기 제어부는
    둘 또는 그 이상의 카스 레이턴시 값을 정의하는 상기 카스 레이턴시 신호를 조합하여 플래그 신호를 생성하도록 구성된 제 1 신호 생성부,
    상기 플래그 신호에 응답하여 상기 스위칭 신호를 생성하도록 구성되는 제 2 신호 생성부, 및
    상기 플래그 신호에 응답하여 상기 인에이블 신호를 생성하도록 구성되는 제 3 신호 생성부를 포함하는 반도체 장치의 데이터 전달 회로.
  8. 제 7 항에 있어서,
    상기 제 1 신호 생성부는
    상기 카스 레이턴시 신호가 정의하는 카스 레이턴시 값이 설정 값 이하인 경우, 상기 플래그 신호를 반도체 장치의 고속 동작을 정의하는 레벨로 출력하도록 구성되는 반도체 장치의 데이터 전달 회로.
  9. 제 7 항에 있어서,
    상기 제 1 신호 생성부는
    상기 카스 레이턴시 신호가 정의하는 카스 레이턴시 값이 설정 값을 초과하는 경우, 상기 플래그 신호를 반도체 장치의 저속 동작을 정의하는 레벨로 출력하도록 구성되는 반도체 장치의 데이터 전달 회로.
  10. 제 7 항에 있어서,
    상기 제 2 신호 생성부는
    상기 스위칭 신호를 상기 인에이블 신호를 생성하기 위한 전원과 다른 레벨의 전원을 이용하여 생성하도록 구성되는 반도체 장치의 데이터 전달 회로.
KR1020100064303A 2010-07-05 2010-07-05 반도체 장치의 데이터 전달 회로 KR101198136B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100064303A KR101198136B1 (ko) 2010-07-05 2010-07-05 반도체 장치의 데이터 전달 회로
US12/970,495 US8339885B2 (en) 2010-07-05 2010-12-16 Data transfer circuit of semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064303A KR101198136B1 (ko) 2010-07-05 2010-07-05 반도체 장치의 데이터 전달 회로

Publications (2)

Publication Number Publication Date
KR20120003608A KR20120003608A (ko) 2012-01-11
KR101198136B1 true KR101198136B1 (ko) 2012-11-12

Family

ID=45399636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064303A KR101198136B1 (ko) 2010-07-05 2010-07-05 반도체 장치의 데이터 전달 회로

Country Status (2)

Country Link
US (1) US8339885B2 (ko)
KR (1) KR101198136B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101949501B1 (ko) * 2012-08-28 2019-02-18 에스케이하이닉스 주식회사 반도체 장치 및 이를 위한 데이터 출력 회로
KR102043265B1 (ko) * 2012-12-11 2019-11-12 에스케이하이닉스 주식회사 센스앰프 및 이를 포함하는 반도체 장치
US8976607B2 (en) 2013-03-05 2015-03-10 Qualcomm Incorporated High-speed memory write driver circuit with voltage level shifting features

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272208B1 (ko) * 1991-09-03 2000-12-01 야스카와 히데아키 반도체 장치 및 전자기기

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3476231B2 (ja) 1993-01-29 2003-12-10 三菱電機エンジニアリング株式会社 同期型半導体記憶装置および半導体記憶装置
JP3535788B2 (ja) 1999-12-27 2004-06-07 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2005322380A (ja) * 2004-04-09 2005-11-17 Toshiba Corp 半導体記憶装置
JP2008282459A (ja) 2007-05-08 2008-11-20 Elpida Memory Inc 半導体記憶装置
US7443714B1 (en) * 2007-10-23 2008-10-28 Juhan Kim DRAM including segment read circuit
KR100967112B1 (ko) 2008-11-10 2010-07-05 주식회사 하이닉스반도체 출력 인에이블 신호 생성회로
JP2010218629A (ja) * 2009-03-17 2010-09-30 Toshiba Corp 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272208B1 (ko) * 1991-09-03 2000-12-01 야스카와 히데아키 반도체 장치 및 전자기기

Also Published As

Publication number Publication date
US8339885B2 (en) 2012-12-25
KR20120003608A (ko) 2012-01-11
US20120002492A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
JP5595236B2 (ja) 半導体装置
US9627033B2 (en) Sense amplifier and semiconductor device for securing operation margin of sense amplifier
US20080019204A1 (en) Apparatus and Method for Supplying Power in Semiconductor Device
KR100965773B1 (ko) 메모리소자의 센스앰프제어회로 및 그 제어방법
TWI289314B (en) Semiconductor memory device having a local data line pair with a delayed precharge voltage application point
KR20150104333A (ko) 증폭기 회로 및 이를 포함하는 반도체 메모리 장치
KR100546188B1 (ko) 감지증폭수단을 포함하는 반도체 메모리 장치 및 그의감지증폭수단을 오버드라이브 하는 방법
KR101198136B1 (ko) 반도체 장치의 데이터 전달 회로
KR20170055596A (ko) 반도체 장치
KR100890382B1 (ko) 지연 회로와 이를 구비하는 반도체 메모리 소자
KR20120121709A (ko) 반도체 메모리 장치 및 그 동작방법
KR20160148346A (ko) 센스앰프 구동 장치 및 이를 포함하는 반도체 장치
KR100780633B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
US9536576B2 (en) Semiconductor device with a sense amplifier unit responsive to a voltage change of input signals and a sense control signal
KR100845781B1 (ko) 반도체 메모리 장치의 센스 앰프 제어 신호 생성 회로
US7573777B2 (en) Over driver control signal generator in semiconductor memory device
US9019789B2 (en) Semiconductor integrated circuit having differential signal transmission structure and method for driving the same
US20160285372A1 (en) Power driving device and semiconductor device including the same
KR20100032113A (ko) 반도체 메모리 장치 및 이 장치의 센스 앰프 제어 방법
KR20140002864A (ko) 반도체 메모리 장치
KR20110060416A (ko) 반도체 메모리 장치
KR100668497B1 (ko) 비트라인 센스앰프 드라이버를 구비한 반도체 메모리 장치
KR20060065249A (ko) 반도체메모리소자
KR20050059790A (ko) 감지증폭기의 오버 드라이빙 제어회로
KR20160046135A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee