KR101165859B1 - 표시패널 구동장치 - Google Patents

표시패널 구동장치 Download PDF

Info

Publication number
KR101165859B1
KR101165859B1 KR1020060019187A KR20060019187A KR101165859B1 KR 101165859 B1 KR101165859 B1 KR 101165859B1 KR 1020060019187 A KR1020060019187 A KR 1020060019187A KR 20060019187 A KR20060019187 A KR 20060019187A KR 101165859 B1 KR101165859 B1 KR 101165859B1
Authority
KR
South Korea
Prior art keywords
circuit
high side
channel
drain
output
Prior art date
Application number
KR1020060019187A
Other languages
English (en)
Other versions
KR20060106658A (ko
Inventor
히데토 고바야시
겐 타다
요시히로 시게타
히로시 시마부쿠로
Original Assignee
후지 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 덴키 가부시키가이샤 filed Critical 후지 덴키 가부시키가이샤
Publication of KR20060106658A publication Critical patent/KR20060106658A/ko
Application granted granted Critical
Publication of KR101165859B1 publication Critical patent/KR101165859B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B2/00—Friction-grip releasable fastenings
    • F16B2/20—Clips, i.e. with gripping action effected solely by the inherent resistance to deformation of the material of the fastening
    • F16B2/22—Clips, i.e. with gripping action effected solely by the inherent resistance to deformation of the material of the fastening of resilient material, e.g. rubbery material
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F7/00—Signs, name or number plates, letters, numerals, or symbols; Panels or boards
    • G09F7/02—Signs, plates, panels or boards using readily-detachable elements bearing or forming symbols
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 회로소자의 점유면적을 작게 하고 제조 프로세스를 간소화한 표시패널 구동장치를 제공한다.
표시패널 구동장치의 출력단 회로(270)는 인버터(232,233) 및 버퍼회로(234)를 직렬로 접속하여 이루어지는 로우사이드 셀렉터회로(235)와, n채널형의 IGBT(236,237)와, IGBT(236)의 게이트?이미터 사이에 각각 접속된 제너다이오드(244) 및 저항(245)과, 버퍼회로(251)와, 인버터(254)로 이루어지는 하이사이드 셀렉터회로(255)로 구성된다. 상기 버퍼회로(251)는 하이사이드 셀렉터회로(255)로부터의 로직신호로 동작하는 하이사이드측의 Pch-MOS(252)와, 로우사이드 셀렉터회로(235)의 로직신호로 동작하는 로우사이드측의 Nch-MOS(253)로 구성된다.

Description

표시패널 구동장치{DISPLAY PANEL DRIVE DEVICE}
도 1은 실시형태 1에 관한 표시패널 구동장치의 출력단 회로를 나타낸 회로도.
도 2는 도 1의 출력단 회로를 이용한 표시장치 구동회로의 구성을 나타낸 블록도.
도 3은 실시형태 2에 관한 표시패널 구동장치의 출력단 회로를 나타낸 회로도.
도 4는 도 3의 출력단 회로를 이용한 표시장치 구동회로의 구성을 나타낸 블록도.
도 5는 로우사이드 로직신호를 하이사이드 로직신호로 변환하기 위한 레벨 시프트 회로를 나타낸 회로구성도.
도 6은 출력단 회로에 레벨 시프트 회로를 이용한 구동회로의 구성을 나타낸 블록도.
도 7은 실시형태 4에 관한 표시장치 구동회로의 구성을 나타낸 블록도.
도 8은 도 7에 도시된 표시장치 구동회로의 동작신호파형을 나타낸 타이밍챠트.
도 9는 PDP 구동장치의 개략적인 구성을 나타낸 블록도.
도 10은 종래의 표시장치 구동회로의 구성을 나타낸 도면.
도 11은 종래의 표시장치 구동회로에 사용되는 출력단 회로를 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 레벨 시프트 회로
11,12 : N채널형의 고내압 MOSFET
13,14 : P채널형의 고내압 MOSFET
15,16 : P채널형의 저내압 MOSFET
17 : 입력단자
18,19 : 인버터
201 ~ 204 : 표시장치 구동회로
232,233 : 인버터
234 : 버퍼회로
235 : 로우사이드 셀렉터회로
236,237 : n채널형의 IGBT
240-1,240-2,240-3,…240-n : 시프트 레지스터
244 : 제너다이오드
245 : 저항
251 : 버퍼회로
254 : 인버터
255, 255-1,255-2,255-3,…255-n : 하이사이드 셀렉터회로
270,280 : 출력단 회로
본 발명은 플라즈마 디스플레이 패널 등의 표시패널을 구동하는 표시패널 구동장치에 관한 것으로서, 특히 구동신호 출력단자의 출력레벨을 로우사이드 레벨 출력, 하이사이드 레벨 출력 및 하이?임피던스 레벨 출력의 3가지 레벨로 전환하여 각 주사전극을 구동하도록 한 표시패널 구동장치에 관한 것이다.
최근에 플라즈마 디스플레이 패널(이하, 'PDP'라 약칭함)을 이용한 대화면의 슬림형 벽걸이 TV가 각광받고 있다.
도 9는 PDP 구동장치의 개략적인 구성을 나타내는 블록도이다.
여기서는 간단히 주사?유지전극과 데이터전극의 2개의 전극을 구비한 PDP를 예로 들어 나타낸다.
PDP(100)의 구동장치는 복수의 스캔 드라이버IC(Integrated Circuit ; 200-1,200-2,200-3,…200-k)와, 데이터(어드레스) 드라이버IC(300-1,300-2,300-3,…300-m) 등으로 구성된다(여기서, k,m은 임의의 정수이다).
스캔 드라이버IC(200-1 내지 200-k)는 각각 복수 개의 주사?유지전극(111)을 구동하며, 데이터(어드레스) 드라이버IC(300-1 내지 300-m)는 각각 R, G, B의 각 색에 대응되는 복수개의 데이터전극(112)을 구동한다. 상기 주사?유지전극(111)과 데이터전극(112)은 서로 수직이 되도록 격자형상으로 배치되며, 그 교점에 방전 셀(도시생략)이 배치된다.
스캔 드라이버IC(200-1 내지 200-k)의 수는, 예컨대 각각 64개의 주사?유지전극(111)을 구동시킬 수 있다고 할 때, XGA(eXtended video Graphics Array)의 경우, PDP(100)의 화소 수는 1024×768이므로, k(=12)개 배치되게 된다.
화상을 표시할 때는, 이들 스캔 드라이버IC(200-1 내지 200-k), 데이터(어드레스) 드라이버IC(300-1 내지 300-m)에 의해 데이터전극(112)으로부터의 데이터를, 방전 셀에 주사?유지전극(111)마다 스캔하여 기입하고(어드레스 방전기간), 주사?유지전극(111)에 방전유지펄스를 수차례 출력하여 방전을 유지하여(방전유지기간) 화상을 표시한다.
이하에서는 이러한 스캔 드라이버IC의 구성에 관해 설명한다. 또, 이하에서는 스캔 드라이버IC를 '표시장치 구동회로'라 한다.
도 10은 종래의 표시장치 구동회로의 구성을 나타낸 도면이다.
종래의 표시장치 구동회로(200)는, 도 9에 도시된 주사?유지전극(111)을 제어하는 시리얼 데이터 신호(DATA)를 입력하고, 클럭신호(CLK)와 동기시켜 병렬신호로 변환하는 시프트 레지스터(210-1,210-2,210-3,…210-n)와, 시프트 레지스터(210-1,210-2,210-3,…210-n)로부터 비트마다 전송된 신호를 출력회로(230-1,230-2,230-3,…230-n)로 송출하는 데이터 셀렉터(220-1,220-2,220-3,…220-n)를 갖는다. n은 임의의 수로서, 가령 64비트의 표시장치 구동회로(200)의 경우에는 n=64가 되어, 64개의 주사?유지전극(111)을 구동한다. 또한, 데이터 셀렉터(220-1,220-2,220-3,…220-n)는 로우사이드 전원(VDL)에 접속되며, 모든 주사?유지전극 (111)을 H(High) 레벨로 할 때의 전체출력 H레벨 고정신호에 상당하는 전압이 입력된다. 또, GND단자는 접지되며, 모든 주사?유지전극(111)을 L(Low) 레벨로 할 때의 전체출력 L레벨 고정신호가 입력된다.
도 11은 종래의 표시장치 구동회로에 사용되는 출력단 회로를 나타내는 도면이다.
출력회로(230)는 레벨 시프트 회로(231), 인버터(232,233)와 버퍼회로(234)로 이루어지는 셀렉터회로(235), 및 단위면적당 많은 전류를 흐르게 하는 소자, 예컨대 2개의 n채널형 IGBT(Insulated Gate Bipolar Transistor ; 236,237)를 갖는다.
레벨 시프트 회로(231)는, 고내압(高耐壓)의 p채널형 MOSFET(Metal Oxide Semiconductor Field Effect Transistor, 이하 'Pch-MOS'라 함 ; 231a,231b)과, n채널형 MOSFET(이하 'Nch-MOS'라 함 ; 231c,231d)으로 구성되는 회로이다.
Pch-MOS(231a)는, 소스단자가 0 내지 100V의 고전압(하이사이드 전원(VDH))을 공급하는 고전압 전원단자에 접속되어 있고, 드레인 단자가 Nch-MOS(231c)의 드레인 단자, Pch-MOS(231b)의 게이트 단자, 및 IGBT(236)의 게이트 단자에 접속되어 있다. Pch-MOS(231a)의 게이트 단자는, Pch-MOS(231b)의 드레인단자, 및 Nch-MOS(231d)의 드레인단자와 접속되어 있다. 또한, Pch-MOS(231b)도 마찬가지로, 소스단자가 하이사이드 전원(VDH)에 접속되고, 드레인 단자가 Nch-MOS(231d)의 드레인단자, 및 Pch-MOS(231a)의 게이트단자에 접속되어 있다. Pch-MOS(231b)의 게이트단자는, Pch-MOS(231a)의 드레인단자와 접속되어 있다. 또, Nch-MOS(231c,231d) 의 소스단자는 모두 접지된다. 또한, Nch-MOS(231c)의 게이트단자에는 인버터(232)를 통해, Nch-MOS(231d)의 게이트단자에는 인버터(232,233)를 통해, 입력단자(241)로부터의 로우사이드 전원(VDL, 상술한 데이터 셀렉터(220-1 내지 220-n)로부터 송출된 신호(IN))이 입력되어 있다.
버퍼회로(234)는 인버터(232,233)를 통해 입력단자(241)로부터의 로우사이드 전원(VDL)이 입력되고, 그 신호레벨을 반전한 다음에 IGBT(237)의 게이트단자에 입력하는 것이다.
IGBT(236)의 컬렉터단자는 하이사이드 전원(VDH)과 접속되어 있고, 이미터는 출력단자(Do) 및 IGBT(237)의 컬렉터와 접속되어 있다. 또, IGBT(237)의 이미터는 접지되어 있다.
출력단자(243)는 도 9에 나타낸 것과 같은 주사?유지전극(111)과 접속되며, 더욱이 방전 셀(용량으로 간주할 수 있음)과 접속되어 있다.
로우사이드 전원(VDL)으로부터 0 내지 5V의 로직신호가 셀렉터회로(235)로 보내지고, 로우사이드 출력을 제어하는 IGBT(237)의 게이트단자에 그대로 출력되며, 하이사이드 출력을 제어하는 IGBT(236)의 게이트단자에는, 레벨 시프트 회로(231)에서 0 내지 100V의 로직신호로 변환되어 공급된다. 이러한 출력회로(230)에서는, 하이사이드(전원측)도 로우사이드(접지측)도 n채널형의 IGBT(236,237)에 의해, 도 10과 같이 토템 폴(totem-pole)형 출력회로를 구성하는데, MOSFET에 의해 동일한 회로구성도 가능하다.
또한, 하이사이드 전원(VDH)과 접속된 IGBT(236)의 게이트?이미터 사이에는 제너다이오드(244) 및 저항(245)이 접속되어 있다. 제너다이오드(244)는 IGBT(236)의 게이트?이미터 사이의 내압을 초과하는 전압이 인가되는 것을 방지하는 것이고, 저항(245)은 게이트 전위를 로우사이드 전원(VDL)(5V)으로 끌어올리는 것이다. 여기서는, 제너다이오드(244)를 접속함으로써 IGBT(236)의 게이트?이미터 사이에 고전압은 인가되지 않기 때문에, IGBT(236)의 게이트 산화막을 비교적 얇게 형성할 수 있으며, 가령, 로우사이드측의 IGBT(237)와 동일한 두께로 할 수 있다. IGBT(236)의 게이트 산화막을 두껍게 형성하였을 경우, Pch-MOS(231a)와 Pch-MOS(231b)는 고내압 소자이기 때문에, 게이트 산화막의 두께를 두껍게 형성할 필요가 있다. 공정의 삭감을 위해, IGBT(236)의 게이트 산화막과 Pch-MOS(231a)와 Pch-MOS(231b)의 게이트 산화막을 각각 동일한 두께로 형성할 경우, Pch-MOS(231a) 및 Pch-MOS(231b)를 크게 할 필요가 있다. 그러나, 제너다이오드(244)를 형성하면, 공정을 늘리지 않고, 더욱이 회로점유면적을 크게 하지 않고도 형성할 수가 있다. 이러한 출력단 회로의 구성에 대해서는, 예컨대 특허문헌 1에 개시되어 있다.
또한, 종래의 표시장치 구동회로(200)에서의 배선패턴이나 기판에 대한 실장(實裝) 등에 대한 상세한 내용은, 예컨대 특허문헌 2 등에 개시되어 있다. 또, 특허문헌 3에는, 출력신호의 상승시간(rise time)이 지나치게 빨라져 노이즈가 발생하는 것을 방지하기 위하여, 출력단의 고전압 전원단자와 출력단자 사이에 접속된 FET의 게이트?소스간 전압을, 스위칭시의 일정 시간, 일정 전위로 클램프하여 출력(공급전류)의 상승을 완화하는 기술이 개시되어 있다. 또, 특허문헌 4에는, 칩 사이즈의 축소화를 위해, 출력단자와 기준전원단자 사이에 접속된 트랜지스터를 작 게 하여도 충분한 전류구동능력을 얻을 수 있는 기술이 개시되어 있다.
[특허문헌 1] 일본 특허공개공보 2000-164730호(도 1)
[특허문헌 2] 일본 특허공개공보 2002-341785호
[특허문헌 3] 일본 특허공개공보 H11-98000호(단락번호 〔0019〕내지 〔0023〕, 도 1, 도 2)
[특허문헌 4] 일본 특허공개공보 2001-134230호(도 1)
도 10에 도시된 종래의 플라즈마 디스플레이 패널의 표시장치 구동회로(200)에서는, 시프트 레지스터(210-1,210-2,210-3,…210-n)와 데이터 셀렉터(220-1,220-2,220-3,…220-n)의 소자의 면적은 전체 면적의 약 2할이 조금 안 되는 비율을 차지할 뿐이지만, 나머지 레벨 시프트 회로(231)와 IGBT(236,237)로 이루어지는 출력회로(230-1,230-2,230-3,…230-n)가 전체 면적의 약 8할 정도를 차지하였다. 이 때문에, 표시장치 구동회로(200)에서 차지하는 고내압 소자의 비용이 커졌다.
또, 레벨 시프트 회로(231)의 Pch-MOS(231a,231b)는 고내압 게이트 소자이기 때문에, 게이트 로직 제조 프로세스에서 로직용의 게이트 제조공정과 고내압 소자용의 게이트 제조공정의 2종류의 공정이 필요하게 되었다.
더욱이, 레벨 시프트 회로(231)에서는, 그것이 동작할 때에 하이사이드 전원으로부터 로우사이드 전원으로 많은 관통전류가 흐르기 때문에, 파워손실이 커진다는 문제도 있었다.
게다가, 이러한 문제는 액정 디스플레이나 EL(Electro Luminescence) 디스플레이 등 PDP 이외의 플랫 패널 디스플레이를 구동하는 경우에도 마찬가지로 발생하 는 문제이다.
본 발명은 이러한 점을 감안하여 이루어진 것으로서, 회로소자의 점유면적을 작게 하고, 또한 제조 프로세스를 간소화한 표시패널 구동장치를 제공하는 것을 목적으로 한다.
본 발명에서는 상기 문제를 해결하기 위하여, 표시패널을 구동하는 표시패널 구동장치로서, 상기 표시패널의 주사전극에 접속된 출력회로, 및 상기 출력회로를 제어하는 시프트 레지스터와 셀렉터를 포함하는 드라이브회로로 이루어진 출력단 회로를 구비하고, 상기 출력단 회로는 로우사이드 전원의 로직전압과 하이사이드 전원의 로직전압에 의해 구동되는 것을 특징으로 하는 표시패널 구동장치가 제공된다.
이하에서는, 도면을 참조하여 본 발명의 실시형태에 관해 설명하도록 한다.
(실시형태 1)
도 1은 실시형태 1에 관한 표시패널 구동장치의 출력단 회로를 나타내는 회로도이다.
실시형태 1의 출력단 회로(270)는, 인버터(232,233) 및 버퍼회로(234)를 직렬로 접속하여 이루어지는 로우사이드 셀렉터회로(235)와, n채널형의 IGBT(236,237)와, IGBT(236)의 게이트?이미터 사이에 각각 접속된 제너다이오드(244) 및 저항(245)과, 버퍼회로(251)와, 인버터(254)로 이루어지는 하이사이드 셀 렉터회로(255)로 구성된다. 여기서, 로우사이드 셀렉터회로(235)가 로우사이드용의 드라이브회로이고, 버퍼회로(251) 및 하이사이드 셀렉터회로(255)가 하이사이드용의 드라이브회로이다. IGBT(236)와 IGBT(237)로 이루어지는 토템 폴 회로를 출력회로로 한다.
로우사이드 셀렉터회로(235)의 인버터(232)는, 저전압 제어용의 드라이브신호 입력단자(241)에 접속되고, 로우사이드 전원(VDL)과 접지선(GND)의 사이에서, 가령 5V(0V 내지 5V) 진폭의 로직신호로 동작한다. 하이사이드 셀렉터회로(255)는 고전압 제어용의 드라이브신호 입력단자(242)에 접속되며, 하이사이드 전원(VDH)과 하이사이드측의 공통라인(common line)이 되는 접지전위(GNDH)와의 사이에서, 예컨대 5V(100V 내지 95V) 진폭의 로직신호로 동작한다.
버퍼회로(251)는, 하이사이드 셀렉터회로(255)로부터의 로직신호로 동작하는 하이사이드측의 Pch-MOS(252)와, 로우사이드 셀렉터회로(235)의 로직신호로 동작하는 로우사이드측의 Nch-MOS(253)로 구성되어 있다. Pch-MOS(252)는 예컨대 100V 내지 95V의 5V진폭의 로직신호로 구동되고, Nch-MOS(235)는 예컨대 0V 내지 5V의 5V진폭의 로직신호로 구동된다.
제너다이오드(244)는 IGBT(236)의 게이트?이미터간의 내압을 초과하는 전압이 인가되는 것을 방지하는 것이고, 저항(245)은 게이트 전위를 로우사이드 전원(VDL)의 전위(5V)까지 끌어올리는 것이다.
따라서, 상기 표시패널 구동장치의 출력단 회로(270)에서는, n채널형 IGBT(236)와 n채널형 IGBT(237)로 이루어지는 출력회로 중, 로우사이드측의 출력소 자인 n채널형 IGBT(237)가 로우사이드 셀렉터회로(235)에 의해 제어된다. 한편, 하이사이드측의 출력소자인 n채널형 IGBT(236)가, 그 게이트를 고전압신호로 구동하는 버퍼회로(251)에 의해 제어된다.
도 2는 도 1의 출력단 회로(270)를 이용한 표시장치 구동회로의 구성을 나타낸 블록도이다.
도 2에서는, 64비트의 표시장치 구동회로(201)에 대해 도시되어 있으며, 도 1의 출력단 회로(270)에 시프트 레지스터(240-1,240-2,240-3,…240-64)와 시프트 레지스터(210-1,210-2,210-3,…210-64)가 추가되어 있다. 시프트 레지스터(240-1,240-2,240-3,…240-64)와 하이사이드 셀렉터(255-1,255-2,255-3,…255-64)가 하이사이드 구동용의 로직회로이며, 시프트 레지스터(210-1,210-2,210-3,…210-64)와 로우사이드 셀렉터(235-1,235-2,235-3,…235-64)가 로우사이드 구동용의 로직회로이다. 여기서는, 도 10의 종래회로와 비교할 때, 하이사이드 구동용 로직회로가 추가되어 있다. 그러나, 이로써 표시장치 구동회로(201)에 사용되는 출력단 회로(270)로부터 레벨 시프트 회로(231, 도 11)를 삭감할 수 있도록 하였다는 점에 실시형태 1의 특징이 있다. 따라서, 상기 표시장치 구동회로(201)를 집적회로로서 구성하는 경우에는 회로면적을 축소할 수 있다는 이점이 있다.
이상과 같이, 실시형태 1에 관한 플라즈마 디스플레이 패널의 표시장치 구동회로(201)에서는, 로우사이드용의 드라이브회로는 로우사이드 전원(VDL)의 로직전압에 의해 구동되고, 하이사이드용의 드라이브회로는 하이사이드 전원(VDH)의 로직전압에 의해 구동되므로, 출력단 회로(270)의 점유면적을 작게 하고 제조 프로세스 를 간소화할 수가 있다.
(실시형태 2)
도 3은 실시형태 2에 관한 표시패널 구동장치의 출력단 회로를 나타낸 회로도이다.
출력단 회로(280)는, 출력회로를 n채널형 IGBT(237)와 p채널형 IGBT(260)로 이루어지는 푸시풀(push-pull) 회로로서 구성한다. 이 경우에는, 실시형태 1의 출력단 회로(270)에서 필요로하였던 버퍼회로(251)를 삭감할 수가 있다. 여기서는, 로우사이드 셀렉터회로(262)가 로우사이드용의 드라이브회로가 되고, 하이사이드 셀렉터회로(255)가 하이사이드용의 드라이브회로가 된다.
도 4는 도 3의 출력단 회로(280)를 이용한 표시장치 구동회로의 구성을 나타낸 블록도이다.
상기 표시장치 구동회로(202)는 도 3의 출력단 회로(280)와, 로우사이드 전원의 로직전압에 의해 구동되는 로우사이드 구동용 로직회로와, 하이사이드 전원의 로직전압에 의해 구동되는 하이사이드 구동용 로직회로로 구성되어 있다. 이 중, 로우사이드 구동용 로직회로는 시프트 레지스터(210-1,210-2,210-3,…210-64)와 로우사이드 셀렉터(235-1,235-2,235-3,…235-64)를 구비하며, 하이사이드 구동용 로직회로는 시프트 레지스터(240-1,240-2,240-3,…240-64)와 하이사이드 셀렉터(255-1,255-2,255-3,…255-64)를 구비하고 있다. 그리고, 이들 로우사이드 구동용 로직회로와 하이사이드 구동용 로직회로에는, 각각 동일한 데이터신호(DATA)와 클럭신호(CLK)가 입력되며 각각 진폭 5V의 로직신호로 동작한다. 상기 표시장치 구동회 로(202)에서는 실시형태 1의 버퍼회로(251)가 불필요해져 집적회로로서 구성할 경우에는 회로면적을 축소할 수 있다는 이점이 있다.
이상과 같이, 실시형태 2에 관한 플라즈마 디스플레이 패널의 표시장치 구동회로(202)에서는, 로우사이드용의 드라이브회로는 로우사이드 전원의 로직전압에 의해 구동되고, 하이사이드용의 드라이브회로는 하이사이드 전원의 로직전압에 의해 구동되며, 모두 0V 내지 5V의 로직전압에 의해 구동되기 때문에, 출력단 회로의 점유면적을 작게 하고 제조 프로세스를 간소화할 수 있다.
(실시형태 3)
도 5는 로우사이드 로직신호를 하이사이드 로직신호로 변환하기 위한 레벨 시프트 회로를 나타낸 회로구성도이다.
상기 레벨 시프트 회로(10)는, 2개의 N채널형의 고내압 MOSFET(11,12)과, 2개의 P채널형의 고내압 MOSFET(13,14)과, 2개의 P채널형의 저내압 MOSFET(15,16)으로 구성되어 있다.
입력단자(17)에는 로우사이드 로직신호가 입력된다. 고내압 MOSET(11)의 게이트에는 로우사이드 로직신호가 공급되고, 고내압 MOSFET(12)의 게이트에는 인버터(18)에 의해 반전된 로우사이드 로직신호가 공급된다.
P채널형 저내압 MOSFET(15,16)의 소스와 기판은 하이사이드 전원(VDH)에 접속되고, 각각의 드레인은 P채널형 고내압 MOSFET(13,14)의 소스와 기판에 접속된다. 또, 고내압 MOSFET(13,14)의 드레인 출력은 각각 N채널형의 고내압 MOSFET(11,12)의 소스에 접속되어 있다. 그리고, 고내압 MOSFET(14)과 저내압 MOSFET(16)간의 접속점은 인버터(19)와 접속되며, 상기 인버터(19)를 통해 하이사이드 로직신호가 출력된다.
또한, 하이사이드 전원(VDH)과 하이사이드의 접지전위(GNDH)와의 사이에는 제 1 제너다이오드(D1)가 삽입되고, P채널형의 저내압 MOSFET(15,16)의 드레인?소스 사이에는 각각 제 2, 제 3 제너다이오드(D2, D3)가 삽입되어 있다.
다음으로, 상기와 같이 구성된 레벨 시프트 회로(10)의 동작에 관해 설명한다
로직신호가 「H」인 경우, 고내압 MOSFET(11)이 온되고, 고내압 MOSFET(12)이 오프된다. 그러면, 고내압 MOSFET(13)의 드레인 전압이 내려가는데, 상기 고내압 MOSFET(13)의 게이트는 제너다이오드(D1,D2)에 의해 과전압이 인가되지 않도록 보호되고 있다. 고내압 MOSFET(14)의 게이트에 대해서도, 마찬가지로 과전압이 발생하지 않도록 제너다이오드(D1,D3)에 의해 보호되고 있다. 또, 이들 제너다이오드(D1,D2,D3)에 의해 저내압 MOSFET(15,16)의 게이트나 드레인에 대해 과전압이 인가되지 않도록 보호되고 있다.
저내압 MOSFET(16)의 드레인에 접속된 인버터(19)에서는 5V 진폭의 신호(95 내지 100V 전위)가 출력되어, 하이사이드 구동용 로직회로에 하이사이드 로직신호가 공급된다.
도 6은 출력단 회로에 레벨 시프트 회로를 이용한 구동회로의 구성을 나타낸 블록도이다.
이 표시장치 구동회로(203)는 도 3의 출력단 회로(280)와, 로우사이드 전원 의 로직전압에 의해 구동되는 로우사이드 구동용 로직회로와, 하이사이드 전원의 로직전압에 의해 구동되는 하이사이드 구동용 로직회로와, 도 5에 도시된 레벨 시프트 회로(10-1,10-2)로 구성되어 있다.
이 경우, 하이사이드 구동용 로직회로에서는 로직신호, 제어신호를 외부로부터 공급할 필요가 없게 되며, 외부로부터의 신호를 공급하기 위해서는 하이사이드 전원(VDH)과 접지전위(GNDH)의 공통라인을 접속하기만 하면 된다. 따라서, 표시패널 구동장치의 출력단 회로(280), 시프트 레지스터(210) 및 레벨 시프트 회로(10)를 IC 회로로서 구성할 경우에, 주변의 회로구성을 간소화할 수 있다.
(실시형태 4)
도 7은 실시형태 4에 관한 표시장치 구동회로의 구성을 나타낸 블록도이다.
이 표시장치 구동회로(204)는, 도 5에 도시된 레벨 시프트 회로(10)와 하이사이드 구동용의 로직회로(20)를 이용하여 로우사이드용의 클럭신호(CLK)에 동기하여 로직회로(20)의 출력 중, 홀수 비트(20-1,20-3,…20-63)와 짝수 비트(20-2,20-4,…20-64)가 교대로 「H」 혹은 「L」이 되도록 구성되어 있다.
도 8은 도 7에 도시된 표시장치 구동회로(204)의 동작신호파형을 나타낸 타이밍챠트이다.
상기 도면의 (a),(b)에 도시된 타이밍으로 클럭신호(CLK)와 데이터신호(DATA)가 시프트 레지스터(210-1)에 입력될 때, 상기 도면의 (c),(e)와 같이 로우사이드 로직신호(Sb-1,Sb-2)가 생성된다. 또, 클럭신호(CLK)와 데이터신호(DATA)가 하이사이드 구동용 로직회로(20)를 통해 레벨 시프트 회로(10)에 공급되어, 각 각 상기 도면의 (d),(f)와 같은 하이사이드 로직신호(Sa-1,Sa-2)로 변환된다.
이상과 같이 실시형태 4에 관한 표시장치 구동회로(204)에서는, 하이사이드 구동용의 로직회로(20)와 레벨 시프트 회로(10)에 의해 상술한 기능을 달성함으로써, 실시형태 1 내지 3에 나타낸 표시장치 구동회로(201～2-3)에서의 추가적인 시프트 레지스터(240-1,240-2,240-3,…240-n)를 삭감할 수 있다.
또한, 이러한 신규의 레벨 시프트 회로(10)를 이용하는 경우에도, 표시장치 구동회로(204)에서 이들 회로소자가 차지하는 면적을 저감시킬 수 있기 때문에, 출력단 회로의 점유면적을 작게 하고, 또한 게이트 제조 프로세스를 로직 게이트 제조공정만으로 할 수가 있다. 따라서, 저비용으로 집적회로를 제조할 수 있고, 불필요한 파워손실을 저감시켜 집적회로의 발열을 억제할 수가 있다.
본 발명의 표시패널 구동장치에 따르면, 회로소자의 점유면적을 작게 하고 또한 제조프로세스를 간소화함으로써, 제조비용을 저감시킬 수 있으며 불필요한 전력손실을 줄일 수 있다.

Claims (10)

  1. 표시패널을 구동하는 표시패널 구동장치로서,
    상기 표시패널의 주사전극에 접속된 로우사이드측의 출력소자와 하이사이드측의 출력소자로 이루어진 출력회로,
    로우사이드 시프트 레지스터 및 로우사이드 셀렉터를 구비하며 상기 로우사이드측의 출력소자를 제어하는 로우사이드용 드라이브회로와, 하이사이드 시프트 레지스터 및 하이사이드 셀렉터를 구비하며 상기 하이사이드측의 출력소자를 제어하는 하이사이드용 드라이브회로를 가지는 출력단 회로를 각각 복수 구비하며,
    상기 로우사이드용 드라이브회로는 로우사이드 전원의 로직전압에 의해 구동되고, 상기 하이사이드용 드라이브회로는 하이사이드 전원의 로직전압에 의해 구동되는 것이며, 상기 하이사이드 전원의 로직전압은 상기 로우사이드 전원의 로직전압과 동일한 크기인 것을 특징으로 하는 표시패널 구동장치.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 드라이브회로는, 0V 내지 5V의 로직전압에 의해 구동되는 집적회로인 것을 특징으로 하는 표시패널 구동장치.
  5. 제 1항에 있어서,
    상기 드라이브회로 중 어느 하나는, 하이사이드 로직신호와 로우사이드 로직신호 중 어느 하나를 공통화하기 위한 레벨 시프트 회로를 구비하며,
    상기 각 드라이브회로에 외부로부터 입력되는 로직신호를 삭감한 것을 특징으로 하는 표시패널 구동장치.
  6. 제 5항에 있어서,
    상기 레벨 시프트 회로는, 상기 로직전압에 의해 게이트 제어되는 복수의 P채널형 및 N채널형의 MOSFET에 의해 구성되어 있는 것을 특징으로 하는 표시패널 구동장치.
  7. 제 5항에 있어서,
    상기 레벨 시프트 회로는, 2개의 P채널형 MOSFET과 2개의 N채널형 MOSFET에 의해 구성되며,
    상기 P채널형 MOSFET의 소스와 기판을 하이사이드 전원에 접속하고, 그 드레인 출력을 다른 상기 P채널형 MOSFET의 소스와 기판에 접속하며, 그 드레인 출력을 2개의 상기 N채널형 MOSFET의 드레인에 접속한 것을 특징으로 하는 표시패널 구동장치.
  8. 제 7항에 있어서,
    상기 레벨 시프트 회로는, 상기 하이사이드 전원과 하이사이드의 접지전위의 사이에 제 1 제너다이오드가 삽입되고,
    기판과 소스가 상기 하이사이드 전원에 접속되어 있는 상기 2개의 P채널형 MOSFET의 드레인?소스 사이에는, 각각 제 2, 제 3의 제너다이오드가 삽입되어 있는 것을 특징으로 하는 표시패널 구동장치.
  9. 제 5항에 있어서,
    상기 레벨 시프트 회로에 의해, 상기 로우사이드 로직신호의 클럭에 동기하여, 홀수 비트 혹은 짝수 비트마다 교대로 온/오프하는 하이사이드 로직신호를 생성하도록 함으로써, 하이사이드측의 시프트 레지스터를 불필요하게 한 것을 특징으로 하는 표시패널 구동장치.
  10. 제 1항 또는 제 4항에 있어서,
    복수의 상기 로우사이드용 드라이브회로에 공통으로 외부로부터 입력되는 로우사이드 로직신호를 레벨 시프트하여, 복수의 상기 하이사이드용 드라이브회로에 공통의 하이사이드 로직신호로 하는 레벨 시프트 회로를 구비하고,
    상기 레벨 시프트 회로는, 제 1, 제 2의 P채널형 MOSFET의 소스와 기판을 하이사이드 전원의 고전위측에 접속하고, 상기 제 1의 P채널형 MOSFET의 드레인 출력을 상기 제 2의 P채널형 MOSFET의 게이트 및 제 3의 P채널형 MOSFET의 소스와 기판에 접속하며, 상기 제 2의 P채널형 MOSFET의 드레인 출력을 상기 제 1의 P채널형 MOSFET의 게이트 및 제 4의 P채널형 MOSFET의 소스와 기판에 접속하고, 상기 제 3의 P채널형 MOSFET의 드레인 출력을 제 1의 N채널형 MOSFET의 드레인과 기판에 접속하며, 상기 제 4의 P채널형 MOSFET의 드레인 출력을 제 2의 N채널형 MOSFET의 드레인과 기판에 접속하고, 상기 제 3, 제 4의 P채널형 MOSFET의 게이트를 하이사이드 전원의 저전위측에 접속하며, 상기 제 1, 제 2의 N채널형 MOSFET의 소스를 접지하는 동시에, 상기 제 1의 P채널형 MOSFET의 드레인이 애노드와 접속되도록 제 1의 제너다이오드를 상기 제 1의 P채널형 MOSFET의 드레인?소스 사이에 삽입하고, 상기 제 2의 P채널형 MOSFET의 드레인이 애노드와 접속되도록 제 2의 제너다이오드를 상기 제 2의 P채널형 MOSFET의 드레인?소스 사이에 삽입하여 구성되며, 상기 로우사이드 로직신호로 상기 제 1, 제 2의 N채널형 MOSFET를 상보적(相補的)으로 스위칭 제어함으로써, 상기 제 2의 P채널형 MOSFET의 드레인으로부터 상기 하이사이드 로직신호를 출력하는 것을 특징으로 하는 표시패널 구동장치.
KR1020060019187A 2005-03-30 2006-02-28 표시패널 구동장치 KR101165859B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00097709 2005-03-30
JP2005097709A JP4779403B2 (ja) 2005-03-30 2005-03-30 表示パネル駆動装置

Publications (2)

Publication Number Publication Date
KR20060106658A KR20060106658A (ko) 2006-10-12
KR101165859B1 true KR101165859B1 (ko) 2012-07-13

Family

ID=37030458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060019187A KR101165859B1 (ko) 2005-03-30 2006-02-28 표시패널 구동장치

Country Status (4)

Country Link
US (1) US7876291B2 (ko)
JP (1) JP4779403B2 (ko)
KR (1) KR101165859B1 (ko)
CN (1) CN1841462A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010107697A (ja) * 2008-10-30 2010-05-13 Hitachi Ltd プラズマディプレイ装置、及び半導体装置
US10146713B2 (en) * 2012-06-28 2018-12-04 David Schie Direct drive LED driver and offline charge pump and method therefor
JP7089268B2 (ja) * 2017-11-28 2022-06-22 深▲セン▼通鋭微電子技術有限公司 レベルシフト回路及び表示装置駆動ドライバ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001134230A (ja) * 1999-11-01 2001-05-18 Texas Instr Japan Ltd 表示装置駆動回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5004971A (en) * 1990-04-05 1991-04-02 Gazelle Microcircuits, Inc. Floating transistor switch
JPH05308274A (ja) * 1992-04-30 1993-11-19 Matsushita Electric Ind Co Ltd Ｃｍｏｓレベルシフト回路
DE19814675A1 (de) * 1997-04-03 1998-10-08 Fuji Electric Co Ltd Ausgabeschaltung für einen Leistungs-IC mit hoher Durchbruchsspannung
JP3036482B2 (ja) 1997-09-17 2000-04-24 日本電気株式会社 出力バッファ回路
JP2000164730A (ja) 1998-11-26 2000-06-16 Fuji Electric Co Ltd Ｍｏｓ型半導体集積回路
US20040129996A1 (en) * 2001-05-03 2004-07-08 Hong Jae Shin High-voltage output circuit for a driving circuit of a plasma
JP2002341785A (ja) 2001-05-11 2002-11-29 Fuji Electric Co Ltd ドライバｉｃ実装モジュール
US7773051B2 (en) * 2003-07-30 2010-08-10 Fuji Electric Systems Co., Ltd. Display apparatus driving circuitry
JP3743808B2 (ja) 2003-09-22 2006-02-08 松下電器産業株式会社 駆動回路
JP4091038B2 (ja) 2003-11-19 2008-05-28 松下電器産業株式会社 プラズマディスプレイのサステインドライバ、及びその制御回路
JP4457810B2 (ja) * 2004-03-04 2010-04-28 富士電機システムズ株式会社 表示装置駆動回路
JP4951907B2 (ja) * 2005-09-16 2012-06-13 富士電機株式会社 半導体回路、インバータ回路および半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001134230A (ja) * 1999-11-01 2001-05-18 Texas Instr Japan Ltd 表示装置駆動回路

Also Published As

Publication number Publication date
KR20060106658A (ko) 2006-10-12
JP2006276641A (ja) 2006-10-12
US20060223254A1 (en) 2006-10-05
CN1841462A (zh) 2006-10-04
JP4779403B2 (ja) 2011-09-28
US7876291B2 (en) 2011-01-25

Similar Documents

Publication Publication Date Title
JP4612947B2 (ja) 容量性負荷駆動回路およびそれを用いたプラズマディスプレイ装置
KR100946008B1 (ko) 표시 장치 및 그 구동 방법과 휴대 단말 장치
US7075528B2 (en) Display panel drive circuit and plasma display
CN100435192C (zh) 显示装置驱动电路
WO2000034940A1 (fr) Procede de commande de panneau d'affichage et dispositif d'affichage
KR101165859B1 (ko) 표시패널 구동장치
EP1750243B1 (en) Drive circuit and display apparatus including the same
KR20060133462A (ko) 구동 회로 및 표시 장치
KR20040092467A (ko) 반도체집적회로장치
KR20050014672A (ko) 표시장치 구동 회로
JP4569210B2 (ja) 表示装置駆動回路
US20030132899A1 (en) Display device
JP2008211721A (ja) 表示装置駆動回路
WO2010058469A1 (ja) フラットパネルディスプレイの駆動回路
US20100156861A1 (en) Display driver and display apparatus
KR100832279B1 (ko) 구동 회로 및 이를 포함하는 표시 장치
US8514214B2 (en) Drive device and display device
JP2006058799A (ja) 表示装置駆動用集積回路
JP2010170147A (ja) プラズマディスプレイ装置
JP2009258283A (ja) 半導体集積回路
US20090051678A1 (en) Active Matrix Display Apparatus

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee