KR101162282B1 - 플라이백 컨버터 및 플라이백 컨버터의 동작 방법 - Google Patents

플라이백 컨버터 및 플라이백 컨버터의 동작 방법 Download PDF

Info

Publication number
KR101162282B1
KR101162282B1 KR1020097013064A KR20097013064A KR101162282B1 KR 101162282 B1 KR101162282 B1 KR 101162282B1 KR 1020097013064 A KR1020097013064 A KR 1020097013064A KR 20097013064 A KR20097013064 A KR 20097013064A KR 101162282 B1 KR101162282 B1 KR 101162282B1
Authority
KR
South Korea
Prior art keywords
switch
voltage
capacitor
terminal
output
Prior art date
Application number
KR1020097013064A
Other languages
English (en)
Other versions
KR20090092297A (ko
Inventor
비제이 망타니
나이-치 리
쳉-난 차이
존 휴메닉
Original Assignee
알레그로 마이크로시스템스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알레그로 마이크로시스템스 인코포레이티드 filed Critical 알레그로 마이크로시스템스 인코포레이티드
Publication of KR20090092297A publication Critical patent/KR20090092297A/ko
Application granted granted Critical
Publication of KR101162282B1 publication Critical patent/KR101162282B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Stroboscope Apparatuses (AREA)
  • Studio Devices (AREA)
  • Secondary Cells (AREA)

Abstract

출력 캐패시터의 RC 시정수와 미리 정해진 관계에 있는 RC 시정수를 가지는 RC 네트워크를 포함하는 1차측 출력 전압 센싱 회로를 포함하는 캐패시터 충전 회로가 제공된다. 일단 캐패시터가 완전히 충전된 레벨에 도달하면, 충전 모드가 종료된다. 출력 전압은 출력 캐패시터와 관련된 미리 정해진 비율에 따라 감쇠되는 1차측 RC 네트워크에 인가된 전압을 측정하여 연속적으로 검출되고, 일단 RC 전압이 미리 정해진 레벨로 하강하면 충전 모드가 시작된다. 본 발명의 다른 관점에 따르면, 플라이백 컨버터 내의 스위치 제어 회로는 스위치 단자에서 전압의 기울기 극성의 변화의 검출에 기초하여 스위치 오프 시간을 제어한다.

Description

플라이백 컨버터 및 플라이백 컨버터의 동작 방법{FLYBACK CONVERTER AND METHOD OF OPERATING FLYBACK CONVERTER}
본 발명은 캐패시터 충전 회로(capacitor charging circuit)에 관한 것으로, 보다 상세하게는 카메라 포토플래시 캐패시터(camera photoflash capacitor)를 충전하는 방법 및 장치에 관한 것이다.
카메라 포토플래시 캐패시터(camera photoflash capacitor)와 같은 용량성 부하(capacitive load)들을 충전하는 종래의 스위치 모드 전력공급 장치 또는 컨버터 회로의 사용은 널리 알려져 있다. Schenkel 등에게 허여된 캐패시터 충전 회로를 위한 회로 및 기술이라는 미국 특허 6,518,733에서는 그러한 회로의 다양한 특징을 설명한다. 예를 들어, 변압기의 1차권선 전류 및 2차권선 전류에 기초하여 제어되는 주 컨버터 스위치와 함께 스위치 제어 구성이 상기 '733 특허에 설명되어 있다. 특히, 스위치 온 시간(on time)은 감지된 1차권선 전류에 기초하여 제어되고 스위치 오프 시간(off time)은 감지된 2차권선 전류에 기초하여 제어된다. 또한 상기 언급된 특허는 캐패시터가 원하는(desired) 레벨로 충전된 경우를 판단하기 위해 비교기와 함께 변압기의 1차측으로부터 컨버터 출력 전압을 감지하는 것을 설명하고 있다. 스위치가 차단(shut off)될 때 발생하는 전압 스파크들이 실제 출력 전 압을 나타내는 것은 아니므로, 스위치의 각각의 오프 시간 시작의 간격에서 상기 비교기의 출력을 비활성화시키는 원샷(one-shot) 회로가 사용된다. 또한 일단 상기 원하는 출력 전압에 도달되면 상기 캐패시터 부하로 전력의 전달을 중지하여 전력을 보존하는 제어 회로가 설명된다. 검색 타이머(interrogation timer)는 캐패시터 출력 부하가 일정한 준비 상태를 유지하도록 하기 위해서 비활성화된 후의 미리 정해진(predetermined) 시간에 전력 전달 회로를 활성화시킨다. 실시예들에서, 상기 제어 회로는 전력 손실을 더욱 감소시키기 위해 일단 상기 캐패시터 전압이 상기 원하는 레벨에 있으면 전력 전달 회로 및 측정 회로 모두를 비활성화시킨다.
캐패시터 충전 회로를 위한 회로 및 기술 이라는 관련된 미국 공개특허 2004/0130299에서는, 변압기의 1차권선 전류 및 1차권선 전압에 기초하여 제어되는 주 컨버터 스위치와 함께 다른 스위치 제어 구성이 설명되어 있다. 특히 스위치 온 시간은 감지된 1차권선 전류에 기초하여 제어되고 스위치 오프 시간은 감지된 1차권선 전압에 기초하여 제어된다.
본 발명에 따르면, 스위치와 연결된 1차권선(primary winding) 및 출력 캐패시터와 연결된 2차권선(secondary winding)을 구비하는 변압기를 포함하는 캐패시터 충전 회로는 상기 변압기의 1차측(primary side)에 위치하고, 상기 출력 캐패시터와 관련된 RC 시정수와 미리 정해진(predetermined) 관계에 있는 RC 시정수를 가지는 RC 네트워크를 포함한다. 제어 회로는 RC 네트워크를 통해 제공되는 조정 전압(regulation voltage)에 응답하고 상기 스위치가 턴온 및 턴오프되는 동안에 상기 출력 캐패시터를 충전하고 상기 충전모드를 비활성화시키는 인에이블 신호를 제공하는 제어 회로를 포함한다. 상기 RC 네트워크의 RC 시정수와 상기 출력 캐패시터와 관련된 RC 시정수 사이의 상기 미리 정해진 관계는 원하는 출력 전압 조정을 달성하도록 선택될 수 있다.
상기 변압기의 1차권선과 연결된 감쇠기(attenuator)는 상기 1차권선에 인가되는 전압에 비례하여 감쇠된 전압을 제공한다. 실시예들에서, 샘플 홀드 회로(sample and hold circuit)는 상기 RC 네트워크를 충전하도록 상기 감쇠기와 상기 RC 네트워크 사이에 연결된다. 다른 실시예에서, 상기 RC 네트워크를 충전하도록 기준 전압(reference voltage)이 제공된다. 상기 제어 회로는 만충전 지시 신호(full charge indicator signal)를 제공하는 제1 비교기 및 저충전 지시 신호(low charge indicator signal)를 제공하는 제2 비교기를 포함한다.
또한 상기 출력 캐패시터의 방전 비율과 미리 정해진 관계가 있는 비율로 방전하는 RC 네트워크에 인가된 전압을 측정함으로써 상기 변압기의 상기 1차측으로부터 상기 출력 전압을 검출하는 단계 및 미리 정해진 레벨로 하강하는 상기 RC 네트워크에 인가된 전압에 기초하여 상기 출력 캐패시터를 충전하도록 상기 충전 모드의 동작을 시작하는 단계를 포함하는 상기 출력 캐패시터를 실질적으로 완전히 충전된 상태로 유지하는 방법이 설명된다. 상기 충전 모드의 작동은 상기 미리 정해진 제1 레벨보다 큰 미리 정해진 제2 레벨을 초과하는 상기 RC 네트워크에 인가된 전압에 기초하여 종료된다.
상기 설명된 배치를 통해, 출력 전압은 상기 충전 모드인 동안에 상기 출력 전압이 증가하고, 일단 상기 충전 모드가 종료되면 상기 출력 전압이 점차 감소하도록 상기 출력 전압의 1차측 반사(primary side reflection)에 기초하여 검출된다. 유리하게도, 상기 충전 모드는 출력 전압의 검출이 상기 캐패시터 충전이 보충(replenish)되어야 함을 나타낼 때까지 시작되지 않으므로 불필요하게 시작되지 않는다.
본 발명의 다른 관점에 따르면, 플라이백 컨버터(flyback converter)는 1차권선 및 출력 캐패시터와 연결된 2차권선을 구비하는 변압기, 상기 1차권선과 연결된 단자를 구비하는 스위치 및 상기 스위치의 온 시간(on time)을 제어하는 제1 회로부 및 상기 스위치의 오프 시간(off time)을 제어하고, 음의 기울기에서 양의 기울기로 상기 스위치 단자의 전압의 극성의 변화를 검출하는 기울기 검출 회로(slope detection circuit)를 포함하는 제2 회로부를 구비하는 스위치 제어 회로를 포함한다.
특정한 한 실시예에 있어서, 상기 기울기 검출 회로는 상기 스위치 단자와 연결되고, 제어 단자를 구비하는 센싱 스위치, 상기 제어 단자와 연결된 클램프, 상기 제어 단자와 연결된 저항 및 상기 제어 단자와 연결되고, 상기 스위치 단자의 전압의 기울기가 음의 기울기에서 양의 기울기로 변하는 경우 제1 논리 레벨에서 제2 논리 레벨로 천이하는 비교기 출력 신호를 제공하는 비교기를 포함한다. 다른 실시예에서, 플라이백 컨버터는 상기 스위치 단자와 연결된 제1 단자 및 제2 단자를 구비하는 캐패시터, 상기 캐패시터의 상기 제2 단자와 연결된 저항 및 상기 캐패시터의 상기 제2 단자와 연결되고, 상기 스위치 단자의 전압의 기울기가 음의 기울기에서 양의 기울기로 변하는 경우, 제1 논리 레벨에서 제2 논리 레벨로 천이하는 비교기 출력 신호를 제공하는 비교기를 포함한다. 클램프는 상기 캐패시터의 제2 단자와 접지 사이에 제공될 수 있다.
본 발명의 또 다른 방법에서는, 스위치와 연결된 1차권선 및 2차권선을 구비하는 변압기를 포함하는 플라이백 컨버터와 함께 사용하기 위해, 음의 기울기에서 양의 기울기로 상기 스위치 단자의 전압의 기울기의 극성의 변화를 검출하는 단계 및 상기 검출에 기초하여 상기 스위치를 턴온하는 단계를 포함한다.
상기 설명된 조절을 통해, 스위칭 손실(switching loss)을 줄이기 위해 원하는 바와 같이, 제로(또는 적어도 0 근처) 전압 스위칭 구조(zero voltage switching scheme)를 구현하기 위해 상기 스위치 오프 시간은 스위치 전압(Vsw)의 기울기의 극성 변화의 검출에 기초하여 제어되고, 이에 의해 상기 스위치는 단지 상기 스위치 전압이 0볼트로 하강하는 것에 의해 턴온된다.
본 발명의 이점들 및 관점들은 아래의 자세한 설명 및 동반된 도면들에 의해 보다 잘 이해될 수 있을 것이다.
도 1은 1차측 출력 전압 센싱 회로를 포함하는 캐패시터 충전 회로의 개략도이다.
도 1A는 상기 출력 전압이 상기 원하는 레벨에 도달하지 못한 경우 도 1의 충전 회로와 관련된 몇 개의 파형을 나타낸다.
도 1B는 상기 출력 전압이 상기 원하는 레벨에 도달한 경우 도 1의 충전 회로와 관련된 몇 개의 파형을 나타낸다.
도 2는 다른 1차측 출력 전압 센싱 회로를 포함하는 도 1의 캐패시터 충전 회로의 다른 실시예의 개략도이다.
도 2A는 상기 출력 전압이 상기 원하는 레벨에 도달하지 못한 경우 도 2의 충전 회로와 관련된 몇 개의 파형을 나타낸다.
도 2B는 상기 출력 전압이 상기 원하는 레벨에 도달한 경우 도 2의 충전 회로와 관련된 몇 개의 파형을 나타낸다.
도 3은 또 다른 1차측 출력 전압 센싱 회로를 포함하는 도 1의 캐패시터 충전 회로의 또 다른 실시예를 나타내는 개략도이다.
도 3A는 상기 출력 전압이 상기 원하는 레벨에 도달하지 못한 경우 도 3의 충전 회로와 관련된 몇 개의 파형을 나타낸다.
도 3B는 상기 출력 전압이 상기 원하는 레벨에 도달한 경우 도 3의 충전 회로와 관련된 몇 개의 파형을 나타낸다.
도 4는 본 발명의 다른 관점에 따른 상기 출력 캐패시터 전류를 감지하는 회로 및 상기 감지된 출력 캐패시터 전류에 응답하는 스위치 제어 회로를 포함하는 캐패시터 충전 회로의 개략도이다.
도 5는 상기 출력 캐패시터 전류를 감지하는 회로 및 상기 감지된 출력 캐패시터 전류에 응답하는 다른 스위치 제어 회로를 포함하는 도 4의 캐패시터 충전 회로의 다른 실시예의 개략도이다.
도 6은 상기 캐패시터 충전 시간을 감소시키는 회로를 포함하는 캐패시터 충전 회로의 개략도이다.
도 6A는 도 6의 충전 회로와 실질적으로 비슷하지만, 보조 스위치가 없는 충전 회로와 관련된 몇 개의 파형을 나타낸다.
도 6B는 상기 보조 스위치가 포함된 도 6의 충전 회로와 관련된 몇 개의 파형을 나타낸다.
도 7은 본 발명의 일 관점에 따른 출력 캐패시터 리프레시(refresh) 특징을 구현하도록 사용되는 1차측 출력 전압 센싱 회로를 포함하는 캐패시터 충전 회로의 개략도이다.
도 8은 도 7의 출력 전압 센싱 회로의 일 실시예의 개략도이다.
도 9는 도 7 및 도 8의 캐패시터 충전 회로와 관련된 몇 개의 파형을 나타낸다.
도 10은 도 7의 출력 전압 센싱 회로의 다른 실시예의 개략도이다.
도 10A는 도 7의 출력 전압 센싱 회로의 또 다른 실시예의 개략도이다.
도 11은 본 발명의 또 다른 관점에 따른 게이트 센싱 구조(gate sensing scheme)를 구현하는 스위치 제어 회로를 포함하는 캐패시터 충전 회로의 개략도이다.
도 11A는 다른 게이트 센싱 회로를 구현하는 스위치 제어 회로를 포함하는 캐패시터 충전 회로의 개략도이다.
도 11B는 또 다른 게이트 센싱 회로를 구현하는 스위치 제어 회로를 포함하는 캐패시터 충전 회로의 개략도이다.
도 12는 도 11, 도 11A 및 도 11B의 캐패시터 충전 회로와 관련된 몇 개의 파형을 나타낸다.
도 1을 참조하면, 캐패시터 충전 회로(capacitor charging circuit)(10)는 입력 전압원(14), 1차권선(18a) 및 2차권선(18b)을 구비하는 변압기(18), 주 스위치(22), 다이오드(24) 및 출력 캐패시터(26)를 포함하고, 부하(30)에 전력을 공급하기 위해 도시된 바와 같이 연결된다. 상기 회로(10)는 플라이백 토폴로지(flyback topology)이다. 상기 실시예에서, 부하(30)는 카메라 포토플래시(camera photoflash)이고, 따라서 상기 회로(10)는 포토플래시 충전기 또는 충전회로로 언급될 수 있다. 일반적인 포토플래시 전압 조건은 약 300볼트 정도이다. 예를 들어 상기 실시예에서, 입력 전압원(14)은 대략 1.8 내지 5 볼트 범위의 전압을 제공하는 알칼라인(Alkaline) 배터리, 니켈수소(NiMH) 배터리 또는 리튬(Lithium) 배터리와 같은 배터리일 수 있다.
동작에 있어서, 스위치(22)가 켜진(on) 경우 에너지는 변압기의 1차권선(18a)에 저장된다. 에너지가 1차권선(18a)에 저장되는 동안에, 다이오드(24)에는 역방향 바이어스(reverse-biased)가 인가되고, 출력 캐패시터(26)로 전류의 흐름은 없다. 스위치(22)가 꺼진(off) 경우, 다이오드(24)에는 순방향 바이어스(forward-biased)가 인가되고, 변압기의 2차권선(18b)에서 출력 캐패시터(26)로 에너지가 전달된다.
캐패시터 충전 회로(10)는 MOSFET 장치일 수 있는 스위치(22)를 위한 제어 신호를 생성하는 스위치 제어 회로(28)를 포함한다. 상기 제어 신호는 캐패시터(26)에 인가되는 출력 전압(Vout)이 원하는(desired) 레벨에 도달할 때까지 상기 스위치가 턴온(turn on) 및 턴오프(turn off)되도록 한다. 상기 실시예에서는, 상기 원하는 레벨은 300볼트이고, 바람직하게는 고정된 주파수라기보다는 적응적인 비율(adaptive rate)이다. 일단 출력 전압(Vout)이 상기 원하는 레벨에 도달하면, 일반적으로 상기 카메라 사용자에게 포토플래시(30)가 활성화될 수 있다는 지시가 제공된다. 상기 사용자가 포토플래시(30)를 활성화시킨 경우, 출력 캐패시터(26)에서 상기 부하로 에너지가 전달된다.
스위치 제어 회로(28)는 노드(38)의 스위치 전압(Vsw)이 인가되는 반전 입력 및 기준 전압(reference voltage)(Vref1)에 응답하는 비반전 입력을 구비하는 제1 비교기(32)를 포함한다. 플립플롭 또는 래치(36)는 비교기(32)의 출력 신호에 의해서 제공되는 셋 입력을 포함한다. 제2 비교기(34)는 상기 1차권선 전류를 감지하기 위해 제공되는 저항(42)과 연결된 비반전 입력 및 기준 전압(Vref2)에 응답하는 반 전 입력을 구비한다. 비교기(34)의 출력은 래치(36)의 리셋 입력에 인가된다. 도시된 바와 같이, 래치(36)의 출력은 스위치(22)의 게이트에 인가된다.
동작에 있어서, 각각의 스위치 주기의 온 시간(on time) 부분은 저항(42)에 의해 감지된 상기 1차권선의 전류 레벨에 의해 제어된다. 상세하게는, 상기 1차권선 전류가 기준 전압(Vref2)에 의해 설정된(established) 미리 정해진(predetermined) 레벨에 도달한 경우, 상기 비교기(34)의 출력은 하이(high)가 되고, 이로 인해 래치(36)가 리셋되고 스위치(22)를 차단하기 위해 상기 스위치 제어 신호가 로우(low)가 되도록 한다. 기준 전압(Vref2)은 특정 입력 전류 제한을 제공하기 위해 선택된다(사용자가 선택 가능할 수 있다). 스위치 전압(Vsw)이 기준 전압(Vref1) 레벨로 하강하는 경우, 상기 래치의 출력이 하이가 되고 스위치(22)를 턴온하도록 비교기(32)의 출력은 하이가 된다.
비교기(32)로 제공되는 기준 전압(Vref1)은 연속/불연속의 경계 근처에서 동작하는 회로를 구비하기 위해 일단 상기 2차전류가 불연속하게 되면(즉, 0 암페어(zero amps)를 통과하는 경우) 스위치(22)가 턴온되도록 선택되고, 이로 인해 높은 플라이백 변환 효율을 달성한다. 기준 전압(Vref1) 레벨은 어느 특정한 2차전류 레벨과 서로 관련 있지 않고, 단지 상기 2차전류가 불연속해진 후에만 상기 비교기(32)의 출력이 천이하는 것을 보장하도록 선택된다. 실제로, 스위치 전압(Vsw)이 기준 전압(Vref1) 레벨에 도달하는 경우 발생하는 상기 2차전류 레벨은 상기 변압기의 누설 인덕턴스(leakage inductance) 및 기생 용량(parasitic capacitance)을 포함하는 다양한 요인에 의존할 것이다.
스위치(22)를 제어하는 다양한 다른 구성들이 가능하다는 것은 본 발명이 속하는 기술 분야의 당업자들에게 자명할 것이다. 예를 들어, 상기 언급한 미국 특허 6,518,733은 스위치 온 시간이 감지된 1차권선 전류에 기초하여 제어되고 오프 시간이 감지된 2차권선 전류에 기초하여 제어되는 스위치 제어 구조를 개시한다. 온 시간은 1차권선 전류에 기초하여 제어되고 오프 시간은 감지된 출력 캐패시터 전류에 기초하여 제어되는 또 다른 구조가 도 4 및 도 5와 관련하여 아래에서 설명된다.
본 발명의 일 관점에 따르면, 충전기(10)는 높은 출력 전압 회로에서 감지되는 2차측 전압과 일반적으로 관련된 높은 전력 손실을 피하기 위해 바람직한, 상기 변압기의 상기 1차측으로부터 컨버터 출력 전압(Vout)을 감지하는 출력 전압 센싱 회로(40)를 포함한다. 출력 전압 센싱 회로(40)는 모두 도시된 바와 같이 연결된 합산부(summing element)(50), 저항들(54, 58)을 포함하고 저항 분배기(resistor divider)의 형태를 가지는 레벨 시프터(level shifter), 레벨 시프트된 스위치 전압(Vsw)을 스위치(22)의 오프 시간 주기에 대해 평균을 계산하는 저항(64) 및 캐패시터(62), 필터링된 신호를 샘플링하고 홀딩하는(sampling and holding) 다이오드(66) 및 캐패시터(70), 및 스위치(74)를 포함한다.
합산부(50)는 회로 노드(38)와 연결된 비반전 입력, 입력 전압원(Vin)과 연결된 반전 입력 및 저항(54)과 연결된 출력을 구비한다. 저항들(54, 58)의 결합점(즉, 회로 노드(44))의 전압은 스위치(22)가 오프 상태인 경우 출력 전압(Vout)에 비례한다. 회로 노드(44)의 전압은 스위치가 턴오프된 경우 회로 노드(38)에서 발 생하는 전압 스파크 효과를 제거하기 위해 저항(64) 및 캐패시터(62)에 의해 평균 내어진다. 상기 전압 스파크는 상기 변압기 누설 인덕턴스 및 상기 스위치(22)의 기생 용량으로 인한 전류 링잉(current ringing) 때문이다. 스위치(22)가 오프 상태인 경우 출력 전압(Vout)에 비례하고 스위치(22)가 턴오프되는 경우 회로 노드(38)에서 발생하는 상기 전압 스파크의 영향을 받지 않는 DC전압인 Vsense를 제공하기 위해 회로 노드(46)의 필터링된 전압은 다이오드(66) 및 캐패시터(70)에 의해 샘플링되고 홀딩된다. 따라서, 상기 누설 인덕턴스 링잉 및 스위치 전압(Vsw)에서 전압 스파크 결과의 영향이 제거된 출력 전압(Vout)을 정확히 나타내는 상기 Vsense 전압을 위해 구성요소(64, 62)(또한 캐패시터 70)들은 회로 노드(44)의 전압을 필터링하거나 웨이브쉐이프하는(waveshape) 기능을 한다. 저항(64)이 저항들(54, 58)의 조합으로 인식될 수 있다는 것은 본 발명이 속하는 기술 분야의 당업자들에게 자명할 것이다.
상기 Vsense 전압은 기준 전압(Vref3)을 비교하고, 출력 전압(Vout)이 원하는 완전히 충전된 레벨에 도달했는지 여부를 나타내는 제어신호(84)를 제공하는 비교기(82)에 인가된다. 비교 신호(84)는 도시된 상승 에지(rising edge)와 같은 제어 신호(84)의 한 에지에만 기초하여 완전히 충전된 캐패시터 조건을 지시하는 충전 완료 신호(Vcd, 86)를 펄스의 형태로 출력으로 제공하는 래치(88)를 설정한다. 출력 전압(Vout)이 상기 원하는 레벨에 도달한 경우 상기 Vsense 전압이 상기 기준 전압을 초과하도록 기준 전압(Vref3)이 선택된다.
상기 실시예에서는, 충전 완료 신호(Vcd)가 상기 출력 전압이 상기 원하는 레벨에 도달하였음을 나타내는 경우 충전기(10)는 차단(shut down)된다. 충전 완료 신호(Vcd)에 기초하여 상기 언급된 미국특허 6,518,733에 설명된 리프레시 특징(refresh feature)을 수행하는 것과 같은 다른 적절한 조치가 취해질 수 있다는 것은 본 발명이 속하는 기술 분야의 당업자들에게 자명할 것이다.
저항(64) 및 캐패시터(62, 70)의 값은 상기 스위치가 턴오프된 경우 발생하는 상기 전압 스파크의 적어도 대부분을 제거하기 위해 노드(44)의 상기 레벨 시프트된 스위치 전압을 평균내도록 선택된다. 상기 필터 구성요소들의 값을 선택할 때 고려하는 추가적인 요소는 몇 개만 예를 들자면, 미리 정해진 출력 전압 레벨, 기준 전압(Vref3)의 레벨, 상기 변압기의 변환 비율(turns ratio) 및 상기 구성요소들이 집적회로 내에서 분리되거나 통합되었는지 여부이다(이후에 언급될 예에서, 캐패시터 값을 작게 유지하는 것이 중요하기 때문이다). 상기 실시예에서는, 저항들(54, 58, 64) 및 캐패시터들(62, 70)의 병렬 조합으로 인한 Vref3에 도달하는 RC 시간 주기는 예정된(nominal) 스위치 오프시간의 약 1/4이 선택된다.
언급된 다른 피크(peak) 충전 회로에 따르면, 샘플 홀드 다이오드(66) 및 캐패시터(70)는 비교기(82)의 속도에 따라 제거될 수 있다. 비교기(82)가 충분히 빠르다면, 노드(46)의 시변 평활 신호(time varying smoothed signal)는 상기 비교기의 입력과 직접적으로 연결될 수 있다. 하지만 바람직한 실시예에서는, 도시된 것처럼 피크 충전 구성요소들(66, 70)이 상기 DC Vsense 전압을 비교기(82)의 입력에 제공하기 위해 사용된다.
도시된 바와 같이, 예를 들어 MOSFET 장치일 수 있는 스위치(74)는 캐패시 터(70)와 병렬로 연결된다. 스위치(74)는 다음과 같은 조건들: (1) 포토플래시(30)가 활성화된 경우, 또는 (2) 상기 Vsense 전압이 기준전압(Vref3)을 초과함에 따라 출력전압(Vout)이 상기 원하는 레벨에 도달한 경우 중 하나가 발생한 경우 제어 신호(78)에 의해 턴온되고, 그 때문에 캐패시터(70)는 방전된다.
도 1A를 참조하면, 출력 전압(Vout)이 상기 원하는 레벨에 도달하지 못한 경우 전압 감지 회로(40)의 동작을 나타내는 다양한 파형이 도시되어 있다. 파형(44)는 회로 노드(44)의 레벨 시프트된 스위치 전압을 나타내고, 파형(46)은 회로 노드(46)의 필터링된 전압을 나타내고, 파형(68)은 노드(68)의 피크 충전된 Vsense 전압을 나타낸다. 또한, 기준 전압(Vref3)이 Vsense 전압(68)보다 크고, 이로 인해 출력 전압(Vout)이 상기 원하는 레벨에 도달하지 못했음을 나타낸다. 따라서, 비교기(82)의 출력인 제어 신호(84)는 논리 로우 레벨로 유지된다.
도 1B를 참조하면, 도 1A와 동일한 파형이 도시되어 있다. 하지만, 시간 A에서 상기 Vsense 전압(68)이 Vref3 전압을 초과함에 따라 출력 전압(Vout)이 상기 원하는 레벨에 도달하였다. 따라서, 도시된 것처럼 제어 신호(84)는 시간 A에서 논리 하이 레벨로 천이한다.
도 2를 참조하면, 동일한 참조번호는 동일한 구성요소를 나타내는 다른 캐패시터 충전 회로(80)가 도시된다. 따라서, 회로(80)는 입력 전압원(14), 변압기(18), 스위치(22), 스위치 제어 회로(28)(여기서는 쉽게 도시하기 위해 단순화되었다), 다이오드(24) 및 출력 캐패시터(26)를 포함한다. 충전 회로(80)는 컨버터 출력 전압(Vout)이 상기 변압기의 1차측에서 감지되는 다른 출력 전압 센싱 회 로(110)를 포함하는 것이 도 1의 충전기(10)와 다르다.
또한 회로(80)는 출력 캐패시터(26)와 접지 사이에 직렬로 연결되고 출력 캐패시터를 흐르는 전류(Icap, 132)를 감지하는 저항(36)을 포함한다. 저항(36)에 인가되는 전압은 캐패시터 전류(Icap)에 비례한다. 이후 설명될 것처럼, 캐패시터 전류(Icap)는 출력 전압 센싱 회로(110)에서 사용하기 위해 감지된다.
출력 전압 센싱 회로(110)는 합산부(90) 및 저항들(92, 94)을 포함하는 저항 분배기(resistor divider)의 형태를 가지는 레벨 시프터(level shifter)를 포함한다. 합산부(90)는 회로 노드(38)와 연결된 비반전 입력, 입력 전압원(Vin)과 연결된 반전 입력 및 저항(92)과 연결된 출력을 구비한다. 스위치(22)가 꺼진 경우 저항들(92, 94)의 결합점(즉, 노드(130))의 전압은 출력 전압(Vout)에 비례한다.
또한 출력 전압 센싱 회로(110)는 저항들(92, 94)의 결합점인 노드(130)와 연결된 비반전 입력 및 기준 전압(Vref1)에 응답하는 반전 입력을 구비하는 제1 비교기(114)를 포함한다. 비교기(114)의 출력 신호(134)는 AND 게이트(118)의 입력에 인가된다. 비교기(114)는 출력 전압(Vout)이 원하는 레벨에 도달한 경우 감지한다. 따라서, 기준 전압(Vref1)은 상기 변압기의 변환 비율 및 (저항들(92, 94)의) 저항 분배기 비율에 의한, 원하는 완전히 충전된 캐패시터 전압에 상응하여 선택된다. 일 실시예에서는, 상기 원하는 출력 전압은 300 볼트이고 기준 전압(Vref1)은 5 볼트 또는 Vin이다.
도시된 바와 같이, 제2 비교기(122)는 전류 센싱 저항(36)과 연결된 반전 입력 및 기준 전압(Vref2)에 응답하는 비반전 입력을 구비하고, AND 게이트(118)의 입력에 인가되는 출력 신호(136)를 제공한다. 비교기(122)는 예를 들어 캐패시터 전류(Icap)가 피크값의 약 10% 정도로 매우 작아지는 경우 감지한다. 이 때문에 일반적으로 전달 딜레이(propagation delay) 또는 다른 비이상적인(non-ideal) 효과들을 일으키도록 기준 전압(Vref2)은 접지 위쪽의 저항(36)의 저항값이 곱해진 수십 밀리암페어이다.
AND 게이트(118)의 출력 신호(112)는 다음의 두 조건이 사실인 경우 출력 전압(Vout)이 상기 원하는 레벨에 도달했음을 나타내는 제어 신호를 제공한다: 출력 전압(Vout)이 기준 전압(Vref1)에 의해 설정(established)된 상기 원하는 레벨에 도달했고, 저항(36)에 의해 감지됨으로써 불연속해진 상기 캐패시터 전류에 의해 결정된 주어진 스위치 주기(cycle) 동안에 상기 출력 캐패시터가 완전히 충전된다. 특히 제어 신호(112)는 비교기(114) 및 비교기(122)의 출력이 모두 하이일 때만 하이가 된다. 제어 신호(112)는 제어 신호(112)의 각각의 상승 에지에서 충전 완료 신호(Vcd, 138)를 펄스의 형태로 출력으로 제공하는, 충전기(80)를 차단하는데 사용될 수 있는 래치(116)를 설정한다.
또한 도 2A를 참조하면, 출력 전압(Vout)이 상기 원하는 레벨에 도달하지 못한 경우 전압 감지 회로(110)의 동작을 나타내는 회로(80)과 관련된 몇 개의 파형이 도시된다. 특히 파형(130)은 노드(130)의 레벨 시프트된 스위치 전압을 나타내고, 파형(132)은 캐패시터 전류(Icap)를 나타낸다. 파형(134)은 비교기(114)의 출력 신호를 나타내고, 파형(136)은 비교기(122)의 출력 신호를 나타내며, 파형(112)은 AND 게이트(118)의 출력에서의 제어 신호(112)를 나타낸다.
또한 일단 스위치(22)가 턴오프된 경우 발생하는 전압 스파크들이 사라지면 기준 전압(Vref1)이 레벨 시프트된 스위치 전압(130)보다 커짐으로써, 출력 전압(Vout)이 상기 원하는 레벨에 도달하지 못했음을 나타낸다. 하지만, 상기 전압 스파크들 중 일부는 기준 전압(Vref1)을 초과하고, 따라서 비교기(114)의 출력 신호(134)는 도시된 바에 따라서 천이한다. 출력 전류(132)가 매우 작아지는 경우, 비교기(122)의 출력 신호(136)는 하이가 된다. 그러나 비교기(114)의 출력 신호(134)는 로우이므로, 출력 전압(Vout)이 상기 원하는 레벨에 도달하지 못함에 따라 제어 신호(112)는 로우를 유지한다.
또한 도 2B를 참조하면, 도 2A와 동일한 파형이 도시되어 있다. 하지만 여기에서는 스위치 전압(130)이 기준 전압(Vref1)을 초과하였음을 나타냄에 따라 상기 출력 전압이 원하는 레벨에 도달하였다. 따라서, 비교기(114)의 출력 전압은 시간 A에서 상기 전압 스파크들에 기초하여 천이하고, 일단 전압 스파크들이 사라져도 하이를 유지한다. 이후에, 시간 B에서, 캐패시터 전류(Icap)는 작은 값으로 줄어들고, 비교기(122)의 출력 신호(136)는 하이가 된다. 시간 B에서 비교기(114)의 출력 또한 하이이므로, 도시된 바와 같이 AND 게이트(118)의 출력 신호(112)는 하이가 된다.
이러한 조절을 통해, 스위치(22)가 턴오프되는 경우 스위치 전압(Vsw)에서 일반적으로 발생하는 전압 스파크들이 제어 신호(112) 및 충전 완료 신호(Vcd, 138)에 영향을 미치는 것을 방지할 수 있다. 이것은 상기 전압 스파크들이 일으키는 링잉이 사라지는 시간에 의해, 상기 캐패시터 전류가 매우 작아지는 경우에만 상기 출력 전압이 상기 원하는 레벨에 도달했음을 나타내는 제어 신호(112)는 하이가 될 수 있기 때문이다. 따라서, 상기 출력 전압이 상기 원하는 레벨에 도달하지 못한 경우 상기 스위치 전압(130)의 스파크 전압들이 비교기(114)의 출력 신호(134)가 하이가 되도록 하더라도, 캐패시터 전류(132)가 상기 원하는 작은 값에 도달하지 못하기 때문에 제어 신호(112)는 하이가 되지 않는다.
회로(110)는 저항(36)에 인가되는 전압에 응답하였지만, 상기 캐패시터 전류가 원하는 작은 값으로 감소하는 경우를 판단하기 위해 비교기(122)로 입력을 제공하는 상기 출력 캐패시터 전류 또는 상기 2차권선 전류를 감지하기 위한 다른 구조들이 사용될 수 있다는 것은 자명할 것이다.
도 3을 참조하면, 동일한 참조번호는 동일한 구성요소를 나타내는 다른 캐패시터 충전 회로(140)가 도시된다. 따라서, 회로(140)는 입력 전압원(14), 변압기(18), 스위치(22), 스위치 제어 회로(28)(역시 쉽게 도시하기 위해 단순화되었다), 다이오드(24) 및 출력 캐패시터(26)를 포함한다. 충전 회로(140)는 또 다른 출력 전압 센싱 회로(144)를 포함하는 것이 도 2의 충전기(80)와 다르다. 도 1 및 도 2 각각의 출력 전압 센싱 회로(40, 110)와 같이, 회로(144)는 스위치(22)가 턴오프되는 경우에 스위치 전압(Vsw)에서 발생하는 전압 스파크들에 기초하여 잘못된 감지가 발생하지 않는 것을 보장하는 방법으로 변압기(18)의 상기 1차측으로부터 상기 출력 전압을 감지한다.
출력 전압 센싱 회로(144)는 합산부(162) 및 저항들(164, 168)을 포함하는 저항 분배기의 형태를 가지는 레벨 시프터를 포함한다. 합산부(162)는 회로 노 드(38)와 연결된 비반전 입력, 입력 전압원(Vin)과 연결된 반전 입력 및 저항(164)과 연결된 출력을 구비한다. 스위치(22)가 꺼진 경우 저항들(164, 168)의 결합점(즉, 노드(142))의 전압은 출력 전압(Vout)에 비례한다.
출력 전압 센싱 회로(144)는 또한 저항들(164, 168) 간의 결합점인 노드(142)와 연결된 비반전 입력 및 기준 전압(Vref1)을 수신하여 적응된(adapted) 반전 입력을 구비하고, 출력 신호(150)를 제공하는 제1 비교기(148)를 포함한다. 상기 변압기의 변환 비율에 의한, 원하는 완전히 충전된 출력 전압(Vout) 레벨에 상응하여 기준 전압(Vref1)이 선택된다. 일 실시예에서는, 상기 원하는 출력 전압은 300 볼트이고 기준 전압(Vref1)은 5 볼트 또는 Vin과 동일하다. 비교기 출력 신호(150)는 지연된 신호(158)를 AND 게이트(156)에 제공하는 상기 비교기 출력 신호를 지연시키는 지연부(delay element)(152)에 인가된다.
도시된 바와 같이, 제2 비교기(160)는 저항들(164, 168) 간의 결합점인 노드(142)와 연결된 반전 입력 및 기준 전압(Vref2)을 수신하여 적응된 비반전 입력을 구비하고, AND 게이트(156)의 제2 입력에 출력 신호(162)를 제공한다. AND 게이트(156)의 출력 신호(164)는 다음의 두 조건이 사실인 경우 출력 전압(Vout)이 상기 원하는 레벨에 도달했음을 나타내는 제어 신호(164)를 제공한다: 도 3A 및 도 3B를 참작하여 명백하겠지만, (a) 출력 전압(Vout)이 기준 전압(Vref1)에 의해 설정된(established) 상기 원하는 레벨에 도달했기 때문에 지연이 발생했고, (b) 지연부(152)와 기준 전압(Vref2)의 조합에 의해 설정된 주어진 스위치 주기(cycle) 동안에 캐패시터(26)가 완전히 충전된다. 제어 신호(164)는 상승 에지와 같은 제어 신호(164)의 한 에지에만 기초하여 완전히 충전된 캐패시터 조건을 나타내는 충전 완료 신호(Vcd, 166)를 펄스의 형태로 출력으로 제공하는 래치(154)를 설정한다. 상기 실시예에서는, 충전 완료 신호(Vcd, 166)가 캐패시터(26)가 완전히 충전되었음을 나타내는 하이로 되는 경우 충전기(140)는 차단된다.
도 3A를 참조하면, 출력 전압(Vout)이 상기 원하는 레벨에 도달하지 못한 경우 전압 감지 회로(140)의 동작을 나타내는 회로(140)과 관련된 특정한 파형이 도시된다. 파형(142)은 노드(142)의 레벨 시프트된 스위치 전압(Vsw)을 기준전압들(Vref1, Vref2)과의 관계에서 나타낸다. 파형(150)은 비교기(148)의 출력 신호를 나타내고, 파형(158)은 지연부(152)의 출력 신호를 나타내고, 파형(162)은 비교기(160)의 출력 신호를 나타내며, 파형(164)은 AND 게이트(156)의 출력의 제어 신호를 나타낸다.
동작에 있어서, 노드(142)의 레벨 시프트된 스위치 전압이 기준 전압(Vref1)의 레벨에 도달한 경우, 비교기 출력 신호(150)는 하이가 된다. 여기서 도시된 바와 같이, 출력 전압(Vout)이 상기 원하는 레벨에 도달하지 못했더라도, 상기 스위치가 턴오프되는 경우 노드(142)에서 발생하는 전압 스파크들 때문에 비교기(148)의 출력 신호(150)가 수 차례 천이한다.
도시된 바와 같이, 일단 상기 노드(142)의 레벨 시프트된 스위치 전압이 제2 기준 전압(Vref2) 이하로 하강하면, 비교기(160)의 출력 신호(162)는 하이가 된다. 지연된 신호(158) 및 비교기 출력 신호(162)가 모두 하이인 경우에만 AND 게이트(156)의 출력 신호(164)는 하이가 된다. 여기서, 지연된 신호(158) 및 비교기 출 력 신호(162)가 동시에 모두 하이가 아니므로, 제어 신호(164)는 로우를 유지하고, 이로 인해 출력 전압(Vout)이 상기 원하는 레벨에 도달하지 못했다는 것이 정확하게 나타난다.
또한 도 3B를 참조하면, 도 3A와 동일한 파형이 도시되어 있다. 하지만 여기에서는 출력 전압(Vout)이 상기 원하는 레벨에 도달하였다. 따라서, 기준 전압(Vref1)을 교차하는 상기 스위치 전압에서의 상기 전압 스파크들로 인해 비교기(148)의 출력 신호(150)는 수 차례 천이하고, 일단 상기 전압 스파크들이 사라지면 하이를 유지한다. 하지만 도시된 바와 같이, 상기 스위치 전압이 하강하고 기준 전압(Vref2)을 교차(cross)하여 비교기(160)의 출력 신호(162)가 하이가 되도록 하는 경우, AND 게이트(156)의 출력 신호(164) 또한 하이가 되고, 이로 인해 출력 전압(Vout)이 상기 원하는 레벨에 도달했다는 것을 정확하게 나타낸다.
상기 노드(142)의 레벨 시프트된 스위치 전압이 적어도 안정기(plateau)에서 기준 전압(Vref2)으로 하강하는 시간에 상응하여 지연부(152)에 의해 제공된 상기 지연이 선택된다. 하지만, 상기 지연은 노드(142)의 상기 전압 스파크들이 상기 캐패시터가 완전히 충전됨을 나타내는 결과가 잘못되는 것을 방지할 정도로 충분히 짧아야 한다. 상기 실시예에서는, 지연부(152)는 약 60 내지 150 나노세컨드 사이의 100 나노세컨드(nanoseconds)와 같은 지연을 제공한다. 최적의 지연으로 개선하는데 종래의 회로 시뮬레이션 기술이 사용될 수 있다.
도 4를 참조하면, 동일한 참조번호는 동일한 구성요소를 나타내는 또 다른 캐패시터 충전 회로(170)가 도시된다. 도시된 바와 같이, 회로(170)는 입력 전압 원(14), 변압기(18), 스위치(22), 다이오드(24) 및 부하(30)와 연결된 캐패시터(26)를 포함한다. 회로(170)는 스위치 노드(38)와 연결된, 도 1, 도 2 및 도 3 각각의 회로들(40, 110, 144) 중 어느 하나의 형태를 가질 수 있는 출력 전압 센싱 회로(176)를 포함한다.
또한 충전기(170)는 캐패시터 전류(Icap)를 감지하기 위한 캐패시터(26) 및 스위치 제어 회로(174)와 직렬로 연결된 저항(178)을 포함한다. 스위치 제어 회로(174)는 도 1과 함께 앞서 설명된 회로(28)와 다른 스위치 제어 구조를 제공한다. 여기서, 각각의 스위치 주기의 온 시간 부분은 감지된 1차권선 전류에 기초하여 제어되고 오프 시간 부분은 감지된 출력 캐패시터 전류(Icap)에 기초하여 제어된다. 상기 출력 캐패시터 전류는 출력 캐패시터(26)와 접지 사이에 연결된 저항(178)에 의해 감지된다.
스위치 제어 회로(174)의 사용을 제외하거나 더함으로써 출력 캐패시터 전류(Icap)가 여러가지 이유로 감지될 수 있다는 것은 본 발명이 속하는 기술 분야의 당업자들에게 자명할 것이다. 한가지 이유는, 도 2와 함께 예를 들어 설명하고 도시된 바와 같은 출력 전압 센싱 회로를 사용하기 위함이다. 상기 캐패시터 전류를 감지하는 다른 이유는, 앞으로 설명될 상기 캐패시터 충전의 속도를 향상시키는 도 6의 회로를 사용하기 위함이다.
스위치 제어 회로(174)는 기준 전압(Vref1)을 수신하여 적응된 반전 입력 및 저항(190)과 연결된 비반전 입력을 구비하는 제1 비교기(182)를 포함한다. 저항(190)에 인가되는 전압은 1차권선 전류(Ipri)에 비례한다. 따라서, 1차권선 전 류(Ipri)가 기준 전압(Vref1)에 의해 설정된 미리 결정된 제1 전류 레벨보다 큰 경우 비교기(182)의 출력 신호는 논리 하이 레벨이고, 1차권선 전류(Ipri)가 상기 미리 결정된 제1 레벨보다 작은 경우 비교기(182)의 출력 신호는 논리 로우 레벨이다.
도시된 바와 같이, 스위치 제어 회로(174)는 기준 전압(Vref2)을 수신하여 적응된 비반전 입력 및 저항(178)과 연결된 반전 입력을 구비하는 제2 비교기(184)를 더 포함한다. 따라서, 출력 캐패시터 전류(Icap)가 기준 전압(Vref2)에 의해 설정된 미리 결정된 제2 전류 레벨보다 큰 경우 비교기(184)의 출력 신호는 논리 로우 레벨이고, 출력 캐패시터 전류(Icap)가 상기 미리 결정된 제2 레벨보다 작은 경우 비교기(184)의 출력 신호는 논리 하이 레벨이다.
도시된 바와 같이, 비교기(182)의 출력 신호는 플립플롭 또는 래치(188)의 리셋 입력으로 인가되고, 비교기(184)의 출력 신호는 래치(188)의 설정 입력으로 인가된다. 래치(188)의 출력 신호는 스위치(22)의 게이트로 상기 제어 신호를 인가한다.
동작에 있어서, 1차권선 전류(Ipri)가 기준 전압(Vref1)에 의해 설정된 상기 미리 결정된 제1 레벨에 도달한 경우, 래치(188)는 리셋되고 스위치(22)는 턴오프된다. 일단 출력 캐패시터 전류(Icap)가 기준 전압(Vref2)에 의해 설정된 상기 미리 결정된 제2 레벨 이하로 하강하면, 래치(188)는 설정되고 스위치(22)는 턴온된다. 기준 전압(Vref2)의 적절한 선택에 의해, 회로(170)는 연속적이고 불연속적인 동작 사이의 경계 조건에서 동작하도록 만들어질 수 있다.
상기 설명된 스위치 제어 회로(174)는 용량성 부하(30), 특히 상기 부하가 넓은 전압 범위를 요구하는 포토플래시 충전기 응용장치를 충전하는데 효율적인 구조를 제공한다. 게다가, 이러한 구조는 이전에 사용된 것보다 단순화된 회로와 함께 효율적인 성과를 달성한다. 이것은 상기 캐패시터 전류를 감지하는 출력 캐패시터와 연결된 저항(178)의 사용 때문이다. 상기 언급한 미국특허 6,518,733에서, 상기 센싱 저항을 흐르는 2차 전류의 방향 때문에 음의 전압이 기준 전압과 비교된다.
도 5를 참조하면, 동일한 참조번호는 동일한 구성요소를 나타내는 다른 충전 회로(200)의 실시예가 도시된다. 따라서, 회로(200)는 도시된 바와 같이 연결된 입력 전압원(14), 변압기(18), 스위치(22), 다이오드(24) 및 출력 캐패시터(26)를 포함한다. 출력 전압 센싱 회로(176) 또한 도시된다.
충전 회로(200)는 또한 출력 캐패시터(26)와 접지 사이에 연결되고 출력 캐패시터를 흐르는 전류(Icap)를 나타내는 전압이 제공되는 저항(178)을 포함한다. 여기서, 도 4의 실시예처럼, 상기 출력 캐패시터 전류는 상기 스위치 제어 회로를 사용하여 감지된다.
충전 회로(200)는 도 4의 회로(170)와 스위치 제어 회로(202)가 다르다. 스위치 제어 회로(202)는 스위치 제어 회로(174)에 의한 적응할 수 있는 비율 제어와 동일한 타입을 달성하지만, 저항(190, 도 4)을 필요로 하지 않는다. 따라서 다시 말하면, 각각의 스위치 주기의 온 시간 부분은 감지된 1차권선 전류(Ipri)에 기초하여 제어되고 오프 시간 부분은 감지된 출력 캐패시터 전류(Icap)에 기초하여 제 어된다. 이것은 스위치(22)가 켜진 경우 2차 전류는 흐르지 않고, 저항(178)을 흐르는 전류는 1차 전류(Ipri)만 있기 때문이다. 반면에, 스위치가 꺼진 경우 저항(178)에 인가되는 전압은 출력 캐패시터 전류(Icap)를 나타낸다.
도시된 바와 같이, 스위치 제어 회로(202)는 기준 전압(Vref1)을 수신하여 적응된 반전 입력 및 저항(178)과 연결된 비반전 입력을 구비하는 제1 비교기(204)를 포함한다. 따라서, 1차권선 전류(Ipri)가 기준 전압(Vref1)에 의해 설정된 미리 결정된 제1 레벨보다 큰 경우 비교기(204)의 출력 신호는 논리 하이 레벨이고, 상기 1차권선 전류가 상기 미리 결정된 제1 레벨보다 작은 경우 비교기(204)의 출력 신호는 논리 로우 레벨이다.
도시된 바와 같이, 스위치 제어 회로(202)는 기준 전압(Vref2)을 수신하여 적응된 비반전 입력 및 저항(178)과 연결된 반전 입력을 구비하는 제2 비교기(208)를 더 포함한다. 따라서, 출력 캐패시터 전류(Icap)가 기준 전압(Vref2)에 의해 설정된 미리 결정된 제2 레벨보다 큰 경우 비교기(208)의 출력 신호는 논리 로우 레벨이고, 상기 출력 캐패시터 전류가 상기 미리 결정된 제2 레벨보다 작은 경우 비교기(208)의 출력 신호는 논리 하이 레벨이다.
도시된 바와 같이, 비교기(204)의 출력 신호는 플립플롭 또는 래치(212)의 리셋 입력에 인가되고, 비교기(208)의 출력 신호는 설정 입력에 인가된다. 래치(212)의 출력 신호는 스위치(22)의 게이트에 인가된다.
동작에 있어서, 상기 1차권선 전류가 기준 전압(Vref1)에 의해 설정된 상기 미리 결정된 제1 레벨에 도달한 경우, 래치(212)는 리셋되고 스위치(22)는 턴오프 된다. 일단 출력 캐패시터 전류(Icap)가 기준 전압(Vref2)에 의해 설정된 상기 미리 결정된 제2 레벨 이하로 하강하면, 래치(212)는 설정되고 스위치(22)는 턴온된다.
도 6을 참조하면, 동일한 참조번호는 동일한 구성요소를 나타내는 또 다른 캐패시터 충전 회로(220)가 도시된다. 따라서 도시된 바와 같이, 회로(220)는 입력 전압원(14), 변압기(18), 스위치(22), 스위치 제어 회로(28)(쉽게 도시하기 위해 단순화되었다), 다이오드(24) 및 부하(30)와 연결된 출력 캐패시터(26)를 포함한다. 도 4 및 도 5와 함께 설명된 각각의 회로들(174, 202) 중 하나로 스위치 제어 회로(28)가 다르게 제공될 수 있다는 것은 자명할 것이다.
회로(220)는 여기에서는 MOSFET 장치로 제공되고, 다이오드(24)의 역회복 시간(reverse recovery time)을 감소시키기 위해 제공되는 회로와 관련되며, 2차권선 기생 용량의 방전 속도를 증가시키는 보조 스위치(224)를 더 포함한다. 보조 스위치(224)의 이점을 나타내기 위해 변압기(18)의 기생 성분을 포함하는 플라이백 변압기(18)의 모델들이 또한 도 6에 도시된다. 특히, 변압기 자화 인덕턴스(transformer magnetizing inductance)(18c), 유효 기생 용량(effective parasitic capacitance)(18d) 및 누설 인덕턴스(leakage inductance)(18e)가 도시된다.
상기 다이오드 역회복 시간을 감소시키려는 이유는 상기 역회복 시간 동안에 상기 기생 용량 및 상기 1차측에 나타난 다이오드를 흐르는 전류(즉, 스위치(22)가 꺼졌으므로, 이 전류는 주로 자화 인덕턴스(18c)를 흐른다)로 인해 자화 인덕턴 스(18c)로 음의 전류가 흐르고(도 6에서 18c와 18a의 루프를 시계 방향으로 흐르는 전류), 스위치가 턴온된 경우 음의 초기 스위치 전류가 흐르기 때문이다. 상기 음의 1차전류 진동(swing)의 크기는 상기 출력 전압과 함께 증가한다. 상기 음의 스위치 전류는 최소 스위치 주기를 제한하고, 따라서 캐패시터(26)의 충전을 느리게 한다. 상기 다이오드 역회복 시간을 감소시킴으로써, 음의 초기 전류가 감소되고 상기 스위치 주기들이 짧아지며, 따라서 캐패시터(26)는 그렇지 않은 경우보다 더 빨리 충전된다. 예를 들어, 보조 스위치(224)의 사용은 상기 캐패시터 충전 시간을 약 6 내지 8% 정도 감소시킬 수 있다.
보조 스위치(224)는 주 스위치(22)와 병렬로 연결된다. 즉, 스위치(224)의 드레인은 스위치(22)의 드레인과 연결되고, 스위치(224)의 소스는 스위치(22)의 소스 및 접지와 연결된다. 스위치(224)가 켜진 경우, 스위치 노드(38)는 스위치(224)를 통해 접지와 연결된다. 스위치(224)가 꺼진 경우, 스위치(224)는 스위치 노드(38)와 분리된다. 스위치(224)의 게이트는 비교기(228)의 출력과 연결된다. 스위치(22)보다 빠르게 반응하기 위해 스위치(224)는 주 스위치(22)보다 높은 Rdson 및 주 스위치(22)보다 낮은 캐패시턴스를 가지도록 선택된다.
도시된 바와 같이, 비교기(228)는 출력 캐패시터 전류 감지 저항(178)와 연결된 반전 입력 및 접지와 연결된 비반전 입력을 구비한다. 출력 캐패시터 전류(Icap)가 0 암페어 이하로 하강하는 경우, 비교기(228)의 출력은 하이가 되고, 이로 인해 보조 스위치(224)가 턴온된다. 이것이 다이오드 회복 간격(diode recovery interval)의 시작이다.
스위치(224)가 켜진 경우, 상기 다이오드 회복 시간 때문에 상기 변압기의 2차권선(18b)을 흐르는 전류로부터 나타나는 전류(Ipri)는 스위치(224)를 지나 접지로 흐른다. 이는 노드(38)의 스위치 전압(Vsw)의 빠른 붕괴(collapse)를 일으키고 더 짧은 지연과 함께 발생하는 다음 스위치 주기의 진입을 허용하여, 이로 인해 캐패시터(26)의 전체 충전 시간은 감소한다.
도 6A를 참조하면, 보조 스위치(224)가 제거된 도 6의 회로(220)와 같은 회로의 동작을 나타냄으로써 보조 스위치(224)의 이점을 나타내도록 다양한 파형들이 제공된다. 즉, 도 6A의 파형들(38, 232, 234, 238)은 보조 스위치(224)를 사용하지 않은 회로(220)의 동작을 나타낸다. 특히, 파형(38)은 노드(38)의 스위치 전압(Vsw)을 나타내고, 파형(232)은 출력 전압(Vout)을 나타내고, 파형(234)은 변압기 누설 인덕턴스(18e)를 흐르는 1차전류(Ipri)를 나타내며, 파형(238)은 2차전류(Isec)를 나타낸다.
명백히 알 수 있듯이, 시간 A에서 2차전류(Isec, 238)가 0 암페어에 도달하고 스위치(22)가 턴온된 경우, 다이오드(24)가 회복하는데 약 114 나노세컨드 정도의 시간이 걸리고 따라서 시간 B에서 노드(38)의 상기 스위치 전압은 상기 입력 전압 레벨로 하강하여 양의 1차전류가 흐르기 시작할 수 있다. 이러한 각각의 주기 동안에 1차전류(Ipri)가 음의 피크 전류에서 0으로 램프 형태로 상승하는(ramp) 플러스 시간인 114 나노세컨드의 역회복 간격은 상기 최소 스위치 주기, 또는 다른 말로 최대 스위치 주파수를 제한하고 출력 캐패시터(26)의 충전 속도를 감소시킨다. 스위치(224)가 생략된 회로(220)에서 캐패시터(26)를 완전히 충전하는데 약 76 ㎲ 정도의 시간이 걸린다.
도 6B를 참조하면, 파형들(38, 232, 234, 238)은 상기 설명한 바와 같이 기능하는 보조 스위치(224)를 포함하는 회로(220)의 동작을 나타낸다. 특히, 파형(38)은 노드(38)의 상기 스위치 전압을 나타내고, 파형(232)은 상기 출력 전압을 나타내고, 파형(234)은 변압기 누설 인덕턴스(18e)를 흐르는 1차전류(Ipri)를 나타내며, 파형(238)은 2차전류(Isec)를 나타낸다. 상기 설명한 바와 같이 동작하는 보조 스위치(224)의 사용을 통해, 시간 A에서 2차전류(238)가 0 암페어에 도달하는 경우 보조 스위치(224)는 충분한 속도로 턴온된다. 스위치 노드 전압의 더 빠른 붕괴 및 더 낮은 음의 1차전류 진동을 일으키는 더 높은 회복 전류가 상기 2차권선을 흐르고, 상기 회복 시간을 감소시킨다. 특히, 다이오드(24)가 회복하는데 약 58 나노세컨드의 시간이 걸리고 따라서 시간 B에서 노드(38)의 상기 전압은 상기 입력 전압 레벨로 하강하여, 1차전류는 더 작은 음의 전류부터 흐르기 시작할 수 있다. 따라서 보조 스위치(224)는 각각의 스위치 주기를 감소시키고, 이로 인해 상기 보조 스위치가 없는 경우와 비교하여 캐패시터(26)를 충전하는 시간이 감소한다. 일 실시예에서, 이러한 조절을 통해 캐패시터(26)는 약 6 내지 8% 정도 빠르게 충전할 수 있다. 회로(220)의 보조 스위치(224)의 사용을 통해, 캐패시터(26)를 완전히 충전하는데 약 70㎲ 정도의 시간이 걸린다.
도 7을 참조하면, 동일한 참조번호는 동일한 구성요소를 나타내는 다른 캐패시터 충전 회로(250)가 도시된다. 캐패시터 충전 회로(250)는 상기 설명된 회로들 과 같은 일반적인 플라이백 토폴로지이고, 따라서 여기서 VBAT으로 이름 붙여진 입력 또는 배터리 전압을 제공하는 입력 전압원(14), 1차권선(18a) 및 2차권선(18b)을 구비하는 변압기(18), 스위치(22), 스위치 제어 회로(28), 다이오드(24) 및 카메라 모포플래시와 같은 로드가 연결될 수 있는 출력 캐패시터(26)를 포함한다. 스위치 제어 회로(28)는 다양한 형태들을 취할 수 있다. 예를 들어, 상기 스위치 제어 회로는 스위치 온 시간이 상기 1차 전류 레벨에 기초하여 제어되고 스위치 오프 시간이 스위치 전압(Vsw)에 기초하여 제어되는 도 2와 관련하여 설명된 형태이거나, 상기 온 시간이 상기 1차권선 전류에 기초하여 제어되고 상기 오프 시간이 감지된 출력 캐패시터 전류에 기초하여 제어되는 도 4와 관련하여 설명된 형태일 수 있다. 다른 실시예에서, 스위치 제어 신호(28)는 상기 스위치 온 시간이 1차전류 레벨에 기초하여 제어되고 상기 스위치 오프 시간이 상기 스위치 전압의 기울기의 극성의 변화를 검출하여 제어되는 도 11의 회로(406)의 형태를 가질 수 있다.
본 발명의 일 관점에 따르면, 회로(250)는 리프레시(refresh) 특징을 구현하는 출력 전압 센싱 회로(254)를 포함하는 점이 상기 설명된 캐패시터 충전 회로와 다르다. 일단 출력 전압(Vout)이 원하는 레벨에 도달하면, 캐패시터 충전은 종료되고 스위치(22)는 턴오프되며, 이로 인해 전력이 보존된다. 여기에서 상기 캐패시터가 충전되는 동안의 간격(즉, 상기 스위치가 턴온되고 턴오프되는 경우)을 충전 모드라고 부른다. 실질적으로 완전히 충전된 캐패시터(26)를 유지하기 위해, 상기 출력 전압 레벨을 검출하고 완전히 충전된 상태의 상기 캐패시터를 유지하는데 필요 하도록 상기 캐패시터를 다시 충전(즉, 리프레시 또는 보충(replenish))하는 것이 바람직하다.
상기 설명된 출력 전압 센싱 회로처럼, 회로(254)는 일반적으로 높은 출력 전압 회로들에서 감지하는 2차측 전압과 관련된 높은 전력 손실을 피하기 위해 바람직하도록 변압기(18)의 상기 1차측으로부터 출력 전압(Vout)을 감지하고, 스위치(22)가 턴오프되는 경우 스위치 전압(Vsw)에서 발생하는 전압 스파크들에 기초하여 잘못 감지되는 것을 방지하는 방법을 수행한다.
유리하게, 출력 전압 센싱 회로(254)는 상기 충전 모드가 종료된 후에도 출력 전압(Vout)을 지속적으로 검출한다. 따라서, 회로(254)는 상기 충전 모드 동안에 상기 출력 전압이 증가하고, 일단 상기 충전 모드가 종료되면 상기 출력 전압이 점차 감소하도록 상기 출력 전압의 1차측 반사(reflection)에 기초하여 출력 전압(Vout)을 검출한다. 이러한 조절을 통해, 상기 충전 모드는 출력 전압(Vout)의 검출이 상기 캐패시터 충전이 보충되어야 함을 나타낼 때까지 시작되지 않으므로 불필요하게 시작되지 않는다.
출력 전압 센싱 회로(254)는 차동 전압 생성기(256) 및 감쇠기(258)를 포함하는 블록도의 형태로 도 7에 도시된다. 이 구성요소들은, 예를 들어 도 1과 관련된 합산부(50) 및 저항들(54, 58)을 포함하는 레벨 시프터와 같은 상기 설명된 구성요소들과 비슷하다. 따라서 차동 전압 생성기(256)는 1차권선(18a)에 인가되는 전압을 제공하고 감쇠기(258)는 상기 차동 전압의 레벨을 하향 시프트한다. 따라서 스위치(22)가 꺼진 경우 상기 감쇠기 출력 전압(VA)은 출력 전압(Vout)에 비례한다. 감쇠된 전압(VA)을 평균내거나 평활하게(smooth) 하기 위해서 감쇠기(258)의 출력에 필터(도 8, 10 및 10A에 도시됨)가 제공될 수 있다.
샘플 홀드 회로(260)는 감쇠된 전압(VA)에 응답하고 샘플 홀드 전압(VSH)을 제공한다. 샘플 홀드 회로(260)는 다양한 형태를 취할 수 있다. 예를 들어 도 8의 실시예에서는, 상기 샘플 홀드 회로는 상기 스위치 오프 시간 동안에 상기 감쇠된 전압을 추출(sample)하고 그 후에 상기 추출된 전압을 남겨둔다(hold). 도 10의 실시예에서는, 상기 샘플 홀드 회로는 감쇠된 전압(VA)의 피크 값들로 캐패시터를 충전하고 따라서 피크 충전기로 다르게 설명될 수 있다. 도 10A에서는, 상기 샘플 홀드 회로가 사용되지 않는다.
출력 전압 센싱 회로(254)는 출력 캐패시터(26)의 방전 특성들을 복제하고(또는 보다 일반적으로, 상기 출력 캐패시터 방전 특성에 관하여 미리 결정된 관계를 가지는 방전 특성을 나타내는) 충전 모드 제어 회로(270)로 조정 전압(regulation voltage, VREG)을 제공하는 출력 복제 회로(264)를 더 포함한다. 조정 전압(VREG)은 상기 출력 전압이 증가하도록(즉, 상기 출력 전압의 양의 기울기를 추종하는) 출력 전압(Vout)을 추종(track)하고 중요하게는, 또한 상기 출력 전압이 감소하도록(즉, 상기 출력 전압의 음의 기울기를 추종하는) 추종한다. 앞으로 설명될 것처럼, 충전 모드는 조정 전압(VREG)에 기초하여 시작되고(즉, 캐패시터(26)가 보충된다), 따라서 측정된 출력 전압이 약해지는 것(droop)을 나타내는 것에 기초하여 시작된다. 이러한 조절을 통해, 필요하기 전에 상기 충전 모드가 불필요하게 시작되지 않음으로써 전력이 보존된다.
보다 상세하게, 출력 캐패시터(26)는 캐패시턴스 및 그와 관련된 누설 저항값을 포함한다. 상기 누설 저항값은 도시 목적을 위해 분리된 저항 구성요소(27)로 도시된다. 바람직하게는, 출력 복제 회로(264)는 도 8, 10 및 10A의 실시예에 도시된 RC 네트워크를 형성하는 저항 및 캐패시터를 포함한다. 상기 RC 네트워크의 RC 시정수는 출력 캐패시터(26)의 상기 캐패시턴스 및 상기 누설 저항값과 관련된 RC 시정수 미리 정해진 관계를 갖는다. 예를 들어, 회로(264)의 RC 시정수는 출력 캐패시터(26)의 시정수와 실질적으로 동일할 수 있다. 따라서 이 경우, 조정 전압(VREG)은 출력 전압(Vout)과 동일한 비율로 상승, 하강 또는 감쇠(decay)할 것이다. 다른 실시예에서, 회로(264)의 RC 시정수는 출력 캐패시터(26)의 시정수보다 작게 선택될 수 있고, 이 경우 조정 전압(VREG)은 상기 출력 전압보다 빠르게 상승, 하강 또는 감쇠(decay)할 것이다. 이러한 조절은 상기 출력 전압을 미세하게 조정하기를 원하는 응용장치들에서 유리할 수 있다. 또한 회로(264)의 RC 시정수는 상기 출력 캐패시터의 RC 시정수보다 클 수 있다.
조정 전압(VREG)이 상기 출력 전압과 관련된 미리 정해진 비율로 감쇠하는 것을 보장하기 위해서, 회로(264)와 출력 캐패시터(26)를 가깝게 위치하여 비슷한 온도 변화를 경험하도록 하는 것이 유리하다. 포토플래시 충전기 응용장치의 경우에, 구성 요소들이 카메라 안에 내장될 것이므로 충분히 가깝게 위치할 것이다. 또한 출력 캐패시터(26)와 RC 네트워크(264)의 캐패시터는 전해 캐패시터(electrolytic capacitor)들과 같은 동일한 종류를 사용하는 것이 유리하다. 여기에서 출력 복제 회로(264)가 RC 네트워크로 설명되는 반면에, 상기 출력 캐패시터, 특히 전압 감쇠 비율 또는 방전 특성들에 관해 복제하는데 LR 네트워크와 같은 다른 회로가 사용될 수 있다는 것은 본 발명이 속하는 기술 분야의 당업자들에게 자명할 것이다.
도시된 바와 같이, 충전 모드 제어 회로(270)는 조정 전압(VREG) 및 감쇠된 전압(VA)에 응답하고((또는 점선으로 도시된 바와 같이 샘플 홀드 전압(VSH)에 응답하고), 인에이블 신호(VEN)를 스위치 제어 회로(28)로 제공한다. 인에이블 신호(VEN)가 논리 하이 레벨과 같은 제1 논리 레벨인 경우 스위치 제어 회로(28)는 스위치(22)를 온 오프 하도록 활성화된다(즉, 충전모드가 활성화된다). 반면에, 인에이블 신호(VEN)가 논리 로우 레벨과 같은 제2 논리 레벨인 경우 상기 스위치 제어 회로는 비활성화되고, 이로 인해 상기 스위치가 턴온 및 턴오프되는 것을 방지하고 상기 충전 모드를 종료한다(즉, 상기 충전 모드가 비활성화된다).
또한 도 8을 참조하면, 도 7의 출력 전압 센싱 회로(254)의 일 실시예(274)가 도시된다. 출력 전압 센싱 회로(274)는 이득 A를 가지는 연산 증폭기(276)의 형태인 차동 전압 생성기를 포함한다. 따라서 증폭기(276)의 출력은 상기 스위치 오프 시간 동안에 출력 전압(Vout)에 비례하는 상기 1차권선 전압의 감쇠된 버전이다. 일 실시예에서, 일반적인 출력 전압은 약 300 볼트 정도이고, 일반적인 입력 전압은 약 1.5 내지 10 볼트 정도이고, 상기 변압기의 변환 비율은 약 10 정도이고, 상기 증폭기 이득 A는 약 1/26 정도이며, 일반적인 증폭기 출력 전압은 약 1.2 볼트 정도이다.
필터(278)는 연산 증폭기(276)의 출력에 연결되고, 여기에서는 비교기(284), 스위치(286) 및 캐패시터(288)를 포함한다. 비교기(284)는 필터(278)에 연결되는 비반전 입력, 캐패시터(288)에 연결되는 반전 입력 및 스위치(286)의 제어 단자에 연결되는 출력을 구비한다. 스위치(286)는 필터(278)와 캐패시터(288) 사이에(즉, 샘플 홀드 전압(VSH)이 제공되는 회로 노드(290)와 회로 노드(292) 사이에) 직렬로 연결된다.
동작에 있어서, 스위치(286)의 순방향 전압 강하(forward voltage drop)이상으로 노드(290)의 전압이 노드(292)의 전압을 초과한 경우, 스위치(286)가 턴온되도록 비교기(284)의 출력은 하이가 되고, 이로 인해 캐패시터(288)가 노드(290)의 감쇠된 전압(VA) 레벨로 충전되도록 한다(즉, 반사된 출력 전압이 추출되도록 한다). 이와는 다른 때에는, 상기 비교기 출력은 로우이고 스위치(286)는 도통(conduct)되지 않으며, 이로 인해 상기 이전에 추출된 전압이 남겨진다. 이러한 방법으로, 회로 노드(292)의 전압(VSH)이 출력 전압(Vout)의 양의 기울기를 추종한다.
샘플 홀드 전압(VSH)은 여기서는 저항(302) 및 캐패시터(304)를 포함하는 RC 네트워크(300)의 형태를 가지는 상기 출력 복제 네트워크에 차례로 연결된 버 퍼(294)와 연결된다. 이러한 조절을 통해, RC 네트워크(300)에 인가되는 조정 전압(VREG)이 상기 출력 전압의 양의 기울기를 추종하도록 RC 네트워크(300)는 샘플 홀드 전압(VSH)으로 충전된다. 따라서, 상기 충전 모드가 활성화된 경우 샘플 홀드 전압(VSH)은 상기 출력 캐패시터가 충전된 것과 같은 조정 전압(VREG)과 실질적으로 동일하다. 버퍼(294)는 RC 네트워크(300)에 인가되는 조정 전압(VREG)이 캐패시터(288)에서 방전되는 것을 방지한다. 이것은 로우가 되는 인에이블 신호(VEN, 326)에 기초하여 오픈-컬렉터 출력을 제공하는 삼상 버퍼의 형태를 가지는 버퍼(294)를 제공함으로써 달성된다. 따라서, 인에이블 신호(VEN, 326)가 로우가 된 경우(즉, 상기 충전 모드가 종료된 경우) 버퍼(294)는 상기 샘플 홀드 회로로부터 RC 네트워크(300)와 분리된다. 스위치(286)가 닫힌 경우 버퍼(294)는 캐패시터(304)를 충전하는 전류 충전 능력을 더 제공한다.
상기 충전 모드 제어 회로는 버퍼(294), 만충전(full charge) 비교기(310), 저충전(low charge) 비교기(314) 및 플립플롭(318)을 포함한다. 플립플롭(318)의 출력은 인에이블 신호(VEN, 326)를 스위치 제어 회로(28)(도 7)로 제공한다. 비교기(310)는 샘플 홀드 전압(VSH)에 연결되고 여기서는 비반전 입력인 제1 입력 및 기준 전압(Vref1, 312)에 연결되고 여기서는 반전 입력인 제2 입력을 구비한다. 비교기(310)의 출력은 리셋 신호(VR, 320)를 플립플롭(318)으로 제공한다. 동작에 있어 서, 출력 전압(Vout)이 원하는 완전히 충전된 레벨에 도달한 경우, 상기 충전 모드가 종료하도록 차례로 인에이블 신호(VEN, 326)를 로우가 되도록 하는 플립플롭을 리셋하기 위해 비교기(310)의 출력은 하이가 된다. 따라서, 리셋 신호(VR)는 만충전 지시 신호로서 언급될 수 있다. 출력 전압(Vout)이 상기 원하는 완전히 충전된 레벨에 도달한 경우 비교기(310)의 출력이 완전히 충전된 조건을 나타내도록 천이하기 위해 기준 전압(Vref1)이 선택된다.
비교기(314)는 RC 네트워크(300)에 인가된 조정 전압(VREG, 296)에 응답하고 여기서는 반전 입력인 제1 입력 및 제2 기준 전압(Vref2, 316)에 연결되고 여기서는 비반전 입력인 제2 입력을 구비한다. 비교기(314)의 출력은 플립플롭(318)으로 설정 신호(VS, 322)를 제공한다. 동작에 있어서, 출력 전압(Vout)이 허용할 수 없는(unacceptable) 낮은 레벨로 하강한 경우, 상기 충전 모드가 시작하도록 차례로 인에이블 신호(VEN, 326)를 하이가 되도록 하는 플립플롭(318)을 설정하기 위해 비교기(314)의 출력은 하이가 된다. 따라서, 설정 신호(VS)는 저충전, 또는 허용할 수 없는 충전 지시 신호로서 언급될 수 있다. 여기에서, 제2 기준 전압(Vref2)은 90%와 같이, 제1 기준 전압(Vref1)에 대한 백분율로 선택될 수 있다. 하지만 보다 일반적으로, 상기 출력 전압이 상기 캐패시터 충전의 보충을 요구하는 허용할 수 없는 레벨로 하강한 경우 설정 신호(VS, 322)가 하이가 되도록 기준 전압(Vref2, 316)이 선택된다. 따라서 원하는 바와 같이, 출력 전압(Vout)이 허용할 수 없는 레벨로 하강한 경우 상기 충전 모드의 동작이 시작하도록 인에이블 신호(VEN, 326)는 하이가 되고 상기 출력 전압이 상기 완전히 충전된 레벨로 상승한 경우 상기 충전 모드를 종료하도록 인에이블 신호(VEN, 326)는 로우가 된다.
도 9를 참조하면, 도 7 및 도 8의 상기 캐패시터 충전 회로와 관련된 파형들이 도시된다. 특히, 제1 주기에서 각각 ton 및 toff로 이름 붙여진 스위치(22)가 턴온 및 턴오프되는 동안을 나타내는 충전 모드 활성화로 이름 붙여진 간격들을 포함하는 스위치 전압(Vsw) 파형이 도시된다. 또한 상기 스위치 전압(Vsw) 파형은 스위치(22)가 꺼져 있는 동안을 나타내는 충전 모드 비활성화 간격을 포함한다.
또한 출력 전압(Vout) 파형이 도 9에 도시된다. 출력 전압(Vout)은 전하가 1차권선(18a)에서 2차권선으로 전달되고, 2차권선에서 출력 캐패시터로 전달되는 시간인 스위치(22)가 턴오프되는 각각의 시간에 상승한다. FC로 이름 붙여진 만충전 레벨 및 UC로 이름 붙여진 허용할 수 없는 충전 레벨이 출력 전압(Vout)과 관련해서 도 9에 도시된다. 상기 FC 레벨은 캐패시터(26)가 완전히 충전되었다고 여겨지는 상기 원하는 전압 레벨을 나타내고 상기 UC 레벨은 상기 출력 전압이 허용할 수 없는 낮은 전압 레벨이고 따라서 캐패시터 충전이 보충되어야 할 정도로 낮은 전압 레벨이다. 일반적인 포토플래시 충전기 응용제품에서, 상기 UC 레벨은 상기 FC 레벨의 약 10 내지 20 퍼센트 아래이다.
상기 Vref1 전압 및 상기 Vref2 전압과 관련해서 도 8의 회로 노드(290)에서 제공되는 감쇠된 전압(VA)이 도시된다. 상기 Vref1 전압은 상기 완전히 충전된 캐패 시터 전압 레벨에 상응하여 선택되고 상기 Vref2 전압은 상기 낮은 또는 허용할 수 없는 캐패시터 전압 레벨에 상응하여 선택되는 것을 상기하라.
또한 상기 Vref1 전압 및 상기 Vref2 전압과 관련해서 조정 전압(VREG, 296)이 도시된다. 일단 스위치(286)의 작은 전압 강하에 의해 감쇠된 전압(VA)이 샘플 홀드 전압(VSH)을 초과하면 조정 전압(VREG)이 증가하는 것을 상기하라. 따라서, 상기 충전 모드 동안에 샘플 홀드 전압(VSH)은 상기 VREG 전압(296)와 실질적으로 동일하다. 더욱 상세하게는 여기서, 스위치(286)의 순방향 강하 이상에 의해 감쇠된 전압(VA)이 샘플 홀드 전압(VSH)을 초과하고, 이로 인해 시간 t1, t2, t6 및 t8에서 스위치(286)는 닫히고 상기 VREG 전압은 상승한다. 시간 t2의 직후인 시간 t3에서, 조정 전압(VREG)이 상기 Vref1 전압을 초과하고, 이로 인해 출력 전압(Vout)이 상기 원하는 완전히 충전된 레벨에 도달했다는 것을 나타내도록 리셋 신호(VR, 320)는 하이가 된다. 도시된 바와 같이, 하이가 된 리셋 신호(VR, 320)는 인에이블 신호(VEN, 326)가 로우가 되도록 하고, 이로 인해 상기 충전 모드가 비활성화된다.
일단 상기 충전 모드가 비활성화되면, 출력 전압(Vout)은 천천히 감쇠하거나 또는 약해진다(droop). 부하가 없는 상기 실시예에서는, 우선 누설 저항값(27)에 의하여, 출력 캐패시터(26)가 0 볼트로부터 약 300 볼트의 만충전까지 충전되는데 걸리는 시간과 비교하였을 때 출력 전압(Vout)이 매우 느리게 감쇠한다. 예를 들어 일 실시예에서, 상기 출력 캐패시터가 10㎌의 커패시턴스를 갖는 캐패시터이고 상기 배터리 전압이 약 1.8 내지 10 볼트 정도이고, 상기 출력 캐패시터가 0 에서 300 볼트로 충전되는데 약 1초 정도 걸리며 상기 출력 전압이 완전히 충전된 레벨의 90%로 감쇠하는데 약 22초 정도 걸린다. 쉽게 도시하기 위해 도 9에서 캐패시터 방전의 시간 스케일이 압축된다. 일반적으로, 조정 전압(VREG)이 Vout에서 VT로 방전되는데 요구되는 시간은 T=R?C?ln(Vout/VT)로 주어진다. 시간 t4에서, 상기 출력 전압은 상기 완전히 충전된 레벨의 약간 위에서 상기 완전히 충전된 레벨 아래로 약해졌고 조정 전압(VREG)은 리셋 신호(VR, 320)가 로우가 되도록 하는 상기 Vref1 레벨로 하강하였다.
도시된 바와 같이, 중요하게도, 출력 전압(Vout)의 감쇠 비율은 조정 전압(VREG)의 감쇠 비율과 실질적으로 동일하다. 가장 일반적으로, 도 9의 예에서는 같은 비율들인 출력 전압(Vout)의 감쇠 비율과 조정 전압(VREG)의 감쇠 비율 사이에 미리 정해진 관계가 존재함을 상기하라. 상기 언급한 바에 따라 일 실시예에서는, 네트워크(300)의 RC 시정수가 상기 출력 전압을 더욱 세밀하게 조정하는 방법으로서 상기 출력 캐패시터와 관련된 상기 시정수보다 짧도록 설정되는 것을 원할 수 있다.
도시된 바와 같이 시간 t5에서, 출력 전압(Vout)이 허용할 수 없는 레벨(UC)로 감쇠되었다. 그 직후에 조정 전압(VREG)이 상기 Vref2 전압 레벨 아래로 하강하 고, 이로 인해 플립플롭(318)을 설정하도록 설정 신호(VS, 322)가 하이가 되고, 따라서 상기 충전 모드를 시작하도록 인에이블 신호(VEN, 326)가 하이가 된다.
일단 상기 충전 모드가 활성화되면, 출력 전압(Vout)은 다시 증가하기 시작하고, 시간 t6에서 상기 출력 전압은 허용할 수 없는 충전 레벨(UC)을 초과한다. 그 직후에 시간 t7에서, 조정 전압(VREG)이 상기 Vref2 전압을 초과하고 설정 신호(VS, 322)가 로우가 된다. 도시된 바와 같이, 상기 출력 전압은 각각의 스위치 오프 시간 동안에 계속 상승하고 조정 전압(VREG)은 상기 출력 전압의 상승을 추종한다.
또한 도 10을 참조하면, 도 7의 출력 전압 센싱 회로의 다른 실시예(350)가 도시된다. 앞으로 설명하겠지만, 본질적으로 출력 전압 센싱 회로(350)는 상기 샘플 홀드 회로가 도 8의 회로(274)와 다르다. 따라서, 출력 전압 센싱 회로(350)는 스위치 오프 시간 동안에 상기 출력 전압에 비례하는 상기 1차권선 전압의 감쇠된 버전을 제공하는 도 8의 연산 증폭기(276)와 같은 연산 증폭기(354)를 포함한다. 회로(350)는 상기 스위치가 턴오프된 경우 발생하는 전압 스파크들의 대부분을 제거하도록 상기 반사된 전압을 평활화하는 도 8의 필터(278)와 같은 필터(356)를 더 포함한다.
출력 전압 센싱 회로(350)는 저항(372) 및 캐패시터(374)를 포함하는 출력 복제 RC 네트워크(370)를 포함한다. 상기에서처럼, 저항(372) 및 캐패시터(374)는 RC 네트워크(370)에 출력 캐패시터(26)의 RC 시정수와 관련된 미리 정해진 관계를 가지는 RC 시정수를 제공하도록 선택된다.
여기에서는 감쇠된 전압(VA)인 노드(362)의 전압은 비교기(364) 및 스위치(366)를 포함하는 샘플 홀드 회로와 연결된다. 비교기(364)의 제2 입력은 조정 전압(VREG, 368)에 응답하고 상기 비교기의 출력은 스위치(366)의 제어 단자에 인가된다. 스위치(366)는 도시된 배터리 전압(VBAT)과 같은 전압원과 RC 네트워크(370) 사이에 연결된다.
동작에 있어서, 감쇠된 전압(VA, 362)이 조정 전압(VREG, 368)을 초과하는 경우, 비교기(364)의 출력은 스위치(366)가 도통하도록 논리 하이 레벨로 천이한다. 스위치(366)가 켜짐에 따라, 배터리 전압(VBAT)이 캐패시터(374)를 충전한다. 따라서, 비교기(364) 및 스위치(366)는 감쇠된 전압(VA, 362)의 피크들에서 상기 VREG 전압(368)을 유지하는 피크 충전기로 동작하고, 따라서 도 10의 실시예에서는 샘플 홀드 전압(VSH)(도 7)이 조정 전압(VREG)과 동일하다. 원하는 바와 같이, 일단 출력 전압(Vout)이 약해지기 시작하면, 비교기(364)의 출력은 논리 로우 레벨을 유지할 것이고 따라서 스위치는 오프 상태를 유지할 것이며, 이로 인해 조정 전압(VREG, 368)이 상기 출력 전압과 관련된 미리 정해진 관계로 약해지는 것을 허용한다. 캐패시터(374)를 충전하기 위해 스위치(366)에 인가되는 전압은 스위치가 도통하는 경우 상기 캐패시터에 충분한 전하를 제공하는 적절한 전압일 수 있고, 배터리 전 압(VBAT)이 하나의 예일 수 있다는 것은 본 발명이 속하는 기술 분야의 당업자들에게 자명할 것이다.
충전 모드 제어 회로는 제1, 만충전 비교기(380), 제2, 저충전 비교기(384) 및 플립플롭(390)을 포함한다. 플립플롭(390)의 출력은 상기 충전 모드를 활성화 또는 불활성화하도록 상기 스위치 제어 회로로 인에이블 신호(VEN, 392)를 제공한다. 비교기(380)는 회로 노드(362)의 감쇠된 전압(VA)에 연결되고 여기서는 비반전 입력인 제1 입력 및 기준 전압(Vref1, 382)에 연결되고 여기서는 반전 입력인 제2 입력을 구비한다. 비교기(380)의 출력은 플립플롭(390)으로 리셋 신호(VR, 376)를 제공한다. 동작에 있어서, 상기 출력 전압이 상기 원하는 완전히 충전된 레벨에 도달한 경우, 비교기(380)의 출력은 플립플롭(390)을 리셋하기 위해 하이가 된다. 따라서, 출력 신호(VR)는 만충전 지시 신호로 언급될 수 있다.
비교기(384)는 RC 네트워크(370)에 인가된 조정 전압(VREG, 368)에 응답하고 여기서는 반전 입력인 제1 입력 및 제2 기준 전압(Vref2, 386)에 응답하고 여기서는 비반전 입력인 제2 입력을 구비한다. 비교기(384)의 출력은 플립플롭(390)으로 설정 신호(VS, 378)를 제공한다. 동작에 있어서, 출력 전압(Vout)이 허용할 수 없는(unacceptable) 낮은 레벨로 하강한 경우, 상기 충전 모드가 활성화되도록 차례로 인에이블 신호(VEN, 394)를 하이가 되도록 하는 플립플롭(390)을 설정하기 위해 비교기(384)의 출력은 하이가 된다. 따라서, 설정 신호(VS, 378)는 저충전, 또는 허용할 수 없는 충전 지시 신호로서 언급될 수 있다. 다시 여기에서, 제2 기준 전압(Vref2)은 90%와 같이, 제1 기준 전압(Vref1)에 대한 백분율로 선택될 수 있다. 하지만 보다 일반적으로, 상기 출력 전압이 상기 캐패시터 충전의 보충을 요구하는 허용할 수 없는 레벨로 하강한 경우 플립플롭(390)을 설정하는 설정 신호(VS, 378)가 하이가 되도록 기준 전압(Vref2, 386)이 선택된다. 따라서 원하는 바와 같이, 출력 전압(Vout)이 허용할 수 없는 레벨로 하강한 경우 상기 충전 모드의 동작이 시작하도록 인에이블 신호(VEN, 394)는 하이가 되고 상기 출력 전압이 상기 완전히 충전된 레벨로 상승한 경우 상기 충전 모드를 종료하도록 인에이블 신호(VEN, 394)는 로우가 된다.
도 10의 출력 전압 센싱 회로(350)와 관련된 파형들은 도 9에 도시된 도 8의 출력 전압 센싱 회로(274)와 관련된 파형들과 실질적으로 동일하다.
또한 도 10A를 참조하면, 도 7의 출력 전압 센싱 회로(250)의 또 다른 실시예(392)가 도시된다. 앞으로 설명될 것처럼, 출력 전압 센싱 회로(392)는 상기 샘플 홀드 회로가 제거된 것이 도 10의 회로(350)와 다르다. 따라서, 출력 전압 센싱 회로(392)는 상기 스위치 오프 시간 동안에 상기 출력 전압에 비례하는 상기 1차권선 전압의 감쇠된 버전을 제공하는 연산 증폭기(354)를 포함한다. 회로(392)는 상기 스위치가 턴오프된 경우 발생하는 전압 스파크들의 대부분을 제거하도록 상기 반사된 전압을 평활화하는 필터(356)를 더 포함한다.
출력 전압 센싱 회로(392)는 저항(372) 및 캐패시터(374)를 포함하는 출력 복제 RC 네트워크(370)를 포함한다. 상기에서처럼, 저항(372) 및 캐패시터(374)는 RC 네트워크(370)에 출력 캐패시터(26)의 RC 시정수와 관련된 미리 정해진 관계를 가지는 RC 시정수를 제공하도록 선택된다.
충전 모드 제어 회로는 제1, 만충전 비교기(380), 제2, 저충전 비교기(384) 및 플립플롭(390)을 포함한다. 플립플롭(390)의 출력은 상기 충전 모드를 활성화 또는 불활성화하도록 상기 스위치 제어 회로로 인에이블 신호(VEN, 392)를 제공한다. 비교기(380)는 회로 노드(362)의 감쇠된 전압(VA)에 연결되고 여기서는 비반전 입력인 제1 입력 및 기준 전압(Vref1, 382)에 연결되고 여기서는 반전 입력인 제2 입력을 구비한다. 비교기(380)의 출력은 플립플롭(390)으로 리셋 신호(VR, 376)를 제공한다. 동작에 있어서, 상기 출력 전압이 상기 원하는 완전히 충전된 레벨에 도달한 경우, 비교기(380)의 출력은 플립플롭(390)을 리셋하기 위해 하이가 된다. 따라서, 출력 신호(VR)는 만충전 지시 신호로 언급될 수 있다.
비교기(384)는 RC 네트워크(370)에 인가된 조정 전압(VREG, 368)에 응답하고 여기서는 반전 입력인 제1 입력 및 제2 기준 전압(Vref2, 386)에 응답하고 여기서는 비반전 입력인 제2 입력을 구비한다. 비교기(384)의 출력은 플립플롭(390)으로 설정 신호(VS, 378)를 제공한다.
제3 기준 전압(Vref3)을 제공하는 기준 전압원(398)은 버퍼(396)와 연결된 다. 도시된 바와 같이, 버퍼(396)의 출력은 조정 전압(VREG, 368)을 제공하는 RC 네트워크(370)에 인가된다. 버퍼(396)는 로우가 되는 인에이블 신호(VEN, 326)에 기초하여 오픈-콜렉터 출력을 제공하는 삼상 버퍼이다. 따라서, 인에이블 신호(VEN, 394)가 하이인 경우(즉, 상기 충전 모드 동안에), 버퍼(396)은 캐패시터(374)를 충전하는 전류 충전 능력을 제공한다. 그리고 인에이블 신호(VEN, 394)가 로우인 경우(즉, 상기 충전 모드가 종료된 경우), 기준 전압(Vref3, 398)으로부터 RC 네트워크(370)와 분리된다. 상기 충전 모드 동안에 캐패시터(374)를 충전하는 제3 기준 전압(Vref3, 398)은 상기 캐패시터에 충분한 전하를 제공하는 적절한 전압일 수 있고, 배터리 전압(VBAT)이 하나의 예일 수 있다.
동작에 있어서, 출력 전압(Vout)이 허용할 수 없는 낮은 레벨로 하강한 경우, 상기 충전 모드가 활성화되도록 차례로 인에이블 신호(VEN, 394)를 하이가 되도록 하는 플립플롭(390)을 설정하기 위해 비교기(384)의 출력은 하이가 된다. 따라서, 설정 신호(VS, 378)는 저충전, 또는 허용할 수 없는 충전 지시 신호로서 언급될 수 있다. 다시 여기에서, 제2 기준 전압(Vref2)은 90%와 같이, 제1 기준 전압(Vref1)에 대한 백분율로 선택될 수 있다. 하지만 보다 일반적으로, 상기 출력 전압이 상기 캐패시터 충전의 보충을 요구하는 허용할 수 없는 레벨로 하강한 경우 설정 신호(VS, 378)가 하이가 되도록 기준 전압(Vref2, 386)이 선택된다. 따라서 원하는 바와 같이, 출력 전압(Vout)이 허용할 수 없는 레벨로 하강한 경우 상기 충전 모드의 동작이 시작하도록 인에이블 신호(VEN, 394)는 하이가 되고 상기 출력 전압이 상기 완전히 충전된 레벨로 상승한 경우 상기 충전 모드를 종료하도록 인에이블 신호(VEN, 394)는 로우가 된다.
도 10A의 출력 전압 센싱 회로(392)와 관련된 파형들은 도 9에 도시된 도 8의 출력 전압 센싱 회로(274)와 관련된 파형들과 실질적으로 동일하다. 도 11을 참조하면, 동일한 참조번호는 동일한 구성요소를 나타내는 다른 캐패시터 충전 회로(400)가 도시된다. 따라서 회로(400)는 입력 전압원(14), 변압기(18), 스위치(22), 다이오드(24) 및 출력 캐패시터(26)를 포함한다. 또한 캐패시터 충전 회로(400)는 예를 들어 도 1, 도 3, 도 8 및 도 10과 관련해서 상기 설명된 다양한 형태일 수 있는 출력 전압 센싱 회로(402)를 포함한다. 출력 전압 센싱 회로(402)는 단순하게 캐패시터의 만충전 지시를 제공할 수 있다. 추가적으로 또는 다른 실시예에서, 출력 전압 센싱 회로(402)는 도 7, 도 8, 도 10 및 도 10A 각각의 출력 전압 센싱 회로들(250, 274, 350, 392)의 방법으로 리프레시 특징을 구현할 수 있다.
본 발명의 일 관점에 따르면, 스위칭 손실(switching loss)을 줄이기 위해 원하는 바와 같이, 제로(또는 적어도 0 근처) 전압 스위칭 구조(zero voltage switching scheme)를 구현하기 위해 캐패시터 충전 회로(400)는 스위치 전압(Vsw)의 기울기의 극성 변화의 검출에 기초하여 상기 스위치 오프 시간을 제어하는 스위치 제어 회로(406)를 포함하고, 이에 의해 스위치(22)는 단지 상기 스위치 전압이 0볼트로 하강하는 것에 의해 턴온된다. 여기에서, 스위치 제어 회로(406)는 1차권선(18a)을 흐르는 전류(Ipri)의 레벨에 기초하여 상기 스위치 온 시간을 제어한다.
감지 스위치(410)는 스위치(22)의 드레인과 연결된, 따라서 스위치 전압(Vsw)이 인가되는 드레인 단자, 접지와 연결된 소스 단자 및 신호(Vci, 424)가 제공되는 게이트 단자를 구비한다. 캐패시터(412)는 감지 스위치(410)의 상기 드레인과 게이트 단자 사이에 도시된다. 다이오드들(414, 416) 및 저항(418)은 감지 스위치(410)의 상기 게이트 단자와 접지 사이에 연결된다. 도시된 바와 같이, 감지 스위치(410)의 상기 게이트 단자는 비교기(420)의 입력, 여기서는 비반전 입력과 연결된다. 여기서는 반전 입력인 비교기(420)의 제2 입력은 예를 들어 약 -0.3 볼트 정도일 수 있는 작은 음의 오프셋 전압(-Ve)에 응답한다. 비교기(420)의 출력은 Q출력에서 상기 스위치 제어 신호를 제공하는 플립플롭(430)에 설정 입력 신호(Vs, 422)를(D플립플롭(428) 및 OR 게이트(432)를 통해) 제공한다. 앞으로 설명될 것처럼, 일반적으로 설정 신호(Vs, 422)가 하이가 되는 경우, 스위치(22)는 턴온된다. 캐패시터(412)가 감지 스위치(410)와 관련하여 분리된 구성요소로 도시되었지만, 상기 캐패시터가 스위치(410)의 고유 밀러 캐패시턴스(inherent Miller capacitance)에 의해 다르게 제공될 수 있다는 것은 발명이 속하는 기술 분야의 당업자들에게 자명할 것이다.
보다 상세하게는, 동작에 있어서, 스위치 전압(Vsw)이 상승 또는 하강한 경우, 캐패시터(412)는 각각 충전되거나 방전된다. 비교기 입력 전압(Vci)의 결과는 스위치 전압이 상승하고 하강하는 시간에 각각 상응하는 양 및 음의 펄스들을 포함 한다. 또한 스위치 전압(Vsw)이 상수인 경우(즉, 실질적으로 기울기가 0인 경우), 상기 비교기 입력 전압(Vsw)은 0 볼트이다. 상기 실시예에서는, 도 12에 도시된 바와 같이 스위치 전압(Vsw)의 기울기가 음의 기울기에서 양의 기울기로 천이하는 경우를 제외하고 상기 Ve 오프셋 전압은 비교기 출력 전압(Vci)이 하이가 되도록 선택된다.
언급된 것처럼, 여기에서 상기 스위치 온 시간은 1차전류(Ipri)에 기초하여 제어된다. 이 때문에, 도시된 바와 같이 저항(444)은 스위치(22)의 소스와 접지 사이에 연결되고 비교기(438)는 상기 저항에 연결되고 여기서는 비반전 입력인 입력을 구비한다. 여기서는 반전 입력인 비교기(438)의 제2 입력은 기준 전압(Vref)에 응답하고, 1차 전류(Ipri)가 기준 전압(Vref)에 의해 설정된 미리 정해진 레벨에 도달한 경우 비교기(438)의 출력은 플립플롭(430)을 리셋하고 스위치(22)를 턴오프하도록 하이가 된다.
원샷(one-shot)(446)은 스위치(22)가 턴오프된 경우 스위치 전압(Vsw)에서 발생하는 전압 스파크들의 결과로서 스위치(22)가 너무 빨리 턴온되는 것을 방지하기 위해 비교기(438)의 출력과 D플립플롭의 리셋 입력 사이에 연결된다. 비교기(420)의 출력은 D입력에서 논리 하이 전압 레벨에 응답하는 D플립플롭(428)의 클럭 입력에 인가된다. 플립플롭(428)의 Q출력 신호(VQ, 434)는 또한 타이머(436)에 응답하는 OR 게이트(432)의 제1 입력에 인가된다. 이러한 배치를 통해, 상기 클럭 신호 입력(즉, 설정 신호(Vs, 422))는 하이가 되고 여기서는 원샷(446)에 의해 제 공되는 리셋 신호(448)의 상승 에지에서 리셋될 때까지 하이를 유지하는 경우 플립플롭(428)의 Q 출력은 하이가 된다. 리셋 신호(448)는 하이를 유지하고, 이로 인해 플립플롭(428)의 Q출력이 원샷 간격에서 하이가 되는 것을 방지한다. 이러한 방법을 통해, 상기 원샷은 상기 미리 정해진 레벨에 도달하는 1차전류(Ipri)에 따른 미리 정해진 시간에 비교기(420)의 출력 신호를 비운다(blank). 상기 원샷 간격은 적어도 스위치 전압(Vsw)에서 전압 스파크들이 지속되는 만큼이 되도록 선택된다. OR 게이트(432) 및 타이머(436)는 스위치(22)가 회로(400)의 파워 업(power up)에 따라 턴온되는 것이 실패하지 않도록 보장하기 위해 제공된다. 보다 상세하게는, 스위치(22)가 턴온된 후 미리 정해진 시간이 경과하면, 상기 타이머의 출력은 상기 스위치를 턴온 하도록 하이가 된다. 도시된 바와 같이, OR 게이트(432)의 출력은 스위치(22)에 Q출력을 게이트 드라이브 신호로 제공하는 플립플롭(430)으로 설정 입력 신호를 제공한다.
도 11의 감지 스위치(410)가 분리된 스위치로 제공될 수 있다는 것은 본 발명이 속하는 기술 분야의 당업자들에게 자명할 것이다. 다른 실시예에서, 상기 감지 스위치는 스위치(22)를 형성하는 어레이의 하나 이상의 스위치들로 제공될 수 있다. 일반적으로, 감지 스위치(410)는 스위치(22)와 같은 종류이다(예를 들면, DMOS).
또 다른 실시예에서, 상기 감지 스위치의 기능은 스위치(22) 자신에 의해 제공될 수 있다. 따라서 이 경우, 스위치(22)의 상기 드레인 단자와 상기 게이트 단자 또는 스위치(22)의 고유 밀러 캐패시턴스 사이에 연결된 분리된 캐패시터는 상 기 게이트로부터 스위치 전압(Vsw)의 기울기를 검출하는 매커니즘을 제공할 수 있다. 따라서 일 실시예로서, 감지 스위치(410) 및 캐패시터(412)를 제거하고 스위치(22)의 게이트를 비교기(420)의 비반전 입력에 연결하며, 스위치(22)의 드레인 및 게이트 단자 사이에 캐패시터를 제공하는 이러한 배치가 제공될 수 있다. 이러한 구조를 구현하기 위해, 다이오드에 의한 클램프 및 게이트 플로팅(gate floating)을 구비하는 것이 필요할 수 있다. 이것은 장치 구조(device geometry)의 특별한 구축(construction)을 요구한다.
또한 도 11A를 참조하면, 동일한 참조번호는 동일한 구성요소를 나타내는 다른 캐패시터 충전 회로(50)가 도시된다. 따라서 회로(450)는 입력 전압원(14), 변압기(18), 스위치(22), 다이오드(24) 및 출력 캐패시터(26)를 포함한다. 회로(450)는 다른 스위치 제어 회로(454)를 더 포함한다. 도 11의 스위치 제어 회로(406)와 마찬가지로, 스위칭 손실(switching loss)을 줄이기 위해 원하는 바와 같이, 스위치 제어 회로(454)는 제로(또는 적어도 0 근처) 전압 스위칭 구조를 구현하기 위해 스위치 전압(Vsw)의 기울기의 극성 변화의 검출에 기초하여 상기 스위치 오프 시간을 제어하고, 이에 의해 스위치(22)는 단지 상기 스위치 전압이 0볼트로 하강하는 것에 의해 턴온된다. 다시 여기에서, 스위치 제어 회로(454)는 1차권선(18a)을 흐르는 전류(Ipri)의 레벨에 기초하여 상기 스위치 온 시간을 제어한다.
스위치 제어회로(454)는 DMOS 장치 구조 고유의 밀러 또는 Cgd 캐패시턴스 보다는, 감지 스위치(410)가 제거되고 캐패시터(458)가 분리된 캐패시터라는 것을 제외하면 도 11의 스위치 제어 회로(406)와 유사하다. 캐패시터(458)는 높은 스위 치 전압(Vsw)을 견딜 수 있어야만 한다. 일 실시예에서는, 상기 출력 전압이 약 315 볼트 정도이고 상기 변압기의 변환 비율은 10이며, 캐패시터(458)는 허용 오차(tolerance) 및 전압 스위칭 스파크를 위해 여유(margin)와 함께 적어도 31.5 볼트는 떨어져야 한다. 이러한 실시예에서, 캐패시터(458)는 80 볼트의 비율이고, 반면에 기술의 게이트 산화물은 단지 8 볼트의 비율이다. 따라서, 캐패시터는 스위치의 드레인과 연결되고 따라서 스위치 전압(Vsw)이 인가되는 제1단자 및 여기서는 비반전 입력인 비교기(420)의 입력에 신호(Vci, 424)가 제공되는 제2단자를 구비한다. 다이오드들(414, 416) 및 저항(418)은 캐피시터(458)와 접지 사이에 연결된다. 여기서는 반전 입력인 비교기(420)의 제2 입력은 예를 들어 약 -0.3 볼트 정도일 수 있는 작은 음의 오프셋 전압(-Ve)에 응답한다. 비교기(420)의 출력은 Q출력에서 상기 스위치 제어 신호를 제공하는 플립플롭(430)에 설정 입력 신호(Vs, 422)를(D플립플롭(428) 및 OR 게이트(432)를 통해) 제공한다. 앞으로 설명될 것처럼, 일반적으로 설정 신호(Vs, 422)가 하이가 되는 경우, 스위치(22)는 턴온된다.
동작에 있어서, 스위치 전압(Vsw)이 상승 또는 하강한 경우, 캐패시터(458)는 각각 충전되거나 방전된다. 비교기 입력 전압(Vci)의 결과는 스위치 전압이 상승하고 하강하는 시간에 각각 상응하는 양 및 음의 펄스들을 포함한다. 또한 스위치 전압(Vsw)이 상수인 경우(즉, 실질적으로 기울기가 0인 경우), 상기 비교기 입력 전압(Vsw)은 0 볼트이다. 상기 실시예에서는, 도 12에 도시된 바와 같이 스위치 전압(Vsw)의 기울기가 음의 기울기에서 양의 기울기로 천이하는 경우를 제외하고 상기 Ve 오프셋 전압은 비교기 출력 전압(Vci)이 하이가 되도록 선택된다.
도 11에서처럼, 1차 전류(Ipri)가 기준 전압(Vref)에 의해 설정된 미리 정해진 레벨에 도달한 경우 비교기(438)의 출력은 플립플롭(430)을 리셋하고 스위치(22)를 턴오프하도록 하이가 되게 하기 위해, 저항(444) 및 캐패시터는 상기 1차 전류 레벨을 감지하도록 제공된다. 비교기(438)의 출력과 D플립플롭(428)의 리셋 입력 사이에 연결된 원샷(446)은 스위치(22)가 턴오프된 경우 스위치 전압(Vsw)에서 발생하는 전압 스파크들의 결과로서 스위치(22)가 너무 빨리 턴온되는 것을 방지한다. 비교기(420)의 출력은 D입력에서 논리 하이 전압 레벨에 응답하는 D플립플롭(428)의 클럭 입력에 인가된다. 플립플롭(428)의 Q출력 신호(VQ, 434)는 또한 타이머(436)에 응답하는 OR 게이트(432)의 제1 입력에 인가된다. 이러한 배치를 통해, 상기 설명된 것처럼 상기 원샷은 상기 미리 정해진 레벨에 도달하는 1차전류(Ipri)에 따른 미리 정해진 시간에 비교기(420)의 출력 신호를 비운다(blank). 또한 상기 설명된 것처럼 OR 게이트(432) 및 타이머(436)는 스위치(22)가 회로(400)의 파워 업에 따라 턴온되는 것이 실패하지 않도록 보장하기 위해 제공된다. 도시된 바와 같이, OR 게이트(432)의 출력은 스위치(22)에 Q출력을 게이트 드라이브 신호로 제공하는 플립플롭(430)으로 설정 입력 신호를 제공한다.
동일한 참조번호는 동일한 구성요소를 나타내는 또 다른 캐패시터 충전 회로(460)가 도시된다. 도 11의 스위치 제어 회로(406) 및 도 11A의 스위치 제어 회로(454)와 마찬가지로, 스위칭 손실을 줄이기 위해 원하는 바와 같이, 스위치 제어 회로(464)는 제로(또는 적어도 0 근처) 전압 스위칭 구조를 구현하기 위해 스위치 전압(Vsw)의 기울기의 극성 변화의 검출에 기초하여 상기 스위치 오프 시간을 제어하고, 이에 의해 스위치(22)는 단지 상기 스위치 전압이 0볼트로 하강하는 것에 의해 턴온된다. 다시 여기에서, 스위치 제어 회로(464)는 1차권선(18a)을 흐르는 전류(Ipri)의 레벨에 기초하여 상기 스위치 온 시간을 제어한다.
스위치 제어 신호(464)는 다이오드들(414, 416)이 제거된 것을 제외하면 도 11A의 스위치 제어 회로(454)와 유사하다. 상기 다이오드들을 제거하는 것의 중요성은 도 12의 파형들과 관련하여 설명된다. 모든 다른 점에서는, 도 11A의 회로는 도 11의 회로와 유사하다.
또한 도 12를 참조하면, 도 11, 도 11A 및 도 11B 각각의 스위치 제어 회로들(406, 454, 464)과 관련된 파형들이 도시된다. 특히, 스위치 주기에서의 스위치 전압(Vsw) 및 1차전류(Ipri)가 도시된다. 스위치 온 시간 동안에, 1차전류(Ipri)는 램프 형태로 상승한다(ramp up). 시간 t1에서, 플립플롭(430)을 리셋하고 스위치(22)를 턴오프하기 위해 비교기(438)의 출력이 하이가 되도록 하여 상기 1차전류는 미리 정해진 레벨을 초과한다. 적어도 상기 비어있는 간격(blanking interval)에서 플립플롭(428)의 출력 전압(VQ, 434)이 로우를 유지하도록 하여, 하이가 된 비교기(438)의 출력은 또한 트리거(trigger)된다.
일단 스위치(22)가 턴오프되면, 시간 t1과 t2 사이에서 스위치 전압(Vsw)은 상승한다. 이 간격 동안에, 비교기 입력 신호(Vci)가 상승하도록 하여, 도 11의 캐패시터(412) 또는 도 11A 및 도 11B의 캐패시터(458)와 같은 상기 캐패시터는 충전 된다. 도 11의 회로(400) 및 도 11A의 회로(450)에서는, 비교기 입력 신호(Vci, 424)는 다이오드(414)와 관련된 양의 클램프 전압(Vd)의 레벨로 상승한다. 반면에 도 11B의 회로(460)에서는, 상기 클램핑 다이오드들이 제거되므로 비교기 입력 신호(Vci, 424)가 더 높은 레벨(점선으로 표시된)로 상승한다. 시간 t2에서 스위치 전압(Vsw)의 기울기가 점점 0으로 작아짐에 따라, 신호(Vci)는 0 볼트로 하강한다.
시간 t3에서, 상기 2차전류(도시되지 않음)가 0암페어로 하강하기 때문에 스위치 전압(Vsw)이 하강하기 시작한다. 다이오드(24)의 역회복 때문에 극성이 변하는 경우 스위치 전압(Vsw)은 시간 t4 직전까지 계속 하강한다. 스위치 전압(Vsw)이 하강하기 시작하면, 도 11의 캐패시터(412) 또는 도 11A 및 도 11B의 캐패시터(458)와 같은 상기 캐패시터는 방전되고, 이로 인해 비교기 입력 신호(Vci, 424)는 음의 값이 된다. 도 11의 회로(400) 및 도 11A의 회로(450)에서는, 비교기 입력 신호(Vci, 424)가 다이오드(416)와 관련된 음의 클램프 전압(-Vd)의 레벨로 하강한다. 반면에 도 11B의 회로(460)에서는, 상기 클램핑 다이오드들이 제거되므로 비교기 입력 신호(Vci, 424)가 더 낮은 레벨(점선으로 표시된)로 하강한다. 신호(Vci)가 0 볼트로 돌아오도록 하여 상기 스위치 전압 기울기가 0으로 돌아오는 경우, 입력 신호(Vci, 424)는 시간 t4까지 음의 값을 유지한다.
비교기(420)는 입력 신호(Vci, 424)와 상기 Ve 오프셋 전압을 비교하기 때문에, 입력 신호(Vci)가 상기 Ve 오프셋 전압 이하로 하강하는 경우 비교기 출력 신호(Vs, 422)는 시간 t3 직후까지 하이를 유지한다. 도시된 바와 같이 그 이후에, 입력 신호(Vci)가 상기 Ve 오프셋 전압을 초과하는 경우 비교기 출력 신호(Vs, 422)는 시간 t4 직후까지 로우를 유지한다.
시간 t1에서 플립플롭(428)의 Q출력(VQ, 434)은 상기 비어있는 신호(448)에 의해 리셋된다. 도시된 바와 같이, 플립플롭(428)의 출력은 약 시간 t4에서 상기 Vs 신호가 하이가 될 때까지 로우를 유지한다. 일단 플립플롭(428)의 Q출력(VQ)이 하이가 되면, OR 게이트(432)의 출력은 하이가 되고, 이로 인해 플립플롭(430)이 설정되고 다음 스위치 주기를 시작하도록 스위치(22)가 턴온된다.
스위치 전압(Vsw)이 상승하기 전에 0 볼트에 도달하지 않는 응용장치에서 스위치 제어 신호(406)가 특히 유리하다는 것은 본 발명이 속하는 기술 분야의 당업자들에게 자명할 것이다. 이것은 기울기 극성의 변화의 검출이 전압을 어떤 특정한 전압 레벨과 비교할 필요를 없애버렸기 때문이다.
여기에서 발명된 회로들 및 기술들이 캐패시터 충전 회로와 관련하여 설명되었지만, 그러한 회로들 및 기술들이 다양한 다른 응용장치를 위해 변형되어 사용될 수 있다는 것 또한 본 발명이 속하는 기술 분야의 당업자들에게 자명할 것이다.
본 발명의 바람직한 실시예들에 대해 설명하였지만, 상기 실시예들의 개념을 포함하는 다른 실시예들이 사용될 수 있다는 것은 관련 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.
예를 들면, 여기에서 설명된 다양한 발명의 특징들이 캐패시터 충전 회로에서 또는 다르게 사용되기 위해 결합될 수 있고, 선택적으로 또는 개별적으로 사용될 수 있다는 것은 본 발명이 속하는 기술 분야의 당업자들에게 자명할 것이다. 예 를 들어 도 1, 도 2 및 도 3 각각의 출력 전압 센싱 회로(40, 110, 144)는 다른 종래의 캐패시터 충전 회로에서 홀로 또는 다르게 사용될 수 있고, 또한 도 4-6과 관련하여 논의된 바와 같이 여기에서 설명된 다른 발명의 개념들을 통합하는 충전 회로에 사용될 수도 있다.
발명의 개념들을 설명하기 위해 논리 신호 레벨들뿐만 아니라 특정 회로 구성요소들이 언급되었지만, 이러한 실시예들은 개시된 실시예들의 범위로 한정되지 않고, 아래 청구항들의 사상 및 범위에 의해서만 제한될 것이라는 것 또한 본 발명이 속하는 기술 분야의 당업자들에게 자명할 것이다.

Claims (24)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 1차권선 및 2차권선을 구비하는 변압기;
    상기 1차권선과 연결된 단자를 구비하는 스위치; 및
    상기 스위치의 온 시간(on time)을 제어하는 제1 회로부 및 상기 스위치의 오프 시간(off time)을 제어하고, 음의 기울기로부터 상기 스위치 단자에서의 전압의 기울기의 변화를 검출하는 기울기 검출 회로(slope detection circuit)를 포함하는 제2 회로부를 구비하는 스위치 제어 회로를 포함하며,
    상기 기울기 검출 회로는,
    상기 스위치 단자와 연결되고, 제어 단자를 구비하는 센싱 스위치;
    상기 제어 단자와 연결된 클램핑 다이오드;
    상기 제어 단자와 연결된 저항; 및
    상기 제어 단자와 연결되고, 상기 스위치 단자의 전압의 기울기가 음의 기울기로부터 변하는 경우, 제1 논리 레벨에서 제2 논리 레벨로 천이하는 비교기 출력 신호를 제공하는 비교기를 포함하는 플라이백 컨버터(flyback converter).
  15. 삭제
  16. 제 14 항에 있어서,
    상기 스위치는 스위치 어레이를 형성하는 복수개의 스위치들로 구성되고, 상기 센싱 스위치는 상기 스위치 어레이의 복수개의 스위치들 중 하나인 것을 특징으로 하는 플라이백 컨버터.
  17. 1차권선 및 2차권선을 구비하는 변압기;
    상기 1차권선과 연결된 단자를 구비하는 스위치; 및
    상기 스위치의 온 시간(on time)을 제어하는 제1 회로부 및 상기 스위치의 오프 시간(off time)을 제어하고, 음의 기울기로부터 상기 스위치 단자에서의 전압의 기울기의 변화를 검출하는 기울기 검출 회로(slope detection circuit)를 포함하는 제2 회로부를 구비하는 스위치 제어 회로를 포함하며,
    상기 기울기 검출 회로는,
    상기 스위치 단자와 연결된 제1 단자 및 제2 단자를 구비하는 캐패시터;
    상기 캐패시터의 상기 제2 단자와 연결된 저항; 및
    상기 캐패시터의 상기 제2 단자와 연결되고, 상기 스위치 단자의 전압의 기울기가 음의 기울기로부터 변하는 경우, 제1 논리 레벨에서 제2 논리 레벨로 천이하는 비교기 출력 신호를 제공하는 비교기를 포함하는 것을 특징으로 하는 플라이백 컨버터(flyback converter).
  18. 제 17 항에 있어서, 상기 캐패시터의 상기 제2 단자와 접지 사이에 연결된 클램핑 다이오드를 더 포함하는 것을 특징으로 하는 플라이백 컨버터.
  19. 제 17 항에 있어서,
    상기 비교기 출력 신호에 응답하는 셋 입력 및 스위치 제어 신호가 제공되는 출력을 구비하는 플립플롭을 더 포함하고,
    상기 스위치 제어 회로의 제2 회로부는,
    상기 스위치와 연결된 제2 저항; 및
    상기 제2 저항과 연결된 제1 입력, 기준 전압에 응답하는 제2 입력을 구비하고, 상기 플립플롭의 리셋 입력으로 출력 신호를 제공하는 제2 비교기를 포함하는 것을 특징으로 하는 플라이백 컨버터.
  20. 스위치의 단자와 연결된 1차권선 및 2차권선을 구비하는 변압기를 포함하는 플라이백 컨버터의 동작 방법에 있어서,
    음의 기울기로부터 상기 스위치 단자에서의 전압의 기울기의 변화를 검출하는 단계; 및
    상기 검출에 기초하여 상기 스위치를 턴온하는 단계를 포함하고,
    상기 검출하는 단계는,
    상기 스위치 단자와 연결되는 제1 단자 및 제2, 조절 단자를 구비하는 감지 스위치를 제공하는 단계;
    상기 제2, 조절 단자에서 상기 전압을 다이오드를 이용하여 클램핑하는 단계;
    상기 제2, 조절 단자와 연결된 저항을 제공하는 단계; 및
    음의 기울기로부터 상기 스위치 단자의 전압의 기울기의 변화를 검출하도록 상기 제2, 조절 단자의 전압과 기준 전압을 비교하는 단계를 포함하는 플라이백 컨버터의 동작 방법.
  21. 삭제
  22. 스위치의 단자와 연결된 1차권선 및 2차권선을 구비하는 변압기를 포함하는 플라이백 컨버터의 동작 방법에 있어서,
    음의 기울기로부터 상기 스위치 단자에서의 전압의 기울기의 변화를 검출하는 단계; 및
    상기 검출에 기초하여 상기 스위치를 턴온하는 단계를 포함하고,
    상기 검출하는 단계는,
    상기 스위치 단자와 연결되는 제1 단자 및 제2 단자를 구비하는 캐패시터를 제공하는 단계;
    상기 캐패시터의 제2 단자와 연결된 저항을 제공하는 단계; 및
    음의 기울기로부터 상기 스위치 단자의 전압의 기울기의 변화를 검출하도록 상기 캐패시터의 제2 단자의 전압과 기준 전압을 비교하는 단계를 포함하는 것을 특징으로 하는 플라이백 컨버터의 동작 방법.
  23. 제 22 항에 있어서, 상기 캐패시터의 제2 단자의 전압을 다이오드를 이용하여 클램핑하는 단계를 더 포함하는 것을 특징으로 하는 플라이백 컨버터의 동작 방법.
  24. 제 20 항에 있어서,
    상기 1차권선의 전류가 미리 정해진 레벨을 초과하는 경우를 판단하기 위해 상기 1차권선의 전류를 측정하는 단계; 및
    상기 판단에 기초하여 스위치를 턴오프하는 단계를 더 포함하는 것을 특징으로 하는 플라이백 컨버터의 동작 방법.
KR1020097013064A 2006-12-19 2007-10-15 플라이백 컨버터 및 플라이백 컨버터의 동작 방법 KR101162282B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/612,564 2006-12-19
US11/612,564 US7787262B2 (en) 2005-05-09 2006-12-19 Capacitor charging methods and apparatus
PCT/US2007/021932 WO2008088413A2 (en) 2006-12-19 2007-10-15 Capacitor charging methods and apparatus

Publications (2)

Publication Number Publication Date
KR20090092297A KR20090092297A (ko) 2009-08-31
KR101162282B1 true KR101162282B1 (ko) 2012-07-04

Family

ID=39522116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097013064A KR101162282B1 (ko) 2006-12-19 2007-10-15 플라이백 컨버터 및 플라이백 컨버터의 동작 방법

Country Status (5)

Country Link
US (1) US7787262B2 (ko)
JP (2) JP2010514407A (ko)
KR (1) KR101162282B1 (ko)
TW (1) TWI376986B (ko)
WO (1) WO2008088413A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180062856A (ko) 2016-12-01 2018-06-11 청주대학교 산학협력단 플라이백 컨버터
KR20180121772A (ko) 2018-10-30 2018-11-08 청주대학교 산학협력단 플라이백 컨버터

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079399A1 (en) * 2006-07-20 2008-04-03 Schiller Christopher T Circuit for charging a capacitor with a power source
US7349229B1 (en) * 2006-12-20 2008-03-25 System General Corp. Causal sampling circuit for measuring reflected voltage and demagnetizing time of transformer
TWI356558B (en) * 2008-03-26 2012-01-11 Richtek Technology Corp Charger control circuit and charger control method
EP2110938B1 (de) * 2008-04-14 2018-08-29 Power Systems Technologies GmbH Primärseitige Steuerschaltung in einem Schaltnetzteil mit Transformator ohne Hilfswicklung mit einer Regelung basierend auf der sekundärseitigen Stromflusszeitdauer
TWI395515B (zh) * 2008-11-03 2013-05-01 Advanced Analog Technology Inc 具電壓偵測之開關控制電路與相關閃光燈充電器
DE102009000328A1 (de) * 2009-01-20 2010-07-22 Semikron Elektronik Gmbh & Co. Kg Batterieladegerät und Verfahren zu dessen Betrieb
US8358114B1 (en) * 2009-04-28 2013-01-22 Western Digital Technologies, Inc. Output capacitor current as feedback to control a hysteretic voltage regulator
TWI410179B (zh) * 2009-08-05 2013-09-21 Upi Semiconductor Corp 充電裝置以及充電方法
CN101867295B (zh) * 2010-03-16 2014-07-16 成都芯源系统有限公司 一种电路及控制方法
US8779777B2 (en) * 2010-06-04 2014-07-15 Linear Technology Corporation Dynamic compensation of aging drift in current sense resistor
GB201114258D0 (en) * 2011-08-18 2011-10-05 Ultra Electronics Ltd Method and apparatus for measurement of a DC voltage
US8964420B2 (en) * 2011-12-13 2015-02-24 Apple Inc. Zero voltage switching in flyback converters with variable input voltages
JP6010257B2 (ja) * 2013-08-30 2016-10-19 フィリップス ライティング ホールディング ビー ヴィ 電圧を変換するコンバータユニット及び方法
JP6272679B2 (ja) * 2013-11-22 2018-01-31 ローム株式会社 電源制御回路、電源装置および電子機器
US9214851B1 (en) * 2014-07-02 2015-12-15 Power Integrations, Inc. Trailing edge detector using current collapse
TWI536728B (zh) 2014-08-28 2016-06-01 新唐科技股份有限公司 電壓調節器、控制晶片及其控制方法
KR101809787B1 (ko) * 2015-03-10 2017-12-15 엘에스산전 주식회사 배터리 전력 공급 시스템을 포함하는 전력 공급 시스템
US10365749B2 (en) * 2016-03-30 2019-07-30 Synaptics Incorporated Capacitive sensing device with single reference channel
US11273512B2 (en) * 2017-05-25 2022-03-15 Esab Ab Ignition device for GTAW welding equipment
JP2020072618A (ja) * 2018-11-02 2020-05-07 日立オートモティブシステムズ株式会社 負荷駆動装置
US10979051B1 (en) 2020-06-22 2021-04-13 Allegro Microsystems, Llc Level shifter with state reinforcement circuit
CN114583963B (zh) * 2020-12-02 2024-06-14 艾科微电子(深圳)有限公司 反激式转换器及其控制方法
US11885646B2 (en) 2021-08-12 2024-01-30 Allegro Microsystems, Llc Programmable active pixel test injection
US11722141B1 (en) 2022-04-22 2023-08-08 Allegro Microsystems, Llc Delay-locked-loop timing error mitigation
US11671080B1 (en) 2022-05-10 2023-06-06 Allegro Microsystems, Llc Level shifter with immunity to state changes in response to high slew rate signals
CN116131628B (zh) * 2023-04-17 2023-07-14 深圳市力生美半导体股份有限公司 一种开关电源及其转灯控制系统、芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6101111A (en) 1999-09-29 2000-08-08 Lucent Technologies, Inc. Output power control circuit for a flyback converter
US6343026B1 (en) 2000-11-09 2002-01-29 Artesyn Technologies, Inc. Current limit circuit for interleaved converters
US20020190698A1 (en) 2000-10-27 2002-12-19 Smidt Pieter Jan Mark Converter control
US20060250824A1 (en) * 2005-05-09 2006-11-09 Wekhande Shashank S Capacitor charging methods and apparatus

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54144922A (en) * 1978-05-02 1979-11-12 Tdk Corp Control system for switching power
JPS57132763A (en) * 1981-02-10 1982-08-17 West Electric Co Ltd Power source circuit
JPS60154399A (ja) 1984-01-24 1985-08-14 Nippon Telegr & Teleph Corp <Ntt> サンプルホ−ルド回路
JPH04185277A (ja) * 1990-11-20 1992-07-02 Sanyo Electric Co Ltd 共振型スイッチング電源回路
US5068575A (en) 1991-02-21 1991-11-26 Eastman Kodak Company Indirect storage capacitor voltage sensing means for a flyback type DC-to-DC converter
US5485361A (en) 1991-03-11 1996-01-16 Sokal; Nathan O. Flyback charging with current mode controlled flyback converter
JPH06153506A (ja) * 1992-11-09 1994-05-31 Sony Corp スイッチング電源回路
US5481178A (en) 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
US5377091A (en) 1994-01-28 1994-12-27 Compaq Computer Corporation Power converter having regeneration circuit for reducing oscillations
US5694310A (en) 1995-08-14 1997-12-02 International Business Machines Corporation Three phase input boost converter
JP3572601B2 (ja) * 1997-07-09 2004-10-06 横河電機株式会社 電圧共振型スイッチング電源及び電圧共振型スイッチング電源の制御方法
WO1999041835A1 (fr) 1998-02-12 1999-08-19 Omron Corporation Relais a semi-conducteurs
US6307356B1 (en) 1998-06-18 2001-10-23 Linear Technology Corporation Voltage mode feedback burst mode circuit
US6144194A (en) 1998-07-13 2000-11-07 Linear Technology Corp. Polyphase synchronous switching voltage regulators
US6208279B1 (en) 1998-08-17 2001-03-27 Linear Technology Dorporation Single-cycle oversampling analog-to-digital converter
EP0991170B1 (en) 1998-09-28 2003-11-26 STMicroelectronics S.r.l. Integrated protection from the effects of a short circuit of the output of a flyback converter
JP2000209854A (ja) 1999-01-11 2000-07-28 Meidensha Corp 他励式フライバック形スイッチングレギュレ―タ
JP2000287442A (ja) * 1999-03-30 2000-10-13 Sony Corp 電源装置
US6100678A (en) 1999-08-26 2000-08-08 Linear Technology Corporation Single package pin providing soft-start and short-circuit timer functions in a voltage regulator controller
TW459438B (en) * 1999-09-17 2001-10-11 Koninkl Philips Electronics Nv Multimode switched-mode power supply
US6188588B1 (en) * 1999-10-07 2001-02-13 International Business Machine Corporation Switching controller and method for operating a flyback converter in a critically continuous conduction mode
US6445598B1 (en) * 1999-12-09 2002-09-03 Sanken Electric Co., Ltd. Dc-dc converter
US6314010B1 (en) 2000-02-25 2001-11-06 Compaq Computer Corporation Slope-based primary feedback to control the off-time of a power supply
US6674274B2 (en) 2001-02-08 2004-01-06 Linear Technology Corporation Multiple phase switching regulators with stage shedding
JP2004531198A (ja) 2001-06-28 2004-10-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 双方向フライバックスイッチモード電源（ｓｍｐｓ）
US6518733B1 (en) 2001-08-03 2003-02-11 Linear Technology Corporation Circuits and techniques for capacitor charging circuits
US20040130299A1 (en) * 2001-08-03 2004-07-08 Linear Technology Corporation Circuits and techniques for capacitor charging circuits
US6674247B1 (en) 2001-12-20 2004-01-06 Foveon, Inc. Efficient photographic flash
US6778365B2 (en) 2002-01-30 2004-08-17 Koninklijke Philips Electronics N.V. Charging circuit
WO2004042906A1 (en) 2002-10-07 2004-05-21 Perkinelmer Singapore Pte Ltd Current controlled flyback converter
JP3705495B2 (ja) * 2003-02-03 2005-10-12 Ｓｍｋ株式会社 スイッチング電源回路の定電流出力制御方法と定電流出力制御装置
US6912136B2 (en) 2003-04-01 2005-06-28 Maxwell Technologies, Inc. Switching power supply
US6853563B1 (en) * 2003-07-28 2005-02-08 System General Corp. Primary-side controlled flyback power converter
US6958920B2 (en) 2003-10-02 2005-10-25 Supertex, Inc. Switching power converter and method of controlling output voltage thereof using predictive sensing of magnetic flux
US6982882B2 (en) 2003-10-30 2006-01-03 Leadtrend Technology Corporation High voltage charging circuit for charging a high voltage capacitor
KR200414998Y1 (ko) 2006-02-13 2006-04-26 엄완영 시계를 겸비한 탁상용 공기청정장치.
US7990120B2 (en) 2006-08-04 2011-08-02 Linear Technology Corporation Circuits and methods for adjustable peak inductor current and hysteresis for burst mode in switching regulators

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6101111A (en) 1999-09-29 2000-08-08 Lucent Technologies, Inc. Output power control circuit for a flyback converter
US20020190698A1 (en) 2000-10-27 2002-12-19 Smidt Pieter Jan Mark Converter control
US6343026B1 (en) 2000-11-09 2002-01-29 Artesyn Technologies, Inc. Current limit circuit for interleaved converters
US20060250824A1 (en) * 2005-05-09 2006-11-09 Wekhande Shashank S Capacitor charging methods and apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180062856A (ko) 2016-12-01 2018-06-11 청주대학교 산학협력단 플라이백 컨버터
KR20180121772A (ko) 2018-10-30 2018-11-08 청주대학교 산학협력단 플라이백 컨버터

Also Published As

Publication number Publication date
JP2010514407A (ja) 2010-04-30
JP2012257454A (ja) 2012-12-27
US20070103943A1 (en) 2007-05-10
TWI376986B (en) 2012-11-11
WO2008088413A2 (en) 2008-07-24
WO2008088413B1 (en) 2008-11-20
WO2008088413A3 (en) 2008-09-18
JP5555290B2 (ja) 2014-07-23
US7787262B2 (en) 2010-08-31
KR20090092297A (ko) 2009-08-31
TW200830940A (en) 2008-07-16

Similar Documents

Publication Publication Date Title
KR101162282B1 (ko) 플라이백 컨버터 및 플라이백 컨버터의 동작 방법
KR101039019B1 (ko) 커패시터 충전 방법 및 장치
KR100887481B1 (ko) 공진형 스위칭 전원장치 및 그 제어방법
US9071153B2 (en) Method and apparatus for power converter fault condition detection
US6728117B2 (en) Frequency modulated self-oscillating switching power supply
CN109004833B (zh) 用于开关电源的功率转换器及其操作方式
EP0526634A1 (en) DEVICE FOR INDIRECT DETECTION OF THE VOLTAGE OF THE STORAGE CAPACITOR FOR INDIRECT TYPE CONTINUOUS / CONTINUOUS CONVERTER.
JP2014060918A (ja) 電力変換器および電力変換器の出力を調整するための方法
JP2007068368A (ja) 充電回路
US9985536B2 (en) Current resonant power supply device
JP2784136B2 (ja) スイッチング電源の過負荷・短絡保護回路
JP5857702B2 (ja) スイッチング電源装置
JP2018157648A (ja) Ａｃ／ｄｃコンバータの制御回路
US7528588B2 (en) Method and circuit for limiting output voltage in a switched-mode power supply and a switched-mode power supply
JPH0147117B2 (ko)
JPH079588Y2 (ja) スイッチング電源装置
JPH02131362A (ja) スイッチングレギュレータ
JP2002354786A (ja) カレントモード型ｄｃ／ｄｃコンバータ
JPH02131363A (ja) スイッチングレギュレータ
JPH02131361A (ja) スイッチングレギュレータ
JP2005168296A (ja) 電源装置
JPH09163627A (ja) 電源装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150602

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee