KR101142965B1 - Wafer-level light emitting diode package and method of fabricating the same - Google Patents

Wafer-level light emitting diode package and method of fabricating the same Download PDF

Info

Publication number
KR101142965B1
KR101142965B1 KR1020100092807A KR20100092807A KR101142965B1 KR 101142965 B1 KR101142965 B1 KR 101142965B1 KR 1020100092807 A KR1020100092807 A KR 1020100092807A KR 20100092807 A KR20100092807 A KR 20100092807A KR 101142965 B1 KR101142965 B1 KR 101142965B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
bump
contact
light emitting
Prior art date
Application number
KR1020100092807A
Other languages
Korean (ko)
Other versions
KR20120031342A (en
Inventor
서원철
갈대성
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020100092807A priority Critical patent/KR101142965B1/en
Priority to US13/194,317 priority patent/US9070851B2/en
Priority to DE112011106156.0T priority patent/DE112011106156B4/en
Priority to CN201610132965.5A priority patent/CN105789235B/en
Priority to CN201610131393.9A priority patent/CN105575990B/en
Priority to CN201180046150.0A priority patent/CN103119735B/en
Priority to CN201610132992.2A priority patent/CN105789236B/en
Priority to CN201610133009.9A priority patent/CN105679751B/en
Priority to DE202011110832.9U priority patent/DE202011110832U1/en
Priority to DE112011103186T priority patent/DE112011103186T5/en
Priority to PCT/KR2011/006544 priority patent/WO2012039555A2/en
Priority to CN201610131814.8A priority patent/CN105789234B/en
Publication of KR20120031342A publication Critical patent/KR20120031342A/en
Application granted granted Critical
Publication of KR101142965B1 publication Critical patent/KR101142965B1/en
Priority to US14/462,029 priority patent/US9048409B2/en
Priority to US14/708,029 priority patent/US9219196B2/en
Priority to US14/721,433 priority patent/US9153750B2/en
Priority to US14/815,433 priority patent/US9293664B2/en
Priority to US15/041,907 priority patent/US9543490B2/en
Priority to US15/247,516 priority patent/US9882102B2/en
Priority to US15/389,413 priority patent/US10069048B2/en
Priority to US16/101,287 priority patent/US10879437B2/en
Priority to US16/138,370 priority patent/US10892386B2/en
Priority to US17/103,905 priority patent/US20210083155A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법이 개시된다. 이 발광 다이오드 패키지는, 제1 도전형 상부 반도체층, 활성층 및 제2 도전형 하부 반도체층을 포함하는 반도체 적층 구조체; 제2 도전형 하부 반도체층 및 활성층을 관통하여 제1 도전형 상부 반도체층을 노출시키는 복수개의 콘택홀들; 반도체 적층 구조체 아래에 위치하고, 복수개의 콘택홀들에 노출된 제1 도전형 상부 반도체층에 전기적으로 접속된 제1 범프; 반도체 적층 구조체 아래에 위치하고, 제2 도전형 하부 반도체층에 전기적으로 접속된 제2 범프; 및 반도체 적층 구조체의 측벽을 덮는 보호 절연층을 포함한다.A wafer level light emitting diode package and a method of manufacturing the same are disclosed. The light emitting diode package includes a semiconductor laminated structure including a first conductive upper semiconductor layer, an active layer, and a second conductive lower semiconductor layer; A plurality of contact holes exposing the first conductive upper semiconductor layer through the second conductive lower semiconductor layer and the active layer; A first bump positioned under the semiconductor stacked structure and electrically connected to the first conductive upper semiconductor layer exposed to the plurality of contact holes; A second bump positioned under the semiconductor stacked structure and electrically connected to the second conductive lower semiconductor layer; And a protective insulating layer covering sidewalls of the semiconductor laminate structure.

Description

웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법{WAFER-LEVEL LIGHT EMITTING DIODE PACKAGE AND METHOD OF FABRICATING THE SAME}Wafer-level light emitting diode package and a method of manufacturing the same {WAFER-LEVEL LIGHT EMITTING DIODE PACKAGE AND METHOD OF FABRICATING THE SAME}

본 발명은 발광 다이오드 패키지 및 그것을 제조하는 방법에 관한 것으로, 더욱 상세하게는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법에 관한 것이다.The present invention relates to a light emitting diode package and a method of manufacturing the same, and more particularly, to a wafer level light emitting diode package and a method of manufacturing the same.

발광 다이오드는 N형 반도체와 P형 반도체를 가지는 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산한다. 이러한 발광 다이오드는 표시소자, 교통 신호기 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다.A light emitting diode is a semiconductor device having an N-type semiconductor and a P-type semiconductor, and emits light by recombination of electrons and holes. Such light emitting diodes are widely used as display devices, traffic signals and backlights. In addition, the light emitting diode consumes less power and has a longer lifespan than existing light bulbs or fluorescent lamps, thereby replacing its incandescent lamps and fluorescent lamps, thereby expanding its use area for general lighting.

발광 다이오드는 통상 최종적으로 발광 다이오드 모듈로서 사용된다. 발광 다이오드 모듈은 웨이퍼 레벨에서의 발광 다이오드 칩 제작 공정, 패키징 공정 및 모듈 공정을 거쳐 제작된다. 즉, 사파이어 기판과 같은 성장 기판 상에서 반도체층들을 성장시킨 후 웨이퍼 레벨에서 패터닝 공정 등을 거쳐 전극 패드들을 갖는 칩으로 제조되고, 개별 칩들로 분할된다(칩 제작 공정). 그 후, 개별 칩들을 리드 프레임 또는 인쇄회로기 기판 등에 실장하고, 본딩 와이어를 이용하여 전극 패드들을 리드 단자들에 전기적으로 연결한 후, 몰딩 부재로 발광 다이오드 칩들을 몰딩함으로써 발광 다이오드 패키지가 제작된다(패키징 공정). 그 후, 상기 발광 다이오드 패키지를 MC-PCB와 같은 회로보드 상에 장착함으로써 광원 모듈과 같은 발광 다이오드 모듈이 완성된다(모듈 공정).The light emitting diode is usually finally used as a light emitting diode module. The light emitting diode module is manufactured through a light emitting diode chip manufacturing process, a packaging process, and a module process at the wafer level. That is, the semiconductor layers are grown on a growth substrate, such as a sapphire substrate, and then fabricated into chips having electrode pads through a patterning process or the like at the wafer level and divided into individual chips (chip fabrication process). Then, the LED package is manufactured by mounting individual chips on a lead frame or a printed circuit board or the like, electrically connecting the electrode pads to the lead terminals using a bonding wire, and then molding the LED chips with a molding member. (Packaging process). Thereafter, the LED package such as the light source module is completed by mounting the LED package on a circuit board such as MC-PCB (module process).

상기 패키징 공정에 의해 상기 발광 다이오드 칩은 하우징 및/또는 몰딩부재에 의해 외부 환경으로부터 보호된다. 나아가, 상기 몰딩 부재 내에 형광체를 함유시킴으로써, 백색 광원에 적합한 백색 발광 다이오드 패키지가 제공될 수 있다. 이러한 백색 발광 다이오드 패키지를 MC-PCB와 같은 회로보드 상에 장착하고 발광 다이오드 패키지에서 방출된 광의 지향 특성을 조절하기 위한 2차 렌즈를 발광 다이오드 패키지 상에 설치함으로써 특정 사용 용도에 적합한 백색 발광 다이오드 모듈이 제공될 수 있다.By the packaging process, the LED chip is protected from the external environment by the housing and / or the molding member. Furthermore, by containing a phosphor in the molding member, a white light emitting diode package suitable for a white light source can be provided. A white light emitting diode module suitable for a particular use purpose is mounted on a light emitting diode package by mounting the white light emitting diode package on a circuit board such as MC-PCB and installing a secondary lens on the light emitting diode package to adjust the directivity characteristic of the light emitted from the light emitting diode package. This may be provided.

그러나, 종래의 리드 프레임 또는 인쇄회로기판 등을 사용하는 발광 다이오드 패키지는 소형화가 어려울 뿐만 아니라, 방열 특성을 개선하는데 한계가 있다. 더욱이, 리드 프레임 또는 인쇄회로기판 등에 의한 광 흡수, 리드 단자에 의한 저항열 발생 등에 의해 발광 다이오드의 발광 효율이 감소되는 것은 잘 알려져 있다.However, a light emitting diode package using a conventional lead frame or a printed circuit board is difficult to miniaturize, and there is a limit in improving heat dissipation characteristics. Moreover, it is well known that the luminous efficiency of a light emitting diode is reduced by light absorption by a lead frame or a printed circuit board, generation of resistance heat by a lead terminal, or the like.

나아가, 칩 제작 공정, 패키징 공정 및 모듈화 공정이 각각 별도로 진행됨에 따라 발광 다이오드 모듈을 제작하는데 필요한 작업 시간 및 비용이 증가한다.Furthermore, as the chip fabrication process, the packaging process, and the modularization process are separately performed, the work time and cost required to fabricate the LED module increase.

본 발명이 해결하려는 과제는, 종래의 리드 프레임이나 인쇄회로기판 등을 이용할 필요없이 직접 회로보드에 모듈화할 수 있는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a wafer level light emitting diode package that can be modularized directly into a circuit board without using a conventional lead frame or printed circuit board, and a method of manufacturing the same.

본 발명이 해결하려는 다른 과제는, 고효율 및 고방열 특성을 갖는 발광 다이오드 패키지 및 그것을 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a light emitting diode package having high efficiency and high heat dissipation characteristics and a method of manufacturing the same.

본 발명이 해결하려는 또 다른 과제는, 발광 다이오드 모듈을 제작하는데 필요한 작업 시간 및 비용을 절감할 수 있는 발광 다이오드 패키지 제조 방법을 제공하는 것이다.Another problem to be solved by the present invention is to provide a light emitting diode package manufacturing method that can reduce the work time and cost required to manufacture a light emitting diode module.

본 발명이 해결하려는 또 다른 과제는, 고효율 및 고방열 특성을 갖는 발광 다이오드 모듈 및 그것을 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a light emitting diode module having high efficiency and high heat dissipation characteristics and a method of manufacturing the same.

본 발명의 일 태양에 따른 발광 다이오드 패키지는, 제1 도전형 상부 반도체층, 활성층 및 제2 도전형 하부 반도체층을 포함하는 반도체 적층 구조체; 상기 제2 도전형 하부 반도체층 및 활성층을 관통하여 상기 제1 도전형 상부 반도체층을 노출시키는 복수개의 콘택홀들; 상기 반도체 적층 구조체 아래에 위치하고, 상기 복수개의 콘택홀들에 노출된 상기 제1 도전형 상부 반도체층에 전기적으로 접속된 제1 범프; 상기 반도체 적층 구조체 아래에 위치하고, 상기 제2 도전형 하부 반도체층에 전기적으로 접속된 제2 범프; 및 상기 반도체 적층 구조체의 측벽을 덮는 보호 절연층을 포함한다.A light emitting diode package according to an aspect of the present invention includes a semiconductor laminate structure including a first conductive upper semiconductor layer, an active layer, and a second conductive lower semiconductor layer; A plurality of contact holes exposing the first conductive upper semiconductor layer through the second conductive lower semiconductor layer and the active layer; A first bump disposed under the semiconductor stacked structure and electrically connected to the first conductive upper semiconductor layer exposed to the plurality of contact holes; A second bump positioned under the semiconductor stacked structure and electrically connected to the second conductive lower semiconductor layer; And a protective insulating layer covering sidewalls of the semiconductor laminate.

상기 보호 절연층은 상기 반도체 적층 구조체의 측벽 전면을 덮어 외부 환경, 예컨대 수분 등으로부터 상기 반도체 적층 구조체를 보호한다. 나아가, 상기 제1 범프 및 제2 범프는 서로 동일 높이를 갖고, 이들의 단면은 동일 평면 상에 위치할 수 있다. 상기 발광 다이오드 패키지는 상기 제1 범프 및 제2 범프를 통해 MC-PCB 등의 회로보드 상에 전기적으로 접속될 수 있다.The protective insulating layer covers the entire sidewall of the semiconductor laminate to protect the semiconductor laminate from an external environment such as moisture. Furthermore, the first bump and the second bump may have the same height as each other, and their cross sections may be located on the same plane. The LED package may be electrically connected to a circuit board such as an MC-PCB through the first bump and the second bump.

본 발명에 따른 발광 다이오드 패키지는 MC-PCB 등의 회로보드에 직접 장착하여 모듈화할 수 있는 웨이퍼 레벨 패키지로서, 리드프레임이나 인쇄회로기판 등을 사용하는 종래의 발광 다이오드 패키지와 구별되며, 또한, 리드프레임이나 인쇄회로기판 등을 이용하여 패키징되는 통상의 발광 다이오드 칩과 구별된다.The light emitting diode package according to the present invention is a wafer level package that can be directly mounted on a circuit board such as MC-PCB and modularized, and is distinguished from a conventional light emitting diode package using a lead frame, a printed circuit board, and the like. It is distinguished from a conventional light emitting diode chip packaged using a frame, a printed circuit board, or the like.

한편, 파장 변환기가 상기 제1 도전형 상부 반도체층 상에 위치할 수 있다. 파장 변환기는 보호절연층과 다른 재료로 구성되어 보호절연층과 구별된다. 상기 파장변환기는 형광체 시트 또는 불순물이 도핑된 단결정 기판일 수 있다. 상기 파장변환기의 측면은 상기 보호절연층과 나란할 수 있다. 즉, 상기 파장변환기는 상기 보호절연층의 윗면을 덮는다.Meanwhile, a wavelength converter may be located on the first conductive upper semiconductor layer. The wavelength converter is composed of a material different from the protective insulating layer to distinguish it from the protective insulating layer. The wavelength converter may be a phosphor sheet or a single crystal substrate doped with impurities. Side surfaces of the wavelength converter may be parallel to the protective insulating layer. That is, the wavelength converter covers the upper surface of the protective insulating layer.

상기 보호절연층은 실리콘 산화막 또는 실리콘 질화막을 포함할 수 있으며, 단일층 또는 다중층으로 형성될 수 있다. 이와 달리, 상기 보호절연층은 굴절률이 서로 다른 절연층들을 반복 적층한 분포브래그 반사기일 수 있다.The protective insulating layer may include a silicon oxide film or a silicon nitride film, and may be formed of a single layer or multiple layers. Alternatively, the protective insulating layer may be a distributed Bragg reflector in which insulating layers having different refractive indices are repeatedly stacked.

한편, 상기 제1 도전형 상부 반도체층은 거칠어진 표면을 가질 수 있다. 거칠어진 표면은 광 추출 효율을 향상시킨다.The first conductive upper semiconductor layer may have a roughened surface. The roughened surface improves the light extraction efficiency.

몇몇 실시예들에 있어서, 상기 제1 및 제2 범프들의 측면은 절연층에 의해 덮일 수 있다. 이 절연층은 상기 제1 및 제2 범프들의 측면의 적어도 일부를 덮는다. 또한, 더미 범프가 상기 제1 및 제2 범프들 사이에 위치할 수 있다. 더미 범프는 반도체 적층 구조체에서 생성된 열을 방출한다.In some embodiments, side surfaces of the first and second bumps may be covered by an insulating layer. The insulating layer covers at least part of the side surfaces of the first and second bumps. In addition, a dummy bump may be located between the first and second bumps. The dummy bumps release heat generated in the semiconductor laminate structure.

몇몇 실시예들에 있어서, 상기 발광 다이오드 패키지는 관통홀들을 갖는 절연 기판을 더 포함할 수 있으며, 상기 제1 및 제2 범프들은 상기 절연 기판의 관통홀에 형성될 수 있다. 상기 절연 기판은 사파이어 또는 실리콘 기판일 수 있다.In some embodiments, the LED package may further include an insulating substrate having through holes, and the first and second bumps may be formed in the through holes of the insulating substrate. The insulating substrate may be a sapphire or silicon substrate.

한편, 상기 발광 다이오드 패키지는, 상기 제2 도전형 하부 반도체층에 접촉하는 제2 콘택층; 상기 복수개의 콘택홀들 내에서 상기 제1 도전형 상부 반도체층에 전기적으로 접촉하는 제1 접촉부들 및 상기 제1 접촉부들을 서로 연결하는 연결부를 포함하는 제1 콘택층; 상기 제1 콘택층과 상기 제2 콘택층 사이에 개재되어 상기 제2 콘택층을 덮는 제1 절연층; 및 상기 제1 콘택층 아래에서 상기 제1 콘택층을 덮는 제2 절연층을 더 포함할 수 있다. 상기 제1 범프는 상기 제2 절연층 아래에 위치하여 상기 제1 콘택층에 전기적으로 접속될 수 있으며, 상기 제2 범프는 상기 제2 절연층 아래에 위치하여 상기 제2 콘택층에 전기적으로 접속될 수 있다.The LED package may include a second contact layer in contact with the second conductivity type lower semiconductor layer; A first contact layer including first contacts in electrical contact with the first conductive upper semiconductor layer and a connection part connecting the first contacts to each other in the plurality of contact holes; A first insulating layer interposed between the first contact layer and the second contact layer to cover the second contact layer; And a second insulating layer covering the first contact layer under the first contact layer. The first bump may be located below the second insulating layer and electrically connected to the first contact layer, and the second bump may be located below the second insulating layer and electrically connected to the second contact layer. Can be.

상기 보호절연층은 상기 제1 절연층 및/또는 제2 절연층에 의해 형성될 수 있다. 따라서, 상기 보호절연층은 상기 제1 절연층 및/또는 상기 제2 절연층을 포함할 수 있다. The protective insulating layer may be formed by the first insulating layer and / or the second insulating layer. Thus, the protective insulating layer may include the first insulating layer and / or the second insulating layer.

나아가, 상기 발광 다이오드 패키지는, 상기 제2 절연층 아래에 위치하고, 상기 제2 절연층을 관통하여 상기 제1 콘택층에 접속하는 제1 전극 패드; 및 상기 제2 절연층 아래에 위치하고, 상기 제2 절연층 및 상기 제1 절연층을 관통하여 상기 제2 콘택층에 접속하는 제2 전극패드를 더 포함할 수 있다. 상기 제1 범프 및 제2 범프는 각각 상기 제1 전극 패드 및 제2 전극 패드 아래에서 이들에 전기적으로 접속될 수 있다.Further, the light emitting diode package may include: a first electrode pad disposed under the second insulating layer and penetrating the second insulating layer to connect to the first contact layer; And a second electrode pad positioned under the second insulating layer and penetrating the second insulating layer and the first insulating layer to connect to the second contact layer. The first bump and the second bump may be electrically connected to them under the first electrode pad and the second electrode pad, respectively.

또한, 상기 제1 절연층 및 제2 절연층 중 적어도 하나는 분포 브래그 반사기일 수 있다.In addition, at least one of the first insulating layer and the second insulating layer may be a distributed Bragg reflector.

본 발명의 또 다른 태양에 따르면, 앞서 설명한 발광 다이오드 패키지를 포함하는 발광 다이오드 모듈이 제공된다. 이 모듈은 회로 보드; 상기 회로보드에 장착된 상기 발광 다이오드 패키지 및 상기 발광 다이오드 패키지에서 방출된 광의 지향각을 조절하기 위한 렌즈를 포함할 수 있다. 나아가, 상기 회로보드는 MC-PCB일 수 있으며, 상기 MC-PCB 상에 복수개의 상기 발광 다이오드 패키지들이 장착될 수 있다.According to another aspect of the invention, there is provided a light emitting diode module comprising the light emitting diode package described above. This module is a circuit board; The light emitting diode package mounted on the circuit board may include a lens for adjusting a directing angle of the light emitted from the light emitting diode package. In addition, the circuit board may be an MC-PCB, and a plurality of the LED packages may be mounted on the MC-PCB.

본 발명의 또 다른 태양에 따르면, 발광 다이오드 패키지 제조방법이 제공된다. 이 방법은, 성장 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층 구조체를 형성하고, 상기 반도체 적층 구조체를 패터닝하여 칩 분리 영역을 형성함과 아울러, 상기 제2 도전형 반도체층 및 활성층을 패터닝하여 상기 제1 도전형 반도체층을 노출시키는 복수개의 콘택홀들을 형성하고, 상기 칩 분리 영역 내의 반도체 적층 구조체의 측벽을 덮는 보호 절연층을 형성하고, 상기 반도체 적층 구조체 상부에 제1 범프 및 제2 범프를 형성하는 것을 포함한다. 상기 제1 범프는 상기 복수개의 콘택홀들에 노출된 상기 제1 도전형 반도체층에 전기적으로 접속되고, 상기 제2 범프는 상기 제2 도전형 반도체층에 전기적으로 접속된다.According to another aspect of the present invention, a method of manufacturing a light emitting diode package is provided. The method includes forming a semiconductor stacked structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on a growth substrate, and patterning the semiconductor stacked structure to form a chip isolation region. Patterning a second conductive semiconductor layer and an active layer to form a plurality of contact holes exposing the first conductive semiconductor layer, forming a protective insulating layer covering sidewalls of the semiconductor stacked structure in the chip isolation region, Forming first bumps and second bumps on the laminate structure. The first bump is electrically connected to the first conductive semiconductor layer exposed to the plurality of contact holes, and the second bump is electrically connected to the second conductive semiconductor layer.

몇몇 실시예들에 있어서, 상기 성장 기판은 상기 활성층에서 생성된 광의 파장을 변환하기 위한 불순물을 포함할 수 있다. 상기 성장 기판은 사파이어 또는 실리콘 기판일 수 있다.In some embodiments, the growth substrate may include an impurity for converting a wavelength of light generated in the active layer. The growth substrate may be a sapphire or silicon substrate.

몇몇 실시예들에 있어서, 상기 방법은, 상기 성장 기판을 제거하여 제1 도전형 반도체층을 노출시키고, 상기 노출된 제1 도전형 반도체층 상에 형광체 시트를 부착하는 것을 더 포함할 수 있다. 상기 보호 절연층은 칩 분리 영역을 따라 개별 패키지로 분할하는 공정에서 상기 형광체 시트와 함께 분할될 수 있다.In some embodiments, the method may further include removing the growth substrate to expose a first conductive semiconductor layer and attaching a phosphor sheet on the exposed first conductive semiconductor layer. The protective insulating layer may be divided together with the phosphor sheet in a process of dividing the protective insulating layer into individual packages along the chip isolation region.

상기 방법은 또한, 상기 제2 도전형 반도체층 상에 제2 콘택층을 형성하고, 상기 제2 콘택층 및 상기 복수개의 콘택홀의 측벽을 덮는 제1 절연층을 형성하되, 상기 제1 절연층은 상기 복수개의 콘택홀 내의 제1 도전형 반도체층을 노출시키는 개구부들을 갖고, 상기 제1 절연층 상에 제1 콘택층을 형성하되, 상기 제1 콘택층은 상기 복수개의 콘택홀 내에 노출된 제1 도전형 반도체층에 접촉하는 접촉부들 및 상기 접촉부들을 연결하는 연결부를 갖고, 상기 제1 콘택층을 덮는 제2 절연층을 형성하고, 상기 제1 및 제2 절연층을 패터닝하여 상기 제1 콘택층을 노출시키는 개구부를 형성함과 아울러, 상기 제2 콘택층을 노출시키는 개구부를 형성하고, 상기 제2 절연층 상에 상기 개구부들을 통해 상기 제1 콘택층에 접속하는 제1 전극 패드 및 제2 콘택층에 접속하는 제2 전극 패드를 형성하는 것을 더 포함할 수 있다. 상기 제1 범프 및 제2 범프는 각각 상기 제1 전극 패드 및 제2 전극 패드에 전기적으로 접속된다.The method may further include forming a second contact layer on the second conductive semiconductor layer and forming a first insulating layer covering sidewalls of the second contact layer and the plurality of contact holes, wherein the first insulating layer is Openings exposing first conductive semiconductor layers in the plurality of contact holes, and forming a first contact layer on the first insulating layer, wherein the first contact layer is a first exposed portion in the plurality of contact holes A second insulating layer covering the first contact layer, the second insulating layer covering the first contact layer, and having the contact portions contacting the conductive semiconductor layer and the connecting portions connecting the contact portions, and patterning the first and second insulating layers A first electrode pad and a second contact that form an opening that exposes the second contact layer, an opening that exposes the second contact layer, and is connected to the first contact layer through the openings on the second insulating layer. Access to floor The may further include forming a second electrode pad. The first bump and the second bump are electrically connected to the first electrode pad and the second electrode pad, respectively.

몇몇 실시예들에 있어서, 상기 제1 범프 및 제2 범프를 형성하는 것은, 상기 제1 전극 패드 및 제2 전극 패드를 노출시키는 개구부들을 갖는 절연층 패턴을 형성하고, 상기 노출된 상기 제1 전극 패드 및 제2 전극 패드 상에 금속 재료를 도금하는 것을 포함할 수 있다. 나아가, 상기 제1 범프 및 제2 범프를 형성하는 동안, 상기 제1 범프 및 제2 범프 사이에 더미 범프를 형성하는 것을 더 포함할 수 있다.In some embodiments, forming the first bump and the second bump may form an insulating layer pattern having openings exposing the first electrode pad and the second electrode pad, and the exposed first electrode. Plating a metal material on the pad and the second electrode pad. Furthermore, the method may further include forming a dummy bump between the first bump and the second bump while forming the first bump and the second bump.

또 다른 실시예들에 있어서, 상기 제1 범프 및 제2 범프를 형성하는 것은, 절연 기판 내에 관통홀들을 형성하고, 상기 관통홀들을 금속재료로 채우고, 상기 금속재료를 갖는 절연 기판을 상기 제1 전극 패드 및 제2 전극 패드 상에 본딩하는 것을 포함할 수 있다. 나아가, 상기 절연기판을 본딩하기 전에, 상기 제1 전극 패드 및 제2 전극 패드를 덮는 절연층을 형성하고, 상기 절연층을 패터닝하여 상기 제1 전극 패드 및 제2 전극 패드를 노출시키는 것을 더 포함할 수 있다.In still other embodiments, the forming of the first bump and the second bump may include forming through holes in the insulating substrate, filling the through holes with a metal material, and filling the insulating substrate having the metal material with the first substrate. Bonding on the electrode pad and the second electrode pad. Furthermore, before bonding the insulating substrate, the method may further include forming an insulating layer covering the first electrode pad and the second electrode pad and patterning the insulating layer to expose the first electrode pad and the second electrode pad. can do.

본 발명에 따르면, 종래의 리드 프레임이나 인쇄회로기판 등을 이용할 필요없이 직접 회로보드에 모듈화할 수 있는 웨이퍼 레벨(또는 칩 레벨) 발광 다이오드 패키지가 제공될 수 있다. 이에 따라, 고효율 및 고방열 특성을 갖는 발광 다이오드 패키지가 제공되며, 발광 다이오드 모듈을 제작하는데 필요한 작업 시간 및 비용을 절감할 수 있다. 또한, 상기 발광 다이오드 패키지를 장착함으로써, 고효율 및 고방열 특성을 갖는 발광 다이오드 모듈이 제공될 수 있다.According to the present invention, a wafer level (or chip level) light emitting diode package can be provided that can be modularized directly into a circuit board without using a conventional lead frame or printed circuit board. Accordingly, a light emitting diode package having high efficiency and high heat dissipation characteristics is provided, and a work time and cost required to manufacture a light emitting diode module can be reduced. In addition, by mounting the LED package, a light emitting diode module having high efficiency and high heat dissipation may be provided.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드 패키지를 설명하기 위한 개략적인 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 발광 다이오드를 패키지를 설명하기 위한 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 발광 다이오드 패키지를 장착한 발광 다이오드 모듈을 설명하기 위한 단면도이다.
도 4 내지 도 12는 본 발명의 일 실시예에 따른 발광 다이오드 패키지를 제조하는 방법을 설명하기 위한 도면들이다. 도 5 내지 도 10에서 (a)는 평면도를 나타내고, (b)는 (a)의 절취선 A-A를 따라 취해진 단면도를 나타낸다.
도 13은 본 발명의 다른 실시예에 따른 발광 다이오드 패키지를 제조하는 방법을 설명하기 위한 단면도이다.1 is a schematic cross-sectional view for describing a light emitting diode package according to an embodiment of the present invention.
2 is a schematic cross-sectional view for describing a light emitting diode package according to another embodiment of the present invention.
3 is a cross-sectional view illustrating a light emitting diode module equipped with a light emitting diode package according to an exemplary embodiment of the present invention.
4 to 12 are views for explaining a method of manufacturing a light emitting diode package according to an embodiment of the present invention. 5 to 10, (a) shows a plan view, and (b) shows a sectional view taken along the cut line AA of (a).
13 is a cross-sectional view for describing a method of manufacturing a light emitting diode package according to another embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to ensure that the spirit of the present invention to those skilled in the art will fully convey. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And, in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드 패키지(10)를 설명하기 위한 단면도이다. 1 is a cross-sectional view illustrating a light emitting diode package 10 according to an embodiment of the present invention.

도 1을 참조하면, 상기 발광 다이오드 패키지(10)는 반도체 적층 구조체(30), 제1 콘택층(35), 제2 콘택층(31), 제1 절연층(33), 제2 절연층(37), 제1 전극 패드(39a), 제2 전극 패드(39b), 제1 범프(43a) 및 제2 범프(43b)를 포함한다. 또한, 상기 발광 다이오드 패키지(10)는 절연층(41), 더미 범프(43c) 및 파장 변환기(45)를 포함할 수 있다.Referring to FIG. 1, the light emitting diode package 10 may include a semiconductor stacked structure 30, a first contact layer 35, a second contact layer 31, a first insulating layer 33, and a second insulating layer ( 37), the first electrode pad 39a, the second electrode pad 39b, the first bump 43a and the second bump 43b. In addition, the light emitting diode package 10 may include an insulating layer 41, a dummy bump 43c, and a wavelength converter 45.

상기 반도체 적층 구조체(30)는 제1 도전형의 상부 반도체층(25), 활성층(27) 및 제2 도전형의 하부 반도체층(29)을 포함한다. 상기 활성층(27)은 상기 상부 및 하부 반도체층들(25, 29) 사이에 개재된다.The semiconductor stacked structure 30 includes an upper semiconductor layer 25 of a first conductivity type, an active layer 27, and a lower semiconductor layer 29 of a second conductivity type. The active layer 27 is interposed between the upper and lower semiconductor layers 25 and 29.

상기 활성층(27), 상기 상부 및 하부 반도체층들(25, 29)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있다. 상기 상부 및 하부 반도체층들(25, 29)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, 상기 상부 또는 하부 반도체층(25, 29)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. 상기 활성층(27)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다. 바람직하게, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이다. 저항이 상대적으로 작은 n형 반도체층으로 상부 반도체층(25)을 형성할 수 있어, 상부 반도체층(25)의 두께를 상대적으로 두껍게 형성할 수 있다. 따라서, 상기 상부 반도체층(25)의 상부면에 거칠어진 면(R)을 형성하는 것이 용이하며, 거칠어진 면(R)은 활성층(27)에서 발생된 광의 추출 효율을 향상시킨다.The active layer 27 and the upper and lower semiconductor layers 25 and 29 may be formed of a III-N-based compound semiconductor, such as (Al, Ga, In) N semiconductor. The upper and lower semiconductor layers 25 and 29 may be single layers or multiple layers, respectively. For example, the upper or lower semiconductor layers 25 and 29 may include a contact layer and a cladding layer, and may also include a superlattice layer. The active layer 27 may have a single quantum well structure or a multiple quantum well structure. Preferably, the first conductivity type is n-type, and the second conductivity type is p-type. The upper semiconductor layer 25 may be formed of an n-type semiconductor layer having a relatively low resistance, so that the thickness of the upper semiconductor layer 25 may be relatively thick. Accordingly, it is easy to form the rough surface R on the upper surface of the upper semiconductor layer 25, and the rough surface R improves the extraction efficiency of light generated in the active layer 27.

상기 반도체 적층 구조체(30)는 상기 제2 도전형 하부 반도체층(29) 및 활성층(27)을 관통하여 상기 제1 도전형 상부 반도체층을 노출시키는 복수개의 콘택홀들(도 5(b), 30a 참조)을 가지며, 제1 콘택층(35)이 상기 복수개의 콘택홀들에 노출된 제1 도전형 상부 반도체층(25)에 접촉한다.The semiconductor stacked structure 30 may include a plurality of contact holes exposing the first conductive upper semiconductor layer through the second conductive lower semiconductor layer 29 and the active layer 27 (FIG. 5B). 30a), the first contact layer 35 contacts the first conductivity type upper semiconductor layer 25 exposed to the plurality of contact holes.

한편, 제2 콘택층(31)은 상기 제2 도전형 하부 반도체층(29)에 접촉한다. 제2 콘택층(31)은 반사 금속층을 포함하며, 활성층(27)에서 생성된 광을 반사시킨다. 또한, 상기 제2 콘택층(31)은 제2 도전형 하부 반도체층(29)에 오믹 콘택할 수 있다.The second contact layer 31 is in contact with the second conductive lower semiconductor layer 29. The second contact layer 31 includes a reflective metal layer and reflects the light generated by the active layer 27. In addition, the second contact layer 31 may be in ohmic contact with the second conductivity type lower semiconductor layer 29.

제1 절연층(33)은 제2 콘택층(31)을 덮는다. 또한, 상기 제1 절연층(33)은 복수개의 콘택홀들(30a)에 노출된 반도체 적층 구조체의 측벽을 덮는다. 나아가, 상기 제1 절연층(33)은 반도체 적층 구조체(30)의 측면을 덮을 수 있다. 제1 절연층(33)은 제1 콘택층(35)을 제2 콘택층(31)으로부터 절연시키며, 나아가, 복수개의 콘택홀들(30a) 내에 노출된 제2 도전형 하부 반도체층(29)과 활성층(27)을 제1 콘택층(35)으로부터 절연시킨다. 제1 절연층(33)은 실리콘 산화막 또는 실리콘 질화막의 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 다중층으로 형성될 수 있다. 더욱이, 상기 제1 절연층(33)은 굴절률이 서로 다른 절연층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 반복하여 적층한 분포 브래그 반사기일 수 있다.The first insulating layer 33 covers the second contact layer 31. In addition, the first insulating layer 33 covers sidewalls of the semiconductor stacked structure exposed to the plurality of contact holes 30a. In addition, the first insulating layer 33 may cover the side surface of the semiconductor laminate structure 30. The first insulating layer 33 insulates the first contact layer 35 from the second contact layer 31, and further, the second conductivity type lower semiconductor layer 29 exposed in the plurality of contact holes 30a. And the active layer 27 are insulated from the first contact layer 35. The first insulating layer 33 may be formed of a single layer of a silicon oxide film or a silicon nitride film, but is not limited thereto and may be formed of multiple layers. In addition, the first insulating layer 33 may be a distributed Bragg reflector in which insulating layers having different refractive indices, for example, SiO 2 / TiO 2 or SiO 2 / Nb 2 O 5 are repeatedly stacked.

상기 제1 콘택층(35)은 상기 제1 절연층(33) 아래에 위치하며, 상기 복수개의 콘택홀들(30a) 내에서 상기 제1 절연층(33)을 관통하여 제1 도전형 상부 반도체층(25)에 접촉한다. 제1 콘택층(35)은 제1 도전형 상부 반도체층(25)에 접촉하는 접촉부들(35a) 및 접촉부들(35a)을 서로 연결하는 연결부(35b)를 포함한다. 따라서, 연결부(35b)에 의해 접촉부들(35a)이 서로 전기적으로 연결된다. 상기 제1 콘택층(35)은 제1 절연층(33)의 일부 영역 아래에 형성되며, 반사 금속층으로 형성될 수 있다.The first contact layer 35 is positioned under the first insulating layer 33 and penetrates through the first insulating layer 33 in the plurality of contact holes 30a to form a first conductive upper semiconductor. Contact layer 25. The first contact layer 35 includes contact portions 35a that contact the first conductive upper semiconductor layer 25 and a connection portion 35b that connects the contact portions 35a with each other. Thus, the contact portions 35a are electrically connected to each other by the connecting portion 35b. The first contact layer 35 may be formed under a portion of the first insulating layer 33 and may be formed of a reflective metal layer.

상기 제2 절연층(37)은 제1 콘택층(35) 아래에서 제1 콘택층(35)을 덮는다. 나아가, 상기 제2 절연층(37)은 제1 절연층(33)을 덮으며, 반도체 적층 구조체(30)의 측면을 덮을 수 있다. 상기 제2 절연층(37)은 단일층 또는 다중층으로 형성될 수 있으며, 분포 브래그 반사기일 수 있다.The second insulating layer 37 covers the first contact layer 35 under the first contact layer 35. In addition, the second insulating layer 37 may cover the first insulating layer 33 and may cover the side surface of the semiconductor laminate structure 30. The second insulating layer 37 may be formed of a single layer or multiple layers, and may be a distributed Bragg reflector.

상기 제1 전극 패드(39a) 및 제2 전극 패드(39b)는 상기 제2 절연층(37) 아래에 위치한다. 제1 전극 패드(39a)는 제2 절연층(37)을 관통하여 제1 콘택층(35)에 접속될 수 있다. 또한, 제2 전극 패드(39b)는 제2 절연층(37) 및 제1 절연층(33)을 관통하여 제2 콘택층(31)에 접속될 수 있다.The first electrode pad 39a and the second electrode pad 39b are positioned below the second insulating layer 37. The first electrode pad 39a may be connected to the first contact layer 35 through the second insulating layer 37. In addition, the second electrode pad 39b may be connected to the second contact layer 31 through the second insulating layer 37 and the first insulating layer 33.

제1 범프(43a) 및 제2 범프(43b)는 각각 상기 제1 및 제2 전극 패드(39a, 39b) 아래에 접속한다. 제1 범프(43a) 및 제2 범프(43b)는 도금 기술에 의해 형성될 수 있다. 제1 및 제2 범프(43a, 43b)는 MC-PCB와 같은 회로보드에 전기적으로 접속하는 단자들로서, 그 끝 단면들이 동일면에 나란할 수 있다. 나아가, 제1 전극 패드(39a)와 제2 전극 패드(39b)가 동일 레벨에 형성될 수 있으며, 따라서, 제1 범프(43a)와 제2 범프(43b) 또한 동일면 상에 형성될 수 있다. 이에 따라, 제1 및 제2 범프(43a, 43b)는 동일한 높이를 가질 수 있다.The first bump 43a and the second bump 43b are connected under the first and second electrode pads 39a and 39b, respectively. The first bump 43a and the second bump 43b may be formed by a plating technique. The first and second bumps 43a and 43b are terminals electrically connected to a circuit board such as an MC-PCB, and end surfaces thereof may be parallel to the same surface. Furthermore, the first electrode pad 39a and the second electrode pad 39b may be formed at the same level, and thus, the first bump 43a and the second bump 43b may also be formed on the same surface. Accordingly, the first and second bumps 43a and 43b may have the same height.

한편, 상기 제1 범프(43a)와 제2 범프(43b) 사이에 더미 범프(43c)가 위치할 수 있다. 더미 범프(43c)는 제1 및 제2 범프(43a, 43b)를 형성하는 동안 함께 형성될 수 있으며, 제1 및 제2 범프(43a, 43b)와 함께 반도체 적층 구조체(30)에서 생성된 열을 방출하기 위한 열 경로를 제공할 수 있다.Meanwhile, the dummy bump 43c may be located between the first bump 43a and the second bump 43b. The dummy bumps 43c may be formed together while the first and second bumps 43a and 43b are formed, and together with the first and second bumps 43a and 43b, heat generated in the semiconductor laminate structure 30. It can provide a thermal path for releasing the.

절연층(41)은 제1 범프(43a) 및 제2 범프(43b)의 측면을 덮을 수 있다. 절연층(41)은 또한 더미 범프(43c)의 측면을 덮을 수 있다. 나아가, 상기 절연층(41)은 제1 범프(43a), 제2 범프(43b) 및 더미 범프(43c) 사이의 영역을 채워 외부로부터 반도체 적층 구조체(30)로 수분이 침투하는 것을 방지한다. 절연층(41)은 또한 제1 전극 패드(39a) 및 제2 전극 패드(39b)의 측면을 덮어 제1 및 제2 전극 패드들(39a, 39b)을 외부 환경으로부터 보호한다. 절연층(41)은 제1 및 제2 범프(43a, 43b)의 측면 전체를 덮을 수 있으나, 이에 한정되는 것은 아니며, 제1 및 제2 범프(43a, 43b)의 끝 단면 근처의 일부 측면을 제외하고 나머지 측면을 덮을 수 있다.The insulating layer 41 may cover side surfaces of the first bump 43a and the second bump 43b. The insulating layer 41 may also cover the side of the dummy bump 43c. In addition, the insulating layer 41 fills an area between the first bump 43a, the second bump 43b, and the dummy bump 43c to prevent moisture from penetrating into the semiconductor stack 30 from the outside. The insulating layer 41 also covers the side surfaces of the first electrode pad 39a and the second electrode pad 39b to protect the first and second electrode pads 39a and 39b from the external environment. The insulating layer 41 may cover the entire side surfaces of the first and second bumps 43a and 43b, but is not limited thereto. It can cover the other side.

절연층(41)이 제1 전극 패드(39a) 및 제2 전극 패드(39b)의 측면을 덮는 것으로 설명하였지만, 이에 한정되는 것은 아니며, 다른 절연층을 이용하여 제1 및 제2 전극 패드(39a, 39b)를 덮을 수 있으며, 상기 절연층(41)은 상기 다른 절연층 아래에 형성될 수 있다. 이 경우, 제1 및 제2 범프들(43a, 43b)은 상기 다른 절연층을 관통하여 상기 제1 및 제2 전극 패드(39a, 39b)에 접속할 수 있다.Although the insulating layer 41 has been described as covering the side surfaces of the first electrode pad 39a and the second electrode pad 39b, the present invention is not limited thereto, and the first and second electrode pads 39a may be formed using other insulating layers. , 39b), and the insulating layer 41 may be formed under the other insulating layer. In this case, the first and second bumps 43a and 43b may be connected to the first and second electrode pads 39a and 39b through the other insulating layer.

한편, 상기 제1 도전형 상부 반도체층(25) 상에 파장 변환기(45)가 위치한다. 파장 변환기(45)는 제1 도전형 상부 반도체층(25)의 상부면에 접촉할 수 있다. 파장 변환기(45)는 균일한 두께를 갖는 형광체 시트일 수 있으나, 이에 한정되는 것은 아니며, 파장 변환을 위한 불순물이 도핑된 기판, 예컨대 사파이어 또는 실리콘 기판일 수 있다.Meanwhile, the wavelength converter 45 is positioned on the first conductive upper semiconductor layer 25. The wavelength converter 45 may contact the upper surface of the first conductivity type upper semiconductor layer 25. The wavelength converter 45 may be a phosphor sheet having a uniform thickness, but is not limited thereto. The wavelength converter 45 may be a substrate doped with impurities for wavelength conversion, such as a sapphire or silicon substrate.

본 실시예에 있어서, 반도체 적층 구조체(30)의 측면은 보호 절연층으로 덮인다. 상기 보호 절연층은 예컨대, 상기 제1 절연층(33) 및/또는 제2 절연층(37)을 포함할 수 있다. 나아가, 제1 콘택층(35)은 상기 제2 절연층(37)으로 덮여 외부 환경으로부터 보호되며, 제2 콘택층(31)은 제1 절연층(33) 및 제2 절연층(37)으로 덮여 외부 환경으로부터 보호될 수 있다. 또한, 제1 전극 패드(39a) 및 제2 전극 패드(39b) 또한 예컨대 절연층(41)에 의해 보호된다. 이에 따라, 외부 환경으로부터 수분 등에 의해 반도체 적층 구조체(30)가 열화되는 것을 방지할 수 있다.In this embodiment, the side surface of the semiconductor laminate structure 30 is covered with a protective insulating layer. The protective insulating layer may include, for example, the first insulating layer 33 and / or the second insulating layer 37. Furthermore, the first contact layer 35 is covered with the second insulating layer 37 to be protected from the external environment, and the second contact layer 31 is the first insulating layer 33 and the second insulating layer 37. It can be covered and protected from the external environment. In addition, the first electrode pad 39a and the second electrode pad 39b are also protected by the insulating layer 41, for example. Thereby, the semiconductor laminated structure 30 can be prevented from deteriorating due to moisture or the like from the external environment.

한편, 상기 파장 변환기(45)는 웨이퍼 레벨에서 제1 도전형 상부 반도체층(25) 상에 부착될 수 있으며, 그 후 칩 분리 공정에서 보호절연층과 함께 분할될 수 있다. 따라서, 상기 파장 변환기(45)의 측면은 보호절연층과 나란할 수 있다. 또한, 상기 파장 변환기(45)의 측면은 절연층(41)의 측면과도 나란할 수 있다.Meanwhile, the wavelength converter 45 may be attached on the first conductive upper semiconductor layer 25 at the wafer level, and then divided with the protective insulating layer in the chip separation process. Thus, the side of the wavelength converter 45 may be parallel to the protective insulating layer. In addition, the side of the wavelength converter 45 may be parallel to the side of the insulating layer 41.

도 2는 본 발명의 또 다른 실시예에 따른 발광 다이오드 패키지(20)를 설명하기 위한 개략적인 단면도이다.2 is a schematic cross-sectional view for describing a light emitting diode package 20 according to another embodiment of the present invention.

도 2를 참조하면, 상기 발광 다이오드 패키지(20)는 앞서 설명한 발광 다이오드 패키지(10)와 대체로 동일하나, 제1 및 제2 범프들(53a, 53b)이 기판(51) 내에 형성된 것에 차이가 있다.Referring to FIG. 2, the light emitting diode package 20 is generally the same as the light emitting diode package 10 described above, except that the first and second bumps 53a and 53b are formed in the substrate 51. .

즉, 기판(51)은 관통홀들을 포함하며, 제1 및 제2 범프들(53a, 53b)이 각각 관통홀 내에 형성된다. 상기 기판(61)은 절연 기판으로서, 사파이어 또는 실리콘 기판일 수 있으나, 이에 한정되는 것은 아니다. 상기 제1 및 제2 범프들(53a, 53b)과 함께 기판(51)이 제1 전극 패드(39a) 및 제2 전극 패드(39b)에 부착될 수 있다. 이때, 제1 및 제2 전극 패드들(39a, 39b)이 외부에 노출되는 것을 방지하기 위해, 절연층(49)이 제1 및 제2 전극 패드들(39a, 39b)의 측면 및 하부면을 덮을 수 있다. 또한, 상기 절연층(49)은 제1 및 제2 전극 패드들(39a, 39b)을 노출시키는 개구부들을 가질 수 있으며, 이들 개구부들 내에 추가 금속층(55a, 55b)이 위치할 수 있다. 상기 추가 금속층(55a, 55b)은 본딩 메탈일 수 있다.That is, the substrate 51 includes through holes, and the first and second bumps 53a and 53b are formed in the through holes, respectively. The substrate 61 is an insulating substrate, but may be a sapphire or silicon substrate, but is not limited thereto. The substrate 51 may be attached to the first electrode pad 39a and the second electrode pad 39b together with the first and second bumps 53a and 53b. In this case, in order to prevent the first and second electrode pads 39a and 39b from being exposed to the outside, the insulating layer 49 may have side and bottom surfaces of the first and second electrode pads 39a and 39b. Can be covered In addition, the insulating layer 49 may have openings exposing the first and second electrode pads 39a and 39b, and additional metal layers 55a and 55b may be located in the openings. The additional metal layers 55a and 55b may be bonding metals.

도 3은 본 발명의 일 실시예에 따른 발광 다이오드 패키지(10)들을 회로보드 상에 장착한 발광 다이오드 모듈을 설명하기 위한 단면도이다.3 is a cross-sectional view for describing a light emitting diode module having the light emitting diode packages 10 mounted on a circuit board according to an exemplary embodiment of the present invention.

도 3을 참조하면, 상기 발광 다이오드 모듈은 회로보드(61), 예컨대 MC-PCB, 발광 다이오드 패키지(10) 및 렌즈(71)를 포함한다. 상기 회로보드(61), 예컨대 MC-PCB는 발광 다이오드 패키지(10)를 장착하기 위한 접속 패드들(63a, 63b)을 갖는다. 상기 접속 패드들(63a, 63b) 상에 각각 발광 다이오드 패키지(10)의 제1 및 제2 범프들(도 1의 43a, 43b)이 접속된다.Referring to FIG. 3, the light emitting diode module includes a circuit board 61, for example, an MC-PCB, a light emitting diode package 10, and a lens 71. The circuit board 61, for example, MC-PCB, has connection pads 63a and 63b for mounting the LED package 10. First and second bumps 43a and 43b of the LED package 10 are connected to the connection pads 63a and 63b, respectively.

상기 회로보드(61) 상에 복수개의 발광 다이오드 패키지들(10)이 장착될 수 있으며, 렌즈(71)가 상기 발광 다이오드 패키지들(10)의 지향각 등 광 특성을 조절하도록 발광 다이오드 패키지들(10) 상에 설치된다.A plurality of light emitting diode packages 10 may be mounted on the circuit board 61, and the light emitting diode packages 10 may be configured such that a lens 71 adjusts optical characteristics such as a direction angle of the light emitting diode packages 10. 10) is installed on.

또 다른 실시예에서, 상기 발광 다이오드 패키지들(10) 대신에 발광 다이오드 패키지들(20)이 장착될 수 있다.In another embodiment, the LED packages 20 may be mounted instead of the LED packages 10.

도 4 내지 도 12는 본 발명의 일 실시예에 따른 발광 다이오드 패키지(10)를 제조하는 방법을 설명하기 위한 도면들이다. 도 5 내지 도 10에서 (a)는 평면도를 나타내고, (b)는 (a)의 절취선 A-A를 따라 취해진 단면도를 나타낸다.4 to 12 are views for explaining a method of manufacturing a light emitting diode package 10 according to an embodiment of the present invention. 5 to 10, (a) shows a plan view, and (b) shows a sectional view taken along the cut line A-A of (a).

도 4를 참조하면, 성장 기판(21) 상에 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함하는 반도체 적층 구조체(30)가 형성된다. 성장 기판(21)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 이종기판, 예컨대 실리콘 기판일 수 있다. 상기 제1 및 제2 도전형 반도체층들(25, 29)은 각각 단일층 또는 다중층으로 형성될 수 있다. 또한, 상기 활성층(27)은 단일 양자우물 구조 또는 다중 양자우물 구조로 형성될 수 있다.Referring to FIG. 4, a semiconductor stacked structure 30 including a first conductive semiconductor layer 25, an active layer 27, and a second conductive semiconductor layer 29 is formed on a growth substrate 21. The growth substrate 21 may be a sapphire substrate, but is not limited thereto, and may be another hetero substrate, for example, a silicon substrate. The first and second conductivity-type semiconductor layers 25 and 29 may be formed in a single layer or multiple layers, respectively. In addition, the active layer 27 may be formed in a single quantum well structure or a multiple quantum well structure.

상기 화합물 반도체층들은 III-N 계열의 화합물 반도체로 형성될 수 있으며, 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정에 의해 성장 기판(21) 상에 성장될 수 있다.The compound semiconductor layers may be formed of a III-N-based compound semiconductor, and may be grown on the growth substrate 21 by a process such as metal organic chemical vapor deposition (MOCVD) or molecular beam deposition (MBE). Can be.

한편, 화합물 반도체층들을 형성하기 전, 버퍼층(미도시됨)이 형성될 수 있다. 버퍼층은 희생 기판(21)과 화합물 반도체층들의 격자 부정합을 완화하기 위해 채택되며, 질화갈륨 또는 질화알루미늄 등의 질화갈륨 계열의 물질층일 수 있다.Meanwhile, before forming the compound semiconductor layers, a buffer layer (not shown) may be formed. The buffer layer is adopted to mitigate lattice mismatch between the sacrificial substrate 21 and the compound semiconductor layers, and may be a gallium nitride-based material layer such as gallium nitride or aluminum nitride.

도 5 (a) 및 (b)를 참조하면, 상기 반도체 적층 구조체(30)를 패터닝하여 칩(패키지) 분리 영역(30b)을 형성함과 아울러, 상기 제2 도전형 반도체층(29) 및 활성층(27)을 패터닝하여 상기 제1 도전형 반도체층(25)을 노출시키는 복수개의 콘택홀들(30a)을 형성한다. 상기 반도체 적층 구조체(30)는 사진 및 식각 공정을 사용하여 패터닝될 수 있다.Referring to FIGS. 5A and 5B, the semiconductor stacked structure 30 is patterned to form a chip (package) isolation region 30b and the second conductive semiconductor layer 29 and the active layer. A plurality of contact holes 30a exposing the first conductive semiconductor layer 25 are formed by patterning the reference numeral 27. The semiconductor stacked structure 30 may be patterned using photolithography and etching processes.

칩 분리 영역(30b)은 나중에 개별 발광 다이오드 패키지로 분할하는 영역으로, 칩 분리 영역(30b)에 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)의 측면이 노출된다. 상기 칩 분리 영역(30b)은 바람직하게 기판(21)면을 노출시키도록 형성될 수 있으나, 반드시 이에 한정되는 것은 아니다.The chip isolation region 30b is a region that is later divided into individual light emitting diode packages, and the chip isolation region 30b includes the first conductive semiconductor layer 25, the active layer 27 and the second conductive semiconductor layer 29. The sides are exposed. The chip isolation region 30b may be preferably formed to expose the surface of the substrate 21, but is not limited thereto.

한편, 상기 복수개의 콘택홀들(30a)은 원형일 수 있으나, 이에 한정되는 것은 아니며 다양한 형상을 가질 수 있다. 제2 도전형 반도체층(29) 및 활성층(27)이 복수개의 콘택홀들(30a)의 측벽에 노출된다. 상기 콘택홀들(30a)의 측벽은 도시한 바와 같이 경사지게 형성될 수 있다.The contact holes 30a may be circular, but are not limited thereto and may have various shapes. The second conductive semiconductor layer 29 and the active layer 27 are exposed on sidewalls of the plurality of contact holes 30a. Sidewalls of the contact holes 30a may be inclined as shown.

도 6 (a) 및 (b)를 참조하면, 제2 도전형 반도체층(29) 상에 제2 콘택층(31)이 형성된다. 제2 콘택층(31)은 복수개의 콘택홀들(30a)을 제외한 반도체 적층 구조체(30) 상에 형성된다.Referring to FIGS. 6A and 6B, a second contact layer 31 is formed on the second conductive semiconductor layer 29. The second contact layer 31 is formed on the semiconductor stacked structure 30 except for the plurality of contact holes 30a.

제2 콘택층(31)은 예컨대 ITO와 같은 투명 도전성 산화막 또는 은(Ag) 또는 Al과 같은 반사 금속층을 포함할 수 있으며, 단일층 또는 다중층으로 형성될 수 있다. 제2 콘택층(31)은 또한 제2 도전형 반도체층(29)에 오믹 접촉하도록 형성된다.The second contact layer 31 may include, for example, a transparent conductive oxide film such as ITO or a reflective metal layer such as silver (Ag) or Al, and may be formed of a single layer or multiple layers. The second contact layer 31 is also formed in ohmic contact with the second conductivity type semiconductor layer 29.

제2 콘택층(31)은 복수개의 콘택홀들(30a)을 형성한 후에 형성될 수 있으나, 이에 한정되는 것은 아니며, 복수개의 콘택홀들(30a)을 형성하기 전에 미리 형성될 수도 있다.The second contact layer 31 may be formed after forming the plurality of contact holes 30a, but is not limited thereto and may be formed in advance before forming the plurality of contact holes 30a.

도 7 (a) 및 (b)를 참조하면, 제2 콘택층(31)을 덮는 제1 절연층(33)이 형성된다. 제1 절연층(33)은 칩 분리 영역(30b)에 노출된 반도체 적층 구조체(30)의 측면을 덮을 수 있으며, 또한, 복수개의 콘택홀들(30a)의 측벽을 덮을 수 있다. 다만, 상기 제1 절연층(33)은 복수개의 콘택홀들(30a) 내에서 상기 제1 도전형 반도체층(25)을 노출시키는 개구부들(33a)을 갖는다.Referring to FIGS. 7A and 7B, a first insulating layer 33 covering the second contact layer 31 is formed. The first insulating layer 33 may cover the side surface of the semiconductor stacked structure 30 exposed to the chip isolation region 30b and may also cover sidewalls of the plurality of contact holes 30a. However, the first insulating layer 33 has openings 33a exposing the first conductive semiconductor layer 25 in the plurality of contact holes 30a.

제1 절연층(33)은 실리콘 산화막 또는 실리콘 질화막과 같은 절연물질의 단일층 또는 다중층으로 형성될 수 있다. 나아가, 상기 제1 절연층(33)은 굴절률이 서로 다른 절연층을 반복 적층한 분포 브래그 반사기로 형성될 수 있다. 예컨대, 상기 제1 절연층(33)은 SiO2/TiO2 또는 SiO2/Nb2O5를 반복 적층하여 형성할 수 있다. 또한, 상기 제1 절연층(33)을 형성하는 각 절연층의 두께를 조절함으로써 청색광, 녹색광 및 적색광의 넓은 파장 범위에 걸쳐 반사율이 높은 분포 브래그 반사기가 형성될 수 있다.The first insulating layer 33 may be formed of a single layer or multiple layers of an insulating material such as a silicon oxide film or a silicon nitride film. Further, the first insulating layer 33 may be formed as a distributed Bragg reflector in which insulating layers having different refractive indices are repeatedly stacked. For example, the first insulating layer 33 may be formed by repeatedly stacking SiO 2 / TiO 2 or SiO 2 / Nb 2 O 5. Further, by adjusting the thickness of each insulating layer forming the first insulating layer 33, a distributed Bragg reflector having a high reflectance over a wide wavelength range of blue light, green light, and red light may be formed.

도 8 (a) 및 (b)를 참조하면, 상기 제1 절연층(33) 상에 제1 콘택층(35)이 형성된다. 제1 콘택층(35)은 콘택홀들(30a) 내에 노출된 제1 도전형 반도체층(25)에 접촉하는 접촉부들(35a) 및 접촉부들(35a)을 서로 연결하는 연결부(35b)를 포함한다. 제1 콘택층(35)은 반사 금속층으로 형성될 수 있으나, 이에 한정되는 것은 아니다.Referring to FIGS. 8A and 8B, a first contact layer 35 is formed on the first insulating layer 33. The first contact layer 35 includes contact portions 35a contacting the first conductive semiconductor layer 25 exposed in the contact holes 30a and connecting portions 35b connecting the contact portions 35a with each other. do. The first contact layer 35 may be formed of a reflective metal layer, but is not limited thereto.

제1 콘택층(35)은 반도체 적층 구조체(30)의 일부 영역 상에 형성되며, 제1 콘택층(35)이 형성된 영역 이외의 영역에는 제1 절연층(33)이 노출된다.The first contact layer 35 is formed on a portion of the semiconductor stacked structure 30, and the first insulating layer 33 is exposed to a region other than the region where the first contact layer 35 is formed.

도 9 (a) 및 (b)를 참조하면, 상기 제1 콘택층(35) 상에 제2 절연층(37)이 형성된다. 제2 절연층(37)은 실리콘 산화막 또는 실리콘 질화막 등의 단일층 또는 다중층으로 형성될 수 있으며, 또한 굴절률이 서로 다른 절연층을 반복 적층한 분포 브래그 반사기로 형성될 수 있다.Referring to FIGS. 9A and 9B, a second insulating layer 37 is formed on the first contact layer 35. The second insulating layer 37 may be formed of a single layer or multiple layers, such as a silicon oxide film or a silicon nitride film, and may be formed of a distributed Bragg reflector in which insulating layers having different refractive indices are repeatedly stacked.

제2 절연층(37)은 제1 콘택층(35)을 덮으며 또한 제1 절연층(33)을 덮을 수 있다. 제2 절연층(37)은 또한 칩 분리 영역(30b)에서 반도체 적층 구조체(30)의 측면을 덮을 수 있다.The second insulating layer 37 may cover the first contact layer 35 and may also cover the first insulating layer 33. The second insulating layer 37 may also cover the side surfaces of the semiconductor stacked structure 30 in the chip isolation region 30b.

한편, 상기 제2 절연층(37)은 제1 콘택층(35)을 노출시키는 개구부(37a)를 갖는다. 또한, 상기 제2 절연층(37) 및 제1 절연층(33)에 제2 콘택층(31)을 노출시키는 개구부(37b)가 형성된다.Meanwhile, the second insulating layer 37 has an opening 37a exposing the first contact layer 35. In addition, an opening 37b exposing the second contact layer 31 is formed in the second insulating layer 37 and the first insulating layer 33.

도 10 (a) 및 (b)를 참조하면, 상기 제2 절연층(37) 상에 제1 및 제2 전극 패드들(39a, 39b)이 형성된다. 제1 전극 패드(39a)는 개구부(37a)를 통해 제1 콘택층(35)에 접속되고, 제2 전극 패드(39b)는 개구부(37b)를 통해 제2 콘택층(31)에 접속된다.Referring to FIGS. 10A and 10B, first and second electrode pads 39a and 39b are formed on the second insulating layer 37. The first electrode pad 39a is connected to the first contact layer 35 through the opening 37a, and the second electrode pad 39b is connected to the second contact layer 31 through the opening 37b.

상기 제1 전극 패드(39a)와 제2 전극 패드(39b)는 서로 이격되며, 상기 제1 및 제2 전극 패드들(39a, 39b)은 각각 상대적으로 넓은 면적, 예컨대 발광 다이오드 패키지 면적의 1/2 미만이며 1/3 이상의 면적을 가질 수 있다.The first electrode pad 39a and the second electrode pad 39b are spaced apart from each other, and the first and second electrode pads 39a and 39b each have a relatively large area, for example, 1 / time of the light emitting diode package area. It may be less than 2 and have an area of 1/3 or more.

도 11을 참조하면, 상기 제1 및 제2 전극 패드(39a, 39b) 상에 절연층(41)이 형성된다. 절연층(41)은 제1 및 제2 전극 패드(39a, 39b)를 덮으며, 이들 전극 패드들(39a, 39b)의 상부면을 노출시키는 홈을 갖는다. 또한, 상기 제1 전극 패드(39a)와 제2 전극 패드(39b) 사이에서 제2 절연층(37)을 노출시키는 홈을 가질 수 있다.Referring to FIG. 11, an insulating layer 41 is formed on the first and second electrode pads 39a and 39b. The insulating layer 41 covers the first and second electrode pads 39a and 39b and has a groove exposing top surfaces of the electrode pads 39a and 39b. In addition, a groove may be provided between the first electrode pad 39a and the second electrode pad 39b to expose the second insulating layer 37.

이어서, 상기 절연층(41) 내의 홈들에 제1 및 제2 범프(43a, 43b)가 형성되고 또한, 제1 범프와 제2 범프 사이에 더미 범프(43c)가 형성될 수 있다.Subsequently, first and second bumps 43a and 43b may be formed in grooves in the insulating layer 41, and a dummy bump 43c may be formed between the first bump and the second bump.

상기 범프들은 도금, 예컨대 전기 도금을 사용하여 형성될 수 있다. 필요한 경우, 도금을 위한 시드층이 형성될 수도 있다.The bumps may be formed using plating, such as electroplating. If necessary, a seed layer for plating may be formed.

한편, 상기 제1 및 제2 범프(43a, 43b)가 형성된 후, 상기 절연층(41)은 제거될 수도 있다. 예를 들어, 상기 절연층(41)은 포토레지스트와 같은 폴리머로 형성될 수 있으며, 범프들이 완성된 후 제거될 수 있다. 이와 달리, 상기 절연층(41)은 제1 범프 및 제2 범프(43a, 43b)의 측면을 보호하기 위해 남겨질 수도 있다.Meanwhile, after the first and second bumps 43a and 43b are formed, the insulating layer 41 may be removed. For example, the insulating layer 41 may be formed of a polymer such as a photoresist, and may be removed after the bumps are completed. Alternatively, the insulating layer 41 may be left to protect side surfaces of the first bumps and the second bumps 43a and 43b.

본 실시예에 있어서, 제1 전극 패드 및 제2 전극 패드(39a, 39b) 상에 절연층(41)을 바로 형성하는 것으로 도시 및 설명하였으나, 제1 전극 패드 및 제2 전극 패드(39a, 39b)를 덮는 다른 절연층을 형성할 수도 있다. 상기 다른 절연층은 제1 전극 패드(39a) 및 제2 전극 패드(39b)를 노출시키는 개구부들을 갖도록 형성된다. 이어서, 상기 절연층(41) 및 범프 형성 공정이 수행될 수 있다.In the present exemplary embodiment, the insulating layer 41 is directly formed on the first electrode pads and the second electrode pads 39a and 39b. Another insulating layer covering () may be formed. The other insulating layer is formed to have openings exposing the first electrode pad 39a and the second electrode pad 39b. Subsequently, the insulating layer 41 and the bump forming process may be performed.

도 12를 참조하면, 상기 성장 기판(21)이 제거되고 파장 변환기(45)가 제1 도전형 반도체층(25)에 부착된다. 성장 기판(21)은 레이저 리프트 오프(Laser lift-off; LLO)와 같은 광학적 기술 또는 기계적 연마 또는 화학적 에칭 기술을 이용하여 제거될 수 있다.Referring to FIG. 12, the growth substrate 21 is removed and the wavelength converter 45 is attached to the first conductivity type semiconductor layer 25. The growth substrate 21 may be removed using optical or mechanical polishing or chemical etching techniques such as laser lift-off (LLO).

그 후, 노출된 제1 도전형 반도체층(25)의 표면에 PEC 에칭 등에 의한 이방성 에칭에 의해 거칠어진 면이 형성될 수 있다.Thereafter, a roughened surface may be formed on the exposed surface of the first conductivity type semiconductor layer 25 by anisotropic etching by PEC etching or the like.

한편, 형광체를 함유하는 형광체 시트 등의 파장 변환기가 상기 제1 도전형 반도체층(25)에 부착될 수 있다.Meanwhile, a wavelength converter such as a phosphor sheet containing phosphors may be attached to the first conductive semiconductor layer 25.

이와 달리, 상기 성장 기판(21)은 활성층(27)에서 생성된 광의 파장을 변환하기 위한 불순물을 함유할 수 있으며, 이 경우, 상기 성장 기판(21)이 파장 변환기(45)로 사용될 수 있다.Alternatively, the growth substrate 21 may contain impurities for converting the wavelength of light generated in the active layer 27, in which case the growth substrate 21 may be used as the wavelength converter 45.

그 후, 칩 분리 영역(30b)을 따라 개별 패키지로 분할함으로써 발광 다이오드 패키지(10)가 완성된다. 이때, 상기 파장 변환기(45)와 함께 제2 절연층(37)이 함께 절단됨으로써 절단면이 서로 나란하게 형성될 수 있다.Thereafter, the LED package 10 is completed by dividing into individual packages along the chip isolation region 30b. In this case, since the second insulating layer 37 is cut together with the wavelength converter 45, the cut surfaces may be formed to be parallel to each other.

도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드 패키지(20)를 제조하기 위한 방법을 설명하기 위한 단면도이다.13 is a cross-sectional view for describing a method of manufacturing the LED package 20 according to another embodiment of the present invention.

도 13을 참조하면, 본 실시예에 따른 발광 다이오드 패키지(20) 제조 방법은 제1 전극 패드(39a) 및 제2 전극 패드(39b)를 형성하는 공정까지는 앞서 설명한 발광 다이오드 패키지(10) 제조방법(도 10 (a) 및 (b))과 동일하다.Referring to FIG. 13, in the method of manufacturing the LED package 20 according to the present embodiment, the method of manufacturing the LED package 10 described above is performed until the process of forming the first electrode pad 39a and the second electrode pad 39b. It is the same as (FIG. 10 (a) and (b)).

제1 전극 패드(39a) 및 제2 전극 패드(39b)가 형성된 후, 상기 제1 및 제2 전극 패드들(39a, 39b)을 덮는 절연층(49)이 형성된다. 절연층(49)은 제1 및 제2 전극 패드들(39a, 39b)의 측면을 덮어 이들을 보호할 수 있다. 상기 절연층(49)은 제1 및 제2 전극 패드들(39a, 39b)을 노출시키는 개구부를 갖는다. 이어서, 상기 개구부들 내에 추가 금속층(55a, 55b)이 형성된다. 추가 금속층(55a, 55b)은 예컨대 본딩 메탈일 수 있다.After the first electrode pad 39a and the second electrode pad 39b are formed, an insulating layer 49 covering the first and second electrode pads 39a and 39b is formed. The insulating layer 49 may cover side surfaces of the first and second electrode pads 39a and 39b to protect them. The insulating layer 49 has an opening that exposes the first and second electrode pads 39a and 39b. Subsequently, additional metal layers 55a and 55b are formed in the openings. The additional metal layers 55a and 55b may be, for example, bonding metals.

한편, 기판(51)이 상기 제1 전극 패드(39a) 및 제2 전극 패드(39b) 상에 본딩된다. 기판(51)은 관통홀들을 가질 수 있으며, 관통홀들 내에 제1 및 제2 범프들(53a, 53b)이 형성될 수 있다. 또한, 상기 제1 및 제2 범프의 끝 단부에 패드들(57a, 57b)가 형성될 수 있다. 상기 제1 및 제2 범프들(53a, 53b) 및 패드들(57a, 57b)을 갖는 기판(51)이 별도로 제작되어 제1 및 제2 전극 패드들(39a, 39b)을 갖는 웨이퍼 상에 본딩될 수 있다.Meanwhile, the substrate 51 is bonded on the first electrode pad 39a and the second electrode pad 39b. The substrate 51 may have through holes, and first and second bumps 53a and 53b may be formed in the through holes. In addition, pads 57a and 57b may be formed at end portions of the first and second bumps. The substrate 51 having the first and second bumps 53a and 53b and the pads 57a and 57b is separately manufactured and bonded onto the wafer having the first and second electrode pads 39a and 39b. Can be.

그 후, 도 12를 참조하여 설명한 바와 같이, 성장 기판(21)이 제거되고 파장 변환기(45)가 제1 도전형 반도체층(25)에 부착될 수 있으며, 이어서 개별 패키지로 분할될 수 있다. 이에 따라, 도 2에 도시된 발광 다이오드 패키지(20)가 완성된다.Thereafter, as described with reference to FIG. 12, the growth substrate 21 may be removed and the wavelength converter 45 may be attached to the first conductivity type semiconductor layer 25, and then divided into individual packages. Accordingly, the light emitting diode package 20 shown in FIG. 2 is completed.

Claims (25)

제1 도전형 상부 반도체층, 활성층 및 제2 도전형 하부 반도체층을 포함하는 반도체 적층 구조체;
상기 제2 도전형 하부 반도체층 및 활성층을 관통하여 상기 제1 도전형 상부 반도체층을 노출시키는 복수개의 콘택홀들;
상기 반도체 적층 구조체 아래에 위치하고, 상기 복수개의 콘택홀들에 노출된 상기 제1 도전형 상부 반도체층에 전기적으로 접속된 제1 범프;
상기 반도체 적층 구조체 아래에 위치하고, 상기 제2 도전형 하부 반도체층에 전기적으로 접속된 제2 범프;
상기 반도체 적층 구조체의 측벽을 덮는 보호 절연층;
상기 제2 도전형 하부 반도체층에 접촉하는 제2 콘택층;
상기 복수개의 콘택홀들 내에서 상기 제1 도전형 상부 반도체층에 전기적으로 접촉하는 제1 접촉부들 및 상기 제1 접촉부들을 서로 연결하는 연결부를 포함하는 제1 콘택층;
상기 제1 콘택층과 상기 제2 콘택층 사이에 개재되어 상기 제2 콘택층을 덮는 제1 절연층; 및
상기 제1 콘택층 아래에서 상기 제1 콘택층을 덮는 제2 절연층을 포함하고,
상기 제1 범프는 상기 제2 절연층 아래에 위치하여 상기 제1 콘택층에 전기적으로 접속되고,
상기 제2 범프는 상기 제2 절연층 아래에 위치하여 상기 제2 콘택층에 전기적으로 접속된 발광 다이오드 패키지.A semiconductor stacked structure comprising a first conductive upper semiconductor layer, an active layer, and a second conductive lower semiconductor layer;
A plurality of contact holes exposing the first conductive upper semiconductor layer through the second conductive lower semiconductor layer and the active layer;
A first bump disposed under the semiconductor stacked structure and electrically connected to the first conductive upper semiconductor layer exposed to the plurality of contact holes;
A second bump positioned under the semiconductor stacked structure and electrically connected to the second conductive lower semiconductor layer;
A protective insulating layer covering sidewalls of the semiconductor stacked structure;
A second contact layer in contact with the second conductive lower semiconductor layer;
A first contact layer including first contacts in electrical contact with the first conductive upper semiconductor layer and a connection part connecting the first contacts to each other in the plurality of contact holes;
A first insulating layer interposed between the first contact layer and the second contact layer to cover the second contact layer; And
A second insulating layer covering the first contact layer below the first contact layer,
The first bump is positioned under the second insulating layer and is electrically connected to the first contact layer,
And the second bump is disposed under the second insulating layer and electrically connected to the second contact layer. 청구항 1에 있어서,
상기 제1 도전형 상부 반도체층 상에 위치하는 파장변환기를 더 포함하는 발광 다이오드 패키지.The method according to claim 1,
The light emitting diode package further comprising a wavelength converter positioned on the first conductive upper semiconductor layer. 청구항 2에 있어서,
상기 파장변환기는 형광체 시트 또는 불순물이 도핑된 단결정 기판인 발광 다이오드 패키지.The method according to claim 2,
The wavelength converter is a light emitting diode package is a phosphor sheet or a single crystal substrate doped with impurities. 청구항 2에 있어서,
상기 파장변환기의 측면은 상기 보호절연층과 나란한 발광 다이오드 패키지.The method according to claim 2,
The side of the wavelength converter is parallel to the protective insulating layer LED package. 청구항 1에 있어서,
상기 보호절연층은 분포브래그 반사기인 발광 다이오드 패키지.The method according to claim 1,
The protective insulating layer is a light emitting diode package is a distribution Bragg reflector. 청구항 1에 있어서,
상기 제1 도전형 상부 반도체층은 거칠어진 표면을 갖는 발광 다이오드 패키지.The method according to claim 1,
The first conductive upper semiconductor layer has a roughened surface. 청구항 1에 있어서,
상기 제1 및 제2 범프들의 측면을 덮는 절연층을 더 포함하는 발광 다이오드 패키지.The method according to claim 1,
The LED package of claim 1, further comprising an insulating layer covering the side of the first and second bumps. 청구항 7에 있어서,
상기 제1 및 제2 범프들 사이에 위치하는 더미 범프를 더 포함하는 발광 다이오드 패키지.The method according to claim 7,
The LED package further comprises a dummy bump positioned between the first and second bumps. 청구항 1에 있어서,
관통홀들을 갖는 절연 기판을 더 포함하되,
상기 제1 및 제2 범프들은 상기 절연 기판의 관통홀에 형성된 발광 다이오드 패키지.The method according to claim 1,
Further comprising an insulating substrate having through holes,
The first and second bumps are formed in the through hole of the insulating substrate. 청구항 9에 있어서,
상기 절연 기판은 사파이어 또는 실리콘 기판인 발광 다이오드 패키지.The method according to claim 9,
The insulating substrate is a sapphire or silicon substrate light emitting diode package. 청구항 1에 있어서,
상기 보호절연층은 상기 제1 절연층을 포함하는 발광 다이오드 패키지.The method according to claim 1,
The protective insulating layer includes a light emitting diode package including the first insulating layer. 청구항 1에 있어서,
상기 보호절연층은 상기 제2 절연층을 포함하는 발광 다이오드 패키지.The method according to claim 1,
The protective insulating layer includes a light emitting diode package including the second insulating layer. 청구항 1에 있어서,
상기 제2 절연층 아래에 위치하고, 상기 제2 절연층을 관통하여 상기 제1 콘택층에 접속하는 제1 전극 패드; 및
상기 제2 절연층 아래에 위치하고, 상기 제2 절연층 및 상기 제1 절연층을 관통하여 상기 제2 콘택층에 접속하는 제2 전극패드를 더 포함하고,
상기 제1 범프 및 제2 범프는 각각 상기 제1 전극 패드 및 제2 전극 패드 아래에서 이들에 전기적으로 접속된 발광 다이오드 패키지.The method according to claim 1,
A first electrode pad disposed under the second insulating layer and penetrating the second insulating layer to connect to the first contact layer; And
A second electrode pad disposed under the second insulating layer and penetrating the second insulating layer and the first insulating layer to connect to the second contact layer;
And the first bump and the second bump are electrically connected to them under the first electrode pad and the second electrode pad, respectively. 청구항 1에 있어서,
상기 제1 절연층 및 제2 절연층 중 적어도 하나는 분포 브래그 반사기인 발광 다이오드 패키지.The method according to claim 1,
At least one of the first and second insulating layers is a distributed Bragg reflector. 회로 보드;
상기 회로 보드 상에 장착된 청구항 1 내지 14의 어느 한 항에 기재된 발광 다이오드 패키지; 및
상기 발광 다이오드 패키지에서 방출된 광의 지향각을 조절하기 위한 렌즈를 포함하는 발광 다이오드 모듈.Circuit board;
A light emitting diode package according to any one of claims 1 to 14 mounted on the circuit board; And
The light emitting diode module comprising a lens for adjusting the directivity of the light emitted from the light emitting diode package. 청구항 15에 있어서,
상기 회로보드는 MC-PCB이고,
상기 MC-PCB 상에 복수개의 상기 발광 다이오드 패키지들이 장착된 발광 다이오드 모듈.The method according to claim 15,
The circuit board is MC-PCB,
A light emitting diode module mounted with a plurality of the light emitting diode packages on the MC-PCB. 삭제delete 성장 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층 구조체를 형성하고,
상기 반도체 적층 구조체를 패터닝하여 칩 분리 영역을 형성함과 아울러, 상기 제2 도전형 반도체층 및 활성층을 패터닝하여 상기 제1 도전형 반도체층을 노출시키는 복수개의 콘택홀들을 형성하고,
상기 칩 분리 영역 내의 반도체 적층 구조체의 측벽을 덮는 보호 절연층을 형성하고,
상기 반도체 적층 구조체 상부에 제1 범프 및 제2 범프를 형성하는 것을 포함하되,
상기 제1 범프는 상기 복수개의 콘택홀들에 노출된 상기 제1 도전형 반도체층에 전기적으로 접속되고, 상기 제2 범프는 상기 제2 도전형 반도체층에 전기적으로 접속되며,
상기 제2 도전형 반도체층 상에 제2 콘택층을 형성하고,
상기 제2 콘택층 및 상기 복수개의 콘택홀의 측벽을 덮는 제1 절연층을 형성하되, 상기 제1 절연층은 상기 복수개의 콘택홀 내의 제1 도전형 반도체층을 노출시키는 개구부들을 갖고,
상기 제1 절연층 상에 제1 콘택층을 형성하되, 상기 제1 콘택층은 상기 복수개의 콘택홀 내에 노출된 제1 도전형 반도체층에 접촉하는 접촉부들 및 상기 접촉부들을 연결하는 연결부를 갖고,
상기 제1 콘택층을 덮는 제2 절연층을 형성하고,
상기 제1 및 제2 절연층을 패터닝하여 상기 제1 콘택층을 노출시키는 개구부를 형성함과 아울러, 상기 제2 콘택층을 노출시키는 개구부를 형성하고,
상기 제2 절연층 상에 상기 개구부들을 통해 상기 제1 콘택층에 접속하는 제1 전극 패드 및 제2 콘택층에 접속하는 제2 전극 패드를 형성하는 것을 더 포함하고,
상기 제1 범프 및 제2 범프는 각각 상기 제1 전극 패드 및 제2 전극 패드에 전기적으로 접속된 발광 다이오드 패키지 제조 방법.Forming a semiconductor laminated structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the growth substrate;
Patterning the semiconductor stacked structure to form a chip isolation region, and patterning the second conductive semiconductor layer and the active layer to form a plurality of contact holes exposing the first conductive semiconductor layer,
Forming a protective insulating layer covering sidewalls of the semiconductor laminate structure within the chip isolation region,
Forming a first bump and a second bump on the semiconductor laminate structure,
The first bump is electrically connected to the first conductivity type semiconductor layer exposed to the plurality of contact holes, the second bump is electrically connected to the second conductivity type semiconductor layer,
Forming a second contact layer on the second conductivity type semiconductor layer,
Forming a first insulating layer covering the second contact layer and sidewalls of the plurality of contact holes, wherein the first insulating layer has openings exposing first conductive semiconductor layers in the plurality of contact holes,
A first contact layer is formed on the first insulating layer, the first contact layer having contact portions contacting first conductive semiconductor layers exposed in the plurality of contact holes and connecting portions connecting the contact portions,
Forming a second insulating layer covering the first contact layer,
Patterning the first and second insulating layers to form openings for exposing the first contact layer, and forming openings for exposing the second contact layer,
Forming a first electrode pad connecting to the first contact layer through the openings and a second electrode pad connecting to a second contact layer on the second insulating layer;
The first bump and the second bump are electrically connected to the first electrode pad and the second electrode pad, respectively. 청구항 18에 있어서,
상기 성장 기판은 상기 활성층에서 생성된 광의 파장을 변환하기 위한 불순물을 포함하는 발광 다이오드 패키지 제조 방법.The method according to claim 18,
The growth substrate includes a light emitting diode package manufacturing method comprising an impurity for converting the wavelength of the light generated in the active layer. 청구항 18에 있어서,
상기 성장 기판을 제거하여 제1 도전형 반도체층을 노출시키고,
상기 노출된 제1 도전형 반도체층 상에 형광체 시트를 부착하는 것을 더 포함하는 발광 다이오드 패키지 제조 방법.The method according to claim 18,
Removing the growth substrate to expose a first conductivity type semiconductor layer,
The method of claim 1, further comprising attaching a phosphor sheet on the exposed first conductive semiconductor layer. 삭제delete 청구항 18에 있어서,
상기 제1 범프 및 제2 범프를 형성하는 것은,
상기 제1 전극 패드 및 제2 전극 패드를 노출시키는 개구부들을 갖는 절연층 패턴을 형성하고,
상기 노출된 상기 제1 전극 패드 및 제2 전극 패드 상에 금속 재료를 도금하는 것을 포함하는 발광 다이오드 패키지 제조 방법.The method according to claim 18,
Forming the first bump and the second bump,
Forming an insulating layer pattern having openings exposing the first electrode pad and the second electrode pad,
And plating a metal material on the exposed first and second electrode pads. 청구항 22에 있어서,
상기 제1 범프 및 제2 범프를 형성하는 동안, 상기 제1 범프 및 제2 범프 사이에 더미 범프를 형성하는 것을 더 포함하는 발광 다이오드 패키지 제조 방법.The method according to claim 22,
And forming a dummy bump between the first bump and the second bump while forming the first bump and the second bump. 청구항 18에 있어서,
상기 제1 범프 및 제2 범프를 형성하는 것은
절연 기판 내에 관통홀들을 형성하고,
상기 관통홀들을 금속재료로 채우고,
상기 금속재료를 갖는 절연 기판을 상기 제1 전극 패드 및 제2 전극 패드 상에 본딩하는 것을 포함하는 발광 다이오드 패키지 제조 방법.The method according to claim 18,
Forming the first bump and the second bump
Through-holes are formed in the insulating substrate,
Filling the through holes with a metal material,
Bonding the insulating substrate having the metal material onto the first electrode pad and the second electrode pad. 청구항 24에 있어서,
상기 절연기판을 본딩하기 전에, 상기 제1 전극 패드 및 제2 전극 패드를 덮는 절연층을 형성하고,
상기 절연층을 패터닝하여 상기 제1 전극 패드 및 제2 전극 패드를 노출시키는 것을 더 포함하는 발광 다이오드 패키지 제조 방법.
The method of claim 24,
Before bonding the insulating substrate, to form an insulating layer covering the first electrode pad and the second electrode pad,
And patterning the insulating layer to expose the first electrode pad and the second electrode pad.
KR1020100092807A 2010-09-24 2010-09-24 Wafer-level light emitting diode package and method of fabricating the same KR101142965B1 (en)

Priority Applications (22)

Application Number Priority Date Filing Date Title
KR1020100092807A KR101142965B1 (en) 2010-09-24 2010-09-24 Wafer-level light emitting diode package and method of fabricating the same
US13/194,317 US9070851B2 (en) 2010-09-24 2011-07-29 Wafer-level light emitting diode package and method of fabricating the same
CN201610131814.8A CN105789234B (en) 2010-09-24 2011-09-05 Wafer level light emitting diode package and method of manufacturing the same
CN201610132965.5A CN105789235B (en) 2010-09-24 2011-09-05 Wafer LED packaging part and its manufacturing method
CN201610131393.9A CN105575990B (en) 2010-09-24 2011-09-05 Wafer LED packaging part and its manufacturing method
CN201180046150.0A CN103119735B (en) 2010-09-24 2011-09-05 Wafer LED packaging part and manufacture method thereof
CN201610132992.2A CN105789236B (en) 2010-09-24 2011-09-05 Wafer LED packaging part and its manufacturing method
CN201610133009.9A CN105679751B (en) 2010-09-24 2011-09-05 Wafer level light emitting diode package and method of manufacturing the same
DE202011110832.9U DE202011110832U1 (en) 2010-09-24 2011-09-05 Light-emitting diode unit at wafer level
DE112011103186T DE112011103186T5 (en) 2010-09-24 2011-09-05 Wafer-level light emitting diode unit and method of making the same
DE112011106156.0T DE112011106156B4 (en) 2010-09-24 2011-09-05 Wafer level light emitting diode device
PCT/KR2011/006544 WO2012039555A2 (en) 2010-09-24 2011-09-05 Wafer-level light emitting diode package and method of fabricating the same
US14/462,029 US9048409B2 (en) 2010-09-24 2014-08-18 Wafer-level light emitting diode package and method of fabricating the same
US14/708,029 US9219196B2 (en) 2010-09-24 2015-05-08 Wafer-level light emitting diode package and method of fabricating the same
US14/721,433 US9153750B2 (en) 2010-09-24 2015-05-26 Wafer-level light emitting diode package and method of fabricating the same
US14/815,433 US9293664B2 (en) 2010-09-24 2015-07-31 Wafer-level light emitting diode package and method of fabricating the same
US15/041,907 US9543490B2 (en) 2010-09-24 2016-02-11 Wafer-level light emitting diode package and method of fabricating the same
US15/247,516 US9882102B2 (en) 2010-09-24 2016-08-25 Wafer-level light emitting diode and wafer-level light emitting diode package
US15/389,413 US10069048B2 (en) 2010-09-24 2016-12-22 Wafer-level light emitting diode package and method of fabricating the same
US16/101,287 US10879437B2 (en) 2010-09-24 2018-08-10 Wafer-level light emitting diode package and method of fabricating the same
US16/138,370 US10892386B2 (en) 2010-09-24 2018-09-21 Wafer-level light emitting diode package and method of fabricating the same
US17/103,905 US20210083155A1 (en) 2010-09-24 2020-11-24 Wafer-level light emitting diode package and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100092807A KR101142965B1 (en) 2010-09-24 2010-09-24 Wafer-level light emitting diode package and method of fabricating the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110111136A Division KR101654339B1 (en) 2011-10-28 2011-10-28 Wafer-level light emitting diode package and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20120031342A KR20120031342A (en) 2012-04-03
KR101142965B1 true KR101142965B1 (en) 2012-05-08

Family

ID=45874235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100092807A KR101142965B1 (en) 2010-09-24 2010-09-24 Wafer-level light emitting diode package and method of fabricating the same

Country Status (4)

Country Link
KR (1) KR101142965B1 (en)
CN (6) CN105789234B (en)
DE (3) DE112011103186T5 (en)
WO (1) WO2012039555A2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160118487A (en) * 2015-04-02 2016-10-12 엘지이노텍 주식회사 Light emitting device

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130258637A1 (en) * 2012-03-31 2013-10-03 Michael Dongxue Wang Wavelength-converting structure for a light source
CN103700682A (en) * 2012-05-04 2014-04-02 奇力光电科技股份有限公司 Light emitting diode structure and manufacturing method thereof
US8816383B2 (en) 2012-07-06 2014-08-26 Invensas Corporation High performance light emitting diode with vias
US8664681B2 (en) 2012-07-06 2014-03-04 Invensas Corporation Parallel plate slot emission array
US9318530B2 (en) * 2012-08-07 2016-04-19 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array and method for manufacturing same
US8765500B2 (en) * 2012-08-24 2014-07-01 Tsmc Solid State Lighting Ltd. Method and apparatus for fabricating phosphor-coated LED dies
JP5514274B2 (en) * 2012-09-03 2014-06-04 Ｄｏｗａエレクトロニクス株式会社 Group III nitride semiconductor light emitting device and method of manufacturing the same
WO2014105403A1 (en) * 2012-12-31 2014-07-03 Invensas Corporation High performance light emitting diode
TWI570955B (en) 2013-01-10 2017-02-11 晶元光電股份有限公司 Light-emitting device
KR102191933B1 (en) * 2013-02-19 2020-12-18 루미리즈 홀딩 비.브이. A light emitting die component formed by multilayer structures
DE102013102667A1 (en) * 2013-03-15 2014-10-02 Osram Opto Semiconductors Gmbh display device
WO2014174400A1 (en) * 2013-04-23 2014-10-30 Koninklijke Philips N.V. Side interconnect for light emitting device
KR102075147B1 (en) * 2013-06-05 2020-02-10 엘지이노텍 주식회사 Light emitting device and light emitting device package
KR102075655B1 (en) * 2013-06-24 2020-02-10 엘지이노텍 주식회사 Light emitting device and light emitting device package
TWI616004B (en) * 2013-11-27 2018-02-21 晶元光電股份有限公司 Semiconductor light-emitting device
US9761774B2 (en) * 2014-12-16 2017-09-12 Epistar Corporation Light-emitting element with protective cushioning
KR102114932B1 (en) * 2013-11-12 2020-05-25 엘지이노텍 주식회사 Light emitting device and package including the device
KR102116986B1 (en) * 2014-02-17 2020-05-29 삼성전자 주식회사 LED package
CN104953000B (en) * 2014-03-27 2019-02-15 首尔伟傲世有限公司 Light emitting diode and light emitting device
KR102162437B1 (en) * 2014-05-15 2020-10-07 엘지이노텍 주식회사 Light emitting device and light emitting device package including the device
US10008635B2 (en) * 2014-06-10 2018-06-26 Semicon Light Co., Ltd. Semiconductor light-emitting element
KR102019914B1 (en) * 2014-06-11 2019-11-04 엘지이노텍 주식회사 Light Emitting Device
KR102197082B1 (en) * 2014-06-16 2020-12-31 엘지이노텍 주식회사 Light emitting device and light emitting device package including the same
US9543488B2 (en) 2014-06-23 2017-01-10 Seoul Viosys Co., Ltd. Light emitting device
KR102407827B1 (en) * 2015-01-27 2022-06-13 서울바이오시스 주식회사 Light emitting device
KR20160016361A (en) * 2014-08-05 2016-02-15 서울바이오시스 주식회사 Light emitting diode and method of fabricating the same
US10074777B2 (en) * 2014-08-27 2018-09-11 Epistar Corporation Light emitting diode structure with dielectric reflective layer
KR101719628B1 (en) * 2014-10-27 2017-03-24 엘지이노텍 주식회사 Light emitting device package
KR102263066B1 (en) * 2014-11-12 2021-06-10 서울바이오시스 주식회사 Light emitting device
EP3239592B1 (en) * 2014-11-18 2021-03-31 Seoul Semiconductor Co., Ltd. Light emitting device and vehicular lamp comprising same
KR102309670B1 (en) * 2014-12-24 2021-10-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device, light emitting package and lighting system
CN105810672A (en) * 2014-12-30 2016-07-27 晶能光电（江西）有限公司 Flip LED chip and preparation method thereof
KR102402260B1 (en) * 2015-01-08 2022-05-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device package
DE102015100578A1 (en) 2015-01-15 2016-07-21 Osram Opto Semiconductors Gmbh Component and method for manufacturing a device
CN104681704B (en) * 2015-01-30 2017-08-29 大连德豪光电科技有限公司 Flip LED chips and preparation method thereof
KR101669122B1 (en) * 2015-02-26 2016-10-25 엘지이노텍 주식회사 Light emitting device package
CN107258022B (en) 2015-03-16 2019-09-24 首尔伟傲世有限公司 Light-emitting component including metal block
JP2016174015A (en) * 2015-03-16 2016-09-29 株式会社東芝 Semiconductor light emitting element
KR102434778B1 (en) 2015-03-26 2022-08-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device package
KR102458090B1 (en) * 2015-04-03 2022-10-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 light emitting device
CN104795474B (en) * 2015-04-20 2018-10-16 映瑞光电科技(上海)有限公司 High-power LED chip and its manufacturing method
KR102348511B1 (en) * 2015-05-11 2022-01-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 light emitting device
KR102380825B1 (en) 2015-05-29 2022-04-01 삼성전자주식회사 Semiconductor light emitting diode chip and light emitting device having the same
JP2017005191A (en) 2015-06-15 2017-01-05 株式会社東芝 Semiconductor light-emitting device
WO2016209025A2 (en) * 2015-06-26 2016-12-29 서울반도체 주식회사 Backlight unit using multi-cell light emitting diode
DE212016000126U1 (en) 2015-06-26 2018-01-29 Seoul Semiconductor Co., Ltd Backlight unit using multi-cell LEDs
KR102422246B1 (en) * 2015-07-30 2022-07-19 삼성전자주식회사 Light emitting diode(LED) package
DE102015114590B4 (en) 2015-09-01 2020-01-02 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic component
US10230021B2 (en) 2015-09-30 2019-03-12 Samsung Electronics Co., Ltd. Light emitting device package
KR102487989B1 (en) 2015-09-30 2023-01-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device
KR102413224B1 (en) 2015-10-01 2022-06-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device, manufacturing method for light emittin device, and lighting module
CN105390583A (en) * 2015-10-28 2016-03-09 江苏新广联半导体有限公司 White light flip chip and preparation method thereof
CN111987209A (en) * 2015-11-18 2020-11-24 晶元光电股份有限公司 Light emitting element
KR102509144B1 (en) * 2015-12-28 2023-03-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device
CN113948623A (en) * 2016-01-13 2022-01-18 首尔伟傲世有限公司 Light emitting element
KR102624111B1 (en) * 2016-01-13 2024-01-12 서울바이오시스 주식회사 UV Light Emitting Device
EP3454372B1 (en) * 2016-05-03 2020-12-23 Seoul Viosys Co., Ltd. Light emitting diode
KR102559136B1 (en) * 2016-06-08 2023-07-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Semiconductor device and lighting apparatus
CN107689408B (en) * 2016-08-04 2020-03-17 展晶科技(深圳)有限公司 Light emitting diode flip chip die and display
KR102553630B1 (en) * 2016-08-11 2023-07-10 삼성전자주식회사 Led lighting device package and display apparatus using the same
CN107123707A (en) * 2017-04-25 2017-09-01 淮安澳洋顺昌光电技术有限公司 The preparation method of simple upside-down mounting high voltage LED chip
CN107146833B (en) * 2017-04-25 2020-05-29 淮安澳洋顺昌光电技术有限公司 Preparation method of LED flip chip
CN108877538B (en) * 2017-05-16 2021-08-24 英属开曼群岛商錼创科技股份有限公司 Micro light-emitting diode device and display panel
TWI790249B (en) * 2017-07-13 2023-01-21 大陸商蘇州樂琻半導體有限公司 Light emitting device and light emitting device package
US11749778B2 (en) 2017-08-25 2023-09-05 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device and semiconductor device package having an electrode recess with a different inclination angle than an inclination angle of an electrode in the recess
CN107658372A (en) * 2017-09-21 2018-02-02 山西飞虹微纳米光电科技有限公司 Deep etching Cutting Road flip LED chips and preparation method, LED display
KR101930006B1 (en) * 2017-09-26 2018-12-17 에피스타 코포레이션 Light-emitting device
US20190164945A1 (en) * 2017-11-27 2019-05-30 Seoul Viosys Co., Ltd. Light emitting diode for display and display apparatus having the same
FR3077160B1 (en) * 2018-01-19 2022-01-21 Commissariat Energie Atomique OPTOELECTRONIC DEVICE COMPRISING A GRID AND A CATHODE COUPLED TO EACH OTHER
US10643980B2 (en) * 2018-01-23 2020-05-05 Epistar Corporation Light-emitting device, manufacturing method thereof and display module using the same
CN108288666A (en) * 2018-01-26 2018-07-17 扬州乾照光电有限公司 A kind of light emitting diode and electronic equipment of included radiator structure
US10269711B1 (en) * 2018-03-16 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
CN109326686A (en) * 2018-09-12 2019-02-12 聚灿光电科技（宿迁）有限公司 A kind of production method of upside-down mounting LED chip
CN109638124A (en) * 2018-12-11 2019-04-16 合肥彩虹蓝光科技有限公司 Flip-over type light-emitting diode chip for backlight unit and preparation method thereof
CN113875028A (en) * 2019-05-21 2021-12-31 首尔伟傲世有限公司 Light emitting element for display and display device having the same
KR102170219B1 (en) * 2019-09-03 2020-10-26 엘지이노텍 주식회사 Light Emitting Device and light emitting device package
CN110931619A (en) * 2019-11-20 2020-03-27 厦门士兰明镓化合物半导体有限公司 Flip LED chip and manufacturing method thereof
CN110911537B (en) * 2019-11-29 2021-12-28 东莞市中晶半导体科技有限公司 Common cathode LED chip and manufacturing method thereof
CN111416027B (en) * 2020-04-27 2022-08-12 厦门三安光电有限公司 Flip-chip high-voltage light-emitting diode and light-emitting device
CN112670391A (en) * 2020-12-31 2021-04-16 深圳第三代半导体研究院 Light emitting diode and manufacturing method thereof
CN113921673B (en) * 2021-08-26 2023-10-20 深圳市隆利科技股份有限公司 Light emitting diode for display
CN113903843B (en) * 2021-09-27 2023-01-17 厦门三安光电有限公司 Light emitting diode and light emitting device
KR20230048948A (en) * 2021-10-05 2023-04-12 삼성전자주식회사 Semiconductor light emitting device, display apparatus including the same, and method of manufacturaing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100838197B1 (en) * 2007-08-10 2008-06-16 서울옵토디바이스주식회사 Light emitting diode with improved current spreading performance
KR20100079843A (en) * 2008-12-31 2010-07-08 서울옵토디바이스주식회사 Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6463088B1 (en) * 2000-07-07 2002-10-08 Lucent Technologies Inc. Mesa geometry semiconductor light emitter having chalcogenide dielectric coating
US6630689B2 (en) * 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
EP1892764B1 (en) 2002-08-29 2016-03-09 Seoul Semiconductor Co., Ltd. Light-emitting device having light-emitting diodes
JP4143732B2 (en) * 2002-10-16 2008-09-03 スタンレー電気株式会社 In-vehicle wavelength converter
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
JP2005347622A (en) * 2004-06-04 2005-12-15 Seiko Epson Corp Semiconductor device, circuit board and electronic equipment
US9368428B2 (en) * 2004-06-30 2016-06-14 Cree, Inc. Dielectric wafer level bonding with conductive feed-throughs for electrical connection and thermal management
CN100365834C (en) * 2004-08-02 2008-01-30 晶元光电股份有限公司 LED with hot channel bonding layer
JP3904571B2 (en) * 2004-09-02 2007-04-11 ローム株式会社 Semiconductor light emitting device
US7821023B2 (en) * 2005-01-10 2010-10-26 Cree, Inc. Solid state lighting component
US7736945B2 (en) 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
KR100896576B1 (en) * 2006-02-24 2009-05-07 삼성전기주식회사 Nitride-based semiconductor light emitting device and method of manufacturing the same
US7777240B2 (en) * 2006-10-17 2010-08-17 Epistar Corporation Optoelectronic device
KR100818466B1 (en) * 2007-02-13 2008-04-02 삼성전기주식회사 Light emitting devices
DE102007019776A1 (en) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing a plurality of optoelectronic components
KR101423723B1 (en) * 2007-10-29 2014-08-04 서울바이오시스 주식회사 Light emitting diode package
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
WO2009106063A1 (en) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Monolithic, optoelectronic semi-conductor body and method for the production thereof
CN101685842B (en) * 2008-09-25 2012-12-05 晶元光电股份有限公司 Optoelectronic semiconductor device
KR101017394B1 (en) * 2008-09-30 2011-02-28 서울옵토디바이스주식회사 Light emitting device and method of fabricating the same
TWI464900B (en) * 2008-11-26 2014-12-11 Epistar Corp Optoelectronic semiconductor device
JP4724222B2 (en) * 2008-12-12 2011-07-13 株式会社東芝 Method for manufacturing light emitting device
KR20100076083A (en) * 2008-12-17 2010-07-06 서울반도체 주식회사 Light emitting diode having plurality of light emitting cells and method of fabricating the same
CN101764183A (en) * 2008-12-23 2010-06-30 启耀光电股份有限公司 Illuminating device
TWI473246B (en) * 2008-12-30 2015-02-11 Epistar Corp A chip level package of light-emitting diode
CN101937962A (en) * 2010-07-30 2011-01-05 晶科电子（广州）有限公司 LED packaging structure and packaging method thereof
JP2012054423A (en) * 2010-09-01 2012-03-15 Hitachi Cable Ltd Light-emitting diode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100838197B1 (en) * 2007-08-10 2008-06-16 서울옵토디바이스주식회사 Light emitting diode with improved current spreading performance
KR20100079843A (en) * 2008-12-31 2010-07-08 서울옵토디바이스주식회사 Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160118487A (en) * 2015-04-02 2016-10-12 엘지이노텍 주식회사 Light emitting device
KR102474695B1 (en) 2015-04-02 2022-12-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device

Also Published As

Publication number Publication date
CN103119735A (en) 2013-05-22
CN105679751A (en) 2016-06-15
DE202011110832U1 (en) 2016-09-22
CN105789235B (en) 2019-05-03
CN105789234A (en) 2016-07-20
WO2012039555A3 (en) 2012-06-28
CN105789234B (en) 2020-06-09
CN105789236A (en) 2016-07-20
CN105789235A (en) 2016-07-20
KR20120031342A (en) 2012-04-03
CN105789236B (en) 2019-06-11
CN105575990A (en) 2016-05-11
WO2012039555A2 (en) 2012-03-29
CN105575990B (en) 2018-12-07
DE112011103186T5 (en) 2013-07-18
CN105679751B (en) 2020-06-09
CN103119735B (en) 2016-04-06
DE112011106156B4 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
KR101142965B1 (en) Wafer-level light emitting diode package and method of fabricating the same
US20210083155A1 (en) Wafer-level light emitting diode package and method of fabricating the same
US10580929B2 (en) UV light emitting diode package and light emitting diode module having the same
KR101138952B1 (en) Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same
KR101423717B1 (en) Light emitting diode package having plurality of light emitting cells and method of fabricating the same
EP2590235B1 (en) Light emitting device
KR101634369B1 (en) Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same
KR101660020B1 (en) Wafer-level light emitting diode package and method of fabricating the same
KR102588170B1 (en) Semiconductor light emitting device having a reflector layer of multilayer structure
KR20160149827A (en) Light emitting device including multiple wavelength conversion units and method of making the same
KR20160036862A (en) Method of fabricating lighting emitting device and lighting emitting device fabricated by the same
KR101654339B1 (en) Wafer-level light emitting diode package and method of fabricating the same
KR101873505B1 (en) Wafer-level light emitting diode package
KR20160071854A (en) Light emitting device
KR101797561B1 (en) Wafer-level light emitting diode package and method of fabricating the same
KR101731058B1 (en) Wafer-level light emitting diode package and method of fabricating the same
KR101775664B1 (en) Wafer-level light emitting diode package and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 8