KR101017394B1 - Light emitting device and method of fabricating the same - Google Patents

Light emitting device and method of fabricating the same Download PDF

Info

Publication number
KR101017394B1
KR101017394B1 KR1020080095926A KR20080095926A KR101017394B1 KR 101017394 B1 KR101017394 B1 KR 101017394B1 KR 1020080095926 A KR1020080095926 A KR 1020080095926A KR 20080095926 A KR20080095926 A KR 20080095926A KR 101017394 B1 KR101017394 B1 KR 101017394B1
Authority
KR
South Korea
Prior art keywords
light emitting
layers
layer
metal
semiconductor layer
Prior art date
Application number
KR1020080095926A
Other languages
Korean (ko)
Other versions
KR20100036617A (en
Inventor
서원철
이준희
유종균
김창연
신진철
김화목
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020080095926A priority Critical patent/KR101017394B1/en
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to JP2009224120A priority patent/JP5123269B2/en
Priority to US12/570,456 priority patent/US8288781B2/en
Publication of KR20100036617A publication Critical patent/KR20100036617A/en
Application granted granted Critical
Publication of KR101017394B1 publication Critical patent/KR101017394B1/en
Priority to US13/073,794 priority patent/US8648369B2/en
Priority to US13/237,778 priority patent/US9059015B2/en
Priority to JP2012235992A priority patent/JP5719336B2/en
Priority to US14/138,917 priority patent/US9431377B2/en
Priority to US14/229,773 priority patent/US9337175B2/en
Priority to US15/226,412 priority patent/US20160343922A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Led Devices (AREA)

Abstract

발광 소자 및 그것을 제조하는 방법이 개시된다. 이 발광 소자는 기판을 포함한다. 복수개의 발광셀들이 기판 상부에 위치하고, 각각 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함한다. 한편, 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속이 기판과 발광셀들 사이에 위치하며, 활성층들 및 제1 도전형의 상부 반도체층들로부터 절연된다. 또한, 반사 금속층들이 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속과 제2 도전형의 하부 반도체층들 사이에 개재된다. 한편, 제1 전극 패드가 발광셀들의 광방출면들로부터 이격되어 배치되고, 상부 반도체층들에 전기적으로 연결된다. 또한, 제2 전극 패드는 발광셀들과 이격되고 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속에 전기적으로 연결된다. 이에 따라, 발광효율이 개선된다.A light emitting device and a method of manufacturing the same are disclosed. This light emitting element includes a substrate. A plurality of light emitting cells are disposed on the substrate, and include a first semiconductor upper layer, an active layer, and a second semiconductor layer of a second conductivity type. Meanwhile, a connection metal electrically connecting the lower semiconductor layers of the second conductivity type is positioned between the substrate and the light emitting cells, and is insulated from the active layers and the upper semiconductor layers of the first conductivity type. In addition, reflective metal layers are interposed between the connection metal electrically connecting the lower semiconductor layers of the second conductivity type and the lower semiconductor layers of the second conductivity type. Meanwhile, the first electrode pads are spaced apart from the light emitting surfaces of the light emitting cells and electrically connected to the upper semiconductor layers. In addition, the second electrode pad is electrically connected to a connection metal spaced apart from the light emitting cells and electrically connecting the lower semiconductor layers of the second conductivity type. As a result, the luminous efficiency is improved.

발광 소자, 발광 다이오드, 발광셀, 희생 기판, 레이저 리프트 오프(LLO) Light Emitting Diode, Light Emitting Diode, Light Emitting Cell, Sacrificial Substrate, Laser Lift Off (LLO)

Description

발광 소자 및 그것을 제조하는 방법{LIGHT EMITTING DEVICE AND METHOD OF FABRICATING THE SAME}LIGHT EMITTING DEVICE AND METHOD OF FABRICATING THE SAME}

본 발명은 발광 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 복수개의 발광셀들을 갖는 발광소자 및 그 제조방법에 관한 것이다.The present invention relates to a light emitting device and a manufacturing method thereof, and more particularly to a light emitting device having a plurality of light emitting cells and a method of manufacturing the same.

일반적으로 질화갈륨(GaN), 질화갈륨알루미늄(AlGaN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 최근 청색 및 자외선 영역의 발광소자용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(GaInN)을 이용한 청색 및 녹색 발광 소자는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.In general, nitrides of Group III elements such as gallium nitride (GaN) and gallium aluminum nitride (AlGaN) have excellent thermal stability and have a direct transition energy band structure. It is attracting much attention as a substance. In particular, blue and green light emitting devices using indium gallium nitride (GaInN) have been used in various applications such as large-scale color flat panel display devices, traffic lights, indoor lighting, high density light sources, high resolution output systems, and optical communications.

이러한 III족 원소의 질화물 반도체는 그것을 성장시킬 수 있는 동종의 기판을 제작하는 것이 어려워, 유사한 결정 구조를 갖는 이종 기판에서 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장된다. 이종기판으로는 육방 정계의 구조를 갖는 사파이어(Sapphire) 기판이 주로 사용된다.Such nitride semiconductors of Group III elements are difficult to fabricate homogeneous substrates capable of growing them, such as metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE) on heterogeneous substrates having similar crystal structures. Grown through the process. As a hetero substrate, a sapphire substrate having a hexagonal structure is mainly used.

사파이어 기판을 사용할 경우, 사파이어 기판이 절연성이므로, 전극 패드들이 모두 기판 상부에 위치하는 수평형 구조의 발광 소자가 제조되며, P형 질화갈륨층이 상측에 위치한다. P형 질화갈륨층은 에피 성장의 한계로 저항이 커서 상대적으로 얇게 형성되며, P형 질화갈륨층 상에 일반적으로 전류확산을 위한 투명 전극 및 패드가 형성된다. 또한, 대면적 발광 소자의 경우, 넓은 면적에 걸쳐 전류를 확산시키기 위해 P형 질화갈륨층 및/또는 N형 질화갈륨층 상에 패드들로부터 연장되는 가지선들이 형성된다. 한편, 사파이어 기판의 바닥면에는 발광소자의 하부로 향하는 광을 반사시키기 위해 일반적으로 반사 금속층이 형성된다.When the sapphire substrate is used, since the sapphire substrate is insulative, a light emitting device having a horizontal structure in which electrode pads are all positioned on the substrate is manufactured, and a P-type gallium nitride layer is positioned on the upper side. The P-type gallium nitride layer is formed relatively thin due to its resistance to epi growth, and a transparent electrode and pad for current diffusion are generally formed on the P-type gallium nitride layer. In addition, in the case of a large area light emitting device, branch lines extending from the pads are formed on the P-type gallium nitride layer and / or the N-type gallium nitride layer in order to spread current over a large area. On the other hand, a reflective metal layer is generally formed on the bottom surface of the sapphire substrate to reflect light directed to the lower portion of the light emitting device.

그러나 종래의 발광소자에 채택되는 투명 전극 및 패드, 나아가 패드로부터 연장되는 가지선들이 광방출면 상에 형성됨에 따라, 이들이 활성층에서 방출된 광을 흡수하여 발광 효율을 감소시킨다. 더욱이, 상기 반사 금속층은 상기 활성층으로부터 상당히 떨어져 있고, 따라서 광이 반사 금속층에서 반사되어 외부로 방출될 때 까지 상당량 손실될 수 있다.However, as the transparent electrodes and pads employed in the conventional light emitting devices and branch lines extending from the pads are formed on the light emitting surface, they absorb light emitted from the active layer to reduce the luminous efficiency. Moreover, the reflective metal layer is considerably far from the active layer, and therefore may be lost in significant amounts until light is reflected off the reflective metal layer and emitted to the outside.

한편, 광추출 효율을 향상시키기 위해 광방출면을 거칠게 형성하는 기술이 연구되고 있으나, P형 질화갈륨층의 높은 저항 때문에 P형 질화갈륨층을 두껍게 형성할 수 없어 광방출면을 거칠게 형성하는 것에 한계가 있다.On the other hand, a technique for forming a light emitting surface to improve the light extraction efficiency has been researched, but due to the high resistance of the P-type gallium nitride layer can not form a thick P-type gallium nitride layer to form a light emitting surface rough There is a limit.

본 발명이 해결하고자 하는 과제는 광방출면 상에 형성되는 투명전극 및 패드를 제거하여 개선된 발광 효율을 갖는 발광 소자 및 그것을 제조하는 방법을 제 공하는 것이다.The problem to be solved by the present invention is to provide a light emitting device having an improved luminous efficiency by removing the transparent electrode and the pad formed on the light emitting surface and a method of manufacturing the same.

본 발명이 해결하고자 하는 다른 과제는 광의 반사 경로를 감소시켜 광 손실을 방지할 수 있는 발광 소자 및 그것을 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a light emitting device capable of reducing light reflection paths and preventing light loss, and a method of manufacturing the same.

본 발명이 해결하고자 하는 또 다른 과제는 대면적용으로 적합한 발광 소자 및 그것을 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a light emitting device suitable for large area and a method of manufacturing the same.

본 발명이 해결하고자 하는 또 다른 과제는 광방출면측의 질화물 반도체층이 기판 측의 질화물 반도체층에 비해 상대적으로 두꺼운 발광소자 및 그것을 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a light emitting device in which the nitride semiconductor layer on the light emitting surface side is relatively thicker than the nitride semiconductor layer on the substrate side and a method of manufacturing the same.

상기 과제들을 해결하기 위해 본 발명은 발광 소자 및 그것을 제조하는 방법을 제공한다. 본 발명의 일 태양에 따른 발광 소자는 기판; 상기 기판 상부에 위치하고, 각각 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함하는 복수개의 발광셀들; 상기 기판과 상기 발광셀들 사이에 위치하고, 상기 활성층들 및 상기 제1 도전형의 상부 반도체층들로부터 절연되며, 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속; 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속과 상기 제2 도전형의 하부 반도체층들 사이에 개재된 반사 금속층들; 상기 발광셀들의 광방출면들로부터 이격되어 배치되고, 상기 상부 반도체층들에 전기적으로 연결된 제1 전극 패드; 및 상기 발광셀들과 이격되고 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속에 전기적으로 연결된 제2 전극 패드를 포함한다. 한편, 상기 제1 도전형의 상부 반도체층들 각각은 상기 발광셀 영역으로부터 연장된 연장부를 갖는다.To solve the above problems, the present invention provides a light emitting device and a method of manufacturing the same. A light emitting device according to an aspect of the present invention includes a substrate; A plurality of light emitting cells disposed on the substrate, each of the light emitting cells including an upper semiconductor layer of a first conductivity type, an active layer, and a lower semiconductor layer of a second conductivity type; A connection metal disposed between the substrate and the light emitting cells, insulated from the active layers and the upper semiconductor layers of the first conductivity type, and electrically connected to the lower semiconductor layers of the second conductivity type; Reflective metal layers interposed between the connection metal electrically connecting the lower semiconductor layers of the second conductivity type and the lower semiconductor layers of the second conductivity type; First electrode pads spaced apart from the light emitting surfaces of the light emitting cells and electrically connected to the upper semiconductor layers; And a second electrode pad spaced apart from the light emitting cells and electrically connected to a connection metal electrically connecting the lower semiconductor layers of the second conductivity type. Meanwhile, each of the first conductive upper semiconductor layers has an extension part extending from the light emitting cell region.

여기서 상기 "광방출면"은 구동시 각 발광셀의 활성층에서 발생된 광이 방출되는 상부 반도체층의 상부면으로, 특히 각 발광셀에서 활성층 영역 상부에 한정된 상부 반도체층의 상부면을 의미한다. 상기 제1 및 제2 전극 패드들은 모두 광방출면으로부터 이격되어 있다. 나아가, 종래 전류 확산을 위해 채택되어온 투명 전극 또는 전극 패드들에서 연장된 가지선들 또한 광방출면 상에서 배제된다. 이에 따라, 전극 패드들, 투명 전극 또는 가지선들에 의한 광 손실을 제거할 수 있어 광 효율이 개선된다.Here, the "light emitting surface" refers to an upper surface of the upper semiconductor layer in which light generated in the active layer of each light emitting cell is emitted during driving, and in particular, refers to an upper surface of the upper semiconductor layer defined above the active layer region in each light emitting cell. The first and second electrode pads are both spaced apart from the light emitting surface. Furthermore, branch lines extending from transparent electrodes or electrode pads which have been conventionally adopted for current spreading are also excluded on the light emitting surface. Accordingly, light loss caused by the electrode pads, the transparent electrode, or the branch lines can be eliminated, thereby improving the light efficiency.

한편, 상기 복수개의 "발광셀들"은 상기 기판을 공유하며, 따라서 본 발명의 발광 소자는 하나의 기판 상에 하나의 발광 영역을 갖는 발광 다이오드 칩과 구별된다. 본 발명의 발광소자는 복수개의 발광셀들을 갖는 하나의 단일칩에 대응한다. 복수개의 발광셀들을 채택하기 때문에, 각 발광셀에 균일한 전류를 공급하여 각 발광셀의 광 효율을 개선하여 발광소자 전체의 발광효율을 개선할 수 있다. 이러한 구조는 특히 전류 확산이 어려운 대면적 발광 소자의 광 효율 개선에 적합하다. 또한, 상기 반사 금속층들이 상기 하부 반도체층들과 상기 연결 금속 사이에 개재됨에 따라, 기판 측으로 진행하는 광의 경로를 감소시킬 수 있다.On the other hand, the plurality of "light emitting cells" share the substrate, and thus the light emitting device of the present invention is distinguished from a light emitting diode chip having one light emitting region on one substrate. The light emitting device of the present invention corresponds to one single chip having a plurality of light emitting cells. Since a plurality of light emitting cells are adopted, a uniform current is supplied to each light emitting cell to improve the light efficiency of each light emitting cell, thereby improving the light emitting efficiency of the entire light emitting device. Such a structure is particularly suitable for improving the light efficiency of a large area light emitting device in which current diffusion is difficult. In addition, as the reflective metal layers are interposed between the lower semiconductor layers and the connection metal, a path of light traveling to the substrate side may be reduced.

상기 제1 및 제2 전극 패드들은 다양한 방식으로 상기 상부 반도체층들 및 상기 하부 반도체층들에 전기적으로 연결될 수 있다. 예컨대, 상기 제2 전극 패드는 상기 연결 금속 상에 직접 형성되어 상기 연결 금속을 통해 상기 하부 반도체층들에 전기적으로 연결될 수 있다. 또한, 상기 제1 도전형 상부 반도체층들이 서로 연결되고, 상기 제1 전극 패드는 상기 상부 반도체층들로부터 발광셀들의 외측으로 연장된 연장부의 가장자리에 위치하여 상기 상부 반도체층들에 전기적으로 연결될 수 있다.The first and second electrode pads may be electrically connected to the upper semiconductor layers and the lower semiconductor layers in various ways. For example, the second electrode pad may be directly formed on the connection metal and electrically connected to the lower semiconductor layers through the connection metal. In addition, the first conductive upper semiconductor layers may be connected to each other, and the first electrode pad may be electrically connected to the upper semiconductor layers by being positioned at an edge of an extension part extending outwardly of the light emitting cells from the upper semiconductor layers. have.

바람직하게, 상기 발광 소자는 상기 기판 상부에 위치하고 상기 발광셀들로부터 이격된 제1 도전형 반도체의 제1 및 제2 분리된 층들을 더 포함할 수 있으며, 상기 제1 및 제2 전극 패드들은 각각 상기 제1 및 제2 분리된 층들 상에 위치할 수 있다. 이때, 상기 제2 전극 패드는 상기 제2 분리된 층을 통해 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속에 전기적으로 연결된다.Preferably, the light emitting device may further include first and second separated layers of a first conductivity type semiconductor positioned on the substrate and spaced apart from the light emitting cells, wherein the first and second electrode pads are respectively formed. It may be located on the first and second separated layers. In this case, the second electrode pad is electrically connected to a connection metal electrically connecting the lower semiconductor layers of the second conductivity type through the second separated layer.

상기 제1 및 제2 분리된 층들은 상기 제1 도전형의 상부 반도체층들로부터 분리되어 있는 층들을 의미한다. 상기 제1 및 제2 분리된 층들은 상기 상부 반도체층들과 함께 동일 공정에 의해 형성된 후, 상기 상부 반도체층들로부터 분리되어 형성될 수 있다. 이 경우, 상기 제1 및 제2 분리된 층들은 상기 상부 반도체층들과 동일한 재질이며, 또한 상기 기판 상부에 상기 상부 반도체층들과 거의 동일한 레벨에 위치한다.The first and second separated layers mean layers separated from upper semiconductor layers of the first conductivity type. The first and second separated layers may be formed together with the upper semiconductor layers by the same process, and then separated from the upper semiconductor layers. In this case, the first and second separated layers are made of the same material as the upper semiconductor layers, and are positioned at substantially the same level as the upper semiconductor layers on the substrate.

한편, 상기 발광 소자는 상기 제1 분리된 층의 하부면과 상기 발광셀들 중 하나의 상부 반도체층의 하부면을 전기적으로 연결하는 연결 금속을 더 포함할 수 있다. 상기 제1 전극 패드는 이 연결 금속을 통해 상기 제1 도전형 상부 반도체층들에 전기적으로 연결된다.The light emitting device may further include a connection metal electrically connecting a lower surface of the first separated layer and a lower surface of one of the upper semiconductor layers of the light emitting cells. The first electrode pad is electrically connected to the first conductive upper semiconductor layers through the connecting metal.

나아가, 상기 발광 소자는 상기 발광셀들의 상부 반도체층들을 전기적으로 연결하는 연결 금속들을 더 포함할 수 있다. 이 연결 금속들은 상기 상부 반도체층 들의 연장부들의 하부에 연결되어 이웃하는 발광셀들의 상부 반도체층들을 전기적으로 연결한다. 이 연결 금속들은 이웃하는 발광셀들 사이에 연속적으로 위치할 수 있다. 이 연결 금속들은 상기 발광셀들에 전류가 균일하게 공급될 수 있도록 돕는다.Furthermore, the light emitting device may further include connecting metals electrically connecting the upper semiconductor layers of the light emitting cells. The connection metals are connected to the lower portions of the extensions of the upper semiconductor layers to electrically connect the upper semiconductor layers of neighboring light emitting cells. The connecting metals may be continuously positioned between neighboring light emitting cells. These connecting metals help to uniformly supply current to the light emitting cells.

한편, 상기 발광 소자는 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속과 상기 상부 반도체층들에 연결된 연결 금속들을 절연시키는 절연층을 더 포함할 수 있다.The light emitting device may further include a connection metal electrically connecting the lower semiconductor layers of the second conductivity type and an insulating layer insulating the connection metals connected to the upper semiconductor layers.

상기 상부 반도체층들은 서로 연결되어 있을 수 있다. 이와 달리, 상기 상부 반도체층들은 서로 이격될 수 있다. 상기 상부 반도체층들이 서로 이격된 경우, 광이 상기 상부 반도체층 내에서 내부 전반사에 의해 손실되는 것을 감소시킬 수 있다.The upper semiconductor layers may be connected to each other. Alternatively, the upper semiconductor layers may be spaced apart from each other. When the upper semiconductor layers are spaced apart from each other, light may be reduced by total internal reflection in the upper semiconductor layer.

본 발명의 몇몇 실시예들에 있어서, 상기 발광 소자는 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속과 상기 반사 금속층들 사이에 개재된 보호 금속층을 더 포함할 수 있다. 상기 보호 금속층은 상기 반사 금속층들을 감싸서 상기 반사 금속층들을 보호한다. 이와 달리, 상기 연결 금속이 보호 금속층의 역할을 수행할 수도 있으며, 상기 보호 금속층은 생략될 수 있다.In some embodiments, the light emitting device may further include a protective metal layer interposed between the connecting metal electrically connecting the lower semiconductor layers of the second conductivity type and the reflective metal layers. The protective metal layer surrounds the reflective metal layers to protect the reflective metal layers. Alternatively, the connecting metal may serve as a protective metal layer, and the protective metal layer may be omitted.

상기 광방출면들은 거칠어진 면일 수 있다. 특히, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형일 수 있으며, 이 경우, 상기 상부 반도체층이 상기 하부 반도체층에 비해 상대적으로 더 두껍게 형성될 수 있다. 따라서, 상기 상부 반도체층들 상에 거칠어진 면을 형성하는 것이 용이하다. 나아가, 상기 하부 반도체 층이 상대적으로 더 얇기 때문에 상기 활성층과 상기 반사 금속층 사이의 거리를 더욱 감소시킬 수 있다.The light emitting surfaces may be rough surfaces. In particular, the first conductivity type may be n-type, and the second conductivity type may be p-type. In this case, the upper semiconductor layer may be formed relatively thicker than the lower semiconductor layer. Therefore, it is easy to form a rough surface on the upper semiconductor layers. Furthermore, since the lower semiconductor layer is relatively thinner, the distance between the active layer and the reflective metal layer can be further reduced.

본 발명의 다른 태양에 따른 발광 소자 제조 방법은, 발광셀 영역들, 제1 및 제2 전극 패드 영역들을 갖는 희생 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층들 사이에 개재된 활성층을 포함하는 화합물 반도체층들을 형성하되, 상기 제1 도전형 반도체층이 상기 희생 기판 쪽에 가깝게 위치하고; 상기 화합물 반도체층들을 패터닝하여 상기 발광셀 영역들 상에 복수개의 발광셀들을 형성하되, 상기 제1 및 제2 전극 패드 영역들 상부 및 상기 발광셀들 주위에 상기 제1 도전형 반도체층이 노출되고; 상기 발광셀들 상에 반사 금속층들을 형성하고; 상기 발광셀들 및 상기 노출된 제1 도전형 반도체층을 덮는 제1 절연층을 형성하되, 상기 제1 절연층은 상기 반사 금속층들을 노출시키는 개구부 및 상기 제2 전극 패드 영역 상부의 제1 도전형 반도체층을 노출시키는 개구부를 갖고; 상기 제1 절연층 및 상기 반사 금속층들을 덮어 상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속을 형성하되, 상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속은 상기 제2 전극 패드 영역 상부의 제1 도전형 반도체층에 전기적으로 연결되고; 상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속 상에 기판을 본딩하고; 상기 희생 기판을 제거하여 상기 제1 도전형 반도체층을 노출시키고; 및 상기 노출된 제1 도전형 반도체층을 패터닝하여, 상기 제2 전극 패드 영역 상부의 제1 도전형 반도체층을 상기 발광셀들로부터 분리하는 것을 포함한다.According to another aspect of the present invention, there is provided a light emitting device manufacturing method including a first conductive semiconductor layer, a second conductive semiconductor layer, and a first conductive semiconductor layer on a sacrificial substrate having light emitting cell regions, first and second electrode pad regions. Forming compound semiconductor layers including an active layer interposed between second conductive semiconductor layers, wherein the first conductive semiconductor layer is located closer to the sacrificial substrate; Patterning the compound semiconductor layers to form a plurality of light emitting cells on the light emitting cell regions, wherein the first conductivity-type semiconductor layer is exposed over the first and second electrode pad regions and around the light emitting cells; ; Forming reflective metal layers on the light emitting cells; A first insulating layer is formed to cover the light emitting cells and the exposed first conductive semiconductor layer, wherein the first insulating layer has an opening for exposing the reflective metal layers and a first conductive type over the second electrode pad region. An opening exposing the semiconductor layer; A connecting metal is formed to cover the first insulating layer and the reflective metal layers to electrically connect the second conductive semiconductor layers, and the connecting metal electrically connecting the second conductive semiconductor layers is the second electrode pad region. Electrically connected to the upper first conductive semiconductor layer; Bonding a substrate on a connection metal electrically connecting the second conductivity type semiconductor layers; Removing the sacrificial substrate to expose the first conductivity type semiconductor layer; And patterning the exposed first conductive semiconductor layer to separate the first conductive semiconductor layer on the second electrode pad region from the light emitting cells.

이에 따르면, 제1 및 제2 전극 패드 영역들이 발광셀 영역들로부터 이격된 발광 소자를 제조할 수 있으며, 또한 반사 금속층이 활성층에 상대적으로 가깝게 배치되어 광 경로에 따른 광손실을 감소시킬 수 있는 발광 소자를 제조할 수 있다.Accordingly, a light emitting device in which the first and second electrode pad regions are spaced apart from the light emitting cell regions can be manufactured, and the light emitting diode can be disposed to be relatively close to the active layer to reduce light loss due to the light path. The device can be manufactured.

상기 희생 기판은 사파이어 기판일 수 있으며, 상기 본딩 기판 또한 사파이어 기판일 수 있다. 희생기판과 동종의 기판을 본딩기판으로 사용함으로써, 기판 분리 후 화합물 반도체층들의 휨(warpage)을 방지할 수 있다.The sacrificial substrate may be a sapphire substrate, and the bonding substrate may also be a sapphire substrate. By using a substrate of the same type as the sacrificial substrate as a bonding substrate, warpage of the compound semiconductor layers can be prevented after separation of the substrate.

한편, 상기 제2 전극 패드 영역들 상의 제1 도전형 반도체층은 제거될 수 있으며, 이때, 제1 도전형 반도체층 아래의 금속층(연결 금속 또는 중간 금속)이 노출된다. 상기 제2 전극 패드는 상기 금속층 상에 형성될 수 있다. 이와 달리, 상기 제1 및 제2 전극 패드들이 상기 제1 및 제2 전극 패드 영역들 상의 제1 도전형 반도체층들 상에 형성될 수 있다. 일반적으로 반도체층들은 플라즈마 식각에 의해 제거되며, 이때 그 아래의 금속층은 식각 손상을 받는다. 이러한 금속층 상에 전극 패드를 형성할 경우, 전극 패드의 접착력이 나쁘다. 이와 달리, 상기 제1 및 제2 전극 패드들이 각각 반도체층들 상에 형성될 경우, 전극 패드들의 접착력이 강화될 수 있다.Meanwhile, the first conductive semiconductor layer on the second electrode pad regions may be removed, and a metal layer (connecting metal or intermediate metal) under the first conductive semiconductor layer is exposed. The second electrode pad may be formed on the metal layer. Alternatively, the first and second electrode pads may be formed on the first conductive semiconductor layers on the first and second electrode pad regions. In general, the semiconductor layers are removed by plasma etching, where the metal layer below is subjected to etching damage. When forming an electrode pad on such a metal layer, the adhesive force of an electrode pad is bad. On the contrary, when the first and second electrode pads are formed on the semiconductor layers, the adhesion of the electrode pads may be enhanced.

한편, 상기 발광 소자 제조 방법은, 상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속을 형성하기 전에, 상기 제1 절연층을 패터닝하여 상기 제1 전극 패드 영역 상의 제1 도전형 반도체층과 상기 발광셀들 주위의 제1 도전형 반도체층을 노출시키는 개구부들을 형성하고; 상기 개구부들을 통해 상기 제1 전극 패드 영역들 상부의 제1 도전형 반도체층과 상기 발광셀들 중 하나의 주위의 상기 제1 도전형 반도체층을 연결하는 연결 금속 및 상기 발광셀들 사이에서 상기 발광셀들 주위의 제1 도전형 반도체층을 연결하는 연결 금속들을 형성하고; 상기 제1 도전형 반도체층을 연결하는 연결 금속들을 덮는 제2 절연층을 형성하는 것을 더 포함할 수 있다. 상기 제2 절연층은 상기 반사 금속층들 상부 및 상기 제2 전극 패드 영역 상부에 각각 개구부들을 갖는다. 상기 제2 절연층에 의해 상기 제1 도전형 반도체층에 연결된 연결 금속들이 상기 제2 도전형 반도체층들을 연결하는 연결 금속으로부터 절연된다.On the other hand, the light emitting device manufacturing method, before forming the connecting metal for electrically connecting the second conductive semiconductor layer, by patterning the first insulating layer and the first conductive semiconductor layer on the first electrode pad region and the; Forming openings exposing a first conductivity type semiconductor layer around the light emitting cells; The light emission between the light emitting cells and a connection metal connecting the first conductive semiconductor layer on the first electrode pad regions and the first conductive semiconductor layer around one of the light emitting cells through the openings; Forming connecting metals connecting the first conductivity-type semiconductor layer around the cells; The method may further include forming a second insulating layer covering the connection metals connecting the first conductive semiconductor layer. The second insulating layer has openings on the reflective metal layers and on the second electrode pad region, respectively. The connecting metals connected to the first conductive semiconductor layer by the second insulating layer are insulated from the connecting metal connecting the second conductive semiconductor layers.

이에 더하여, 상기 발광 소자 제조 방법은, 상기 제2 전극 패드 영역 상부의 제1 절연층 상에 중간 금속을 형성하는 것을 더 포함할 수 있다. 이때, 상기 중간 금속은 상기 제1 절연층의 개구부를 통해 상기 제2 전극 패드 영역 상부의 제1 도전형 반도체층에 전기적으로 연결되고, 상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속은 상기 제2 절연층의 개구부를 통해 상기 중간 금속에 전기적으로 연결된다.In addition, the light emitting device manufacturing method may further include forming an intermediate metal on the first insulating layer on the second electrode pad region. In this case, the intermediate metal is electrically connected to the first conductive semiconductor layer on the second electrode pad region through the opening of the first insulating layer, and the connecting metal electrically connecting the second conductive semiconductor layers is It is electrically connected to the intermediate metal through the opening of the second insulating layer.

또한, 상기 발광 소자 제조 방법은, 상기 제1 전극 패드 영역 상의 제1 도전형 반도체층 및 상기 발광셀들 주위의 제1 도전형 반도체층을 서로 분리하는 것을 더 포함할 수 있다. 상기 제1 도전형 반도체층을 분리할 때, 상기 제1 절연층이 노출될 수 있다. 금속 물질의 식각 손상을 방지할 수 있다.The light emitting device manufacturing method may further include separating the first conductive semiconductor layer on the first electrode pad region and the first conductive semiconductor layer around the light emitting cells from each other. When the first conductive semiconductor layer is separated, the first insulating layer may be exposed. It is possible to prevent the etching damage of the metal material.

본 발명의 몇몇 실시예들에 있어서, 상기 발광 소자 제조 방법은 상기 반사 금속층들 상에 보호 금속층들을 형성하는 것을 더 포함할 수 있다. 상기 보호 금속층은 상기 반사 금속층이 대기에 노출되는 것을 방지하며 금속 원자의 확산에 의해 반사 금속층의 반사율이 감소되는 것을 방지한다. 상기 보호 금속층들은 상기 제1 도전형 반도체층을 연결하는 연결 금속을 형성할 때 함께 형성될 수 있다.In some embodiments of the present disclosure, the method of manufacturing the light emitting device may further include forming protective metal layers on the reflective metal layers. The protective metal layer prevents the reflective metal layer from being exposed to the atmosphere and prevents the reflectance of the reflective metal layer from being reduced by diffusion of metal atoms. The protective metal layers may be formed together to form a connection metal connecting the first conductive semiconductor layer.

상기 희생기판을 분리한 후, 상기 노출된 제1 도전형 반도체층 표면에 거칠어진 면이 형성될 수 있다. 이러한 거칠어진 면은 광전 화학(PEC) 식각 기술 등을 사용하여 형성될 수 있으며, 내부 전반사를 감소시켜 광추출 효율을 향상시킨다.After removing the sacrificial substrate, a roughened surface may be formed on the exposed first conductive semiconductor layer surface. Such roughened surface may be formed using a photoelectric chemistry (PEC) etching technique, etc., to reduce the total internal reflection to improve the light extraction efficiency.

본 발명의 실시예들에 있어서, 상기 제1 도전형 반도체층은 n형이고, 상기 제2 도전형 반도체층은 p형일 수 있다.In example embodiments, the first conductivity-type semiconductor layer may be n-type, and the second conductivity-type semiconductor layer may be p-type.

본 발명에 따르면, 전극 패드들을 광방출면으로부터 이격시켜 형성함으로써 전극 패드에 의한 광손실을 감소시킬 수 있다. 나아가, 투명 전극 및 전극 패드에서 연장된 가지선들을 광방출면으로부터 제거하여 이들에 의한 광 흡수를 배제할 수 있다. 이에 더하여, 복수개의 발광셀들을 채택하기 때문에, 각 발광셀에 균일한 전류를 공급하여 각 발광셀의 광 효율을 개선하여 발광소자 전체의 발광효율을 개선할 수 있다. 특히, 본 발명은 발광셀들을 세분하여 광효율을 개선하기 때문에, 전류 확산이 어려운 대면적 발광 소자의 광 효율 개선에 적합하다. 또한, 상기 반사 금속층들이 상기 하부 반도체층들과 상기 연결 금속 사이에 개재됨에 따라, 기판 측으로 진행하는 광의 경로를 감소시킬 수 있으며, 따라서 발광 소자 내부에서 발생되는 광 손실을 감소시킬 수 있다. 또한, 상대적으로 두껍게 형성할 수 있는 n형 반도체층을 상부 반도체층으로 사용할 수 있어, 광방출면에 거칠어진 면을 형성하기 용이하다. According to the present invention, light loss caused by the electrode pads can be reduced by forming the electrode pads spaced apart from the light emitting surface. Furthermore, branch lines extending from the transparent electrode and the electrode pad may be removed from the light emitting surface to exclude light absorption by them. In addition, since a plurality of light emitting cells are adopted, a uniform current is supplied to each light emitting cell to improve light efficiency of each light emitting cell, thereby improving light emission efficiency of the entire light emitting device. In particular, since the present invention improves the light efficiency by subdividing the light emitting cells, it is suitable for improving the light efficiency of a large-area light emitting device which is difficult to spread current. In addition, as the reflective metal layers are interposed between the lower semiconductor layers and the connection metal, it is possible to reduce the path of the light traveling toward the substrate, and thus reduce the light loss generated inside the light emitting device. In addition, since the n-type semiconductor layer, which can be formed relatively thick, can be used as the upper semiconductor layer, it is easy to form a rough surface on the light emitting surface.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to ensure that the spirit of the present invention to those skilled in the art will fully convey. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And, in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 평면도이고, 도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.1 is a plan view illustrating a light emitting device according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the cutting line A-A of FIG. 1.

도 1 및 도 2를 참조하면, 상기 발광 소자는 기판(51), 복수개의 발광셀들(LS1, LS2, LS3 등), 연결 금속(connection metal, 37), 반사 금속층들(29), 제1 및 제2 전극 패드들(45a, 45b)을 포함하며, 제1 및 제2 절연층들(31, 35), 보호 금속층(33c), 연결 금속들(33a) 및 중간 금속(intermediate metal, 33b), 본딩 금속들(41, 43)을 포함할 수 있다.1 and 2, the light emitting device includes a substrate 51, a plurality of light emitting cells LS1, LS2, LS3, etc., a connection metal 37, reflective metal layers 29, and a first metal. And second electrode pads 45a and 45b, wherein the first and second insulating layers 31 and 35, the protective metal layer 33c, the connecting metals 33a and the intermediate metal 33b are included. And bonding metals 41 and 43.

상기 기판(51)은, 화합물 반도체층들을 성장시키기 위한 성장기판과 구분되며, 이미 성장된 화합물 반도체층들에 본딩된 본딩 기판이다. 상기 본딩 기판(51)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 종류의 절연 또는 도전 기판일 수 있다.The substrate 51 is separated from the growth substrate for growing the compound semiconductor layers and is a bonding substrate bonded to the compound semiconductor layers that have already been grown. The bonding substrate 51 may be a sapphire substrate, but is not limited thereto, and may be another kind of insulating or conductive substrate.

상기 복수개의 발광셀들(LS1, LS2, LS3 등)은 기판(51) 상부에 위치하며, 각각 제1 도전형의 상부 반도체층(23a), 활성층(25a) 및 제2 도전형의 하부 반도체 층(27a)을 포함한다. 상기 활성층(25a)은 상기 상부 및 하부 반도체층들(23a, 27a) 사이에 개재된다. 한편, 상기 활성층(25a), 상기 상부 및 하부 반도체층들(23a, 27a)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있다. 상기 상부 및 하부 반도체층들(23a, 27a)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, 상기 상부 및/또는 하부 반도체층(23a, 27a)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. 또한, 상기 활성층(25a)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다. 바람직하게, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이다. 저항이 상대적으로 작은 n형 반도체층으로 상부 반도체층들(23a)을 형성할 수 있어, 상부 반도체층들(23a의 두께를 상대적으로 두껍게 형성할 수 있다. 따라서, 상기 상부 반도체층(23a)의 상부면에 거칠어진 면(R)을 형성하는 것이 용이하며, 거칠어진 면(R)은 활성층(25a)에서 발생된 광의 추출 효율을 향상시킨다.The plurality of light emitting cells LS1, LS2, LS3, and the like are positioned on the substrate 51, and each of the upper conductive semiconductor layer 23a, the active layer 25a, and the lower conductive semiconductor layer of the second conductivity type may be disposed on the substrate 51. (27a). The active layer 25a is interposed between the upper and lower semiconductor layers 23a and 27a. The active layer 25a and the upper and lower semiconductor layers 23a and 27a may be formed of a III-N-based compound semiconductor, such as (Al, Ga, In) N semiconductor. The upper and lower semiconductor layers 23a and 27a may be single layers or multiple layers, respectively. For example, the upper and / or lower semiconductor layers 23a and 27a may include a contact layer and a cladding layer, and may also include a superlattice layer. In addition, the active layer 25a may have a single quantum well structure or a multiple quantum well structure. Preferably, the first conductivity type is n-type, and the second conductivity type is p-type. The upper semiconductor layers 23a may be formed of an n-type semiconductor layer having a relatively low resistance, and thus the upper semiconductor layers 23a may be formed relatively thick. It is easy to form the rough surface R on the upper surface, and the rough surface R improves the extraction efficiency of the light generated in the active layer 25a.

상기 상부 반도체층들(23a)은 상기 발광셀들(LS1, LS2, LS3 등)의 영역들, 즉 활성층들(25a)의 영역들보다 더 넓은 폭을 갖는다. 즉, 상기 상부 반도체층들(23a)은 각각 발광셀(LS1, LS2, LS3 등) 주위에 연장부를 갖는다. 이러한 연장부들은 상기 상부 반도체층들(23a)을 전기적으로 연결하는 데 사용된다. 상기 연장부들은 서로 연결되어 연속적일 수 있으나, 도시된 바와 같이, 서로 분리되는 것이 바람직하다.The upper semiconductor layers 23a have a wider width than regions of the light emitting cells LS1, LS2, LS3, and the like, that is, regions of the active layers 25a. That is, the upper semiconductor layers 23a each have an extension around the light emitting cells LS1, LS2, LS3, and the like. These extensions are used to electrically connect the upper semiconductor layers 23a. The extensions may be connected to each other and continuous, but as shown, it is preferable to be separated from each other.

연결 금속(37)은 기판(51)과 상기 발광셀들(LS1, LS2, LS3 등) 사이에 위치하여 상기 하부 반도체층들(27a)을 서로 전기적으로 연결한다. 한편, 연결 금 속(37)은 제1 절연층(31) 및/또는 제2 절연층(35)에 의해 상기 활성층들(25a) 및 제1 도전형의 상부 반도체층들(23a)로부터 절연된다. 연결 금속(37)은 상대적으로 두껍게 형성되어 평평한 하부면을 이룰 수 있다. 연결 금속(37)는 단층 구조 또는 다층 구조로 형성될 수 있으며, 예를 들어 Ni, Ti, Ta, Pt, W, Cr, Pd 등으로 형성될 수 있다. 연결 금속(37)과 기판(51) 사이에 본딩 금속들(41, 43)이 개재되며, 이들 본딩 금속들에 의해 기판(51)이 연결 금속(37)에 본딩된다. The connection metal 37 is positioned between the substrate 51 and the light emitting cells LS1, LS2, LS3, and the like to electrically connect the lower semiconductor layers 27a to each other. Meanwhile, the connection metal 37 is insulated from the active layers 25a and the upper conductive semiconductor layers 23a of the first conductivity type by the first insulating layer 31 and / or the second insulating layer 35. . The connection metal 37 may be formed relatively thick to form a flat bottom surface. The connection metal 37 may be formed in a single layer structure or a multilayer structure, and may be formed of, for example, Ni, Ti, Ta, Pt, W, Cr, or Pd. Bonding metals 41 and 43 are interposed between the connecting metal 37 and the substrate 51, and the substrate 51 is bonded to the connecting metal 37 by these bonding metals.

한편, 반사 금속층들(29)이 상기 연결 금속(37)과 하부 반도체층들(27a) 사이에 개재될 수 있다. 반사 금속층들(29)은 반사율이 큰 금속물질, 예컨대 은(Ag) 또는 알루미늄(Al), 또는 이들의 합금으로 형성될 수 있다. 반사 금속층(29)은 상기 하부 반도체층(27a)의 하부면 일부 영역 상에 형성되는 것이 바람직하다. 이에 더하여, 상기 반사 금속층(29)과 상기 하부 반도체층(27a) 사이에 오믹 콘택층(도시하지 않음)이 개재될 수도 있다.Meanwhile, reflective metal layers 29 may be interposed between the connection metal 37 and the lower semiconductor layers 27a. The reflective metal layers 29 may be formed of a metal material having a high reflectance such as silver (Ag) or aluminum (Al), or an alloy thereof. The reflective metal layer 29 is preferably formed on a portion of the lower surface of the lower semiconductor layer 27a. In addition, an ohmic contact layer (not shown) may be interposed between the reflective metal layer 29 and the lower semiconductor layer 27a.

또한, 상기 반사 금속층들(29)과 연결 금속(37) 사이에 보호 금속층들(33c)이 개재될 수 있다. 상기 보호 금속층(33c)은 반사 금속층(29)을 덮어 금속 물질의 확산을 방지하고 또한 상기 반사 금속층(29)이 외부에 노출되는 것을 방지한다. 연결 금속(37)이 보호 금속층(33c)의 역할을 수행할 수 있으며, 이 경우, 상기 보호 금속층(33c)은 생략될 수 있다. 또한, 연결 금속(37)이 반사 금속층을 포함할 수 있으며, 이 경우, 상기 반사 금속층(29)은 생략될 수 있다.In addition, protective metal layers 33c may be interposed between the reflective metal layers 29 and the connection metal 37. The protective metal layer 33c covers the reflective metal layer 29 to prevent diffusion of the metal material and to prevent the reflective metal layer 29 from being exposed to the outside. The connection metal 37 may serve as the protective metal layer 33c, and in this case, the protective metal layer 33c may be omitted. In addition, the connection metal 37 may include a reflective metal layer. In this case, the reflective metal layer 29 may be omitted.

제1 전극 패드(45a)는 발광셀들의 광방출면들로부터 이격되어 배치된다. 제1 전극 패드(45a)는 상기 상부 반도체층들(23a)에 전기적으로 연결된다. 예를 들어, 상기 발광셀들의 상부 반도체층들(23a)이 서로 연속적인 경우, 상기 제1 전극 패드는 상부 반도체층(23a)의 가장자리에 형성되어 상기 상부 반도체층들(23a)에 전기적으로 연결될 수 있다. 또한, 상기 상부 반도체층들(23a)이 서로 분리된 경우, 상기 상부 반도체층들(23a)은 연결 전극들(33a)에 의해 서로 전기적으로 연결되고, 제1 전극 패드(45a)는 연결 전극(33a)에 연결되어 상기 상부 반도체층들(23a)에 전기적으로 연결될 수 있다. 나아가, 제1 도전형 반도체의 제1 분리된 층(23b)이 상기 상부 반도체층들(23a)로부터 이격되어 위치하고, 상기 제1 전극 패드(45a)는 상기 제1 분리된 층(23b) 상에 형성될 수 있다. 제1 분리된 층(23b)이 연결 금속(33a)을 통해 상부 반도체층(23a)에 전기적으로 연결된다.The first electrode pad 45a is spaced apart from the light emitting surfaces of the light emitting cells. The first electrode pad 45a is electrically connected to the upper semiconductor layers 23a. For example, when the upper semiconductor layers 23a of the light emitting cells are continuous with each other, the first electrode pad is formed at an edge of the upper semiconductor layer 23a to be electrically connected to the upper semiconductor layers 23a. Can be. In addition, when the upper semiconductor layers 23a are separated from each other, the upper semiconductor layers 23a are electrically connected to each other by the connecting electrodes 33a, and the first electrode pad 45a is connected to the connecting electrodes ( It is connected to the 33a) may be electrically connected to the upper semiconductor layers (23a). Furthermore, a first separated layer 23b of a first conductivity type semiconductor is spaced apart from the upper semiconductor layers 23a, and the first electrode pad 45a is disposed on the first separated layer 23b. Can be formed. The first separated layer 23b is electrically connected to the upper semiconductor layer 23a through the connecting metal 33a.

한편, 제2 전극 패드(45b)는 상기 발광셀들(LS1, LS2, LS3 등)로부터 이격되고 상기 하부 반도체층들(27a)을 전기적으로 연결하는 연결 금속(37)에 전기적으로 연결된다. 제2 전극 패드(45b)는 연결 금속(37) 상에 직접 배치될 수 있으나, 도시된 바와 같이, 제1 도전형 반도체의 제2 분리된 층(23c) 상에 형성될 수 있으며, 또한 중간 금속(33b)을 통해 상기 연결 금속(37)에 전기적으로 연결될 수 있다.Meanwhile, the second electrode pad 45b is spaced apart from the light emitting cells LS1, LS2, LS3, and the like, and is electrically connected to a connection metal 37 electrically connecting the lower semiconductor layers 27a. The second electrode pad 45b may be disposed directly on the connecting metal 37, but may be formed on the second separated layer 23c of the first conductivity type semiconductor as shown, and may also be formed of an intermediate metal. It may be electrically connected to the connecting metal 37 via 33b.

상기 제1 및 제2 분리된 층들(23b, 23c)은 상부 반도체층(23a)과 같은 도전형인 제1 도전형 반도체로 형성되며, 발광셀들(LS1, LS2, LS3 등)로부터 이격되어 위치한다. 제1 및 제2 분리된 층들(23b, 23c)은 발광 소자의 가장자리 또는 모서리에 위치하는 것이 바람직하며, 각각 복수개 배치될 수 있다.The first and second separated layers 23b and 23c are formed of a first conductive semiconductor of the same conductivity type as the upper semiconductor layer 23a and are spaced apart from the light emitting cells LS1, LS2, LS3, and the like. . The first and second separated layers 23b and 23c are preferably positioned at edges or corners of the light emitting device, and may be arranged in plural.

상기 분리된 층들(23b, 23c)은 상부 반도체층들(23a)과 함께 성장된 후 상부 반도체층들(23a)로부터 분리되어 형성될 수 있다. 따라서, 상기 분리된 층들(23b, 23c)은 상기 상부 반도체층(23a)과 동일 수준에 위치할 수 있으며, 상부 반도체층(55)과 동일 재질일 수 있다.The separated layers 23b and 23c may be formed along with the upper semiconductor layers 23a and then separated from the upper semiconductor layers 23a. Therefore, the separated layers 23b and 23c may be positioned at the same level as the upper semiconductor layer 23a and may be made of the same material as the upper semiconductor layer 55.

연결 금속들(33a)은 상기 제1 분리된 층(23b)과 발광셀(LS1)의 상부 반도체층(23a)의 연장부를 연결하고, 또한 이웃하는 발광셀들(LS1, LS2, LS3 등)의 상부 반도체층들(23a)을 서로 연결한다. 이에 따라, 상기 제1 분리된 층(23b) 및 상부 반도체층들(23a)이 서로 분리된 경우에도, 이들이 연결 금속들(33a)에 의해 서로 전기적으로 연결된다. 연결 금속들(33a)은 제1 절연층(31)에 의해 발광셀들의 측벽으로부터 이격되며, 따라서 활성층들(25a) 및 하부 반도체층들(27a)로부터 절연된다. 또한, 상기 연결 금속들(33a)은 제2 절연층(35)에 의해 연결 금속(37)으로부터 절연된다.The connection metals 33a connect the first separated layer 23b and the extension of the upper semiconductor layer 23a of the light emitting cell LS1, and also connect the adjacent light emitting cells LS1, LS2, LS3, and the like. The upper semiconductor layers 23a are connected to each other. Accordingly, even when the first separated layer 23b and the upper semiconductor layers 23a are separated from each other, they are electrically connected to each other by the connecting metals 33a. The connecting metals 33a are spaced apart from the sidewalls of the light emitting cells by the first insulating layer 31, and thus are insulated from the active layers 25a and the lower semiconductor layers 27a. In addition, the connection metals 33a are insulated from the connection metal 37 by the second insulating layer 35.

한편, 중간 금속(33b)은 연결 금속(37)과 제2 분리된 층(23c) 사이에 개재되며, 상기 제2 분리된 층(23c)에 연결된다. 즉, 상기 제2 분리된 층(23c)은 중간 금속(33b)을 통해 상기 연결 금속(37)에 전기적으로 연결될 수 있다. 한편, 중간 금속(33b)은 제1 절연층(31)에 의해 상부 반도체층들(23a)로부터 절연된다. 중간 금속(33b) 및 보호 금속층(33c)은 연결 금속들(33a)과 함께 형성될 수 있다.On the other hand, the intermediate metal 33b is interposed between the connecting metal 37 and the second separated layer 23c and is connected to the second separated layer 23c. That is, the second separated layer 23c may be electrically connected to the connection metal 37 through the intermediate metal 33b. Meanwhile, the intermediate metal 33b is insulated from the upper semiconductor layers 23a by the first insulating layer 31. The intermediate metal 33b and the protective metal layer 33c may be formed together with the connecting metals 33a.

제1 절연층(31)은 연결 금속들(33a), 중간 금속(33b) 및 연결 금속(37)이 발광셀들(LS1, LS2, LS3 등)의 측벽에 접촉되어 상부 반도체층(23a)과 하부 반도체층(27a) 사이에 전기적 단락을 유발하는 것을 방지한다. 제1 절연층(31)은 발광셀들의 측면을 덮으며, 연장되어 하부 반도체층들(27a)의 하부면 일부를 덮을 수 있다. 또한, 제1 절연층(31)은 반사 금속층들(29)의 가장자리를 덮을 수도 있다.The first insulating layer 31 is connected to the upper semiconductor layer 23a by connecting the connection metals 33a, the intermediate metal 33b, and the connection metal 37 to the sidewalls of the light emitting cells LS1, LS2, LS3, and the like. It is prevented from causing an electrical short between the lower semiconductor layers 27a. The first insulating layer 31 may cover side surfaces of the light emitting cells and may extend to cover portions of the lower surfaces of the lower semiconductor layers 27a. In addition, the first insulating layer 31 may cover the edges of the reflective metal layers 29.

상기 제1 절연층(31)은 제1 및 제2 분리된 층들(23b, 23c)의 하부면들을 노출시키는 개구부를 가지며, 또한 상기 발광셀들(LS1, LS2, LS3 등)의 연장부들을 노출시키는 개구부를 갖는다. 상기 연결 금속들(33a)은 제1 절연층(31)의 개구부들을 통해 상부 반도체층들(23a)에 연결된다. 한편, 제1 절연층(31)은 분리된 층들(23b, 23c)과 상기 상부 반도체층들 사이에 위치하여, 연결 금속들(33a) 및 중간 금속(33b)이 외부에 노출되는 것을 방지할 수 있다. 나아가, 상기 상부 반도체층들(23a)이 서로 분리될 경우, 상기 제1 절연층(31)은 상부 반도체층들(23a) 사이에 위치하여 발광셀들 사이의 연결 금속들(33a)이 외부에 노출되는 것을 방지할 수 있다.The first insulating layer 31 has an opening that exposes the lower surfaces of the first and second separated layers 23b and 23c and also exposes the extensions of the light emitting cells LS1, LS2, LS3, and the like. It has an opening to make. The connecting metals 33a are connected to the upper semiconductor layers 23a through the openings of the first insulating layer 31. Meanwhile, the first insulating layer 31 may be disposed between the separated layers 23b and 23c and the upper semiconductor layers to prevent the connection metals 33a and the intermediate metal 33b from being exposed to the outside. have. Furthermore, when the upper semiconductor layers 23a are separated from each other, the first insulating layer 31 is positioned between the upper semiconductor layers 23a so that the connection metals 33a between the light emitting cells are externally located. Exposure can be prevented.

제2 절연층(35)은 연결 금속들(33a)과 연결 금속(37) 사이에 개재되어 이들을 절연시킨다. 상기 제2 절연층(35)은 발광셀들 측벽을 덮는 제1 절연층(31)을 덮을 수 있다. 한편, 상기 제2 절연층(35)은 중간 금속(33b)을 노출시키는 개구부를 가지며 따라서 연결 금속(37)은 상기 제2 절연층(35)을 통해 중간 금속(33b)에 연결될 수 있다. 또한, 상기 제2 절연층(35)은 상기 하부반도체층들 아래에 개구부를 가지며, 따라서 연결 금속(37)은 제2 절연층(35)을 통해 하부 반도체층들(27a), 또는 그 아래에 위치하는 반사 금속층(29) 또는 보호 금속층(33c)에 연결될 수 있다.The second insulating layer 35 is interposed between the connecting metals 33a and the connecting metal 37 to insulate them. The second insulating layer 35 may cover the first insulating layer 31 covering sidewalls of the light emitting cells. Meanwhile, the second insulating layer 35 has an opening exposing the intermediate metal 33b, and thus the connection metal 37 may be connected to the intermediate metal 33b through the second insulating layer 35. In addition, the second insulating layer 35 has an opening under the lower semiconductor layers, and thus the connection metal 37 is connected to the lower semiconductor layers 27a or below the second insulating layer 35. It may be connected to the reflective metal layer 29 or the protective metal layer 33c located.

상기 제1 및 제2 절연층들(31, 35)의 재료는 특별히 한정되지 않으나, 광 투과성 절연 재료로 형성되는 것이 바람직하며, 예를 들어, 예를 들어 SiO2, SiN, MgO, TaO, TiO2, 또는 폴리머로 형성될 수 있다.The material of the first and second insulating layers 31 and 35 is not particularly limited, but is preferably formed of a light transmissive insulating material, for example, SiO 2 , SiN, MgO, TaO, TiO. 2 , or a polymer.

본딩 금속들(41, 43)은 본딩 기판(51)과 연결 금속(37) 사이에 개재된다. 본딩 금속(41, 43)은 연결 금속(37)과 본딩 기판(51)의 접착력을 향상시켜 본딩 기판(51)이 연결 금속(37)으로부터 분리되는 것을 방지한다.Bonding metals 41 and 43 are interposed between the bonding substrate 51 and the connecting metal 37. The bonding metals 41 and 43 improve the adhesion between the connecting metal 37 and the bonding substrate 51 to prevent the bonding substrate 51 from being separated from the connecting metal 37.

한편, 제1 도전형 상부 반도체층(55)상에 제1 전극 패드(83a)가 형성되고, 분리된 층(55s) 상에 제2 전극 패드(83b)가 형성된다. 제1 전극 패드(83a)와 마찬가지로, 상기 제2 전극 패드(83b)가 제1 도전형 반도체층 상에 형성되므로, 제2 전극 패드(83b)의 접착력이 향상된다. 또한, 상기 제1 전극 패드(83a)와 제2 전극 패드(83b)는 동일한 금속 재료로 형성될 수 있다.Meanwhile, a first electrode pad 83a is formed on the first conductive upper semiconductor layer 55, and a second electrode pad 83b is formed on the separated layer 55s. Similarly to the first electrode pad 83a, since the second electrode pad 83b is formed on the first conductive semiconductor layer, the adhesive force of the second electrode pad 83b is improved. In addition, the first electrode pad 83a and the second electrode pad 83b may be formed of the same metal material.

제1 및 제2 전극 패드들(45a, 45b)에는 와이어들이 본딩될 수 있으며, 이를 통해 전류가 공급되어 복수개의 발광셀들(LS1, LS2, LS3 등)의 활성층들(25a)에서 광이 발생된다.Wires may be bonded to the first and second electrode pads 45a and 45b, and current may be supplied to generate light in the active layers 25a of the plurality of light emitting cells LS1, LS2, LS3, and the like. do.

도 3 내지 도 13은 본 발명의 일 실시예에 따른 발광 소자 제조 방법을 설명하기 위한 단면도들이다.3 to 13 are cross-sectional views illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention.

도 3을 참조하면, 희생 기판(21) 상에 화합물 반도체층들이 형성된다. 희생 기판(21)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 이종기판일 수 있다. 상기 희생 기판(21)은 도 1의 제1 및 제2 전극 패드들(45a, 45b)에 대응하는 제1 및 제2 전극 패드 영역들을 가지며, 또한 발광셀들(LS1, LS2, LS3 등)에 대응하는 발광셀 영역들을 갖는다.Referring to FIG. 3, compound semiconductor layers are formed on the sacrificial substrate 21. The sacrificial substrate 21 may be a sapphire substrate, but is not limited thereto and may be another hetero substrate. The sacrificial substrate 21 has first and second electrode pad regions corresponding to the first and second electrode pads 45a and 45b of FIG. 1, and is also provided in the light emitting cells LS1, LS2, LS3, and the like. It has corresponding light emitting cell regions.

한편, 화합물 반도체층들은 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)과 이들 사이에 개재된 활성층(25)을 포함한다. 상기 제1 도전형 반도체 층(23)이 희생 기판(21)쪽에 가깝게 위치한다. 상기 제1 및 제2 도전형 반도체층들(23, 27)은 각각 단일층 또는 다중층으로 형성될 수 있다. 또한, 상기 활성층(25)은 단일 양자우물 구조 또는 다중 양자우물 구조로 형성될 수 있다.Meanwhile, the compound semiconductor layers include the first conductive semiconductor layer 23 and the second conductive semiconductor layer 27 and the active layer 25 interposed therebetween. The first conductivity type semiconductor layer 23 is located close to the sacrificial substrate 21. The first and second conductivity-type semiconductor layers 23 and 27 may be formed in a single layer or multiple layers, respectively. In addition, the active layer 25 may be formed in a single quantum well structure or a multiple quantum well structure.

상기 화합물 반도체층들은 III-N 계열의 화합물 반도체로 형성될 수 있으며, 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정에 의해 희생 기판(21) 상에 성장될 수 있다.The compound semiconductor layers may be formed of III-N-based compound semiconductors, and may be grown on the sacrificial substrate 21 by a process such as metal organic chemical vapor deposition (MOCVD) or molecular beam deposition (MBE). Can be.

한편, 화합물 반도체층들을 형성하기 전, 버퍼층(미도시됨)이 형성될 수 있다. 버퍼층은 희생 기판(21)과 화합물 반도체층들의 격자 부정합을 완화하기 위해 채택되며, 질화갈륨 또는 질화알루미늄 등의 질화갈륨 계열의 물질층일 수 있다.Meanwhile, before forming the compound semiconductor layers, a buffer layer (not shown) may be formed. The buffer layer is adopted to mitigate lattice mismatch between the sacrificial substrate 21 and the compound semiconductor layers, and may be a gallium nitride-based material layer such as gallium nitride or aluminum nitride.

도 4를 참조하면, 상기 화합물 반도체층들을 패터닝하여 복수개의 발광셀들(LS1, LS2, LS3 등)을 형성한다. 상기 발광셀들은 각각 제1 도전형 반도체층(23)과, 패터닝된 활성층(25a) 및 제2 도전형 반도체층(27a)을 포함한다. 상기 화합물 반도체층들은 사진 및 식각 공정을 사용하여 패터닝될 수 있으며, 이러한 공정은 일반적으로 알려진 메사 식각 공정과 유사하다. 이때, 상기 발광셀들 주위의 제2 도전형 반도체층(27) 및 활성층(25)이 제거되고, 상기 제1 도전형 반도체층(23)이 노출된다. 도시된 바와 같이, 상기 제1 도전형 반도체층(23) 또한 부분적으로 식각되어 제거될 수 있다. 그 결과, 상기 발광셀들 측면에 제1 도전형 반도체층(23), 활성층(25a) 및 제2 도전형 반도체층(27a)이 노출된다. 한편, 제1 및 제2 전극 패드 영역들 상의 활성층 및 제2 도전형 반도체층도 제거되며, 따라서, 이들 영역들 상에 제1 도전형 반도체층이 노출된다.Referring to FIG. 4, the compound semiconductor layers are patterned to form a plurality of light emitting cells LS1, LS2, LS3, and the like. Each of the light emitting cells includes a first conductive semiconductor layer 23, a patterned active layer 25a, and a second conductive semiconductor layer 27a. The compound semiconductor layers can be patterned using photo and etching processes, which are similar to the commonly known mesa etching processes. In this case, the second conductive semiconductor layer 27 and the active layer 25 around the light emitting cells are removed, and the first conductive semiconductor layer 23 is exposed. As shown, the first conductivity type semiconductor layer 23 may also be partially etched away. As a result, the first conductive semiconductor layer 23, the active layer 25a and the second conductive semiconductor layer 27a are exposed on the side surfaces of the light emitting cells. Meanwhile, the active layer and the second conductive semiconductor layer on the first and second electrode pad regions are also removed, and thus the first conductive semiconductor layer is exposed on these regions.

도 5를 참조하면, 상기 발광셀들 상에 반사 금속층들(29)이 형성된다. 상기 반사 금속층들은 예컨대, 은(Ag) 또는 알루미늄(Al) 또는 은합금 또는 알루미늄 합금으로 형성될 수 있다. 상기 반사 금속층(29)은 도금 또는 증착 기술을 사용하여 형성될 수 있으며, 예컨대 리프트 오프 공정을 사용하여 형성될 수 있다. 한편, 상기 반사 금속층(29)이 제2 도전형 반도체층(27)과 오믹 콘택을 하지 않는 경우, 반사 금속층(29)을 형성하기 전에 오믹 콘택층(도시하지 않음)이 형성될 수 있다.Referring to FIG. 5, reflective metal layers 29 are formed on the light emitting cells. The reflective metal layers may be formed of silver (Ag) or aluminum (Al) or silver alloy or aluminum alloy, for example. The reflective metal layer 29 may be formed using a plating or deposition technique, for example, using a lift off process. Meanwhile, when the reflective metal layer 29 does not make ohmic contact with the second conductive semiconductor layer 27, an ohmic contact layer (not shown) may be formed before forming the reflective metal layer 29.

그 후, 상기 발광셀들(LS1, LS2, LS3 등) 및 노출된 제1 도전형 반도체층(23)을 덮는 제1 절연층(31)이 형성된다. 상기 제1 절연층은 예를 들어 SiO2, SiN, MgO, TaO, TiO2, 또는 폴리머로 형성될 수 있다. 상기 제1 절연층(31)은 발광셀들의 측면에 노출된 상기 제1 도전형 반도체층(23) 및 상기 활성층(25a)을 덮으며 또한, 제2 도전형 반도체층들(27a)을 덮을 수 있다. 상기 제1 절연층(31)은 반사 금속층들(29)을 노출시키는 개구부를 갖도록 패터닝된다.Thereafter, a first insulating layer 31 is formed to cover the light emitting cells LS1, LS2, LS3, and the like and the exposed first conductive semiconductor layer 23. The first insulating layer may be formed of, for example, SiO 2 , SiN, MgO, TaO, TiO 2 , or a polymer. The first insulating layer 31 may cover the first conductive semiconductor layer 23 and the active layer 25a exposed to side surfaces of the light emitting cells, and may cover the second conductive semiconductor layers 27a. have. The first insulating layer 31 is patterned to have an opening that exposes the reflective metal layers 29.

상기 제1 절연층(31)을 형성하기 전에 반사 금속층(29)을 형성하는 것으로 설명하지만, 제1 절연층(31)을 형성한 후에 반사 금속층(29)을 형성할 수도 있다.Although the reflective metal layer 29 is formed before the first insulating layer 31 is formed, the reflective metal layer 29 may be formed after the first insulating layer 31 is formed.

도 6을 참조하면, 상기 제1 절연층(31)은 또한 제1 전극 패드 영역들 상의 제1 도전형 반도체층과 발광셀들 주위의 제1 도전형 반도체층을 노출시키는 개구부들(31a)을 갖도록 패터닝된다. 이때,상기 제2 전극 패드 영역 상의 제1 도전형 반도체층을 노출시키는 개구부(31b)가 함께 형성될 수 있다. 상기 패터닝 공정은 반사 금속층(29)을 노출시키는 개구부를 형성할 때 함께 수행될 수 있다.Referring to FIG. 6, the first insulating layer 31 also includes openings 31a exposing the first conductive semiconductor layer on the first electrode pad regions and the first conductive semiconductor layer around the light emitting cells. It is patterned to have. In this case, the opening 31b exposing the first conductive semiconductor layer on the second electrode pad region may be formed together. The patterning process may be performed together to form an opening that exposes the reflective metal layer 29.

상기 개구부들(31a)은 제1 절연층(31)을 사이에 두고 쌍으로 형성될 수 있다, 즉, 제1 전극 패드 영역 상의 제1 도전형 반도체층(23)을 노출시키는 개구부와 그것에 인접한 발광셀(LS1) 주위의 제1 도전형 반도체층(23)을 노출시키는 개구부가 함께 형성된다. 또한, 발광셀(LS1)과 발광셀(LS2) 사이에서는 발광셀(LS1) 주위의 제1 도전형 반도체층을 노출시키는 개구부와 발광셀(LS2) 주위의 제1 도전형 반도체층을 노출시키는 개구부가 함께 형성된다. 발광셀(LS2)과 발광셀(LS3) 사이에서도 마찬가지이다. 이와 달리, 개구부(33b)는 그것에 인접한 발광셀(LS3) 주위의 제1 도전형 반도체층(23)이 노출되지 않는다.The openings 31a may be formed in pairs with the first insulating layer 31 interposed therebetween, that is, the openings exposing the first conductive semiconductor layer 23 on the first electrode pad region and light emission adjacent thereto. Openings that expose the first conductivity-type semiconductor layer 23 around the cell LS1 are formed together. In addition, an opening exposing the first conductive semiconductor layer around the light emitting cell LS1 and an opening exposing the first conductive semiconductor layer around the light emitting cell LS2 between the light emitting cell LS1 and the light emitting cell LS2. Are formed together. The same applies to the light emitting cell LS2 and the light emitting cell LS3. In contrast, the opening 33b does not expose the first conductivity-type semiconductor layer 23 around the light emitting cell LS3 adjacent thereto.

도 7을 참조하면, 이어서, 상기 개구부들(33a)을 통해 제1 도전형 반도체층들(23)에 연결되는 연결 금속들(33a) 및 개구부(33b)를 통해 제1 도전형 반도체층에 연결된 중간 금속(33b)이 형성된다. 이때, 상기 반사 금속층(29)을 덮는 보호 금속층(33c)이 함께 형성될 수 있다. 상기 연결 금속들(33a) 및 중간 금속(33b)은 제1 절연층(31)에 의해 발광셀들의 측벽으로부터 이격된다. Referring to FIG. 7, the connection metals 33a connected to the first conductivity-type semiconductor layers 23 through the openings 33a and the first conductivity-type semiconductor layer are connected to the first conductivity-type semiconductor layers through the openings 33b. The intermediate metal 33b is formed. In this case, the protective metal layer 33c covering the reflective metal layer 29 may be formed together. The connecting metals 33a and the intermediate metal 33b are spaced apart from sidewalls of the light emitting cells by the first insulating layer 31.

상기 중간 금속(33b) 및 보호 금속층(33c)은 생략될 수도 있다. 또한, 상기 중간 금속(33b)이 생략되는 경우, 상기 개구부(33b)는 개구부들(33a)과 함께 형성될 필요가 없으며, 이후 공정에서 형성될 수 있다.The intermediate metal 33b and the protective metal layer 33c may be omitted. In addition, when the intermediate metal 33b is omitted, the opening 33b does not need to be formed together with the openings 33a and may be formed in a later process.

도 8을 참조하면, 상기 연결 금속들(33a)을 덮는 제2 절연층(35)이 형성된다. 상기 제2 절연층(35)은 연결 금속들(33a)이 형성된 기판의 거의 전면 상에 증착되어 연결 금속들(33a) 뿐만 아니라 발광셀들 및 중간 금속(35a)을 덮을 수 있다. 그 후, 상기 제2 절연층(35)이 패터닝되어 보호 금속층들(33c) 및 중간 금 속(33b)을 노출시키는 개구부들이 형성된다.Referring to FIG. 8, a second insulating layer 35 covering the connection metals 33a is formed. The second insulating layer 35 may be deposited on almost the entire surface of the substrate on which the connection metals 33a are formed to cover not only the connection metals 33a but also the light emitting cells and the intermediate metal 35a. Thereafter, the second insulating layer 35 is patterned to form openings that expose the protective metal layers 33c and the intermediate metal 33b.

도 9를 참조하면, 상기 제2 절연층(35) 상에 연결 금속(37)이 형성된다. 상기 연결 금속(37)은 기판(21) 전면 상부에 형성될 수 있으며, 제2 절연층(35)의 개구부들을 통해 보호 금속층들(33c)에 연결되고 또한 중간 금속(33b)에 연결된다. 상기 연결 금속(37)에 의해 제2 도전형 반도체층들(27a)이 서로 전기적으로 연결된다. 상기 연결 금속(37)은 단일층 또는 다중층으로 형성될 수 있으며, 예를 들어 Ni, Ti, Ta, Pt, W, Cr, Pd 등으로 형성될 수 있다. 또한, 상기 연결 금속(37)은 반사 금속층 및/또는 보호 금속층을 포함할 수 있으며, 이 경우, 상기 반사 금속층(29) 및/또는 보호 금속층(33c)을 형성하는 공정은 생략될 수도 있다.Referring to FIG. 9, a connection metal 37 is formed on the second insulating layer 35. The connecting metal 37 may be formed on the front surface of the substrate 21, and is connected to the protective metal layers 33c and the intermediate metal 33b through openings of the second insulating layer 35. The second conductive semiconductor layers 27a are electrically connected to each other by the connection metal 37. The connection metal 37 may be formed of a single layer or multiple layers, for example, Ni, Ti, Ta, Pt, W, Cr, Pd and the like. In addition, the connection metal 37 may include a reflective metal layer and / or a protective metal layer. In this case, the process of forming the reflective metal layer 29 and / or the protective metal layer 33c may be omitted.

도 10을 참조하면, 상기 연결 금속(37) 상에 본딩 금속(41)이 형성될 수 있다. 상기 본딩 금속(41)은 예를 들어 AuSn(80/20wt%)으로 약 15,000Å 두께로 형성될 수 있다. 또한, 본딩 금속(43)이 기판(51) 상에 형성될 수 있으며, 상기 본딩 금속들(41, 43)을 서로 마주보도록 본딩함으로써 기판(51)이 상기 연결 금속(37) 상에 본딩된다. 상기 기판(51)은 특별히 한정되는 것은 아니지만, 희생기판(21)과 동일한 열팽창 계수를 갖는 기판일 수 있으며, 예컨대 사파이어 기판일 수 있다.Referring to FIG. 10, a bonding metal 41 may be formed on the connection metal 37. The bonding metal 41 may be formed of, for example, AuSn (80/20 wt%) to a thickness of about 15,000 μm. In addition, a bonding metal 43 may be formed on the substrate 51, and the substrate 51 is bonded on the connection metal 37 by bonding the bonding metals 41 and 43 to face each other. The substrate 51 is not particularly limited, but may be a substrate having the same thermal expansion coefficient as the sacrificial substrate 21, and may be, for example, a sapphire substrate.

도 11을 참조하면, 상기 희생 기판(21)이 제거되고 상기 제1 도전형 반도체층(23)이 노출된다. 희생 기판(21)은 레이저 리프트 오프(LLO) 기술 또는 다른 기계적 방법이나 화학적 방법에 의해 분리될 수 있다. 이때, 버퍼층도 제거되어 제1 도전형 반도체층(23)이 노출된다. 도 12는 희생기판(21)이 제거된 후, 제1 도전형 반도체층(23)이 위쪽을 향하도록 도시된 도면이다. 설명의 편의상, 제1 전극 패드 영역 및 제2 전극 패드 영역들이 동일한 방향에 위치하는 것으로 도시하였다.Referring to FIG. 11, the sacrificial substrate 21 is removed and the first conductive semiconductor layer 23 is exposed. The sacrificial substrate 21 may be separated by laser lift off (LLO) technology or other mechanical or chemical methods. At this time, the buffer layer is also removed to expose the first conductivity-type semiconductor layer 23. FIG. 12 is a view illustrating the first conductive semiconductor layer 23 facing upward after the sacrificial substrate 21 is removed. For convenience of description, the first electrode pad region and the second electrode pad region are illustrated as being located in the same direction.

도 13을 참조하면, 상기 노출된 제1 도전형 반도체층(23)을 패터닝하여 제1 및 제2 전극 패드 영역들 상에 제1 및 제2 분리된 층들(23b, 23c)을 형성하고, 또한 서로 분리된 제1 도전형 반도체층들(23a)을 형성한다. 이때, 상기 제1 도전형 반도체층(23)이 제거되는 위치에 제1 절연층(31)이 노출될 수 있으며, 따라서 연결 금속들(33a) 및 중간 금속(33b)이 외부에 노출되는 것을 방지할 수 있다.Referring to FIG. 13, the exposed first conductive semiconductor layer 23 is patterned to form first and second separated layers 23b and 23c on first and second electrode pad regions. The first conductive semiconductor layers 23a separated from each other are formed. In this case, the first insulating layer 31 may be exposed at the position where the first conductive semiconductor layer 23 is removed, thereby preventing the connection metals 33a and the intermediate metal 33b from being exposed to the outside. can do.

다시 도 2를 참조하면, 상기 제1 분리된 층(23b) 상에 제1 전극 패드(45a)가 형성되고, 제2 분리된 층(23c) 상에 제2 전극 패드(45b)가 형성된다. 상기 전극 패드들(45a, 45b)은 서로 동일한 재료로 형성될 수 있다. 한편, 상기 발광셀들 상의 제1 도전형 반도체층들(23a)에 PEC(광전 화학) 식각 등에 의해 거칠어진 표면(R)이 형성될 수 있다. 이후, 상기 복수개의 발광셀들을 포함하는 단일칩으로 분리되어 발광소자가 완성된다.Referring to FIG. 2 again, a first electrode pad 45a is formed on the first separated layer 23b and a second electrode pad 45b is formed on the second separated layer 23c. The electrode pads 45a and 45b may be formed of the same material. Meanwhile, a roughened surface R may be formed on the first conductive semiconductor layers 23a on the light emitting cells by PEC (photoelectric chemical) etching. Thereafter, the light emitting device is completed by separating into a single chip including the plurality of light emitting cells.

본 실시예에 있어서, 제1 전극 패드 영역 상에 분리된 층(23b)이 형성되는 것으로 설명하였지만, 제1 전극 패드 영역 상의 제1 도전형 반도체층은 발광셀(LS1)의 제1 도전형 반도체층으로부터 분리되지 않을 수도 있다. 또한, 상기 발광셀들의 제1 도전형 반도체층들(23a)은 서로 분리되지 않고 연속적일 수도 있다.In the present embodiment, it has been described that the separated layer 23b is formed on the first electrode pad region, but the first conductive semiconductor layer on the first electrode pad region is the first conductive semiconductor of the light emitting cell LS1. It may not be separated from the layer. In addition, the first conductivity-type semiconductor layers 23a of the light emitting cells may be continuous without being separated from each other.

이상에서 본 발명에 대해 몇몇 실시예들을 예로 들어 설명되었지만, 본 발명은 앞서 설명된 실시예들에 한정되지 않고, 본 발명의 기술적 사상을 벗어나지 않으면서 당업자들에 의해 다양하게 변형 및 변경될 수 있다. 이러한 변형 및 변경들은 아래의 청구범위에서 정의되는 본 발명의 범위에 포함된다.Although the embodiments of the present invention have been described above by way of example, the present invention is not limited to the above-described embodiments and may be variously modified and changed by those skilled in the art without departing from the spirit of the present invention. . Such modifications and variations are included in the scope of the present invention as defined in the following claims.

도 1은 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.1 is a plan view illustrating a light emitting device according to an embodiment of the present invention.

도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.2 is a cross-sectional view taken along the line A-A of FIG.

도 3 내지 도 13은 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 단면도들이다.3 to 13 are cross-sectional views illustrating a light emitting device according to an embodiment of the present invention.

Claims (20)

기판;Board; 상기 기판 상부에 위치하고, 각각 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함하는 복수개의 발광셀들;A plurality of light emitting cells disposed on the substrate, each of the light emitting cells including an upper semiconductor layer of a first conductivity type, an active layer, and a lower semiconductor layer of a second conductivity type; 상기 기판과 상기 발광셀들 사이에 위치하고, 상기 활성층들 및 상기 제1 도전형의 상부 반도체층들로부터 절연되며, 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속;A connection metal disposed between the substrate and the light emitting cells, insulated from the active layers and the upper semiconductor layers of the first conductivity type, and electrically connected to the lower semiconductor layers of the second conductivity type; 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속과 상기 제2 도전형의 하부 반도체층들 사이에 개재된 반사 금속층들;Reflective metal layers interposed between the connection metal electrically connecting the lower semiconductor layers of the second conductivity type and the lower semiconductor layers of the second conductivity type; 상기 발광셀들의 광방출면들로부터 이격되어 배치되고, 상기 상부 반도체층들에 전기적으로 연결된 제1 전극 패드; 및First electrode pads spaced apart from the light emitting surfaces of the light emitting cells and electrically connected to the upper semiconductor layers; And 상기 발광셀들과 이격되고 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속에 전기적으로 연결된 제2 전극 패드를 포함하고,A second electrode pad spaced apart from the light emitting cells and electrically connected to a connection metal electrically connecting the lower semiconductor layers of the second conductivity type, 상기 제1 도전형의 상부 반도체층들 각각은 상기 발광셀 영역으로부터 연장된 연장부를 갖는 발광 소자.Each of the first conductive upper semiconductor layers has an extension portion extending from the light emitting cell region. 청구항 1에 있어서,The method according to claim 1, 상기 기판 상부에 위치하고 상기 발광셀들로부터 이격된 제1 도전형 반도체의 제1 및 제2 분리된 층들을 더 포함하고,Further comprising first and second separated layers of a first conductivity type semiconductor positioned on the substrate and spaced apart from the light emitting cells, 상기 제1 및 제2 전극 패드들은 각각 상기 제1 및 제2 분리된 층들 상에 위치하는 발광 소자.And the first and second electrode pads are disposed on the first and second separated layers, respectively. 청구항 2에 있어서,The method according to claim 2, 상기 제2 전극 패드는 상기 제2 분리된 층을 통해 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속에 전기적으로 연결된 발광 소자.And the second electrode pad is electrically connected to a connection metal electrically connecting the lower semiconductor layers of the second conductivity type through the second separated layer. 청구항 2에 있어서,The method according to claim 2, 상기 제1 분리된 층의 하부면과 상기 발광셀들 중 하나의 상부 반도체층의 하부면을 전기적으로 연결하는 연결 금속을 더 포함하는 발광 소자.And a connection metal electrically connecting the lower surface of the first separated layer and the lower surface of one of the upper semiconductor layers of the light emitting cells. 청구항 4에 있어서,The method according to claim 4, 상기 발광셀들의 상부 반도체층들을 전기적으로 연결하는 연결 금속들을 더 포함하는 발광 소자.The light emitting device further comprises connecting metals electrically connecting the upper semiconductor layers of the light emitting cells. 청구항 5에 있어서,The method according to claim 5, 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속과 상기 상부 반도체층들에 연결된 연결 금속들을 절연시키는 절연층을 더 포함하는 발광 소자.The light emitting device of claim 2, further comprising an insulating layer insulating the connecting metal electrically connecting the lower semiconductor layers of the second conductivity type and the connecting metals connected to the upper semiconductor layers. 청구항 5에 있어서,The method according to claim 5, 상기 상부 반도체층들은 서로 이격된 발광 소자.The upper semiconductor layers are spaced apart from each other. 청구항 5에 있어서,The method according to claim 5, 상기 발광셀들의 상부 반도체층들을 전기적으로 연결하는 연결 금속들은 서로 연결되어 있는 발광 소자.A light emitting device in which connection metals electrically connecting upper semiconductor layers of the light emitting cells are connected to each other. 청구항 1에 있어서,The method according to claim 1, 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속과 상기 반사 금속층들 사이에 개재된 보호 금속층을 더 포함하는 발광 소자.And a protective metal layer interposed between the connecting metal electrically connecting the lower semiconductor layers of the second conductivity type and the reflective metal layers. 청구항 1에 있어서,The method according to claim 1, 상기 광방출면들은 거칠어진 면인 발광 소자.The light emitting surface of the light emitting device is a rough surface. 발광셀 영역들, 제1 및 제2 전극 패드 영역들을 갖는 희생 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층들 사이에 개재된 활성층을 포함하는 화합물 반도체층들을 형성하되, 상기 제1 도전형 반도체층이 상기 희생 기판 쪽에 가깝게 위치하고;An active layer interposed between the first conductive semiconductor layer, the second conductive semiconductor layer, and the first and second conductive semiconductor layers is formed on the sacrificial substrate having the light emitting cell regions and the first and second electrode pad regions. Forming compound semiconductor layers, wherein the first conductivity type semiconductor layer is located closer to the sacrificial substrate; 상기 화합물 반도체층들을 패터닝하여 상기 발광셀 영역들 상에 복수개의 발광셀들을 형성하되, 상기 제1 및 제2 전극 패드 영역들 상부 및 상기 발광셀들 주 위에 상기 제1 도전형 반도체층이 노출되고;Patterning the compound semiconductor layers to form a plurality of light emitting cells on the light emitting cell regions, wherein the first conductivity-type semiconductor layer is exposed over the first and second electrode pad regions and around the light emitting cells; ; 상기 발광셀들 상에 반사 금속층들을 형성하고;Forming reflective metal layers on the light emitting cells; 상기 발광셀들 및 상기 노출된 제1 도전형 반도체층을 덮는 제1 절연층을 형성하되, 상기 제1 절연층은 상기 반사 금속층들을 노출시키는 개구부 및 상기 제2 전극 패드 영역 상부의 제1 도전형 반도체층을 노출시키는 개구부를 갖고;A first insulating layer is formed to cover the light emitting cells and the exposed first conductive semiconductor layer, wherein the first insulating layer has an opening for exposing the reflective metal layers and a first conductive type over the second electrode pad region. An opening exposing the semiconductor layer; 상기 제1 절연층 및 상기 반사 금속층들을 덮어 상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속을 형성하되, 상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속은 상기 제2 전극 패드 영역 상부의 제1 도전형 반도체층에 전기적으로 연결되고;A connecting metal is formed to cover the first insulating layer and the reflective metal layers to electrically connect the second conductive semiconductor layers, and the connecting metal electrically connecting the second conductive semiconductor layers is the second electrode pad region. Electrically connected to the upper first conductive semiconductor layer; 상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속 상에 기판을 본딩하고;Bonding a substrate on a connection metal electrically connecting the second conductivity type semiconductor layers; 상기 희생 기판을 제거하여 상기 제1 도전형 반도체층을 노출시키고; 및Removing the sacrificial substrate to expose the first conductivity type semiconductor layer; And 상기 노출된 제1 도전형 반도체층을 패터닝하여, 상기 제2 전극 패드 영역 상부의 제1 도전형 반도체층을 상기 발광셀들로부터 분리하는 것을 포함하는 발광 소자 제조 방법.And patterning the exposed first conductive semiconductor layer to separate the first conductive semiconductor layer on the second electrode pad region from the light emitting cells. 청구항 11에 있어서,The method of claim 11, 상기 제1 및 제2 전극 패드 영역들 상의 제1 도전형 반도체층들 상에 제1 및 제2 전극 패드들을 형성하는 것을 더 포함하는 발광 소자 제조 방법.And forming first and second electrode pads on first conductive semiconductor layers on the first and second electrode pad regions. 청구항 11에 있어서,The method of claim 11, 상기 반사 금속층들 상에 보호 금속층들을 형성하는 것을 더 포함하는 발광 소자 제조 방법.And forming protective metal layers on the reflective metal layers. 청구항 11에 있어서,The method of claim 11, 상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속을 형성하기 전에,Before forming the connection metal for electrically connecting the second conductivity type semiconductor layers, 상기 제1 절연층을 패터닝하여 상기 제1 전극 패드 영역 상의 제1 도전형 반도체층과 상기 발광셀들 주위의 제1 도전형 반도체층을 노출시키는 개구부들을 형성하고;Patterning the first insulating layer to form openings exposing a first conductive semiconductor layer on the first electrode pad region and a first conductive semiconductor layer around the light emitting cells; 상기 개구부들을 통해 상기 제1 전극 패드 영역들 상부의 제1 도전형 반도체층과 상기 발광셀들 중 하나의 주위의 상기 제1 도전형 반도체층을 연결하는 연결 금속 및 상기 발광셀들 사이에서 상기 발광셀들 주위의 제1 도전형 반도체층을 연결하는 연결 금속들을 형성하고;The light emission between the light emitting cells and a connection metal connecting the first conductive semiconductor layer on the first electrode pad regions and the first conductive semiconductor layer around one of the light emitting cells through the openings; Forming connecting metals connecting the first conductivity-type semiconductor layer around the cells; 상기 제1 도전형 반도체층을 연결하는 연결 금속들을 덮는 제2 절연층을 형성하는 것을 더 포함하되,The method may further include forming a second insulating layer covering the connection metals connecting the first conductive semiconductor layer. 상기 제2 절연층은 상기 반사 금속층들 상부 및 상기 제2 전극 패드 영역 상부에 각각 개구부들을 갖는 발광 소자 제조 방법.And the second insulating layer has openings on the reflective metal layers and on the second electrode pad region, respectively. 청구항 14에 있어서,The method according to claim 14, 상기 제2 전극 패드 영역 상부의 제1 절연층 상에 중간 금속을 형성하는 것을 더 포함하되, 상기 중간 금속은 상기 제1 절연층의 개구부를 통해 상기 제2 전극 패드 영역 상부의 제1 도전형 반도체층에 전기적으로 연결되고,The method may further include forming an intermediate metal on the first insulating layer on the second electrode pad region, wherein the intermediate metal is formed on the first conductive semiconductor layer on the second electrode pad region through the opening of the first insulating layer. Electrically connected to the floor, 상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속은 상기 제2 절연층의 개구부를 통해 상기 중간 금속에 전기적으로 연결되는 발광 소자 제조 방법.And a connecting metal electrically connecting the second conductive semiconductor layers to the intermediate metal through the opening of the second insulating layer. 청구항 14에 있어서,The method according to claim 14, 상기 제1 전극 패드 영역 상의 제1 도전형 반도체층 및 상기 발광셀들 주위의 제1 도전형 반도체층을 서로 분리하는 것을 더 포함하는 발광 소자 제조 방법.And separating the first conductive semiconductor layer on the first electrode pad region and the first conductive semiconductor layer around the light emitting cells from each other. 청구항 16에 있어서,18. The method of claim 16, 상기 제1 도전형 반도체층을 분리할 때, 상기 제1 절연층이 노출되는 발광 소자 제조 방법.When the first conductive semiconductor layer is separated, the first insulating layer is exposed light emitting device manufacturing method. 청구항 14에 있어서,The method according to claim 14, 상기 반사 금속층들 상에 보호 금속층들을 형성하는 것을 더 포함하되, 상기 보호 금속층들은 상기 제1 도전형 반도체층을 연결하는 연결 금속을 형성할 때 함께 형성되는 발광 소자 제조 방법.Forming protective metal layers on the reflective metal layers, wherein the protective metal layers are formed together when forming a connection metal connecting the first conductive semiconductor layer. 청구항 11에 있어서,The method of claim 11, 상기 희생기판을 분리한 후, 상기 노출된 제1 도전형 반도체층 표면에 거칠어진 면을 형성하는 것을 더 포함하는 발광 소자 제조 방법.After removing the sacrificial substrate, forming a roughened surface on the exposed first conductive semiconductor layer. 청구항 11에 있어서,The method of claim 11, 상기 제1 도전형 반도체층은 n형이고, 상기 제2 도전형 반도체층은 p형인 발광 소자 제조 방법.The first conductive semiconductor layer is n-type, the second conductive semiconductor layer is a p-type light emitting device manufacturing method.
KR1020080095926A 2008-09-30 2008-09-30 Light emitting device and method of fabricating the same KR101017394B1 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020080095926A KR101017394B1 (en) 2008-09-30 2008-09-30 Light emitting device and method of fabricating the same
JP2009224120A JP5123269B2 (en) 2008-09-30 2009-09-29 Light emitting device and manufacturing method thereof
US12/570,456 US8288781B2 (en) 2008-09-30 2009-09-30 Light emitting device and method of fabricating the same
US13/073,794 US8648369B2 (en) 2008-09-30 2011-03-28 Light emitting device and method of fabricating the same
US13/237,778 US9059015B2 (en) 2008-09-30 2011-09-20 Light emitting device and method of fabricating the same
JP2012235992A JP5719336B2 (en) 2008-09-30 2012-10-25 Light emitting device
US14/138,917 US9431377B2 (en) 2008-09-30 2013-12-23 Light emitting device and method of fabricating the same
US14/229,773 US9337175B2 (en) 2008-09-30 2014-03-28 Light emitting device and method of fabricating the same
US15/226,412 US20160343922A1 (en) 2008-09-30 2016-08-02 Light emitting device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080095926A KR101017394B1 (en) 2008-09-30 2008-09-30 Light emitting device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20100036617A KR20100036617A (en) 2010-04-08
KR101017394B1 true KR101017394B1 (en) 2011-02-28

Family

ID=42214099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080095926A KR101017394B1 (en) 2008-09-30 2008-09-30 Light emitting device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101017394B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101093117B1 (en) 2008-09-30 2011-12-13 서울옵토디바이스주식회사 Light emitting device for ac operation and method of fabricating the same
KR101115539B1 (en) 2011-06-10 2012-02-28 서울옵토디바이스주식회사 Light emitting device and method of fabricating the same
WO2013141421A1 (en) * 2012-03-22 2013-09-26 주식회사 씨엘포토닉스 Horizontal power led device and method for manufacturing same
KR101539591B1 (en) * 2013-12-23 2015-07-28 광주과학기술원 Method of transferring light emitting diode using laser blocking layer

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101017395B1 (en) * 2008-12-24 2011-02-28 서울옵토디바이스주식회사 Light emitting device having plurality of light emitting cells and method of fabricating the same
KR101557362B1 (en) 2008-12-31 2015-10-08 서울바이오시스 주식회사 Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
KR101533817B1 (en) 2008-12-31 2015-07-09 서울바이오시스 주식회사 Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
KR101138978B1 (en) * 2010-09-27 2012-04-26 서울옵토디바이스주식회사 High efficiency light emitting diode and method of fabricating the same
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101142965B1 (en) * 2010-09-24 2012-05-08 서울반도체 주식회사 Wafer-level light emitting diode package and method of fabricating the same
JP4989773B1 (en) * 2011-05-16 2012-08-01 株式会社東芝 Semiconductor light emitting device
CN106098889B (en) 2011-09-16 2019-02-15 首尔伟傲世有限公司 Light emitting diode and the method for manufacturing the light emitting diode
KR101691589B1 (en) * 2011-09-16 2017-01-02 서울바이오시스 주식회사 Light emitting diode and method of fabricating the same
KR101457205B1 (en) * 2013-02-06 2014-10-31 서울바이오시스 주식회사 Light emitting device having semiconductor layers spaced apart from each other and method of fabricating the same
KR102347480B1 (en) * 2015-03-18 2022-01-07 서울바이오시스 주식회사 Light-emitting diode including metal bulk
KR102038443B1 (en) * 2015-03-26 2019-10-30 엘지이노텍 주식회사 Light emitting device and light emitting device package
CN205944139U (en) 2016-03-30 2017-02-08 首尔伟傲世有限公司 Ultraviolet ray light -emitting diode spare and contain this emitting diode module
CN107195747B (en) * 2017-06-01 2024-03-26 华南理工大学 Micron-sized flip LED chip and preparation method thereof
KR20200026709A (en) * 2019-08-21 2020-03-11 엘지전자 주식회사 Display device using semiconductor light emitting device and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060066870A (en) * 2004-12-14 2006-06-19 서울옵토디바이스주식회사 Luminous device
KR20060087620A (en) * 2005-01-29 2006-08-03 서울옵토디바이스주식회사 Light emitting device having a plurality of light emitting cells and package mounting the same
KR100642522B1 (en) 2005-09-30 2006-11-03 서울옵토디바이스주식회사 Light emitting diode employing a patterned transparent substrate
KR20070075164A (en) * 2006-01-12 2007-07-18 서울옵토디바이스주식회사 Luminous device and the method therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060066870A (en) * 2004-12-14 2006-06-19 서울옵토디바이스주식회사 Luminous device
KR20060087620A (en) * 2005-01-29 2006-08-03 서울옵토디바이스주식회사 Light emitting device having a plurality of light emitting cells and package mounting the same
KR100642522B1 (en) 2005-09-30 2006-11-03 서울옵토디바이스주식회사 Light emitting diode employing a patterned transparent substrate
KR20070075164A (en) * 2006-01-12 2007-07-18 서울옵토디바이스주식회사 Luminous device and the method therefor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101093117B1 (en) 2008-09-30 2011-12-13 서울옵토디바이스주식회사 Light emitting device for ac operation and method of fabricating the same
KR101115539B1 (en) 2011-06-10 2012-02-28 서울옵토디바이스주식회사 Light emitting device and method of fabricating the same
WO2013141421A1 (en) * 2012-03-22 2013-09-26 주식회사 씨엘포토닉스 Horizontal power led device and method for manufacturing same
US9343623B2 (en) 2012-03-22 2016-05-17 Jeong Woon Bae Horizontal power LED device and method for manufacturing same
KR101539591B1 (en) * 2013-12-23 2015-07-28 광주과학기술원 Method of transferring light emitting diode using laser blocking layer

Also Published As

Publication number Publication date
KR20100036617A (en) 2010-04-08

Similar Documents

Publication Publication Date Title
KR101017394B1 (en) Light emitting device and method of fabricating the same
JP5719336B2 (en) Light emitting device
KR100887139B1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
KR102450150B1 (en) Semiconductor light emitting device
KR101457209B1 (en) Light emitting device and method for fabricating the same
JP5816243B2 (en) Light emitting device and light emitting device package
JP6347600B2 (en) High efficiency light emitting diode
KR101769048B1 (en) Light emitting device, light emitting device package and lighting installation having the same
KR100999701B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101106139B1 (en) Light emitting diode with a metal reflection layer expanded and method for manufacturing the same
US9871168B2 (en) Light emitting diode device having connected light emitting diode elements and method of fabricating the same
KR101154511B1 (en) High efficiency light emitting diode and method of fabricating the same
KR101769072B1 (en) High efficiency light emitting diode and method of fabricating the same
KR20110132161A (en) Semiconductor light emitting diode and method of manufacturing thereof
KR102563266B1 (en) Light emitting device and light module
KR101138978B1 (en) High efficiency light emitting diode and method of fabricating the same
KR101634370B1 (en) High efficiency light emitting diode and method of fabricating the same
KR101158077B1 (en) High efficiency light emitting diode and method of fabricating the same
KR101681573B1 (en) Method of manufacturing Light emitting device
KR102071035B1 (en) Light emitting diode and method of fabricating the same
KR101138977B1 (en) Light emitting device and method of fabricating the same
KR20110069326A (en) Light emitting device and method of fabricating the same
KR20120073396A (en) Light emitting diode and method of fabricating the same
KR20120033294A (en) High efficiency light emitting diode and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150112

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 8