KR101769048B1 - Light emitting device, light emitting device package and lighting installation having the same - Google Patents

Light emitting device, light emitting device package and lighting installation having the same Download PDF

Info

Publication number
KR101769048B1
KR101769048B1 KR1020100132553A KR20100132553A KR101769048B1 KR 101769048 B1 KR101769048 B1 KR 101769048B1 KR 1020100132553 A KR1020100132553 A KR 1020100132553A KR 20100132553 A KR20100132553 A KR 20100132553A KR 101769048 B1 KR101769048 B1 KR 101769048B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
type semiconductor
semiconductor layer
electrode layer
Prior art date
Application number
KR1020100132553A
Other languages
Korean (ko)
Other versions
KR20120070988A (en
Inventor
문지형
이상열
김청송
최광기
송준오
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100132553A priority Critical patent/KR101769048B1/en
Priority to TW100114444A priority patent/TWI532214B/en
Priority to EP11163693.2A priority patent/EP2442374B1/en
Priority to US13/102,478 priority patent/US8643040B2/en
Priority to CN201110173945.XA priority patent/CN102447031B/en
Publication of KR20120070988A publication Critical patent/KR20120070988A/en
Priority to US14/169,310 priority patent/US9640726B2/en
Application granted granted Critical
Publication of KR101769048B1 publication Critical patent/KR101769048B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0066—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form characterised by the light source being coupled to the light guide
    • G02B6/0073—Light emitting diode [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 실시예는 발광 소자, 이를 포함하는 발광소자 패키지 및 조명 장치에 관한 것이다. 실시예의 발광 소자는, 제 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 아래에 위치되고 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극층; 상기 제2 전극층, 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극층; 상기 제1 전극층과 상기 제2 전극층 사이의 절연층; 을 포함하고, 상기 제1 도전형 반도체층에 접하는 상기 제1 전극층의 부분은 러프니스가 형성된다.
실시예의 발광 소자, 이를 포함하는 발광소자 패키지 및 조명 장치는 전기적 특성 및 신뢰성을 향상시킬 수 있다.Embodiments of the present invention relate to a light emitting device, a light emitting device package including the same, and a lighting device. A light emitting device of an embodiment includes a light emitting structure including a conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A second electrode layer located below the light emitting structure and electrically connected to the second conductive semiconductor layer; A first electrode layer penetrating the second electrode layer, the second conductivity type semiconductor layer, and the active layer and electrically connected to the first conductivity type semiconductor layer; An insulating layer between the first electrode layer and the second electrode layer; And a portion of the first electrode layer in contact with the first conductivity type semiconductor layer is formed with a roughness.
The light emitting device, the light emitting device package and the lighting device including the light emitting device of the embodiment can improve the electrical characteristics and reliability.

Description

발광 소자, 이를 포함하는 발광소자 패키지 및 조명 장치 {Light emitting device, light emitting device package and lighting installation having the same}TECHNICAL FIELD [0001] The present invention relates to a light emitting device, a light emitting device package including the light emitting device,

본 발명의 실시예는 발광 소자, 이를 포함하는 발광소자 패키지 및 조명 장치에 관한 것이다.Embodiments of the present invention relate to a light emitting device, a light emitting device package including the same, and a lighting device.

발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.BACKGROUND ART Light emitting diodes (LEDs) are a kind of semiconductor devices that convert the electric power to infrared rays or light using the characteristics of compound semiconductors, exchange signals, or use as a light source.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.III-V nitride semiconductors (group III-V nitride semiconductors) are widely recognized as key materials for light emitting devices such as light emitting diodes (LEDs) and laser diodes (LD) due to their physical and chemical properties.

이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.Since such a light emitting diode does not contain environmentally harmful substances such as mercury (Hg) used in conventional lighting devices such as incandescent lamps and fluorescent lamps, it has excellent environmental friendliness, and has advantages such as long life and low power consumption characteristics. .

실시예는 전기적 특성 및 신뢰성을 향상시킬 수 있는 발광 소자, 이를 포함하는 발광소자 패키지 및 조명 장치를 제공한다.Embodiments provide a light emitting device capable of improving electrical characteristics and reliability, a light emitting device package including the same, and a lighting device.

실시예의 발광 소자는, 제 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 아래에 위치되고 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극층; 상기 제2 전극층, 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극층; 상기 제1 전극층과 상기 제2 전극층 사이의 절연층; 을 포함하고, 상기 제1 도전형 반도체층에 접하는 상기 제1 전극층의 부분은 러프니스가 형성된다.A light emitting device of an embodiment includes a light emitting structure including a conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A second electrode layer located below the light emitting structure and electrically connected to the second conductive semiconductor layer; A first electrode layer penetrating the second electrode layer, the second conductivity type semiconductor layer, and the active layer and electrically connected to the first conductivity type semiconductor layer; An insulating layer between the first electrode layer and the second electrode layer; And a portion of the first electrode layer in contact with the first conductivity type semiconductor layer is formed with a roughness.

또한, 상기 제1 전극층은 하부층과, 상기 하부층으로부터 분기되어 상기 제1 도전형 반도체층에 접하는 하나 이상의 접촉 전극을 갖는다.The first electrode layer has a lower layer and at least one contact electrode branched from the lower layer and in contact with the first conductive type semiconductor layer.

또한, 상기 제2 도전형 반도체층 및 활성층의 측면을 덮는 보호층; 을 더 포함한다. A protective layer covering the side surfaces of the second conductivity type semiconductor layer and the active layer; .

또한, 상기 제2 전극층의 일 측은 상기 발광구조물의 외부로 노출되고, 상기 노출된 부분에는 제2 전극 패드가 형성된다. In addition, one side of the second electrode layer is exposed to the outside of the light emitting structure, and a second electrode pad is formed in the exposed portion.

또한, 상기 제1 전극층의 일 측은 상기 발광구조물의 외부로 노출되고, 상기 노출된 부분에는 제1 전극 패드가 형성된다. In addition, one side of the first electrode layer is exposed to the outside of the light emitting structure, and a first electrode pad is formed in the exposed portion.

또한, 상기 제1 도전형 반도체층의 상면에는 러프니스 또는 패턴이 형성된다. A roughness or pattern is formed on the upper surface of the first conductivity type semiconductor layer.

실시예의 발광 소자는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 아래에 위치되고 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극층; 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극층; 상기 제1 전극층과 상기 제2 전극층 사이의 절연층; 을 포함하고, 상기 제1 도전형 반도체층에 접하는 상기 제1 전극층의 부분은 러프니스가 형성된다.The light emitting device of the embodiment includes a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer; A second electrode layer located below the light emitting structure and electrically connected to the second conductive semiconductor layer; The second conductive type semiconductor layer, a first electrode layer penetrating the active layer and electrically connected to the first conductive type semiconductor layer; An insulating layer between the first electrode layer and the second electrode layer; And a portion of the first electrode layer in contact with the first conductivity type semiconductor layer is formed with a roughness.

또한, 상기 제1 전극층은 상기 제2 도전형 반도체층 및 상기 활성층의 측면을 관통하여 상기 제1 도전형 반도체층에 접하는 접촉부와, 상기 발광구조물로부터 노출되는 노출부를 갖는다. The first electrode layer has a contact portion that penetrates the side surfaces of the second conductivity type semiconductor layer and the active layer and contacts the first conductivity type semiconductor layer, and an exposed portion that is exposed from the light emitting structure.

또한, 상기 제1 전극층은 상기 제2 도전형 반도체층 및 상기 활성층의 중앙 부분을 관통하여 상기 제1 도전형 반도체층에 접하는 접촉부와, 상기 접촉부에 인접하고 상기 제1 도전형 반도체층으로부터 노출되는 노출부를 갖는다. The first electrode layer may include a contact portion that penetrates a center portion of the second conductivity type semiconductor layer and the active layer and contacts the first conductivity type semiconductor layer, and a contact portion that is adjacent to the contact portion and is exposed from the first conductivity type semiconductor layer Exposed portion.

또한, 상기 제2 도전형 반도체층 및 상기 활성층의 측면을 덮는 보호층; 을 더 포함한다. A protective layer covering the side surfaces of the second conductivity type semiconductor layer and the active layer; .

또한, 상기 발광구조물은 서로 인접하는 복수의 셀들로 분할되며, 상기 제1 전극층은, 상기 복수의 셀들로 분할된 상기 발광구조물의 중앙 영역에 배치되어, 상기 복수의 셀들 각각의 제2 도전형 반도체층과 활성층을 관통하여 상기 제1 도전형 반도체층에 접하는 접촉부들과, 상기 접촉부에 인접하고 상기 제1 도전형 반도체층으로부터 노출되는 노출부를 갖는다. The light emitting structure may be divided into a plurality of cells adjacent to each other, and the first electrode layer may be disposed in a central region of the light emitting structure divided into the plurality of cells, And an exposed portion which is adjacent to the contact portion and is exposed from the first conductivity type semiconductor layer.

실시예의 발광소자 패키지는, 패키지 몸체; 상기 패키지 몸체 상에 구비되는 상기 발광 소자; 상기 패키지 몸체에 구비되고, 상기 발광 소자와 전기적으로 연결되는 리드 프레임; 및 상기 발광 소자를 포위하는 수지층; 을 포함한다. A light emitting device package of an embodiment includes: a package body; The light emitting device provided on the package body; A lead frame provided on the package body and electrically connected to the light emitting element; And a resin layer surrounding the light emitting element; .

실시예의 조명 장치는, 회로기판; 상기 회로기판 상에 구비되는 상기 발광 소자; 상기 발광소자로부터 출사된 광을 안내하는 광가이드; 를 포함한다. A lighting apparatus of an embodiment includes: a circuit board; A light emitting element provided on the circuit board; A light guide for guiding light emitted from the light emitting element; .

실시예의 발광 소자, 이를 포함하는 발광소자 패키지 및 조명 장치는 전기적 특성 및 신뢰성을 향상시킬 수 있다.The light emitting device, the light emitting device package and the lighting device including the light emitting device of the embodiment can improve the electrical characteristics and reliability.

도 1은 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 2는 다른 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 3은 다른 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 4는 다른 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 5는 다른 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 6은 다른 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 7은 도 6에 도시된 발광 소자를 나타내는 평면도이다.
도 8은 다른 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 9는 도 8에 도시된 발광 소자를 나타내는 평면도이다.
도 10은 다른 실시예에 따른 발광 소자를 나타내는 평면도이다.
도 11a 내지 도 11e는 실시예에 따른 도 1에 도시된 발광 소자의 제조 방법을 나타내는 도면이다.
도 12a 내지 도 12f는 실시예에 따른 도 3에 도시된 발광 소자의 제조 방법을 나타내는 도면이다.
도 13은 실시예에 따른 발광소자 패키지를 나타내는 단면도이다.
도 14는 발광모듈을 갖는 조명 장치의 일 실시예를 도시하는 도면이다. 1 is a cross-sectional view illustrating a light emitting device according to an embodiment.
2 is a cross-sectional view illustrating a light emitting device according to another embodiment.
3 is a cross-sectional view illustrating a light emitting device according to another embodiment.
4 is a cross-sectional view illustrating a light emitting device according to another embodiment.
5 is a cross-sectional view illustrating a light emitting device according to another embodiment.
6 is a cross-sectional view illustrating a light emitting device according to another embodiment.
7 is a plan view showing the light emitting device shown in Fig.
8 is a cross-sectional view illustrating a light emitting device according to another embodiment.
9 is a plan view showing the light emitting device shown in Fig.
10 is a plan view showing a light emitting device according to another embodiment.
11A to 11E are views showing a method of manufacturing the light emitting device shown in FIG. 1 according to the embodiment.
12A to 12F are views showing a method of manufacturing the light emitting device shown in FIG. 3 according to the embodiment.
13 is a cross-sectional view illustrating a light emitting device package according to an embodiment.
14 is a diagram showing an embodiment of a lighting apparatus having a light emitting module.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

상기의 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In describing the above embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and " under" include both being formed "directly" or "indirectly" In addition, the criteria for above or below each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

도 1은 실시예에 따른 발광 소자를 나타내는 단면도이다. 1 is a cross-sectional view illustrating a light emitting device according to an embodiment.

발광 소자(100)는 지지 기판(110), 제1 전극층(115), 제2 전극층(120), 발광구조물(130), 절연층(140)을 포함한다. The light emitting device 100 includes a supporting substrate 110, a first electrode layer 115, a second electrode layer 120, a light emitting structure 130, and an insulating layer 140.

발광 소자(100)는 복수의 화합물 반도체층, 예컨대, 3족-5족 원소의 화합물 반도체층을 이용한 LED를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device 100 includes an LED using a compound semiconductor layer of a plurality of compound semiconductor layers, for example, a group III-V element, and the LED may be a colored LED emitting light such as blue, green, or red, . The emitted light of the LED may be implemented using various semiconductors, but is not limited thereto.

지지 기판(110)은 전도성 기판 또는 절연 기판일 수 있으며, 발광구조물(130)을 지지한다. 예를 들어, 지지 기판(110)은 소정의 두께를 갖는 베이스 기판(base substrate)으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, SiC) 및 전도성 시트 중 적어도 하나를 포함할 수 있다.The supporting substrate 110 may be a conductive substrate or an insulating substrate and supports the light emitting structure 130. For example, the support substrate 110 may be a base substrate having a predetermined thickness, and may be made of a metal such as copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), copper-tungsten ), A carrier wafer (e.g., Si, Ge, GaAs, ZnO, SiC), and a conductive sheet.

제1 전극층(115)은 지지 기판(110) 상에 형성된다. 제1 전극층(115)은 오믹층(ohmic layer), 반사층(reflective layer), 접합층(bonding layer) 중 적어도 한 층을 포함할 수 있다. 제1 전극층(115)은 후술하는 제1 도전형 반도체층(136)과 반사 금속으로 오믹 접촉되거나 전도성 산화물을 이용하여 오믹 접촉될 수 있다. The first electrode layer 115 is formed on the supporting substrate 110. The first electrode layer 115 may include at least one of an ohmic layer, a reflective layer, and a bonding layer. The first electrode layer 115 may be in ohmic contact with the first conductive type semiconductor layer 136, which will be described later, or in ohmic contact with a conductive oxide.

제1 전극층(115)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다. 또한, 제1 전극층(115)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다. 제1 전극층(115)이 오믹 역할을 수행할 경우, 오믹층은 형성하지 않을 수 있다. The first electrode layer 115 may be formed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Further, the first electrode layer 115 may be formed as a single layer or multiple layers of a reflective electrode material having an ohmic characteristic. When the first electrode layer 115 performs an ohmic function, the ohmic layer may not be formed.

제1 전극층(115)은 상기 금속과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.The first electrode layer 115 may be formed of a metal such as ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO indium gallium tin oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / But it is not limited to these materials.

또한, 제1 전극층(115)은 접합층을 포함할 수 있으며, 이때 접합층은 배리어 금속(barrier metal) 또는 본딩 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta 중 적어도 하나를 포함할 수 있다.The first electrode layer 115 may include a bonding layer, and the bonding layer may include a barrier metal or a bonding metal such as Ti, Au, Sn, Ni, Cr, Ga, In, Bi , Cu, Ag, and Ta.

제2 전극층(120)은 후술하는 제1 전극층(115)의 하부층(115-1) 상에 형성되며, 절연층(140)은 제2 전극층(120)과 제1 전극층(115) 사이에 형성되어, 제1 전극층(115)과 제2 전극층(120)을 전기적으로 절연시킨다.The second electrode layer 120 is formed on the lower layer 115-1 of the first electrode layer 115 to be described later and the insulating layer 140 is formed between the second electrode layer 120 and the first electrode layer 115 , And electrically isolates the first electrode layer 115 and the second electrode layer 120 from each other.

제2 전극층(120)은 오믹층/반사층/접합층의 구조이거나, 오믹층/반사층의 적층 구조이거나, 반사층(오믹 포함)/접합층의 구조일 수 있으나, 이에 대해 한정하지는 않는다. 예컨대, 제2 전극층(120)은 절연층(140) 상에 반사층(122) 및 오믹층(124)이 순차로 적층된 형태일 수 있다.The second electrode layer 120 may be a structure of an ohmic layer / a reflection layer / a junction layer, a laminate structure of an ohmic layer / a reflection layer, or a structure of a reflection layer (including an ohmic layer) / a junction layer. For example, the second electrode layer 120 may be formed by sequentially stacking the reflective layer 122 and the ohmic layer 124 on the insulating layer 140.

반사층(122)은 오믹층(124) 및 절연층(140) 사이에 배치되며, 반사도가 50% 이상인 반사물질로 형성될 수 있다. 반사층(122)은 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한, 반사층(122)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한, 반사층(122)이 발광구조물(예컨대, 제2 도전형 반도체층(132))과 오믹 접촉하는 물질로 형성될 경우, 오믹층(124)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.The reflective layer 122 is disposed between the ohmic layer 124 and the insulating layer 140 and may be formed of a reflective material having a reflectance of 50% or more. The reflective layer 122 may be formed of a material consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, , IAZO, IGZO, IGTO, AZO, ATO, or the like. Further, the reflective layer 122 can be laminated with IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / In addition, when the reflective layer 122 is formed of a material that makes an ohmic contact with the light emitting structure (for example, the second conductive type semiconductor layer 132), the ohmic layer 124 may not be formed separately, .

오믹층(124)은 제2 도전형 반도체층(132)과 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 오믹층(124)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다. 오믹층(124)은 제2 도전형 반도체층(132)에 캐리어의 주입을 원활히 하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다.The ohmic layer 124 is in ohmic contact with the second conductive semiconductor layer 132 and may be formed as a layer or a plurality of patterns. The ohmic layer 124 may be made of a transparent conductive layer and a metal such as indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide ), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IrO x , RuO x , RuO x / Ni, Ag, Ni / IrO x / Au, and Ni / IrO x / Au / ITO. The ohmic layer 124 is provided for smoothly injecting carriers into the second conductive type semiconductor layer 132 and is not necessarily formed.

발광구조물(130)은 제2 전극층(120) 상에 형성된다. 발광구조물(130)은 제2 도전형 반도체층(132), 활성층(134) 및 제1 도전형 반도체층(136)이 순차로 적층된 형태일 수 있다.The light emitting structure 130 is formed on the second electrode layer 120. The light emitting structure 130 may have a stacked structure of the second conductivity type semiconductor layer 132, the active layer 134, and the first conductivity type semiconductor layer 136 sequentially.

제2 도전형 반도체층(132)은 오믹층(124)의 상면과 오믹 접촉하도록 오믹층(124) 상에 형성될 수 있다. 제2 도전형 반도체층(132)은 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 제2 도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트일 수 있다. 제2 도전형 반도체층(132)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The second conductivity type semiconductor layer 132 may be formed on the ohmic layer 124 in ohmic contact with the upper surface of the ohmic layer 124. The second conductive semiconductor layer 132 may be formed of a compound semiconductor of a group III-V element doped with a second conductive dopant such as GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP , AlGaInP, and the like. The second conductivity type dopant may be a P type dopant such as Mg, Zn or the like. The second conductivity type semiconductor layer 132 may be formed as a single layer or a multilayer, but is not limited thereto.

활성층(134)은 제2 도전형 반도체층(132) 상에 형성되며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(134)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층으로 형성될 수 있다.The active layer 134 is formed on the second conductive semiconductor layer 132 and may include any one of a single quantum well structure, a multiple quantum well structure (MQW), a quantum dot structure, or a quantum wire structure. The active layer 134 may be formed of a well layer and a barrier layer, for example, an InGaN well layer / GaN barrier layer or an InGaN well layer / AlGaN barrier layer, using a compound semiconductor material of Group III-V elements.

활성층(134)과 제1 도전형 반도체층(136) 사이 또는 활성층(134)과 제2 도전형 반도체층(132) 사이에는 도전형 클래드층이 형성될 수도 있으며, 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.A conductive clad layer may be formed between the active layer 134 and the first conductive type semiconductor layer 136 or between the active layer 134 and the second conductive type semiconductor layer 132. The conductive clad layer may be an AlGaN- As shown in FIG.

제1 도전형 반도체층(136)은 활성층(134) 상에 형성되며, 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 제1 도전형 반도체층(136)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 제1 도전형 반도체층(136)의 상면에는 광 추출 효율을 향상시키기 위해 러프니스(roughness) 또는 패턴(160)이 형성될 수 있다. The first conductive semiconductor layer 136 is formed on the active layer 134 and is formed of a compound semiconductor of a group III-V element doped with the first conductive dopant such as GaN, AlN, AlGaN, InGaN, InN , InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like. The first conductivity type dopant includes N type dopants such as Si, Ge, Sn, Se, and Te. The first conductive semiconductor layer 136 may be formed as a single layer or a multilayer, but is not limited thereto. A roughness or pattern 160 may be formed on the top surface of the first conductivity type semiconductor layer 136 to improve light extraction efficiency.

제1 전극층(115)은 제2 전극층(120), 제2 도전형 반도체층(132) 및 활성층(134)을 관통하여 제1 도전형 반도체층(136)과 접촉된다. 예를 들어, 제1 전극층(115)은 지지 기판(101)과 접하는 하부층(115-1)과, 상기 하부층(115-1)으로부터 분기하여 제1 도전형 반도체층(136)에 전기적으로 접촉하는 하나 이상의 접촉 전극(115-2)을 갖는다. The first electrode layer 115 is in contact with the first conductivity type semiconductor layer 136 through the second electrode layer 120, the second conductivity type semiconductor layer 132, and the active layer 134. For example, the first electrode layer 115 may include a lower layer 115-1 that is in contact with the supporting substrate 101, and a lower layer 115-1 that is electrically connected to the first conductivity type semiconductor layer 136 And at least one contact electrode 115-2.

접촉 전극(115-2)은 제1 전극층(115)으로부터 복수 개가 서로 이격되어 분기될 수 있다. 접촉 전극(115-2)이 복수 개인 경우 제1 도전형 반도층(136)에 전류 공급을 원활하게 수행할 수 있다. 접촉 전극(115-2)은 방사형 패턴, 십자형 패턴, 라인형 패턴, 곡선형 패턴, 루프 패턴, 고리 패턴, 및 링 패턴 중 적어도 하나의 패턴일 수 있으나, 이에 한정되는 것은 아니다. 한편, 접촉 전극(115-2)에는 오믹층이 형성되어, 제1 도전형 반도체층(136)과 오믹 접촉할 수 있다. A plurality of the contact electrodes 115-2 may be branched from the first electrode layer 115 so as to be separated from each other. When a plurality of contact electrodes 115-2 are provided, current can be smoothly supplied to the first conductive-type semiconductor layer 136. The contact electrode 115-2 may be, but is not limited to, a pattern of at least one of a radial pattern, a cross pattern, a line pattern, a curved pattern, a loop pattern, a ring pattern, and a ring pattern. On the other hand, an ohmic layer is formed on the contact electrode 115-2 and can make an ohmic contact with the first conductivity type semiconductor layer 136. [

제1 도전형 반도체층(136)과 접하는 접촉 전극(115-2)에는 러프니스(roughness)(116)가 형성된다. 이러한 러프니스(116)는 제1 도전형 반도체층(136)과 접하는 부분에 랜덤한 형태로 거칠기를 형성한 것이다. 상기 러프니스(116)는 습식 식각 또는 건식 식각 공정에 의해 형성될 수 있다.A roughness 116 is formed in the contact electrode 115-2 in contact with the first conductivity type semiconductor layer 136. [ The roughness 116 has roughness in a random form at a portion contacting the first conductivity type semiconductor layer 136. The roughness 116 may be formed by a wet etching or a dry etching process.

이러한 러프니스(116)는 제1 전극층(115)이 제1 도전형 반도체층(136)과 접촉되는 면적을 증가시킨다. 제1 전극층(115)이 제1 도전형 반도체층(136)과 접촉되는 면적이 증가함에 따라, 전극의 접촉 면적이 넓어져 발광 소자(100)의 전기적 특성이 개선될 수 있다. 또한, 러프니스(116)에 의해 제1 전극층(115)과 제1 도전형 반도체층(136) 사이의 접착력이 증가하여 발광 소자(100)의 신뢰성이 향상될 수 있다.The roughness 116 increases the area in which the first electrode layer 115 is in contact with the first conductivity type semiconductor layer 136. As the contact area of the first electrode layer 115 with the first conductivity type semiconductor layer 136 is increased, the contact area of the electrode is widened, so that the electrical characteristics of the light emitting device 100 can be improved. In addition, the roughness 116 increases adhesion between the first electrode layer 115 and the first conductivity type semiconductor layer 136, thereby improving the reliability of the light emitting device 100.

절연층(140)은 제1 전극층(115)과 다른 층들(120, 132, 134) 사이를 절연시킨다. 절연층(140)의 일부는 접촉 전극(115-2)의 상면을 제외한 접촉 전극(115-2)의 측면을 감싸도록 배치되어, 다른 층들(120, 132, 134)과의 전기적인 쇼트를 차단한다.The insulating layer 140 insulates the first electrode layer 115 from the other layers 120, 132, and 134. A part of the insulating layer 140 is disposed so as to surround the side surface of the contact electrode 115-2 excluding the upper surface of the contact electrode 115-2 so as to prevent electrical shorting with the other layers 120, do.

제2 전극층(120)의 일측 영역, 예컨대, 오믹층(124) 및/또는 반사층(122)의 일측 영역은 발광구조물(130)로부터 노출될 수 있으며, 노출된 제2 전극층(120)의 일측 영역(P1) 상에는 제2 전극 패드(190)가 형성될 수 있다. One side region of the second electrode layer 120, for example, one side of the ohmic layer 124 and / or the reflective layer 122 may be exposed from the light emitting structure 130, and one side region of the exposed second electrode layer 120 A second electrode pad 190 may be formed on the first electrode pad P1.

그리고, 발광구조물(130)의 측면에는 보호층(170)이 형성될 수 있다. 예를들어, 보호층(170)은 제2 도전형 반도체층(132), 활성층(134) 및 제1 도전형 반도체층(136)의 측면 상에 배치될 수 있다. 보호층(170)은 절연물질로 형성되어, 발광구조물(130)과 제2 전극 패드(190) 사이의 전기적인 쇼트를 방지한다.A protective layer 170 may be formed on the side surface of the light emitting structure 130. For example, the passivation layer 170 may be disposed on the sides of the second conductivity type semiconductor layer 132, the active layer 134, and the first conductivity type semiconductor layer 136. The passivation layer 170 is formed of an insulating material to prevent electrical shorting between the light emitting structure 130 and the second electrode pad 190.

도 2는 다른 실시예에 따른 발광 소자를 나타내는 단면도이다. 도 1에 도시된 실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략하기로 한다.2 is a cross-sectional view illustrating a light emitting device according to another embodiment. The same components as those in the embodiment shown in FIG. 1 are denoted by the same reference numerals, and redundant description will be omitted.

발광 소자(200)는 지지 기판(110), 제1 전극층(117), 제2 전극층(120), 발광구조물(130), 절연층(140)을 포함한다. The light emitting device 200 includes a supporting substrate 110, a first electrode layer 117, a second electrode layer 120, a light emitting structure 130, and an insulating layer 140.

제1 전극층(117)의 일측은 발광구조물(130)로부터 외부에 노출되며, 노출된 제1 전극층의 일측 영역(P2)에는 제1 전극 패드(210)가 형성된다. 제1 전극 패드(210)는 복수 개가 서로 이격되게 배치될 수 있다. One side of the first electrode layer 117 is exposed to the outside from the light emitting structure 130 and a first electrode pad 210 is formed on one side region P2 of the exposed first electrode layer. The plurality of first electrode pads 210 may be spaced apart from each other.

제2 전극층(120)의 일측은 발광구조물(130)로부터 외부에 노출되며, 노출된 제2 전극층(120)의 일측 영역(P1)에는 제2 전극 패드(220)가 형성된다. 이때, 노출된 제2 전극층(120)의 일측 영역(P1)은 하나 또는 복수 개일 수 있으며, 복수의 제2 전극 패드(220)를 구비할 수 있다.One side of the second electrode layer 120 is exposed to the outside from the light emitting structure 130 and a second electrode pad 220 is formed on one side region P1 of the exposed second electrode layer 120. [ At this time, one exposed region P1 of the second electrode layer 120 may be one or more, and the plurality of second electrode pads 220 may be provided.

제1 전극층(117)의 일측 개방 영역(P2)은 발광구조물(130)의 일 측면에 인접하여 위치하는 반면에, 제2 전극층(120)의 일측 개방 영역(P1)은 발광구조물(130)의 타 측면에 인접하여 위치할 수 있다.The one open region P1 of the first electrode layer 117 is adjacent to one side of the light emitting structure 130 while the one open region P1 of the second electrode layer 120 is adjacent to the one side of the light emitting structure 130. [ And may be located adjacent to the other side.

제1 전극층(117)은 제2 전극층(120), 제2 도전형 반도체층(132) 및 활성층(134)을 관통하여 제1 도전형 반도체층(136)과 접촉된다. 예를 들어, 제1 전극층(117)은 지지 기판(101)과 접하는 하부층(117-1)과, 상기 하부층(117-1)으로부터 분기하여 제1 도전형 반도체층(136)에 전기적으로 접촉하는 하나 이상의 접촉 전극(117-2)을 갖는다. The first electrode layer 117 is in contact with the first conductivity type semiconductor layer 136 through the second electrode layer 120, the second conductivity type semiconductor layer 132, and the active layer 134. For example, the first electrode layer 117 includes a lower layer 117-1 in contact with the supporting substrate 101, and a lower layer 117-1 in electrical contact with the first conductive type semiconductor layer 136 And at least one contact electrode 117-2.

제1 도전형 반도체층(136)과 접하는 접촉 전극(117-2)에는 러프니스(roughness)(118)가 형성된다. 이러한 러프니스(118)는 도 1에 도시된 러프니스(116)와 동일한 구성을 갖는다. A roughness 118 is formed in the contact electrode 117-2 in contact with the first conductivity type semiconductor layer 136. [ This roughness 118 has the same configuration as the roughness 116 shown in Fig.

도 2에 도시된 실시예는 제1 전극 패드(210)와 제2 전극 패드(220)를 발광 소자의 외측에 배치함으로써, 전극 패드들(210, 220)에 대한 와이어 본딩을 용이하게 할 수 있다. 또한, 발광 소자 하부를 통해 제1 극성 및 제2 극성의 전원을 공급할 수 있어, 새로운 전류 경로를 갖는 발광 소자를 제공할 수 있다.In the embodiment shown in FIG. 2, the first electrode pad 210 and the second electrode pad 220 are disposed outside the light emitting device, thereby facilitating wire bonding to the electrode pads 210 and 220 . Further, it is possible to supply the power of the first polarity and the second polarity through the lower part of the light emitting element, and it is possible to provide a light emitting element having a new current path.

도 3은 다른 실시예에 따른 발광 소자를 나타내는 단면도이다. 3 is a cross-sectional view illustrating a light emitting device according to another embodiment.

발광 소자(300)는 지지 기판(310), 제2 전극층(320), 발광구조물(330), 절연층(340), 제1 전극층(350), 전도층(360)을 포함한다. The light emitting device 300 includes a supporting substrate 310, a second electrode layer 320, a light emitting structure 330, an insulating layer 340, a first electrode layer 350, and a conductive layer 360.

제2 전극층(320)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO, IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.The second electrode layer 320 may be formed of ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO, IrOx, RuOx, RuOx / ITO, Ni, Ag, Ni / IrOx / Au, ITO, and the like.

또한, 제2 전극층(320)은 반사를 위해 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있다. 또한, 제2 전극층(320)은 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예컨대, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 제2 전극층(320)은 접합층 예컨대, 배리어 금속 또는 본딩 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.The second electrode layer 320 may be formed of a material selected from Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf and an optional combination thereof for reflection. The second electrode layer 320 may be formed of a multilayer structure using the metal material and a light-transmitting conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, or ATO. , IZO / Ag / Ni, AZO / Ag / Ni, or the like. The second electrode layer 320 may include at least one of a bonding layer such as a barrier metal or a bonding metal such as Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, .

발광구조물(330)은 제2 전극층(320)의 일 영역(A) 상에 배치되며, 제2 도전형 반도체층(332), 활성층(334) 및 제1 도전형 반도체층(336)을 포함한다. 제2 도전형 반도체층(332), 활성층(334) 및 제1 도전형 반도체층(336)은 도 1에서 상술한 바와 같다.The light emitting structure 330 is disposed on one region A of the second electrode layer 320 and includes a second conductive semiconductor layer 332, an active layer 334, and a first conductive semiconductor layer 336 . The second conductivity type semiconductor layer 332, the active layer 334, and the first conductivity type semiconductor layer 336 are as described in FIG.

전도층(360)은 제1 도전형 반도체층(336) 위에 배치될 수 있다. 전도층(360)은 투광성 물질로서, 산화물 또는 질화물의 재질 중에서 선택될 수 있으며, 예컨대 ITO, IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중에서 선택될 수 있다.The conductive layer 360 may be disposed on the first conductive semiconductor layer 336. The conductive layer 360 may be made of a material selected from the group consisting of indium zinc oxide (IZO), indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO), indium zinc oxide gallium zinc oxide, indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO).

제1 전극층(350)은 일부가 발광구조물(330)의 일 측과 중첩되도록 제2 전극층(320)의 다른 일 영역(B) 상에 배치되며, 제1 전극층(350)의 상면 일부는 제1 도전형 반도체층(336)과 접한다. The first electrode layer 350 is disposed on another region B of the second electrode layer 320 so that a part of the first electrode layer 350 overlaps with one side of the light emitting structure 330, And is in contact with the conductive semiconductor layer 336.

제1 전극층(350)은 제2 도전형 반도체층(332) 및 활성층(334)의 일 측을 관통하여 제1 도전형 반도체층(336)에 접하는 접촉부(352)와, 발광구조물(330)로부터 노출되는 노출부(354)를 포함한다.The first electrode layer 350 includes a contact portion 352 that penetrates one side of the second conductivity type semiconductor layer 332 and the active layer 334 and contacts the first conductivity type semiconductor layer 336, And an exposed portion 354 that is exposed.

접촉부(352)의 상면은 제1 도전형 반도체층(336)에 접한다. 제1 도전형 반도체층(336)에 접하는 접촉부(352)의 부분은 러프니스(375)를 갖는다. 이러한 러프니스(375)는 도 1에서 설명한 러프니스(116) 또는 도 2에서 설명한 러프니스(118)와 동일한 구성을 갖는다. 이러한 러프니스(375)에 의하여 접촉부(352)와 제1 도전형 반도체층(336) 사이의 접촉 면적이 증가하며, 그에 따라 발광 소자(300)의 전기적 특성 및 신뢰성이 향상될 수 있다.The upper surface of the contact portion 352 is in contact with the first conductive type semiconductor layer 336. The portion of the contact portion 352 that is in contact with the first conductivity type semiconductor layer 336 has a roughness 375. This roughness 375 has the same configuration as the roughness 116 described in FIG. 1 or the roughness 118 described in FIG. The roughness 375 increases the contact area between the contact portion 352 and the first conductivity type semiconductor layer 336, thereby improving the electrical characteristics and reliability of the light emitting device 300.

접촉 전극(371)은 제1 전극층(350)의 노출부(354) 및 이와 인접하는 제1 도전형 반도체층(336)의 일 측면과 전도층(360) 상에 배치된다. 접촉 전극(371)은 일측부가 제1 전극층(350)의 노출부(354)에 직접 접촉하고, 타측부가 제1 도전형 반도체층(336) 및/또는 전도층(360)에 직접 또는 간접으로 접촉될 수 있다. 제1 전극층(350)은 전류가 전 영역에 원활하게 공급되도록 접촉 전극(371)이나 전도층(360)에 선택적으로 접촉될 수 있다.The contact electrode 371 is disposed on one side of the exposed portion 354 of the first electrode layer 350 and the adjacent first conductive type semiconductor layer 336 and the conductive layer 360. The contact electrode 371 is formed such that one side is in direct contact with the exposed portion 354 of the first electrode layer 350 and the other side is directly or indirectly connected to the first conductive type semiconductor layer 336 and / Can be contacted. The first electrode layer 350 may be selectively contacted with the contact electrode 371 or the conductive layer 360 so that the current is smoothly supplied to the entire region.

절연층(340)은 제1 전극층(350)과 제2 전극층(320) 사이에 배치되어 제1 전극층(350)을 제2 전극층(320)으로부터 전기적으로 절연시킨다. 절연층(340)은 제1 전극층(350)의 상면 이외의 영역에 형성되어 제1 전극층(350)을 다른 층들(320, 332, 334)과 전기적으로 절연시켜 준다.The insulating layer 340 is disposed between the first electrode layer 350 and the second electrode layer 320 to electrically isolate the first electrode layer 350 from the second electrode layer 320. The insulating layer 340 is formed in a region other than the upper surface of the first electrode layer 350 to electrically isolate the first electrode layer 350 from the other layers 320, 332, and 334.

도 3에 도시된 실시예는 제1 전극층(350)이 제1 도전형 반도체층(336)의 상면이 아닌 제1 도전형 반도체층(336)의 일측 아래에 배치됨으로써 발광 소자에서 수직 방향(칩 표면 방향)으로 방출되는 빛의 진행을 방해하지 않음과 동시에, 일부는 발광구조물(330)을 관통하고, 다른 일부는 발광구조물(330)로부터 노출되어 있어, 발광구조물(330)의 체적 손실을 최소화할 수 있는 장점이 있다.In the embodiment shown in FIG. 3, the first electrode layer 350 is disposed below one side of the first conductivity type semiconductor layer 336 rather than the top surface of the first conductivity type semiconductor layer 336, The surface of the light emitting structure 330 does not interfere with the progress of light emitted from the light emitting structure 330 and part of the light penetrates the light emitting structure 330 and the other portion is exposed from the light emitting structure 330, There is an advantage to be able to do.

도 4는 다른 실시예에 따른 발광 소자를 나타내는 단면도이다. 도 3에 도시된 실시예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략한다.4 is a cross-sectional view illustrating a light emitting device according to another embodiment. The same components as those in the embodiment shown in Fig. 3 are denoted by the same reference numerals, and redundant description will be omitted.

도 3 및 도 4를 참조하면, 발광 소자(400)는 제1 전극층(350) 위에 배치되는 제1 전극 패드(380)를 더 포함한다. 도 4의 발광 소자(400)에서 도 3에 도시된 접촉 전극(371)은 생략하였으나, 이에 한정되는 것은 아니며 접촉 전극(371)을 포함할 수도 있다.Referring to FIGS. 3 and 4, the light emitting device 400 further includes a first electrode pad 380 disposed on the first electrode layer 350. Although the contact electrode 371 shown in FIG. 3 is omitted in the light emitting device 400 of FIG. 4, the present invention is not limited thereto. The contact electrode 371 may be included.

제1 전극 패드(380)는 제1 전극층(350)의 면적에 따라 그 크기, 위치, 형상 등이 달라질 수 있다. 제1 전극 패드(380)는 제1 전극층(350)과 동일한 물질로 형성되거나, 본딩 접속을 위해 금(Au) 등을 더 포함할 수 있다.The first electrode pad 380 may vary in size, position, and shape depending on the area of the first electrode layer 350. The first electrode pad 380 may be formed of the same material as the first electrode layer 350, or may further include gold (Au) or the like for bonding connection.

도 5는 다른 실시예에 따른 발광 소자를 나타내는 단면도이다. 도 3에 도시된 실시예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략한다.5 is a cross-sectional view illustrating a light emitting device according to another embodiment. The same components as those in the embodiment shown in Fig. 3 are denoted by the same reference numerals, and redundant description will be omitted.

반도체 발광 소자(500)는 도 3에 도시된 발광 소자에서 채널층(145), 절연층(390)을 더 포함한다. The semiconductor light emitting device 500 further includes a channel layer 145 and an insulating layer 390 in the light emitting device shown in FIG.

채널층(145)은 제2 도전형 반도체층(332)과 제2 전극층(320)의 사이의 외측 둘레에 형성된다. 채널층(145)의 일부는 발광구조물(330)과 오버랩될 수 있다.The channel layer 145 is formed around the outer periphery of the second conductive semiconductor layer 332 and the second electrode layer 320. A portion of the channel layer 145 may overlap the light emitting structure 330.

채널층(145)은 연속적인 패턴으로서, 띠 형상, 고리 형상, 프레임 형상 또는 루프 형상으로 형성될 수 있으며, 소정 폭(예: 2㎛ 이하)으로 형성될 수 있으며, 동일한 물질 또는 서로 다른 물질로 단층 또는 다층으로 형성될 수 있다.The channel layer 145 may be formed as a continuous pattern in a band shape, an annular shape, a frame shape, or a loop shape, and may be formed with a predetermined width (for example, 2 탆 or less) Or may be formed as a single layer or multiple layers.

채널층(145)의 재질은 투광성 물질로서, 산화물, 질화물 또는 절연층의 재질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다.The material of the channel layer 145 may be a transparent material such as indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), IAZO (indium aluminum zinc oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), (gallium zinc oxide) GZO, SiO 2, SiO x, SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 And the like.

채널층(145)은 절연층(340)과 동일한 물질이거나 다른 물질로 형성될 수 있다. 여기서, 채널층(145)과 절연층(340)이 동일한 물질인 경우, 동일 공정으로 형성될 수 있다.The channel layer 145 may be the same material as the insulating layer 340 or may be formed of another material. Here, if the channel layer 145 and the insulating layer 340 are made of the same material, they can be formed in the same process.

채널층(145)은 발광구조물(330)의 측벽에서의 층간 단락 문제를 방지할 수 있다. 채널층(145)은 측벽에서의 습기 침투 방지, 칩 측벽에서의 전기적인 신뢰성을 개선시켜 줄 수 있으며, 채널층(145)으로 입사되는 광의 임계각을 변화시켜 광 추출 효율을 개선시켜 줄 수 있다. The channel layer 145 may prevent interlayer shorting problems at the sidewalls of the light emitting structure 330. The channel layer 145 can improve moisture absorption at the sidewalls, improve electrical reliability at the chip sidewalls, and improve the light extraction efficiency by changing the critical angle of light incident on the channel layer 145.

절연층(390)은 발광구조물(330)을 전기적으로 보호하기 위해 발광구조물(330)의 측면에 형성된다. 예컨대, 절연층(390)은 제2 도전형 반도체층(332), 활성층(334) 및 제1 도전형 반도체층(336)의 측면을 감싸도록 배치될 수 있다. 절연층(390)은 절연 물질, 예를 들어 SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있으나, 이에 대해 한정하지는 않는다. The insulating layer 390 is formed on the side surface of the light emitting structure 330 to electrically protect the light emitting structure 330. For example, the insulating layer 390 may be disposed to surround the sides of the second conductivity type semiconductor layer 332, the active layer 334, and the first conductivity type semiconductor layer 336. Insulating layer 390 is an insulating material, for example SiO 2, SiO x, SiO x N y, Si 3 N 4 , Al 2 O 3 However, the present invention is not limited thereto.

도 6은 다른 실시예에 따른 발광 소자를 나타내는 단면도이고, 도 7은 도 6에 도시된 발광 소자를 나타내는 평면도이다. 도 3에 도시된 실시예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략한다.6 is a cross-sectional view illustrating a light emitting device according to another embodiment, and FIG. 7 is a plan view illustrating a light emitting device shown in FIG. The same components as those in the embodiment shown in Fig. 3 are denoted by the same reference numerals, and redundant description will be omitted.

발광 소자(600)는 지지 기판(310), 제2 전극층(320), 발광구조물(330), 절연층(340, 640), 제1 전극층(350, 650) 및 전도층(360)을 포함한다.The light emitting device 600 includes a supporting substrate 310, a second electrode layer 320, a light emitting structure 330, insulating layers 340 and 640, first electrode layers 350 and 650, and a conductive layer 360 .

제1 전극층(650)은 제1 전극층(350)으로부터 수평 방향으로 분기하며 제1 도전형 반도체층(336)의 내부에 배치된다. 제1 전극층(650)의 상면은 제1 도전형 반도체층(336)에 접한다.The first electrode layer 650 branches horizontally from the first electrode layer 350 and is disposed inside the first conductive semiconductor layer 336. The upper surface of the first electrode layer 650 is in contact with the first conductive semiconductor layer 336.

제1 전극층(650)의 상면은 러프니스(675)를 갖는다. 러프니스(675)는 도 3에 도시된 러프니스(375)와 동일할 수 있다. 이러한 러프니스(675)에 의하여 제1 전극층(650)과 제1 도전형 반도체층(336) 사이의 접촉 면적이 증가하며, 이에 의하여 발광 소자(600)의 전기적 특성 및 신뢰성이 향상될 수 있다.The upper surface of the first electrode layer 650 has a roughness 675. The roughness 675 may be the same as the roughness 375 shown in Fig. The roughness 675 increases the contact area between the first electrode layer 650 and the first conductivity type semiconductor layer 336, thereby improving the electrical characteristics and reliability of the light emitting device 600.

절연층(640)은 제1 전극층(650)을 다른 층들(320, 332, 334)과 절연시킨다. 절연층(640)은 제1 전극층(650)의 상면을 제외한 측면 및 하면을 감싸도록 배치될 수 있다. The insulating layer 640 insulates the first electrode layer 650 from the other layers 320, 332, and 334. The insulating layer 640 may be disposed to surround the side surfaces and the bottom surface of the first electrode layer 650 except for the upper surface.

제1 전극층(350) 및 제1 전극층(650)은 서로 연결되며, 위에서 볼 때 고리 형상, 루프 형상, 프레임 형상으로 형성될 수 있으며, 오픈 루프 형상 또는 폐 루프 형상으로 형성될 수 있다. 제1 전극층(350) 및 제1 전극층(650)은 제1 도전형 반도체층(336)의 외측 둘레에 균일한 전원을 공급할 수 있어, 전류 공급 효율을 개선시켜 줄 수 있다.The first electrode layer 350 and the first electrode layer 650 are connected to each other and may be formed in an annular shape, a loop shape, a frame shape, or an open loop shape or a closed loop shape as viewed from above. The first electrode layer 350 and the first electrode layer 650 can supply uniform power to the outer periphery of the first conductivity type semiconductor layer 336 and improve the current supply efficiency.

또한, 제1 도전형 반도체층(336)의 둘레 영역은 절연층(640) 및 제1 전극층(650) 상에 배치되므로, 제1 전극층(650)과 절연층(640)은 발광 소자의 위에서 볼 때, 외부에 노출되지 않는다. 따라서, 제1 전극층(650)은 발광 소자의 외부로 노출되지 않기 때문에 제1 도전형 반도체층(336)의 상면 크기를 유지할 수 있어, 광 추출 영역이 감소하는 것을 방지할 수 있다.The first electrode layer 650 and the insulating layer 640 are formed on the upper surface of the light emitting device because the peripheral region of the first conductive semiconductor layer 336 is disposed on the insulating layer 640 and the first electrode layer 650. [ , It is not exposed to the outside. Therefore, since the first electrode layer 650 is not exposed to the outside of the light emitting device, the size of the top surface of the first conductivity type semiconductor layer 336 can be maintained, and the light extraction region can be prevented from being reduced.

도 8은 다른 실시예에 따른 발광 소자를 나타내는 단면도이고, 도 9는 도 8에 도시된 발광 소자를 나타내는 평면도이다. 8 is a cross-sectional view showing a light emitting device according to another embodiment, and FIG. 9 is a plan view showing a light emitting device shown in FIG.

발광 소자(700)는 지지 기판(310), 제2 전극층(320), 발광구조물(330), 제1 전극층(710) 및 절연층(730)을 포함한다.The light emitting device 700 includes a supporting substrate 310, a second electrode layer 320, a light emitting structure 330, a first electrode layer 710, and an insulating layer 730.

제2 전극층(320)은 지지 기판(310) 상에 배치되며, 발광구조물(330)은 제2 전극층(320) 상에 배치된다. The second electrode layer 320 is disposed on the support substrate 310 and the light emitting structure 330 is disposed on the second electrode layer 320.

제1 전극층(710)은 제2 전극층(320) 상에 배치되고 또한 칩 중앙 영역의 발광구조물(330) 내에 배치된다. 제1 전극층(710)은 발광구조물(330)의 중앙 영역에 해당하는 제2 도전형 반도체층(332) 및 활성층(334)을 관통하여, 제1 도전형 반도체층(336)에 접촉한다. 제1 도전형 반도체층(336)의 중앙 영역의 일부는 제거되어, 제1 전극층(710)의 상면의 일부를 노출하는 개구부(740)가 형성된다. 이러한 개구부(740)는 전기적인 접촉을 위한 영역이거나 와이어를 본딩하기 위한 영역일 수 있다.The first electrode layer 710 is disposed on the second electrode layer 320 and is disposed within the light emitting structure 330 of the chip central region. The first electrode layer 710 is in contact with the first conductivity type semiconductor layer 336 through the second conductivity type semiconductor layer 332 and the active layer 334 corresponding to the central region of the light emitting structure 330. A part of the central region of the first conductivity type semiconductor layer 336 is removed to form an opening 740 exposing a part of the upper surface of the first electrode layer 710. The opening 740 may be an area for electrical contact or an area for bonding the wire.

예컨대, 제1 전극층(710)은 제2 도전형 반도체층(332) 및 활성층(334)을 관통하여 제1 도전형 반도체층(336)에 접하는 접촉부(712)와, 상기 접촉부(712)에 인접하고 개구부(740)를 통해 제1 도전형 반도체층(336)으로부터 노출되는 노출부(714)를 포함한다. For example, the first electrode layer 710 includes a contact portion 712 that penetrates the second conductivity type semiconductor layer 332 and the active layer 334 and contacts the first conductivity type semiconductor layer 336, and a contact portion 712 that is adjacent to the contact portion 712 And an exposed portion 714 exposed from the first conductive type semiconductor layer 336 through the opening portion 740.

제1 도전형 반도체층(336)과 접촉하는 제1 전극층(710)의 접촉부(712)는 러프니스(720)를 갖는다. 러프니스(720)는 도 1에서 설명한 러프니스(116) 또는 도 3에서 설명한 러프니스(118)와 동일할 수 있다.The contact portion 712 of the first electrode layer 710 in contact with the first conductivity type semiconductor layer 336 has a roughness 720. The roughness 720 may be the same as the roughness 116 described in FIG. 1 or the roughness 118 described in FIG.

절연층(730)은 제1 전극층(710)의 둘레에 배치되며, 제1 전극층(710)을 다른 층들(320, 332, 336)로부터 절연시킨다. 예컨대, 절연층(730)은 제1 전극층(710)의 상면을 제외한 측면과 하면을 감싸도록 배치될 수 있다.The insulating layer 730 is disposed around the first electrode layer 710 and insulates the first electrode layer 710 from the other layers 320, 332, and 336. For example, the insulating layer 730 may be disposed so as to surround the side surfaces and the bottom surface of the first electrode layer 710 except for the upper surface.

제1 전극층(710)의 하면 아래의 절연층(730)은 제1 전극층(710)에 인접하는 제2 도전형 반도체층(332)과 제2 전극층(320) 사이의 계면에 일부 연장될 수 있다. 일부 연장된 절연층(730)의 부분은 제2 전극층(320)을 통해 공급되는 전류가 최단 경로로 흐르지 않도록 하여, 전류 차단층(Current blocking layer)의 기능을 수행할 수 있다. 이러한 제1 전극층(710)은 제1 도전형 반도체층(336)의 중앙 영역에서 전류를 공급하기 때문에 용이한 전류 확산을 가능하게 한다. The insulating layer 730 under the lower surface of the first electrode layer 710 may partially extend to the interface between the second conductive type semiconductor layer 332 and the second electrode layer 320 adjacent to the first electrode layer 710 . The portion of the extended insulating layer 730 may prevent the current supplied through the second electrode layer 320 from flowing in the shortest path to perform the function of a current blocking layer. Since the first electrode layer 710 supplies a current in a central region of the first conductive type semiconductor layer 336, it facilitates current diffusion.

도 10은 다른 실시예에 따른 발광 소자를 나타내는 평면도이다. 도 8 및 도 9에 도시된 실시예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략한다.10 is a plan view showing a light emitting device according to another embodiment. The same components as those in the embodiment shown in Figs. 8 and 9 are denoted by the same reference numerals, and redundant description is omitted.

도 10을 참조하면, 발광 소자(800)는 발광구조물을 복수의 셀 영역들(예컨대, 2 이상의 셀 영역)로 나눌 수 있다. 예를 들어, 서로 일정 간격 이격하여 제2 전극층(320) 상에 배치되는 4개의 셀들(A1, A2, A3, A4)을 포함한다. 본 실시예는 발광구조물이 서로 일정 간격 이격하는 4개의 셀들로 구분된다는 점을 제외하고는 도 8 및 도 9에 도시된 발광 소자(700)의 구조와 동일하다. Referring to FIG. 10, the light emitting device 800 may divide the light emitting structure into a plurality of cell regions (for example, two or more cell regions). For example, four cells A1, A2, A3, and A4 disposed on the second electrode layer 320 at a predetermined distance from each other. This embodiment is the same as the structure of the light emitting device 700 shown in FIGS. 8 and 9 except that the light emitting structure is divided into four cells spaced apart from each other by a predetermined distance.

제1 전극층(810)은 칩 중앙 영역의 발광구조물 내에 배치되며, 제1 전극층(810)은 복수의 셀들(A1,A2,A3,A4) 각각의 제1 도전형 반도체층(336)은 제1 전극층(810)의 일부를 노출하는 개구부(840)를 갖는다. 예컨대, 개구부(840)는 칩 중앙 영역에 위치하는 셀들(A1,A2,A3,A4) 각각의 모서리에 위치할 수 있다.The first electrode layer 810 is disposed in the light emitting structure of the chip central region and the first electrode layer 810 is formed in the first conductive semiconductor layer 336 of each of the plurality of cells A1, A2, A3, And an opening 840 exposing a part of the electrode layer 810. For example, the openings 840 may be located at the corners of each of the cells A1, A2, A3, A4 located in the chip central region.

서로 이격하는 복수의 셀 영역들(A1,A2,A3,A4) 사이에는 절연층(830)이 배치될 수 있으며, 이때 절연층(830)은 인접한 셀 영역들 사이를 절연시켜 준다. 여기서, 인접한 셀 영역들(A1,A2,A3,A4) 사이의 절연층(830) 위에는 제1 전극층(810)에 연결된 접촉 전극을 배치하여, 전원을 효율적으로 공급할 수 있다.An insulating layer 830 may be disposed between a plurality of cell regions A1, A2, A3, and A4 spaced apart from each other, wherein the insulating layer 830 insulates adjacent cell regions. A contact electrode connected to the first electrode layer 810 may be disposed on the insulating layer 830 between the adjacent cell regions A1, A2, A3, and A4 to efficiently supply power.

도 11a 내지 도 11e는 실시예에 따른 도 1에 도시된 발광 소자의 제조 방법을 나타낸다. 11A to 11E show a method of manufacturing the light emitting device shown in FIG. 1 according to the embodiment.

도 11a를 참조하면, 성장 기판(101) 상에 발광구조물(130)을 성장시킨다. 성장 기판(101)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 발광구조물(130) 및 성장 기판(101) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 질화물층(미도시)을 형성할 수도 있다.Referring to FIG. 11A, a light emitting structure 130 is grown on a growth substrate 101. The growth substrate 101 may be formed of at least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP and Ge. A buffer layer (not shown) and / or an undoped nitride layer (not shown) may be formed between the light emitting structure 130 and the growth substrate 101 to mitigate the difference in lattice constant.

발광구조물(130)은 성장 기판(101) 상에 제1 도전형의 반도체층(136), 활성층(134) 및 제2 도전형의 반도체층(132)을 순차적으로 성장함으로써 형성될 수 있다. 발광구조물(130)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 130 may be formed by successively growing a first conductive semiconductor layer 136, an active layer 134, and a second conductive semiconductor layer 132 on a growth substrate 101. The light emitting structure 130 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, (MBE), hydride vapor phase epitaxy (HVPE), or the like, but the present invention is not limited thereto.

그리고, 제2 도전형 반도체층(132) 상에 제2 전극층(120)을 형성한다. 제2 전극층(120)은 오믹층/반사층/접합층, 오믹층/반사층, 반사층/접합층 중 어느 하나의 형태일 수 있으며, 이에 한정하는 것은 아니다. 예컨대, 제2 도전형 반도체층(132) 상에 오믹층(124)을 형성하고, 오믹층(124) 상에 반사층(122)을 형성할 수 있다.The second electrode layer 120 is formed on the second conductivity type semiconductor layer 132. The second electrode layer 120 may be in the form of an ohmic layer / a reflection layer / a junction layer, an ohmic layer / a reflection layer, a reflection layer / a junction layer, but is not limited thereto. For example, the ohmic layer 124 may be formed on the second conductive semiconductor layer 132, and the reflective layer 122 may be formed on the ohmic layer 124.

오믹층(124) 및 반사층(122)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성할 수 있다. 제2 도전형 반도체층(132) 상에 오믹 접촉층(124)과 반사층(122)이 형성되는 면적은 다양하게 선택될 수 있다.The ohmic layer 124 and the reflective layer 122 may be formed by any one of E-beam deposition, sputtering, and plasma enhanced chemical vapor deposition (PECVD), for example. The area where the ohmic contact layer 124 and the reflective layer 122 are formed on the second conductivity type semiconductor layer 132 may be variously selected.

다음으로, 도 11b를 참조하면, 제2 전극층(120), 제2 도전형 반도체층(132), 활성층(134)을 관통하여 제1 도전형 반도체층(136)을 노출시키는 적어도 하나의 구멍(412, 414)을 형성한다. 이때 적어도 하나의 구멍(412, 414)의 바닥에는 러프니스(116)가 형성된다.11B, at least one hole (not shown) for exposing the first conductivity type semiconductor layer 136 through the second electrode layer 120, the second conductivity type semiconductor layer 132, and the active layer 134 412, and 414 are formed. At this time, a roughness 116 is formed at the bottom of at least one hole 412, 414.

예컨대, 포토리쏘그라피 공정 및 식각 공정을 이용하여, 제2 전극층(120)을 선택적으로 식각하여 제2 도전형 반도체층(132)의 일부를 노출시킨 후, 노출된 제2 도전형 반도체층(132)과 그 하부의 활성층(134)을 식각하여 제1 도전형 반도체층(136)을 노출하는 적어도 하나의 구멍(412, 414)을 형성한다. 그리고, 구멍(412,414)에 의해 노출되는 제1 도전형 반도체층(136)에 건식 식각 또는 PEC(Photo Electro Chemical) 식각 공정을 수행하여 구멍(412, 414)의 바닥에 러프니스(116)를 형성할 수 있다.For example, the second electrode layer 120 is selectively etched using a photolithography process and an etching process to expose a portion of the second conductivity type semiconductor layer 132, and then the exposed second conductivity type semiconductor layer 132 And the lower active layer 134 are etched to form at least one hole 412 and 414 for exposing the first conductive type semiconductor layer 136. The first conductive semiconductor layer 136 exposed by the holes 412 and 414 is subjected to a dry etching or PEC (Photo Electro Chemical) etching process to form a roughness 116 at the bottoms of the holes 412 and 414 can do.

다음으로, 도 11c를 참조하면, 제2 전극층(120) 및 적어도 하나의 구멍(412, 414)의 측면 상에 절연층(140)을 형성한다. Next, referring to FIG. 11C, an insulating layer 140 is formed on the sides of the second electrode layer 120 and the at least one hole 412, 414.

다음으로, 도 11d를 참조하면, 적어도 하나의 구멍(412, 414)을 도전성 물질로 채워 제1 도전형 반도체층(136)과 접하도록 절연층(140) 상에 제1 전극층(115)을 형성한다. 이때, 도전성 물질은 구멍(412, 414)의 러프니스(116) 부분에도 채워진다. 구멍(412, 414)에 채워진 제1 전극층(115)의 부분은 접촉 전극(115-2)이 된다. Next, referring to FIG. 11D, a first electrode layer 115 is formed on the insulating layer 140 so as to contact the first conductive semiconductor layer 136 by filling at least one hole 412 and 414 with a conductive material. do. At this time, the conductive material is also filled in the roughness 116 of the holes 412 and 414. [ The portion of the first electrode layer 115 filled in the holes 412 and 414 becomes the contact electrode 115-2.

그리고, 제1 전극층(115) 상에 지지 기판(110)을 형성한다. 이때, 지지 기판(110)은 본딩 방식, 도금 방식 또는 증착 방식으로 형성할 수 있다.A supporting substrate 110 is formed on the first electrode layer 115. At this time, the supporting substrate 110 may be formed by a bonding method, a plating method, or a deposition method.

다음으로, 도 11e를 참조하면, 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법을 이용하여 성장 기판(101)을 발광구조물(130)로부터 제거한다. 도 11e에서는 도 11d에 도시된 구조물을 뒤집어서 도시한다.Next, referring to FIG. 11E, the growth substrate 101 is removed from the light emitting structure 130 using a laser lift off method or a chemical lift off method. In Fig. 11E, the structure shown in Fig. 11D is shown in an inverted manner.

그리고, 단위 칩 영역에 따라 발광구조물(130)에 아이솔레이션(isolation) 에칭을 실시하여 복수 개의 발광구조물로 분리한다. 예를 들어, 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다. Then, the light emitting structure 130 is subjected to isolation etching according to the unit chip region to separate the light emitting structure 130 into a plurality of light emitting structures. For example, the isolation etch can be performed by a dry etching method such as ICP (Inductively Coupled Plasma).

아이솔레이션(isolation) 에칭에 의하여 제2 전극층(120)의 일부는 발광구조물(130)로부터 개방된다. 예컨대, 아이솔레이션(isolation) 에칭에 의하여 발광구조물(130)이 식각되어 제2 전극층(120)의 테두리 일부를 개방할 수 있다.A part of the second electrode layer 120 is opened from the light emitting structure 130 by isolation etching. For example, the light emitting structure 130 may be etched by isolation etching to open a part of the edge of the second electrode layer 120.

그리고, 발광구조물(130)의 측면을 덮는 절연층(170)을 형성한다. 절연층(170)은 발광구조(130)의 측면을 덮도록 형성될 수 있으나, 이에 한정되는 것은 아니며, 발광구조물(130)의 측면 및 상면의 일부 영역을 덮도록 형성될 수도 있다. 그리고, 제1 도전형 반도체층(136)의 상면에 러프니스 또는 패턴 패턴(160)을 형성한다. 그리고, 개방된 제2 전극층(120) 상에 제2 전극 패드(190)를 형성한다.Then, the insulating layer 170 covering the side surface of the light emitting structure 130 is formed. The insulating layer 170 may be formed to cover the side surface of the light emitting structure 130 but may be formed to cover the side surface and a part of the upper surface of the light emitting structure 130. A roughness or pattern pattern 160 is formed on the top surface of the first conductivity type semiconductor layer 136. The second electrode pad 190 is formed on the opened second electrode layer 120.

도 12a 내지 도 12f는 실시예에 따른 도 3에 도시된 발광 소자의 제조 방법을 나타낸다.12A to 12F show a method of manufacturing the light emitting device shown in FIG. 3 according to the embodiment.

도 12a를 참조하면, 성장 기판(101)에 2족 내지 6족 원소의 화합물 반도체로 구성되는 발광구조물(330)을 형성한다. 예컨대, 성장 기판(101)에 제1 도전형 반도체층(336), 활성층(334) 및 제2 도전형 반도체층(332)을 형성한다. Referring to FIG. 12A, a light emitting structure 330 composed of a compound semiconductor of Group 2 or Group 6 elements is formed on a growth substrate 101. For example, the first conductive type semiconductor layer 336, the active layer 334, and the second conductive type semiconductor layer 332 are formed on the growth substrate 101.

다음으로, 도 12b를 참조하면, 포토리쏘그라피 공정을 이용하여 발광구조물(330) 상에 마스크(미도시)를 형성하고, 마스크를 식각 마스크로 이용하여 발광구조물(330)의 일부를 식각하여 제1 도전형 반도체층(336)의 일부를 노출하는 개구부(915)를 형성한다. 예컨대, 제2 도전형 반도체층(332), 활성층(334) 및 제1 도전형 반도체층(336)의 일부를 식각하여 제1 도전형 반도체층(336)의 일부를 노출하는 개구부(915)를 형성할 수 있다. 이때, 제1 도전형 반도체층(336)의 노출되는 부분은 활성층(334)보다 낮게 형성될 수 있다. 12B, a mask (not shown) is formed on the light emitting structure 330 using a photolithography process, and a part of the light emitting structure 330 is etched using the mask as an etch mask, The opening 915 exposing a part of the one conductivity type semiconductor layer 336 is formed. An opening 915 exposing a part of the first conductivity type semiconductor layer 336 is formed by etching a part of the second conductivity type semiconductor layer 332, the active layer 334 and the first conductivity type semiconductor layer 336, . At this time, the exposed portion of the first conductivity type semiconductor layer 336 may be formed lower than the active layer 334.

그리고, 제1 도전형 반도체층(336)의 노출된 부분(918)에 건식 식각 또는 PEC 식각 공정을 이용하여 러프니스(375)를 형성한다. Then, a roughness 375 is formed in the exposed portion 918 of the first conductivity type semiconductor layer 336 by a dry etching or a PEC etching process.

다음으로, 도 12c를 참조하면, 러프니스(375)가 형성된 제1 도전형 반도체층(336)의 노출된 부분에 제1 전극층(350)을 형성한다. 제1 전극층(350)은 식각된 발광구조물(330)의 측면과 이격되어 제1 전극층(350)과 발광구조물(330)의 측면 사이에 소정의 갭(930)을 갖도록 형성될 수 있다.Next, referring to FIG. 12C, a first electrode layer 350 is formed on the exposed portion of the first conductivity type semiconductor layer 336 where the roughness 375 is formed. The first electrode layer 350 may be formed to have a predetermined gap 930 between the first electrode layer 350 and the side surfaces of the light emitting structure 330, away from the side surfaces of the etched light emitting structure 330.

다음으로, 도 12d에 도시된 바와 같이, 제1 전극층(350)의 둘레를 감싸도록 절연층(340)을 형성한다. 예컨대, 절연층(340)은 제1 전극층(350)의 측면과 상면에 형성될 수 있으며, 제1 전극층(350) 상면의 절연층(340)은 인접하는 제2 도전형 반도체층(332)의 상면 일부까지 연장되어 형성될 수 있다. 또한, 절연층(340)은 식각된 발광구조물(330)의 측면과 제1 전극(350) 사이의 갭(930)을 채울 수 있다.Next, as shown in FIG. 12D, an insulating layer 340 is formed to surround the first electrode layer 350. For example, the insulating layer 340 may be formed on the side surface and the upper surface of the first electrode layer 350, and the insulating layer 340 on the upper surface of the first electrode layer 350 may be formed on the upper surface of the adjacent second conductive semiconductor layer 332 And may extend to a part of the upper surface. In addition, the insulating layer 340 may fill the gap 930 between the side of the etched light emitting structure 330 and the first electrode 350.

다음으로, 도 12e를 참조하면, 제2 도전형 반도체층(332) 및 절연층(350) 상에 제2 전극층(320)을 형성하고, 제2 전극층(320) 상에 지지 기판(310)을 형성한다. 제2 전극층(320)은 오믹층, 반사층 및 접합층 중 적어도 하나를 포함할 수 있다.12E, a second electrode layer 320 is formed on the second conductive semiconductor layer 332 and the insulating layer 350, and a supporting substrate 310 is formed on the second electrode layer 320. Next, . The second electrode layer 320 may include at least one of an ohmic layer, a reflective layer, and a bonding layer.

다음으로, 도 12f를 참조하면, 성장 기판(101)을 물리적 및/또는 화학적 방식으로 발광구조물(330)로부터 제거한다. 도 12f에서는 도 12d에 도시된 구조물을 뒤집어서 도시한다.Next, referring to FIG. 12F, the growth substrate 101 is removed from the light emitting structure 330 in a physical and / or chemical manner. In Fig. 12F, the structure shown in Fig. 12D is shown in an inverted manner.

그리고, 성장 기판(101)을 제거한 후 노출되는 발광구조물(330)에 아이솔레이션 에칭을 실시한다. 아이솔레이션 에칭에 의하여 발광구조물(330)이 식각되어 제2 전극층(320)의 상면 일부가 노출된다. 또한, 아이솔레이션 에칭에 의하여 제1 도전형 반도체층(336)의 일부가 식각되어 제1 전극(350)의 상면의 일부가 노출되나, 제1 전극(350) 상면의 러프니스(375) 부분은 노출되지 않는다. Then, the growth substrate 101 is removed, and then the isolation structure 330 is subjected to isolation etching. The light emitting structure 330 is etched by the isolation etching and a part of the upper surface of the second electrode layer 320 is exposed. A part of the upper surface of the first electrode 350 is exposed by etching a part of the first conductive type semiconductor layer 336 by the isolation etching but the portion of the roughness 375 on the upper surface of the first electrode 350 is exposed It does not.

도 13은 실시예에 따른 발광소자 패키지를 나타내는 단면도이다. 13 is a cross-sectional view illustrating a light emitting device package according to an embodiment.

상기 발광소자 패키지는 패키지 몸체(50), 리드 프레임(51, 52), 발광 소자(53), 반사판(54), 와이어(55) 및 수지층(56)을 포함한다.The light emitting device package includes a package body 50, lead frames 51 and 52, a light emitting device 53, a reflector 54, a wire 55 and a resin layer 56.

패키지 몸체(50)의 상면에는 캐비티(cavity)가 형성될 수 있다. 상기 캐비티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(50)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN), 포토 솔더 레지스트(Photo Solder Resist; PSR) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시예는 패키지 몸체(50)의 재질, 구조 및 형상으로 한정되지 않는다. A cavity may be formed on the upper surface of the package body 50. The side wall of the cavity may be formed obliquely. The package body 50 may be formed of an insulating material such as a silicon based wafer level package, a silicon substrate, silicon carbide (SiC), aluminum nitride (AlN), photo solder resist The substrate may be formed of a substrate having good thermal conductivity, or may be a structure in which a plurality of substrates are stacked. The embodiment is not limited to the material, structure and shape of the package body 50.

리드 프레임(51, 52)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(50)에 배치된다. 발광 소자(53)는 리드 프레임(51, 52)과 전기적으로 연결된다. 발광 소자(53)는 도 1 내지 도 10의 실시예에 도시된 발광 소자일 수 있다.The lead frames 51 and 52 are disposed on the package body 50 so as to be electrically separated from each other in consideration of heat discharge or mounting of the light emitting device. The light emitting element 53 is electrically connected to the lead frames 51 and 52. The light emitting device 53 may be the light emitting device shown in the embodiment of FIGS.

반사판(54)은 발광 소자에서 방출된 빛을 소정의 방향으로 지향시키도록 패키지 몸체(50)의 캐비티 측벽에 형성된다. 반사판(54)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The reflector 54 is formed on the cavity side wall of the package body 50 so as to direct the light emitted from the light emitting element in a predetermined direction. The reflector 54 is made of a light reflective material, for example, a metal coating or a metal flake.

수지층(56)은 패키지 몸체(50)의 캐비티 내에 위치하는 발광 소자(53)를 포위하여 발광 소자(53)를 외부 환경으로부터 보호한다. 수지층(56)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어질 수 있다. 수지층(56)에는 발광 소자(53)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. The resin layer 56 surrounds the light emitting element 53 located in the cavity of the package body 50 to protect the light emitting element 53 from the external environment. The resin layer 56 may be made of a colorless transparent polymer resin material such as epoxy or silicone. The resin layer 56 may include a phosphor to change the wavelength of the light emitted from the light emitting device 53.

실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 배열되며, 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.A plurality of light emitting device packages according to the embodiments may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light path of the light emitting device package.

또 다른 실시예는 상술한 실시예들에 기재된 발광 소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Still another embodiment may be implemented as a display device, an indicating device, a lighting system including the light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp, a streetlight .

도 14는 발광모듈을 갖는 조명 장치의 일 실시예를 도시하는 도면이다. 14 is a diagram showing an embodiment of a lighting apparatus having a light emitting module.

이러한 조명 장치는, 발광모듈(20)과, 발광모듈(20)에서 발광된 빛의 출사 지향각을 안내하는 광가이드(30)를 포함하여 구성될 수 있다. The illumination device may include a light emitting module 20 and a light guide 30 for guiding the light output direction of the light emitted from the light emitting module 20.

발광모듈(20)은 회로기판(printed circuit board; PCB)(21) 상에 구비되는 적어도 하나의 발광 소자(22)를 포함할 수 있으며, 다수의 발광 소자(22)가 회로기판(21) 상에 이격되어 배열될 수 있다. 발광 소자는 예를 들어, LED(light emitting diode)일 수 있다. The light emitting module 20 may include at least one light emitting device 22 provided on a printed circuit board 21 and a plurality of light emitting devices 22 may be mounted on the circuit board 21 As shown in FIG. The light emitting element may be, for example, a light emitting diode (LED).

광가이드(30)는 발광모듈(20)에서 발광되는 광을 집속하여 일정 지향각을 가지고 개구부를 통하여 출사될 수 있도록 하며, 내측면에는 미러면을 가질 수 있다. 여기서, 발광모듈(20)과 광가이드는 일정 간격(d)만큼 이격되어 설치될 수 있다.The light guide 30 condenses the light emitted from the light emitting module 20 to have a predetermined directivity angle to be emitted through the opening, and may have a mirror surface on the inner side. Here, the light emitting module 20 and the light guide may be spaced apart by a predetermined distance d.

이와 같은 조명 장치는 상술한 바와 같이, 다수의 발광 소자(22)를 집속하여 빛을 얻는 조명등으로 사용될 수 있는 것으로서, 특히 건물의 천장이나 벽체 내에 매입되어 광가이드(30)의 개구부 측이 노출되는 매입등(다운라이트)으로 이용할 수 있다.As described above, such an illumination device can be used as an illumination light for collecting light by collecting a plurality of light emitting devices 22, and particularly, is embedded in a ceiling or a wall of a building to expose the opening side of the light guide 30 It can be used as buying (downlight).

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

110: 지지 기판 115: 제1 전극층
116,118,375: 러프니스 120: 제2 전극층
122: 반사층 124: 오믹층
130,330: 발광구조물 132,332: 제2 도전형 반도체층
134,334: 활성층 136,336: 제1 도전형 반도체층
140,340: 절연층 160: 러프니스 또는 패턴
170: 보호층 110: support substrate 115: first electrode layer
116, 118, 375: Roughness 120: Second electrode layer
122: reflective layer 124:
130,330: light emitting structure 132,332: second conductive type semiconductor layer
134, 334: active layer 136, 336: first conductivity type semiconductor layer
140, 340: insulation layer 160: roughness or pattern
170: protective layer

Claims (13)

제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;
상기 발광구조물 상에 배치되는 제2 전극층;
상기 제2 전극층, 상기 제2 도전형 반도체층, 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역을 노출시키고, 측면과 바닥을 포함하는 적어도 하나 이상의 구멍;
상기 적어도 하나의 이상의 구멍의 측면과 바닥의 일부 영역에 배치되는 절연층; 및
상기 절연층이 배치된 상기 적어도 하나 이상의 구멍 내에 배치되는 제1 전극층을 포함하며,
상기 적어도 하나 이상의 구멍의 바닥에는 러프니스가 형성되고,
상기 제1 전극층은 상기 적어도 하나 이상의 구멍의 바닥에 형성된 상기 러프니스의 일부 영역에 대응되도록 배치되고, 상기 제1 도전형 반도체층과 전기적으로 연결되는 발광 소자.A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
A second electrode layer disposed on the light emitting structure;
At least one hole extending through the second electrode layer, the second conductivity type semiconductor layer, and the active layer to expose a portion of the first conductivity type semiconductor layer and including side and bottom;
An insulating layer disposed on a side surface of the at least one hole and a partial area of the bottom; And
And a first electrode layer disposed in the at least one hole in which the insulating layer is disposed,
A roughness is formed at the bottom of the at least one hole,
Wherein the first electrode layer is disposed to correspond to a portion of the roughness formed at the bottom of the at least one hole, and is electrically connected to the first conductivity type semiconductor layer. 제1항에 있어서,
상기 제1 전극층은 하부층과, 상기 하부층으로부터 분기되어 상기 제1 도전형 반도체층에 접하는 하나 이상의 접촉 전극을 갖는 발광 소자.The method according to claim 1,
Wherein the first electrode layer has a lower layer and at least one contact electrode branched from the lower layer and in contact with the first conductive type semiconductor layer. 제1항에 있어서,
상기 발광 구조물의 측면을 덮는 보호층을 더 포함하는 발광 소자.The method according to claim 1,
And a protective layer covering a side surface of the light emitting structure. 제1항에 있어서,
상기 절연층은 상기 제2 전극층과 상기 제1 전극층 사이, 상기 제2 도전형 반도체층과 상기 제1 전극층 사이, 및 상기 활성층과 상기 제1 전극층 사이를 절연시키며,
상기 절연층은 상기 적어도 하나 이상의 구멍의 바닥에 형성된 상기 러프니스의 부분에 채워지는 발광 소자.The method according to claim 1,
Wherein the insulating layer insulates between the second electrode layer and the first electrode layer, between the second conductive type semiconductor layer and the first electrode layer, and between the active layer and the first electrode layer,
Wherein the insulating layer is filled in the portion of the roughness formed at the bottom of the at least one hole. 제1항에 있어서,
상기 발광 구조물의 하부에 배치되는 지지 기판을 포함하고,
상기 발광 구조물의 상면은 상기 발광 구조물의 상면 외곽에 배치되는 외곽부와 상기 외곽부 내측에 배치되는 요철부를 포함하고,
상기 지지 기판의 상면으로부터 상기 외곽부의 상면까지의 최고 높이는 상기 지지 기판의 상면으로부터 상기 요철부의 상면의 최고 높이보다 더 높은 발광 소자.The method according to claim 1,
And a support substrate disposed under the light emitting structure,
Wherein the upper surface of the light emitting structure includes an outer frame portion disposed on the outer surface of the upper surface of the light emitting structure and a recessed portion disposed on the inner side of the outer frame portion,
Wherein a maximum height from an upper surface of the supporting substrate to an upper surface of the outer frame portion is higher than a highest height of an upper surface of the concave-convex portion from an upper surface of the supporting substrate. 제1항에 있어서,
상기 제1 전극층의 일 영역 및 상기 제2 전극층의 일 영역 각각은 상기 발광 구조물로부터 노출되고,
노출된 상기 제1 전극층의 일 영역에 배치되는 제1 전극 패드; 및
노출된 상기 제2 전극층의 일 영역에 배치되는 제2 전극 패드를 더 포함하는 발광 소자.The method according to claim 1,
Wherein one region of the first electrode layer and one region of the second electrode layer are exposed from the light emitting structure,
A first electrode pad disposed on one side of the exposed first electrode layer; And
And a second electrode pad disposed on one side of the exposed second electrode layer. 지지 기판;
상기 지지 기판 상에 배치되고, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광구조물;
상기 지지 기판과 상기 발광구조물 사이에 배치되는 제2 전극층;
상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층의 일부 영역을 관통하여 상기 제1 도전형 반도체층에 전기적으로 연결되는 적어도 하나 이상의 제1 전극층; 및
상기 적어도 하나 이상의 제1 전극층의 측면을 둘러싸고 상기 적어도 하나 이상의 제1 전극층과 상기 제2 전극층 사이에 배치되는 절연층을 포함하고,
상기 적어도 하나 이상의 제1 전극층은,
상기 발광 구조물의 제1 도전형 반도체층과 수직 방향으로 중첩하고, 상기 제1 도전형 반도체층에 접하는 적어도 하나 이상의 접촉부; 및
상기 접촉부와 연결되고, 상기 발광 구조물의 측면보다 수평 방향의 외측으로 연장되는 제1 연장부를 포함하며,
상기 제1 도전형 반도체층에 접하는 상기 접촉부의 부분은 러프니스가 형성된 발광 소자.A support substrate;
A light emitting structure disposed on the supporting substrate, the light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
A second electrode layer disposed between the support substrate and the light emitting structure;
At least one first electrode layer electrically connected to the first conductivity type semiconductor layer through the second conductivity type semiconductor layer, the active layer, and a part of the first conductivity type semiconductor layer; And
And an insulating layer surrounding a side surface of the at least one first electrode layer and disposed between the at least one first electrode layer and the second electrode layer,
Wherein the at least one first electrode layer comprises:
At least one contact portion overlapping the first conductivity type semiconductor layer of the light emitting structure in the vertical direction and in contact with the first conductivity type semiconductor layer; And
And a first extending portion connected to the contact portion and extending outward in a horizontal direction than a side surface of the light emitting structure,
And a portion of the contact portion contacting the first conductivity type semiconductor layer is formed with a roughness. 제7항에 있어서,
상기 제2 도전형 반도체층, 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역을 노출시키는 적어도 하나 이상의 구멍을 더 포함하고,
상기 적어도 하나 이상의 구멍의 바닥에는 러프니스가 형성되고, 상기 절연층은 상기 적어도 하나 이상의 구멍의 바닥에 형성된 상기 러프니스의 부분에 채워지는 발광 소자.8. The method of claim 7,
The second conductivity type semiconductor layer, and at least one hole penetrating the active layer and exposing a part of the first conductivity type semiconductor layer,
Wherein a roughness is formed at the bottom of the at least one hole, and the insulating layer is filled in a portion of the roughness formed at the bottom of the at least one hole. 제7항에 있어서,
상기 제1 연장부의 상면에 배치되는 전극 패드를 더 포함하는 발광 소자.8. The method of claim 7,
And an electrode pad disposed on an upper surface of the first extension portion. 제9항에 있어서,
상기 제1 연장부의 상면은 상기 활성층의 상면보다 높게 위치하고,
상기 전극 패드는 상기 제1 연장부의 상면과 접촉하는 발광 소자.10. The method of claim 9,
An upper surface of the first extended portion is positioned higher than an upper surface of the active layer,
Wherein the electrode pad is in contact with an upper surface of the first extending portion. 제7항에 있어서,
상기 발광구조물은 복수의 발광 셀들을 포함하고,
상기 제1 전극층은,
상기 복수의 발광 셀들의 중앙 영역에 배치되고, 상기 복수의 발광 셀들 각각의 제2 도전형 반도체층과 활성층을 관통하여 상기 복수의 발광 셀들 각각의 제1 도전형 반도체층에 접하는 접촉부들을 포함하고,
상기 제1 연장부는 상기 접촉부들을 서로 연결하는 발광 소자. 8. The method of claim 7,
Wherein the light emitting structure includes a plurality of light emitting cells,
Wherein the first electrode layer comprises a first electrode layer,
And contact portions disposed in a central region of the plurality of light emitting cells and in contact with the first conductive type semiconductor layer of each of the plurality of light emitting cells through the second conductive type semiconductor layer and the active layer of each of the plurality of light emitting cells,
And the first extension portion connects the contact portions to each other. 제7항에 있어서, 상기 제1 전극층은,
상기 접촉부로부터 수평 방향으로 연장되고 상기 발광 구조물의 내부에 배치되는 제2 연장부를 더 포함하는 발광 소자.8. The method of claim 7, wherein the first electrode layer
And a second extending portion extending in the horizontal direction from the contact portion and disposed inside the light emitting structure. 패키지 몸체;
상기 패키지 몸체 상에 구비되는 제1항 내지 제11항 중 어느 한 항에 따른 발광 소자;
상기 패키지 몸체에 구비되고, 상기 발광 소자와 전기적으로 연결되는 리드 프레임; 및
상기 발광 소자를 포위하는 수지층을 포함하는 발광소자 패키지.A package body;
The light emitting device according to any one of claims 1 to 11, which is provided on the package body.
A lead frame provided on the package body and electrically connected to the light emitting element; And
And a resin layer surrounding the light emitting element.
KR1020100132553A 2010-10-12 2010-12-22 Light emitting device, light emitting device package and lighting installation having the same KR101769048B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020100132553A KR101769048B1 (en) 2010-12-22 2010-12-22 Light emitting device, light emitting device package and lighting installation having the same
TW100114444A TWI532214B (en) 2010-10-12 2011-04-26 Light emitting device and light emitting device package thereof
EP11163693.2A EP2442374B1 (en) 2010-10-12 2011-04-26 Light emitting device
US13/102,478 US8643040B2 (en) 2010-10-12 2011-05-06 Light emitting device and light emitting device package thereof
CN201110173945.XA CN102447031B (en) 2010-10-12 2011-06-23 Luminescent device and light emitting device package thereof
US14/169,310 US9640726B2 (en) 2010-10-12 2014-01-31 Light emitting device and light emitting device package thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100132553A KR101769048B1 (en) 2010-12-22 2010-12-22 Light emitting device, light emitting device package and lighting installation having the same

Publications (2)

Publication Number Publication Date
KR20120070988A KR20120070988A (en) 2012-07-02
KR101769048B1 true KR101769048B1 (en) 2017-08-17

Family

ID=46706139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100132553A KR101769048B1 (en) 2010-10-12 2010-12-22 Light emitting device, light emitting device package and lighting installation having the same

Country Status (1)

Country Link
KR (1) KR101769048B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020096384A1 (en) * 2018-11-07 2020-05-14 서울바이오시스 주식회사 Light-emitting diode

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101976470B1 (en) * 2013-01-10 2019-05-10 엘지이노텍 주식회사 Light emitting device
KR102252477B1 (en) * 2014-08-05 2021-05-17 엘지이노텍 주식회사 Light emittimng device and light emitting device including the same
KR102234117B1 (en) * 2014-09-11 2021-04-01 엘지이노텍 주식회사 Light emitting device and lighting system
KR20160037060A (en) 2014-09-26 2016-04-05 서울바이오시스 주식회사 Light emitting device and method for fabricating the same
WO2016048079A1 (en) * 2014-09-26 2016-03-31 Seoul Viosys Co., Ltd. Light emitting diode and method for fabricating the same
KR102323686B1 (en) * 2014-10-21 2021-11-11 서울바이오시스 주식회사 Light emitting device and method of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020096384A1 (en) * 2018-11-07 2020-05-14 서울바이오시스 주식회사 Light-emitting diode
CN113056830A (en) * 2018-11-07 2021-06-29 首尔伟傲世有限公司 Light emitting element
US11271136B2 (en) 2018-11-07 2022-03-08 Seoul Viosys Co., Ltd Light emitting device
US11916168B2 (en) 2018-11-07 2024-02-27 Seoul Viosys Co., Ltd. Light emitting device

Also Published As

Publication number Publication date
KR20120070988A (en) 2012-07-02

Similar Documents

Publication Publication Date Title
US8643040B2 (en) Light emitting device and light emitting device package thereof
KR101752663B1 (en) Light emitting device and method for manufacturing light emitting device
KR101154320B1 (en) Light emitting device, light emitting device package, and lighting device with the same
KR101039610B1 (en) A light emitting device and a light emitting device package
US8969897B2 (en) Light emitting device
US10411166B2 (en) Light emitting device and lighting apparatus
EP2432036B1 (en) Light emitting diode
EP2381491B1 (en) Light emitting diode
EP2372791B1 (en) Light emitting diode
KR101039999B1 (en) Semiconductor light emitting device and fabrication method thereof
KR101014071B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101769048B1 (en) Light emitting device, light emitting device package and lighting installation having the same
US8686456B2 (en) Light emitting device, light emitting device package, and light unit
KR20170023522A (en) Light emitting device and light emitting device package having thereof
KR101663192B1 (en) A light emitting device
KR20120014972A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101826979B1 (en) Light emitting device and light emitting device package
KR20110118333A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120037100A (en) A light emitting device and a light emitting device package
KR101679760B1 (en) A light emitting device
KR102170219B1 (en) Light Emitting Device and light emitting device package
KR101692508B1 (en) A light emitting device
KR101735672B1 (en) A light emitting device and a light emitting device package
KR20120069616A (en) Light emitting device
KR20120011163A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant