KR20120037100A

KR20120037100A - A light emitting device and a light emitting device package

Info

Publication number: KR20120037100A
Application number: KR1020100098651A
Authority: KR
Inventors: 정영규; 이상열; 김은주; 최광기; 김청송
Original assignee: 엘지이노텍 주식회사
Priority date: 2010-10-11
Filing date: 2010-10-11
Publication date: 2012-04-19

Abstract

PURPOSE: A light emitting device and a light emitting device package are provided to multiply light extraction efficiency by forming a roughness pattern on the upper side of a first electrical conductive semiconductor layer. CONSTITUTION: A protective layer(50) is formed in circumference on a supporting substrate(10). A light-emitting structure(70) is formed on the supporting substrate and the protective layer. The light-emitting structure comprises a second electrical conductive semiconductor layer(72), an active layer(74), and a first electrical conductive semiconductor layer(76). A passivation layer(80) is formed on one portion of the side and upper side of the light-emitting structure. An outer electrode(90) is formed on the surface of the light-emitting structure in order to be overlapped with a part of the protective layer.

Description

A light emitting device and a light emitting device package

실시예는 발광 소자와 그 제조 방법 및 발광 소자 패키지에 관한 것이다.The embodiment relates to a light emitting device, a method of manufacturing the same, and a light emitting device package.

발광 소자가 조명용으로 응용되기 위해서는 LED를 이용하여 백색광을 얻을 수 있어야 한다. 백색 반도체 발광 장치를 구현하는 방법에는 크게 3가지가 알려져 있다.In order for a light emitting device to be applied for lighting, it is necessary to obtain white light using an LED. Three methods are known for implementing a white semiconductor light emitting device.

첫 번째 방법은 빛의 삼원색인 적색, 녹색, 청색을 내는 3개의 LED를 조합하여 백색을 구현하는 방법으로서, 발광 물질로는 InGaN, AlInGaP 형광체를 이용한다. 두 번째 방법은 자외선 LED를 광원으로 이용하여 삼원색 형광체를 여기시켜 백색을 구현하는 방법으로서, InGaN/R,G,B 형광체를 발광 물질로서 이용한다. 세 번째 방법은 청색 LED를 광원으로 이용하여 황색 형광체를 여기시킴으로써 백색을 구현하는 방법이며, 일반적으로 InGaN/YAG:Ce 형광체를 발광 물질로서 이용한다.The first method combines three LEDs of red, green, and blue, which are three primary colors of light, to realize white color, and uses InGaN and AlInGaP phosphors as light emitting materials. The second method uses a UV LED as a light source to excite the three primary phosphors to realize white color. InGaN / R, G, B phosphors are used as light emitting materials. The third method is to implement white by exciting a yellow phosphor by using a blue LED as a light source, and generally uses InGaN / YAG: Ce phosphor as a light emitting material.

실시예는 발광 효율을 향상시킬 수 있는 발광 소자 및 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device and a light emitting device package capable of improving light emitting efficiency.

실시예에 따른 발광 소자는 지지 기판, 상기 지지 기판 상의 둘레 영역에 형성되는 보호층, 상기 지지 기판 및 상기 보호층 상에 형성되는 발광 구조체, 상기 발광 구조체의 측면 및 상면 일부분에 형성되는 패시베이션층, 및 일 측이 상기 패시베이션층과 접하고, 상기 보호층의 일부와 오버랩되도록 상기 발광 구조체 표면에 형성되는 외부 전극을 포함하며, 상기 보호층은 상기 외부 전극의 타 측 방향으로 확장되어 상기 외부 전극과 오버랩되지 않는 부분을 갖는다. 이때 상기 보호층이 상기 외부 전극과 오버랩되지 않는 부분의 폭은 상기 외부 전극의 폭의 5~350%일 수 있다.The light emitting device according to the embodiment includes a support substrate, a protective layer formed in a peripheral area on the support substrate, a light emitting structure formed on the support substrate and the protective layer, a passivation layer formed on a portion of the side surface and the upper surface of the light emitting structure, And an external electrode formed on a surface of the light emitting structure such that one side is in contact with the passivation layer and overlaps a portion of the protective layer, and the protective layer extends in the other direction of the external electrode to overlap the external electrode. It does not have a part. In this case, the width of the portion where the protective layer does not overlap with the external electrode may be 5 to 350% of the width of the external electrode.

상기 발광 소자는 상기 지지 기판과 상기 발광 구조체 사이에 형성되는 반사층 및 상기 반사층과 상기 발광 구조체 사이에 형성되는 오믹 접촉층을 더 포함할 수 있다.The light emitting device may further include a reflective layer formed between the support substrate and the light emitting structure, and an ohmic contact layer formed between the reflective layer and the light emitting structure.

다른 실시예에 따른 발광 소자는 지지 기판, 상기 지지 기판 상의 둘레 영역에 형성되는 보호층, 상기 지지 기판 및 상기 보호층 상에 형성되는 발광 구조체, 상기 지지 기판과 상기 발광 구조체 사이에 형성되는 전류 차단층, 및 중심이 상기 전류 차단층의 중심에 정렬되며, 상기 전류 차단층과 오버랩되도록 상기 발광 구조체 표면에 형성되는 내부 전극을 포함하며, 상기 전류 차단층은 상기 내부 전극의 양측 방향 각각으로 상기 내부 전극과 오버랩되지 않는 제1 부분을 가지며, 오버랩되지 않는 제1 부분의 폭은 서로 동일하다. 이때 상기 제1 부분의 폭은 상기 내부 전극의 폭의 5~350%일 수 있다.In another embodiment, a light emitting device includes a support substrate, a protective layer formed on a peripheral area on the support substrate, a light emitting structure formed on the support substrate and the protection layer, and a current blocking formed between the support substrate and the light emitting structure. A layer and a center aligned with the center of the current blocking layer, the inner electrode being formed on the surface of the light emitting structure so as to overlap the current blocking layer, wherein the current blocking layer is disposed in each of both sides of the inner electrode. It has a first portion which does not overlap with the electrode, and the widths of the first portion which do not overlap are the same. In this case, the width of the first portion may be 5 to 350% of the width of the internal electrode.

상기 발광 소자는 상기 발광 구조체의 측면 및 상면 일부분에 형성되는 패시베이션층 및 일 측이 상기 패시베이션층과 접하고, 상기 보호층의 일부와 오버랩되도록 상기 발광 구조체 표면에 형성되는 외부 전극을 더 포함할 수 있다. 이때 상기 외부 전극의 폭은 상기 내부 전극의 폭과 동일하거나 클 수 있다.The light emitting device may further include a passivation layer formed on a portion of the side surface and the upper surface of the light emitting structure, and an external electrode formed on a surface of the light emitting structure such that one side thereof is in contact with the passivation layer and overlaps a part of the protective layer. . In this case, the width of the external electrode may be equal to or larger than the width of the internal electrode.

상기 보호층은 상기 외부 전극의 타 측 방향으로 확장되어 상기 외부 전극과 오버랩되지 않는 제2 부분을 갖는다. 상기 제1 부분의 폭과 상기 제2 부분의 폭은 서로 동일할 수 있다.The protective layer has a second portion extending in the other direction of the external electrode and not overlapping with the external electrode. The width of the first portion and the width of the second portion may be the same.

상기 발광 소자는 상기 지지 기판과 상기 전류 차단층 사이에 형성되는 반사층, 및 상기 반사층과 상기 전류 차단층 사이에 형성되고, 상기 전류 차단층의 하면과 측면과 접하는 오믹 접촉층을 더 포함할 수 있다.The light emitting device may further include a reflective layer formed between the support substrate and the current blocking layer, and an ohmic contact layer formed between the reflective layer and the current blocking layer and in contact with a bottom surface and a side surface of the current blocking layer. .

실시예에 따른 발광 소자 패키지는 패키지 몸체, 상기 패키지 몸체에 배치되는 제1 금속층 및 제2 금속층, 상기 제1 금속층 및 제2 금속층과 전기적으로 연결되도록 상기 패키지 몸체에 장착되는 실시예들 중 어느 하나에 따른 발광 소자, 및 상기 발광 소자를 포위하는 봉지층(sealing layer)을 포함한다.The light emitting device package according to the embodiment is any one of embodiments mounted on the package body to be electrically connected to the package body, the first metal layer and the second metal layer disposed on the package body, the first metal layer and the second metal layer. The light emitting device according to claim 1, and a sealing layer (sealing layer) surrounding the light emitting device.

실시예는 발광 효율을 향상시킬 수 있다.The embodiment can improve the luminous efficiency.

도 1은 실시예에 따른 발광 소자의 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 AB 방향으로 절단한 단면도를 나타낸다.
도 3은 다른 실시예에 따른 발광 소자의 단면도를 나타낸다.
도 4는 다른 실시예에 따른 발광 소자의 단면도를 나타낸다.
도 5 내지 도 13은 실시예에 따른 발광 소자의 제조방법을 나타낸다.
도 14는 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다.
도 15는 실시예에 따른 발광소자를 포함하는 조명 장치를 나타낸다.1 is a plan view of a light emitting device according to an embodiment.
2 is a cross-sectional view taken along the AB direction of the light emitting device illustrated in FIG. 1.
3 is a sectional view showing a light emitting device according to another embodiment.
4 is a sectional view showing a light emitting device according to another embodiment.
5 to 13 show a method of manufacturing a light emitting device according to the embodiment.
14 illustrates a light emitting device package including a light emitting device according to an embodiment.
15 illustrates a lighting device including a light emitting device according to the embodiment.

이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure is formed "on" or "under" a substrate, each layer The terms " on "and " under " encompass both being formed" directly "or" indirectly " In addition, the criteria for the top or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지에 대해 설명한다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size. Hereinafter, a light emitting device, a method of manufacturing the same, and a light emitting device package according to an embodiment will be described with reference to the accompanying drawings.

도 1은 실시예에 따른 발광 소자의 평면도를 나타내고, 도 2는 도 1에 도시된 발광 소자의 AB 방향으로 절단한 단면도를 나타낸다.1 is a plan view of a light emitting device according to an embodiment, and FIG. 2 is a cross-sectional view taken along the AB direction of the light emitting device shown in FIG. 1.

도 1 및 도 2를 참조하면, 발광 소자(100)는 지지 기판(10), 접합층(20), 반사층(30), 오믹 접촉층(40), 보호층(50), 전류 차단층(Current Blocking Layer; 62,64), 발광 구조체(70), 패시베이션층(80), 및 전극(90)을 포함한다. 1 and 2, the light emitting device 100 includes a support substrate 10, a bonding layer 20, a reflective layer 30, an ohmic contact layer 40, a protective layer 50, and a current blocking layer. Blocking Layer 62 and 64, a light emitting structure 70, a passivation layer 80, and an electrode 90.

지지 기판(10)은 발광 구조체(70)를 지지하며, 전극(90)과 함께 발광 구조체(70)에 전원을 제공한다. 예컨대, 지지 기판(10)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, SiC) 중 적어도 하나를 포함할 수 있다.The support substrate 10 supports the light emitting structure 70, and supplies power to the light emitting structure 70 together with the electrode 90. For example, the support substrate 10 may include copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), copper-tungsten (Cu-W), carrier wafers (eg, Si, Ge, GaAs, ZnO, SiC) may be included.

접합층(20)은 지지 기판(10) 상에 형성된다. 접합층(20)은 지지 기판(10)으로부터의 금속 이온의 확산을 방지, 및 본딩층(bonding layer)의 역할을 하며, 반사층(30), 오믹 접촉층(40), 및 보호층(50)의 아래에 형성된다.The bonding layer 20 is formed on the support substrate 10. The bonding layer 20 prevents diffusion of metal ions from the supporting substrate 10 and serves as a bonding layer, and the reflective layer 30, the ohmic contact layer 40, and the protective layer 50 are provided. Is formed underneath.

접합층(20)은 반사층(30), 오믹 접촉층(40), 및 보호층(50)에 접촉되어 반사층(30), 오믹 접촉층(40), 및 보호층(50)이 지지 기판(10)에 접합될 수 있도록 한다. 접합층(20)은 베리어 금속(barrier metal) 또는 본딩 금속 등을 포함한다. 접합층(20)은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.The bonding layer 20 is in contact with the reflective layer 30, the ohmic contact layer 40, and the protective layer 50 such that the reflective layer 30, the ohmic contact layer 40, and the protective layer 50 are supported on the supporting substrate 10. To be joined). The bonding layer 20 may include a barrier metal or a bonding metal. The bonding layer 20 may include, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, or Ta.

접합층(20)은 지지 기판(10)을 본딩 방식으로 접합하기 위해 형성하는 것이다. 그러므로 지지 기판(10)을 도금이나 증착 방법으로 형성하는 경우에는 접합층(20)이 반드시 형성되어야 하는 것은 아니므로 접합층(20)은 선택적으로 형성될 수 있다.The bonding layer 20 is formed to bond the support substrate 10 in a bonding manner. Therefore, when the support substrate 10 is formed by plating or deposition, the bonding layer 20 does not necessarily have to be formed, and thus the bonding layer 20 may be selectively formed.

반사층(30)은 접합층(20) 상에 형성된다. 반사층(30)은 발광 구조체(70)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다. 반사층(30)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.The reflective layer 30 is formed on the bonding layer 20. The reflective layer 30 may reflect light incident from the light emitting structure 70, thereby improving light extraction efficiency. The reflective layer 30 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, and Hf.

반사층(30)은 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 반사층(30)은 광 효율을 증가시키기 위한 것으로 반드시 형성되어야 하는 것은 아니다.The reflective layer 30 may be formed in a multilayer using a metal or an alloy and a light-transmitting conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, or ATO. For example, IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni and the like can be laminated. The reflective layer 30 is for increasing the light efficiency and does not have to be formed.

오믹 접촉층(40)은 반사층(30) 상에 형성된다. 오믹 접촉층(40)은 발광 구조체(70)에 오믹 접촉(ohmic contact)되어 발광 구조체(70)에 전원이 원활히 공급되도록 하며, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 중 적어도 어느 하나를 포함할 수 있다.The ohmic contact layer 40 is formed on the reflective layer 30. The ohmic contact layer 40 is in ohmic contact with the light emitting structure 70 so that power is smoothly supplied to the light emitting structure 70, and at least one of ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, and ATO. It may include any one.

또한 오믹 접촉층(40)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrO_x, RuO_x, RuO_x/ITO, Ni, Ag, Ni/IrO_x/Au, 및 Ni/IrO_x/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.In addition, the ohmic contact layer 40 may selectively use a translucent conductive layer and a metal, and may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZAO), Indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrO _x , RuO _x , RuO _x / ITO, Ni, One or more of Ag, Ni / IrO _x / Au, and Ni / IrO _x / Au / ITO may be used to implement a single layer or multiple layers.

오믹 접촉층(40)은 발광 구조체(70), 후술하는 제2 도전형 반도체층(72)에 캐리어(carrier)의 주입을 원활히 하기 위한 것으로 반드시 형성되어야 하는 것은 아니다. 예를 들어, 오믹 접촉층(40)을 생략하고, 반사층(30)으로 사용되는 물질을 제2 도전형의 반도체층(72)과 오믹 접촉을 하는 물질로 선택할 경우 제2 도전형의 반도체층(72)에 주입되는 캐리어는 오믹 접촉층(40)을 형성하는 경우와 차이가 크지 않다.The ohmic contact layer 40 is used to smoothly inject a carrier into the light emitting structure 70 and the second conductive semiconductor layer 72 to be described later. For example, when the ohmic contact layer 40 is omitted and the material used as the reflective layer 30 is selected as a material in ohmic contact with the second conductive semiconductor layer 72, the second conductive semiconductor layer ( The carrier injected into 72 is not much different from the case of forming the ohmic contact layer 40.

전류 차단층(62,64)은 오믹 접촉층(40)과 발광 구조체(70) 사이에 형성된다. 전류 차단층(62,64)의 상면은 후술하는 제2 도전형의 반도체층(72)과 접촉하고, 전류 차단층(62,64)의 하면 및 측면은 오믹 접촉층(40)과 접촉한다.Current blocking layers 62 and 64 are formed between the ohmic contact layer 40 and the light emitting structure 70. Upper surfaces of the current blocking layers 62 and 64 are in contact with the second conductive semiconductor layer 72 described later, and lower surfaces and side surfaces of the current blocking layers 62 and 64 are in contact with the ohmic contact layer 40.

전류 차단층(62,64)은 후술하는 전극(90)과 적어도 일부가 오버랩되도록 형성될 수 있다. 전류 차단층(62,64)은 전극(90)과 지지 기판(10) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 발광 소자(100)의 발광 효율을 향상시킬 수 있다.The current blocking layers 62 and 64 may be formed to overlap at least a portion of the electrode 90 to be described later. The current blocking layers 62 and 64 may alleviate a phenomenon in which current is concentrated at the shortest distance between the electrode 90 and the support substrate 10, thereby improving light emission efficiency of the light emitting device 100.

전류 차단층(62,64)은 반사층(30) 또는 오믹 접촉층(40)보다 전기 전도성이 낮은 물질, 제2 도전형 반도체층(72)과 쇼트키 접촉(Schottky contact)을 형성하는 물질, 또는 전기 절연성 물질을 이용하여 형성될 수 있다. 예를 들어, 전류 차단층(62,64)은 ZnO, SiO₂, SiON,Si₃N₄, Al₂O₃ _,TiO₂, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.The current blocking layers 62 and 64 may be materials having a lower electrical conductivity than the reflective layer 30 or the ohmic contact layer 40, a material forming a Schottky contact with the second conductive semiconductor layer 72, or It may be formed using an electrically insulating material. For example, the current blocking layers 62 and 64 may be formed of ZnO, SiO ₂ , SiON, It may include at least one of Si ₃ N ₄ , Al ₂ O ₃ _, TiO ₂ , Ti, Al, Cr.

전류 차단층(62,64)은 오믹 접촉층(40)과 제2 도전형의 반도체층(72) 사이에 형성되거나, 반사층(30)과 오믹 접촉층(40) 사이에 형성될 수 있으며, 이에 대해 한정하지는 않는다. 전류 차단층(62,64)은 발광 구조체(70) 내에서 전류가 넓게 퍼져 흐르게 하기 위한 것으로, 전류 차단층(62,64)은 반드시 형성하여야 하는 것은 아니다.The current blocking layers 62 and 64 may be formed between the ohmic contact layer 40 and the second conductive semiconductor layer 72, or may be formed between the reflective layer 30 and the ohmic contact layer 40. It is not limited to. The current blocking layers 62 and 64 are used to spread a wide current in the light emitting structure 70. The current blocking layers 62 and 64 are not necessarily formed.

보호층(50)은 접합층(20) 상의 둘레 영역에 형성될 수 있다. 접합층(50)이 형성되지 않는 경우에는 보호층(50)은 지지 기판(10) 상의 둘레 영역에 형성될 수도 있다. The protective layer 50 may be formed in the peripheral region on the bonding layer 20. When the bonding layer 50 is not formed, the protective layer 50 may be formed in the peripheral region on the support substrate 10.

보호층(50)은 발광 구조체(70)와 접합층(20) 사이의 계면이 박리되어 발광 소자(100)의 신뢰성이 저하되는 현상을 감소시킬 수 있다. 보호층(50)은 전도성을 갖는 물질로 형성된 전도성 보호층 또는 비전도성을 갖는 물질로 형성된 비전도성 보호층일 수 있다.The protective layer 50 may reduce a phenomenon in which the interface between the light emitting structure 70 and the bonding layer 20 is peeled off, thereby reducing the reliability of the light emitting device 100. The protective layer 50 may be a conductive protective layer formed of a conductive material or a non-conductive protective layer formed of a non-conductive material.

예컨대, 전도성 보호층은 투명 전도성 산화막으로 형성되거나 Ti, Ni, Pt, Pd, Rh, Ir, W 중 적어도 어느 하나를 포함할 수 있다. 또한 비전도성 보호층은 반사층(30) 또는 오믹 접촉층(40)보다 전기 전도성이 낮은 물질, 제2 도전형의 반도체층(72)과 쇼트키 접촉을 형성하는 물질, 또는 전기 절연성 물질로 형성될 수 있다. 예를 들어, 상기 비전도성 보호층은 ZnO 또는 SiO₂로 형성될 수 있다.For example, the conductive protective layer may be formed of a transparent conductive oxide film or may include at least one of Ti, Ni, Pt, Pd, Rh, Ir, and W. In addition, the non-conductive protective layer may be formed of a material having a lower electrical conductivity than the reflective layer 30 or the ohmic contact layer 40, a material forming Schottky contact with the second conductive semiconductor layer 72, or an electrically insulating material. Can be. For example, the nonconductive protective layer may be formed of ZnO or SiO ₂ .

발광 구조체(70)는 오믹 접촉층(40) 및 보호층(50) 상에 형성된다. 발광 구조체(70)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정에서 경사면이 될 수 있으며, 발광 구조체(70)의 측면은 보호층(50)과 적어도 일부분이 오버랩된다. 또한 보호층(50)의 상면의 일부는 아이솔레이션 에칭에 의해 노출될 수 있다. 따라서, 보호층(50)의 일부 영역은 발광 구조체(70)와 오버랩되고, 나머지 영역은 발광 구조체(70)와 오버랩되지 않도록 형성될 수도 있다.The light emitting structure 70 is formed on the ohmic contact layer 40 and the protective layer 50. A side surface of the light emitting structure 70 may be an inclined surface in an isolation etching process divided into unit chips, and at least a portion of the side surface of the light emitting structure 70 overlaps the protective layer 50. In addition, a portion of the upper surface of the protective layer 50 may be exposed by isolation etching. Therefore, a portion of the protective layer 50 may overlap the light emitting structure 70, and the remaining area may be formed so as not to overlap the light emitting structure 70.

발광 구조체(70)는 복수의 3족 내지 5족 원소의 화합물 반도체층을 포함할 수 있다. 발광 구조체(70)는 제1 도전형 반도체층(76), 제1 도전형 반도체층(76) 아래에 위치하는 활성층(74), 활성층(74) 아래에 위치하는 제2 도전형의 반도체층(72)을 포함할 수 있다. The light emitting structure 70 may include a compound semiconductor layer of a plurality of Group 3 to 5 elements. The light emitting structure 70 includes a first conductive semiconductor layer 76, an active layer 74 positioned below the first conductive semiconductor layer 76, and a second conductive semiconductor layer positioned below the active layer 74 ( 72).

즉 발광 구조체(70)는 오믹 접촉층(40) 및 보호층(50) 상에 제2 도전형 반도체층(72), 활성층(74), 및 제1 도전형 반도체층(76)을 포함한 구조일 수 있다.That is, the light emitting structure 70 is a structure including a second conductive semiconductor layer 72, an active layer 74, and a first conductive semiconductor layer 76 on the ohmic contact layer 40 and the protective layer 50. Can be.

제1 도전형 반도체층(76)은 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체일 수 있다. 예를 들어, 제1 도전형 반도체층(76)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. The first conductivity type semiconductor layer 76 may be a compound semiconductor of a group III-V group element doped with the first conductivity type dopant. For example, the first conductivity type semiconductor layer 76 may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, or the like.

활성층(74)은 제1 도전형 반도체층(76) 아래에 형성되며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(74)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층으로 형성될 수 있다.The active layer 74 is formed under the first conductive semiconductor layer 76 and may include any one of a single quantum well structure, a multi quantum well structure (MQW), a quantum dot structure, or a quantum line structure. The active layer 74 may be formed of a well layer and a barrier layer, for example, an InGaN well layer / GaN barrier layer or an InGaN well layer / AlGaN barrier layer, using a compound semiconductor material of a group III-V element.

활성층(74)과 제1 도전형의 반도체층(76) 사이, 또는 활성층(74)과 제2 도전형의 반도체층(72) 사이에는 도전형 클래드층(clad layer)이 형성될 수도 있으며, 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.A conductive clad layer may be formed between the active layer 74 and the first conductive semiconductor layer 76 or between the active layer 74 and the second conductive semiconductor layer 72. The type cladding layer may be formed of an AlGaN-based semiconductor.

제2 도전형 반도체층(72)은 활성층(74) 아래에 형성되며, 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체일 수 있다. 예컨대, 제2 도전형 반도체층(72)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.The second conductivity-type semiconductor layer 72 is formed under the active layer 74 and may be a compound semiconductor of a group III-Group 5 element doped with the second conductivity type dopant. For example, the second conductivity type semiconductor layer 72 may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, or the like.

제1 도전형이 N형일 경우에 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트일 수 있다. 제2 도전형이 P형일 경우에 제2 도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트일 수 있다. 제1 도전형이 P형이고, 제2 도전형이 N형일 경우도 상술한 바와 동일하다. 제1 도전형 반도체층(76) 및 제2 도전형 반도체층(72) 각각은 단층 또는 다층으로 형성될 수 있다.When the first conductivity type is N type, the first conductivity type dopant may be an N type dopant such as Si, Ge, Sn, Se, Te, or the like. When the second conductivity type is P-type, the second conductivity type dopant may be a P-type dopant such as Mg or Zn. The same applies to the case where the first conductivity type is P type and the second conductivity type is N type. Each of the first conductive semiconductor layer 76 and the second conductive semiconductor layer 72 may be formed in a single layer or multiple layers.

발광 구조체(70)는 제2 도전형 반도체층(72) 아래에 제2 도전형 반도체층(72)과 극성이 다른 제3 도전형 반도체층을 포함할 수 있다. 예를 들어, 발광 구조체(70)은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.The light emitting structure 70 may include a third conductive semiconductor layer different in polarity from the second conductive semiconductor layer 72 under the second conductive semiconductor layer 72. For example, the light emitting structure 70 may include at least one of an N-P junction, a P-N junction, an N-P-N junction, and a P-N-P junction structure.

전극(90)은 발광 구조체(70)의 상면에 형성된다. 전극(90)은 소정의 패턴 형상으로 분기될 수 있으며, 이에 대해 한정하지는 않는다. The electrode 90 is formed on the upper surface of the light emitting structure 70. The electrode 90 may be branched to a predetermined pattern shape, but is not limited thereto.

제1 도전형 반도체층(76)의 상면은 광 추출 효율을 증가시키기 위해 러프니스 패턴(미도시)이 형성될 수 있다. 이에 따라 전극(90)의 상면에도 러프니스 패턴이 형성될 수 있다.A roughness pattern (not shown) may be formed on the top surface of the first conductive semiconductor layer 76 to increase light extraction efficiency. Accordingly, a roughness pattern may be formed on the upper surface of the electrode 90.

도 1 및 도 2에 도시된 전극(90)은 제1 도전형 반도체층(76)의 상면 가장자리를 따라 연장되는 외부 전극(92a 내지 92d), 외부 전극(92a 내지 92d) 내부에 형성되는 내부 전극(94a 내지 94c), 및 패드부(102a, 102b)를 포함한다.The electrodes 90 shown in FIGS. 1 and 2 include external electrodes 92a to 92d extending along the top edge of the first conductive semiconductor layer 76 and internal electrodes formed inside the external electrodes 92a to 92d. 94a to 94c, and pad portions 102a and 102b.

전극(90)은 적어도 일부분이 보호층(50) 및 전류 차단층(60)과 오버랩된다. 예를 들어, 외부 전극(92a 내지 92d)은 보호층(50)과 수직 방향에서 오버랩되고, 내부 전극(94a 내지 94c)은 전류 차단층(60)과 수직 방향에서 오버랩될 수 있다.At least a portion of the electrode 90 overlaps the protective layer 50 and the current blocking layer 60. For example, the external electrodes 92a to 92d may overlap the protective layer 50 in the vertical direction, and the internal electrodes 94a to 94c may overlap the current blocking layer 60 in the vertical direction.

외부 전극(92a 내지 92d)의 폭(W3)은 내부 전극(94a 내지 94c)의 폭(W1)과 동일하거나 클 수 있다(W3≥W1).The width W3 of the external electrodes 92a to 92d may be equal to or larger than the width W1 of the internal electrodes 94a to 94c (W3 ≧ W1).

또한 보호층(50)의 폭은 이에 상응하여 오버랩되는 외부 전극(92a 내지 92d)의 폭(W3)보다 크며, 전류 차단층(62,64)의 폭(W2)은 이에 상응하여 오버랩되는 내부 전극(94a 내지 94c)의 폭(W1)보다 크다. In addition, the width of the protective layer 50 is larger than the width W3 of the corresponding external electrodes 92a to 92d, and the width W2 of the current blocking layers 62 and 64 is correspondingly overlapped. It is larger than the width W1 of 94a-94c.

외부 전극(92a 내지 92d)의 일 측은 후술하는 패시베이션층(80)과 접촉한다. 보호층(50)은 외부 전극(92a 내지 92d)의 타 측 방향으로 확장되어 외부 전극(92a 내지 92d)과 오버랩되지 않은 부분을 갖는다. 여기서 일 측은 도 1에 도시된 발광 소자(100)의 외측이고, 타 측은 발광 소자(100)의 내측일 수 있다.One side of the external electrodes 92a to 92d is in contact with the passivation layer 80 described later. The protective layer 50 extends in the other direction of the external electrodes 92a to 92d and has a portion not overlapping with the external electrodes 92a to 92d. Here, one side may be the outside of the light emitting device 100 shown in FIG. 1, and the other side may be the inside of the light emitting device 100.

보호층(50)이 외부 전극(92a 내지 92d)의 타 측 방향으로 확장되어 외부 전극(92a 내지 92d)과 오버랩되지 않은 부분의 폭(D1)은 외부 전극(92a 내지 92d)의 폭(W3)의 5~350%일 수 있다(D1 = k × W3, k = 0.05 ~ 3.5).The protective layer 50 extends in the other direction of the external electrodes 92a to 92d so that the width D1 of the portion not overlapping with the external electrodes 92a to 92d is the width W3 of the external electrodes 92a to 92d. It can be 5 to 350% of (D1 = k × W3, k = 0.05 to 3.5).

내부 전극(94a 내지 94c)의 중심(center)은 내부 전극(94a 내지 94c)과 오버랩되는 전류 차단층(62,64)의 중심에 정렬된다. 이하 전류 차단층(62,64)의 중심을 제1 중심이라 하고, 내부 전극(94a 내지 94c)의 중심을 제2 중심이라 한다. 즉 제1 중심과 제2 중심을 잇는 직선은 지지 기판(10)과 수직이다. The center of the inner electrodes 94a through 94c is aligned with the center of the current blocking layers 62 and 64 overlapping the inner electrodes 94a through 94c. Hereinafter, the centers of the current blocking layers 62 and 64 are referred to as first centers, and the centers of the internal electrodes 94a to 94c are referred to as second centers. That is, the straight line connecting the first center and the second center is perpendicular to the support substrate 10.

전류 차단층(62,64)의 폭(W2)이 내부 전극(94a 내지 94c)의 폭(W1)보다 크기 때문에 중심이 내부 전극(94a 내지 94c)의 중심에 정렬된 전류 차단층(62,64)은 내부 전극(94a 내지 94c)의 양측 방향으로 오버랩되지 않는 부분이 생긴다.Since the width W2 of the current blocking layers 62 and 64 is larger than the width W1 of the inner electrodes 94a to 94c, the centers of the current blocking layers 62 and 64 are aligned with the centers of the inner electrodes 94a to 94c. ) Has portions that do not overlap in both directions of the internal electrodes 94a to 94c.

이때 내부 전극(94a 내지 94c)의 양측 방향 각각으로 오버랩되지 않는 전류 차단층(62,64)의 부분의 폭(D2)은 내부 전극(94a 내지 94c)의 폭(W1)의 5~350%일 수 있다(D2 = k × W1, k = 0.05 ~ 3.5).At this time, the width D2 of the portions of the current blocking layers 62 and 64 that do not overlap in both directions of the inner electrodes 94a to 94c is 5 to 350% of the width W1 of the inner electrodes 94a to 94c. (D2 = k × W1, k = 0.05 to 3.5).

보호층(50)이 외부 전극(92a 내지 92d)과 오버랩되지 않은 부분의 폭(D1)은 내부 전극(94a 내지 94c)의 양측 방향 각각으로 오버랩되지 않는 전류 차단층(62,64)의 부분의 폭(D2)과 동일할 수도 있고(D1=D2), 동일하지 않을 수도 있다(D1≠D2).The width D1 of the portion where the protective layer 50 does not overlap the external electrodes 92a to 92d is the portion of the portion of the current blocking layers 62 and 64 that does not overlap in both directions of the internal electrodes 94a to 94c. It may be the same as the width D2 (D1 = D2) or may not be the same (D1 ≠ D2).

즉 중심이 내부 전극(94a 내지 94c)의 중심에 정렬된 전류 차단층(62,64)은 내부 전극(94a 내지 94c)과 오버랩되지 않는 부분을 갖는다. 이때 내부 전극(94a 내지 94c)의 일측 방향의 오버랩되지 않은 전류 차단층(62,64)의 부분을 제1 부분이라 하고, 내부 전극(94a 내지 94c)의 타측 방향의 오버랩되지 않은 전류 차단층(62,64)의 부분을 제2 부분이라 한다.That is, the current blocking layers 62 and 64 whose centers are aligned with the centers of the inner electrodes 94a to 94c have portions that do not overlap the inner electrodes 94a to 94c. In this case, portions of the non-overlapping current blocking layers 62 and 64 of one side of the internal electrodes 94a to 94c are referred to as first portions, and non-overlapping current blocking layers of the other side of the internal electrodes 94a to 94c ( 62 and 64 are referred to as second portions.

이때 제1 부분 및 제2 부분 각각의 폭은 동일하며, 예컨대, 내부 전극(94a 내지 94c)의 폭(W1)의 5~350%일 수 있다.In this case, each of the first and second portions may have the same width, for example, 5 to 350% of the width W1 of the internal electrodes 94a to 94c.

보호층(50)과 외부 전극(92a 내지 92d) 오버랩되지 않은 영역과 전류 차단층(62,64)과 내부 전극(94a 내지 94c)과 오버랩되지 않는 부분을 상술한 바와 같이 최적화함으로써 발광 구조체(70)의 발광 효율을 향상시킬 수 있다.The light emitting structure 70 is optimized by optimizing a portion of the protective layer 50 not overlapping with the external electrodes 92a to 92d and a portion not overlapping with the current blocking layers 62 and 64 and the internal electrodes 94a to 94c as described above. Luminous efficiency can be improved.

보호층(50)이 전도성 보호층으로 형성되는 경우, 전도성 보호층과 전극(90)이 오버랩되기 때문에, 전도성 보호층의 상측에 배치된 활성층(74)으로 많은 전류가 흐를 수 있도록 할 수 있다. 따라서, 더 넓은 영역의 활성층(74)에서 빛이 방출되므로 발광 소자(100)의 광 효율이 증가될 수 있다. 아울러, 발광 소자(100)의 동작 전압도 감소될 수 있다.When the protective layer 50 is formed of a conductive protective layer, since the conductive protective layer and the electrode 90 overlap, it is possible to allow a large amount of current to flow to the active layer 74 disposed above the conductive protective layer. Therefore, since light is emitted from the active layer 74 in a larger area, the light efficiency of the light emitting device 100 may be increased. In addition, the operating voltage of the light emitting device 100 may also be reduced.

보호층(50)이 비전도성 보호층으로 형성되는 경우, 비전도성 보호층의 상측에 배치되는 활성층(74)에는 많은 전류가 흐르지 않아 빛이 발생되지 않을 수 있으며 결과적으로 발광 소자(100)의 광 효율이 저하될 수 있다. 그러나, 실시예에서는 전극(90)이 비전도성 보호층과 오버랩되는 위치에 배치되기 때문에, 비전도성 보호층의 상측에 배치된 활성층(74)으로 더 많은 전류가 흐를 수 있도록 할 수 있다. 따라서, 더 넓은 영역의 활성층(74)에서 빛이 방출되므로 발광 소자(100)의 광 효율이 증가될 수 있다.When the protective layer 50 is formed of a non-conductive protective layer, light may not be generated because a large amount of current does not flow in the active layer 74 disposed above the non-conductive protective layer, and as a result, the light of the light emitting device 100 Efficiency may be lowered. However, in the embodiment, since the electrode 90 is disposed at a position overlapping with the nonconductive protective layer, more current can flow to the active layer 74 disposed above the nonconductive protective layer. Therefore, since light is emitted from the active layer 74 in a larger area, the light efficiency of the light emitting device 100 may be increased.

패시베이션층(80)은 발광 구조체(70)를 전기적으로 보호하기 위하여 발광 구조체(70)의 측면에 형성된다. 패시베이션층(80)은 제1 도전형 반도체층(76)의 상면 및 보호층(50)의 상면에 절연 물질로 형성될 수 있다. 예컨대, 패시베이션층(80)은 SiO₂, SiO_x, SiO_xN_y,Si₃N₄, Al₂O₃로 형성될수 있다. 또한 상술한 바와 같이 패시베이션층(80)은 외부 전극(92a 내지 92d)의 일측과 접한다.The passivation layer 80 is formed on the side of the light emitting structure 70 to electrically protect the light emitting structure 70. The passivation layer 80 may be formed of an insulating material on an upper surface of the first conductivity-type semiconductor layer 76 and an upper surface of the protective layer 50. For example, the passivation layer 80 may be SiO ₂ , SiO _x , SiO _x N _y , Si ₃ N ₄ , to be formed of Al ₂ O ₃ Can be. In addition, as described above, the passivation layer 80 contacts one side of the external electrodes 92a to 92d.

구체적으로 외부 전극(92a 내지 92d) 및 내부 전극(94a 내지 94c)에 대하여 설명한다.Specifically, the external electrodes 92a to 92d and the internal electrodes 94a to 94c will be described.

외부 전극(92a 내지 92d)은 제1 외부 전극(92a), 제2 외부 전극(92b), 제3 외부 전극(92c), 및 제4 외부 전극(92d)을 포함할 수 있다. 내부 전극(94a 내지 94c)은 제1 내부 전극(94a), 제2 내부 전극(94b), 및 제3 내부 전극(94c)을 포함할 수 있다.The external electrodes 92a to 92d may include a first external electrode 92a, a second external electrode 92b, a third external electrode 92c, and a fourth external electrode 92d. The internal electrodes 94a to 94c may include a first internal electrode 94a, a second internal electrode 94b, and a third internal electrode 94c.

외부 전극(92a 내지 92d)은 제1 도전형 반도체층(70)의 최외곽부로부터 50㎛ 이내에 적어도 일부분이 형성될 수 있으며, 외부 전극(92a 내지 92d)의 일측부는 패시베이션층(80)과 접촉할 수 있다.At least a portion of the external electrodes 92a to 92d may be formed within 50 μm from the outermost portion of the first conductivity type semiconductor layer 70, and one side of the external electrodes 92a to 92d may contact the passivation layer 80. can do.

외부 전극(92a 내지 92d)은 4개의 변과 4개의 꼭지점을 갖는 사각형 형태로 배치될 수 있다. 제1 외부 전극(92a) 및 제2 외부 전극(92b)은 제1 방향(예컨대, y축 방향)으로 연장되며, 제3 외부 전극(92c) 및 제4 외부 전극(92d)은 제1 방향에 수직한 제2 방향(예컨대, x축 방향)으로 연장될 수 있다.The external electrodes 92a to 92d may be arranged in a quadrangular shape having four sides and four vertices. The first external electrode 92a and the second external electrode 92b extend in the first direction (for example, the y-axis direction), and the third external electrode 92c and the fourth external electrode 92d are disposed in the first direction. It may extend in a second vertical direction (eg, x-axis direction).

패드부(102a, 102b)는 제1 패드부(102a)와 제2 패드부(102b)를 포함할 수 있다. 제1 패드부(102a)는 제1 외부 전극(92a)과 제3 외부 전극(92c)이 접하는 부분에 배치되고, 제2 패드부(102b)는 제2 외부 전극(92b)과 제3 외부 전극(92c)이 접하는 부분에 배치될 수 있다.The pad portions 102a and 102b may include a first pad portion 102a and a second pad portion 102b. The first pad portion 102a is disposed at a portion where the first external electrode 92a and the third external electrode 92c are in contact, and the second pad portion 102b is the second external electrode 92b and the third external electrode. 92c may be disposed at a portion in contact with each other.

제1 내부 전극(94a) 및 제2 내부 전극(94b) 각각은 제1 방향으로 연장되어 제3 외부 전극(92c) 및 제4 외부 전극(92d)을 연결한다. 제3 내부 전극(94c)은 제2 방향으로 연장되어 제1 외부 전극(92a) 및 제2 외부 전극(92b)을 연결한다.Each of the first internal electrode 94a and the second internal electrode 94b extends in the first direction to connect the third external electrode 92c and the fourth external electrode 92d. The third internal electrode 94c extends in the second direction to connect the first external electrode 92a and the second external electrode 92b.

제3 외부 전극(92c)과 제3 내부 전극(94c) 사이의 거리(L1)는 제4 외부 전극(92d)과 제3 내부 전극(94c) 사이의 거리(L2) 보다 클 수 있다. 또한 제1 외부 전극(92a)과 제1 내부 전극(94a) 사이의 거리(m1), 제1 내부 전극(94a)과 제2 내부 전극(94b) 사이의 거리(m2), 제2 내부 전극(94b)과 제2 외부 전극(92b) 사이의 거리(m3)는 동일할 수 있다.The distance L1 between the third external electrode 92c and the third internal electrode 94c may be greater than the distance L2 between the fourth external electrode 92d and the third internal electrode 94c. Further, the distance m1 between the first external electrode 92a and the first internal electrode 94a, the distance m2 between the first internal electrode 94a and the second internal electrode 94b, and the second internal electrode ( The distance m3 between the 94b) and the second external electrode 92b may be the same.

외부 전극(92a 내지 92d) 중 일부의 폭(W3)은 내부 전극(94a 내지 94c)의 폭(W1)보다 크다. 또한 외부 전극(92a 내지 92d) 중 일부의 폭은 나머지 외부 전극의 폭보다 클 수 있다.The width W3 of some of the external electrodes 92a to 92d is larger than the width W1 of the internal electrodes 94a to 94c. In addition, the width of some of the external electrodes 92a to 92d may be larger than the width of the remaining external electrodes.

예를 들어, 제3 외부 전극(92c)의 폭은 내부 전극(94a 내지 94c)의 폭보다 클 수 있고, 제2 외부 전극(92c)의 폭은 제4 외부 전극(92d)의 폭보다 클 수 있다.For example, the width of the third external electrode 92c may be greater than the width of the internal electrodes 94a to 94c, and the width of the second external electrode 92c may be greater than the width of the fourth external electrode 92d. have.

제1 외부 전극(92a) 및 제2 외부 전극(92b) 각각은 제3 외부 전극(92c)에 인접한 부분의 폭이 제4 외부 전극(92d)에 인접한 부분의 폭보다 크도록 형성될 수 있다.Each of the first external electrode 92a and the second external electrode 92b may be formed such that the width of the portion adjacent to the third external electrode 92c is greater than the width of the portion adjacent to the fourth external electrode 92d.

내부 전극(94a 내지 94c)은 외부 전극(92a 내지 92d)에 의해 둘러싸인 내부 영역을 복수의 영역들로 구분한다. 복수의 영역들 중 제3 외부 전극(92c)과 접하는 폭이 큰 영역들(112 내지 116)은 제4 외부 전극(92d)과 접하는 폭이 작은 영역들(122 내지 126)에 비해 면적이 넓다.The inner electrodes 94a to 94c divide the inner region surrounded by the outer electrodes 92a to 92d into a plurality of regions. Larger areas 112 to 116 in contact with the third external electrode 92c of the plurality of areas are larger in area than smaller areas 122 to 126 in contact with the fourth external electrode 92d.

도 1에 도시된 실시예에 따른 발광 소자의 전극(90)은 적어도 한 변의 길이가 800-1200㎛인 발광 구조체(70)에 적용될 수 있다. 적어도 한 변의 길이가 800㎛ 미만인 경우에 전극(90)에 의해 광이 방출되는 영역이 감소될 수 있고, 적어도 한 변의 길이가 1200㎛ 보다 큰 경우에는 전극(90)을 통해 전류를 효과적으로 공급할 수 없다. 예를 들어, 도 1에 도시된 전극(90)은 가로 및 세로의 길이가 각각 1000㎛인 발광 구조체(70)에 적용될 수도 있다.The electrode 90 of the light emitting device according to the embodiment shown in FIG. 1 may be applied to the light emitting structure 70 having a length of at least one side of 800-1200 μm. If the length of at least one side is less than 800 μm, the area where light is emitted by the electrode 90 can be reduced, and if the length of at least one side is greater than 1200 μm, current cannot be effectively supplied through the electrode 90. . For example, the electrode 90 illustrated in FIG. 1 may be applied to the light emitting structure 70 having a horizontal length and a vertical length of 1000 μm, respectively.

도 3은 다른 실시예에 따른 발광 소자(300)의 단면도를 나타낸다. 도 3을 참조하면, 발광 소자(300)는 도 2에 도시된 발광 소자(100)와 유사한 구조를 가진다. 다만, 다른 점은 발광 소자(300)는 오믹 접촉층(340)이 발광 소자(300)의 측면까지 연장되어 배치된다. 즉, 오믹 접촉층(340)은 보호층(50)의 측면 및 하면에 접하도록 배치되고, 보호층(50)과 접합층(20)은 오믹 접촉층(340)에 의해 이격된다.3 is a sectional view of a light emitting device 300 according to another embodiment. Referring to FIG. 3, the light emitting device 300 has a structure similar to that of the light emitting device 100 illustrated in FIG. 2. However, the light emitting device 300 is disposed such that the ohmic contact layer 340 extends to the side surface of the light emitting device 300. That is, the ohmic contact layer 340 is disposed to contact the side and bottom surfaces of the protective layer 50, and the protective layer 50 and the bonding layer 20 are spaced apart by the ohmic contact layer 340.

도 4는 다른 실시예에 따른 발광 소자(400)의 단면도를 나타낸다. 도 4를 참조하면, 발광 소자(400)는 도 2에 도시된 발광 소자(100)와 유사한 구조를 가진다. 다만, 다른 점은 발광 소자(400)는 반사층(430)이 발광 소자(400)의 측면까지 연장되어 배치된다. 즉, 반사층(430)은 오믹 접촉층(40) 및 보호층(50)의 하측면에 접하도록 배치되고, 보호층(50)과 접합층(20)은 반사층(430)에 의해 이격된다. 보호층(50)은 반사층(430)과 부분적으로 오버랩되도록 형성된다.4 is a sectional view of a light emitting device 400 according to another embodiment. Referring to FIG. 4, the light emitting device 400 has a structure similar to that of the light emitting device 100 illustrated in FIG. 2. However, in other respects, the light emitting device 400 is disposed such that the reflective layer 430 extends to the side surface of the light emitting device 400. That is, the reflective layer 430 is disposed to contact the lower surfaces of the ohmic contact layer 40 and the protective layer 50, and the protective layer 50 and the bonding layer 20 are spaced apart by the reflective layer 430. The protective layer 50 is formed to partially overlap with the reflective layer 430.

반사층(430)이 접합층(20)의 상면 전체 영역에 배치되는 발광 소자(400)는 활성층(74)에서 발생된 광을 도 2에 도시된 발광 소자(100)보다 효과적으로 반사시켜 광 효율을 증가시킬 수 있다. 비록 도시되지는 않았지만, 도 2에 도시된 오믹 접촉층(40) 및 반사층(160)이 발광 소자의 측면까지 연장되어 배치되도록 할 수도 있다.The light emitting device 400, in which the reflective layer 430 is disposed on the entire upper surface of the bonding layer 20, reflects light generated in the active layer 74 more effectively than the light emitting device 100 shown in FIG. 2 to increase light efficiency. You can. Although not shown, the ohmic contact layer 40 and the reflective layer 160 shown in FIG. 2 may be extended to the side of the light emitting device.

도 5 내지 도 13은 실시예에 따른 발광 소자의 제조방법을 나타낸다. 다만, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.5 to 13 show a method of manufacturing a light emitting device according to the embodiment. However, the content overlapping with the above description will be omitted or briefly described.

먼저 도 5에 도시된 바와 같이, 성장 기판(510) 상에 발광 구조체(515)를 형성한다.First, as shown in FIG. 5, the light emitting structure 515 is formed on the growth substrate 510.

성장 기판(510)은 예를 들어, 사파이어(Al₂O₃), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The growth substrate 510 may be formed of, for example, at least one of sapphire (Al ₂ O ₃ ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge, but is not limited thereto.

발광 구조체(515)는 성장 기판(510) 상에 제1 도전형의 반도체층(76), 활성층(74) 및 제2 도전형의 반도체층(72)을 순차적으로 성장함으로써 형성될 수 있다.The light emitting structure 515 may be formed by sequentially growing the first conductive semiconductor layer 76, the active layer 74, and the second conductive semiconductor layer 72 on the growth substrate 510.

발광 구조체(515)는 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 515 may be formed of, for example, Metal Organic Chemical Vapor Deposition (MOCVD), Chemical Vapor Deposition (CVD), Plasma-Enhanced Chemical Vapor Deposition (PECVD), or molecular beam growth. It may be formed using a method such as Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), but is not limited thereto.

발광 구조체(515) 및 성장 기판(510) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 질화물층(미도시)을 형성할 수도 있다.A buffer layer (not shown) and / or an undoped nitride layer (not shown) may be formed between the light emitting structure 515 and the growth substrate 510 to alleviate the lattice constant difference.

다음으로 도 6을 참조하면, 발광 구조체(515) 상에 단위 칩 영역(single chip region)을 구분할 수 있도록 패터닝된 보호층(50)을 형성한다. 여기서 단위 칩 영역이란 개별적인 칩 단위로 분리하여 동작할 수 있는 영역을 말한다.Next, referring to FIG. 6, a patterned protective layer 50 is formed on the light emitting structure 515 so as to distinguish a single chip region. Here, the unit chip area refers to an area that can be operated by being separated into individual chip units.

보호층(50)은 마스크 패턴을 이용하여 단위 칩 영역의 둘레(또는 가장자리)에 형성될 수 있다. 보호층(50)은 다양한 증착 방법을 이용하여 형성할 수 있다.The protective layer 50 may be formed around the periphery (or the edge) of the unit chip region by using a mask pattern. The protective layer 50 may be formed using various deposition methods.

보호층(50)이 전도성 보호층으로 형성되어 Ti, Ni, Pt, Pd, Rh, Ir, W 중 적어도 어느 하나를 포함하는 경우, 스퍼터링(sputtering) 방법을 이용하면 보호층(50)을 고밀도로 형성이 가능하기 때문에 아이솔레이션 에칭시 깨지거나 파편이 발생되지 않는다.When the protective layer 50 is formed of a conductive protective layer and includes at least one of Ti, Ni, Pt, Pd, Rh, Ir, and W, the sputtering method may be used to achieve high density of the protective layer 50. Because it can be formed, it is not broken or broken during isolation etching.

다음으로 도 7을 참조하면, 보호층(50)에 의하여 노출되는 제2 도전형의 반도체층(72) 표면에 전류 차단층(60)을 형성한다. 예를 들어, 제2 도전형 반도체층(72) 상에 SiO₂층을 형성한 후, 마스크 패턴을 이용하여 전류 차단층(60)을 형성할 수 있다.Next, referring to FIG. 7, the current blocking layer 60 is formed on the surface of the second conductive semiconductor layer 72 exposed by the protective layer 50. For example, after forming the SiO ₂ layer on the second conductivity-type semiconductor layer 72, the current blocking layer 60 may be formed using a mask pattern.

보호층(50)을 비전도성 보호층으로 형성하는 경우, 보호층(50)과 전류 차단층(60)은 동일한 재질로 형성될 수도 있다. 이 경우에, 제2 도전형의 반도체층(72) 상에 SiO₂층을 형성한 후, 하나의 마스크 패턴을 이용하여 보호층(50)과 전류 차단층(60)을 동시에 형성할 수 있다.When the protective layer 50 is formed of a non-conductive protective layer, the protective layer 50 and the current blocking layer 60 may be formed of the same material. In this case, after forming the SiO ₂ layer on the second conductive semiconductor layer 72, the protective layer 50 and the current blocking layer 60 may be simultaneously formed using one mask pattern.

다음으로 도 8에 도시된 바와 같이, 제2 도전형의 반도체층(72) 및 전류 차단층(60) 상에 오믹 접촉층(40)을 형성한다. 다음으로 도 9에 도시된 바와 같이, 오믹 접촉층(40) 상에 반사층(30)을 형성한다.Next, as shown in FIG. 8, an ohmic contact layer 40 is formed on the second conductive semiconductor layer 72 and the current blocking layer 60. Next, as shown in FIG. 9, the reflective layer 30 is formed on the ohmic contact layer 40.

보호층(50)을 전도성 보호층으로 형성하는 경우, 오믹 접촉층(40)은 보호층(50)과 동일한 물질로 형성될 수 있으며, 이 경우 제2 도전형의 반도체층(72) 상에 전류 차단층(60)을 형성한 후, 보호층(40)과 오믹 접촉층(50)을 동시에 형성할 수 있다.When the protective layer 50 is formed of a conductive protective layer, the ohmic contact layer 40 may be formed of the same material as the protective layer 50, and in this case, the current may be formed on the second conductive semiconductor layer 72. After the blocking layer 60 is formed, the protective layer 40 and the ohmic contact layer 50 may be simultaneously formed.

오믹 접촉층(40) 및 반사층(30)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성할 수 있다. 오믹 접촉층(40)과 반사층(30)이 형성되는 면적은 다양하게 선택될 수 있다. 오믹 접촉층(40) 및/또는 반사층(30)이 형성되는 면적에 따라 도 2 내지 도 4에서 설명한 다른 실시예들이 구현될 수 있다.The ohmic contact layer 40 and the reflective layer 30 may be formed by, for example, any one of electron beam (E-beam) deposition, sputtering, and plasma enhanced chemical vapor deposition (PECVD). The area in which the ohmic contact layer 40 and the reflective layer 30 are formed may be variously selected. Other embodiments described with reference to FIGS. 2 to 4 may be implemented depending on the area where the ohmic contact layer 40 and / or the reflective layer 30 are formed.

다음으로 도 10에 도시된 바와 같이, 반사층(30) 및 보호층(50) 상에 접합층(20)을 매개로 하여 지지 기판(10)을 형성한다.Next, as shown in FIG. 10, the support substrate 10 is formed on the reflective layer 30 and the protective layer 50 through the bonding layer 20.

접합층(20)은 반사층(30), 오믹 접촉층(40)의 단부 및 보호층(50)에 접촉되어, 반사층(30), 오믹 접촉층(40), 및 보호층(50) 사이의 접착력을 강화시켜 줄 수 있다.The bonding layer 20 is in contact with the reflective layer 30, the end of the ohmic contact layer 40, and the protective layer 50, thereby adhering the adhesion between the reflective layer 30, the ohmic contact layer 40, and the protective layer 50. It can strengthen.

지지 기판(10)은 접합층(20) 상에 부착된다. 비록, 실시예에서는 지지 기판(10)이 접합층(20)을 통해 본딩 방식으로 결합된 것이 예시되어 있으나, 지지 기판(10)을 도금 방식 또는 증착 방식으로 형성하는 것도 가능하다.The support substrate 10 is attached on the bonding layer 20. Although the embodiment is illustrated that the support substrate 10 is bonded by the bonding layer 20 in a bonding manner, it is also possible to form the support substrate 10 by a plating method or a deposition method.

다음으로 도 11에 도시된 바와 같이, 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법을 이용하여 성장 기판(510)을 발광 구조체(70)로부터 제거한다. 도 11에서는 도 10에 도시된 구조물을 뒤집어서 도시한다.Next, as shown in FIG. 11, the growth substrate 510 is removed from the light emitting structure 70 by using a laser lift off method or a chemical lift off method. 11 illustrates the structure shown in FIG. 10 upside down.

다음으로 도 12에 도시된 바와 같이, 발광 구조체(70)에 단위 칩 영역에 따라 아이솔레이션(isolation) 에칭을 실시하여 복수 개의 발광 구조체(70)로 분리한다.Next, as illustrated in FIG. 12, an isolation etching is performed on the light emitting structure 70 according to the unit chip region to be separated into a plurality of light emitting structures 70.

예를 들어, 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다.For example, isolation etching may be performed by a dry etching method such as inductively coupled plasma (ICP).

다음으로 도 13에 도시된 바와 같이, 보호층(50) 및 발광 구조체(70) 상에 패시베이션층(80)을 형성하고, 패시베이션층(80)을 선택적으로 제거하여 제1 도전형 반도체층(76)의 상면을 노출시킨다. 그리고 노출된 제1 도전형의 반도체층(76)의 상면에 전극(90)을 형성한다.Next, as shown in FIG. 13, the passivation layer 80 is formed on the protective layer 50 and the light emitting structure 70, and the passivation layer 80 is selectively removed to form the first conductive semiconductor layer 76. Expose the upper surface of). The electrode 90 is formed on the exposed upper surface of the semiconductor layer 76 of the first conductivity type.

전극(90)은 외부 전극(92a 내지 92d) 및 내부 전극(94a 내지 94c)을 포함하는며, 외부 전극(92a 내지 92d)은 보호층(80)과 오버랩되고, 내부 전극(94a 내지 94c)은 전류 차단층(60)과 오버랩되도록 배치된다.The electrode 90 includes external electrodes 92a to 92d and internal electrodes 94a to 94c, the external electrodes 92a to 92d overlap the protective layer 80, and the internal electrodes 94a to 94c It is disposed to overlap with the current blocking layer 60.

도 2에서 설명한 바와 같이 외부 전극(92a 내지 92d)과 오버랩되지 않은 보호층(80) 일부분의 폭이 외부 전극(92a 내지 92d)의 폭(W3)의 5~350%이 되도록 외부 전극(92a 내지 92d)을 제1 도전형 반도체층(76) 상면에 배치할 수 있다.As described with reference to FIG. 2, the portions of the protective layer 80 not overlapping with the external electrodes 92a to 92d are 5 to 350% of the width W3 of the external electrodes 92a to 92d. 92d) may be disposed on the upper surface of the first conductivity-type semiconductor layer 76.

또한 내부 전극(94a 내지 94c)은 중심이 전류 차단층(62,64)의 중심에 정렬되도록 배치될 수 있다. 그리고 내부 전극(94a 내지 94c)의 양측 방향 각각으로 오버랩되지 않는 전류 차단층(62,64)의 부분의 폭이 내부 전극(94a 내지 94c)의 폭(W1)의 5~350%이 되도록 내부 전극(94a 내지 94c)을 제1 도전형 반도체층(76) 상면에 배치할 수 있다.In addition, the internal electrodes 94a to 94c may be disposed so that the center thereof is aligned with the center of the current blocking layers 62 and 64. And the inner electrodes so that the widths of the portions of the current blocking layers 62 and 64 which do not overlap in both directions of the inner electrodes 94a to 94c are 5 to 350% of the width W1 of the inner electrodes 94a to 94c. 94a to 94c may be disposed on the upper surface of the first conductivity-type semiconductor layer 76.

이후 칩 분리 공정을 통해 단위 칩 영역으로 분리하여 복수 개의 발광 소자를 제작할 수 있다. 칩 분리 공정은 예를 들어, 블레이드(blade)를 이용해 물리적인 힘을 가하여 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크라이빙 공정, 습식 식각 또는 건식 식각을 포함하는 식각 공정 등을 포함할 수 있다.Thereafter, a plurality of light emitting devices may be manufactured by separating the unit chip region through a chip separation process. The chip separation process may include, for example, a breaking process using a blade to apply a physical force to separate, a laser scribing process that separates the chip by irradiating a laser to the chip boundary, and an etching including wet etching or dry etching. Process and the like.

도 14는 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다. 도 14를 참조하면, 발광 소자 패키지는 패키지 몸체(710), 제1 금속층(712), 제2 금속층(714), 발광 소자(720), 반사판(725), 와이어(730), 및 봉지층(740)을 포함한다.14 illustrates a light emitting device package including a light emitting device according to an embodiment. Referring to FIG. 14, the light emitting device package may include a package body 710, a first metal layer 712, a second metal layer 714, a light emitting device 720, a reflector 725, a wire 730, and an encapsulation layer ( 740).

패키지 몸체(710)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(710)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.The package body 710 has a structure in which a cavity is formed in one region. At this time, the side wall of the cavity may be formed to be inclined. The package body 710 may be formed of a substrate having good insulation or thermal conductivity, such as a silicon-based wafer level package, a silicon substrate, silicon carbide (SiC), aluminum nitride (AlN), or the like. It may have a structure in which a plurality of substrates are stacked. Embodiment is not limited to the material, structure, and shape of the body described above.

제1 금속층(712) 및 제2 금속층(714)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(710)의 표면(710)에 배치된다. 발광 소자(720)는 제1 금속층(712) 및 제2 금속층(714)과 전기적으로 연결된다. 이때 발광 소자(720)는 도 2 내지 도 4에 도시된 실시예에 따른 발광 소자일 수 있다.The first metal layer 712 and the second metal layer 714 are disposed on the surface 710 of the package body 710 to be electrically separated from each other in consideration of heat dissipation or mounting of a light emitting device. The light emitting device 720 is electrically connected to the first metal layer 712 and the second metal layer 714. In this case, the light emitting device 720 may be a light emitting device according to the exemplary embodiment illustrated in FIGS. 2 to 4.

예컨대, 도 2에 도시된 발광 소자의 지지 기판(10)은 제2 금속층(714)에 전기적으로 연결된다. 그리고 전극(90)은 와이어(730)의 일측과 접합되고, 와이어(730)의 타측은 제1 금속층(712)에 접합될 수 있다.For example, the supporting substrate 10 of the light emitting device shown in FIG. 2 is electrically connected to the second metal layer 714. The electrode 90 may be bonded to one side of the wire 730, and the other side of the wire 730 may be bonded to the first metal layer 712.

반사판(725)은 발광 소자에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(710)의 캐버티 측벽에 형성된다. 반사판(725)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The reflecting plate 725 is formed on the side wall of the cavity of the package body 710 to direct light emitted from the light emitting element in a predetermined direction. The reflector plate 725 is made of a light reflective material, and may be, for example, a metal coating or a metal flake.

봉지층(740)은 패키지 몸체(710)의 캐버티 내에 위치하는 발광 소자(720)를 포위하여 발광 소자(720)를 외부 환경으로부터 보호한다. 봉지층(740)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(740)은 발광 소자(720)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 발광 소자 패키지는 상기에 개시된 실시예들의 발광 소자들 중 적어도 하나를 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The encapsulation layer 740 surrounds the light emitting device 720 positioned in the cavity of the package body 710 to protect the light emitting device 720 from the external environment. The encapsulation layer 740 is made of a colorless transparent polymer resin material such as epoxy or silicon. The encapsulation layer 740 may include a phosphor to change the wavelength of light emitted from the light emitting device 720. The light emitting device package may include at least one of the light emitting devices of the embodiments disclosed above, but is not limited thereto.

실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit.

또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Another embodiment may be implemented as a display device, an indicator device, or a lighting system including the light emitting device or the light emitting device package described in the above embodiments, and for example, the lighting system may include a lamp or a street lamp.

도 15는 실시예에 따른 발광소자를 포함하는 조명 장치를 나타낸다. 도 15를 참조하면, 조명장치는 전원 결합부(810), 열발산판(heat sink, 820), 발광 모듈(830), 반사경(reflector, 840), 및 커버 캡(cover cap, 850), 및 렌즈부(860)를 포함한다.15 illustrates a lighting device including a light emitting device according to the embodiment. Referring to FIG. 15, the lighting apparatus includes a power coupling unit 810, a heat sink 820, a light emitting module 830, a reflector 840, and a cover cap 850, and The lens unit 860 is included.

전원 결합부(810)는 상단이 외부의 전원 소켓(미도시)에 삽입되는 스크류 형상이며, 외부 전원 소켓에 삽입되어 발광 모듈(830)에 전원을 공급한다. 열발산판(820)은 측면에 형성되는 열발산핀 통하여 발광 모듈(830)로부터 발생하는 열을 외부로 방출한다. 열발산판(820)의 상단은 전원 결합부(810)의 하단과 스크루 결합된다.The power coupling unit 810 has a screw shape in which an upper end is inserted into an external power socket (not shown), and is inserted into an external power socket to supply power to the light emitting module 830. The heat dissipation plate 820 emits heat generated from the light emitting module 830 to the outside through the heat dissipation pins formed at the side surfaces. The upper end of the heat dissipation plate 820 is screwed with the lower end of the power coupling unit 810.

열발산판(820)의 밑면에는 회로 기판 상에 실장되는 발광 소자 패키지들을 포함하는 발광 모듈(840)이 고정된다. 이때 발광 소자 패키지들은 도 14에 도시된 실시예에 따른 발광 소자 패키지일 수 있다.A light emitting module 840 including light emitting device packages mounted on a circuit board is fixed to a bottom surface of the heat dissipation plate 820. In this case, the light emitting device packages may be light emitting device packages according to the exemplary embodiment shown in FIG. 14.

조명 장치(800)는 발광 모듈(830) 하부에는 발광 모듈을 전기적으로 보호하기 위한 절연 시트(832) 및 반사 시트(834) 등을 더 포함할 수 있다. 또한 발광 모듈(840)에 의하여 조사된 광의 진행 경로 상에 다양한 광학적 기능을 수행하는 광학 부재가 배치될 수 있다.The lighting device 800 may further include an insulating sheet 832 and a reflective sheet 834 for electrically protecting the light emitting module under the light emitting module 830. In addition, an optical member that performs various optical functions may be disposed on a path of the light radiated by the light emitting module 840.

반사경(840)은 원뿔대 형상으로 열발산판(820)의 하단과 결합하며, 발광 모듈(830)로부터 조사되는 광을 반사시킨다. 커버 캡(850)은 원형의 링 형상을 가지며, 반사경(140) 하단에 결합된다. 렌즈부(860)는 커버 캡(850)에 끼워진다. The reflector 840 is combined with the lower end of the heat dissipation plate 820 in the shape of a truncated cone and reflects light emitted from the light emitting module 830. The cover cap 850 has a circular ring shape and is coupled to the bottom of the reflector 140. The lens unit 860 is fitted to the cover cap 850.

도 15에 도시된 조명 장치(800)는 건물의 천장이나 벽체 내에 매입되어 다운라이트(downlight)로 이용할 수 있다.The lighting device 800 illustrated in FIG. 15 may be embedded in a ceiling or a wall of a building and used as a downlight.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be clear to those who have knowledge of. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

10: 지지 기판, 20: 접합층,
30: 반사층, 40: 오믹 접촉층,
50: 보호층, 60: 전류 차단층,
70: 발광 구조체, 80: 패시베이션층,
90: 전극.10: support substrate, 20: bonding layer,
30: reflective layer, 40: ohmic contact layer,
50: protective layer, 60: current blocking layer,
70: light emitting structure, 80: passivation layer,
90: electrode.

Claims

Support substrates;
A protective layer formed in a peripheral region on the support substrate;
A light emitting structure formed on the support substrate and the protective layer;
A passivation layer formed on a portion of the side surface and the upper surface of the light emitting structure; And
One side is in contact with the passivation layer, and includes an external electrode formed on the surface of the light emitting structure so as to overlap with a portion of the protective layer,
The protective layer may be formed,
And a portion extending in the other direction of the external electrode and not overlapping with the external electrode.

The method of claim 1,
The width of the portion where the protective layer does not overlap with the external electrode is 5 to 350% of the external electrode.

The method of claim 1, wherein the light emitting device,
A reflective layer formed between the support substrate and the light emitting structure; And
And an ohmic contact layer formed between the reflective layer and the light emitting structure.

Support substrates;
A protective layer formed in a peripheral region on the support substrate;
A light emitting structure formed on the support substrate and the protective layer;
A current blocking layer formed between the support substrate and the light emitting structure; And
A center aligned with the center of the current blocking layer, the internal electrode formed on a surface of the light emitting structure to overlap the current blocking layer,
The current blocking layer,
The light emitting device of claim 1, wherein the light emitting device has a first portion that does not overlap with the internal electrode in each of the both sides of the inner electrode, and the widths of the first portion that do not overlap with each other are the same.

The method of claim 4, wherein
The width of the first portion is a light emitting device, characterized in that 5 to 350% of the width of the internal electrode.

The method of claim 4, wherein the light emitting element,
A passivation layer formed on a portion of the side surface and the upper surface of the light emitting structure; And
And an external electrode formed on a surface of the light emitting structure such that one side is in contact with the passivation layer and overlaps a part of the protective layer.

The method of claim 6,
The width of the external electrode is light emitting device, characterized in that the same as or larger than the width of the inner electrode.

The method of claim 6, wherein the protective layer,
And a second portion extending in the other direction of the external electrode and not overlapping with the external electrode.

The method of claim 8,
The width of the first portion and the width of the second portion is light emitting element, characterized in that the same.

The method of claim 4, wherein the light emitting structure,
A light emitting device comprising a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer.

The method of claim 4, wherein the light emitting element,
A reflective layer formed between the support substrate and the current blocking layer; And
And an ohmic contact layer formed between the reflective layer and the current blocking layer and contacting a lower surface and a side surface of the current blocking layer.

Package body;
A first metal layer and a second metal layer disposed on the package body;
A light emitting device mounted on the package body to be electrically connected to the first metal layer and the second metal layer; And
It includes a sealing layer (sealing layer) surrounding the light emitting device,
The light emitting device,
Support substrates;
A protective layer formed in a peripheral region on the support substrate;
A light emitting structure formed on the support substrate and the protective layer;
A passivation layer formed on a portion of the side surface and the upper surface of the light emitting structure; And
One side is in contact with the passivation layer, and includes an external electrode formed on the surface of the light emitting structure so as to overlap with a portion of the protective layer,
The protective layer may be formed,
The light emitting device package, characterized in that it has a portion extending in the other direction of the external electrode does not overlap with the external electrode.

Package body;
A first metal layer and a second metal layer disposed on the package body;
A light emitting device mounted on the package body to be electrically connected to the first metal layer and the second metal layer; And
It includes a sealing layer (sealing layer) surrounding the light emitting device,
The light emitting device,
Support substrates;
A protective layer formed in a peripheral region on the support substrate;
A light emitting structure formed on the support substrate and the protective layer;
A current blocking layer formed between the support substrate and the light emitting structure; And
A center aligned with the center of the current blocking layer, the internal electrode formed on a surface of the light emitting structure to overlap the current blocking layer,
The current blocking layer,
The light emitting device package of claim 1, wherein the light emitting device package has a first portion which does not overlap with the internal electrode in each of the both sides of the inner electrode, and the widths of the first portion which do not overlap with each other are the same.