KR20150141789A - Light emitting deviceand light emitting device package thereof - Google Patents

Light emitting deviceand light emitting device package thereof Download PDF

Info

Publication number
KR20150141789A
KR20150141789A KR1020140070290A KR20140070290A KR20150141789A KR 20150141789 A KR20150141789 A KR 20150141789A KR 1020140070290 A KR1020140070290 A KR 1020140070290A KR 20140070290 A KR20140070290 A KR 20140070290A KR 20150141789 A KR20150141789 A KR 20150141789A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
contact
semiconductor layer
emitting device
Prior art date
Application number
KR1020140070290A
Other languages
Korean (ko)
Other versions
KR102153123B1 (en
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140070290A priority Critical patent/KR102153123B1/en
Priority to PCT/KR2015/005524 priority patent/WO2015190736A1/en
Publication of KR20150141789A publication Critical patent/KR20150141789A/en
Application granted granted Critical
Publication of KR102153123B1 publication Critical patent/KR102153123B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Abstract

A light emitting device according to an embodiment includes: a light emitting structure which includes a first conductivity type semiconductor layer, an active layer under the first conductivity type semiconductor layer, and a second conductivity type semiconductor layer; an insulating layer which has a plurality of opened regions under the second conductivity type semiconductor layer; a contact layer arranged in each opened region of the insulating layer; a reflective layer arranged under the contact layer and the insulating layer; a bonding layer arranged under the reflective layer; a conductive support member arranged under the bonding layer; and a first electrode which is mismatched with the opened regions in a vertical direction on the first conductivity type semiconductor layer.

Description

발광소자 및 이를 구비한 발광소자 패키지{LIGHT EMITTING DEVICEAND LIGHT EMITTING DEVICE PACKAGE THEREOF}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting device,

실시 예는 발광소자에 관한 것이다.An embodiment relates to a light emitting element.

실시 예는 발광 소자를 갖는 발광소자 패키지에 관한 것이다.An embodiment relates to a light emitting device package having a light emitting element.

발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.Light emitting diodes (LEDs) are widely used as light emitting devices. Light emitting diodes convert electrical signals into light, such as infrared, visible, and ultraviolet, using the properties of compound semiconductors.

발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 사용되고 있다.As light efficiency of a light emitting device is increased, it is used in various fields including a display device, a lighting device, and the like.

실시 예는 발광 구조물의 서로 반대측에 배치된 제1및 제2전극 중 지지부재를 갖는 제2전극의 접촉층이 서로 다른 영역에 접촉될 수 있도록 한 발광 소자를 제공한다.Embodiments provide a light emitting device in which a contact layer of a second electrode having a support member among first and second electrodes disposed on opposite sides of a light emitting structure can be brought into contact with different regions.

실시 예는 발광 구조물의 서로 반대측에 배치된 제1및 제2전극의 접촉 영역이 서로 오버랩되지 않도록 한 발광 소자를 제공한다.Embodiments provide a light emitting device wherein the contact regions of the first and second electrodes disposed on opposite sides of the light emitting structure do not overlap with each other.

실시 예는 전류 확산 구조를 갖는 발광 소자를 제공한다.The embodiment provides a light emitting device having a current diffusion structure.

실시 예에 따른 발광소자는, 제1 도전형반도체층, 상기 제1도전형반도체층 아래에 활성층, 및 상기 활성층 아래에 제2 도전형반도체층을 포함하는 발광구조물;상기 제2도전형 반도체층 아래에 복수의 오픈 영역을 갖는 절연층;상기 절연층의 각 오픈 영역에 배치된 접촉층;상기 접촉층 및 상기 절연층 아래에 배치된 반사층;상기 반사층 아래에 배치된 접합층;상기 접합층 아래에 배치된 전도성의 지지부재;및 상기 제1도전형 반도체층 위에 상기 복수의 오픈 영역과 수직 방향으로 어긋나게 배치된 제1전극을 포함한다.A light emitting device according to an embodiment includes a light emitting structure including a first conductive semiconductor layer, an active layer below the first conductive semiconductor layer, and a second conductive semiconductor layer below the active layer, A contact layer disposed on each of the open regions of the insulation layer, a reflection layer disposed below the contact layer and the insulation layer, a junction layer disposed below the reflection layer, And a first electrode disposed on the first conductive semiconductor layer so as to be shifted in the vertical direction from the plurality of open regions.

실시 예에 따른 발광 소자의 전류를 확산시켜 줄 수 있다.The current of the light emitting device according to the embodiment can be diffused.

실시 예는 발광 소자의 내부 양자 효율을 개선시켜 줄 수 있다.The embodiment can improve the internal quantum efficiency of the light emitting device.

실시 예는 발광 구조물의 서로 반대측에 배치된 제1및 제2전극의 접촉 영역이 수직 방향으로 오버랩되지 않도록 배치함으로써,광학적인 신뢰성을 개선시켜 줄 수 있다.Embodiments can improve the optical reliability by disposing the contact regions of the first and second electrodes on the opposite sides of the light emitting structure such that they do not overlap in the vertical direction.

실시 예는 발광 소자 및 이를 구비한 발광 소자 패키지의 신뢰성을 개선시켜 줄 수 있다.Embodiments can improve the reliability of the light emitting device and the light emitting device package having the same.

도 1은 제1실시 예에 따른 발광소자를 나타낸 도면이다.
도 2는 도 1의 발광 소자의 평면도이다.
도 3 내지 도 9는 도 1의 발광 소자의 제조 과정을 나타낸 도면이다.
도 10은 제2실시 예에 따른 발광소자를 나타낸 도면이다.
도 11은 제3실시 예에 따른 발광소자를 나타낸 도면이다.
도 12은 제4실시 예에 따른 발광소자를 나타낸 도면이다.
도 13은 실시 예에 따른 발광 소자를 갖는 발광 소자 패키지를 나타낸 측 단면도이다.1 is a view showing a light emitting device according to a first embodiment.
2 is a plan view of the light emitting device of FIG.
3 to 9 are views illustrating a manufacturing process of the light emitting device of FIG.
10 is a view illustrating a light emitting device according to the second embodiment.
11 is a view illustrating a light emitting device according to the third embodiment.
12 is a view illustrating a light emitting device according to a fourth embodiment.
13 is a side sectional view showing a light emitting device package having a light emitting device according to the embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer are described with reference to the drawings.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 발광소자 패키지 및 발광소자 제조방법에 대해 상세히 설명하도록 한다.Hereinafter, a light emitting device, a light emitting device package, and a method of manufacturing a light emitting device according to embodiments will be described in detail with reference to the accompanying drawings.

도 1은 제1실시 예에 따른 발광소자를 나타낸 도면이며,도 2는 도 1의 발광 소자의 평면도이다.FIG. 1 is a view showing a light emitting device according to a first embodiment, and FIG. 2 is a plan view of the light emitting device of FIG.

도 1및 도 2를 참조하면,발광 소자(100)는 발광구조물(10), 상기 발광 구조물(10)의 아래에 배치된 제2전극(20)과, 상기 제2전극(20)과 상기 발광 구조물(10)의 사이에 배치된 절연층(41)과, 상기 절연층(41)의 둘레에 배치된 보호층(45)과,상기 발광 구조물(10)의 위에 배치된 제1전극(51)을 포함한다.1 and 2, the light emitting device 100 includes a light emitting structure 10, a second electrode 20 disposed below the light emitting structure 10, and a second electrode 20 disposed between the second electrode 20 and the light emitting structure 10. [ An insulating layer 41 disposed between the structures 10; a protective layer 45 disposed around the insulating layer 41; a first electrode 51 disposed on the light emitting structure 10; .

상기 발광구조물(10)은 제1 도전형반도체층(11), 상기 제1도전형 반도체층(11) 아래에 활성층(12), 및 상기 활성층(12) 아래에 제2 도전형반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 제1 도전형반도체층(11)과 상기 제2 도전형반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1도전형 반도체층(11)과 상기 제2도전형 반도체층(13)에 접촉될 수 있다.The light emitting structure 10 includes a first conductive semiconductor layer 11, an active layer 12 under the first conductive semiconductor layer 11 and a second conductive semiconductor layer 13 under the active layer 12. ). The active layer 12 may be disposed between the first conductive semiconductor layer 11 and the second conductive semiconductor layer 13. The active layer 12 may be in contact with the first conductive semiconductor layer 11 and the second conductive semiconductor layer 13.

예로써, 상기 제1 도전형반도체층(11)이 제1 도전형도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형반도체층(13)이 제2 도전형도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형반도체층(13)이 n형 반도체층으로 형성될 수도 있다. For example, the first conductivity type semiconductor layer 11 is formed of an n-type semiconductor layer doped with an n-type dopant as a first conductivity type dopant, and the second conductivity type semiconductor layer 13 is formed of an n- Type semiconductor layer to which a p-type dopant is added. The first conductivity type semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second conductivity type semiconductor layer 13 may be formed of an n-type semiconductor layer.

상기 제1 도전형반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가도핑될 수 있다.상기 제1도전형 반도체층(11)의 상면은 요철 구조(11A)로 형성될 수 있으며,이러한 요철 구조(11A)는 광 추출 효율을 개선시켜 줄 수 있다.The first conductive semiconductor layer 11 may include, for example, an n-type semiconductor layer. The first conductive semiconductor layer 11 is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + Can be implemented. The first conductive semiconductor layer 11 may be selected from among GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, Type semiconductor layer 11 may be doped with an n-type dopant such as Se, Te, etc. The top surface of the first conductivity type semiconductor layer 11 may be formed of a concave-convex structure 11A, .

상기 제2 도전형반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가도핑될 수 있다.상기 제2도전형 반도체층(13)은 상기 제1도전형 반도체층(11)의 두께보다 얇은 두께로 형성될 수 있다. 상기 제2도전형 반도체층(13)의 상면 너비는 상기 제1도전형 반도체층(11)의 하면너비보다 넓게 형성될 수 있으며,이에 대해 한정하지는 않는다.The second conductive semiconductor layer 13 may be formed of, for example, a p-type semiconductor layer. The second conductivity type semiconductor layer 13 is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + Can be implemented. The second conductive semiconductor layer 13 may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, Sr, and Ba. The second conductivity type semiconductor layer 13 may have a thickness smaller than that of the first conductivity type semiconductor layer 11. The width of the top surface of the second conductivity type semiconductor layer 13 may be greater than the width of the bottom surface of the first conductivity type semiconductor layer 11, but the present invention is not limited thereto.

상기 활성층(12)은 상기 제1 도전형반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.상기 활성층(12)은 상기 제1도전형 반도체층(11)의 두께보다 얇은 두께로 형성될 수 있다.The active layer 12 is formed in such a manner that electrons (or holes) injected through the first conductive type semiconductor layer 11 and holes (or electrons) injected through the second conductive type semiconductor layer 13 meet with each other, And is a layer that emits light due to a band gap difference of an energy band according to a material of the active layer 12. [ The active layer 12 may be formed of any one of a single quantum well structure, a multi quantum well (MQW), a quantum dot structure, and a quantum well structure. However, the present invention is not limited thereto. May be formed to have a thickness smaller than the thickness of the first conductivity type semiconductor layer (11).

상기 활성층(12)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)이 상기 다중 양자 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이적층되어 구현될 수 있으며, 예를 들어, 우물층/장벽층의페어는InGaN/GaN, InGaN/AlGaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/InAlGaN, AlGaAs/GaAs,InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP,InP/GaAs의 페어로 구현될 수 있다.The active layer 12 may be embodied as a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + have. When the active layer 12 is implemented as the multiple quantum well structure, the active layer 12 may be formed by stacking a plurality of well layers and a plurality of barrier layers. For example, a well layer / barrier layer pair GaN, InGaN / InGaN, InGaN / InGaN, InGaN / InGaN, InAlGaN / InAlGaN, AlGaAs / GaAs, InGaAs / GaAs, InGaP / GaP, AlInGaP / InGaP and InP / GaAs.

한편, 상기 제1 도전형반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제1 도전형반도체층(13) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형반도체층(11) 및 상기 제2 도전형반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first conductive semiconductor layer 11 may include a p-type semiconductor layer and the second conductive semiconductor layer 13 may include an n-type semiconductor layer. Also, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed on the first conductivity type semiconductor layer 13. Accordingly, the light emitting structure 10 may have at least one of np, pn, npn, and pnp junction structures. The doping concentration of impurities in the first conductivity type semiconductor layer 11 and the second conductivity type semiconductor layer 13 may be uniform or non-uniform. That is, the structure of the light emitting structure 10 may be variously formed, but the present invention is not limited thereto.

또한, 상기 제1 도전형반도체층(11)과 상기 활성층(12) 또는 상기 제2도전형 반도체층(13)과 상기 활성층(12) 사이에는 제1 도전형InGaN/GaN슈퍼래티스(Super lattice) 구조 또는 InGaN/InGaN슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형반도체층(13)과 상기 활성층(12) 사이에는 제2 도전형의AlGaN층이 형성될 수도 있으며,예컨대 p형 AlGaN으로 형성될 수 있다.A first conductive InGaN / GaN superlattice is formed between the first conductive semiconductor layer 11 and the active layer 12 or between the second conductive semiconductor layer 13 and the active layer 12, Structure or an InGaN / InGaN superlattice structure may be formed. A second conductivity type AlGaN layer may be formed between the second conductivity type semiconductor layer 13 and the active layer 12, for example, p-type AlGaN.

상기 발광구조물(10)의 위에 제1전극(51)이 배치되고,상기 발광 구조물(10)의 아래에 제2전극(20)이 배치될 수 있다.상기 발광 구조물(10)은 제1전극(51)과 제2전극(20) 사이에 배치될 수 있다.상기 제1전극(51)은 상기 제1도전형 반도체층(11)과 접촉될 수 있다.상기 제1전극(51)은 도 2과 같이,패드 영역의 둘레로 적어도 하나 또는 그 이상으로 분기된 암 패턴(52)를 포함할 수 있으며,이러한 암 패턴(52)은 전류를 확산시켜 줄 수 있다.상기 암 패턴(52)의 탑뷰형상은 직선 형상,곡선 형상,각진 형상 중에서 선택적으로 형성될 수 있으며, 상기 암 패턴(52)의 단면은 원형, 타원형, 다각형 중 하나로 형성될 수 있다.A first electrode 51 may be disposed on the light emitting structure 10 and a second electrode 20 may be disposed below the light emitting structure 10. The light emitting structure 10 may include a first electrode 51 and the second electrode 20. The first electrode 51 may be in contact with the first conductivity type semiconductor layer 11. The first electrode 51 may be disposed between the first electrode 51 and the second electrode 20, The arm pattern 52 may include at least one or more of the arm patterns 52 that are branched around the pad area as shown in FIG. The shape of the arm pattern 52 may be a linear shape, a curved shape, or an angular shape, and the cross section of the arm pattern 52 may be circular, elliptical, or polygonal.

상기 발광 구조물(10)과 제2전극(20) 사이에는 절연층(41)이 배치된다.상기 절연층(41)은 상기 발광 구조물(10)의 하면 예컨대,제2도전형 반도체층(13)의 하면에 접촉될 수 있다.예를 들어, 상기 절연층(41)은 상기 제2도전형 반도체층(13)의 하면 아래에서 상기 제2도전형 반도체층(13)의 하면 면적의 20% 이상 예컨대,20% 내지 80% 범위로 접촉될 수 있다.상기 절연층(41)이 상기 제2도전형 반도체층(13)의 하면 면적의20% 이상으로 접촉되므로, 상기 제2도전형 반도체층(13)과 접촉층(15)의 접촉 면적을 80% 이하로 감소시켜 줄 수 있다.이에 따라 상기 절연층(41)에 의해 발광 구조물(10) 내의 결함(defect)을 통해 전류가 흐르는 것을 차단할 수 있고, 발광 소자의 수율은 개선될 수 있다.An insulating layer 41 is disposed between the light emitting structure 10 and the second electrode 20. The insulating layer 41 is formed on the lower surface of the light emitting structure 10, The insulating layer 41 may be in contact with the lower surface of the second conductivity type semiconductor layer 13 under the lower surface of the second conductivity type semiconductor layer 13, The second conductive semiconductor layer 13 may be in contact with the second conductive semiconductor layer 13 in a range of 20% to 80%. The insulating layer 41 is contacted with 20% or more of the lower surface area of the second conductive semiconductor layer 13, It is possible to reduce the contact area between the contact layer 15 and the contact layer 15 to 80% or less so that current can be prevented from flowing through the defect in the light emitting structure 10 by the insulating layer 41 And the yield of the light emitting device can be improved.

상기 절연층(41)은 상기 접촉층(15)의 두께와 다른 두께로 형성 될 수 있으며,예컨대 상기 접촉층(15)보다 두꺼운 두께로 형성될 수 있다.상기 절연층(41)은 1nm 내지 100nm 범위의 두께로 형성될 수 있다.상기 절연층(41)은 실리콘,SiO2, SiOx, SiOxNy,Si3N4, Al2O3, TiO2또는 AlN와 재질 중에서 선택적으로 형성될 수 있다.상기 접촉층(15)이 서로 이격되어 배치됨으로써,다른 매질과의 굴절률 차이에 의해 광 추출 효율이 개선될 수 있다.The insulating layer 41 may have a thickness different from that of the contact layer 15 and may be thicker than the contact layer 15. The insulating layer 41 may have a thickness of 1 nm to 100 nm The insulating layer 41 may be formed of a material selected from the group consisting of silicon, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 , By arranging the contact layers 15 apart from each other, the light extraction efficiency can be improved by the refractive index difference with other medium.

상기 제2전극(20)은 접촉층(15),반사층(17),접합층(19) 및 지지부재(21)를 포함한다.상기 접촉층(15)은 상기 제1전극(51)과 수직 방향으로 오버랩되지 않는 영역에 각각 배치될 수 있다.상기 접촉층(15)은 도 1 및 도 2와 같이,복수의 접촉 영역이 서로 이격되어 배치되며,상기 제2도전형 반도체층(13)의 서로 다른 영역에 접촉될 수 있다.상기 접촉층(15)의 복수의 접촉 영역은 상기 절연층(41)의 복수의오픈 영역(42)을 통해 상기 제2도전형 반도체층(13)과 각각 접촉될 수 있다.상기 복수의 접촉 영역은 상기 제1전극(51)과 수직 방향으로 오버랩되지 않게 배치된다. 이에 따라 상기 접촉층(15)과 상기 제1전극(51)의 영역이 수직 방향으로 서로 어긋나게 배치됨으로써,공급되는 전류를 확산시켜 줄 수 있다.이러한 확산된 전류는 활성층(12)의 전 영역에 균일하게 공급될 수 있어,내부 양자 효율을 개선시켜 줄 수 있다.상기 접촉층(15)의 각 접촉 영역은 상기 절연층(41)의 하면으로 연장될 수 있다.이러한 접촉층(15)은 하부에 리세스 구조를 포함할 수 있다.The second electrode 20 includes a contact layer 15, a reflection layer 17, a bonding layer 19 and a support member 21. The contact layer 15 is formed to be perpendicular to the first electrode 51 1 and 2, a plurality of contact regions are spaced apart from each other, and the second conductive semiconductor layer 13 may be disposed on the second conductive semiconductor layer 13, A plurality of contact regions of the contact layer 15 may be in contact with the second conductivity type semiconductor layer 13 through a plurality of open regions 42 of the insulating layer 41, The plurality of contact regions are disposed so as not to overlap with the first electrode 51 in the vertical direction. Accordingly, the contact layer 15 and the first electrode 51 are arranged to be shifted from each other in the vertical direction, thereby diffusing the supplied current. The diffused current flows in the entire region of the active layer 12 Each contact region of the contact layer 15 can extend to the lower surface of the insulating layer 41. This contact layer 15 is formed on the lower May include a recessed structure.

상기 접촉층(15)은 상기 절연층(41)보다 얇은 두께 예컨대,10nm 이하의 두께로 형성될 수 있으며,상기 두께를 초과한 경우 오믹 접촉 및 투광성 층으로의 기능이 저하되는 문제가 있다.The contact layer 15 may be formed to have a thickness smaller than that of the insulating layer 41, for example, 10 nm or less. If the thickness exceeds the thickness, the ohmic contact and the function as a light-transmitting layer may deteriorate.

상기 접촉층(15)은 예컨대,전도성 재질 또는 투명한 재질로 형성될 수 있다. 상기 접촉층(15)은 예로서, 전도성산화막 및 전도성질화막 중 적어도 하나를 포함할 수 있다.상기 접촉층(15)은예컨대,ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다. 상기 접촉층(15)은 금속 재질 예컨대,Ag, Ni, Rh, Pd, Pt, Hf, In, Zn 중 적어도 하나를 포함할 수 있다.상기 접촉층(15)은 상기 제2도전형 반도체층(13)과 접촉될 수 있으며,예컨대 오믹 접촉될 수 있다.상기 접촉층(15)은 다른 물질 예컨대,반도체 물질로 형성될 수 있다. 이러한 반도체 물질 내에 이온을 주입하여 전도층으로 기능하게 할 수 있다.The contact layer 15 may be formed of, for example, a conductive material or a transparent material. The contact layer 15 may include at least one of a conductive oxide film and a conductive nitride film. The contact layer 15 may be formed of, for example, ITO (Indium Tin Oxide), ITON (ITO Nitride), IZO IZO Nitride, AZO Aluminum Gallium Zinc Oxide, IZTO Indium Aluminum Zinc Oxide, IGZO Indium Gallium Zinc Oxide, IGTO, And may be formed of at least one material selected from indium gallium tin oxide (ATO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZON nitride, ZnO, IrOx, RuOx and NiO. The contact layer 15 may include at least one of a metal material such as Ag, Ni, Rh, Pd, Pt, Hf, In and Zn. 13, for example. The contact layer 15 may be formed of another material, for example, a semiconductor material. Ions can be implanted into the semiconductor material to function as a conductive layer.

상기 접촉층(15) 중에서 상기 제2도전형 반도체층(13)의 하면에 접촉된 면적은 상기 제2도전형 반도체층(13)의 하면 면적의 약 80% 이하 예컨대, 20% 내지 80% 범위일 수 있다.상기 접촉층(15)은상기 발광 구조물(10)의 하면 영역에 분산 배치될 수 있다.상기 제2도전형 반도체층(13)의하면에 접촉된 상기 절연층(41)과 상기 접촉층(15)의 관계를 보면,상기 절연층(41)의 접촉 면적이 넓어질수록 상기 접촉층(15)의 접촉 면적은 줄어들게 된다.상기 접촉층(15)의 접촉 면적이 줄어들수록 동작 전압은 상승하게 된다.The area of the contact layer 15 which is in contact with the lower surface of the second conductivity type semiconductor layer 13 is about 80% or less of the lower surface area of the second conductivity type semiconductor layer 13, The contact layer 15 may be dispersed in the lower region of the light emitting structure 10. The insulating layer 41 in contact with the second conductive semiconductor layer 13 and the contact layer 15, The contact area of the contact layer 15 decreases as the contact area of the insulating layer 41 increases. As the contact area of the contact layer 15 decreases, the operating voltage rises .

이에 따라, 상기 절연층(41)이 상기 제2도전형 반도체층(13)의 하면에 접촉된 면적은 상기 제2도전형 반도체층(13)의 하면 면적의 약 20% 내지 80%, 구체적으로 50% 내지 80% 범위일 수 있다.Accordingly, the area of the insulation layer 41 that is in contact with the lower surface of the second conductivity type semiconductor layer 13 is about 20% to 80% of the lower surface area of the second conductivity type semiconductor layer 13, Can range from 50% to 80%.

이때 상기 절연층(41)이 상기 제2도전형 반도체층(13)의 하면에 접촉된 면적이 상기 제2도전형 반도체층(13)의 하면 면적의 약 50% 내지 약 80% 범위인 경우, 동작 전압은 상기 절연층(41)의 상기 제2도전형 반도체층(13)의 하면에 접촉 면적이 상기 제2도전형 반도체층(13)의 하면 면적의 40% 이하인 경우에 비해 약0.2V 정도 미미하게 상승하지만, 상기 절연층(41)의 상기 제2도전형 반도체층(13)의 하면에 접촉 면적이 상기 제2도전형 반도체층(13)의 하면 면적의 90%이상일 경우, 상승 폭이 2배 이상 예컨대, 약 0.4V 이상 상승하게 된다. 이러한 절연층(41)의 상기 제2도전형 반도체층(13)의 하면에 접촉 면적이 상기 제2도전형 반도체층(13)의 하면 면적의 80%를 벗어나면 발광 소자의 성능이 저하될 수 있다.When the area of the insulating layer 41 contacting the lower surface of the second conductive type semiconductor layer 13 is in a range of about 50% to about 80% of the lower surface area of the second conductive type semiconductor layer 13, The operating voltage is about 0.2 V or less as compared with the case where the contact area of the lower surface of the second conductivity type semiconductor layer 13 of the insulating layer 41 is 40% or less of the lower surface area of the second conductivity type semiconductor layer 13 However, when the contact area of the lower surface of the second conductivity type semiconductor layer 13 of the insulating layer 41 is 90% or more of the lower surface area of the second conductivity type semiconductor layer 13, For example, about 0.4 V or more. If the contact area of the lower surface of the second conductivity type semiconductor layer 13 of the insulating layer 41 is out of the lower surface area of the lower surface of the second conductivity type semiconductor layer 13, the performance of the light emitting element may be deteriorated have.

상기 반사층(17)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성전도성 물질을 이용하여 다층으로 형성될 수 있다. 상기 반사층(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.상기 반사층(17)은 상기 접촉층(15)의 너비보다 넓게 형성될 수 있다.상기 반사층(17)의 일부(17A)는 상기 접촉층(15)의 리세스 구조로 연장될 수 있다.이러한 반사층(17)의 일부(17A)가 상기 접촉층(15)의 리세스 구조에 접촉됨로써,반사층(17)과 접촉층(15) 사이의 접착력은 강화될 수 있다.즉,상기 반사층(17)의 일부(17A)는 상기 절연층(41)의 오픈 영역(42) 내에 배치될 수 있다.The reflective layer 17 may be formed of a metal having a high reflectivity. For example, the reflective layer 17 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au and Hf. The reflective layer 17 may be formed of a metal or an alloy of ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), IZTO (Indium-Zinc-Tin-Oxide), IAZO (Indium- A transparent conductive material such as indium-gallium-oxide (IGZO), indium-gallium-zinc-oxide (IGTO), aluminum-zinc-oxide And may be formed in multiple layers. The reflective layer 17 may include at least one of Ag, Al, Ag-Pd-Cu alloy and Ag-Cu alloy. The reflective layer 17 is formed to have a width larger than the width of the contact layer 15 A part 17A of the reflective layer 17 may extend to the recess structure of the contact layer 15. A part 17A of the reflective layer 17 is formed in the recess 15 of the contact layer 15, The portion 17A of the reflective layer 17 is exposed to the open region 42 of the insulating layer 41. In other words, As shown in FIG.

상기 반사층(17)은 상기 발광 구조물(10)의 하면 너비보다 작거나 넓게 배치될 수 있다.상기 반사층(17)은 상기 접촉층(15)과 접촉되고 전기적으로 연결될 수 있다.상기 반사층(17)은 상기 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.상기 반사층(17)은 다층으로 형성될 수 있다.The reflective layer 17 may be disposed smaller or wider than the bottom width of the light emitting structure 10. The reflective layer 17 may be in contact with and electrically connected to the contact layer 15. The reflective layer 17 may be formed, May reflect light incident from the light emitting structure 10 and increase the amount of light extracted to the outside. The reflective layer 17 may have a multi-layer structure.

상기 접합층(19)은 상기 반사층(17) 아래에 배치된다.상기 접합층(19)은 상기 반사층(17)과 지지부재(21) 사이에 접합된다.상기 접합층(19)RHK 상기 반사층(17) 사이에 베리어층(미도시)이 더 형성될 수 있다.상기 베리어층은 상기 반사층(17) 방향으로 금속 물질이 확산되는 것을 방지할 수 있다.상기 접합층(19)의 너비는 상기 반사층(17)의 너비보다 넓게 형성될 수 있다.상기 접합층(19)의 외곽부는 상기 보호층(45)의 하면까지 연장될 수 있다. 다른 예로서, 상기 반사층(17)은 상기 접합층(19)과 상기 보호층(45) 사이로 연장될 수 있다.The bonding layer 19 is disposed under the reflective layer 17. The bonding layer 19 is bonded between the reflective layer 17 and the support member 21. The bonding layer 19 RHK The reflective layer 17 A barrier layer (not shown) may be further formed between the reflective layer 17 and the reflective layer 17. The barrier layer may prevent diffusion of a metal material toward the reflective layer 17. The width of the bonding layer 19 may be, The outer edge of the bonding layer 19 may extend to the lower surface of the protective layer 45. [ As another example, the reflective layer 17 may extend between the bonding layer 19 and the protective layer 45.

상기 접합층(19)은 상기 접촉층(15)의 방향으로 상기 접촉층(15)과 수직 방향으로 오버랩되게 돌출된 돌기(18)를 포함할 수 있다. 상기 접합층(19)은 돌기(18)에 의해 상기 반사층(17)과의 접촉 면적이 개선될 수 있다.The bonding layer 19 may include a protrusion 18 protruding in a direction perpendicular to the contact layer 15 in the direction of the contact layer 15. The contact area of the bonding layer 19 with the reflective layer 17 can be improved by the protrusions 18.

상기 접합층(19)은 단층 또는 다층으로 형성될 수 있다.상기 접합층(19)은 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pt, W, V, Fe, Mo, Pd 또는 Ta 중 적어도 하나를 포함하여 형성될 수 있다. 상기 접합층(19)은 Ni, Pt, Ti, W, V, Fe, Mo와 같은 씨드층을 포함할 수 있다. 상기 지지부재(21)는 실시 예에 따른 발광 소자(100)를 지지하며, 외부 전극과 전기적으로 연결되어 상기 발광구조물(10)에 전원을 제공할 수 있다. The bonding layer 19 may be a single layer or a multilayer. The bonding layer 19 may be formed of a metal such as Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb , Pt, W, V, Fe, Mo, Pd or Ta. The bonding layer 19 may include a seed layer such as Ni, Pt, Ti, W, V, Fe, and Mo. The support member 21 supports the light emitting device 100 according to an embodiment of the present invention and may be electrically connected to external electrodes to provide power to the light emitting structure 10.

상기 지지부재(21)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W중 적어도 하나의 금속 또는 둘 이상의 합금으로 형성되거나, 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등)로 형성될 수 있다. 상기 지지부재(21)는 상기 접합층(19)의 두께보다 두껍고 상기 발광 구조물(10)의 두께보다 두꺼운 두께로 형성될 수 있으며, 30㎛ 이상의 두께, 예컨대 100㎛ 내지 500㎛ 범위로 형성될 수 있다. 상기 지지 부재(21)가 상기 두께 범위 이하이면 지지 층으로서의 기능이 약하고, 상기 두께 범위를 초과하면 발광 소자의 두께가 두꺼워지는 문제가 있다.
The support member 21 may be formed of at least one metal or two or more alloys of, for example, Ti, Cr, Ni, Al, Pt, Au, W, Cu, (E.g., Si, Ge, GaN, GaAs, ZnO, SiC, SiGe, etc.). The support member 21 may be formed to have a thickness greater than the thickness of the bonding layer 19 and thicker than the thickness of the light emitting structure 10 and may have a thickness of 30 m or more, have. If the thickness of the support member 21 is less than the above-mentioned range, the function as a support layer is weak. If the thickness exceeds the above range, the thickness of the light emitting device becomes thick.

상기 발광 구조물(10)과 제2전극(20)사이의 외측 둘레에는 보호층(45)이 형성될 수 있다.상기 보호층(45)은 상기 제2도전형 반도체층(13)과 상기 접합층(19) 사이에 배치될 수 있다.상기 보호층(45)은 상기 제2도전형 반도체층(13)의 하면 외측에 접촉된 내측부(44) 및 상기 발광 구조물(10)의 측벽보다 외측으로 연장된 외측부(43)를 포함한다.상기 보호층(45)의 내측부(44)는 상기 절연층(41) 및상기 반사층(17)의 둘레에 배치될 수 있다.상기 보호층(45)의 내측부(44)는 상기 절연층(41) 및상기 반사층(17)의 외측에 접촉될 수 있다.상기 보호층(45)의 내측은 오픈 영역이 배치되며,상기 오픈 영역에는 상기 접촉층(15)및 상기 절연층(41)이 배치된다.상기 보호층(45)의 두께는 상기 절연층(41) 및 상기 반사층(17)의 두께의 합과 동일한 두께이거나 더 얇은 두께로 형성될 수 있다. 상기 보호층(45)은 발광 구조물(10)과 상기 접합층(19)사이에 배치되어, 발광 구조물(10)로의 습기 침투 경로를 길게 제공할 수 있다. 상기 보호층(45)의 상면 및 하면 중 적어도 하나는 요철 형상으로 형성될 수 있으며, 상기 요철 형상은 상기 보호층(45)을 통해 추출되는 광의 추출 효율을 개선시켜 줄 수 있다.상기 보호층(45)와 상기 절연층(41)은 동일한 물질로 일체로 형성될 수 있으며, 이에 대해 한정하지는 않는다.A protective layer 45 may be formed on the outer circumference between the light emitting structure 10 and the second electrode 20. The protective layer 45 may be formed on the second conductive semiconductor layer 13, The protective layer 45 may include an inner portion 44 contacting the outside of the lower surface of the second conductivity type semiconductor layer 13 and an outer portion 44 extending outwardly from the side wall of the light emitting structure 10. [ And an outer side portion 43. The inner side portion 44 of the protective layer 45 may be disposed around the insulating layer 41 and the reflective layer 17. The inner side portion of the protective layer 45 44 may be in contact with the outside of the insulating layer 41 and the reflective layer 17. An open region is disposed inside the protective layer 45 and the contact layer 15, An insulating layer 41 is disposed on the insulating layer 41. The thickness of the protective layer 45 may be equal to or thinner than the sum of the thicknesses of the insulating layer 41 and the reflective layer 17. [ The protective layer 45 may be disposed between the light emitting structure 10 and the bonding layer 19 to provide a long moisture penetration path to the light emitting structure 10. At least one of the upper surface and the lower surface of the protective layer 45 may be formed in a concavo-convex shape, and the concave-convex shape may improve extraction efficiency of light extracted through the protective layer 45. [ 45 and the insulating layer 41 may be integrally formed of the same material, but the present invention is not limited thereto.

상기 보호층(45)은 금속 산화물 또는 금속 질화물로 형성될 수 있다.상기 보호층(45)은 예를 들어, SiO2, SiOx, SiOxNy,Si3N4, Al2O3, TiO2, AlN과 같은 물질로 구현될 수 있다.상기 보호층(45)은 발광 구조물(10)의 하면 둘레를 보호하기 위한 채널층으로 정의될 수 있으며,이에 대해 한정하지는 않는다.상기 발광 구조물(10)의 표면에 표면 보호층이 형성될 수 있다.상기 표면 보호층은 발광 구조물(10)의 측면 및 상면 일부에 배치될 수 있으며,이에 대해 한정하지는 않는다.The protective layer 45 may be formed of a metal oxide and a metal nitride. The protective layer 45 is, for example, SiO 2, SiO x, SiO x N y, Si 3 N 4, Al 2 O 3, TiO 2 , and AlN. The protective layer 45 may be a channel layer for protecting the bottom surface of the light emitting structure 10, but is not limited thereto. 10 may be formed on the surface of the light emitting structure 10. The surface protecting layer may be disposed on the side surface and a part of the top surface of the light emitting structure 10 and is not limited thereto.

상기 제1전극(51)에는 와이어가본딩될 수 있다.상기 발광 소자(100)의 지지부재(21)는 보드 또는 리드 프레임 상에 다이 본딩될 수 있다.제1실시 예는 제2전극(20)의 접촉층(15)의 접촉 영역을 서로 이격시키고 제1전극(51)과 수직 방향으로 오버랩되지 않도록 배치함으로써,전류 확산 효과와 더블어,내부 양자 효율을 개선시켜 줄 수 있다. 또한 발광 구조물(10)의 하면에 접촉되는 절연층(41)의 접촉 면적을 최적화하여, 결함에 의한 수율 저하를 방지하고,칩의 성장에 영향을 주지 않는 범위 내에서 동작 전압의 상승을 조절할 수 있다.
A wire may be bonded to the first electrode 51. The support member 21 of the light emitting device 100 may be die-bonded on a board or a lead frame. And the first electrode 51 are arranged so as not to overlap with each other in the vertical direction, the internal quantum efficiency can be improved by doubling the current diffusion effect. The contact area of the insulating layer 41 in contact with the lower surface of the light emitting structure 10 can be optimized to prevent the yield from being reduced due to defects and to control the rise of the operating voltage within a range that does not affect chip growth have.

도 3내지 도 9는 도 1의 발광 소자의 제조 과정을 나타낸 도면이다.3 to 9 are views illustrating a manufacturing process of the light emitting device of FIG.

도 3을 참조하면,기판(5) 위에 상기 제1 도전형반도체층(11), 활성층(12), 제2 도전형반도체층(13)을 형성한다. 상기 제1 도전형반도체층(11), 상기 활성층(12), 상기 제2 도전형반도체층(13)은 발광구조물(10)로 정의될 수 있다.Referring to FIG. 3, the first conductivity type semiconductor layer 11, the active layer 12, and the second conductivity type semiconductor layer 13 are formed on a substrate 5. The first conductive semiconductor layer 11, the active layer 12, and the second conductive semiconductor layer 13 may be defined as a light emitting structure 10.

상기 기판(5)은 절연성 또는 전도성 기판일 수 있다.상기 기판(5)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 도전형반도체층(11)과 상기 기판(5) 사이에는 버퍼층 및 언도프드반도체층 중 적어도 하나가 형성될 수 있다. The substrate 5 may be an insulating or a conductive substrate. The substrate 5 may be a sapphire substrate (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, But the present invention is not limited thereto. At least one of a buffer layer and an undoped semiconductor layer may be formed between the first conductive semiconductor layer 11 and the substrate 5.

상기 기판(5) 위에 성장된 반도체층은예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxial), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxial) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The semiconductor layer grown on the substrate 5 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) Deposition, Molecular Beam Epitaxial (MBE), Hydride Vapor Phase Epitaxial (HVPE), and the like, but the present invention is not limited thereto.

예로써, 상기 제1 도전형반도체층(11)이 제1 도전형도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형반도체층(13)이 제2 도전형도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형반도체층(13)이 n형 반도체층으로 형성될 수도 있다.For example, the first conductivity type semiconductor layer 11 is formed of an n-type semiconductor layer doped with an n-type dopant as a first conductivity type dopant, and the second conductivity type semiconductor layer 13 is formed of an n- Type semiconductor layer to which a p-type dopant is added. The first conductivity type semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second conductivity type semiconductor layer 13 may be formed of an n-type semiconductor layer.

상기 제1 도전형반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 도전형반도체층(11)은, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가도핑될 수 있다.The first conductive semiconductor layer 11 may include, for example, an n-type semiconductor layer. The first conductive semiconductor layer 11 is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + . The first conductivity type semiconductor layer 11 may be selected from InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN and the like and may be doped with an n-type dopant such as Si, Ge or Sn.

상기 제2 도전형반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형반도체층(13)은, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가도핑될 수 있다.The second conductive semiconductor layer 13 may be formed of, for example, a p-type semiconductor layer. The second conductivity type semiconductor layer 13 is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + . The second conductivity type semiconductor layer 13 may be selected from among InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN and InN. The p-type dopant such as Mg, Zn, Ca, .

상기 활성층(12)은 상기 제1 도전형반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.The active layer 12 is formed in such a manner that electrons (or holes) injected through the first conductive type semiconductor layer 11 and holes (or electrons) injected through the second conductive type semiconductor layer 13 meet with each other, And is a layer that emits light due to a band gap difference of an energy band according to a material of the active layer 12. [ The active layer 12 may be formed of any one of a single quantum well structure, a multiple quantum well structure (MQW), a quantum dot structure, and a quantum well structure, but is not limited thereto.

상기 활성층(12)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(12)이 상기 다중 양자 우물 구조로 형성된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이교대로 적층되어 형성될 수 있다.The active layer 12 may be formed of a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? When the active layer 12 is formed of the multiple quantum well structure, the active layer 12 may be formed by alternately stacking a plurality of well layers and a plurality of barrier layers.

한편, 상기 제1 도전형반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형반도체층(13) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형반도체층(11) 및 상기 제2 도전형반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first conductive semiconductor layer 11 may include a p-type semiconductor layer and the second conductive semiconductor layer 13 may include an n-type semiconductor layer. In addition, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed under the second conductive type semiconductor layer 13. Thus, the light emitting structure 10 may include np, pn, npn, pnp And a bonding structure. The doping concentration of impurities in the first conductivity type semiconductor layer 11 and the second conductivity type semiconductor layer 13 may be uniform or non-uniform. That is, the structure of the light emitting structure 10 may be variously formed, but the present invention is not limited thereto.

또한, 상기 제1 도전형반도체층(11)과 상기 활성층(12) 사이에는 제1 도전형InGaN/GaN슈퍼래티스(Super lattice) 구조 또는 InGaN/InGaN슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형반도체층(13)과 상기 활성층(12) 사이에는 제2 도전형의AlGaN층이 형성될 수도 있다.A first conductivity type InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure may be formed between the first conductivity type semiconductor layer 11 and the active layer 12. In addition, a second conductive type AlGaN layer may be formed between the second conductive type semiconductor layer 13 and the active layer 12.

이어서, 도 4에 도시된 바와 같이, 상기 발광구조물(10)의 상면 둘레에 보호층(45)이 형성된다.상기 보호층(45)은 내부에 오픈 영역(40)을 통해 상기 발광 구조물(10)의 상면을 노출시켜 준다.상기 보호층(45)은 금속 산화물 또는 금속 질화물로 증착될 수 있다.4, a protective layer 45 is formed on the upper surface of the light emitting structure 10. The protective layer 45 is formed on the inner surface of the light emitting structure 10 The protective layer 45 may be formed of a metal oxide or a metal nitride.

상기 보호층(45)의 오픈 영역(40)에는 절연층(41)이 상기 발광 구조물(10)의 상면에증착되며,상기 절연층(41)은 복수의 오픈 영역(42)을 갖고 형성된다.상기 복수의 오픈 영역(42)은 서로 이격된다.예컨대 도 2와 같이 접촉층(15)의 접촉 영역과 같이 이격될 수 있다.상기 보호층(45)은 상기 절연층(41)의 두께보다 두껍게 증착될 수 있다.An insulating layer 41 is deposited on the upper surface of the light emitting structure 10 in the open region 40 of the passivation layer 45 and the insulating layer 41 is formed with a plurality of open regions 42. The plurality of open regions 42 may be spaced from each other such that they are spaced apart from a contact area of the contact layer 15 as shown in Figure 2. The protective layer 45 is thicker than the insulating layer 41 Can be deposited.

도 5및 도 6과 같이,발광 구조물(10)의 상면에 접촉층(15)이 형성된다.상기 접촉층(15)은 복수의 접촉 영역이 상기 절연층(41)의 오픈 영역(42)에 배치된다.상기 접촉층(15)의 각 접촉 영역의 외곽부는 상기 절연층(41)의 상면으로 연장될 수 있다.상기 접촉층(15)의 외곽부는 상기 절연층(41)과 반사층(17) 사이에 배치될 수 있다.5 and 6, a contact layer 15 is formed on the upper surface of the light emitting structure 10. A plurality of contact regions are formed in the open region 42 of the insulating layer 41, An outer portion of each contact region of the contact layer 15 may extend to the upper surface of the insulating layer 41. The outer portion of the contact layer 15 may include the insulating layer 41 and the reflective layer 17, As shown in FIG.

상기 접촉층(15) 위에는반사층(17)이 형성된다.상기 반사층(17)은 상기 접촉층(15)의 접촉 영역들을 커버할 수 있는 너비로 형성된다.이에 따라 광 반사 효율을 개선시켜 줄 수 있다.상기 접촉층(15)은 금속 산화물 또는 금속으로 형성될 수 있으며,상기 반사층(17)은 금속 물질로 형성될 수 있다.상기 접촉층(15) 및 반사층(17)은 증착 공정 또는 도금 공정을 통해 형성될 수 있다.A reflective layer 17 is formed on the contact layer 15. The reflective layer 17 is formed to have a width enough to cover the contact regions of the contact layer 15. Accordingly, The contact layer 15 may be formed of a metal oxide or a metal and the reflective layer 17 may be formed of a metal material. The contact layer 15 and the reflective layer 17 may be formed by a deposition process or a plating process As shown in FIG.

도 6및 도 7과 같이,상기 반사층(17)의 위에는 접합층(19)이 형성된다.상기 접합층(19) 위에는 전도성의 지지부재(21)가 형성된다.상기 접합층(19)과 반사층(17) 사이에는 씨드층 또는 확산 베리어층을 포함할 수 있으며,이에 대해 한정하지는 않는다.상기 접합층(19)은 증착 공정 또는 도금 공정을 통해 형성될 수 있으며,상기 지지부재(21)는 상기 접합층(19)에 접합된다.6 and 7, a bonding layer 19 is formed on the reflective layer 17. A conductive supporting member 21 is formed on the bonding layer 19. The bonding layer 19 and the reflective layer 21 The bonding layer 19 may be formed through a deposition process or a plating process, and the support member 21 may be formed by a vapor deposition process or a plating process, Is bonded to the bonding layer (19).

도 8은 도 7의 칩 구조를 뒤집은 후,상기 발광구조물(10)로부터 상기 기판(5)을 제거한다. 하나의 예로서, 상기 기판(5)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 성장기판(5)의 하면에 레이저를 조사하여, 상기 기판(5)과 상기 발광구조물(10)을 서로 박리시키는 공정이다.상기 기판(5)는 제거되지 않을 수 있다.이때의 기판(5)은 투광성 재질일 수 있다.8 reverses the chip structure of FIG. 7, and then removes the substrate 5 from the light emitting structure 10. As one example, the substrate 5 may be removed by a laser lift off (LLO) process. The laser lift-off process (LLO) is a process of irradiating a laser on the lower surface of the growth substrate 5 to peel the substrate 5 and the light emitting structure 10. The substrate 5 is not removed The substrate 5 at this time may be a light-transmitting material.

도 8 및 도 9와 같이,상기 발광구조물(10)의 개별 칩의 외측 영역(A1)을 따라 아이솔레이션(isolation) 에칭을 실시하여, 개별 발광 소자 단위로 구분할 수 있다. 상기 아이솔레이션에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다.즉,상기 발광 구조물(10)의 외측 영역(A1)이 에칭되어 제거되고,이때 상기 보호층(45)의 외곽부가 노출될 수 있다.또한, 상기 제1 도전형반도체층(11)의 상면에 요철 구조(11A)를 형성한다. 이에 따라, 상기 제1 도전형반도체층(11)을 통하여 외부로 빛이 추출되는 광 추출 효과를 상승시킬 수 있게 된다.8 and 9, isolation etching may be performed along the outer region A1 of the individual chip of the light emitting structure 10 so as to be divided into individual light emitting device units. The isolation etching may be performed by, for example, dry etching such as ICP (Inductively Coupled Plasma), but the present invention is not limited thereto. That is, the outer region A1 of the light emitting structure 10 is etched and removed And the outer surface of the passivation layer 45 may be exposed at the same time. Further, a concave-convex structure 11A is formed on the top surface of the first conductivity type semiconductor layer 11. Accordingly, the light extracting effect by which light is extracted to the outside through the first conductive type semiconductor layer 11 can be enhanced.

상기 제1도전형 반도체층(11)의 상면에는 암 패턴(52)를 갖는 제1전극(51)이 형성될 수 있다.상기 제1전극(51)은 상기 접촉층(15)의 영역과 수직 방향으로 오버랩되지 않게 배치될 수 있다.A first electrode 51 having a dark pattern 52 may be formed on the top surface of the first conductive semiconductor layer 11. The first electrode 51 may be formed in a region perpendicular to the region of the contact layer 15, Direction so as not to overlap each other.

상기 발광 구조물(10)의 표면에 표면보호층(미도시)이 형성될 수 있다. 상기 표면 보호층은 발광 구조물(10)의 측면 및 상면 일부에 증착될 수 있으며, 이에 대해 한정하지는 않는다.
A surface protection layer (not shown) may be formed on the surface of the light emitting structure 10. The surface protective layer may be deposited on the side surface and a part of the upper surface of the light emitting structure 10, but the present invention is not limited thereto.

도 10은 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다.도 10을 설명함에 있어서,도 1과 동일한 구성은 도 1의 설명을 참조하기로 한다.10 is a cross-sectional side view showing a light emitting device according to the second embodiment. In describing FIG. 10, the same structure as FIG. 1 will be described with reference to FIG.

도 10을 참조하면,발광 소자는 발광 구조물(10) 내에 복수의 전위(14)가 배치될 수 있다.상기 전위(14)는 제1도전형 반도체층(11)의 상면부터 발광 구조물(10)의 하면방향으로 연장된다. 10, a plurality of potentials 14 may be disposed in the light emitting structure 10 of the light emitting device 10. The potential 14 is applied to the light emitting structure 10 from the top surface of the first conductivity type semiconductor layer 11, As shown in Fig.

실시 예는 상기 전위(14)와 상기 절연층(41) 사이에차단막(47)이 형성된다.상기 차단막(47)은상기 발광 구조물(10)의 하면으로부터 상기 발광 구조물(10)의 상면 방향으로 연장된다.상기 차단막(47)은 상기 전위(14)와 대응되는 영역에 배치되며,상기 절연층(41)로부터활성층(12)의 상면 높이까지 연장될 수 있다.상기 전위(14)는 상기 제1도전형 반도체층(11)의 상면과 상기 차단막(47) 사이에 적어도 하나가 배치될 수 있다.상기 차단막(47)은절연층(41)과 상기 제1도전형 반도체층(11) 사이에 복수 개가 서로 이격되어배치될 수 있다.상기 차단막(47)은 상기 절연층(41)과 동일한 물질로 형성될 수 있으며,이에 대해 한정하지는 않는다.상기 차단막(47)의 단면은 하부가 넓고 상부가 좁은 형상 예컨대,뿔 형상으로 형성될 수 있으나 이에 한정하지 않으며, 원형, 타원형 또는 다각형 형상으로 형성될 수 있다.상기 차단막(47)은 상기 발광 구조물(10) 내에 배치되어,상기 전위(14)가 전파되는 것을 차단하여, 활성층(12)을 보호할 수 있다.The blocking layer 47 may be formed between the potential 14 and the insulating layer 41. The blocking layer 47 may extend from the bottom surface of the light emitting structure 10 to the top surface of the light emitting structure 10, The blocking layer 47 may be disposed in a region corresponding to the potential 14 and may extend from the insulating layer 41 to the top surface of the active layer 12. The potential 14 may be applied to the first At least one may be disposed between the upper surface of the conductive type semiconductor layer 11 and the blocking film 47. The blocking film 47 may be formed between the insulating layer 41 and the first conductive type semiconductor layer 11 The blocking layer 47 may be formed of the same material as the insulating layer 41. The blocking layer 47 may have a cross section that is wide at the bottom and narrow at the top, Shape, e.g., a horn shape, but is not limited thereto, and circular, oval or The blocking layer 47 may be disposed in the light emitting structure 10 to prevent the potential 14 from propagating to protect the active layer 12. [

또한 상기 전위(14) 중 적어도 하나는 상기 제1전극(51) 및 암 패턴(52)에 적어도 일부가 오버랩되게 배치될 수 있으며,이에 대해 한정하지는 않는다.상기 차단막(47)은 상기 접촉층(15)과 수직 방향으로 오버랩되지 않게 또는 어긋나게 배치된다.실시 예는 접촉층(15)을 이격시켜 주어 전류 확산 경로를 제공하고,또한 차단막(47)을 발광 구조물(10) 내에 배치하여,비 정상적인 전원이 전달되는 것을 차단하여 활성층(12)을 보호할 수 있다.
At least one of the electric potentials 14 may be disposed so as to overlap at least part of the first electrode 51 and the dark pattern 52. The blocking layer 47 may be formed on the contact layer 15 are spaced apart from each other in a vertical direction so that they do not overlap each other in the vertical direction. The embodiment allows the contact layer 15 to be spaced apart to provide a current diffusion path and also to arrange the blocking film 47 in the light emitting structure 10, It is possible to protect the active layer 12 by blocking power transmission.

도 11은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다.도 11을 설명함에 있어서,상기에 개시된 구성과 동일한 부분은 상기에 개시된 실시 예의 설명을 참조하기로 한다.11 is a side sectional view showing a light emitting device according to the third embodiment. In describing FIG. 11, the same parts as those described above will be described with reference to the description of the embodiments disclosed above.

도 11을 참조하면,발광 소자는 발광 구조물(10)의 아래에 제1및 제2접촉층(15A,15B)을 갖는접촉층(15)을 포함한다.상기 제1접촉층(15A)은 상기 절연층(41)의 오픈 영역(42) 내에서 배치되며,상기 제2도전형 반도체층(13)과 접촉된다.상기 제2접촉층(15B)는 상기 제1접촉층(15A)보다 넓은 너비를 갖고 상기 제1접촉층(15A)과 반사층(17) 사이에 배치된다.상기 제2접촉층(15B)은 상기 절연층(41)의 하면에 배치될 수 있다.상기 제2접촉층(15B)가 상기 제1접촉층(15A)의 너비보다 넓게 배치됨으로써, 상기 반사층(17)과 상기 절연층(41)의 하면에 접촉될 수 있다.이에 따라 제2접촉층(15B)의 접착력은 개선될 수 있다.상기 제1및 제2접촉층(15A,15B)를 갖는 접촉층(15)은 서로 다른 영역에 제1전극(51)과 수직 방향으로 오버랩되지 않게 배치될 수 있다.11, the light emitting device includes a contact layer 15 having first and second contact layers 15A and 15B under the light emitting structure 10. The first contact layer 15A includes a first contact layer 15A, Is disposed in the open region 42 of the insulating layer 41 and is in contact with the second conductivity type semiconductor layer 13. The second contact layer 15B has a wider width than the first contact layer 15A And is disposed between the first contact layer 15A and the reflective layer 17. The second contact layer 15B may be disposed on the lower surface of the insulating layer 41. The second contact layer 15B Can be brought into contact with the lower surface of the reflective layer 17 and the insulating layer 41 by arranging the second contact layer 15B to be wider than the width of the first contact layer 15A. The contact layer 15 having the first and second contact layers 15A and 15B may be disposed so as not to overlap with the first electrode 51 in the vertical direction in different regions.

상기 제1접촉층(15A)은 상기 제2도전형 반도체층(13)과 오믹 접촉되며,제2접촉층(15B)는 상기 제1접촉층(15A)와 다른 물질로 형성될 수 있다.The first contact layer 15A may be in ohmic contact with the second conductive semiconductor layer 13 and the second contact layer 15B may be formed of a different material from the first contact layer 15A.

상기 제1접촉층(15A)는 투광성 물질인 경우,상기 제2접촉층(15A)는 상기 제1접촉층(15A)와 투과율이 다른 투광성 물질이거나 금속 물질로 형성될 수 있다.상기 제1접촉층(15A)는 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 물질을 이용하여 형성될 수 있다. 상기 제2접촉층(15B)은상기 제1접촉층(15A)와 다른 금속 산화물이거나,Ni, Pt, In, Zn, Ag와 같은 금속 중에서 선택될 수 있다.When the first contact layer 15A is a light-transmitting material, the second contact layer 15A may be formed of a light transmitting material or a metal material having a transmittance different from that of the first contact layer 15A. Layer 15A may be formed of indium-tin-oxide (ITO), indium-zinc-oxide (IZO), indium-zinc-tin- oxide (IZTO), indium- (AlN), zinc oxide (ZnO), indium-gallium-tin-oxide (IGTO), aluminum-zinc oxide (AZO) and antimony-tin-oxide (ATO). The second contact layer 15B may be a metal oxide different from the first contact layer 15A or may be selected from metals such as Ni, Pt, In, Zn and Ag.

상기 반사층(17)은 상기 제2접촉층(15B) 및 절연층(41)의 아래에 배치되어,입사되는 광을 반사시켜 줄 수 있다.
The reflective layer 17 may be disposed under the second contact layer 15B and the insulating layer 41 to reflect incident light.

도 12는 제4실시 예에 따른 발광 소자를 나타낸 측 단면도이다.도 12를 설명함에 있어서,상기에 개시된 구성과 동일한 부분은 상기에 개시된 실시 예의 설명을 참조하기로 한다.12 is a side sectional view showing a light emitting device according to the fourth embodiment. In describing FIG. 12, the same parts as those described above will be described with reference to the description of the embodiments disclosed above.

도 12를 참조하면,발광 소자는 발광 구조물(10) 아래에 절연층(41) 및 제2전극(20)이 배치된다.Referring to FIG. 12, in the light emitting device, the insulating layer 41 and the second electrode 20 are disposed under the light emitting structure 10.

상기 제2전극(20)은 접촉층(15C), 반사층(17), 접합층(19) 및 지지부재(21)를 포함한다.상기 접촉층(15C)는 절연층(41)의 서로 다른 오픈 영역(42)에 각각 접촉되는 복수의 접촉 영역을 포함한다.상기 접촉층(15C)는 내부에 구멍(31)이 배치되며,상기 절연층(41)의 하면으로 연장된다.상기 접촉층(15C)의 구멍(31)에는 반사층(17)의 돌출부(17B)가 배치되며,상기 돌출부(17B)는 상기 제2도전형 반도체층(13)의 하면에 접촉된다.상기 접촉층(15C)과 상기 반사층(17)의 돌출부(17B)는 상기 제2도전형 반도체층(13)의 하면에 접촉되며,예컨대 상기 접촉층(15C)는 오믹 접촉되며,상기 돌출부(17B)는 쇼트키 접촉될 수 있다.상기 접촉층(15C)는 상기 제1전극(51)과 수직 방향으로 오버랩되지 않게 배치됨으로,전류를 확산시켜 줄 수 있다.The second electrode 20 includes a contact layer 15C, a reflective layer 17, a bonding layer 19 and a support member 21. The contact layer 15C is formed by the open And a plurality of contact regions each of which is in contact with the region 42. The contact layer 15C is provided with an opening 31 therein and extends to the lower surface of the insulating layer 41. The contact layer 15C The protruding portion 17B of the reflective layer 17 is disposed in the hole 31 of the second conductive semiconductor layer 13 and the protruding portion 17B is in contact with the lower surface of the second conductive semiconductor layer 13. The contact layer 15C, The protruding portion 17B of the reflective layer 17 is in contact with the lower surface of the second conductive type semiconductor layer 13 and the contact layer 15C is in ohmic contact with the protruding portion 17B, . The contact layer 15C is disposed so as not to overlap with the first electrode 51 in the vertical direction, so that current can be diffused.

실시 예에 따른 발광 소자의 제1전극(51)은 다른 영역에 배치될 수 있다.예컨대,제1전극이 제1도전형 반도체층의 하부에 비아 구조로 접촉되거나,제1도전형 반도체층의 외 측벽 아래에 접촉될 수 있다.이러한 제1전극과 제1도전형 반도체층의 접촉 영역은 실시 예에 따른 접촉층(15,15C)와 오버랩되지 않게 배치될 수 있다.
The first electrode 51 of the light emitting device according to the embodiment may be disposed in another region. For example, the first electrode may contact the lower portion of the first conductivity type semiconductor layer in a via structure, The contact area between the first electrode and the first conductivity type semiconductor layer may be disposed so as not to overlap with the contact layer 15 or 15C according to the embodiment.

도 13은 도 1의 발광 소자를 갖는 발광 소자 패키지를 나타낸 측 단면도이다.13 is a side sectional view showing a light emitting device package having the light emitting element of FIG.

도 13을 참조하면,발광 소자 패키지는 몸체(101)와, 상기 몸체(101)에 배치된 제1 리드전극(121) 및 제2 리드전극(123)과, 상기 몸체(101)에 제공되어 상기 제1 리드전극(121) 및 제2 리드전극(123)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(131)를 포함한다.13, the light emitting device package includes a body 101, a first lead electrode 121 and a second lead electrode 123 disposed on the body 101, A light emitting device 100 according to an embodiment electrically connected to the first lead electrode 121 and the second lead electrode 123 and a molding member 131 surrounding the light emitting device 100.

상기 몸체(101)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면을 갖는 캐비티(103)을 제공할 수 있다.The body 101 may include a silicon material, a synthetic resin material, or a metal material, and may provide a cavity 103 having an inclined surface around the light emitting device 100.

상기 제1 리드전극(121) 및 제2 리드전극(123)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(121) 및 제2 리드전극(123)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first lead electrode 121 and the second lead electrode 123 are electrically separated from each other to supply power to the light emitting device 100. [ The first lead electrode 121 and the second lead electrode 123 may increase light efficiency by reflecting the light generated from the light emitting device 100, To the outside.

상기 발광소자(100)의 상기 제1 리드전극(121)위에 배치되고 상기 제2리드 전극(123)과 와이어(105)로 연결된다.상기 발광소자(100)는 예들 들어,상기 제1 리드전극(121) 위에 전도성 접착제(미도시)로 다이 본딩될 수 있다. The light emitting device 100 is disposed on the first lead electrode 121 of the light emitting device 100 and is connected to the second lead electrode 123 by a wire 105. The light emitting device 100 may include, (Not shown) on the substrate 121.

상기 몰딩부재(131)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(131)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 131 surrounds the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 131 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트유닛으로 기능할 수 있다. 상기 라이트유닛은탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.
A plurality of light emitting devices or light emitting device packages according to the embodiments may be arrayed on a substrate, and a lens, a light guide plate, a prism sheet, a diffusion sheet, etc., which are optical members, may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. The light unit may be implemented as a top view or a side view type, and may be provided in a display device such as a portable terminal and a notebook computer, or may be variously applied to a lighting device and a pointing device. Still another embodiment may be embodied as a lighting device including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting device may include a lamp, a streetlight, an electric signboard, and a headlight.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

10: 발광구조물 11: 제1도전형반도체층
12: 활성층 13: 제2도전형반도체층
15,15C: 접촉층 17: 반사층
19: 접합층 20: 제2전극
21: 지지부재 51: 제1전극
41: 절연층 45: 보호층
47: 차단막 100: 발광소자10: light emitting structure 11: first conductive type semiconductor layer
12: active layer 13: second conductivity type semiconductor layer
15, 15C: contact layer 17: reflective layer
19: bonding layer 20: second electrode
21: support member 51: first electrode
41: insulating layer 45: protective layer
47: a shielding film 100:

Claims (11)

제1 도전형반도체층, 상기 제1도전형반도체층 아래에 활성층, 및 상기 활성층 아래에 제2 도전형반도체층을 포함하는 발광구조물;
상기 제2도전형 반도체층 아래에 복수의 오픈 영역을 갖는 절연층;
상기 절연층의 각 오픈 영역에 배치된 접촉층;
상기 접촉층 및 상기 절연층 아래에 배치된 반사층;
상기 반사층 아래에 배치된 접합층;
상기 접합층 아래에 배치된 전도성의 지지부재;및
상기 제1도전형 반도체층 위에 상기 복수의 오픈 영역과 수직 방향으로 어긋나게 배치된 제1전극을 포함하는 발광 소자.A light emitting structure including a first conductive semiconductor layer, an active layer below the first conductive semiconductor layer, and a second conductive semiconductor layer below the active layer;
An insulating layer having a plurality of open regions under the second conductive type semiconductor layer;
A contact layer disposed in each open region of the insulating layer;
A reflective layer disposed below the contact layer and the insulating layer;
A bonding layer disposed under the reflective layer;
A conductive support member disposed below the bonding layer;
And a first electrode arranged on the first conductivity type semiconductor layer so as to be shifted in the vertical direction from the plurality of open regions. 제1항에 있어서, 상기 접촉층은 상기 절연층의 두께보다 얇은 두께를 갖는 발광소자.The light emitting device according to claim 1, wherein the contact layer has a thickness thinner than the thickness of the insulating layer. 제1항에 있어서, 상기 접촉층의 외곽부는 상기 절연층과 상기 반사층 사이에 배치되는 발광소자.The light emitting device according to claim 1, wherein an outer portion of the contact layer is disposed between the insulating layer and the reflective layer. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 반사층의 일부는 상기 절연층의 오픈 영역에 배치되는 발광소자.The light emitting device according to any one of claims 1 to 3, wherein a part of the reflective layer is disposed in an open region of the insulating layer. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 접촉층은 상기 제2도전형 반도체층의 하면에 접촉된 면적이 상기 제2도전형 반도체층의 하면 면적의 80% 이하인 발광 소자.The light emitting device according to any one of claims 1 to 3, wherein the contact layer has a contact area with the lower surface of the second conductivity type semiconductor layer of 80% or less of the lower surface area of the second conductivity type semiconductor layer. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 절연층으로부터 상기 발광 구조물의 상면 방향으로 연장된 복수의 차단막을 포함하며,
상기 차단막은 절연 재질로 상기 활성층의 상면 높이까지 연장되는 발광소자.The light emitting device according to any one of claims 1 to 3, further comprising a plurality of blocking films extending from the insulating layer toward the top surface of the light emitting structure,
Wherein the blocking layer extends from the insulating layer to the top surface of the active layer. 제6항에 있어서, 상기 차단막은 상기 접촉층과 수직 방향으로 어긋나게 배치되는 발광소자.The light emitting device according to claim 6, wherein the blocking film is disposed to be shifted in a direction perpendicular to the contact layer. 제7항에 있어서, 상기 차단막과 상기 제1도전형 반도체층의 상면 사이에 적어도 하나의 전위를 포함하는 발광소자.The light emitting device of claim 7, further comprising at least one potential between the blocking layer and the upper surface of the first conductive type semiconductor layer. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기접촉층의 내부에 배치된 구멍을 포함하며,
상기 반사층은 상기 구멍을 통해 상기 제2도전형 반도체층의하면에 접촉된 돌출부를 포함하는 발광소자.4. A method according to any one of claims 1 to 3, comprising a hole disposed within the contact layer,
And the reflective layer includes a protrusion that is in contact with the second conductive semiconductor layer through the hole. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 접촉층은전도성 산화막 또는 전도성 질화막을 포함하는 발광 소자.The light emitting device according to any one of claims 1 to 3, wherein the contact layer comprises a conductive oxide film or a conductive nitride film. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 접촉층은 상기 각 오픈 영역에 배치되며 상기 제2도전형 반도체층의 하면에 접촉된 제1접촉층;및 상기 절연층의 하면에 배치되며 상기 제1접촉층과 상기 반사층 사이에 배치된 제2접촉층을 포함하며,
상기 제1및 제2접촉층은 서로 다른 전도성 물질로 형성되는 발광 소자.The semiconductor light emitting device according to any one of claims 1 to 3, wherein the contact layer comprises: a first contact layer disposed on each of the open regions and in contact with a lower surface of the second conductive semiconductor layer; And a second contact layer disposed between the first contact layer and the reflective layer,
Wherein the first and second contact layers are formed of different conductive materials.
KR1020140070290A 2014-06-10 2014-06-10 Light emitting deviceand light emitting device package thereof KR102153123B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140070290A KR102153123B1 (en) 2014-06-10 2014-06-10 Light emitting deviceand light emitting device package thereof
PCT/KR2015/005524 WO2015190736A1 (en) 2014-06-10 2015-06-02 Light-emitting device and light-emitting device package including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140070290A KR102153123B1 (en) 2014-06-10 2014-06-10 Light emitting deviceand light emitting device package thereof

Publications (2)

Publication Number Publication Date
KR20150141789A true KR20150141789A (en) 2015-12-21
KR102153123B1 KR102153123B1 (en) 2020-10-26

Family

ID=54833781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140070290A KR102153123B1 (en) 2014-06-10 2014-06-10 Light emitting deviceand light emitting device package thereof

Country Status (2)

Country Link
KR (1) KR102153123B1 (en)
WO (1) WO2015190736A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3830051B2 (en) * 1995-09-18 2006-10-04 株式会社 日立製作所 Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, optical semiconductor device manufacturing method, and optical semiconductor device
KR20120037100A (en) * 2010-10-11 2012-04-19 엘지이노텍 주식회사 A light emitting device and a light emitting device package
US20130292639A1 (en) * 2004-06-30 2013-11-07 Cree, Inc. Light emitting devices having current reducing structures

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090027329A (en) * 2007-09-12 2009-03-17 삼성전기주식회사 Vertical semiconductior light emitting device and manufacturing method of the same
KR101047634B1 (en) * 2008-11-24 2011-07-07 엘지이노텍 주식회사 Light emitting device and manufacturing method
US20130214294A1 (en) * 2012-02-17 2013-08-22 Epistar Corporation Light emitting device with planar current block structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3830051B2 (en) * 1995-09-18 2006-10-04 株式会社 日立製作所 Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, optical semiconductor device manufacturing method, and optical semiconductor device
US20130292639A1 (en) * 2004-06-30 2013-11-07 Cree, Inc. Light emitting devices having current reducing structures
KR20120037100A (en) * 2010-10-11 2012-04-19 엘지이노텍 주식회사 A light emitting device and a light emitting device package

Also Published As

Publication number Publication date
KR102153123B1 (en) 2020-10-26
WO2015190736A1 (en) 2015-12-17

Similar Documents

Publication Publication Date Title
US8324649B2 (en) Light emitting device
KR100974787B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101014071B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101020945B1 (en) Light emitting device, light emitting device package and method for manufacturing the light emitting device
KR101039946B1 (en) Light emitting device, light emitting device package and method for manufacturing the light emitting device
US8455880B2 (en) Light emitting device and light emitting device package
US9202970B2 (en) Light emitting device and light emitting device package having the same
US20110284823A1 (en) Semiconductor light emitting device
KR20120014955A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
US10270009B2 (en) Light-emitting device and light-emitting device package having same
KR20110096680A (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR102164087B1 (en) Light emitting deviceand light emitting device package thereof
EP2814070B1 (en) Light emitting device and lighting system
US20110291140A1 (en) Light emitting device and light emitting device package
KR101729268B1 (en) Light emitting diode and method for fabricating the light emitting device
KR102250516B1 (en) Light emitting device
KR101776302B1 (en) Light emitting device and light emitting device package
KR20110118333A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR102237137B1 (en) Light emitting device and light emitting device package thereof
KR102153123B1 (en) Light emitting deviceand light emitting device package thereof
KR102249637B1 (en) Light emitting device and light emitting device package thereof
KR20120029868A (en) Light emitting device, light emitting device package and lighting system
KR20120022091A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101765912B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20160054330A (en) Light emitting device and light emitting device package thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant