KR102153123B1 - Light emitting deviceand light emitting device package thereof - Google Patents

Light emitting deviceand light emitting device package thereof Download PDF

Info

Publication number
KR102153123B1
KR102153123B1 KR1020140070290A KR20140070290A KR102153123B1 KR 102153123 B1 KR102153123 B1 KR 102153123B1 KR 1020140070290 A KR1020140070290 A KR 1020140070290A KR 20140070290 A KR20140070290 A KR 20140070290A KR 102153123 B1 KR102153123 B1 KR 102153123B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
contact
semiconductor layer
emitting device
Prior art date
Application number
KR1020140070290A
Other languages
Korean (ko)
Other versions
KR20150141789A (en
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140070290A priority Critical patent/KR102153123B1/en
Priority to PCT/KR2015/005524 priority patent/WO2015190736A1/en
Publication of KR20150141789A publication Critical patent/KR20150141789A/en
Application granted granted Critical
Publication of KR102153123B1 publication Critical patent/KR102153123B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Abstract

실시 예에 개시된 발광 소자는,제1 도전형반도체층, 상기 제1도전형반도체층 아래에 활성층, 및 상기 활성층 아래에 제2 도전형반도체층을 포함하는 발광구조물; 상기 제2도전형 반도체층 아래에 복수의 오픈 영역을 갖는 절연층; 상기 절연층의 각 오픈 영역에 배치된 접촉층; 상기 접촉층 및 상기 절연층 아래에 배치된 반사층;상기 반사층 아래에 배치된 접합층; 상기 접합층 아래에 배치된 전도성의 지지부재; 및 상기 제1도전형 반도체층 위에 상기 복수의 오픈 영역과 수직 방향으로 어긋나게 배치된 제1전극을 포함한다.The light emitting device disclosed in the embodiment includes: a light emitting structure including a first conductive type semiconductor layer, an active layer under the first conductive type semiconductor layer, and a second conductive type semiconductor layer under the active layer; An insulating layer having a plurality of open regions under the second conductive semiconductor layer; A contact layer disposed in each open area of the insulating layer; A reflective layer disposed under the contact layer and the insulating layer; a bonding layer disposed under the reflective layer; A conductive support member disposed under the bonding layer; And a first electrode disposed on the first conductive semiconductor layer so as to be offset in a vertical direction from the plurality of open regions.

Description

발광소자 및 이를 구비한 발광소자 패키지{LIGHT EMITTING DEVICEAND LIGHT EMITTING DEVICE PACKAGE THEREOF}Light-emitting device and light-emitting device package including the same {LIGHT EMITTING DEVICEAND LIGHT EMITTING DEVICE PACKAGE THEREOF}

실시 예는 발광소자에 관한 것이다.The embodiment relates to a light emitting device.

실시 예는 발광 소자를 갖는 발광소자 패키지에 관한 것이다.The embodiment relates to a light emitting device package having a light emitting device.

발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.As one of the light emitting devices, a light emitting diode (LED: Light Emitting Diode) is widely used. Light-emitting diodes use the properties of compound semiconductors to convert electrical signals into forms of light such as infrared, visible, and ultraviolet.

발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 사용되고 있다.As the light efficiency of the light emitting device increases, it is used in various fields including display devices and lighting devices.

실시 예는 발광 구조물의 서로 반대측에 배치된 제1및 제2전극 중 지지부재를 갖는 제2전극의 접촉층이 서로 다른 영역에 접촉될 수 있도록 한 발광 소자를 제공한다.The embodiment provides a light emitting device in which a contact layer of a second electrode having a support member among first and second electrodes disposed on opposite sides of a light emitting structure can contact different regions.

실시 예는 발광 구조물의 서로 반대측에 배치된 제1및 제2전극의 접촉 영역이 서로 오버랩되지 않도록 한 발광 소자를 제공한다.The embodiment provides a light emitting device in which contact regions of first and second electrodes disposed on opposite sides of a light emitting structure do not overlap each other.

실시 예는 전류 확산 구조를 갖는 발광 소자를 제공한다.The embodiment provides a light emitting device having a current diffusion structure.

실시 예에 따른 발광소자는, 제1 도전형반도체층, 상기 제1도전형반도체층 아래에 활성층, 및 상기 활성층 아래에 제2 도전형반도체층을 포함하는 발광구조물;상기 제2도전형 반도체층 아래에 복수의 오픈 영역을 갖는 절연층;상기 절연층의 각 오픈 영역에 배치된 접촉층;상기 접촉층 및 상기 절연층 아래에 배치된 반사층;상기 반사층 아래에 배치된 접합층;상기 접합층 아래에 배치된 전도성의 지지부재;및 상기 제1도전형 반도체층 위에 상기 복수의 오픈 영역과 수직 방향으로 어긋나게 배치된 제1전극을 포함한다.The light emitting device according to the embodiment may include a light emitting structure including a first conductive semiconductor layer, an active layer under the first conductive semiconductor layer, and a second conductive semiconductor layer under the active layer; the second conductive semiconductor layer An insulating layer having a plurality of open regions underneath; A contact layer disposed in each open region of the insulating layer; A reflective layer disposed under the contact layer and the insulating layer; A bonding layer disposed under the reflective layer; Under the bonding layer And a conductive support member disposed on the first conductive type semiconductor layer, and a first electrode disposed on the first conductive type semiconductor layer so as to be offset in a vertical direction from the plurality of open regions.

실시 예에 따른 발광 소자의 전류를 확산시켜 줄 수 있다.Current of the light emitting device according to the embodiment may be diffused.

실시 예는 발광 소자의 내부 양자 효율을 개선시켜 줄 수 있다.The embodiment may improve the internal quantum efficiency of a light emitting device.

실시 예는 발광 구조물의 서로 반대측에 배치된 제1및 제2전극의 접촉 영역이 수직 방향으로 오버랩되지 않도록 배치함으로써,광학적인 신뢰성을 개선시켜 줄 수 있다.According to the embodiment, the contact regions of the first and second electrodes disposed on opposite sides of the light emitting structure are disposed so that they do not overlap in the vertical direction, thereby improving optical reliability.

실시 예는 발광 소자 및 이를 구비한 발광 소자 패키지의 신뢰성을 개선시켜 줄 수 있다.The embodiment may improve the reliability of a light emitting device and a light emitting device package including the same.

도 1은 제1실시 예에 따른 발광소자를 나타낸 도면이다.
도 2는 도 1의 발광 소자의 평면도이다.
도 3 내지 도 9는 도 1의 발광 소자의 제조 과정을 나타낸 도면이다.
도 10은 제2실시 예에 따른 발광소자를 나타낸 도면이다.
도 11은 제3실시 예에 따른 발광소자를 나타낸 도면이다.
도 12은 제4실시 예에 따른 발광소자를 나타낸 도면이다.
도 13은 실시 예에 따른 발광 소자를 갖는 발광 소자 패키지를 나타낸 측 단면도이다.1 is a view showing a light emitting device according to a first embodiment.
2 is a plan view of the light emitting device of FIG. 1.
3 to 9 are views illustrating a manufacturing process of the light emitting device of FIG. 1.
10 is a view showing a light emitting device according to a second embodiment.
11 is a view showing a light emitting device according to a third embodiment.
12 is a view showing a light emitting device according to a fourth embodiment.
13 is a side cross-sectional view illustrating a light emitting device package having a light emitting device according to the embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiment, each layer (film), region, pattern, or structure is "on" or "under" of the substrate, each layer (film), region, pad or patterns. In the case of being described as being formed in, "on" and "under" include both "directly" or "indirectly" formed do. In addition, the standards for the top/top or bottom/bottom of each layer will be described based on the drawings.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 발광소자 패키지 및 발광소자 제조방법에 대해 상세히 설명하도록 한다.Hereinafter, a light emitting device, a light emitting device package, and a method of manufacturing the light emitting device according to embodiments will be described in detail with reference to the accompanying drawings.

도 1은 제1실시 예에 따른 발광소자를 나타낸 도면이며,도 2는 도 1의 발광 소자의 평면도이다.1 is a view showing a light emitting device according to a first embodiment, and FIG. 2 is a plan view of the light emitting device of FIG. 1.

도 1및 도 2를 참조하면,발광 소자(100)는 발광구조물(10), 상기 발광 구조물(10)의 아래에 배치된 제2전극(20)과, 상기 제2전극(20)과 상기 발광 구조물(10)의 사이에 배치된 절연층(41)과, 상기 절연층(41)의 둘레에 배치된 보호층(45)과,상기 발광 구조물(10)의 위에 배치된 제1전극(51)을 포함한다.1 and 2, the light emitting device 100 includes a light emitting structure 10, a second electrode 20 disposed under the light emitting structure 10, the second electrode 20, and the light emission. An insulating layer 41 disposed between the structures 10, a protective layer 45 disposed around the insulating layer 41, and a first electrode 51 disposed on the light emitting structure 10 Includes.

상기 발광구조물(10)은 제1 도전형반도체층(11), 상기 제1도전형 반도체층(11) 아래에 활성층(12), 및 상기 활성층(12) 아래에 제2 도전형반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 제1 도전형반도체층(11)과 상기 제2 도전형반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1도전형 반도체층(11)과 상기 제2도전형 반도체층(13)에 접촉될 수 있다.The light emitting structure 10 includes a first conductive type semiconductor layer 11, an active layer 12 under the first conductive type semiconductor layer 11, and a second conductive type semiconductor layer 13 under the active layer 12. ) Can be included. The active layer 12 may be disposed between the first conductivity-type semiconductor layer 11 and the second conductivity-type semiconductor layer 13. The active layer 12 may contact the first conductive semiconductor layer 11 and the second conductive semiconductor layer 13.

예로써, 상기 제1 도전형반도체층(11)이 제1 도전형도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형반도체층(13)이 제2 도전형도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형반도체층(13)이 n형 반도체층으로 형성될 수도 있다. For example, the first conductivity-type semiconductor layer 11 is formed of an n-type semiconductor layer to which an n-type dopant is added as a first conductivity-type dopant, and the second conductivity-type semiconductor layer 13 is a second conductivity-type dopant. It may be formed as a p-type semiconductor layer to which a p-type dopant is added. In addition, the first conductive semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second conductive semiconductor layer 13 may be formed of an n-type semiconductor layer.

상기 제1 도전형반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가도핑될 수 있다.상기 제1도전형 반도체층(11)의 상면은 요철 구조(11A)로 형성될 수 있으며,이러한 요철 구조(11A)는 광 추출 효율을 개선시켜 줄 수 있다.The first conductivity-type semiconductor layer 11 may include, for example, an n-type semiconductor layer. The first conductive semiconductor layer 11 is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) Can be implemented. The first conductivity type semiconductor layer 11 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, etc., and Si, Ge, Sn, An n-type dopant such as Se and Te may be doped. The upper surface of the first conductive semiconductor layer 11 may be formed in an uneven structure 11A, and such an uneven structure 11A improves light extraction efficiency. I can do it.

상기 제2 도전형반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가도핑될 수 있다.상기 제2도전형 반도체층(13)은 상기 제1도전형 반도체층(11)의 두께보다 얇은 두께로 형성될 수 있다. 상기 제2도전형 반도체층(13)의 상면 너비는 상기 제1도전형 반도체층(11)의 하면너비보다 넓게 형성될 수 있으며,이에 대해 한정하지는 않는다.The second conductivity-type semiconductor layer 13 may be implemented as, for example, a p-type semiconductor layer. The second conductive semiconductor layer 13 is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) Can be implemented. The second conductivity type semiconductor layer 13 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, etc., and Mg, Zn, Ca, A p-type dopant such as Sr or Ba may be doped. The second conductive type semiconductor layer 13 may be formed to have a thickness thinner than that of the first conductive type semiconductor layer 11. The width of the upper surface of the second conductive type semiconductor layer 13 may be wider than the width of the lower surface of the first conductive type semiconductor layer 11, but is not limited thereto.

상기 활성층(12)은 상기 제1 도전형반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.상기 활성층(12)은 상기 제1도전형 반도체층(11)의 두께보다 얇은 두께로 형성될 수 있다.In the active layer 12, electrons (or holes) injected through the first conductivity type semiconductor layer 11 and holes (or electrons) injected through the second conductivity type semiconductor layer 13 meet each other, It is a layer that emits light due to a difference in a band gap of an energy band according to a material of the active layer 12. The active layer 12 may be formed in any one of a single quantum well structure, a multi quantum well structure (MQW), a quantum dot structure, or a quantum wire structure, but is not limited thereto. The active layer 12 is not limited thereto. It may be formed to have a thickness thinner than that of the first conductive semiconductor layer 11.

상기 활성층(12)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)이 상기 다중 양자 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이적층되어 구현될 수 있으며, 예를 들어, 우물층/장벽층의페어는InGaN/GaN, InGaN/AlGaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/InAlGaN, AlGaAs/GaAs,InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP,InP/GaAs의 페어로 구현될 수 있다.The active layer 12 may be implemented as a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1), for example. have. When the active layer 12 is implemented in the multiple quantum well structure, the active layer 12 may be implemented by stacking a plurality of well layers and a plurality of barrier layers. For example, a pair of well layers/barrier layers May be implemented as a pair of InGaN/GaN, InGaN/AlGaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/InAlGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs.

한편, 상기 제1 도전형반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제1 도전형반도체층(13) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형반도체층(11) 및 상기 제2 도전형반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first conductivity-type semiconductor layer 11 may include a p-type semiconductor layer, and the second conductivity-type semiconductor layer 13 may include an n-type semiconductor layer. In addition, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed on the first conductive semiconductor layer 13. Accordingly, the light emitting structure 10 may have at least one of an np, pn, npn, and pnp junction structure. In addition, doping concentrations of impurities in the first conductive semiconductor layer 11 and the second conductive semiconductor layer 13 may be uniformly or non-uniformly formed. That is, the structure of the light emitting structure 10 may be formed in various ways, but the present invention is not limited thereto.

또한, 상기 제1 도전형반도체층(11)과 상기 활성층(12) 또는 상기 제2도전형 반도체층(13)과 상기 활성층(12) 사이에는 제1 도전형InGaN/GaN슈퍼래티스(Super lattice) 구조 또는 InGaN/InGaN슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형반도체층(13)과 상기 활성층(12) 사이에는 제2 도전형의AlGaN층이 형성될 수도 있으며,예컨대 p형 AlGaN으로 형성될 수 있다.In addition, a first conductivity type InGaN/GaN super lattice is provided between the first conductivity type semiconductor layer 11 and the active layer 12 or between the second conductivity type semiconductor layer 13 and the active layer 12. A structure or an InGaN/InGaN superlattice structure may be formed. In addition, a second conductivity-type AlGaN layer may be formed between the second conductivity-type semiconductor layer 13 and the active layer 12, and may be formed of, for example, p-type AlGaN.

상기 발광구조물(10)의 위에 제1전극(51)이 배치되고,상기 발광 구조물(10)의 아래에 제2전극(20)이 배치될 수 있다.상기 발광 구조물(10)은 제1전극(51)과 제2전극(20) 사이에 배치될 수 있다.상기 제1전극(51)은 상기 제1도전형 반도체층(11)과 접촉될 수 있다.상기 제1전극(51)은 도 2과 같이,패드 영역의 둘레로 적어도 하나 또는 그 이상으로 분기된 암 패턴(52)를 포함할 수 있으며,이러한 암 패턴(52)은 전류를 확산시켜 줄 수 있다.상기 암 패턴(52)의 탑뷰형상은 직선 형상,곡선 형상,각진 형상 중에서 선택적으로 형성될 수 있으며, 상기 암 패턴(52)의 단면은 원형, 타원형, 다각형 중 하나로 형성될 수 있다.A first electrode 51 may be disposed on the light-emitting structure 10, and a second electrode 20 may be disposed under the light-emitting structure 10. The light-emitting structure 10 includes a first electrode ( 51 and the second electrode 20. The first electrode 51 may be in contact with the first conductive semiconductor layer 11. The first electrode 51 is illustrated in FIG. 2. As described above, the arm pattern 52 may be divided into at least one or more circumferences of the pad area, and the arm pattern 52 may diffuse current. Top view of the arm pattern 52 The shape may be selectively formed from a straight shape, a curved shape, and an angled shape, and the cross section of the arm pattern 52 may be formed in one of a circle, an ellipse, and a polygon.

상기 발광 구조물(10)과 제2전극(20) 사이에는 절연층(41)이 배치된다.상기 절연층(41)은 상기 발광 구조물(10)의 하면 예컨대,제2도전형 반도체층(13)의 하면에 접촉될 수 있다.예를 들어, 상기 절연층(41)은 상기 제2도전형 반도체층(13)의 하면 아래에서 상기 제2도전형 반도체층(13)의 하면 면적의 20% 이상 예컨대,20% 내지 80% 범위로 접촉될 수 있다.상기 절연층(41)이 상기 제2도전형 반도체층(13)의 하면 면적의20% 이상으로 접촉되므로, 상기 제2도전형 반도체층(13)과 접촉층(15)의 접촉 면적을 80% 이하로 감소시켜 줄 수 있다.이에 따라 상기 절연층(41)에 의해 발광 구조물(10) 내의 결함(defect)을 통해 전류가 흐르는 것을 차단할 수 있고, 발광 소자의 수율은 개선될 수 있다.An insulating layer 41 is disposed between the light emitting structure 10 and the second electrode 20. The insulating layer 41 is a lower surface of the light emitting structure 10, for example, a second conductive semiconductor layer 13 For example, the insulating layer 41 may be at least 20% of the area of the lower surface of the second conductive semiconductor layer 13 under the lower surface of the second conductive semiconductor layer 13. For example, the contact may be in the range of 20% to 80%. Since the insulating layer 41 contacts 20% or more of the lower surface area of the second conductive semiconductor layer 13, the second conductive semiconductor layer ( 13) and the contact area of the contact layer 15 can be reduced to 80% or less. Accordingly, the insulating layer 41 can block current from flowing through the defect in the light emitting structure 10. And, the yield of the light emitting device can be improved.

상기 절연층(41)은 상기 접촉층(15)의 두께와 다른 두께로 형성 될 수 있으며,예컨대 상기 접촉층(15)보다 두꺼운 두께로 형성될 수 있다.상기 절연층(41)은 1nm 내지 100nm 범위의 두께로 형성될 수 있다.상기 절연층(41)은 실리콘,SiO2, SiOx, SiOxNy,Si3N4, Al2O3, TiO2또는 AlN와 재질 중에서 선택적으로 형성될 수 있다.상기 접촉층(15)이 서로 이격되어 배치됨으로써,다른 매질과의 굴절률 차이에 의해 광 추출 효율이 개선될 수 있다.The insulating layer 41 may be formed to have a thickness different from that of the contact layer 15, for example, may be formed to have a thickness greater than that of the contact layer 15. The insulating layer 41 may be 1 nm to 100 nm. The insulating layer 41 may be formed selectively from silicon, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 or AlN and materials. Since the contact layers 15 are disposed to be spaced apart from each other, light extraction efficiency may be improved due to a difference in refractive index with other media.

상기 제2전극(20)은 접촉층(15),반사층(17),접합층(19) 및 지지부재(21)를 포함한다.상기 접촉층(15)은 상기 제1전극(51)과 수직 방향으로 오버랩되지 않는 영역에 각각 배치될 수 있다.상기 접촉층(15)은 도 1 및 도 2와 같이,복수의 접촉 영역이 서로 이격되어 배치되며,상기 제2도전형 반도체층(13)의 서로 다른 영역에 접촉될 수 있다.상기 접촉층(15)의 복수의 접촉 영역은 상기 절연층(41)의 복수의오픈 영역(42)을 통해 상기 제2도전형 반도체층(13)과 각각 접촉될 수 있다.상기 복수의 접촉 영역은 상기 제1전극(51)과 수직 방향으로 오버랩되지 않게 배치된다. 이에 따라 상기 접촉층(15)과 상기 제1전극(51)의 영역이 수직 방향으로 서로 어긋나게 배치됨으로써,공급되는 전류를 확산시켜 줄 수 있다.이러한 확산된 전류는 활성층(12)의 전 영역에 균일하게 공급될 수 있어,내부 양자 효율을 개선시켜 줄 수 있다.상기 접촉층(15)의 각 접촉 영역은 상기 절연층(41)의 하면으로 연장될 수 있다.이러한 접촉층(15)은 하부에 리세스 구조를 포함할 수 있다.The second electrode 20 includes a contact layer 15, a reflective layer 17, a bonding layer 19, and a support member 21. The contact layer 15 is perpendicular to the first electrode 51. Each of the contact layers 15 may be disposed in regions that do not overlap in a direction. As shown in FIGS. 1 and 2, a plurality of contact regions are disposed to be spaced apart from each other, and the second conductive semiconductor layer 13 The plurality of contact areas of the contact layer 15 may contact each of the second conductive semiconductor layers 13 through the plurality of open areas 42 of the insulating layer 41. The plurality of contact areas are disposed not to overlap the first electrode 51 in a vertical direction. Accordingly, the regions of the contact layer 15 and the first electrode 51 are arranged to be offset from each other in the vertical direction, so that the supplied current can be diffused. The diffused current can spread to the entire region of the active layer 12. Since it can be supplied uniformly, the internal quantum efficiency can be improved. Each contact area of the contact layer 15 may extend to the lower surface of the insulating layer 41. This contact layer 15 has a lower portion. It may include a recessed structure.

상기 접촉층(15)은 상기 절연층(41)보다 얇은 두께 예컨대,10nm 이하의 두께로 형성될 수 있으며,상기 두께를 초과한 경우 오믹 접촉 및 투광성 층으로의 기능이 저하되는 문제가 있다.The contact layer 15 may be formed to have a thickness thinner than that of the insulating layer 41, for example, 10 nm or less, and when the thickness is exceeded, there is a problem that functions as an ohmic contact and a translucent layer are deteriorated.

상기 접촉층(15)은 예컨대,전도성 재질 또는 투명한 재질로 형성될 수 있다. 상기 접촉층(15)은 예로서, 전도성산화막 및 전도성질화막 중 적어도 하나를 포함할 수 있다.상기 접촉층(15)은예컨대,ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다. 상기 접촉층(15)은 금속 재질 예컨대,Ag, Ni, Rh, Pd, Pt, Hf, In, Zn 중 적어도 하나를 포함할 수 있다.상기 접촉층(15)은 상기 제2도전형 반도체층(13)과 접촉될 수 있으며,예컨대 오믹 접촉될 수 있다.상기 접촉층(15)은 다른 물질 예컨대,반도체 물질로 형성될 수 있다. 이러한 반도체 물질 내에 이온을 주입하여 전도층으로 기능하게 할 수 있다.The contact layer 15 may be formed of, for example, a conductive material or a transparent material. The contact layer 15 may include, for example, at least one of a conductive oxide film and a conductive nitride film. The contact layer 15 may include, for example, Indium Tin Oxide (ITO), ITO Nitride (ITO), and Indium Zinc (IZO). Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO( Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx, it may be formed of at least one material selected from NiO. The contact layer 15 may include at least one of a metal material, such as Ag, Ni, Rh, Pd, Pt, Hf, In, and Zn. The contact layer 15 is the second conductive semiconductor layer ( 13) may be in contact with, for example, ohmic contact. The contact layer 15 may be formed of another material, such as a semiconductor material. Ions may be implanted into the semiconductor material to function as a conductive layer.

상기 접촉층(15) 중에서 상기 제2도전형 반도체층(13)의 하면에 접촉된 면적은 상기 제2도전형 반도체층(13)의 하면 면적의 약 80% 이하 예컨대, 20% 내지 80% 범위일 수 있다.상기 접촉층(15)은상기 발광 구조물(10)의 하면 영역에 분산 배치될 수 있다.상기 제2도전형 반도체층(13)의하면에 접촉된 상기 절연층(41)과 상기 접촉층(15)의 관계를 보면,상기 절연층(41)의 접촉 면적이 넓어질수록 상기 접촉층(15)의 접촉 면적은 줄어들게 된다.상기 접촉층(15)의 접촉 면적이 줄어들수록 동작 전압은 상승하게 된다.The area of the contact layer 15 in contact with the lower surface of the second conductive semiconductor layer 13 is about 80% or less of the lower surface area of the second conductive semiconductor layer 13, for example, in the range of 20% to 80% The contact layer 15 may be distributed on the lower surface of the light emitting structure 10. The insulating layer 41 and the contact layer in contact with the lower surface of the second conductive semiconductor layer 13 Looking at the relationship of (15), as the contact area of the insulating layer 41 increases, the contact area of the contact layer 15 decreases. As the contact area of the contact layer 15 decreases, the operating voltage increases Is done.

이에 따라, 상기 절연층(41)이 상기 제2도전형 반도체층(13)의 하면에 접촉된 면적은 상기 제2도전형 반도체층(13)의 하면 면적의 약 20% 내지 80%, 구체적으로 50% 내지 80% 범위일 수 있다.Accordingly, an area of the insulating layer 41 in contact with the lower surface of the second conductive semiconductor layer 13 is about 20% to 80% of the lower surface area of the second conductive semiconductor layer 13, specifically It may range from 50% to 80%.

이때 상기 절연층(41)이 상기 제2도전형 반도체층(13)의 하면에 접촉된 면적이 상기 제2도전형 반도체층(13)의 하면 면적의 약 50% 내지 약 80% 범위인 경우, 동작 전압은 상기 절연층(41)의 상기 제2도전형 반도체층(13)의 하면에 접촉 면적이 상기 제2도전형 반도체층(13)의 하면 면적의 40% 이하인 경우에 비해 약0.2V 정도 미미하게 상승하지만, 상기 절연층(41)의 상기 제2도전형 반도체층(13)의 하면에 접촉 면적이 상기 제2도전형 반도체층(13)의 하면 면적의 90%이상일 경우, 상승 폭이 2배 이상 예컨대, 약 0.4V 이상 상승하게 된다. 이러한 절연층(41)의 상기 제2도전형 반도체층(13)의 하면에 접촉 면적이 상기 제2도전형 반도체층(13)의 하면 면적의 80%를 벗어나면 발광 소자의 성능이 저하될 수 있다.At this time, when the area of the insulating layer 41 in contact with the lower surface of the second conductive semiconductor layer 13 is in the range of about 50% to about 80% of the lower surface area of the second conductive semiconductor layer 13, The operating voltage is about 0.2V compared to the case where the contact area of the insulating layer 41 to the lower surface of the second conductive type semiconductor layer 13 is 40% or less of the lower surface area of the second conductive type semiconductor layer 13. Although it rises slightly, when the contact area of the insulating layer 41 on the lower surface of the second conductive semiconductor layer 13 is 90% or more of the lower surface area of the second conductive semiconductor layer 13, the rise width is It rises more than twice, for example, about 0.4V or more. If the contact area of the insulating layer 41 on the lower surface of the second conductive semiconductor layer 13 exceeds 80% of the lower surface area of the second conductive semiconductor layer 13, the performance of the light emitting device may be deteriorated. have.

상기 반사층(17)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성전도성 물질을 이용하여 다층으로 형성될 수 있다. 상기 반사층(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.상기 반사층(17)은 상기 접촉층(15)의 너비보다 넓게 형성될 수 있다.상기 반사층(17)의 일부(17A)는 상기 접촉층(15)의 리세스 구조로 연장될 수 있다.이러한 반사층(17)의 일부(17A)가 상기 접촉층(15)의 리세스 구조에 접촉됨로써,반사층(17)과 접촉층(15) 사이의 접착력은 강화될 수 있다.즉,상기 반사층(17)의 일부(17A)는 상기 절연층(41)의 오픈 영역(42) 내에 배치될 수 있다.The reflective layer 17 may be formed of a metal material having a high reflectivity. For example, the reflective layer 17 may be formed of a metal or alloy containing at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf. In addition, the reflective layer 17 includes the metal or alloy and ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), IZTO (Indium-Zinc-Tin-Oxide), IAZO (Indium-Aluminum-Zinc- Oxide), IGZO (Indium-Gallium-Zinc-Oxide), IGTO (Indium-Gallium-Tin-Oxide), AZO (Aluminum-Zinc-Oxide), ATO (Antimony-Tin-Oxide), etc. It can be formed in multiple layers. The reflective layer 17 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy. The reflective layer 17 is formed to be wider than the width of the contact layer 15. A part 17A of the reflective layer 17 may extend into a recess structure of the contact layer 15. A part 17A of the reflective layer 17 is a recess of the contact layer 15 By contacting the structure, the adhesive force between the reflective layer 17 and the contact layer 15 may be strengthened. That is, a part 17A of the reflective layer 17 is the open area 42 of the insulating layer 41 Can be placed within.

상기 반사층(17)은 상기 발광 구조물(10)의 하면 너비보다 작거나 넓게 배치될 수 있다.상기 반사층(17)은 상기 접촉층(15)과 접촉되고 전기적으로 연결될 수 있다.상기 반사층(17)은 상기 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.상기 반사층(17)은 다층으로 형성될 수 있다.The reflective layer 17 may be disposed to be smaller or wider than the width of the lower surface of the light emitting structure 10. The reflective layer 17 may be in contact with and electrically connected to the contact layer 15. The reflective layer 17. May perform a function of increasing the amount of light extracted to the outside by reflecting light incident from the light emitting structure 10. The reflective layer 17 may be formed in multiple layers.

상기 접합층(19)은 상기 반사층(17) 아래에 배치된다.상기 접합층(19)은 상기 반사층(17)과 지지부재(21) 사이에 접합된다.상기 접합층(19)RHK 상기 반사층(17) 사이에 베리어층(미도시)이 더 형성될 수 있다.상기 베리어층은 상기 반사층(17) 방향으로 금속 물질이 확산되는 것을 방지할 수 있다.상기 접합층(19)의 너비는 상기 반사층(17)의 너비보다 넓게 형성될 수 있다.상기 접합층(19)의 외곽부는 상기 보호층(45)의 하면까지 연장될 수 있다. 다른 예로서, 상기 반사층(17)은 상기 접합층(19)과 상기 보호층(45) 사이로 연장될 수 있다.The bonding layer 19 is disposed under the reflective layer 17. The bonding layer 19 is bonded between the reflective layer 17 and the support member 21. The bonding layer 19 RHK the reflective layer ( 17) A barrier layer (not shown) may be further formed therebetween. The barrier layer may prevent diffusion of a metallic material in the direction of the reflective layer 17. The width of the bonding layer 19 is the reflective layer. It may be formed to be wider than the width of 17. The outer portion of the bonding layer 19 may extend to the lower surface of the protective layer 45. As another example, the reflective layer 17 may extend between the bonding layer 19 and the protective layer 45.

상기 접합층(19)은 상기 접촉층(15)의 방향으로 상기 접촉층(15)과 수직 방향으로 오버랩되게 돌출된 돌기(18)를 포함할 수 있다. 상기 접합층(19)은 돌기(18)에 의해 상기 반사층(17)과의 접촉 면적이 개선될 수 있다.The bonding layer 19 may include a protrusion 18 protruding in a direction of the contact layer 15 so as to overlap the contact layer 15 in a vertical direction. The contact area of the bonding layer 19 with the reflective layer 17 may be improved by the protrusion 18.

상기 접합층(19)은 단층 또는 다층으로 형성될 수 있다.상기 접합층(19)은 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pt, W, V, Fe, Mo, Pd 또는 Ta 중 적어도 하나를 포함하여 형성될 수 있다. 상기 접합층(19)은 Ni, Pt, Ti, W, V, Fe, Mo와 같은 씨드층을 포함할 수 있다. 상기 지지부재(21)는 실시 예에 따른 발광 소자(100)를 지지하며, 외부 전극과 전기적으로 연결되어 상기 발광구조물(10)에 전원을 제공할 수 있다. The bonding layer 19 may be formed of a single layer or multiple layers. The bonding layer 19 may be formed of a metal such as Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb. , Pt, W, V, Fe, Mo, Pd or Ta may be formed including at least one of. The bonding layer 19 may include a seed layer such as Ni, Pt, Ti, W, V, Fe, and Mo. The support member 21 supports the light emitting device 100 according to the embodiment, and is electrically connected to an external electrode to provide power to the light emitting structure 10.

상기 지지부재(21)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W중 적어도 하나의 금속 또는 둘 이상의 합금으로 형성되거나, 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등)로 형성될 수 있다. 상기 지지부재(21)는 상기 접합층(19)의 두께보다 두껍고 상기 발광 구조물(10)의 두께보다 두꺼운 두께로 형성될 수 있으며, 30㎛ 이상의 두께, 예컨대 100㎛ 내지 500㎛ 범위로 형성될 수 있다. 상기 지지 부재(21)가 상기 두께 범위 이하이면 지지 층으로서의 기능이 약하고, 상기 두께 범위를 초과하면 발광 소자의 두께가 두꺼워지는 문제가 있다.
The support member 21 is formed of, for example, at least one metal or two or more alloys of Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, and Cu-W, or impurities are implanted. It may be formed of a semiconductor substrate (eg, Si, Ge, GaN, GaAs, ZnO, SiC, SiGe, etc.). The support member 21 may be formed to be thicker than the thickness of the bonding layer 19 and thicker than the thickness of the light emitting structure 10, and may be formed in a thickness of 30 μm or more, for example, in the range of 100 μm to 500 μm. have. When the support member 21 is less than or equal to the thickness range, the function as a support layer is weak, and when the thickness range is exceeded, the thickness of the light-emitting element becomes thick.

상기 발광 구조물(10)과 제2전극(20)사이의 외측 둘레에는 보호층(45)이 형성될 수 있다.상기 보호층(45)은 상기 제2도전형 반도체층(13)과 상기 접합층(19) 사이에 배치될 수 있다.상기 보호층(45)은 상기 제2도전형 반도체층(13)의 하면 외측에 접촉된 내측부(44) 및 상기 발광 구조물(10)의 측벽보다 외측으로 연장된 외측부(43)를 포함한다.상기 보호층(45)의 내측부(44)는 상기 절연층(41) 및상기 반사층(17)의 둘레에 배치될 수 있다.상기 보호층(45)의 내측부(44)는 상기 절연층(41) 및상기 반사층(17)의 외측에 접촉될 수 있다.상기 보호층(45)의 내측은 오픈 영역이 배치되며,상기 오픈 영역에는 상기 접촉층(15)및 상기 절연층(41)이 배치된다.상기 보호층(45)의 두께는 상기 절연층(41) 및 상기 반사층(17)의 두께의 합과 동일한 두께이거나 더 얇은 두께로 형성될 수 있다. 상기 보호층(45)은 발광 구조물(10)과 상기 접합층(19)사이에 배치되어, 발광 구조물(10)로의 습기 침투 경로를 길게 제공할 수 있다. 상기 보호층(45)의 상면 및 하면 중 적어도 하나는 요철 형상으로 형성될 수 있으며, 상기 요철 형상은 상기 보호층(45)을 통해 추출되는 광의 추출 효율을 개선시켜 줄 수 있다.상기 보호층(45)와 상기 절연층(41)은 동일한 물질로 일체로 형성될 수 있으며, 이에 대해 한정하지는 않는다.A protective layer 45 may be formed on an outer periphery between the light emitting structure 10 and the second electrode 20. The protective layer 45 may include the second conductive semiconductor layer 13 and the bonding layer. (19) It may be disposed between. The protective layer 45 extends outward from the inner portion 44 in contact with the outer surface of the lower surface of the second conductive semiconductor layer 13 and the sidewall of the light emitting structure 10 The inner part 44 of the protective layer 45 may be disposed around the insulating layer 41 and the reflective layer 17. The inner part of the protective layer 45 (45). 44 may be in contact with the outside of the insulating layer 41 and the reflective layer 17. An open area is disposed inside the protective layer 45, and the contact layer 15 and the contact layer 15 and the An insulating layer 41 is disposed. The thickness of the protective layer 45 may be equal to or thinner than the sum of the thicknesses of the insulating layer 41 and the reflective layer 17. The protective layer 45 may be disposed between the light emitting structure 10 and the bonding layer 19 to provide a long path for moisture penetration into the light emitting structure 10. At least one of the upper and lower surfaces of the protective layer 45 may be formed in an uneven shape, and the uneven shape may improve the extraction efficiency of light extracted through the protective layer 45. 45) and the insulating layer 41 may be integrally formed of the same material, but the embodiment is not limited thereto.

상기 보호층(45)은 금속 산화물 또는 금속 질화물로 형성될 수 있다.상기 보호층(45)은 예를 들어, SiO2, SiOx, SiOxNy,Si3N4, Al2O3, TiO2, AlN과 같은 물질로 구현될 수 있다.상기 보호층(45)은 발광 구조물(10)의 하면 둘레를 보호하기 위한 채널층으로 정의될 수 있으며,이에 대해 한정하지는 않는다.상기 발광 구조물(10)의 표면에 표면 보호층이 형성될 수 있다.상기 표면 보호층은 발광 구조물(10)의 측면 및 상면 일부에 배치될 수 있으며,이에 대해 한정하지는 않는다.The protective layer 45 may be formed of a metal oxide or a metal nitride. The protective layer 45 may be, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , It may be implemented with a material such as TiO 2 or AlN. The protective layer 45 may be defined as a channel layer for protecting the periphery of the lower surface of the light emitting structure 10, but is not limited thereto. A surface protective layer may be formed on the surface of 10). The surface protective layer may be disposed on a side surface and a portion of the upper surface of the light emitting structure 10, but is not limited thereto.

상기 제1전극(51)에는 와이어가본딩될 수 있다.상기 발광 소자(100)의 지지부재(21)는 보드 또는 리드 프레임 상에 다이 본딩될 수 있다.제1실시 예는 제2전극(20)의 접촉층(15)의 접촉 영역을 서로 이격시키고 제1전극(51)과 수직 방향으로 오버랩되지 않도록 배치함으로써,전류 확산 효과와 더블어,내부 양자 효율을 개선시켜 줄 수 있다. 또한 발광 구조물(10)의 하면에 접촉되는 절연층(41)의 접촉 면적을 최적화하여, 결함에 의한 수율 저하를 방지하고,칩의 성장에 영향을 주지 않는 범위 내에서 동작 전압의 상승을 조절할 수 있다.
A wire may be bonded to the first electrode 51. The support member 21 of the light emitting device 100 may be die-bonded on a board or a lead frame. In the first embodiment, the second electrode 20 ), the contact areas of the contact layer 15 are spaced apart from each other and disposed so as not to overlap with the first electrode 51 in the vertical direction, thereby improving the current diffusion effect and internal quantum efficiency. In addition, by optimizing the contact area of the insulating layer 41 that is in contact with the lower surface of the light emitting structure 10, it is possible to prevent a decrease in yield due to defects and control an increase in operating voltage within a range that does not affect the growth of chips. have.

도 3내지 도 9는 도 1의 발광 소자의 제조 과정을 나타낸 도면이다.3 to 9 are diagrams illustrating a manufacturing process of the light emitting device of FIG. 1.

도 3을 참조하면,기판(5) 위에 상기 제1 도전형반도체층(11), 활성층(12), 제2 도전형반도체층(13)을 형성한다. 상기 제1 도전형반도체층(11), 상기 활성층(12), 상기 제2 도전형반도체층(13)은 발광구조물(10)로 정의될 수 있다.Referring to FIG. 3, the first conductive semiconductor layer 11, the active layer 12, and the second conductive semiconductor layer 13 are formed on a substrate 5. The first conductive semiconductor layer 11, the active layer 12, and the second conductive semiconductor layer 13 may be defined as a light emitting structure 10.

상기 기판(5)은 절연성 또는 전도성 기판일 수 있다.상기 기판(5)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 도전형반도체층(11)과 상기 기판(5) 사이에는 버퍼층 및 언도프드반도체층 중 적어도 하나가 형성될 수 있다. The substrate 5 may be an insulating or conductive substrate. The substrate 5 may be, for example, at least one of a sapphire substrate (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge. It may be formed as one, but is not limited thereto. At least one of a buffer layer and an undoped semiconductor layer may be formed between the first conductive semiconductor layer 11 and the substrate 5.

상기 기판(5) 위에 성장된 반도체층은예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxial), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxial) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The semiconductor layer grown on the substrate 5 is, for example, metal organic chemical vapor deposition (MOCVD), chemical vapor deposition (CVD), plasma-enhanced chemical vapor deposition (PECVD), and plasma-enhanced chemical vapor deposition (PECVD). Deposition), Molecular Beam Epitaxial (MBE), Hydride Vapor Phase Epitaxial (HVPE), and the like, but are not limited thereto.

예로써, 상기 제1 도전형반도체층(11)이 제1 도전형도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형반도체층(13)이 제2 도전형도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형반도체층(13)이 n형 반도체층으로 형성될 수도 있다.For example, the first conductivity-type semiconductor layer 11 is formed of an n-type semiconductor layer to which an n-type dopant is added as a first conductivity-type dopant, and the second conductivity-type semiconductor layer 13 is a second conductivity-type dopant. It may be formed as a p-type semiconductor layer to which a p-type dopant is added. In addition, the first conductive semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second conductive semiconductor layer 13 may be formed of an n-type semiconductor layer.

상기 제1 도전형반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 도전형반도체층(11)은, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가도핑될 수 있다.The first conductivity-type semiconductor layer 11 may include, for example, an n-type semiconductor layer. The first conductive semiconductor layer 11 is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) Can be formed. The first conductivity-type semiconductor layer 11 may be selected from, for example, InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN, etc., and may be doped with n-type dopants such as Si, Ge, and Sn.

상기 제2 도전형반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형반도체층(13)은, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가도핑될 수 있다.The second conductivity-type semiconductor layer 13 may be implemented as, for example, a p-type semiconductor layer. The second conductive semiconductor layer 13 is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) Can be formed. The second conductive semiconductor layer 13 may be selected from, for example, InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN, etc., and doped with p-type dopants such as Mg, Zn, Ca, Sr, Ba, etc. Can be.

상기 활성층(12)은 상기 제1 도전형반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.In the active layer 12, electrons (or holes) injected through the first conductivity type semiconductor layer 11 and holes (or electrons) injected through the second conductivity type semiconductor layer 13 meet each other, It is a layer that emits light due to a difference in a band gap of an energy band according to a material of the active layer 12. The active layer 12 may be formed in any one of a single quantum well structure, a multi quantum well structure (MQW), a quantum dot structure, or a quantum wire structure, but is not limited thereto.

상기 활성층(12)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(12)이 상기 다중 양자 우물 구조로 형성된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이교대로 적층되어 형성될 수 있다.The active layer 12 may be formed of a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≦x≦1, 0≦y≦1, 0≦x+y≦1). When the active layer 12 is formed in the multiple quantum well structure, the active layer 12 may be formed by alternately stacking a plurality of well layers and a plurality of barrier layers.

한편, 상기 제1 도전형반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형반도체층(13) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형반도체층(11) 및 상기 제2 도전형반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first conductivity-type semiconductor layer 11 may include a p-type semiconductor layer, and the second conductivity-type semiconductor layer 13 may include an n-type semiconductor layer. In addition, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed under the second conductive semiconductor layer 13, and accordingly, the light emitting structure 10 is np, pn, npn, pnp It may have at least one of the bonding structures. In addition, doping concentrations of impurities in the first conductive semiconductor layer 11 and the second conductive semiconductor layer 13 may be uniformly or non-uniformly formed. That is, the structure of the light emitting structure 10 may be formed in various ways, but the present invention is not limited thereto.

또한, 상기 제1 도전형반도체층(11)과 상기 활성층(12) 사이에는 제1 도전형InGaN/GaN슈퍼래티스(Super lattice) 구조 또는 InGaN/InGaN슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형반도체층(13)과 상기 활성층(12) 사이에는 제2 도전형의AlGaN층이 형성될 수도 있다.In addition, a first conductivity type InGaN/GaN super lattice structure or an InGaN/InGaN super lattice structure may be formed between the first conductivity type semiconductor layer 11 and the active layer 12. In addition, a second conductivity type AlGaN layer may be formed between the second conductivity type semiconductor layer 13 and the active layer 12.

이어서, 도 4에 도시된 바와 같이, 상기 발광구조물(10)의 상면 둘레에 보호층(45)이 형성된다.상기 보호층(45)은 내부에 오픈 영역(40)을 통해 상기 발광 구조물(10)의 상면을 노출시켜 준다.상기 보호층(45)은 금속 산화물 또는 금속 질화물로 증착될 수 있다.Subsequently, as shown in Fig. 4, a protective layer 45 is formed around the upper surface of the light emitting structure 10. The protective layer 45 is formed of the light emitting structure 10 through an open area 40 therein. ). The protective layer 45 may be deposited with a metal oxide or a metal nitride.

상기 보호층(45)의 오픈 영역(40)에는 절연층(41)이 상기 발광 구조물(10)의 상면에증착되며,상기 절연층(41)은 복수의 오픈 영역(42)을 갖고 형성된다.상기 복수의 오픈 영역(42)은 서로 이격된다.예컨대 도 2와 같이 접촉층(15)의 접촉 영역과 같이 이격될 수 있다.상기 보호층(45)은 상기 절연층(41)의 두께보다 두껍게 증착될 수 있다.In the open area 40 of the protective layer 45, an insulating layer 41 is deposited on the upper surface of the light emitting structure 10, and the insulating layer 41 is formed with a plurality of open areas 42. The plurality of open regions 42 may be spaced apart from each other. For example, as shown in FIG. 2, the plurality of open regions 42 may be spaced apart like a contact region of the contact layer 15. The protective layer 45 is thicker than the thickness of the insulating layer 41. Can be deposited.

도 5및 도 6과 같이,발광 구조물(10)의 상면에 접촉층(15)이 형성된다.상기 접촉층(15)은 복수의 접촉 영역이 상기 절연층(41)의 오픈 영역(42)에 배치된다.상기 접촉층(15)의 각 접촉 영역의 외곽부는 상기 절연층(41)의 상면으로 연장될 수 있다.상기 접촉층(15)의 외곽부는 상기 절연층(41)과 반사층(17) 사이에 배치될 수 있다.5 and 6, a contact layer 15 is formed on the upper surface of the light emitting structure 10. In the contact layer 15, a plurality of contact areas are in the open area 42 of the insulating layer 41. An outer portion of each contact area of the contact layer 15 may extend to an upper surface of the insulating layer 41. An outer portion of the contact layer 15 is the insulating layer 41 and the reflective layer 17. Can be placed between.

상기 접촉층(15) 위에는반사층(17)이 형성된다.상기 반사층(17)은 상기 접촉층(15)의 접촉 영역들을 커버할 수 있는 너비로 형성된다.이에 따라 광 반사 효율을 개선시켜 줄 수 있다.상기 접촉층(15)은 금속 산화물 또는 금속으로 형성될 수 있으며,상기 반사층(17)은 금속 물질로 형성될 수 있다.상기 접촉층(15) 및 반사층(17)은 증착 공정 또는 도금 공정을 통해 형성될 수 있다.A reflective layer 17 is formed on the contact layer 15. The reflective layer 17 is formed to have a width that can cover the contact regions of the contact layer 15. Accordingly, light reflection efficiency can be improved. The contact layer 15 may be formed of a metal oxide or a metal, and the reflective layer 17 may be formed of a metal material. The contact layer 15 and the reflective layer 17 may be formed of a deposition process or a plating process. It can be formed through.

도 6및 도 7과 같이,상기 반사층(17)의 위에는 접합층(19)이 형성된다.상기 접합층(19) 위에는 전도성의 지지부재(21)가 형성된다.상기 접합층(19)과 반사층(17) 사이에는 씨드층 또는 확산 베리어층을 포함할 수 있으며,이에 대해 한정하지는 않는다.상기 접합층(19)은 증착 공정 또는 도금 공정을 통해 형성될 수 있으며,상기 지지부재(21)는 상기 접합층(19)에 접합된다.6 and 7, a bonding layer 19 is formed on the reflective layer 17. A conductive support member 21 is formed on the bonding layer 19. The bonding layer 19 and the reflective layer (17) A seed layer or a diffusion barrier layer may be included between, but is not limited thereto. The bonding layer 19 may be formed through a deposition process or a plating process, and the support member 21 It is bonded to the bonding layer 19.

도 8은 도 7의 칩 구조를 뒤집은 후,상기 발광구조물(10)로부터 상기 기판(5)을 제거한다. 하나의 예로서, 상기 기판(5)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 성장기판(5)의 하면에 레이저를 조사하여, 상기 기판(5)과 상기 발광구조물(10)을 서로 박리시키는 공정이다.상기 기판(5)는 제거되지 않을 수 있다.이때의 기판(5)은 투광성 재질일 수 있다.8, after the chip structure of FIG. 7 is turned over, the substrate 5 is removed from the light emitting structure 10. As an example, the substrate 5 may be removed by a laser lift off (LLO) process. The laser lift-off process (LLO) is a process in which the substrate 5 and the light emitting structure 10 are separated from each other by irradiating a laser to the lower surface of the growth substrate 5. The substrate 5 is not removed from each other. In this case, the substrate 5 may be a light-transmitting material.

도 8 및 도 9와 같이,상기 발광구조물(10)의 개별 칩의 외측 영역(A1)을 따라 아이솔레이션(isolation) 에칭을 실시하여, 개별 발광 소자 단위로 구분할 수 있다. 상기 아이솔레이션에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다.즉,상기 발광 구조물(10)의 외측 영역(A1)이 에칭되어 제거되고,이때 상기 보호층(45)의 외곽부가 노출될 수 있다.또한, 상기 제1 도전형반도체층(11)의 상면에 요철 구조(11A)를 형성한다. 이에 따라, 상기 제1 도전형반도체층(11)을 통하여 외부로 빛이 추출되는 광 추출 효과를 상승시킬 수 있게 된다.As shown in FIGS. 8 and 9, isolation etching may be performed along the outer region A1 of the individual chip of the light emitting structure 10 to classify each light emitting device unit. The isolation etching may be performed by dry etching such as, for example, Inductively Coupled Plasma (ICP), but is not limited thereto. That is, the outer region A1 of the light emitting structure 10 is etched and removed. At this time, the outer periphery of the protective layer 45 may be exposed. In addition, an uneven structure 11A is formed on the upper surface of the first conductive semiconductor layer 11. Accordingly, it is possible to increase a light extraction effect in which light is extracted to the outside through the first conductive semiconductor layer 11.

상기 제1도전형 반도체층(11)의 상면에는 암 패턴(52)를 갖는 제1전극(51)이 형성될 수 있다.상기 제1전극(51)은 상기 접촉층(15)의 영역과 수직 방향으로 오버랩되지 않게 배치될 수 있다.A first electrode 51 having a dark pattern 52 may be formed on an upper surface of the first conductive semiconductor layer 11. The first electrode 51 is perpendicular to an area of the contact layer 15. It can be arranged not to overlap in the direction.

상기 발광 구조물(10)의 표면에 표면보호층(미도시)이 형성될 수 있다. 상기 표면 보호층은 발광 구조물(10)의 측면 및 상면 일부에 증착될 수 있으며, 이에 대해 한정하지는 않는다.
A surface protection layer (not shown) may be formed on the surface of the light emitting structure 10. The surface protection layer may be deposited on a portion of the side surface and the upper surface of the light emitting structure 10, but is not limited thereto.

도 10은 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다.도 10을 설명함에 있어서,도 1과 동일한 구성은 도 1의 설명을 참조하기로 한다.10 is a side cross-sectional view illustrating a light emitting device according to a second embodiment. In the description of FIG. 10, the same configuration as that of FIG. 1 will be referred to the description of FIG.

도 10을 참조하면,발광 소자는 발광 구조물(10) 내에 복수의 전위(14)가 배치될 수 있다.상기 전위(14)는 제1도전형 반도체층(11)의 상면부터 발광 구조물(10)의 하면방향으로 연장된다. Referring to FIG. 10, in the light emitting device, a plurality of electric potentials 14 may be disposed in the light emitting structure 10. The electric potential 14 is the light emitting structure 10 from the top of the first conductive type semiconductor layer 11. It extends in the lower surface direction of

실시 예는 상기 전위(14)와 상기 절연층(41) 사이에차단막(47)이 형성된다.상기 차단막(47)은상기 발광 구조물(10)의 하면으로부터 상기 발광 구조물(10)의 상면 방향으로 연장된다.상기 차단막(47)은 상기 전위(14)와 대응되는 영역에 배치되며,상기 절연층(41)로부터활성층(12)의 상면 높이까지 연장될 수 있다.상기 전위(14)는 상기 제1도전형 반도체층(11)의 상면과 상기 차단막(47) 사이에 적어도 하나가 배치될 수 있다.상기 차단막(47)은절연층(41)과 상기 제1도전형 반도체층(11) 사이에 복수 개가 서로 이격되어배치될 수 있다.상기 차단막(47)은 상기 절연층(41)과 동일한 물질로 형성될 수 있으며,이에 대해 한정하지는 않는다.상기 차단막(47)의 단면은 하부가 넓고 상부가 좁은 형상 예컨대,뿔 형상으로 형성될 수 있으나 이에 한정하지 않으며, 원형, 타원형 또는 다각형 형상으로 형성될 수 있다.상기 차단막(47)은 상기 발광 구조물(10) 내에 배치되어,상기 전위(14)가 전파되는 것을 차단하여, 활성층(12)을 보호할 수 있다.In an embodiment, a blocking film 47 is formed between the potential 14 and the insulating layer 41. The blocking film 47 extends from the lower surface of the light emitting structure 10 to the upper surface of the light emitting structure 10. The blocking layer 47 is disposed in a region corresponding to the potential 14 and may extend from the insulating layer 41 to the height of the upper surface of the active layer 12. The potential 14 is the first potential 14. At least one may be disposed between the upper surface of the conductive semiconductor layer 11 and the blocking layer 47. The blocking layer 47 is formed between the insulating layer 41 and the first conductive semiconductor layer 11. Dogs may be spaced apart from each other. The blocking layer 47 may be formed of the same material as the insulating layer 41, but is not limited thereto. The cross section of the blocking layer 47 has a wide lower portion and a narrow upper portion. The shape, for example, may be formed in a pyramid shape, but is not limited thereto, and may be formed in a circular, elliptical or polygonal shape. The blocking layer 47 is disposed in the light emitting structure 10 so that the electric potential 14 is propagated. Blocking from being formed, the active layer 12 may be protected.

또한 상기 전위(14) 중 적어도 하나는 상기 제1전극(51) 및 암 패턴(52)에 적어도 일부가 오버랩되게 배치될 수 있으며,이에 대해 한정하지는 않는다.상기 차단막(47)은 상기 접촉층(15)과 수직 방향으로 오버랩되지 않게 또는 어긋나게 배치된다.실시 예는 접촉층(15)을 이격시켜 주어 전류 확산 경로를 제공하고,또한 차단막(47)을 발광 구조물(10) 내에 배치하여,비 정상적인 전원이 전달되는 것을 차단하여 활성층(12)을 보호할 수 있다.
In addition, at least one of the potentials 14 may be disposed to overlap at least a portion of the first electrode 51 and the female pattern 52, but is not limited thereto. The blocking layer 47 may include the contact layer ( 15) in a vertical direction so as not to overlap or deviate from each other. In the embodiment, the contact layer 15 is spaced apart to provide a current diffusion path, and the blocking film 47 is disposed in the light emitting structure 10, The active layer 12 may be protected by blocking power transmission.

도 11은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다.도 11을 설명함에 있어서,상기에 개시된 구성과 동일한 부분은 상기에 개시된 실시 예의 설명을 참조하기로 한다.11 is a side cross-sectional view illustrating a light emitting device according to the third embodiment. In describing FIG. 11, the same parts as those of the above-described configuration will be referred to the description of the above-described embodiment.

도 11을 참조하면,발광 소자는 발광 구조물(10)의 아래에 제1및 제2접촉층(15A,15B)을 갖는접촉층(15)을 포함한다.상기 제1접촉층(15A)은 상기 절연층(41)의 오픈 영역(42) 내에서 배치되며,상기 제2도전형 반도체층(13)과 접촉된다.상기 제2접촉층(15B)는 상기 제1접촉층(15A)보다 넓은 너비를 갖고 상기 제1접촉층(15A)과 반사층(17) 사이에 배치된다.상기 제2접촉층(15B)은 상기 절연층(41)의 하면에 배치될 수 있다.상기 제2접촉층(15B)가 상기 제1접촉층(15A)의 너비보다 넓게 배치됨으로써, 상기 반사층(17)과 상기 절연층(41)의 하면에 접촉될 수 있다.이에 따라 제2접촉층(15B)의 접착력은 개선될 수 있다.상기 제1및 제2접촉층(15A,15B)를 갖는 접촉층(15)은 서로 다른 영역에 제1전극(51)과 수직 방향으로 오버랩되지 않게 배치될 수 있다.Referring to FIG. 11, the light emitting device includes a contact layer 15 having first and second contact layers 15A and 15B under the light emitting structure 10. The first contact layer 15A is the above. It is disposed within the open region 42 of the insulating layer 41 and is in contact with the second conductive semiconductor layer 13. The second contact layer 15B has a wider width than the first contact layer 15A. And is disposed between the first contact layer 15A and the reflective layer 17. The second contact layer 15B may be disposed on the lower surface of the insulating layer 41. The second contact layer 15B ) Is disposed to be wider than the width of the first contact layer 15A, so that the reflective layer 17 and the lower surface of the insulating layer 41 may come into contact. Accordingly, the adhesion of the second contact layer 15B is improved. The contact layer 15 having the first and second contact layers 15A and 15B may be disposed not to overlap the first electrode 51 in a vertical direction in different regions.

상기 제1접촉층(15A)은 상기 제2도전형 반도체층(13)과 오믹 접촉되며,제2접촉층(15B)는 상기 제1접촉층(15A)와 다른 물질로 형성될 수 있다.The first contact layer 15A may be in ohmic contact with the second conductive semiconductor layer 13, and the second contact layer 15B may be formed of a material different from that of the first contact layer 15A.

상기 제1접촉층(15A)는 투광성 물질인 경우,상기 제2접촉층(15A)는 상기 제1접촉층(15A)와 투과율이 다른 투광성 물질이거나 금속 물질로 형성될 수 있다.상기 제1접촉층(15A)는 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 물질을 이용하여 형성될 수 있다. 상기 제2접촉층(15B)은상기 제1접촉층(15A)와 다른 금속 산화물이거나,Ni, Pt, In, Zn, Ag와 같은 금속 중에서 선택될 수 있다.When the first contact layer 15A is a light-transmitting material, the second contact layer 15A may be formed of a light-transmitting material having a different transmittance than the first contact layer 15A, or a metal material. Layer 15A is ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), IZTO (Indium-Zinc-Tin-Oxide), IAZO (Indium-Aluminum-Zinc-Oxide), IGZO (Indium-Gallium -Zinc-Oxide), IGTO (Indium-Gallium-Tin-Oxide), AZO (Aluminum-Zinc-Oxide), ATO (Antimony-Tin-Oxide) can be formed using a light-transmitting material. The second contact layer 15B may be a metal oxide different from the first contact layer 15A, or may be selected from metals such as Ni, Pt, In, Zn, and Ag.

상기 반사층(17)은 상기 제2접촉층(15B) 및 절연층(41)의 아래에 배치되어,입사되는 광을 반사시켜 줄 수 있다.
The reflective layer 17 may be disposed under the second contact layer 15B and the insulating layer 41 to reflect incident light.

도 12는 제4실시 예에 따른 발광 소자를 나타낸 측 단면도이다.도 12를 설명함에 있어서,상기에 개시된 구성과 동일한 부분은 상기에 개시된 실시 예의 설명을 참조하기로 한다.12 is a side cross-sectional view illustrating a light emitting device according to the fourth embodiment. In describing FIG. 12, the same parts as those of the above-described configuration will be referred to the description of the above-described embodiment.

도 12를 참조하면,발광 소자는 발광 구조물(10) 아래에 절연층(41) 및 제2전극(20)이 배치된다.Referring to FIG. 12, in the light emitting device, an insulating layer 41 and a second electrode 20 are disposed under the light emitting structure 10.

상기 제2전극(20)은 접촉층(15C), 반사층(17), 접합층(19) 및 지지부재(21)를 포함한다.상기 접촉층(15C)는 절연층(41)의 서로 다른 오픈 영역(42)에 각각 접촉되는 복수의 접촉 영역을 포함한다.상기 접촉층(15C)는 내부에 구멍(31)이 배치되며,상기 절연층(41)의 하면으로 연장된다.상기 접촉층(15C)의 구멍(31)에는 반사층(17)의 돌출부(17B)가 배치되며,상기 돌출부(17B)는 상기 제2도전형 반도체층(13)의 하면에 접촉된다.상기 접촉층(15C)과 상기 반사층(17)의 돌출부(17B)는 상기 제2도전형 반도체층(13)의 하면에 접촉되며,예컨대 상기 접촉층(15C)는 오믹 접촉되며,상기 돌출부(17B)는 쇼트키 접촉될 수 있다.상기 접촉층(15C)는 상기 제1전극(51)과 수직 방향으로 오버랩되지 않게 배치됨으로,전류를 확산시켜 줄 수 있다.The second electrode 20 includes a contact layer 15C, a reflective layer 17, a bonding layer 19, and a support member 21. The contact layer 15C is an insulating layer 41 that is open to each other. The contact layer 15C includes a plurality of contact areas each contacting the area 42. The contact layer 15C has a hole 31 disposed therein and extends to the lower surface of the insulating layer 41. The contact layer 15C A protrusion 17B of the reflective layer 17 is disposed in the hole 31 of ), and the protrusion 17B contacts the lower surface of the second conductive semiconductor layer 13. The contact layer 15C and the contact layer 15C and the protrusion 17B are in contact with The protrusion 17B of the reflective layer 17 is in contact with the lower surface of the second conductive semiconductor layer 13, for example, the contact layer 15C is in ohmic contact, and the protrusion 17B may be in Schottky contact. Since the contact layer 15C is disposed not to overlap with the first electrode 51 in a vertical direction, current can be diffused.

실시 예에 따른 발광 소자의 제1전극(51)은 다른 영역에 배치될 수 있다.예컨대,제1전극이 제1도전형 반도체층의 하부에 비아 구조로 접촉되거나,제1도전형 반도체층의 외 측벽 아래에 접촉될 수 있다.이러한 제1전극과 제1도전형 반도체층의 접촉 영역은 실시 예에 따른 접촉층(15,15C)와 오버랩되지 않게 배치될 수 있다.
The first electrode 51 of the light emitting device according to the embodiment may be disposed in a different region. For example, the first electrode may contact the lower portion of the first conductive type semiconductor layer in a via structure, or The contact region between the first electrode and the first conductive semiconductor layer may be disposed not to overlap with the contact layers 15 and 15C according to the embodiment.

도 13은 도 1의 발광 소자를 갖는 발광 소자 패키지를 나타낸 측 단면도이다.13 is a side cross-sectional view illustrating a light emitting device package having the light emitting device of FIG. 1.

도 13을 참조하면,발광 소자 패키지는 몸체(101)와, 상기 몸체(101)에 배치된 제1 리드전극(121) 및 제2 리드전극(123)과, 상기 몸체(101)에 제공되어 상기 제1 리드전극(121) 및 제2 리드전극(123)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(131)를 포함한다.Referring to FIG. 13, a light emitting device package includes a body 101, a first lead electrode 121 and a second lead electrode 123 disposed on the body 101, and the body 101. The light emitting device 100 according to the embodiment electrically connected to the first and second lead electrodes 121 and 123, and a molding member 131 surrounding the light emitting device 100 are included.

상기 몸체(101)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면을 갖는 캐비티(103)을 제공할 수 있다.The body 101 may be formed of a silicon material, a synthetic resin material, or a metal material, and may provide a cavity 103 having an inclined surface around the light emitting device 100.

상기 제1 리드전극(121) 및 제2 리드전극(123)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(121) 및 제2 리드전극(123)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first lead electrode 121 and the second lead electrode 123 are electrically separated from each other, and provide power to the light emitting device 100. In addition, the first lead electrode 121 and the second lead electrode 123 may reflect light generated from the light emitting device 100 to increase light efficiency, and heat generated from the light emitting device 100 It can also play a role of discharging to the outside.

상기 발광소자(100)의 상기 제1 리드전극(121)위에 배치되고 상기 제2리드 전극(123)과 와이어(105)로 연결된다.상기 발광소자(100)는 예들 들어,상기 제1 리드전극(121) 위에 전도성 접착제(미도시)로 다이 본딩될 수 있다. It is disposed on the first lead electrode 121 of the light emitting device 100 and connected to the second lead electrode 123 by a wire 105. The light emitting device 100 is, for example, the first lead electrode. It may be die-bonded on 121 with a conductive adhesive (not shown).

상기 몰딩부재(131)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(131)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 131 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 131 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트유닛으로 기능할 수 있다. 상기 라이트유닛은탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.
A plurality of light emitting devices or light emitting device packages according to the embodiment may be arrayed on a substrate, and an optical member such as a lens, a light guide plate, a prism sheet, and a diffusion sheet may be disposed on an optical path of the light emitting device package. These light emitting device packages, substrates, and optical members may function as a light unit. The light unit may be implemented as a top view or a side view type, and may be provided to display devices such as portable terminals and notebook computers, or may be variously applied to lighting devices and indicating devices. Another embodiment may be implemented as a lighting device including the light emitting device or the light emitting device package described in the above-described embodiments. For example, the lighting device may include a lamp, a street light, an electric sign, and a headlamp.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the embodiments above are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Further, the features, structures, effects, etc. illustrated in each embodiment may be combined or modified for other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Therefore, contents related to such combinations and modifications should be construed as being included in the scope of the present invention.

또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, although the embodiments have been described above, these are only examples and do not limit the present invention, and those of ordinary skill in the field to which the present invention pertains are illustrated above without departing from the essential characteristics of the present embodiment. It will be seen that various modifications and applications that are not available are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

10: 발광구조물 11: 제1도전형반도체층
12: 활성층 13: 제2도전형반도체층
15,15C: 접촉층 17: 반사층
19: 접합층 20: 제2전극
21: 지지부재 51: 제1전극
41: 절연층 45: 보호층
47: 차단막 100: 발광소자10: light emitting structure 11: first conductive type semiconductor layer
12: active layer 13: second conductive semiconductor layer
15,15C: contact layer 17: reflective layer
19: bonding layer 20: second electrode
21: support member 51: first electrode
41: insulating layer 45: protective layer
47: blocking film 100: light emitting device

Claims (11)

제1도전형반도체층, 상기 제1도전형반도체층 아래에 활성층, 및 상기 활성층 아래에 제2도전형반도체층을 포함하는 발광구조물;
상기 제2도전형 반도체층 아래에 복수의 오픈 영역을 갖는 절연층;
상기 절연층의 각 오픈 영역에 배치된 접촉층;
상기 접촉층 및 상기 절연층 아래에 배치된 반사층;
상기 반사층 아래에 배치된 접합층;
상기 접합층 아래에 배치된 전도성의 지지부재;및
상기 제1도전형 반도체층 위에 상기 복수의 오픈 영역과 수직 방향으로 어긋나게 배치된 제1전극을 포함하며,
상기 접촉층의 내부에 배치된 구멍을 포함하며,
상기 반사층은 상기 구멍을 통해 상기 제2도전형 반도체층의 하면에 접촉된 돌출부를 포함하는 발광 소자.A light emitting structure including a first conductive semiconductor layer, an active layer under the first conductive semiconductor layer, and a second conductive semiconductor layer under the active layer;
An insulating layer having a plurality of open regions under the second conductive semiconductor layer;
A contact layer disposed in each open area of the insulating layer;
A reflective layer disposed under the contact layer and the insulating layer;
A bonding layer disposed under the reflective layer;
A conductive support member disposed under the bonding layer; and
And a first electrode disposed on the first conductive semiconductor layer to be offset in a vertical direction from the plurality of open regions,
It includes a hole disposed inside the contact layer,
The reflective layer includes a protrusion in contact with a lower surface of the second conductive semiconductor layer through the hole. 제1항에 있어서, 상기 접촉층은 상기 절연층의 두께보다 얇은 두께를 가지며,
상기 접촉층은 전도성 산화막 또는 전도성 질화막을 포함하는 발광소자.The method of claim 1, wherein the contact layer has a thickness thinner than that of the insulating layer,
The contact layer is a light emitting device including a conductive oxide film or a conductive nitride film. 제1항에 있어서, 상기 접촉층의 외곽부는 상기 절연층과 상기 반사층 사이에 배치되는 발광소자.The light emitting device of claim 1, wherein an outer portion of the contact layer is disposed between the insulating layer and the reflective layer. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 반사층의 일부는 상기 절연층의 오픈 영역에 배치되는 발광소자.The light emitting device according to any one of claims 1 to 3, wherein a part of the reflective layer is disposed in an open area of the insulating layer. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 접촉층은 상기 제2도전형 반도체층의 하면에 접촉된 면적이 상기 제2도전형 반도체층의 하면 면적의 80% 이하인 발광 소자.The light emitting device according to any one of claims 1 to 3, wherein an area of the contact layer in contact with a lower surface of the second conductive type semiconductor layer is 80% or less of an area of the lower surface of the second conductive type semiconductor layer. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020140070290A 2014-06-10 2014-06-10 Light emitting deviceand light emitting device package thereof KR102153123B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140070290A KR102153123B1 (en) 2014-06-10 2014-06-10 Light emitting deviceand light emitting device package thereof
PCT/KR2015/005524 WO2015190736A1 (en) 2014-06-10 2015-06-02 Light-emitting device and light-emitting device package including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140070290A KR102153123B1 (en) 2014-06-10 2014-06-10 Light emitting deviceand light emitting device package thereof

Publications (2)

Publication Number Publication Date
KR20150141789A KR20150141789A (en) 2015-12-21
KR102153123B1 true KR102153123B1 (en) 2020-10-26

Family

ID=54833781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140070290A KR102153123B1 (en) 2014-06-10 2014-06-10 Light emitting deviceand light emitting device package thereof

Country Status (2)

Country Link
KR (1) KR102153123B1 (en)
WO (1) WO2015190736A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3830051B2 (en) 1995-09-18 2006-10-04 株式会社 日立製作所 Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, optical semiconductor device manufacturing method, and optical semiconductor device
US20130292639A1 (en) 2004-06-30 2013-11-07 Cree, Inc. Light emitting devices having current reducing structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090027329A (en) * 2007-09-12 2009-03-17 삼성전기주식회사 Vertical semiconductior light emitting device and manufacturing method of the same
KR101047634B1 (en) * 2008-11-24 2011-07-07 엘지이노텍 주식회사 Light emitting device and manufacturing method
KR20120037100A (en) * 2010-10-11 2012-04-19 엘지이노텍 주식회사 A light emitting device and a light emitting device package
US20130214294A1 (en) * 2012-02-17 2013-08-22 Epistar Corporation Light emitting device with planar current block structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3830051B2 (en) 1995-09-18 2006-10-04 株式会社 日立製作所 Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, optical semiconductor device manufacturing method, and optical semiconductor device
US20130292639A1 (en) 2004-06-30 2013-11-07 Cree, Inc. Light emitting devices having current reducing structures

Also Published As

Publication number Publication date
WO2015190736A1 (en) 2015-12-17
KR20150141789A (en) 2015-12-21

Similar Documents

Publication Publication Date Title
US8324649B2 (en) Light emitting device
KR101081135B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
US7973329B2 (en) Semiconductor light emitting device
KR101154709B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
US10270009B2 (en) Light-emitting device and light-emitting device package having same
KR20110096680A (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR20120005756A (en) Light emitting device
KR102164087B1 (en) Light emitting deviceand light emitting device package thereof
EP2814070B1 (en) Light emitting device and lighting system
US20110291140A1 (en) Light emitting device and light emitting device package
KR102250516B1 (en) Light emitting device
KR102237148B1 (en) Method of manufacturing light emitting device
KR102200000B1 (en) Light emitting device and lighting system
KR102237137B1 (en) Light emitting device and light emitting device package thereof
KR102153123B1 (en) Light emitting deviceand light emitting device package thereof
KR102175346B1 (en) Light emitting device and light emitting device package
KR20170077512A (en) Light emitting device and lighting apparatus
KR101750207B1 (en) Light emitting device and light emitting device package
KR102249637B1 (en) Light emitting device and light emitting device package thereof
KR101765912B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120022091A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120029868A (en) Light emitting device, light emitting device package and lighting system
KR20170027091A (en) Light emitting device and light emitting device package
KR20160121836A (en) Light emitting device and lighting system
KR20160054330A (en) Light emitting device and light emitting device package thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant