KR102250516B1

KR102250516B1 - Light emitting device

Info

Publication number: KR102250516B1
Application number: KR1020140155983A
Authority: KR
Inventors: 정환희
Original assignee: 엘지이노텍 주식회사
Priority date: 2014-11-11
Filing date: 2014-11-11
Publication date: 2021-05-10
Also published as: KR20160056066A

Abstract

실시 예에 개시된 발광소자는, 제1 반도체층, 상기 제1 반도체층 아래에 활성층, 상기 활성층 아래에 제2 반도체층을 포함하는 발광구조물; 상기 제1반도체층의 하부 둘레가 오픈된 제1단차 구조; 상기 제2반도체층의 아래에 배치된 보호층; 상기 제2 반도체층 및 상기 보호층의 아래에 배치되며 상기 제2반도체층과 전기적으로 연결된 제1전극층; 상기 제2반도체층 아래에 배치되며 상기 제1반도체층과 전기적으로 연결된 제2전극층; 및 상기 제1 및 제2전극층 사이에 배치된 절연층; 을 포함하며, 상기 제1단차 구조에는 상기 보호층, 상기 절연층 및 상기 제2전극층 중 적어도 하나가 연장되며, 상기 제1단차 구조에 인접한 상기 제1반도체층의 외 측면은 상기 제2전극층의 외 측면과 동일 수직 면에 배치된다.The light emitting device disclosed in the embodiment includes: a light emitting structure including a first semiconductor layer, an active layer under the first semiconductor layer, and a second semiconductor layer under the active layer; A first stepped structure in which the lower circumference of the first semiconductor layer is open; A protective layer disposed under the second semiconductor layer; A first electrode layer disposed under the second semiconductor layer and the protective layer and electrically connected to the second semiconductor layer; A second electrode layer disposed under the second semiconductor layer and electrically connected to the first semiconductor layer; And an insulating layer disposed between the first and second electrode layers. And at least one of the protective layer, the insulating layer, and the second electrode layer is extended to the first step structure, and an outer side of the first semiconductor layer adjacent to the first step structure is of the second electrode layer. It is placed on the same vertical plane as the outer side.

Description

Light emitting device {LIGHT EMITTING DEVICE}

실시 예는 발광소자 및 발광소자 패키지에 관한 것이다.The embodiment relates to a light emitting device and a light emitting device package.

발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.As one of the light emitting devices, a light emitting diode (LED: Light Emitting Diode) is widely used. Light-emitting diodes use the properties of compound semiconductors to convert electrical signals into forms of light such as infrared rays, visible rays, and ultraviolet rays.

발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.As the light efficiency of light-emitting devices increases, light-emitting devices are being applied to various fields including display devices and lighting devices.

실시 예에 따른 발광 면적을 개선한 발광 소자를 제공한다. A light emitting device having an improved light emitting area according to an embodiment is provided.

실시 예는 발광 구조물의 외 측면과 제2전극을 구성하는 적어도 한 층의 외 측면이 동일 수직 면 상에 배치되는 발광 소자를 제공한다. The embodiment provides a light emitting device in which an outer side surface of a light emitting structure and an outer side surface of at least one layer constituting a second electrode are disposed on the same vertical surface.

실시 예에 따른 발광소자는, 제1 반도체층, 상기 제1 반도체층 아래에 활성층, 상기 활성층 아래에 제2 반도체층을 포함하는 발광구조물; 상기 제1반도체층의 하부 둘레에 배치되어 상기 제1반도체층의 저면이 노출되는 단차 구조; 상기 제2반도체층의 아래에 배치된 보호층; 상기 제2 반도체층 및 상기 보호층의 아래에 배치되며 상기 제2반도체층과 전기적으로 연결된 제1전극층; 상기 제2반도체층 아래에 배치되며 상기 제1반도체층과 전기적으로 연결된 제2전극층; 상기 제1전극층 및 상기 제2전극층 사이에 배치된 절연층; 및 상기 발광구조물의 외측에 인접하여 배치되며 상기 제2전극층과 전기적으로 연결된 제1전극을 포함하고, 상기 단차 구조에는 상기 보호층, 상기 절연층 및 상기 제2전극층 중 적어도 하나가 연장되며, 상기 단차구조의 제1단차구조는 상기 제1단차구조에 인접한 상기 제1반도체층의 외 측면이 상기 제2전극층의 외 측면과 동일 수직면에 배치되고, 상기 보호층 및 상기 절연층의 일부는 상기 발광구조물의 외측 방향으로 연장되어 상기 제1전극 하에 배치되며, 상기 제2전극층은 상기 절연층 아래에 배치된 본딩층; 및 상기 본딩층 아래에 배치된 지지 부재를 포함하고, 상기 본딩층은 돌출되어 상기 제1전극 하에 배치되는 제2돌출부를 포함하고, 상기 단차구조는 상기 제2돌출부에 인접한 영역에 배치된 제2단차 구조를 포함하며, 상기 제2단차 구조에는 상기 보호층, 상기 절연층, 상기 제1전극층의 일부가 연장될 수 있다.The light emitting device according to the embodiment includes: a light emitting structure including a first semiconductor layer, an active layer under the first semiconductor layer, and a second semiconductor layer under the active layer; A stepped structure disposed around a lower circumference of the first semiconductor layer to expose a bottom surface of the first semiconductor layer; A protective layer disposed under the second semiconductor layer; A first electrode layer disposed under the second semiconductor layer and the protective layer and electrically connected to the second semiconductor layer; A second electrode layer disposed under the second semiconductor layer and electrically connected to the first semiconductor layer; An insulating layer disposed between the first electrode layer and the second electrode layer; And a first electrode disposed adjacent to the outside of the light emitting structure and electrically connected to the second electrode layer, wherein at least one of the protective layer, the insulating layer, and the second electrode layer extends in the stepped structure, and the In the first step structure of the step structure, the outer side of the first semiconductor layer adjacent to the first step structure is disposed on the same vertical surface as the outer side of the second electrode layer, and a part of the protective layer and the insulating layer emit light. A bonding layer extending in an outer direction of the structure and disposed under the first electrode, and the second electrode layer is disposed under the insulating layer; And a support member disposed under the bonding layer, wherein the bonding layer protrudes and includes a second protrusion disposed under the first electrode, and the stepped structure includes a second protrusion disposed in a region adjacent to the second protrusion. It includes a stepped structure, and a part of the protective layer, the insulating layer, and the first electrode layer may extend in the second stepped structure.

실시 예에 따른 발광 면적을 개선시켜 줄 수 있다. It is possible to improve the light emitting area according to the embodiment.

실시 예에 따른 발광 소자의 광 출력을 개선시켜 줄 수 있다. The light output of the light emitting device according to the embodiment may be improved.

실시 예에 따른 발광 소자의 신뢰성을 개선시켜 줄 수 있다.Reliability of the light emitting device according to the embodiment may be improved.

도 1은 제1실시 예에 따른 발광 소자의 평면도이다.
도 2는 도 1의 발광 소자의 A-A 측 단면도이다.
도 3은 제2실시 예에 따른 발광 소자의 측 단면도이다.
도 4는 제3실시 예에 따른 발광 소자의 측 단면도이다.
도 5는 제4실시 예에 따른 발광 소자의 측 단면도이다.
도 6 내지 도 15는 도 1의 발광 소자의 제조 과정을 나타낸 도면이다.
도 16은 도 1의 발광 소자를 갖는 발광 소자 패키지를 나타낸 도면이다.1 is a plan view of a light emitting device according to a first embodiment.
2 is a cross-sectional view of the light emitting device of FIG.
3 is a side cross-sectional view of a light emitting device according to a second embodiment.
4 is a side cross-sectional view of a light emitting device according to a third embodiment.
5 is a side cross-sectional view of a light emitting device according to a fourth embodiment.
6 to 15 are views illustrating a manufacturing process of the light emitting device of FIG. 1.
16 is a diagram illustrating a light emitting device package having the light emitting device of FIG. 1.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiment, each layer (film), region, pattern or structure is "on" or "under" of the substrate, each layer (film), region, pad, or patterns. In the case of being described as being formed in, "on" and "under" include both "directly" or "indirectly" formed do. In addition, standards for the top/top or bottom/bottom of each layer will be described based on the drawings.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자에 대해 상세히 설명하도록 한다.Hereinafter, light emitting devices according to embodiments will be described in detail with reference to the accompanying drawings.

도 1은 제1실시 예에 따른 발광소자의 평면도이며, 도 2는 도 1의 발광 소자의 A-A측 단면도이다. 1 is a plan view of a light emitting device according to a first embodiment, and FIG. 2 is a cross-sectional view of the light emitting device of FIG. 1 on the A-A side.

도 1 및 도 2를 참조하면, 발광 소자(100)는 하부에 리세스(recess)(2) 및 단차 구조(5,6)를 갖고 제1반도체층(11), 활성층(12) 및 제2반도체층(13)을 포함하는 발광구조물(10); 상기 발광 구조물(10) 아래에 배치된 제1 전극층(20); 상기 제1전극층(20) 아래에 배치되며 상기 제1반도체층(11)에 연결된 제2 전극층(70); 및 상기 제1 및 제2전극층(20,70) 사이에 절연층(40)을 포함한다.1 and 2, the light emitting device 100 has a recess (2) and a step structure (5, 6) under the first semiconductor layer 11, the active layer 12 and the second A light emitting structure 10 including a semiconductor layer 13; A first electrode layer 20 disposed under the light emitting structure 10; A second electrode layer 70 disposed under the first electrode layer 20 and connected to the first semiconductor layer 11; And an insulating layer 40 between the first and second electrode layers 20 and 70.

상기 발광구조물(10)은 제1 반도체층(11), 활성층(12) 및 제2 반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 제1반도체층(11)과 상기 제2 반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.The light emitting structure 10 may include a first semiconductor layer 11, an active layer 12, and a second semiconductor layer 13. The active layer 12 may be disposed between the first semiconductor layer 11 and the second semiconductor layer 13. The active layer 12 may be disposed under the first semiconductor layer 11, and the second semiconductor layer 13 may be disposed under the active layer 12.

예로서, 상기 제1 반도체층(11)은 제1 도전형 도펀트 예컨대, n형 도펀트가 도핑된 n형 반도체층을 포함하고, 상기 제2 반도체층(13)은 제2 도전형 도펀트 예컨대, p형 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. For example, the first semiconductor layer 11 includes an n-type semiconductor layer doped with a first conductivity-type dopant such as an n-type dopant, and the second semiconductor layer 13 is a second conductivity-type dopant such as p A p-type semiconductor layer doped with a dopant may be included.

상기 제1반도체층(11)은 n형 반도체층을 포함할 수 있다. 상기 제1 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 제1 반도체층(11)은 예로서 II족-VI족 화합물 반도체 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 예컨대, 상기 제1 반도체층(11)은 In_xAl_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first semiconductor layer 11 may include an n-type semiconductor layer. The first semiconductor layer 11 may be implemented as a compound semiconductor. The first semiconductor layer 11 may be implemented with at least one of a group II-VI compound semiconductor and a group III-V compound semiconductor, for example. For example, the first semiconductor layer 11 may be implemented as a semiconductor material having a composition formula _{of In x} Al _y Ga _{1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1).} I can. The first semiconductor layer 11 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, Si, Ge, Sn, Se, An n-type dopant such as Te may be doped.

상기 활성층(12)은 상기 제1 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드 갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.In the active layer 12, electrons (or holes) injected through the first semiconductor layer 11 and holes (or electrons) injected through the second semiconductor layer 13 meet each other, and the active layer 12 It is a layer that emits light due to the difference in the band gap of the energy band according to the material forming the. The active layer 12 may be formed in any one of a single well structure, a multiple well structure, a quantum dot structure, or a quantum wire structure, but is not limited thereto.

상기 활성층(12)은 화합물 반도체로 구현될 수 있다. 상기 활성층(12)은 예로서 II족-VI족 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 활성층(12)은 예로서 In_xAl_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 구현된 경우, 복수의 우물층과 복수의 장벽층이 교대로 배치될 수 있다. 예를 들어, 상기 활성층(12)은 InGaN 우물층/GaN 장벽층, InGaN 우물층/AlGaN 장벽층, InAlGaN 우물층/InAlGaN 장벽층, 또는 GaN 우물층/AlGaN 장벽층의 주기로 구현될 수 있다. 상기 활성층(12)은 자외선부터 가시광선 중 선택적인 피크 파장을 발광할 수 있다. The active layer 12 may be implemented as a compound semiconductor. The active layer 12 may be implemented with at least one of a group II-VI and a group III-V compound semiconductor, for example. The active layer 12 _{may be implemented as a semiconductor material having a composition formula of In x} Al _y Ga _1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1), for example. When the active layer 12 is implemented in the multi-well structure, a plurality of well layers and a plurality of barrier layers may be alternately disposed. For example, the active layer 12 may be implemented in a cycle of an InGaN well layer/GaN barrier layer, an InGaN well layer/AlGaN barrier layer, an InAlGaN well layer/InAlGaN barrier layer, or a GaN well layer/AlGaN barrier layer. The active layer 12 may emit light at a selective peak wavelength from ultraviolet to visible light.

상기 제2 반도체층(13)은 예를 들어, p형 반도체층을 포함할 수 있다. 상기 제2 반도체층(13)은 화합물 반도체로 구현될 수 있다. 상기 제2 반도체층(13)은 예로서 II족-VI족 화합물 반도체 및 III족-V족 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대, 상기 제2 반도체층(13)은 In_xAl_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second semiconductor layer 13 may include, for example, a p-type semiconductor layer. The second semiconductor layer 13 may be implemented as a compound semiconductor. The second semiconductor layer 13 may be implemented with at least one of a group II-VI compound semiconductor and a group III-V compound semiconductor, for example. For example, the second semiconductor layer 13 may be implemented as a semiconductor material having a composition formula _{of In x} Al _y Ga _{1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1).} I can. The second semiconductor layer 13 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, etc., and Mg, Zn, Ca, Sr, A p-type dopant such as Ba may be doped.

다른 예로서, 상기 제1 반도체층(11)은 p형 반도체층을 포함하고 상기 제2 반도체층(13)은 n형 반도체층을 포함할 수 있다. 다른 예로서, 상기 제2 반도체층(13) 아래에는 상기 제2반도체층(13)과 다른 도전형을 갖는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한 상기 제1 반도체층(11) 및 상기 제2 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.As another example, the first semiconductor layer 11 may include a p-type semiconductor layer and the second semiconductor layer 13 may include an n-type semiconductor layer. As another example, a semiconductor layer including an n-type or p-type semiconductor layer having a conductivity type different from that of the second semiconductor layer 13 may be further formed under the second semiconductor layer 13. Accordingly, the light emitting structure 10 may have at least one of an np, pn, npn, and pnp junction structure. In addition, doping concentrations of impurities in the first and second semiconductor layers 11 and 13 may be formed uniformly or non-uniformly. That is, the structure of the light-emitting structure 10 may be formed in various ways, but is not limited thereto.

다른 예로서, 상기 제1 반도체층(11)과 상기 활성층(12) 사이 또는 상기 제2반도체층(13)과 상기 활성층(12) 사이에는 In_xAl_yGa_1-x-yN/In_aAl_bGa_1-a-bN (0≤x≤1, 0≤y≤1, 0≤x+y≤1, 0≤a≤1, 0≤b≤1, 0≤a+b≤1)로 구성되는 초격자 구조가 배치될 수 있다. 예를 들어 상기 제1 반도체층(11)과 상기 활성층(12)사이 또는 상기 제2반도체층(13)과 상기 활성층(12) 사이에는 서로 다른 반도체층이 교대로 배치된 초격자 구조 예컨대, AlGaN/GaN 초격자 구조, InGaN/GaN 초격자 구조 또는 InGaN/InGaN 초격자 구조가 배치될 수도 있다. 또한, 상기 제2 반도체층(13)과 상기 활성층(12) 사이에는 제2도전형 도펀트가 도핑된 AlGaN층을 포함할 수 있다. _{As another example, In x} Al _y Ga _1-xy N/In _a Al _b between the first semiconductor layer 11 and the active layer 12 or between the second semiconductor layer 13 and the active layer 12 Seconds consisting of Ga _1-ab N (0≤x≤1, 0≤y≤1, 0≤x+y≤1, 0≤a≤1, 0≤b≤1, 0≤a+b≤1) A lattice structure can be arranged. For example, a superlattice structure in which different semiconductor layers are alternately disposed between the first semiconductor layer 11 and the active layer 12 or between the second semiconductor layer 13 and the active layer 12, for example, AlGaN A /GaN superlattice structure, an InGaN/GaN superlattice structure, or an InGaN/InGaN superlattice structure may be arranged. In addition, an AlGaN layer doped with a second conductive type dopant may be included between the second semiconductor layer 13 and the active layer 12.

상기 발광 구조물(10) 내에는 리세스(2) 및 단차 구조(5,6)를 포함할 수 있다. 상기 리세스(2)는 상기 발광 구조물(10)의 내측 영역에 하나 또는 복수로 배치될 수 있다. 상기 복수의 리세스(2)는 서로 이격되어 배치될 수 있다. 상기 리세스(2) 및 상기 단차 구조(5,6)에는 상기 제2반도체층(13) 및 상기 활성층(12)이 오픈되어 상기 제1반도체층(11)의 저면이 노출될 수 있다. 상기 제1반도체층(11)의 저면은 상기 제2반도체층(13)의 하면을 통해 연결되며, 상기 제1반도체층(11)의 하면보다 위에 배치될 수 있다. 상기 단차 구조(5,6) 각각은 상기 제1반도체층(11)과 수직 방향으로 오버랩된 영역이며, 상기 활성층(12) 및 제2반도체층(13)과 수직 방향으로 오버랩되지 않는 영역일 수 있다.The light emitting structure 10 may include recesses 2 and stepped structures 5 and 6. One or more recesses 2 may be disposed in an inner region of the light emitting structure 10. The plurality of recesses 2 may be disposed to be spaced apart from each other. The second semiconductor layer 13 and the active layer 12 may be opened in the recess 2 and the stepped structures 5 and 6 to expose the bottom surface of the first semiconductor layer 11. The lower surface of the first semiconductor layer 11 is connected through the lower surface of the second semiconductor layer 13 and may be disposed above the lower surface of the first semiconductor layer 11. Each of the stepped structures 5 and 6 may be a region that overlaps the first semiconductor layer 11 in a vertical direction and does not overlap the active layer 12 and the second semiconductor layer 13 in a vertical direction. have.

상기 단차 구조(5,6)는 상기 발광 구조물(10)의 하부 둘레(A2)에 배치될 수 있다. 상기 단차 구조(5,6)는 제1단차 구조(5)와 제2단차 구조(6)를 포함한다. 상기 제1단차 구조(5)는 제1반도체층(11)의 복수의 측면에 인접한 영역을 따라 배치되며, 상기 제2단차 구조(6)는 상기 발광 구조물(10)의 제1영역(A1) 예컨대, 제1전극(92)에 인접한 영역에 배치될 수 있다. 상기 제1단차 구조(5)의 너비(D1)는 상기 제2단차 구조(6)의 너비보다는 넓을 수 있다. 상기 제2단차 구조(6)는 상기 제1단차 구조(5)에 연결될 수 있으며, 이에 대해 한정하지는 않는다. The stepped structures 5 and 6 may be disposed on the lower circumference A2 of the light emitting structure 10. The stepped structures 5 and 6 include a first stepped structure 5 and a second stepped structure 6. The first stepped structure 5 is disposed along a region adjacent to a plurality of side surfaces of the first semiconductor layer 11, and the second stepped structure 6 is a first region A1 of the light emitting structure 10 For example, it may be disposed in an area adjacent to the first electrode 92. The width D1 of the first stepped structure 5 may be wider than the width of the second stepped structure 6. The second stepped structure 6 may be connected to the first stepped structure 5, but is not limited thereto.

상기 발광 구조물(10) 상에 버퍼층 또는 언도프드 반도체층이 배치되거나, 투광성의 기판이 배치될 수 있으며, 이에 대해 한정하지는 않는다.
A buffer layer or an undoped semiconductor layer may be disposed on the light emitting structure 10 or a light-transmitting substrate may be disposed, but the embodiment is not limited thereto.

상기 제1전극층(20)은 상기 발광 구조물(10)과 제2전극층(70) 사이에 배치되며, 상기 제2반도체층(13)과 전기적으로 연결된다. 상기 제1전극층(20)은 상기 제2전극층(70)과 전기적으로 절연된다. 상기 제1전극층(20)은 복수의 전도층을 포함하며, 상기 복수의 전도층 중 적어도 하나는 제1전극(92)에 연결될 수 있다. The first electrode layer 20 is disposed between the light emitting structure 10 and the second electrode layer 70 and is electrically connected to the second semiconductor layer 13. The first electrode layer 20 is electrically insulated from the second electrode layer 70. The first electrode layer 20 may include a plurality of conductive layers, and at least one of the plurality of conductive layers may be connected to the first electrode 92.

상기 제1전극층(20)은 예컨대 제1 접촉층(15), 반사층(17) 및 캡핑층(19)을 포함한다. 상기 제1 접촉층(15)은 상기 반사층(17)과 제2반도체층(13) 사이에 배치되며, 상기 반사층(17)은 상기 제1 접촉층(15)과 상기 캡핑층(19) 사이에 배치된다. 상기 제1 접촉층(15), 반사층(17) 및 캡핑층(19)은 서로 다른 도전성 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first electrode layer 20 includes, for example, a first contact layer 15, a reflective layer 17 and a capping layer 19. The first contact layer 15 is disposed between the reflective layer 17 and the second semiconductor layer 13, and the reflective layer 17 is between the first contact layer 15 and the capping layer 19. Is placed. The first contact layer 15, the reflective layer 17, and the capping layer 19 may be formed of different conductive materials, but are not limited thereto.

상기 제1 접촉층(15)은 상기 제2 반도체층(13)의 하면에 접촉되며, 예컨대 상기 제2 반도체층(13)의 하면에 오믹 접촉될 수 있다. 상기 제1 접촉층(15)은 예컨대 전도성 산화막, 전도성 질화물 또는 금속으로 형성될 수 있다. 상기 제1 접촉층(15)은 예로서 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 적어도 하나로 형성될 수 있다.The first contact layer 15 may come into contact with the lower surface of the second semiconductor layer 13, for example, may come into ohmic contact with the lower surface of the second semiconductor layer 13. The first contact layer 15 may be formed of, for example, a conductive oxide film, a conductive nitride, or a metal. The first contact layer 15 is, for example, ITO (Indium Tin Oxide), ITON (ITO Nitride), IZO (Indium Zinc Oxide), IZON (IZO Nitride), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide). ), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON( IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, may be formed of at least one of Ti.

상기 반사층(17)은 상기 제1 접촉층(15)과 캡핑층(19)에 전기적으로 연결될 수 있다. 상기 반사층(17)은 상기 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다. The reflective layer 17 may be electrically connected to the first contact layer 15 and the capping layer 19. The reflective layer 17 may reflect light incident from the light emitting structure 10 to increase an amount of light extracted to the outside.

상기 반사층(17)은 광 반사율이 70% 이상인 금속으로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있으며 단층 또는 서로 다른 금속을 갖고 다층으로 형성될 수 있다. 또한, 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사층(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다. 또한 상기 반사층(17)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있으나, 이에 한정하지 않는다. 다른 예로서, 상기 제1 접촉층(15)은 상기 반사층(17) 아래에 배치되고, 적어도 일부가 상기 반사층(17)을 통과하여 상기 제2반도체층(13)과 접촉될 수도 있다. 다른 예로서, 상기 반사층(17)은 상기 제1 접촉층(15)의 아래에 배치되고, 일부가 상기 제1 접촉층(15)을 통과하여 상기 제2반도체층(13)과 접촉될 수 있다. The reflective layer 17 may be formed of a metal having a light reflectance of 70% or more. For example, the reflective layer 17 may be formed of a metal or an alloy containing at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf, and may be formed of a single layer or different It has metal and can be formed in multiple layers. In addition, the reflective layer 17 includes the metal or alloy and ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), IZTO (Indium-Zinc-Tin-Oxide), IAZO (Indium-Aluminum-Zinc- Oxide), IGZO (Indium-Gallium-Zinc-Oxide), IGTO (Indium-Gallium-Tin-Oxide), AZO (Aluminum-Zinc-Oxide), ATO (Antimony-Tin-Oxide), etc. It can be formed in multiple layers. For example, in an embodiment, the reflective layer 17 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy. In addition, the reflective layer 17 may include an Ag layer and a Ni layer alternately, and may include a Ni/Ag/Ni, or a Ti layer, or a Pt layer, but is not limited thereto. As another example, the first contact layer 15 may be disposed under the reflective layer 17, and at least a portion may pass through the reflective layer 17 to contact the second semiconductor layer 13. As another example, the reflective layer 17 may be disposed under the first contact layer 15, and a part of the reflective layer 17 may pass through the first contact layer 15 and contact the second semiconductor layer 13. .

실시 예에 따른 발광소자(100)는 상기 반사층(17) 아래에 배치된 캡핑층(capping layer)(19)을 포함할 수 있다. 상기 캡핑층(19)은 반사층(17)과 절연층(40) 사이에 배치되고, 상기 반사층(17)과 상기 절연층(40)에 접촉될 수 있다. 상기 캡핑층(19)의 일부는 상기 반사층(17) 및 상기 제1접촉층(15) 중 적어도 하나의 둘레에 배치될 수 있다. 상기 캡핑층(19)의 접촉부(19A)는 제1전극(92)과 전기적으로 연결된다. 상기 접촉부(19A)는 상기 제1전극(92) 아래에 배치된다. 상기 접촉부(19A)는 도 1과 같이, 발광 구조물(10)의 외측 일부 영역(A1)에 배치될 수 있다. 상기 제1전극(92)은 상기 발광 구조물(10)의 외측에 하나 또는 복수로 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 캡핑층(19)은 전원을 전달하는 배선층으로 기능할 수 있다. 상기 캡핑층(19)은 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다.
The light emitting device 100 according to the embodiment may include a capping layer 19 disposed under the reflective layer 17. The capping layer 19 may be disposed between the reflective layer 17 and the insulating layer 40 and may contact the reflective layer 17 and the insulating layer 40. A portion of the capping layer 19 may be disposed around at least one of the reflective layer 17 and the first contact layer 15. The contact portion 19A of the capping layer 19 is electrically connected to the first electrode 92. The contact portion 19A is disposed under the first electrode 92. As shown in FIG. 1, the contact part 19A may be disposed in an outer partial area A1 of the light emitting structure 10. One or more first electrodes 92 may be disposed outside the light emitting structure 10, but the embodiment is not limited thereto. The capping layer 19 may function as a wiring layer that transmits power. The capping layer 19 may be formed of a metal, and may include at least one of Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials.

상기 보호층(30)은 상기 발광 구조물(10)과 상기 제1전극층(20) 사이에 배치될 수 있다. 보호층(30)은 상기 발광구조물(10)의 하면에 배치되며, 상기 제2반도체층(13)과 상기 제1 접촉층(15) 사이에 배치될 수 있다. The protective layer 30 may be disposed between the light emitting structure 10 and the first electrode layer 20. The protective layer 30 may be disposed on the lower surface of the light emitting structure 10 and may be disposed between the second semiconductor layer 13 and the first contact layer 15.

상기 보호층(30)은 절연 재질을 포함할 수 있으며, 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 보호층(30)은 SiO₂, Si_xO_y, Si₃N₄, Si_xN_y, SiO_xN_y, Al₂O₃, TiO₂, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 보호층(30)은 투명한 재질일 수 있다.The protective layer 30 may include an insulating material, and may be formed of, for example, oxide or nitride. For example, the protective layer 30 is at least one from the group consisting _{of SiO 2} , Si _x O _y , Si ₃ N ₄ , Si _x N _y , SiO _x N _y , Al ₂ O ₃ , TiO _{2, AlN, etc.} Can be selected and formed. The protective layer 30 may be a transparent material.

실시 예에 따른 발광소자(100)는 상기 제1 전극층(20)과 상기 제2 전극층(70)을 전기적으로 절연시키는 절연층(40)을 포함할 수 있다. 상기 절연층(40)은 상기 제1 전극층(20)과 상기 제2 전극층(70) 사이에 배치될 수 있다. 상기 절연층(40)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 절연층(40)은 SiO₂, Si_xO_y, Si₃N₄, Si_xN_y, SiO_xN_y, Al₂O₃, TiO₂, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.
The light emitting device 100 according to the embodiment may include an insulating layer 40 that electrically insulates the first electrode layer 20 and the second electrode layer 70. The insulating layer 40 may be disposed between the first electrode layer 20 and the second electrode layer 70. The insulating layer 40 may be formed of, for example, oxide or nitride. For example, the insulating layer 40 is at least one from the group consisting _{of SiO 2} , Si _x O _y , Si ₃ N ₄ , Si _x N _y , SiO _x N _y , Al ₂ O ₃ , TiO _{2, AlN, etc.} Can be selected and formed.

상기 리세스(2)에는 상기 보호층(30) 및 상기 절연층(40)의 일부(32,42)가 연장되며, 상기 리세스(2) 내에 노출된 상기 제1반도체층(11)의 표면에는 상기 보호층(30)이 접촉될 수 있다. The protective layer 30 and parts 32 and 42 of the insulating layer 40 extend in the recess 2, and the surface of the first semiconductor layer 11 exposed in the recess 2 The protective layer 30 may be in contact with.

상기 제2전극층(70)은 복수의 전도층을 포함하며, 상기 복수의 전도층 중 적어도 하나는 상기 상기 리세스(2)를 통해 상기 제1반도체층(11)과 전기적으로 연결될 수 있다. 상기 제2전극층(70)은 돌기(52)를 포함하며, 상기 돌기(52)는 상기 리세스(2) 내로 돌출되며, 상기 제1반도체층(11)과 전기적으로 연결될 수 있다. The second electrode layer 70 may include a plurality of conductive layers, and at least one of the plurality of conductive layers may be electrically connected to the first semiconductor layer 11 through the recess 2. The second electrode layer 70 includes a protrusion 52, and the protrusion 52 protrudes into the recess 2, and may be electrically connected to the first semiconductor layer 11.

상기 제1단차 구조(5)에는 상기 보호층(30), 상기 절연층(40) 및 상기 제2전극층(70) 중 적어도 하나 또는 둘 이상이 연장될 수 있다. 상기 제1단차 구조(5)에 노출된 제1반도체층(11)의 저면에는 상기 보호층(30) 및 상기 절연층(40) 중 적어도 하나가 접촉될 수 있다. At least one or two or more of the protective layer 30, the insulating layer 40, and the second electrode layer 70 may be extended to the first stepped structure 5. At least one of the protective layer 30 and the insulating layer 40 may be in contact with the bottom surface of the first semiconductor layer 11 exposed to the first stepped structure 5.

상기 보호층(30)은 제1연장부(34) 및 제2연장부(36)를 포함하며, 상기 절연층(40)은 제1연장부(44) 및 제2연장부(46)를 포함한다. 상기 보호층(30)의 제1연장부(34)는 상기 제1단차 구조(5) 내에 연장되며, 상기 제1단차 구조(5) 상에 노출된 제1반도체층(11)의 표면, 상기 활성층(12)의 측면 및 상기 제2반도체층(13)의 측면에 접촉될 수 있다. 상기 절연층(40)의 제1연장부(44)는 상기 보호층(30)의 제1연장부(34) 아래로 연장된다.The protective layer 30 includes a first extension portion 34 and a second extension portion 36, and the insulating layer 40 includes a first extension portion 44 and a second extension portion 46 do. The first extension part 34 of the protective layer 30 extends within the first step structure 5 and the surface of the first semiconductor layer 11 exposed on the first step structure 5, the It may be in contact with a side surface of the active layer 12 and a side surface of the second semiconductor layer 13. The first extension part 44 of the insulating layer 40 extends under the first extension part 34 of the protective layer 30.

상기 보호층(30)의 제2연장부(36)는 상기 제2단차 구조(6) 내부 및 상기 발광 구조물(10)의 외측으로 연장된다. 상기 절연층(40)의 제2연장부(46)는 상기 캡핑층(19)의 접촉부(19A)의 아래로 연장되며 상기 보호층(30)의 제2연장부(36)와 접촉될 수 있다. 상기 보호층(30)의 제2연장부(36)와 상기 절연층(40)의 제2연장부(46)는 상기 캡핑층(19)의 접촉부(19A)가 노출되는 것을 차단할 수 있다.
The second extension part 36 of the protective layer 30 extends inside the second stepped structure 6 and outside the light emitting structure 10. The second extension part 46 of the insulating layer 40 extends below the contact part 19A of the capping layer 19 and may contact the second extension part 36 of the protective layer 30. . The second extension part 36 of the protective layer 30 and the second extension part 46 of the insulating layer 40 may block exposure of the contact part 19A of the capping layer 19.

상기 제2 전극층(70)은 상기 절연층(40) 아래에 배치된 본딩층(50) 및 상기 본딩층(50) 아래에 배치된 지지부재(60)를 포함할 수 있으며, 상기 제1반도체층(11)과 전기적으로 연결될 수 있다. The second electrode layer 70 may include a bonding layer 50 disposed under the insulating layer 40 and a support member 60 disposed under the bonding layer 50, and the first semiconductor layer (11) and can be electrically connected.

상기 본딩층(50)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 지지부재(60)는 실시 예에 따른 상기 발광구조물(10)을 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(50)은 시드(seed) 층을 포함할 수도 있다.The bonding layer 50 includes a barrier metal or a bonding metal, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta. Can include. The support member 60 supports the light emitting structure 10 according to the embodiment and may perform a heat dissipation function. The bonding layer 50 may include a seed layer.

상기 지지부재(60)는 금속 또는 캐리어 기판 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 상기 지지부재(60)는 발광 소자(100)를 지지하기 위한 층으로 기능할 수 있다. 다른 예로서, 상기 제2 전극층(70)은 상기 본딩층(50)과 상기 절연층(40) 사이에 확산 방지층(미도시)을 더 포함할 수 있으며, 상기 확산 방지층은 상기 본딩층(50)에 포함된 주석(Sn) 등의 물질이 상기 반사층(17)에 영향을 미치는 것을 방지할 수 있다. 상기 확산 방지층은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다.The support member 60 is a metal or carrier substrate, for example, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W, or a semiconductor substrate implanted with impurities (for example, Si, Ge, GaN, GaAs, ZnO, SiC, SiGe, etc.). The support member 60 may function as a layer for supporting the light emitting device 100. As another example, the second electrode layer 70 may further include a diffusion prevention layer (not shown) between the bonding layer 50 and the insulating layer 40, and the diffusion prevention layer is the bonding layer 50 It is possible to prevent a material such as tin (Sn) included in the reflective layer 17 from affecting the reflective layer 17. The diffusion barrier layer may include at least one of Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials.

상기 지지부재(60)의 아래에는 접착층(미도시)이 더 배치될 수 있으며, 상기 접착층은 리드 프레임이나 회로 패턴의 패드 상에 접착될 수 있다.
An adhesive layer (not shown) may be further disposed under the support member 60, and the adhesive layer may be adhered to a lead frame or a pad of a circuit pattern.

한편, 제2 접촉층(55)은 상기 발광 구조물(10) 내에 배치된 리세스(2)에 배치되고, 상기 제1반도체층(11)의 저면과 접촉된다. 상기 제2접촉층(55)의 상면은 상기 제1반도체층(11)의 하면 또는 상기 활성층(12)의 상면보다 높게 위치할 수 있다. 상기 제2접촉층(55)은 상기 제1반도체층(11) 및 제2전극층(70)과 전기적으로 연결되고, 상기 보호층(30) 및 절연층(40) 중 적어도 하나의 일부(32,42)에 의해 상기 활성층(12) 및 제2반도체층(13)과 절연된다. 상기 제2 접촉층(55)은 상기 제2 전극층(70)에 전기적으로 연결될 수 있다. 상기 제2 접촉층(55)은 복수개가 서로 이격되어 배치되어, 전류를 분산시켜 줄 수 있다. Meanwhile, the second contact layer 55 is disposed in the recess 2 disposed in the light emitting structure 10 and contacts the bottom surface of the first semiconductor layer 11. The upper surface of the second contact layer 55 may be positioned higher than the lower surface of the first semiconductor layer 11 or the upper surface of the active layer 12. The second contact layer 55 is electrically connected to the first semiconductor layer 11 and the second electrode layer 70, and at least one portion 32 of the protective layer 30 and the insulating layer 40, It is insulated from the active layer 12 and the second semiconductor layer 13 by 42). The second contact layer 55 may be electrically connected to the second electrode layer 70. A plurality of the second contact layers 55 may be disposed to be spaced apart from each other to distribute current.

상기 제2 접촉층(55)은 제2전극층(70)의 돌기(52)에 연결될 수 있으며, 상기 돌기(52)는 상기 본딩층(50)으로부터 돌출될 수 있다. 상기 돌기(52)와 제1전극층(20)의 사이에는 절연층(40)의 일부(42)가 배치될 수 있다. 상기 절연층(40)의 일부(42)는 상기 제1전극층(20)의 홀(3)을 통해 상기 보호층(30)의 일부(32)에 접촉될 수 있다. 상기 절연층(40)의 일부(42)는 상기 제1전극층(20)의 둘레에 배치될 수 있다. 상기 돌기(52)는 상기 절연층(40)의 일부(42) 내에 배치된 홀(4)에 배치될 수 있다.The second contact layer 55 may be connected to the protrusion 52 of the second electrode layer 70, and the protrusion 52 may protrude from the bonding layer 50. A portion 42 of the insulating layer 40 may be disposed between the protrusion 52 and the first electrode layer 20. A portion 42 of the insulating layer 40 may contact a portion 32 of the protective layer 30 through the hole 3 of the first electrode layer 20. A portion 42 of the insulating layer 40 may be disposed around the first electrode layer 20. The protrusion 52 may be disposed in the hole 4 disposed in the part 42 of the insulating layer 40.

상기 제2 접촉층(55)은 예컨대 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있다. 상기 돌기(52)는 상기 본딩층(50)을 구성하는 물질로 형성되거나 다른 금속으로 형성될 수 있으며, 예컨대 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다.
The second contact layer 55 may include, for example, at least one of Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, and Mo. The protrusion 52 may be formed of a material constituting the bonding layer 50 or may be formed of other metals, such as Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, It may contain at least one of Pd and Ta.

상기 본딩층(50)은 제1 및 제2돌출부(54,56)를 포함하며, 상기 제1돌출부(54)는 상기 제1단차 구조(5) 방향으로 돌출되고 상기 제1단차 구조(5)의 영역과 수직 방향으로 오버랩된다. 상기 제1돌출부(54)의 외 측면 또는 상기 본딩층(50)의 외 측면(S2)은 상기 제1단차 구조(5)에 배치된 상기 보호층(30) 및 상기 절연층(40) 중 적어도 하나의 외 측면과 동일 수직 면일 수 있다. 상기 제1돌출부(54)의 외 측면 또는 상기 본딩층(50)의 외 측면(S2)은 상기 보호층(30)의 제1연장부(34) 및 상기 절연층(40)의 제1연장부(44) 중 적어도 하나의 외 측면과 동일 수직 면일 수 있다. 상기 보호층(30)의 제1연장부(34), 및 상기 절연층(40)의 제1연장부(44)의 외 측면은 상기 본딩층(50)과 상기 제1반도체층(11) 사이의 영역으로부터 노출될 수 있다. 상기 제1돌출부(54)의 외 측면 또는 상기 본딩층(50)의 외 측면(S2)은 상기 발광 구조물(10)의 외 측면 또는 상기 제1반도체층(11)의 외 측면(S1)과 동일 수직 면일 수 있다. 상기 제1돌출부(54)는 상기 제1반도체층(11)의 복수의 외 측면(S1) 각각에 인접하게 배치될 수 있다. The bonding layer 50 includes first and second protrusions 54 and 56, and the first protrusion 54 protrudes in the direction of the first step structure 5 and the first step structure 5 It overlaps in the vertical direction with the area of. The outer side of the first protrusion 54 or the outer side S2 of the bonding layer 50 is at least one of the protective layer 30 and the insulating layer 40 disposed on the first stepped structure 5. It may be the same vertical surface as one outer side. The outer side of the first protrusion 54 or the outer side S2 of the bonding layer 50 is a first extension 34 of the protective layer 30 and a first extension of the insulating layer 40 It may be the same vertical surface as the outer side of at least one of (44). The first extension part 34 of the protective layer 30 and the outer side of the first extension part 44 of the insulating layer 40 are between the bonding layer 50 and the first semiconductor layer 11. Can be exposed from the area of. The outer side of the first protrusion 54 or the outer side S2 of the bonding layer 50 is the same as the outer side of the light emitting structure 10 or the outer side S1 of the first semiconductor layer 11 It can be a vertical plane. The first protrusion 54 may be disposed adjacent to each of the plurality of outer side surfaces S1 of the first semiconductor layer 11.

상기 제1단차 구조(5)에 인접한 제1반도체층(11)의 외 측면(S1)은, 상기 본딩층(50)의 외 측면(S2) 및 상기 지지부재(60)의 외 측면과 동일 수직 면일 수 있다. 상기 본딩층(50)의 제1돌출부(54)는 상기 발광 구조물(10)의 외 측면 또는 제1반도체층(11)의 외 측면(S1)보다 돌출되지 않게 배치될 수 있다. The outer side (S1) of the first semiconductor layer 11 adjacent to the first stepped structure (5) is the same vertical as the outer side (S2) of the bonding layer 50 and the outer side of the support member 60 It can be cotton. The first protrusion 54 of the bonding layer 50 may be disposed not to protrude from the outer side surface of the light emitting structure 10 or the outer side surface S1 of the first semiconductor layer 11.

상기 본딩층(50)의 제2돌출부(56)는 상기 제1전극(92) 아래로 돌출되며, 상기 절연층(40)의 제2연장부(46) 아래에 배치될 수 있다. 상기 제1 및 제2돌출부(54,56)는 서로 연결될 수 있으며, 서로 동일한 높이 또는 다른 높이로 돌출될 수 있다.
The second protrusion 56 of the bonding layer 50 protrudes below the first electrode 92 and may be disposed under the second extension 46 of the insulating layer 40. The first and second protrusions 54 and 56 may be connected to each other, and may protrude to the same height or different heights.

도 1과 같이 상기 발광 구조물(10)의 제1영역(A1) 이외의 영역에서는, 제1방향(X)에 대해 상기 발광 구조물(10)의 제1너비(D2)는 본딩층(50)의 너비와 동일할 수 있다. 상기 제1방향(X)과 직교하는 제2방향(Y)에 대해, 상기 발광 구조물(10)의 제2너비(D3)는 상기 본딩층(50)의 너비와 동일할 수 있다. 상기 발광 구조물(10)의 제1 및 제2너비(D2,D3)는 서로 같거나 다를 수 있다. 상기 제1방향(X) 또는 제2방향(Y)에 대해, 상기 활성층(12) 및 상기 제2반도체층(13)의 너비는 상기 본딩층(50)의 너비보다 작을 수 있다.As shown in FIG. 1, in an area other than the first area A1 of the light-emitting structure 10, a first width D2 of the light-emitting structure 10 with respect to the first direction X is of the bonding layer 50. It can be the same as the width. In the second direction Y perpendicular to the first direction X, the second width D3 of the light emitting structure 10 may be the same as the width of the bonding layer 50. The first and second widths D2 and D3 of the light emitting structure 10 may be the same or different from each other. In the first direction (X) or the second direction (Y), the width of the active layer 12 and the second semiconductor layer 13 may be smaller than the width of the bonding layer 50.

상기 발광 구조물(10)의 외측 영역 중 상기 제1영역(A1)을 제외한 영역은 상기 제2전극층(70)의 외 측면보다 돌출되지 않게 배치될 수 있다. 이에 따라 상기 발광 구조물(10)의 외측 영역 중에서 상기 외측 제1영역(A1)을 제외한 영역이 제거되지 않고 상기 제2전극층(70)의 외측 둘레 예컨대, 상기 본딩층(50)의 외측 둘레 상에 존재하게 되므로, 발광 면적 또는 제1반도체층(11)의 상면 면적이 감소되는 것을 방지할 수 있다. 실시 예는 제1영역(A1)을 제외한 상기 발광 구조물(10)의 크기는 상기 제2전극층(70)의 전 영역과 오버랩되는 크기로 제공됨으로써, 발광 면적이 감소되는 것을 줄여주어, 광 출력을 개선시켜 줄 수 있다.
A region of the outer region of the light emitting structure 10 except for the first region A1 may be disposed not to protrude from the outer side of the second electrode layer 70. Accordingly, a region other than the outer first region A1 among the outer regions of the light emitting structure 10 is not removed, and the outer circumference of the second electrode layer 70, for example, on the outer circumference of the bonding layer 50 Since it exists, it is possible to prevent a reduction in the light emitting area or the upper surface area of the first semiconductor layer 11. In the embodiment, the size of the light emitting structure 10 except for the first area A1 is provided to have a size that overlaps the entire area of the second electrode layer 70, thereby reducing the reduction in the light emitting area, thereby reducing the light output. It can be improved.

도 3은 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예의 설명을 참조하기로 한다.3 is a side cross-sectional view illustrating a light emitting device according to a second embodiment. In describing the second embodiment, the same parts as those of the first embodiment will be referred to the description of the first embodiment.

도 3을 참조하면, 발광 소자는 하부에 리세스(2) 및 단차 구조(5,6)를 갖고 제1반도체층(11), 활성층(12) 및 제2반도체층(13)을 포함하는 발광구조물(10); 상기 발광 구조물(10) 아래에 배치되며 상기 제2반도체층(13)에 연결된 제1 전극층(20); 상기 제1전극층(20) 아래에 배치되며 상기 제1반도체층(11)에 연결된 제2 전극층(70); 상기 제1 및 제2전극층(20,70) 사이에 절연층(40); 상기 발광 구조물(10)의 표면에 투광층(95)을 포함한다.Referring to FIG. 3, the light emitting device includes a first semiconductor layer 11, an active layer 12, and a second semiconductor layer 13 having a recess 2 and a stepped structure 5 and 6 under the light emitting device. Structure 10; A first electrode layer 20 disposed under the light emitting structure 10 and connected to the second semiconductor layer 13; A second electrode layer 70 disposed under the first electrode layer 20 and connected to the first semiconductor layer 11; An insulating layer 40 between the first and second electrode layers 20 and 70; A light-transmitting layer 95 is included on the surface of the light-emitting structure 10.

상기 발광구조물(10)은 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 제1반도체층(11)과 상기 제2 반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.The light emitting structure 10 may include a first semiconductor layer 11, an active layer 12, and a second semiconductor layer 13. The active layer 12 may be disposed between the first semiconductor layer 11 and the second semiconductor layer 13. The active layer 12 may be disposed under the first semiconductor layer 11, and the second semiconductor layer 13 may be disposed under the active layer 12.

상기 제1반도체층(11)의 상면은 러프(rough)한 요철부(11A)로 형성될 수 있으며, 이러한 요철부(11A)는 광 추출 효율을 개선시켜 줄 수 있다. 상기 요철부(11A)의 측 단면은 반구형, 반타원형 또는 다각형 형상을 포함할 수 있으며, 이에 대해 한정하지는 않는다. The upper surface of the first semiconductor layer 11 may be formed as a rough uneven portion 11A, and the uneven portion 11A can improve light extraction efficiency. The side cross-section of the uneven portion 11A may include a hemispherical shape, a semi-elliptic shape, or a polygonal shape, but is not limited thereto.

상기 투광층(95)은 상기 발광구조물(10)의 상면에 배치되며, 상기 발광 구조물(10)의 표면을 보호하게 된다. 상기 투광층(95)은 상기 발광 구조물(10)을 구성하는 반도체층의 물질보다 낮은 굴절률을 가지며, 광 추출 효율을 개선시켜 줄 수 있다. 상기 투광층(95)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 투광층(95)은 SiO₂, Si_xO_y, Si₃N₄, Si_xN_y, SiO_xN_y, Al₂O₃, TiO₂, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 한편, 상기 투광층(95)은 설계에 따라 생략될 수도 있다. 상기 투광층(95)의 상면에도 요철부가 형성되어 광 추출 효과를 개선시켜 줄 수 있으며 이에 한정하지 않는다.The light-transmitting layer 95 is disposed on the upper surface of the light-emitting structure 10 and protects the surface of the light-emitting structure 10. The light-transmitting layer 95 has a refractive index lower than that of a material of the semiconductor layer constituting the light-emitting structure 10 and may improve light extraction efficiency. The light-transmitting layer 95 may be implemented, for example, of oxide or nitride. For example, the light-transmitting layer 95 is at least one from the group consisting _{of SiO 2} , Si _x O _y , Si ₃ N ₄ , Si _x N _y , SiO _x N _y , Al ₂ O ₃ , TiO _{2, AlN, etc.} Can be selected and formed. Meanwhile, the light-transmitting layer 95 may be omitted depending on the design. An uneven portion is also formed on the upper surface of the light-transmitting layer 95 to improve the light extraction effect, but is not limited thereto.

상기 발광 구조물(10) 내에는 리세스(2) 및 단차 구조(5,6)를 포함할 수 있다. 상기 리세스(2)는 상기 발광 구조물(10)의 내측 영역에 하나 또는 복수로 배치될 수 있다. 상기 리세스(2) 및 상기 단차 구조(5,6)에는 상기 제2반도체층(13) 및 상기 활성층(12)이 오픈되어 상기 제1반도체층(11)의 저면이 노출될 수 있다. 상기 제1반도체층(11)의 저면은 상기 제2반도체층(13)의 하면을 통해 연결되며, 상기 제1반도체층(11)의 하면보다 위에 배치된다. 상기 단차 구조(5,6) 각각은 상기 제1반도체층(11)과 수직 방향으로 오버랩된 영역이며, 상기 활성층(12) 및 제2반도체층(13)과 수직 방향으로 오버랩되지 않는 영역일 수 있다.The light emitting structure 10 may include recesses 2 and stepped structures 5 and 6. One or more recesses 2 may be disposed in an inner region of the light emitting structure 10. The second semiconductor layer 13 and the active layer 12 may be opened in the recess 2 and the stepped structures 5 and 6 to expose the bottom surface of the first semiconductor layer 11. The lower surface of the first semiconductor layer 11 is connected through the lower surface of the second semiconductor layer 13 and is disposed above the lower surface of the first semiconductor layer 11. Each of the stepped structures 5 and 6 may be a region that overlaps the first semiconductor layer 11 in a vertical direction and does not overlap the active layer 12 and the second semiconductor layer 13 in a vertical direction. have.

상기 단차 구조(5,6)는 상기 발광 구조물(10)의 하부 둘레에 배치될 수 있다. 상기 단차 구조(5,6)는 제1단차 구조(5)와 제2단차 구조(6)를 포함한다. 상기 제1단차 구조(5)는 제1반도체층(11)의 복수의 측면을 따라 배치되며, 상기 제2단차 구조(6)는 상기 발광 구조물(10)의 제1영역(A1) 예컨대, 제1전극(92)에 인접한 영역에 배치될 수 있다.The stepped structures 5 and 6 may be disposed around the lower portion of the light emitting structure 10. The stepped structures 5 and 6 include a first stepped structure 5 and a second stepped structure 6. The first stepped structure 5 is disposed along a plurality of side surfaces of the first semiconductor layer 11, and the second stepped structure 6 is a first region A1 of the light emitting structure 10, for example, It may be disposed in an area adjacent to the first electrode 92.

상기 발광 구조물(10) 내의 리세스(2)는 하부 너비가 넓고 상부 너비가 좁은 구조일 수 있다. 상기 리세스(2)의 측면은 경사진 측면(10A)을 포함할 수 있다. 상기 경사진 측면(10A)은 상기 제2반도체층(13)의 하면부터 상기 제1반도체층(11)의 저면까지 연장될 수 있다. 상기 경사진 측면(10A)은 입사되는 광의 임계각을 변화시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다. 상기 리세스(2)가 상부로 갈수록 점차 좁은 너비로 배치됨으로써, 활성층(12)의 면적이 도 1에 비해 넓어질 수 있다. 이에 따라 발광 면적을 개선시켜 줄 수 있다. The recess 2 in the light emitting structure 10 may have a structure having a wide lower width and a narrow upper width. The side surface of the recess 2 may include an inclined side surface 10A. The inclined side surface 10A may extend from the lower surface of the second semiconductor layer 13 to the lower surface of the first semiconductor layer 11. The inclined side surface 10A may change a critical angle of incident light, thereby improving light extraction efficiency. As the recess 2 is disposed to have a narrower width as it goes upward, the area of the active layer 12 may be wider than that of FIG. 1. Accordingly, the light emitting area can be improved.

또한 제1단차 구조(5)는 하부 너비가 넓고 상부 너비가 좁은 너비를 가질 수 있다. 상기 제1단차 구조(5)에는 경사진 측면(10A)을 포함할 수 있다. 상기 제1단차 구조(5)에는 상기 보호층(30)의 제1연장부(34), 및 상기 절연층(40)의 제1연장부(44)가 배치될 수 있다. In addition, the first stepped structure 5 may have a wide lower width and a narrow upper width. The first stepped structure 5 may include an inclined side surface 10A. A first extension portion 34 of the protective layer 30 and a first extension portion 44 of the insulating layer 40 may be disposed in the first stepped structure 5.

또한 제2단차 구조(6)는 하부 너비가 넓고 상부 너비가 좁은 너비를 가질 수 있다. 상기 제2단차 구조(6)에는 경사진 측면(10A)을 포함할 수 있다. 상기 제2단차 구조(6)에는 상기 보호층(30)의 제2연장부(36), 및 상기 절연층(40)의 제2연장부(46)가 배치될 수 있다. In addition, the second stepped structure 6 may have a wide lower width and a narrow upper width. The second stepped structure 6 may include an inclined side surface 10A. A second extension part 36 of the protective layer 30 and a second extension part 46 of the insulating layer 40 may be disposed in the second stepped structure 6.

이러한 제2실시 예는 리세스(2), 제1 및 제2단차 구조(5,6)에 경사진 측면(10A)을 제공함으로써, 광 추출 효율을 개선시켜 줄 수 있다.
This second embodiment can improve light extraction efficiency by providing the inclined side surface 10A to the recess 2 and the first and second stepped structures 5 and 6.

도 4는 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제3실시 예를 설명함에 있어서, 상기 제1 및 제2실시 예에 개시된 구성과 동일한 부분은 상기에 개시된 실시 예(들)의 설명을 참조하기로 한다.4 is a side cross-sectional view illustrating a light emitting device according to a third embodiment. In describing the third embodiment, the same components as those disclosed in the first and second embodiments will be referred to the description of the embodiment(s) disclosed above.

도 4를 참조하면, 발광 소자는 하부에 리세스(2) 및 단차 구조(5,6)를 갖고 제1반도체층(11), 활성층(12) 및 제2반도체층(13)을 포함하는 발광구조물(10); 상기 발광 구조물(10) 아래에 배치되며 상기 제2반도체층(13)에 연결된 제1 전극층(20); 및 상기 제1전극층(20) 아래에 배치되며 상기 제1반도체층(11)에 연결된 제2 전극층(70); 상기 제1 및 제2전극층(20,70) 사이에 절연층(40).Referring to FIG. 4, the light emitting device has a recess (2) and a stepped structure (5, 6) underneath, and includes a first semiconductor layer 11, an active layer 12, and a second semiconductor layer 13 Structure 10; A first electrode layer 20 disposed under the light emitting structure 10 and connected to the second semiconductor layer 13; And a second electrode layer 70 disposed under the first electrode layer 20 and connected to the first semiconductor layer 11. An insulating layer 40 between the first and second electrode layers 20 and 70.

상기 본딩층(50)의 제1돌출부(54)는 상기 제1단차 구조(5)를 따라 노출된 상기 제1반도체층(11)의 저면에 접촉될 수 있다. 상기 보호층(30)의 제1연장부(34) 및 상기 절연층(40)의 제1연장부(44)는 상기 본딩층(50)의 제1돌출부(54)와 상기 활성층(12) 및 제2반도체층(13) 사이에 배치될 수 있다. 상기 본딩층(50)의 제1돌출부(54)는 상기 보호층(30) 및 상기 절연층(40) 중 적어도 하나 또는 모두에 접촉될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1단차 구조(5)에는 경사진 측면을 포함할 수 있으며, 이에 대해 한정하지는 않는다.
The first protrusion 54 of the bonding layer 50 may contact the bottom surface of the first semiconductor layer 11 exposed along the first stepped structure 5. The first extension portion 34 of the protective layer 30 and the first extension portion 44 of the insulating layer 40 include a first protrusion 54 of the bonding layer 50 and the active layer 12 and It may be disposed between the second semiconductor layers 13. The first protrusion 54 of the bonding layer 50 may contact at least one or both of the protective layer 30 and the insulating layer 40, but the embodiment is not limited thereto. The first stepped structure 5 may include an inclined side surface, but is not limited thereto.

도 5는 제4실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제4실시 예를 설명함에 있어서, 상기 제1 내지 제3실시 예에 개시된 구성과 동일한 부분은 상기에 개시된 실시 예(들)의 설명을 참조하기로 한다.5 is a side cross-sectional view illustrating a light emitting device according to a fourth embodiment. In describing the fourth embodiment, the same components as those disclosed in the first to third embodiments will be referred to the description of the embodiment(s) disclosed above.

도 5를 참조하면, 발광 소자는 하부에 리세스(2) 및 단차 구조(5,6)를 갖고 제1반도체층(11), 활성층(12) 및 제2반도체층(13)을 포함하는 발광구조물(10); 상기 발광 구조물(10) 아래에 배치되며 상기 제2반도체층(13)에 연결된 제1 전극층(20); 상기 제1전극층(20) 아래에 배치되며 상기 제1반도체층(11)에 연결된 제2 전극층(70); 및 상기 제1 및 제2전극층(20,70) 사이에 절연층(40)을 포함한다.Referring to FIG. 5, the light emitting device includes a first semiconductor layer 11, an active layer 12, and a second semiconductor layer 13 having a recess 2 and a stepped structure 5 and 6 under the light emitting device. Structure 10; A first electrode layer 20 disposed under the light emitting structure 10 and connected to the second semiconductor layer 13; A second electrode layer 70 disposed under the first electrode layer 20 and connected to the first semiconductor layer 11; And an insulating layer 40 between the first and second electrode layers 20 and 70.

상기 제1단차 구조(5)에는 제1전극층(20)의 반사층(17)의 측 반사부(17A)가 배치될 수 있다. 상기 반사층(17)의 측 반사부(17A)는 상기 보호층(30)의 제1연장부(34)와 상기 절연층(40)의 제1연장부(44) 사이에 배치될 수 있다. 상기 본딩층(50)의 제1돌출부(54)는 상기 단차 구조(5) 방향으로 돌출되어, 상기 제1반도체층(11)의 복수의 외 측면(S1)을 따라 배치될 수 있다. 상기 반사층(17)의 측 반사부(17A)는 상기 단차 구조(5) 내에서 상기 활성층(12)의 상면보다 높게 배치되어, 상기 발광 구조물(10)의 외측으로 진행하는 광을 반사시켜 줄 수 있다. 상기 반사층(17)의 측 반사부(17A)는 상기 제1반도체층(11)의 복수의 측면(S1)에 인접한 제1단차 구조(5)를 따라 배치될 수 있다. 실시 예는 반사층(17) 및 측 반사부(17A)는 광 반사 효율 및 광 지향각 분포를 개선시켜 줄 수 있다.
A side reflective portion 17A of the reflective layer 17 of the first electrode layer 20 may be disposed in the first stepped structure 5. The side reflection part 17A of the reflective layer 17 may be disposed between the first extension part 34 of the protective layer 30 and the first extension part 44 of the insulating layer 40. The first protrusions 54 of the bonding layer 50 may protrude in the direction of the stepped structure 5 and may be disposed along a plurality of outer side surfaces S1 of the first semiconductor layer 11. The side reflective portion 17A of the reflective layer 17 is disposed higher than the upper surface of the active layer 12 in the stepped structure 5 to reflect light traveling to the outside of the light emitting structure 10. have. The side reflective portions 17A of the reflective layer 17 may be disposed along the first stepped structure 5 adjacent to the plurality of side surfaces S1 of the first semiconductor layer 11. According to the embodiment, the reflective layer 17 and the side reflecting part 17A may improve light reflection efficiency and light directivity distribution.

즉, 실시 예에 따른 발광소자는 하나의 소자 내에 개별 구동될 수 있는 복수의 발광구조물을 포함할 수 있다. 실시 예에서는 하나의 발광소자에 2 개의 발광구조물이 배치된 경우를 기준으로 설명하였으나, 하나의 발광소자에 3 개 또는 4 개 이상의 발광구조물이 전기적으로 연결되도록 배치될 수 있으며, 또한 개별 구동되도록 구현될 수 있다. 이러한 구조를 갖는 발광소자는 하나의 예로서 차량의 조명장치, 예컨대 전조등 또는 후미등에 유용하게 적용될 수 있다. That is, the light emitting device according to the embodiment may include a plurality of light emitting structures that can be individually driven in one device. In the embodiment, the description was made based on the case where two light-emitting structures are disposed in one light-emitting device, but three or four or more light-emitting structures may be arranged to be electrically connected to one light-emitting device, and also implemented to be individually driven. Can be. A light-emitting device having such a structure can be usefully applied to a lighting device of a vehicle, for example, a headlamp or a tail lamp, as an example.

또한, 실시 예에 따른 발광소자는, 상기 발광구조물(10) 위에 형광체층(미도시)이 제공될 수 있으며, 상기 형광체층은 예컨대 컨포멀(conformal) 코팅을 통하여 균일한 두께로 형성될 수 있다. 실시 예에 따른 발광 소자는 상기 발광 구조물(10) 상에 광학 렌즈를 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
In addition, in the light emitting device according to the embodiment, a phosphor layer (not shown) may be provided on the light emitting structure 10, and the phosphor layer may be formed to have a uniform thickness through, for example, conformal coating. . The light emitting device according to the embodiment may further include an optical lens on the light emitting structure 10, but the embodiment is not limited thereto.

도 6 내지 도 15를 참조하여 실시 예에 따른 발광소자 제조방법을 설명하기로 한다.A method of manufacturing a light emitting device according to an embodiment will be described with reference to FIGS. 6 to 15.

도 6을 참조하면, 기판(81) 위에 버퍼층(83), 제1 반도체층(11), 활성층(12), 제2 반도체층(13)을 형성할 수 있다. 상기 제1 반도체층(11), 상기 활성층(12), 상기 제2 반도체층(13)은 발광구조물(10)로 정의될 수 있다. Referring to FIG. 6, a buffer layer 83, a first semiconductor layer 11, an active layer 12, and a second semiconductor layer 13 may be formed on the substrate 81. The first semiconductor layer 11, the active layer 12, and the second semiconductor layer 13 may be defined as a light emitting structure 10.

상기 기판(81)은 전도성, 절연성, 투명한 재질, 비 투명한 재질 중 적어도 하나를 포함할 수 있다. 예를 들어, 사파이어 기판(Al₂O₃), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The substrate 81 may include at least one of conductive, insulating, transparent, and non-transparent materials. For example, it may be formed of at least one of a sapphire substrate (Al ₂ O ₃ ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge, but is not limited thereto.

상기 기판(81) 위에 성장된 반도체층은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The semiconductor layer grown on the substrate 81 is, for example, an organic metal chemical vapor deposition (MOCVD), a chemical vapor deposition (CVD), or a plasma-enhanced chemical vapor deposition (PECVD). Deposition), Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), and the like, but are not limited thereto.

상기 제1 반도체층(11)과 상기 기판(81) 사이에는 버퍼층(83) 또는 언도프드 반도체층과 같은 반도체층이 더 형성될 수 있다. 상기 버퍼층(83) 상에 제1 반도체층(11), 활성층(12), 제2 반도체층(13)이 순차적으로 적층될 수 있다.A semiconductor layer such as a buffer layer 83 or an undoped semiconductor layer may be further formed between the first semiconductor layer 11 and the substrate 81. A first semiconductor layer 11, an active layer 12, and a second semiconductor layer 13 may be sequentially stacked on the buffer layer 83.

상기 제1 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 도핑된 n형 반도체층으로 형성되고, 상기 제2 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 도핑된 p형 반도체층으로 형성될 수 있다. 반대로, 상기 제1 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 반도체층(13)이 n형 반도체층으로 형성될 수도 있다. 상기 제1 반도체층(11)은 언도프드 반도체층 및 제1도전형의 반도체층의 적층 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다. The first semiconductor layer 11 is formed of an n-type semiconductor layer doped with an n-type dopant as a first conductivity-type dopant, and the second semiconductor layer 13 is doped with a p-type dopant as a second conductivity-type dopant. It may be formed as a p-type semiconductor layer. Conversely, the first semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second semiconductor layer 13 may be formed of an n-type semiconductor layer. The first semiconductor layer 11 may include a stacked structure of an undoped semiconductor layer and a first conductive type semiconductor layer, but is not limited thereto.

상기 제1반도체층(11)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 적어도 하나를 포함할 수 있다. 상기 제2반도체층(13)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 적어도 하나를 포함할 수 있다. The first semiconductor layer 11 may include at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP. The second semiconductor layer 13 may include at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP.

상기 활성층(12)은 In_xAl_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 형성된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.The active layer 12 may be formed of a semiconductor material having a composition formula _{of In x} Al _y Ga _{1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1).} When the active layer 12 is formed in the multi-well structure, the active layer 12 may be formed by stacking a plurality of well layers and a plurality of barrier layers, for example, in a cycle of an InGaN well layer/GaN barrier layer. Can be formed.

상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 반도체층(11) 및 상기 제2 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 10 may have at least one of an np, pn, npn, and pnp junction structure. In addition, doping concentrations of impurities in the first and second semiconductor layers 11 and 13 may be formed uniformly or non-uniformly. That is, the structure of the light-emitting structure 10 may be formed in various ways, but is not limited thereto.

다른 예로서, 상기 제1 반도체층(11)과 상기 활성층(12) 사이에는 In_xAl_yGa_1-x-yN/In_aAl_bGa_1-a-bN (0≤x≤1, 0≤y≤1, 0≤x+y≤1, 0≤a≤1, 0≤b≤1, 0≤a+b≤1)로 구성되는 초격자 구조 예컨대, 제1 도전형의 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 반도체층(13)과 상기 활성층(12) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.As another example, between the first semiconductor layer 11 and the active layer 12 In _x Al _y Ga _1-xy N/In _a Al _b Ga _1-ab N (0≤x≤1, 0≤y≤ 1, 0≤x+y≤1, 0≤a≤1, 0≤b≤1, 0≤a+b≤1) super lattice structure, for example, a first conductivity type InGaN/GaN superlattice structure or An InGaN/InGaN superlattice structure may be formed. In addition, a second conductivity type AlGaN layer may be formed between the second semiconductor layer 13 and the active layer 12.

도 7과 같이, 상기 발광구조물(10)의 상부에는 리세스(recess)(2) 및 단차 영역(5A, 6A)이 형성될 수 있다. 상기 리세스(2)는 복수개가 배치되며 상기 제2 반도체층(13)의 상면부터 상기 활성층(12)의 하면보다 낮은 깊이로 형성될 수 있다. 상기 단차 영역(5A,6A)은 각 칩(CHIP) 사이의 경계 영역일 수 있다. 상기 단차 영역(5A,6A)는 서로 연결될 수 있으며, 이에 대해 한정하지는 않는다.
As shown in FIG. 7, a recess 2 and stepped regions 5A and 6A may be formed on the light emitting structure 10. A plurality of recesses 2 may be disposed and may be formed from an upper surface of the second semiconductor layer 13 to a depth lower than a lower surface of the active layer 12. The stepped regions 5A and 6A may be a boundary region between each chip CHIP. The stepped regions 5A and 6A may be connected to each other, but the embodiment is not limited thereto.

상기 발광구조물(10) 위에 보호층(30)을 형성한 후, 상기 보호층(30) 및 상기 제2반도체층(13) 위에 제1전극층(20)을 형성하게 된다. 상기 보호층(30)은 제2반도체층(13)의 상면, 상기 리세스(2) 내부 및 단차 영역(5A,6A) 상에 형성될 수 있다. 상기 보호층(30)은 절연물질로 증착될 수 있다. 예컨대 상기 보호층(30)은 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 보호층(30)은 SiO₂, Si_xO_y, Si₃N₄, Si_xN_y, SiO_xN_y, Al₂O₃, TiO₂, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.After the protective layer 30 is formed on the light emitting structure 10, the first electrode layer 20 is formed on the protective layer 30 and the second semiconductor layer 13. The protective layer 30 may be formed on the upper surface of the second semiconductor layer 13, inside the recess 2, and on the stepped regions 5A and 6A. The protective layer 30 may be deposited with an insulating material. For example, the protective layer 30 may be implemented as an oxide or nitride. For example, the protective layer 30 is at least one from the group consisting _{of SiO 2} , Si _x O _y , Si ₃ N ₄ , Si _x N _y , SiO _x N _y , Al ₂ O ₃ , TiO _{2, AlN, etc.} Can be selected and formed.

상기 제1전극층(20)은 복수의 전도층 예컨대, 제1접촉층(15), 반사층(17) 및 캡핑층(19)을 포함한다. 상기 제1접촉층(15)은 상기 제2반도체층(13)의 상면에 증착되거나 도금될 수 있다. 상기 제1접촉층(15)의 일부는 상기 리세스(2) 및 단차 영역(5A,6A)을 제외한 영역에 배치된 상기 보호층(30) 상에 형성될 수 있다. 상기 제1 접촉층(15)은 예컨대 투명 전도성 산화막으로 형성될 수 있다. 상기 제1 접촉층(15)과 상기 제2 접촉층(55)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 독립적으로 선택된 적어도 하나의 물질로 형성될 수 있다.The first electrode layer 20 includes a plurality of conductive layers, for example, a first contact layer 15, a reflective layer 17 and a capping layer 19. The first contact layer 15 may be deposited or plated on the upper surface of the second semiconductor layer 13. A part of the first contact layer 15 may be formed on the passivation layer 30 disposed in a region excluding the recess 2 and the stepped regions 5A and 6A. The first contact layer 15 may be formed of, for example, a transparent conductive oxide film. The first contact layer 15 and the second contact layer 55 are, for example, Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), Aluminum Zinc Oxide (AZO), Aluminum Gallium Zinc Oxide (AGZO), and IZTO. (Indium Zinc Tin Oxide), IAZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride) , ZnO, IrOx, RuOx, NiO, Pt, Ag, may be formed of at least one material independently selected from Ti.

상기 반사층(17)은 상기 제1접촉층(15)에 증착되거나 도금된다. 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중에서 독립적으로 선택된 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. The reflective layer 17 is deposited or plated on the first contact layer 15. The reflective layer 17 may be formed of a metal or alloy including at least one independently selected from Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf.

상기 반사층(17) 상에는 캡핑층(19)이 증착되거나 도금될 수 있다. 상기 캡핑층(19)은 상기 반사층(17) 및 제1접촉층(15)의 둘레에 배치될 수 있다. 상기 캡핑층(19)은 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 캡핑층(19)의 접촉부(19A)는 상기 단차 영역(6A) 상에 연장되어, 상기 보호층(30)의 제2연장부(36) 상에 배치될 수 있다.
A capping layer 19 may be deposited or plated on the reflective layer 17. The capping layer 19 may be disposed around the reflective layer 17 and the first contact layer 15. The capping layer 19 may include, for example, at least one of Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials. The contact portion 19A of the capping layer 19 may extend on the stepped region 6A and may be disposed on the second extension portion 36 of the protective layer 30.

도 9를 참조하면, 상기 캡핑층(19) 상에는 절연층(40)이 증착될 수 있다. 상기 절연층(40)은 SiO₂, Si_xO_y, Si₃N₄, Si_xN_y, SiO_xN_y, Al₂O₃, TiO₂, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 절연층(40)이 형성되면, 상기 제1반도체층(11)의 저면을 노출하기 위한 홀(4)을 형성하게 된다. 상기 홀(4)의 둘레에 배치된 절연층(40)의 일부(42)는 상기 홀(4)의 둘레에 배치되어, 제1전극층(20)을 전기적으로 보호하게 된다. Referring to FIG. 9, an insulating layer 40 may be deposited on the capping layer 19. The insulating layer 40 is formed by selecting at least one from the group consisting _{of SiO 2} , Si _x O _y , Si ₃ N ₄ , Si _x N _y , SiO _x N _y , Al ₂ O ₃ , TiO _{2, AlN, etc.} Can be. When the insulating layer 40 is formed, a hole 4 for exposing the bottom surface of the first semiconductor layer 11 is formed. A portion 42 of the insulating layer 40 disposed around the hole 4 is disposed around the hole 4 to electrically protect the first electrode layer 20.

상기 절연층(40)의 제1 및 제2연장부(44,46)는 단차 영역(5A,6A) 상으로 연장된다. 상기 절연층(40)의 제2연장부(46)는 단차 영역(6A) 상에 배치된 상기 캡핑층(19)의 접촉부(19A)를 보호하게 된다.
The first and second extension portions 44 and 46 of the insulating layer 40 extend over the stepped regions 5A and 6A. The second extension part 46 of the insulating layer 40 protects the contact part 19A of the capping layer 19 disposed on the stepped region 6A.

도 10을 참조하면, 홀(4)에는 제2접촉층(55)이 형성된다. 상기 제2접촉층(55)은 도금 또는 증착될 수 있으며, 상기 제1반도체층(11)의 저면에 접촉될 수 있다. 상기 제2접촉층(55)은 예컨대 전도성 산화막, 전도성 질화물 또는 금속으로 형성될 수 있다. 상기 제2 접촉층(55)은 예로서 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 적어도 하나로 형성될 수 있다.
Referring to FIG. 10, a second contact layer 55 is formed in the hole 4. The second contact layer 55 may be plated or deposited, and may contact the bottom surface of the first semiconductor layer 11. The second contact layer 55 may be formed of, for example, a conductive oxide film, a conductive nitride, or a metal. The second contact layer 55 is, for example, ITO (Indium Tin Oxide), ITON (ITO Nitride), IZO (Indium Zinc Oxide), IZON (IZO Nitride), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide). ), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON( IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, may be formed of at least one of Ti.

도 11과 같이, 상기 절연층(40) 위에는 복수의 전도층을 갖는 제2전극층(70)이 형성될 수 있다. 상기 제2전극층(70)은 본딩층(50) 및 지지부재(60)를 포함할 수 있다. 상기 본딩층(50)은 상기 절연층(40) 상에 증착되거나 도금되며, 상기 본딩층(50)의 돌기(52)는 상기 홀(4)을 통해 상기 제2접촉층(55)에 접촉될 수 있다. 여기서, 상기 본딩층(50)과 상기 절연층(40) 사이에는 확산 방지층(미도시)이 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 본딩층(50)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 본딩층(50)의 제1 및 제2돌출부(54,56)는 단차 영역(5A,6A)으로 돌출될 수 있다.
11, a second electrode layer 70 having a plurality of conductive layers may be formed on the insulating layer 40. The second electrode layer 70 may include a bonding layer 50 and a support member 60. The bonding layer 50 is deposited or plated on the insulating layer 40, and the protrusion 52 of the bonding layer 50 is in contact with the second contact layer 55 through the hole 4. I can. Here, a diffusion barrier layer (not shown) may be formed between the bonding layer 50 and the insulating layer 40, but the embodiment is not limited thereto. The bonding layer 50 includes a barrier metal or a bonding metal, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta. Can include. The first and second protrusions 54 and 56 of the bonding layer 50 may protrude to the stepped regions 5A and 6A.

상기 본딩층(50) 상에 지지 부재(70)을 도금, 또는 증착하거나 부착할 수 있다. 상기 지지 부재(70)는 금속 또는 캐리어 기판 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 하나로 형성될 수 있다.
The support member 70 may be plated, deposited, or attached to the bonding layer 50. The support member 70 is a metal or carrier substrate, for example, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W, or a semiconductor substrate implanted with impurities (eg, Si, Ge, GaN, GaAs, ZnO, SiC, SiGe, etc.).

도 12를 참조하면, 상기 제1 반도체층(11)으로부터 상기 기판(81)을 제거한다. 하나의 예로서, 상기 기판(81)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 기판(81)의 하면에 레이저를 조사하여, 상기 기판(81)과 상기 제1 반도체층(11) 또는 버퍼층(83)을 서로 박리시키는 공정이다. 상기 버퍼층(83)은 습식 또는 건식 에칭 과정으로 제거하여, 상기 제1반도체층(11)을 노출시켜 줄 수 있다. 상기 버퍼층(83)이나 상기 기판(81) 중 적어도 하나는 제거하지 않을 수 있다. 예를 들면, 상기 제1반도체층(11) 상에 버퍼층(83)이 배치되거나, 버퍼층(83) 및 기판(81)이 배치될 수 있다. 이 경우 상기 기판(81)은 투광성 기판일 수 있다.
Referring to FIG. 12, the substrate 81 is removed from the first semiconductor layer 11. As an example, the substrate 81 may be removed by a laser lift off (LLO) process. The laser lift-off process (LLO) is a process in which the substrate 81 and the first semiconductor layer 11 or the buffer layer 83 are separated from each other by irradiating a laser to the lower surface of the substrate 81. The buffer layer 83 may be removed through a wet or dry etching process to expose the first semiconductor layer 11. At least one of the buffer layer 83 and the substrate 81 may not be removed. For example, the buffer layer 83 may be disposed on the first semiconductor layer 11, or the buffer layer 83 and the substrate 81 may be disposed. In this case, the substrate 81 may be a translucent substrate.

도 13 및 도 14에 도시된 바와 같이, 도 12에서 기판이 제거된 구조물을 아이솔레이션 에칭을 수행하여 상기 발광구조물(10)의 측면을 식각하고 상기 보호층(30)의 일부 영역이 노출될 수 있게 된다. 상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다. 상기 아이솔레이션 에칭에 의해, 칩과 칩 사이의 경계 영역을 따라 에칭하여 인접한 발광구조물(10)이 서로 분리될 수 있다. 상기 아이솔레이션 에칭 시 상기 단차 영역(5A,6A)를 따라 발광 구조물(10)에 대해 에칭하여 단차 구조(5A)가 노출되도록 할 수 있다. 13 and 14, by performing isolation etching on the structure from which the substrate is removed in FIG. 12, the side surface of the light emitting structure 10 is etched, so that a partial area of the protective layer 30 can be exposed. do. The isolation etching may be performed by dry etching such as, for example, Inductively Coupled Plasma (ICP), but is not limited thereto. By the isolation etching, adjacent light emitting structures 10 may be separated from each other by etching along the boundary region between the chip and the chip. During the isolation etching, the light emitting structure 10 may be etched along the stepped regions 5A and 6A to expose the stepped structure 5A.

상기 발광구조물(10)의 상부 면에 요철부가 형성될 수 있다. 상기 발광구조물(10)에 제공되는 요철부는 하나의 예로서 PEC (Photo Electro Chemical) 식각 공정에 의하여 형성될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다. 상기 요철부의 측 단면은 반구형, 또는 다각형 형상을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 이러한 발광 구조물(10)의 상면에 투광층, 형광체층, 및 렌즈 중 적어도 하나가 배치될 수 있으며, 이에 대해 한정하지는 않는다.An uneven portion may be formed on the upper surface of the light emitting structure 10. As an example, the uneven portion provided in the light emitting structure 10 may be formed by a PEC (Photo Electro Chemical) etching process. Accordingly, according to the embodiment, it is possible to increase the external light extraction effect. The side cross section of the uneven portion may include a hemispherical shape or a polygonal shape, but is not limited thereto. At least one of a light-transmitting layer, a phosphor layer, and a lens may be disposed on the upper surface of the light-emitting structure 10, but the embodiment is not limited thereto.

도 14와 같이, 칩과 칩 사이의 경계 영역에 대해, 커팅 장비를 이용하여 커팅하게 된다. 커팅 방향은 상기 지지부재(60)부터 진행하거나 상기 발광 구조물(10)의 상면부터 진행할 수 있으며, 이에 대해 한정하지는 않는다. 상기 경계 영역에 대해 커팅을 함으로써, 도 2와 같은 발광 소자를 제공할 수 있다. 이러한 단차 구조(5)를 갖는 발광 구조물(10)이 경계 영역에서 분할됨으로써, 상기 경계 영역에서 발광 구조물(10)이 제거되는 문제를 줄일 수 있다. 즉, 칩과 칩 사이의 경계 영역에서 발광 구조물(10)이 단차 영역(5A,6A)의 크기로 제거될 경우 보호층(30)이나 절연층(40)이 노출되는 것을 방지할 수 있다. 따라서, 발광 구조물(10)의 외 측면이 제2전극층(70)의 외 측면과 동일한 수직 면에 존재하므로 발광 면적이 감소되는 것을 방지할 수 있다. 또한 발광 구조물(10)에 의한 광 출력이 저하되는 것을 방지할 수 있다.As shown in FIG. 14, the boundary region between the chip and the chip is cut using a cutting device. The cutting direction may proceed from the support member 60 or from the upper surface of the light emitting structure 10, but is not limited thereto. By cutting the boundary region, a light emitting device as shown in FIG. 2 may be provided. Since the light-emitting structure 10 having the stepped structure 5 is divided in the boundary area, it is possible to reduce the problem that the light-emitting structure 10 is removed from the boundary area. That is, when the light emitting structure 10 is removed to have the size of the stepped regions 5A and 6A in the boundary region between the chip and the chip, the protective layer 30 or the insulating layer 40 may be prevented from being exposed. Accordingly, since the outer side of the light emitting structure 10 is on the same vertical surface as the outer side of the second electrode layer 70, it is possible to prevent a reduction in the light emitting area. In addition, it is possible to prevent a decrease in light output by the light emitting structure 10.

이상에서 설명된 제조공정은 하나의 예로서 설명된 것이며, 설계에 따라 또한 목적에 따라 상기 제조공정은 다양하게 변형될 수 있다. 즉, 실시 예에 따른 발광소자는 하나의 소자 내에 개별 구동될 수 있는 복수의 발광구조물을 포함할 수 있다. 실시 예에서는 하나의 발광소자에 1 개의 발광구조물이 배치된 경우를 기준으로 설명하였으나, 하나의 발광소자에 2 개 또는 그 이상의 발광구조물이 배치될 수 있으며, 또한 개별 구동되도록 구현될 수 있다.
The manufacturing process described above has been described as an example, and the manufacturing process may be variously modified according to design and purpose. That is, the light emitting device according to the embodiment may include a plurality of light emitting structures that can be individually driven in one device. In the embodiment, the description is based on a case in which one light-emitting structure is disposed on one light-emitting device, but two or more light-emitting structures may be disposed on one light-emitting device, and may be implemented to be individually driven.

상기와 같은 발광 소자는 패키징된 후 보드 상에 탑재되거나, 보드 상에 탑재될 수 있다. 이후 상기에 개시된 실시 예(들)의 발광 소자를 갖는 발광 소자 패키지 또는 발광 모듈을 설명하기로 한다.The light emitting device as described above may be packaged and then mounted on a board or mounted on a board. Hereinafter, a light-emitting device package or light-emitting module including the light-emitting device of the embodiment(s) disclosed above will be described.

도 16은 실시 예에 따른 발광 소자를 갖는 발광 소자 패키지의 단면도이다.16 is a cross-sectional view of a light emitting device package having a light emitting device according to the embodiment.

도 16을 참조하면, 발광 소자 패키지(500)는 몸체(515)와, 상기 몸체(515)에 배치된 제1 리드 프레임(521) 및 제2리드 프레임(523)과, 상기 몸체(515)에 배치되어 상기 제1리드 프레임(521) 및 제2리드 프레임(523)과 전기적으로 연결되는 실시 예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩 부재(531)를 포함한다.Referring to FIG. 16, the light emitting device package 500 includes a body 515, a first lead frame 521 and a second lead frame 523 disposed on the body 515, and the body 515. A light emitting device 100 according to an embodiment arranged to be electrically connected to the first lead frame 521 and the second lead frame 523, and a molding member 531 surrounding the light emitting device 100 do.

상기 몸체(515)는 실리콘과 같은 도전성 기판, 폴리프탈아미드(PPA) 등과 같은 합성수지 재질, 세라믹 기판, 절연 기판, 또는 금속 기판(예: MCPCB-Metal core PCB)을 포함하여 형성될 수 있다. 상기 몸체(515)는 상기 발광 소자(100)의 주위에 캐비티(517) 구조에 의해 경사면이 형성될 수 있다. 또한 몸체(515)의 외면도 수직하거나 기울기를 가지면서 형성될 수 있다. 상기 몸체(515)는 상부가 개방된 오목한 캐비티(517)을 갖는 반사부(513)와 상기 반사부(513)를 지지하는 지지부(511) 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The body 515 may be formed of a conductive substrate such as silicon, a synthetic resin material such as polyphthalamide (PPA), a ceramic substrate, an insulating substrate, or a metal substrate (eg, MCPCB-Metal core PCB). The body 515 may have an inclined surface formed around the light emitting device 100 by a cavity 517 structure. In addition, the outer surface of the body 515 may be formed while having a vertical or inclination. The body 515 may include a reflective portion 513 having a concave cavity 517 with an open upper portion and a support portion 511 supporting the reflective portion 513, but is not limited thereto.

상기 몸체(515)의 캐비티(517) 내에는 리드 프레임(521,523) 및 상기 발광 소자(100)가 배치되며, 상기 발광 소자(100)는 제2리드 프레임(523) 상에 탑재되고 연결부재(503)로 제1리드 프레임(521)과 연결될 수 있다. 상기 제1리드 프레임(521) 및 제2리드 프레임(523)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 상기 연결 부재(503)는 와이어를 포함할 수 있다. 또한, 상기 제1리드 프레임(521) 및 제2 리드 프레임(523)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있다. 이를 위해 상기 제1리드 프레임(521) 및 제2 리드 프레임(523)상에 별도의 반사층이 더 형성될 수 있으나 이에 한정하지 않는다. 또한, 상기 제1,2 리드 프레임(521,523)은 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다. 상기 제1리드 프레임(521)의 리드부(522) 및 상기 제2리드 프레임(523)의 리드부(524)는 몸체(515)의 하면에 배치될 수 있다.Lead frames 521 and 523 and the light-emitting element 100 are disposed in the cavity 517 of the body 515, and the light-emitting element 100 is mounted on the second lead frame 523 and the connecting member 503 ) May be connected to the first lead frame 521. The first lead frame 521 and the second lead frame 523 are electrically separated from each other, and supply power to the light emitting device 100. The connection member 503 may include a wire. In addition, the first lead frame 521 and the second lead frame 523 may reflect light generated from the light emitting device 100 to increase light efficiency. To this end, a separate reflective layer may be further formed on the first lead frame 521 and the second lead frame 523, but is not limited thereto. In addition, the first and second lead frames 521 and 523 may serve to discharge heat generated from the light emitting device 100 to the outside. The lead portion 522 of the first lead frame 521 and the lead portion 524 of the second lead frame 523 may be disposed on a lower surface of the body 515.

상기 제1 및 제2리드 프레임(521,523)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함할 수 있다. 또한, 상기 제1, 2리드 프레임(521,523)은 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다. The first and second lead frames 521 and 523 are made of metal, for example, titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), tantalum (Ta), It may contain at least one of platinum (Pt), tin (Sn), silver (Ag), and phosphorus (P). In addition, the first and two lead frames 521 and 523 may be formed to have a multilayer structure, but the embodiment is not limited thereto.

상기 몰딩 부재(531)는 실리콘 또는 에폭시와 같은 수지 재질을 포함하며, 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩 부재(531)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다. 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함한다. 상기 몰딩 부재(531)는 상면이 플랫하거나 오목 또는 볼록한 형상으로 형성할 수 있다.The molding member 531 may include a resin material such as silicon or epoxy, and may surround the light-emitting device 100 to protect the light-emitting device 100. In addition, the molding member 531 may include a phosphor to change a wavelength of light emitted from the light emitting device 100. The phosphor may be selectively formed from YAG, TAG, Silicate, Nitride, and Oxy-nitride-based materials. The phosphor includes at least one of a red phosphor, a yellow phosphor, and a green phosphor. The molding member 531 may have a flat top surface, concave or convex shape.

상기 몰딩 부재(531) 위에는 렌즈가 배치될 수 있으며, 상기 렌즈는 상기 몰딩 부재(531)와 접촉되거나 비 접촉되는 형태로 구현될 수 있다. 상기 렌즈는 오목 또는 볼록한 형상을 포함할 수 있다. 상기 몰딩 부재(531)는 상면이 평평하거나 볼록 또는 오목하게 형성될 수 있으며 이에 한정하지 않는다.
A lens may be disposed on the molding member 531, and the lens may be implemented in a form of contacting or non-contacting the molding member 531. The lens may have a concave or convex shape. The molding member 531 may have a flat top surface, convex or concave shape, but is not limited thereto.

실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.A plurality of light emitting devices or light emitting device packages according to the embodiment may be arrayed on a substrate, and an optical member such as a lens, a light guide plate, a prism sheet, and a diffusion sheet may be disposed on an optical path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member may function as a light unit. The light unit may be implemented in a top view or a side view type, and may be provided to a display device such as a portable terminal and a notebook computer, or may be variously applied to a lighting device and an indication device. Another embodiment may be implemented as a lighting device including the light emitting device or the light emitting device package described in the above-described embodiments. For example, the lighting device may include a lamp, a street light, an electric sign, and a headlamp.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the embodiments above are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Further, the features, structures, effects, etc. illustrated in each embodiment may be combined or modified for other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Therefore, contents related to such combinations and modifications should be construed as being included in the scope of the present invention.

또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, although the embodiments have been described above, these are only examples and do not limit the present invention, and those of ordinary skill in the field to which the present invention pertains are illustrated above within the scope not departing from the essential characteristics of the present embodiment. It will be seen that various modifications and applications that have not been made are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

2: 리세스 5,6: 단차 구조
10: 발광구조물 11: 제1 반도체층
12: 활성층 13: 제2 반도체층
15: 제1접촉층 17: 반사층
19: 캡핑층 20: 제1전극층
30: 보호층 40: 절연층
50: 본딩층 52: 돌기
54: 제1돌출부 56: 제2돌출부
55: 제2 접촉층 60: 지지부재
70: 제2전극층 92: 제1전극
95: 투광층 2: recess 5,6: step structure
10: light emitting structure 11: first semiconductor layer
12: active layer 13: second semiconductor layer
15: first contact layer 17: reflective layer
19: capping layer 20: first electrode layer
30: protective layer 40: insulating layer
50: bonding layer 52: protrusion
54: first protrusion 56: second protrusion
55: second contact layer 60: support member
70: second electrode layer 92: first electrode
95: light-transmitting layer

Claims

A light emitting structure including a first semiconductor layer, an active layer under the first semiconductor layer, and a second semiconductor layer under the active layer;
A stepped structure disposed around a lower circumference of the first semiconductor layer to expose a bottom surface of the first semiconductor layer;
A protective layer disposed under the second semiconductor layer;
A first electrode layer disposed under the second semiconductor layer and the protective layer and electrically connected to the second semiconductor layer;
A second electrode layer disposed under the second semiconductor layer and electrically connected to the first semiconductor layer;
An insulating layer disposed between the first electrode layer and the second electrode layer; And
A first electrode disposed adjacent to the outside of the light emitting structure and electrically connected to the first electrode layer,
At least one of the protective layer, the insulating layer, and the second electrode layer extends in the stepped structure,
In the first stepped structure of the stepped structure, the outer side of the first semiconductor layer adjacent to the first stepped structure is disposed on the same vertical surface as the outer side of the second electrode layer,
A portion of the protective layer and the insulating layer extends outwardly of the light emitting structure and is disposed under the first electrode,
The second electrode layer may include a bonding layer disposed under the insulating layer; And a support member disposed under the bonding layer,
The bonding layer includes a second protrusion protruding and disposed under the first electrode,
The step structure includes a second step structure disposed in a region adjacent to the second protrusion,
Part of the protective layer, the insulating layer, and the first electrode layer extends in the second stepped structure,
And a recess penetrating the active layer through a lower surface of the second semiconductor layer and an exposed bottom surface of the first semiconductor layer,
At least one of the protective layer and the insulating layer extends in the recess,
The second electrode layer is a light emitting device including a protrusion disposed in the recess and electrically connected to the first semiconductor layer.

delete