KR100999701B1 - Light emitting device, method for fabricating the light emitting device and light emitting device package - Google Patents

Light emitting device, method for fabricating the light emitting device and light emitting device package Download PDF

Info

Publication number
KR100999701B1
KR100999701B1 KR1020100010048A KR20100010048A KR100999701B1 KR 100999701 B1 KR100999701 B1 KR 100999701B1 KR 1020100010048 A KR1020100010048 A KR 1020100010048A KR 20100010048 A KR20100010048 A KR 20100010048A KR 100999701 B1 KR100999701 B1 KR 100999701B1
Authority
KR
South Korea
Prior art keywords
electrode
external electrode
light emitting
layer
external
Prior art date
Application number
KR1020100010048A
Other languages
Korean (ko)
Inventor
정환희
이상열
송준오
최광기
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100010048A priority Critical patent/KR100999701B1/en
Priority to EP13174920.2A priority patent/EP2660883B1/en
Priority to EP15171500.0A priority patent/EP2942823B1/en
Priority to EP10194055.9A priority patent/EP2333852B1/en
Application granted granted Critical
Publication of KR100999701B1 publication Critical patent/KR100999701B1/en
Priority to US12/964,161 priority patent/US8610157B2/en
Priority to CN201410469501.4A priority patent/CN104241485B/en
Priority to CN201010591857.7A priority patent/CN102097569B/en
Priority to CN201410468589.8A priority patent/CN104241484B/en
Priority to CN201310276526.8A priority patent/CN103400920B/en
Priority to US14/049,006 priority patent/US9911908B2/en
Priority to US14/447,397 priority patent/US9281448B2/en
Priority to US14/789,808 priority patent/US9899581B2/en
Priority to US15/877,998 priority patent/US11335838B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0033—Devices characterised by their operation having Schottky barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Abstract

PURPOSE: A light emitting element, a method for manufacturing the same, and a light emitting element package are provided to prevent the generation of electric short-circuit by forming a conductive protective layer between an active layer and a first conductive semiconductor layer. CONSTITUTION: An adhesive layer(170) is formed on a conductive supporting board(175). A reflective layer(160) is formed on the adhesive layer. An ohmic contact layer(150) is formed on the reflective layer. A protective layer(140) is formed on the peripheral region of the adhesive layer. A light emitting structural layer(135) is formed on the ohmic contact layer and the protective layer in order to generate light.

Description

발광 소자, 발광 소자 제조방법 및 발광 소자 패키지{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}

실시예는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 관한 것이다.The embodiment relates to a light emitting device, a light emitting device manufacturing method and a light emitting device package.

발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. Light emitting diodes (LEDs) are a type of semiconductor device that converts electrical energy into light. The light emitting diode has advantages of low power consumption, semi-permanent life, fast response speed, safety and environmental friendliness compared to conventional light sources such as fluorescent and incandescent lamps.

이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 발광 다이오드는 실내외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가되고 있는 추세이다.Accordingly, many researches are being conducted to replace existing light sources with light emitting diodes, and the use of light emitting diodes is increasing as a light source for lighting devices such as various lamps, liquid crystal displays, electronic displays, and street lamps that are used indoors and outdoors.

실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device, a light emitting device manufacturing method and a light emitting device package having a new structure.

실시예는 동작 전압이 감소된 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device, a method of manufacturing a light emitting device, and a light emitting device package having a reduced operating voltage.

실시예는 광 효율이 향상된 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device, a light emitting device manufacturing method and a light emitting device package with improved light efficiency.

실시예에 따른 발광 소자는 전도성 지지기판; 상기 전도성 지지기판 상에 발광 구조층; 상기 전도성 지지기판 상의 둘레 영역에 배치되어 일부분이 상기 전도성 지지기판과 상기 발광 구조층 사이에 배치되는 보호층; 및 상기 발광 구조층 상에 상기 보호층과 적어도 일부분이 오버랩되는 전극을 포함한다.The light emitting device according to the embodiment includes a conductive support substrate; A light emitting structure layer on the conductive support substrate; A protective layer disposed in a circumferential region on the conductive support substrate, a portion of which is disposed between the conductive support substrate and the light emitting structure layer; And an electrode at least partially overlapping the passivation layer on the light emitting structure layer.

실시예에 따른 발광 소자 패키지는 패키지 몸체; 상기 패키지 몸체에 설치된 제1 전극 및 제2 전극; 및 상기 몸체 상에 배치되어 상기 제1 전극 및 제2 전극에 전기적으로 연결되는 발광 소자를 포함하고, 상기 발광 소자는 전도성 지지기판과, 상기 전도성 지지기판 상에 발광 구조층과, 상기 전도성 지지기판 상의 둘레 영역에 배치되어 일부분이 상기 전도성 지지기판과 상기 발광 구조층 사이에 배치되는 보호층과, 상기 발광 구조층 상에 상기 보호층과 적어도 일부분이 오버랩되는 전극을 포함한다.The light emitting device package according to the embodiment includes a package body; First and second electrodes installed on the package body; And a light emitting device disposed on the body and electrically connected to the first electrode and the second electrode, wherein the light emitting device includes a conductive support substrate, a light emitting structure layer on the conductive support substrate, and the conductive support substrate. And a protective layer disposed in a circumferential region of the image, a portion of which is disposed between the conductive support substrate and the light emitting structure layer, and an electrode at least partially overlapping the protective layer on the light emitting structure layer.

실시예에 따른 발광 소자 제조방법은 성장 기판 상에 발광 구조층을 형성하는 단계; 상기 발광 구조층 상의 단위 칩 영역의 둘레 영역에 선택적으로 보호층을 형성하는 단계; 상기 발광 구조층 및 보호층 상에 전도성 지지기판을 형성하는 단계; 상기 성장 기판을 상기 발광 구조층으로부터 분리하는 단계; 상기 발광 구조층을 상기 단위 칩 영역에 따라 분리하여 상기 보호층이 부분적으로 노출되도록 하는 아이솔레이션 에칭을 수행하는 단계; 및 상기 발광 구조층 상에 상기 보호층과 적어도 일부분이 오버랩되도록 전극을 형성하는 단계를 포함한다.In one embodiment, a light emitting device manufacturing method includes: forming a light emitting structure layer on a growth substrate; Selectively forming a protective layer in a peripheral region of the unit chip region on the light emitting structure layer; Forming a conductive support substrate on the light emitting structure layer and the protective layer; Separating the growth substrate from the light emitting structure layer; Separating the light emitting structure layer according to the unit chip region to perform an isolation etching to partially expose the protective layer; And forming an electrode on the light emitting structure layer to at least partially overlap the protective layer.

실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공할 수 있다.The embodiment can provide a light emitting device having a new structure, a light emitting device manufacturing method, and a light emitting device package.

실시예는 광 효율이 향상된 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공할 수 있다.The embodiment can provide a light emitting device, a light emitting device manufacturing method and a light emitting device package having improved light efficiency.

실시예는 광 효율이 향상된 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공할 수 있다.The embodiment can provide a light emitting device, a light emitting device manufacturing method and a light emitting device package having improved light efficiency.

도 1은 제1 실시예에 따른 발광 소자를 설명하는 도면.
도 2 내지 도 10은 실시예에 따른 발광 소자의 제조방법을 설명하는 도면.
도 11은 제2 실시예에 따른 발광 소자를 설명하는 도면.
도 12는 제3 실시예에 따른 발광 소자를 설명하는 도면.
도 13은 실시예에 따른 발광 소자에서 전극의 평면 상의 형태를 도시한 도면.
도 14는 실시예에 따른 발광 소자에서 전극의 평면 상의 형태의 다른 예를 도시한 도면.
도 15는 실시예에 따른 발광 소자에서 전극의 평면 상의 형태의 또 다른 예를 도시한 도면.
도 16은 실시예에 따른 발광 소자에서 전극의 평면 상의 형태의 또 다른 예를 도시한 도면.
도 17은 실시예에 따른 발광 소자에서 전극의 평면 상의 형태의 또 다른 예를 도시한 도면.
도 18은 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도. 1 is a view for explaining a light emitting element according to the first embodiment;
2 to 10 illustrate a method of manufacturing a light emitting device according to the embodiment.
11 is a view for explaining a light emitting element according to the second embodiment.
12 is a view for explaining a light emitting element according to the third embodiment.
13 is a view showing a shape on a plane of the electrode in the light emitting device according to the embodiment.
14 is a view showing another example of the shape on the plane of the electrode in the light emitting device according to the embodiment.
15 is a view showing another example of the shape on the plane of the electrode in the light emitting device according to the embodiment.
16 is a view showing another example of the shape on the plane of the electrode in the light emitting device according to the embodiment.
17 is a view showing another example of the shape on the plane of the electrode in the light emitting device according to the embodiment.
18 is a cross-sectional view of a light emitting device package including a light emitting device according to the embodiment.

실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of an embodiment, each layer, region, pattern or structure may be "under" or "under" the substrate, each layer, region, pad or pattern. In the case where it is described as being formed at, "up" and "under" include both "directly" or "indirectly" formed through another layer. do. In addition, the criteria for up / down or down / down each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

이하, 첨부된 도면을 참조하여 실시예들에 따른 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 대해 설명한다.Hereinafter, a light emitting device, a light emitting device manufacturing method, and a light emitting device package according to embodiments will be described with reference to the accompanying drawings.

도 1은 제1 실시예에 따른 발광 소자를 설명하는 도면이다.1 is a view for explaining a light emitting device according to the first embodiment.

도 1을 참조하면, 제1 실시예에 따른 발광 소자(100)는 전도성 지지기판(175)과, 상기 전도성 지지기판(175) 상에 접합층(170)과, 상기 접합층(170) 상에 반사층(160)과, 상기 반사층(160) 상에 오믹 접촉층(150)과, 상기 접합층(170)의 상면의 둘레 영역에 보호층(140)과, 상기 오믹 접촉층(150) 및 상기 보호층(140) 상에 빛을 생성하는 발광 구조층(135)과, 상기 발광 구조층(135) 상에 전극(115)을 포함한다.Referring to FIG. 1, the light emitting device 100 according to the first embodiment includes a conductive support substrate 175, a bonding layer 170 on the conductive support substrate 175, and a bonding layer 170. A reflective layer 160, an ohmic contact layer 150 on the reflective layer 160, a protective layer 140, an ohmic contact layer 150, and the protection in a peripheral region of an upper surface of the bonding layer 170. The light emitting structure layer 135 generates light on the layer 140 and an electrode 115 on the light emitting structure layer 135.

상기 전도성 지지기판(175)은 상기 발광 구조층(135)을 지지하며 상기 전극(115)과 함께 상기 발광 구조층(135)에 전원을 제공한다. The conductive support substrate 175 supports the light emitting structure layer 135 and provides power to the light emitting structure layer 135 together with the electrode 115.

예를 들어, 상기 전도성 지지기판(175)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, SiC) 중 적어도 하나를 포함할 수 있다. For example, the conductive support substrate 175 may be copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), copper-tungsten (Cu-W), carrier wafers (eg, Si, Ge, GaAs, ZnO, SiC) may be included.

상기 전도성 지지기판(175) 상에는 상기 접합층(170)이 형성될 수 있다. The bonding layer 170 may be formed on the conductive support substrate 175.

상기 접합층(170)은 본딩층으로서, 상기 반사층(160)과 상기 보호층(140)의 아래에 형성된다. 상기 접합층(170)은 상기 반사층(160), 상기 오믹 접촉층(150), 및 상기 보호층(140)에 접촉되어 상기 반사층(160), 오믹 접촉층(150), 및 보호층(140)이 상기 전도성 지지기판(175)에 접합될 수 있도록 한다.The bonding layer 170 is a bonding layer, and is formed under the reflective layer 160 and the protective layer 140. The bonding layer 170 is in contact with the reflective layer 160, the ohmic contact layer 150, and the protective layer 140 to contact the reflective layer 160, the ohmic contact layer 150, and the protective layer 140. It may be bonded to the conductive support substrate 175.

상기 접합층(170)은 상기 전도성 지지기판(175)을 본딩 방식으로 접합하기 위해 형성된다. The bonding layer 170 is formed to bond the conductive support substrate 175 in a bonding manner.

따라서, 상기 전도성 지지기판(175)을 도금이나 증착 방법으로 형성하는 경우에 상기 접합층(170)이 반드시 형성되어야 하는 것은 아니므로 상기 접합층(170)은 선택적으로 형성될 수도 있다.Therefore, when the conductive support substrate 175 is formed by a plating or deposition method, the bonding layer 170 is not necessarily formed, and thus the bonding layer 170 may be selectively formed.

상기 접합층(170)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.The bonding layer 170 may include a barrier metal or a bonding metal, and may include, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, or Ta. .

상기 접합층(170) 상에는 상기 반사층(160)이 형성될 수 있다. 상기 반사층(160)은 상기 발광 구조층(135)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다. The reflective layer 160 may be formed on the bonding layer 170. The reflective layer 160 may reflect light incident from the light emitting structure layer 135 to improve light extraction efficiency.

상기 반사층(160)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한 상기 반사층(160)은 상기 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 상기 반사층(160)은 광 효율을 증가시키기 위한 것으로 반드시 형성되어야 하는 것은 아니다.The reflective layer 160 may be formed of, for example, a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, and Hf. In addition, the reflective layer 160 may be formed in a multilayer using a light transmitting conductive material such as the metal or alloy and IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, for example, IZO / Ni, AZO / It can be laminated with Ag, IZO / Ag / Ni, AZO / Ag / Ni and the like. The reflective layer 160 is to increase the light efficiency and is not necessarily formed.

상기 반사층(160) 상에는 상기 오믹 접촉층(150)이 형성될 수 있다. 상기 오믹 접촉층(150)은 상기 제2 도전형의 반도체층(130)에 오믹 접촉되어 상기 발광 구조층(135)에 전원이 원활히 공급되도록 하며, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 중 적어도 어느 하나를 포함할 수 있다. The ohmic contact layer 150 may be formed on the reflective layer 160. The ohmic contact layer 150 is in ohmic contact with the second conductive semiconductor layer 130 so that power is smoothly supplied to the light emitting structure layer 135, and ITO, IZO, IZTO, IAZO, IGZO, IGTO, It may include at least one of AZO, ATO.

즉, 상기 오믹 접촉층(150)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.That is, the ohmic contact layer 150 may selectively use a translucent conductive layer and a metal, and may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), and indium aluminum zinc oxide (AZO). ), Indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrO x , RuO x , RuO x / ITO, One or more of Ni, Ag, Ni / IrO x / Au, and Ni / IrO x / Au / ITO may be used to implement a single layer or multiple layers.

상기 오믹 접촉층(150)은 상기 제2 도전형의 반도체층(130)에 캐리어의 주입을 원활히 하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다. The ohmic contact layer 150 is for smoothly injecting a carrier into the second conductive semiconductor layer 130 and is not necessarily formed.

예를 들어, 상기 반사층(160)으로 사용되는 물질은 상기 제2 도전형의 반도체층(130)과 오믹 접촉을 하는 물질로 선택될 수 있으며, 이 경우 상기 제2 도전형의 반도체층(130)에 주입되는 캐리어는 상기 오믹 접촉층(150)을 형성하는 경우와 차이가 크지 않다.For example, the material used as the reflective layer 160 may be selected as a material in ohmic contact with the second conductive semiconductor layer 130. In this case, the second conductive semiconductor layer 130 may be selected. The carrier injected into is not significantly different from the case of forming the ohmic contact layer 150.

상기 오믹 접촉층(150)과 상기 제2 도전형의 반도체층(130) 사이에는 전류 차단층(Current Blocking Layer, CBL)(145)이 형성될 수 있다. 상기 전류 차단층(145)의 상면은 상기 제2 도전형의 반도체층(130)과 접촉하고, 상기 전류 차단층(145)의 하면 및 측면은 상기 오믹 접촉층(150)과 접촉한다.A current blocking layer (CBL) 145 may be formed between the ohmic contact layer 150 and the second conductive semiconductor layer 130. The upper surface of the current blocking layer 145 is in contact with the second conductive semiconductor layer 130, and the lower surface and side surfaces of the current blocking layer 145 are in contact with the ohmic contact layer 150.

상기 전류 차단층(145)은 상기 전극(115)과 적어도 일부가 오버랩되도록 형성될 수 있으며, 이에 따라 상기 전극(115)과 상기 전도성 지지기판(175) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 상기 발광 소자(100)의 발광 효율을 향상시킬 수 있다. The current blocking layer 145 may be formed to overlap at least a portion of the electrode 115, thereby concentrating a current to a shortest distance between the electrode 115 and the conductive support substrate 175. The light emission efficiency of the light emitting device 100 may be improved by mitigating.

상기 전류 차단층(145)의 폭은 상기 전극(115)의 폭의 0.9~1.3배의 크기를 갖는다. 예를 들어, 상기 전류 차단층(145)의 폭은 상기 전극(115)의 폭의 1.1~1.3배의 크기를 가질 수 있다.The width of the current blocking layer 145 has a size of 0.9 to 1.3 times the width of the electrode 115. For example, the width of the current blocking layer 145 may have a size of 1.1 to 1.3 times the width of the electrode 115.

상기 전류 차단층(145)은 상기 반사층(160) 또는 상기 오믹 접촉층(150)보다 전기 전도성이 낮은 물질, 상기 제2 도전형의 반도체층(130)과 쇼트키 접촉을 형성하는 물질, 또는 전기 절연성 물질을 이용하여 형성될 수 있다.The current blocking layer 145 is a material having lower electrical conductivity than the reflective layer 160 or the ohmic contact layer 150, a material forming Schottky contact with the semiconductor layer 130 of the second conductivity type, or an electrical It may be formed using an insulating material.

예를 들어, 상기 전류 차단층(145)은 ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다. For example, the current blocking layer 145 is formed of ZnO, SiO 2 , SiON, It may include at least one of Si 3 N 4 , Al 2 O 3, TiO 2 , Ti, Al, Cr.

한편, 상기 전류 차단층(145)은 상기 오믹 접촉층(150)과 상기 제2 도전형의 반도체층(130) 사이에 형성되거나, 상기 반사층(160)과 상기 오믹 접촉층(150) 사이에 형성될 수도 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the current blocking layer 145 is formed between the ohmic contact layer 150 and the second conductive semiconductor layer 130, or is formed between the reflective layer 160 and the ohmic contact layer 150. It may be, but is not limited thereto.

또한, 상기 전류 차단층(145)은 상기 발광 구조층(135) 내에서 전류가 넓게 퍼져 흐르게 하기 위한 것으로, 상기 전류 차단층(145)은 반드시 형성하여야 하는 것은 아니다. In addition, the current blocking layer 145 is to allow a wide current to flow in the light emitting structure layer 135, and the current blocking layer 145 is not necessarily formed.

상기 보호층(140)은 상기 접합층(170) 상의 둘레 영역에 형성될 수 있다. 상기 접합층(170)이 형성되지 않는 경우에는 상기 전도성 지지기판(175) 상의 둘레 영역에 형성될 수도 있다.The protective layer 140 may be formed in the peripheral area on the bonding layer 170. When the bonding layer 170 is not formed, the bonding layer 170 may be formed in a circumferential region on the conductive support substrate 175.

상기 보호층(140)은 상기 발광 구조층(145)과 상기 접합층(170) 사이의 계면이 박리되어 상기 발광 소자(100)의 신뢰성이 저하되는 현상을 감소시킬 수 있다.The passivation layer 140 may reduce a phenomenon in which the interface between the light emitting structure layer 145 and the bonding layer 170 is peeled off, thereby reducing the reliability of the light emitting device 100.

상기 보호층(140)은 전도성을 갖는 물질로 형성된 전도성 보호층 또는 비전도성을 갖는 물질로 형성된 비전도성 보호층이 될 수 있다.The protective layer 140 may be a conductive protective layer formed of a conductive material or a non-conductive protective layer formed of a non-conductive material.

상기 전도성 보호층은 투명 전도성 산화막으로 형성되거나 Ti, Ni, Pt, Pd, Rh, Ir, W 중 적어도 어느 하나를 포함할 수 있다. The conductive protective layer may be formed of a transparent conductive oxide layer or may include at least one of Ti, Ni, Pt, Pd, Rh, Ir, and W.

예를 들어, 상기 투명 전도성 산화막은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중 어느 하나가 될 수 있다.For example, the transparent conductive oxide film may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), or IGTO (indium). gallium tin oxide), aluminum zinc oxide (AZO), antimony tin oxide (ATO), or gallium zinc oxide (GZO).

또한, 상기 전도성 보호층은 칩 분리 공정에서 상기 발광 구조층(145)을 단위 칩으로 분리하기 위해 아이솔레이션 에칭을 실시하는 경우, 상기 접합층(170)에서 파편이 발생되어 상기 파편이 상기 제2 도전형의 반도체층(130)과 활성층(120) 사이 또는 상기 활성층(120)과 제1 도전형의 반도체층(110) 사이에 부착되어 전기적 단락이 발생되는 것을 방지한다. In addition, when the conductive protection layer performs isolation etching to separate the light emitting structure layer 145 into unit chips in a chip separation process, debris is generated in the bonding layer 170 so that the debris is formed in the second conductive layer. Is attached between the semiconductor layer 130 and the active layer 120 of the type or between the active layer 120 and the semiconductor layer 110 of the first conductivity type to prevent the occurrence of an electrical short.

따라서, 상기 전도성 보호층은 아이솔레이션 에칭시 깨지거나 파편이 발생되지 않는 물질로 형성된다.Therefore, the conductive protective layer is formed of a material that is not broken or fragments during the isolation etching.

상기 전도성 보호층은 전기 전도성을 가지므로, 상기 전도성 보호층을 통해 상기 발광 구조층(135)에 전류가 주입될 수 있다. Since the conductive protective layer has electrical conductivity, a current can be injected into the light emitting structure layer 135 through the conductive protective layer.

따라서, 상기 발광 구조층(135)의 주변 영역에 배치되는 상기 전도성 보호층 상에 배치된 활성층(120)에서도 빛이 효과적으로 발생될 수 있으며, 발광 소자의 광 효율이 향상될 수 있다.Therefore, light may be effectively generated even in the active layer 120 disposed on the conductive protective layer disposed in the peripheral area of the light emitting structure layer 135, and the light efficiency of the light emitting device may be improved.

또한, 상기 전도성 보호층은 상기 전류 차단층(145)에 의해 동작 전압이 증가되는 것을 감소시켜 발광 소자의 동작 전압을 낮출 수 있다.In addition, the conductive protection layer can reduce the operating voltage of the light emitting device by reducing the increase in the operating voltage by the current blocking layer 145.

상기 전도성 보호층은 상기 오믹 접촉층(150)과 동일한 재질로 형성될 수도 있다.The conductive protective layer may be formed of the same material as the ohmic contact layer 150.

상기 비전도성 보호층은 전기 전도도가 매우 낮아 실질적으로 비전도성을 가지는 물질로 형성될 수 있다. 상기 비전도성 보호층은 상기 반사층(160) 또는 상기 오믹 접촉층(150)보다 전기 전도성이 현저히 낮은 물질, 상기 제2 도전형의 반도체층(130)과 쇼트키 접촉을 형성하는 물질, 또는 전기 절연성 물질로 형성될 수 있다. The non-conductive protective layer may be formed of a material having substantially non-conductivity with very low electrical conductivity. The non-conductive protective layer is a material having a significantly lower electrical conductivity than the reflective layer 160 or the ohmic contact layer 150, a material forming Schottky contact with the second conductive semiconductor layer 130, or an electrical insulating layer. It can be formed of a material.

예를 들어, 상기 비전도성 보호층은 ZnO 또는 SiO2로 형성될 수 있다.For example, the nonconductive protective layer may be formed of ZnO or SiO 2 .

상기 비전도성 보호층은 상기 접합층(170)과 상기 활성층(120) 사이의 거리를 증가시킨다. 따라서, 상기 접합층(170)과 상기 활성층(120) 사이의 전기적 단락이 발생될 가능성을 감소시킬 수 있다.The non-conductive protective layer increases the distance between the bonding layer 170 and the active layer 120. Therefore, the possibility of an electrical short between the bonding layer 170 and the active layer 120 may be reduced.

또한, 상기 비전도성 보호층은 칩 분리 공정에서 상기 발광 구조층(145)을 단위 칩으로 분리하기 위해 아이솔레이션 에칭을 실시하는 경우, 상기 접합층(170)에서 파편이 발생되어 상기 파편이 상기 제2 도전형의 반도체층(130)과 활성층(120) 사이 또는 상기 활성층(120)과 제1 도전형의 반도체층(110) 사이에 부착되어 전기적 단락이 발생되는 것을 방지한다. In addition, when the non-conductive protective layer is subjected to isolation etching to separate the light emitting structure layer 145 into unit chips in a chip separation process, fragments are generated in the bonding layer 170 such that the fragments are formed in the second layer. It is attached between the conductive semiconductor layer 130 and the active layer 120 or between the active layer 120 and the first conductive semiconductor layer 110 to prevent an electrical short.

상기 비전도성 보호층은 아이솔레이션 에칭시 깨지거나 파편이 발생되지 않는 물질 또는 극히 일부분이 깨지거나 소량의 파편이 발생되더라도 전기적 단락을 일으키지 않는 전기 절연성을 가진 물질로 형성된다.The non-conductive protective layer is formed of a material that does not break or cause fragments during etching, or an electrically insulating material that does not cause an electrical short even if a very small portion or a small amount of fragments occurs.

상기 오믹 접촉층(150) 및 상기 보호층(140) 상에는 상기 발광 구조층(135)이 형성될 수 있다. The light emitting structure layer 135 may be formed on the ohmic contact layer 150 and the passivation layer 140.

상기 발광 구조층(135)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정에서 경사면이 형성될 수 있으며, 상기 경사면은 상기 보호층(140)과 적어도 일부분이 오버랩된다. Side surfaces of the light emitting structure layer 135 may be formed with an inclined surface in an isolation etching process, which is divided into unit chips, and the inclined surface overlaps the protective layer 140 at least partially.

상기 보호층(140)의 상면의 일부는 상기 아이솔레이션 에칭에 의해 노출될 수 있다. A portion of the upper surface of the protective layer 140 may be exposed by the isolation etching.

따라서, 상기 보호층(140)은 상기 발광 구조층(135)과 일부 영역이 오버랩되고 상기 발광 구조층(135)과 나머지 영역이 오버랩되지 않도록 형성될 수도 있다.Therefore, the passivation layer 140 may be formed so that the light emitting structure layer 135 and some regions overlap and the light emitting structure layer 135 and the remaining regions do not overlap.

상기 발광 구조층(135)은 복수의 3족 내지 5족 원소의 화합물 반도체층을 포함할 수 있으며, 예를 들어, 상기 제1 도전형의 반도체층(110), 상기 제1 도전형의 반도체층(110) 아래에 활성층(120), 상기 활성층(120) 아래에 상기 제2 도전형의 반도체층(130)을 포함할 수 있다. The light emitting structure layer 135 may include a compound semiconductor layer of a plurality of Group 3 to Group 5 elements, for example, the first conductive semiconductor layer 110 and the first conductive semiconductor layer. The active layer 120 may be formed under the 110, and the semiconductor layer 130 of the second conductivity type may be included under the active layer 120.

상기 제1 도전형의 반도체층(110)은 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1 도전형의 반도체층(110)이 N형 반도체층인 경우, 상기 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1 도전형의 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first conductive semiconductor layer 110 is a compound semiconductor of a Group III-V group element doped with a first conductive dopant, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP and the like can be selected. When the first conductivity type semiconductor layer 110 is an N type semiconductor layer, the first conductivity type dopant includes an N type dopant such as Si, Ge, Sn, Se, Te, or the like. The first conductive semiconductor layer 110 may be formed as a single layer or a multilayer, but is not limited thereto.

상기 활성층(120)은 상기 제1 도전형의 반도체층(110) 아래에 형성되며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(120)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층으로 형성될 수 있다.The active layer 120 is formed under the first conductive semiconductor layer 110, and may include any one of a single quantum well structure, a multi-quantum well structure (MQW), a quantum dot structure, and a quantum line structure. The active layer 120 may be formed of a well layer and a barrier layer, for example, an InGaN well layer / GaN barrier layer or an InGaN well layer / AlGaN barrier layer, using a compound semiconductor material of Group III-V elements.

상기 활성층(120)과 상기 제1 도전형의 반도체층(110) 사이 또는 상기 활성층(120)과 상기 제2 도전형의 반도체층(130) 사이에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.A conductive clad layer may be formed between the active layer 120 and the first conductive semiconductor layer 110 or between the active layer 120 and the second conductive semiconductor layer 130. The type cladding layer may be formed of an AlGaN-based semiconductor.

상기 제2 도전형의 반도체층(130)은 상기 활성층(120) 아래에 형성되며, 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2 도전형의 반도체층(130)이 P형 반도체층인 경우, 상기 제2 도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2 도전형의 반도체층(130)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The second conductive semiconductor layer 130 is formed under the active layer 120, and is a compound semiconductor of group III-V group elements doped with a second conductive dopant, for example, GaN, AlN, AlGaN, InGaN, InN. , InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP and the like. When the second conductivity type semiconductor layer 130 is a P type semiconductor layer, the second conductivity type dopant includes a P type dopant such as Mg and Zn. The second conductive semiconductor layer 130 may be formed as a single layer or a multilayer, but is not limited thereto.

한편, 상기 발광 구조층(135)은 상기 제2 도전형의 반도체층(130) 아래에 N형 반도체층을 포함할 수 있다. 예를 들어, 상기 발광 구조층(135)은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.The light emitting structure layer 135 may include an N-type semiconductor layer under the second conductive semiconductor layer 130. For example, the light emitting structure layer 135 may include at least one of an N-P junction, a P-N junction, an N-P-N junction, and a P-N-P junction structure.

상기 발광 구조층(135) 상면에는 상기 전극(115)이 형성된다. 상기 전극(115)은 소정의 패턴 형상으로 분기될 수 있으며, 이에 대해 한정하지는 않는다.The electrode 115 is formed on an upper surface of the light emitting structure layer 135. The electrode 115 may be branched in a predetermined pattern shape, but is not limited thereto.

상기 제1 도전형의 반도체층(110)의 상면은 광 추출 효율을 증가시키기 위해 러프니스 패턴(112)이 형성될 수 있다. 이에 따라 상기 전극(115)의 상면에도 러프니스 패턴이 형성될 수 있으며, 이에 대해 한정하지는 않는다.The roughness pattern 112 may be formed on the top surface of the first conductive semiconductor layer 110 to increase light extraction efficiency. Accordingly, a roughness pattern may be formed on the upper surface of the electrode 115, but the present invention is not limited thereto.

상기 전극(115)은 상기 제1 도전형의 반도체층(110)의 상면에 접촉될 수 있다. 또한 상기 전극(115)은 적어도 하나의 패드부, 상기 패드부에 연결된 적어도 한 가지 형상의 핑거부가 동일 또는 상이한 적층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The electrode 115 may be in contact with an upper surface of the first conductive semiconductor layer 110. In addition, the electrode 115 may be formed of at least one pad part and at least one shape finger part connected to the pad part in the same or different stacked structure, but is not limited thereto.

실시예에서 상기 전극(115)은 외부 전극(115a), 내부 전극(115b), 패드부(도 13의 115c)를 포함할 수 있다. 즉, 상기 핑거부는 상기 외부 전극(115a) 및 내부 전극(115b)의 형태로 형성될 수도 있다.In an embodiment, the electrode 115 may include an external electrode 115a, an internal electrode 115b, and a pad part (115c of FIG. 13). That is, the finger portion may be formed in the form of the external electrode 115a and the internal electrode 115b.

상기 전극(115)은 적어도 일부분이 상기 보호층(140) 및 상기 전류 차단층(145)과 오버랩될 수 있다. At least a portion of the electrode 115 may overlap the protective layer 140 and the current blocking layer 145.

예를 들어, 상기 외부 전극(115a)은 상기 보호층(140)과 수직 방향에서 오버랩되고, 상기 내부 전극(115b)은 상기 전류 차단층(145)과 수직 방향에서 오버랩될 수도 있다. 물론, 상기 전류 차단층(145)이 형성되지 않은 경우, 상기 외부 전극(115a)이 상기 보호층(140)과 수직 방향에서 오버랩될 수도 있다.For example, the external electrode 115a may overlap the protective layer 140 in the vertical direction, and the internal electrode 115b may overlap the current blocking layer 145 in the vertical direction. Of course, when the current blocking layer 145 is not formed, the external electrode 115a may overlap with the protective layer 140 in the vertical direction.

상기 보호층(140)이 전도성 보호층으로 형성되는 경우, 상기 전도성 보호층과 상기 전극(115)이 오버랩되기 때문에, 상기 전도성 보호층의 상측에 배치된 활성층(120)으로 많은 전류가 흐를 수 있도록 할 수 있다. 따라서, 보다 더 넓은 영역의 활성층(120)에서 빛이 방출되므로 발광 소자(100)의 광 효율이 증가될 수 있다. 아울러, 상기 발광 소자(100)의 동작 전압도 감소될 수 있다.When the protective layer 140 is formed of a conductive protective layer, since the conductive protective layer and the electrode 115 overlap, so that a large amount of current can flow to the active layer 120 disposed above the conductive protective layer. can do. Therefore, since light is emitted from the active layer 120 in a wider area, the light efficiency of the light emitting device 100 may be increased. In addition, the operating voltage of the light emitting device 100 may also be reduced.

상기 보호층(140)이 비전도성 보호층으로 형성되는 경우, 상기 비전도성 보호층의 상측에 배치되는 활성층(120)에는 많은 전류가 흐르지 않아 빛이 발생되지 않을 수도 있으며 결과적으로 발광 소자(100)의 광 효율이 저하될 수 있다. 그러나, 실시예에서는 상기 전극(115)이 상기 비전도성 보호층과 오버랩되는 위치에 배치되기 때문에, 상기 비전도성 보호층의 상측에 배치된 활성층(120)으로 더 많은 전류가 흐를 수 있도록 할 수 있다. 따라서, 보다 더 넓은 영역의 활성층(120)에서 빛이 방출되므로 발광 소자(100)의 광 효율이 증가될 수 있다.When the protective layer 140 is formed of a non-conductive protective layer, light may not be generated because a large amount of current does not flow in the active layer 120 disposed above the non-conductive protective layer. The light efficiency of may be lowered. However, in the embodiment, since the electrode 115 is disposed at a position overlapping with the nonconductive protective layer, more current can flow to the active layer 120 disposed above the nonconductive protective layer. . Therefore, since light is emitted from the active layer 120 in a wider area, the light efficiency of the light emitting device 100 may be increased.

상기 발광 구조층(135)의 적어도 측면에는 상기 패시베이션층(180)이 형성될 수 있다. 또한, 상기 패시베이션층(180)은 상기 제1 도전형의 반도체층(110)의 상면 및 상기 보호층(140)의 상면에 형성될 수 있으나, 이에 대해 한정하지는 않는다.The passivation layer 180 may be formed on at least a side of the light emitting structure layer 135. In addition, the passivation layer 180 may be formed on an upper surface of the first conductive semiconductor layer 110 and an upper surface of the protective layer 140, but is not limited thereto.

상기 패시베이션층(180)은 상기 발광 구조층(135)을 전기적으로 보호하기 위하여 형성될 수 있으며, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있으나, 이에 대해 한정하지는 않는다. The passivation layer 180 may be formed to electrically protect the light emitting structure layer 135. For example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , to be formed of Al 2 O 3 But it is not limited thereto.

도 13은 실시예에 따른 발광 소자에서 전극의 평면 상의 형태를 도시한 도면이다. 도 1에는 전극을 I-I' 단면으로 절단한 형태가 도시되어 있다.13 is a view showing a shape on a plane of the electrode in the light emitting device according to the embodiment. Figure 1 shows a form in which the electrode is cut in the section II '.

도 1과 도 13을 참조하면, 상기 전극(115)은 상기 제1 도전형의 반도체층(110) 상에 형성되며, 상기 제1 도전형의 반도체층(110)의 상면 주변부를 따라 연장되는 상기 외부 전극(115a)과, 상기 외부 전극(115a)의 제1 부분과 외부 전극(115a)의 제2 부분을 연결하는 내부 전극(115b)을 포함할 수 있다. 상기 내부 전극(115b)은 상기 외부 전극(115a)에 의해 둘러싸여지는 영역 내에 배치될 수도 있다.1 and 13, the electrode 115 is formed on the first conductive semiconductor layer 110 and extends along the upper periphery of the first conductive semiconductor layer 110. The external electrode 115a may include an internal electrode 115b connecting the first portion of the external electrode 115a and the second portion of the external electrode 115a. The inner electrode 115b may be disposed in an area surrounded by the outer electrode 115a.

상기 외부 전극(115a)은 제1 외부 전극(115a1), 제2 외부 전극(115a2), 제3 외부 전극(115a3), 제4 외부 전극(115a4)을 포함한다. 그리고, 상기 내부 전극(115b)은 제1 내부 전극(115b1), 제2 내부 전극(115b2), 제3 내부 전극(115b3), 제4 내부 전극(115b4)을 포함할 수도 있다.The external electrode 115a includes a first external electrode 115a1, a second external electrode 115a2, a third external electrode 115a3, and a fourth external electrode 115a4. The internal electrode 115b may include a first internal electrode 115b1, a second internal electrode 115b2, a third internal electrode 115b3, and a fourth internal electrode 115b4.

상기 외부 전극(115a)은 상기 제1 도전형의 반도체층(110)의 최외곽부로부터 50㎛ 이내에 적어도 일부분이 형성될 수 있으며, 상기 외부 전극(115a)은 상기 패시베이션층(180)과 접촉할 수도 있다.At least a portion of the external electrode 115a may be formed within 50 μm from an outermost portion of the first conductive semiconductor layer 110, and the external electrode 115a may be in contact with the passivation layer 180. It may be.

상기 외부 전극(115a)은 4개의 변과 4개의 꼭지점을 갖는 사각형 형태로 배치될 수 있으며, 제1 방향으로 연장된 상기 제1 외부 전극(115a1) 및 제2 외부 전극(115a2)과 상기 제1 방향에 수직한 제2 방향으로 연장된 상기 제3 외부 전극(115a3) 및 제4 외부 전극(115a4)을 포함한다.The external electrode 115a may be disposed in a quadrangular shape having four sides and four vertices, and the first external electrode 115a1 and the second external electrode 115a2 extending in a first direction, and the first And a third external electrode 115a3 and a fourth external electrode 115a4 extending in a second direction perpendicular to the direction.

상기 패드부(115c)는 제1 패드부(115c1)와 제2 패드부(115c2)를 포함할 수도 있으며, 상기 제1 패드부(115c1)는 상기 제1 외부 전극(115a1)과 상기 제3 외부 전극(115a3)이 접하는 부분에 배치되고, 상기 제2 패드부(115c2)는 상기 제1 외부 전극(115a1)과 상기 제4 외부 전극(115a4)이 접하는 부분에 배치될 수 있다.The pad part 115c may include a first pad part 115c1 and a second pad part 115c2, and the first pad part 115c1 may include the first external electrode 115a1 and the third external part. The electrode 115a3 may be disposed to be in contact with each other, and the second pad part 115c2 may be disposed at a portion where the first external electrode 115a1 and the fourth external electrode 115a4 are in contact with each other.

상기 내부 전극(115b)은 상기 제2 방향으로 연장되어 상기 제1 방향으로 연장된 제1 외부 전극(115a1) 및 제2 외부 전극(115a2)을 연결하는 제1 내부 전극(115b1), 제2 내부 전극(115b2) 및 제3 내부 전극(115b3)과, 상기 제1 방향으로 연장되어 상기 제2 방향으로 연장된 제3 외부 전극(115a3) 및 제4 외부 전극(115a4)을 연결하는 제4 내부 전극(115b4)을 포함한다.The internal electrode 115b extends in the second direction to connect the first external electrode 115a1 and the second external electrode 115a2 extending in the first direction, and the second internal electrode. A fourth internal electrode connecting the electrode 115b2 and the third internal electrode 115b3 and the third external electrode 115a3 and the fourth external electrode 115a4 extending in the first direction and extending in the second direction. 115b4.

상기 제1 외부 전극(115a1)과 상기 제4 내부 전극(115b4) 사이의 거리(A)는 상기 제2 외부 전극(115a2)과 상기 제4 내부 전극(115b4) 사이의 거리(B) 보다 길게 형성될 수도 있다.The distance A between the first external electrode 115a1 and the fourth internal electrode 115b4 is longer than the distance B between the second external electrode 115a2 and the fourth internal electrode 115b4. May be

또한, 제3 외부 전극(115a3)과 상기 제1 내부 전극(115b1) 사이의 거리(C), 상기 제1 내부 전극(115b1)과 상기 제2 내부 전극(115b2) 사이의 거리(D), 제2 내부 전극(115b2)와 제3 내부 전극(115b3) 사이의 거리(E), 상기 제3 내부 전극(115b3)과 상기 제4 외부 전극(115a4) 사이의 거리(F)는 실질적으로 동일하게 형성될 수도 있다.Further, the distance C between the third external electrode 115a3 and the first internal electrode 115b1, the distance D between the first internal electrode 115b1 and the second internal electrode 115b2, and The distance E between the second internal electrode 115b2 and the third internal electrode 115b3 and the distance F between the third internal electrode 115b3 and the fourth external electrode 115a4 are substantially the same. May be

또한, 상기 외부 전극(115a)의 적어도 일부분의 폭은 상기 내부 전극(115b)의 폭보다 크게 형성될 수 있다. 그리고, 상기 외부 전극(115a)의 적어도 일부분의 폭은 상기 외부 전극(115a)의 나머지 부분의 폭보다 크게 형성될 수 있다.In addition, the width of at least a portion of the external electrode 115a may be greater than the width of the internal electrode 115b. The width of at least a portion of the external electrode 115a may be larger than the width of the remaining portion of the external electrode 115a.

예를 들어, 상기 제1 외부 전극(115a1)의 폭은 상기 내부 전극(115b)의 폭보다 크게 형성될 수 있고, 상기 제1 외부 전극(115a1)의 폭은 상기 제2 외부 전극(115a2)의 폭보다 크게 형성될 수도 있다. For example, the width of the first external electrode 115a1 may be greater than the width of the internal electrode 115b, and the width of the first external electrode 115a1 may be greater than that of the second external electrode 115a2. It may be formed larger than the width.

또한, 상기 제3 외부 전극(115a3) 및 제4 외부 전극(115a4)의 폭 중 상기 제1 외부 전극(115a1)에 인접한 부분의 폭은 상기 제2 외부 전극(115a2)에 인접한 부분의 폭보다 크게 형성될 수도 있다.In addition, the width of the portion adjacent to the first external electrode 115a1 among the widths of the third external electrode 115a3 and the fourth external electrode 115a4 is larger than the width of the portion adjacent to the second external electrode 115a2. It may be formed.

상기 내부 전극(115b)은 상기 외부 전극(115a)에 의해 둘러싸인 내부 영역을 복수의 영역으로 구분한다. 상기 복수의 영역 중 폭이 큰 상기 제1 외부 전극(115a1)과 접하는 영역은 폭이 작은 상기 제2 외부 전극(115a2)과 접하는 영역에 비해 면적이 넓게 형성된다.The inner electrode 115b divides the inner region surrounded by the outer electrode 115a into a plurality of regions. The area of the plurality of areas in contact with the larger first external electrode 115a1 is wider than the area of the areas in contact with the small second external electrode 115a2.

도 13에 도시된 실시예에 따른 발광 소자의 전극(115)은 적어도 한 변의 길이가 800-1200㎛인 발광 구조층(135)에 적용될 수도 있다. 적어도 한 변의 길이가 800㎛ 미만인 경우에 상기 전극(115)에 의해 광이 방출되는 영역이 감소될 수 있고, 적어도 한 변의 길이가 1200㎛ 보다 큰 경우에는 상기 전극(115)을 통해 전류를 효과적으로 공급할 수 없다. 예를 들어, 도 13에 도시된 전극(115)은 가로 및 세로의 길이가 각각 1000㎛인 발광 구조층(135)에 적용될 수도 있다.The electrode 115 of the light emitting device according to the embodiment shown in FIG. 13 may be applied to the light emitting structure layer 135 having a length of at least one side of 800-1200 μm. When the length of at least one side is less than 800 μm, the area where light is emitted by the electrode 115 may be reduced, and when the length of the at least one side is larger than 1200 μm, the current may be effectively supplied through the electrode 115. Can't. For example, the electrode 115 illustrated in FIG. 13 may be applied to the light emitting structure layer 135 having horizontal and vertical lengths of 1000 μm, respectively.

상기와 같은 전극(115)은 상기 전극(115)이 차지하는 면적에 비하여 저항을 감소시키고 전류가 효과적으로 퍼지도록 할 수 있다.As described above, the electrode 115 may reduce the resistance and effectively spread the current compared to the area occupied by the electrode 115.

도 14는 실시예에 따른 발광 소자에서 전극의 평면 상의 형태의 다른 예를 도시한 도면이다. 14 is a view showing another example of the shape on the plane of the electrode in the light emitting device according to the embodiment.

도 1과 도 14을 참조하면, 상기 전극(115)은 상기 제1 도전형의 반도체층(110) 상에 형성되며, 상기 제1 도전형의 반도체층(110)의 상면 주변부를 따라 연장되는 상기 외부 전극(115a)과, 상기 외부 전극(115a)과 외부 전극(115a)을 연결하는 내부 전극(115b)을 포함할 수 있다.1 and 14, the electrode 115 is formed on the first conductive semiconductor layer 110 and extends along the upper periphery of the first conductive semiconductor layer 110. An external electrode 115a and an internal electrode 115b connecting the external electrode 115a and the external electrode 115a may be included.

상기 외부 전극(115a)은 제1 외부 전극(115a1), 제2 외부 전극(115a2), 제3 외부 전극(115a3), 제4 외부 전극(115a4)을 포함한다. 그리고, 상기 내부 전극(115b)은 제1 내부 전극(115b1), 제2 내부 전극(115b2), 제3 내부 전극(115b3)을 포함할 수도 있다.The external electrode 115a includes a first external electrode 115a1, a second external electrode 115a2, a third external electrode 115a3, and a fourth external electrode 115a4. The internal electrode 115b may include a first internal electrode 115b1, a second internal electrode 115b2, and a third internal electrode 115b3.

상기 외부 전극(115a)은 상기 제1 도전형의 반도체층(110)의 최외곽부로부터 50㎛ 이내에 적어도 일부분이 형성될 수 있으며, 상기 외부 전극(115a)은 상기 패시베이션층(180)과 접촉할 수도 있다.At least a portion of the external electrode 115a may be formed within 50 μm from an outermost portion of the first conductive semiconductor layer 110, and the external electrode 115a may be in contact with the passivation layer 180. It may be.

상기 외부 전극(115a)은 4개의 변과 4개의 꼭지점을 갖는 사각형 형태로 배치될 수 있으며, 제1 방향으로 연장된 상기 제1 외부 전극(115a1) 및 제2 외부 전극(115a2)과 상기 제1 방향에 수직한 제2 방향으로 연장된 상기 제3 외부 전극(115a3) 및 제4 외부 전극(115a4)을 포함한다.The external electrode 115a may be disposed in a quadrangular shape having four sides and four vertices, and the first external electrode 115a1 and the second external electrode 115a2 extending in a first direction, and the first And a third external electrode 115a3 and a fourth external electrode 115a4 extending in a second direction perpendicular to the direction.

상기 패드부(115c)는 제1 패드부(115c1)와 제2 패드부(115c2)를 포함할 수도 있으며, 상기 제1 패드부(115c1)는 상기 제1 외부 전극(115a1)과 상기 제3 외부 전극(115a3)이 접하는 부분에 배치되고, 상기 제2 패드부(115c2)는 상기 제1 외부 전극(115a1)과 상기 제4 외부 전극(115a4)이 접하는 부분에 배치될 수 있다.The pad part 115c may include a first pad part 115c1 and a second pad part 115c2, and the first pad part 115c1 may include the first external electrode 115a1 and the third external part. The electrode 115a3 may be disposed to be in contact with each other, and the second pad part 115c2 may be disposed at a portion where the first external electrode 115a1 and the fourth external electrode 115a4 are in contact with each other.

상기 내부 전극(115b)은 상기 제2 방향으로 연장되어 상기 제1 방향으로 연장된 제1 외부 전극(115a1) 및 제2 외부 전극(115a2)을 연결하는 제1 내부 전극(115b1) 및 제2 내부 전극(115b2)과, 상기 제1 방향으로 연장되어 상기 제2 방향으로 연장된 제3 외부 전극(115a3) 및 제4 외부 전극(115a4)을 연결하는 제3 내부 전극(115b3)을 포함한다.The internal electrode 115b extends in the second direction to connect the first external electrode 115a1 and the second external electrode 115a2 extending in the first direction, and the second internal electrode 115b1. The electrode 115b2 includes a third internal electrode 115b3 extending in the first direction and connecting the third external electrode 115a3 and the fourth external electrode 115a4 extending in the second direction.

상기 제1 외부 전극(115a1)과 상기 제3 내부 전극(115b3) 사이의 거리(A)는 상기 제2 외부 전극(115a2)과 상기 제3 내부 전극(115b3) 사이의 거리(B) 보다 길게 형성될 수도 있다.The distance A between the first external electrode 115a1 and the third internal electrode 115b3 is longer than the distance B between the second external electrode 115a2 and the third internal electrode 115b3. May be

또한, 제3 외부 전극(115a3)과 상기 제1 내부 전극(115b1) 사이의 거리(C), 상기 제1 내부 전극(115b1)과 상기 제2 내부 전극(115b2) 사이의 거리(D), 제2 내부 전극(115b2)과 상기 제4 외부 전극(115a4) 사이의 거리(E)는 실질적으로 동일하게 형성될 수도 있다.Further, the distance C between the third external electrode 115a3 and the first internal electrode 115b1, the distance D between the first internal electrode 115b1 and the second internal electrode 115b2, and The distance E between the second internal electrode 115b2 and the fourth external electrode 115a4 may be substantially the same.

또한, 상기 외부 전극(115a)의 적어도 일부분의 폭은 상기 내부 전극(115b)의 폭보다 크게 형성될 수 있다. 그리고, 상기 외부 전극(115a)의 적어도 일부분의 폭은 상기 외부 전극(115a)의 나머지 부분의 폭보다 크게 형성될 수 있다.In addition, the width of at least a portion of the external electrode 115a may be greater than the width of the internal electrode 115b. The width of at least a portion of the external electrode 115a may be larger than the width of the remaining portion of the external electrode 115a.

예를 들어, 상기 제1 외부 전극(115a1)의 폭은 상기 내부 전극(115b)의 폭보다 크게 형성될 수 있고, 상기 제1 외부 전극(115a1)의 폭은 상기 제2 외부 전극(115a2)의 폭보다 크게 형성될 수도 있다. For example, the width of the first external electrode 115a1 may be greater than the width of the internal electrode 115b, and the width of the first external electrode 115a1 may be greater than that of the second external electrode 115a2. It may be formed larger than the width.

또한, 상기 제3 외부 전극(115a3) 및 제4 외부 전극(115a4)의 폭 중 상기 제1 외부 전극(115a1)에 인접한 부분의 폭은 상기 제2 외부 전극(115a2)에 인접한 부분의 폭보다 크게 형성될 수도 있다.In addition, the width of the portion adjacent to the first external electrode 115a1 among the widths of the third external electrode 115a3 and the fourth external electrode 115a4 is larger than the width of the portion adjacent to the second external electrode 115a2. It may be formed.

상기 내부 전극(115b)은 상기 외부 전극(115a)에 의해 둘러싸인 내부 영역을 복수의 영역으로 구분한다. 상기 복수의 영역 중 폭이 큰 상기 제1 외부 전극(115a1)과 접하는 영역은 폭이 작은 상기 제2 외부 전극(115a2)과 접하는 영역에 비해 면적이 넓게 형성된다.The inner electrode 115b divides the inner region surrounded by the outer electrode 115a into a plurality of regions. The area of the plurality of areas in contact with the larger first external electrode 115a1 is wider than the area of the areas in contact with the small second external electrode 115a2.

도 14에 도시된 실시예에 따른 발광 소자의 전극(115)은 적어도 한 변의 길이가 800-1200㎛인 발광 구조층(135)에 적용될 수도 있다. 적어도 한 변의 길이가 800㎛ 미만인 경우에 상기 전극(115)에 의해 광이 방출되는 영역이 감소될 수 있고, 적어도 한 변의 길이가 1200㎛ 보다 큰 경우에는 상기 전극(115)을 통해 전류를 효과적으로 공급할 수 없다. 예를 들어, 도 14에 도시된 전극(115)은 가로 및 세로의 길이가 각각 1000㎛인 발광 구조층(135)에 적용될 수도 있다.The electrode 115 of the light emitting device according to the embodiment shown in FIG. 14 may be applied to the light emitting structure layer 135 having a length of at least one side of 800-1200 μm. When the length of at least one side is less than 800 μm, the area where light is emitted by the electrode 115 may be reduced, and when the length of the at least one side is larger than 1200 μm, the current may be effectively supplied through the electrode 115. Can't. For example, the electrode 115 illustrated in FIG. 14 may be applied to the light emitting structure layer 135 having horizontal and vertical lengths of 1000 μm, respectively.

상기와 같은 전극(115)은 상기 전극(115)이 차지하는 면적에 비하여 저항을 감소시키고 전류가 효과적으로 퍼지도록 할 수 있다.As described above, the electrode 115 may reduce the resistance and effectively spread the current compared to the area occupied by the electrode 115.

도 15는 실시예에 따른 발광 소자에서 전극의 평면 상의 형태의 또 다른 예를 도시한 도면이다. 15 is a view showing another example of the shape on the plane of the electrode in the light emitting device according to the embodiment.

도 1과 도 15를 참조하면, 상기 전극(115)은 상기 제1 도전형의 반도체층(110) 상에 형성되며, 상기 제1 도전형의 반도체층(110)의 상면 주변부를 따라 연장되는 상기 외부 전극(115a)과, 상기 외부 전극(115a)과 외부 전극(115a)을 연결하는 내부 전극(115b)을 포함할 수 있다.1 and 15, the electrode 115 is formed on the first conductive semiconductor layer 110 and extends along the upper periphery of the first conductive semiconductor layer 110. An external electrode 115a and an internal electrode 115b connecting the external electrode 115a and the external electrode 115a may be included.

상기 외부 전극(115a)은 제1 외부 전극(115a1), 제2 외부 전극(115a2), 제3 외부 전극(115a3), 제4 외부 전극(115a4)을 포함한다. 그리고, 상기 내부 전극(115b)은 제1 내부 전극(115b1) 및 제2 내부 전극(115b2)을 포함할 수도 있다.The external electrode 115a includes a first external electrode 115a1, a second external electrode 115a2, a third external electrode 115a3, and a fourth external electrode 115a4. In addition, the internal electrode 115b may include a first internal electrode 115b1 and a second internal electrode 115b2.

상기 외부 전극(115a)은 상기 제1 도전형의 반도체층(110)의 최외곽부로부터 50㎛ 이내에 적어도 일부분이 형성될 수 있으며, 상기 외부 전극(115a)은 상기 패시베이션층(180)과 접촉할 수도 있다.At least a portion of the external electrode 115a may be formed within 50 μm from an outermost portion of the first conductive semiconductor layer 110, and the external electrode 115a may be in contact with the passivation layer 180. It may be.

상기 외부 전극(115a)은 4개의 변과 4개의 꼭지점을 갖는 사각형 형태로 배치될 수 있으며, 제1 방향으로 연장된 상기 제1 외부 전극(115a1) 및 제2 외부 전극(115a2)과 상기 제1 방향에 수직한 제2 방향으로 연장된 상기 제3 외부 전극(115a3) 및 제4 외부 전극(115a4)을 포함할 수도 있다.The external electrode 115a may be disposed in a quadrangular shape having four sides and four vertices, and the first external electrode 115a1 and the second external electrode 115a2 extending in a first direction, and the first The third external electrode 115a3 and the fourth external electrode 115a4 extending in a second direction perpendicular to the direction may also be included.

상기 패드부(115c)는 제1 패드부(115c1)와 제2 패드부(115c2)를 포함할 수도 있으며, 상기 제1 패드부(115c1)는 상기 제1 외부 전극(115a1)과 상기 제3 외부 전극(115a3)이 접하는 부분에 배치되고, 상기 제2 패드부(115c2)는 상기 제1 외부 전극(115a1)과 상기 제4 외부 전극(115a4)이 접하는 부분에 배치될 수 있다.The pad part 115c may include a first pad part 115c1 and a second pad part 115c2, and the first pad part 115c1 may include the first external electrode 115a1 and the third external part. The electrode 115a3 may be disposed to be in contact with each other, and the second pad part 115c2 may be disposed at a portion where the first external electrode 115a1 and the fourth external electrode 115a4 are in contact with each other.

상기 내부 전극(115b)은 상기 제2 방향으로 연장되어 상기 제1 방향으로 연장된 제1 외부 전극(115a1) 및 제2 외부 전극(115a2)을 연결하는 제1 내부 전극(115b1) 및 제2 내부 전극(115b2)을 포함한다.The internal electrode 115b extends in the second direction to connect the first external electrode 115a1 and the second external electrode 115a2 extending in the first direction, and the second internal electrode 115b1. Electrode 115b2.

제3 외부 전극(115a3)과 상기 제1 내부 전극(115b1) 사이의 거리(C), 상기 제1 내부 전극(115b1)과 상기 제2 내부 전극(115b2) 사이의 거리(D), 제2 내부 전극(115b2)과 상기 제4 외부 전극(115a4) 사이의 거리(E)는 실질적으로 동일하게 형성될 수도 있다.The distance C between the third external electrode 115a3 and the first internal electrode 115b1, the distance D between the first internal electrode 115b1 and the second internal electrode 115b2, and the second internal The distance E between the electrode 115b2 and the fourth external electrode 115a4 may be substantially the same.

도 13 및 도 14에서 설명한 바와 같이, 도 15에 도시된 전극(115)의 경우에도 상기 외부 전극(115a)의 적어도 일부분의 폭이 상기 내부 전극(115b)의 폭보다 크게 형성될 수 있고, 상기 외부 전극(115a)의 적어도 일부분의 폭은 상기 외부 전극(115a)의 나머지 부분의 폭보다 크게 형성될 수도 있다. 예를 들어, 상기 제1 외부 전극(115a1)의 폭은 상기 내부 전극(115b)의 폭보다 크게 형성될 수 있고, 상기 제1 외부 전극(115a1)의 폭은 상기 제2 외부 전극(115a2)의 폭보다 크게 형성될 수도 있다. 물론, 도 15에 도시된 바와 같이, 상기 외부 전극(115a) 및 내부 전극(115b)의 폭이 동일하게 형성되는 것도 가능하다.As described with reference to FIGS. 13 and 14, in the case of the electrode 115 illustrated in FIG. 15, the width of at least a portion of the external electrode 115a may be greater than the width of the internal electrode 115b. The width of at least a portion of the external electrode 115a may be greater than the width of the remaining portion of the external electrode 115a. For example, the width of the first external electrode 115a1 may be greater than the width of the internal electrode 115b, and the width of the first external electrode 115a1 may be greater than that of the second external electrode 115a2. It may be formed larger than the width. Of course, as illustrated in FIG. 15, the widths of the external electrode 115a and the internal electrode 115b may be the same.

도 15에 도시된 실시예에 따른 발광 소자의 전극(115)은 적어도 한 변의 길이가 800-1200㎛인 발광 구조층(135)에 적용될 수도 있다. 적어도 한 변의 길이가 800㎛ 미만인 경우에 상기 전극(115)에 의해 광이 방출되는 영역이 감소될 수 있고, 적어도 한 변의 길이가 1200㎛ 보다 큰 경우에는 상기 전극(115)을 통해 전류를 효과적으로 공급할 수 없다. 예를 들어, 도 15에 도시된 전극(115)은 가로 및 세로의 길이가 각각 1000㎛인 발광 구조층(135)에 적용될 수도 있다.The electrode 115 of the light emitting device according to the embodiment shown in FIG. 15 may be applied to the light emitting structure layer 135 having a length of at least one side of 800-1200 μm. When the length of at least one side is less than 800 μm, the area where light is emitted by the electrode 115 may be reduced, and when the length of the at least one side is larger than 1200 μm, the current may be effectively supplied through the electrode 115. Can't. For example, the electrode 115 illustrated in FIG. 15 may be applied to the light emitting structure layer 135 having horizontal and vertical lengths of 1000 μm, respectively.

상기와 같은 전극(115)은 상기 전극(115)이 차지하는 면적에 비하여 저항을 감소시키고 전류가 효과적으로 퍼지도록 할 수 있다.As described above, the electrode 115 may reduce the resistance and effectively spread the current compared to the area occupied by the electrode 115.

도 16은 실시예에 따른 발광 소자에서 전극의 평면 상의 형태의 또 다른 예를 도시한 도면이다.16 is a view showing another example of the shape on the plane of the electrode in the light emitting device according to the embodiment.

도 1과 도 16을 참조하면, 상기 전극(115)은 상기 제1 도전형의 반도체층(110) 상에 형성되며, 상기 제1 도전형의 반도체층(110)의 상면 주변부를 따라 연장되는 상기 외부 전극(115a)과, 상기 외부 전극(115a)과 외부 전극(115a)을 연결하는 내부 전극(115b)을 포함할 수 있다.1 and 16, the electrode 115 is formed on the first conductive semiconductor layer 110 and extends along the upper periphery of the first conductive semiconductor layer 110. An external electrode 115a and an internal electrode 115b connecting the external electrode 115a and the external electrode 115a may be included.

상기 외부 전극(115a)은 제1 외부 전극(115a1), 제2 외부 전극(115a2), 제3 외부 전극(115a3), 제4 외부 전극(115a4)을 포함한다.The external electrode 115a includes a first external electrode 115a1, a second external electrode 115a2, a third external electrode 115a3, and a fourth external electrode 115a4.

상기 외부 전극(115a)은 상기 제1 도전형의 반도체층(110)의 최외곽부로부터 50㎛ 이내에 적어도 일부분이 형성될 수 있으며, 상기 외부 전극(115a)은 상기 패시베이션층(180)과 접촉할 수도 있다.At least a portion of the external electrode 115a may be formed within 50 μm from an outermost portion of the first conductive semiconductor layer 110, and the external electrode 115a may be in contact with the passivation layer 180. It may be.

상기 외부 전극(115a)은 4개의 변과 4개의 꼭지점을 갖는 사각형 형태로 배치될 수 있으며, 제1 방향으로 연장된 상기 제1 외부 전극(115a1) 및 제2 외부 전극(115a2)과 상기 제1 방향에 수직한 제2 방향으로 연장된 상기 제3 외부 전극(115a3) 및 제4 외부 전극(115a4)을 포함할 수도 있다.The external electrode 115a may be disposed in a quadrangular shape having four sides and four vertices, and the first external electrode 115a1 and the second external electrode 115a2 extending in a first direction, and the first The third external electrode 115a3 and the fourth external electrode 115a4 extending in a second direction perpendicular to the direction may also be included.

상기 패드부(115c)는 상기 제1 외부 전극(115a1)과 상기 내부 전극(115b)이 접하는 부분에 배치될 수 있다.The pad part 115c may be disposed at a portion where the first external electrode 115a1 and the internal electrode 115b are in contact with each other.

상기 내부 전극(115b)은 상기 제2 방향으로 연장되어 상기 제1 방향으로 연장된 제1 외부 전극(115a1) 및 제2 외부 전극(115a2)을 연결한다.The internal electrode 115b extends in the second direction to connect the first external electrode 115a1 and the second external electrode 115a2 extending in the first direction.

제3 외부 전극(115a3)과 상기 내부 전극(115b) 사이의 거리(C), 상기 내부 전극(115b)과 상기 제4 외부 전극(115a4) 사이의 거리(D)는 실질적으로 동일하게 형성될 수도 있다.The distance C between the third external electrode 115a3 and the internal electrode 115b and the distance D between the internal electrode 115b and the fourth external electrode 115a4 may be substantially the same. have.

도 13 및 도 14에서 설명한 바와 같이, 도 16에 도시된 전극(115)의 경우에도 상기 외부 전극(115a)의 적어도 일부분의 폭이 상기 내부 전극(115b)의 폭보다 크게 형성될 수 있고, 상기 외부 전극(115a)의 적어도 일부분의 폭은 상기 외부 전극(115a)의 나머지 부분의 폭보다 크게 형성될 수도 있다. 예를 들어, 상기 제1 외부 전극(115a1)의 폭은 상기 내부 전극(115b)의 폭보다 크게 형성될 수 있고, 상기 제1 외부 전극(115a1)의 폭은 상기 제2 외부 전극(115a2)의 폭보다 크게 형성될 수도 있다. 물론, 도 16에 도시된 바와 같이, 상기 외부 전극(115a) 및 내부 전극(115b)의 폭이 동일하게 형성되는 것도 가능하다.As described with reference to FIGS. 13 and 14, even in the case of the electrode 115 illustrated in FIG. 16, a width of at least a portion of the external electrode 115a may be greater than the width of the internal electrode 115b. The width of at least a portion of the external electrode 115a may be greater than the width of the remaining portion of the external electrode 115a. For example, the width of the first external electrode 115a1 may be greater than the width of the internal electrode 115b, and the width of the first external electrode 115a1 may be greater than that of the second external electrode 115a2. It may be formed larger than the width. Of course, as shown in FIG. 16, the widths of the external electrode 115a and the internal electrode 115b may be the same.

도 16에 도시된 실시예에 따른 발광 소자의 전극(115)은 적어도 한 변의 길이가 400-800㎛인 발광 구조층(135)에 적용될 수도 있다. 적어도 한 변의 길이가 400㎛ 미만인 경우에 상기 전극(115)에 의해 광이 방출되는 영역이 감소될 수 있고, 적어도 한 변의 길이가 800㎛ 보다 큰 경우에는 상기 전극(115)을 통해 전류를 효과적으로 공급할 수 없다. 예를 들어, 도 16에 도시된 전극(115)은 가로 및 세로의 길이가 각각 600㎛인 발광 구조층(135)에 적용될 수도 있다.The electrode 115 of the light emitting device according to the embodiment shown in FIG. 16 may be applied to the light emitting structure layer 135 having a length of at least one side of 400-800 μm. When the length of at least one side is less than 400 μm, the area where light is emitted by the electrode 115 may be reduced, and when the length of the at least one side is larger than 800 μm, the current may be effectively supplied through the electrode 115. Can't. For example, the electrode 115 illustrated in FIG. 16 may be applied to the light emitting structure layer 135 having a horizontal length and a vertical length of 600 μm, respectively.

상기와 같은 전극(115)은 상기 전극(115)이 차지하는 면적에 비하여 저항을 감소시키고 전류가 효과적으로 퍼지도록 할 수 있다.As described above, the electrode 115 may reduce the resistance and effectively spread the current compared to the area occupied by the electrode 115.

도 17은 실시예에 따른 발광 소자에서 전극의 평면 상의 형태의 또 다른 예를 도시한 도면이다. 17 is a view showing another example of the shape on the plane of the electrode in the light emitting device according to the embodiment.

도 1과 도 17을 참조하면, 상기 전극(115)은 상기 제1 도전형의 반도체층(110) 상에 형성되며, 상기 제1 도전형의 반도체층(110)의 상면 주변부를 따라 연장되는 상기 외부 전극(115a)과, 상기 외부 전극(115a)과 외부 전극(115a)을 연결하는 내부 전극(115b)을 포함할 수 있다.1 and 17, the electrode 115 is formed on the first conductive semiconductor layer 110 and extends along the upper periphery of the first conductive semiconductor layer 110. An external electrode 115a and an internal electrode 115b connecting the external electrode 115a and the external electrode 115a may be included.

상기 외부 전극(115a)은 제1 외부 전극(115a1), 제2 외부 전극(115a2), 제3 외부 전극(115a3), 제4 외부 전극(115a4)을 포함한다. 그리고, 상기 내부 전극(115b)은 제1 내부 전극(115b1) 및 제2 내부 전극(115b2)을 포함할 수도 있다.The external electrode 115a includes a first external electrode 115a1, a second external electrode 115a2, a third external electrode 115a3, and a fourth external electrode 115a4. In addition, the internal electrode 115b may include a first internal electrode 115b1 and a second internal electrode 115b2.

상기 외부 전극(115a)은 상기 제1 도전형의 반도체층(110)의 최외곽부로부터 50㎛ 이내에 적어도 일부분이 형성될 수 있으며, 상기 외부 전극(115a)은 상기 패시베이션층(180)과 접촉할 수도 있다.At least a portion of the external electrode 115a may be formed within 50 μm from an outermost portion of the first conductive semiconductor layer 110, and the external electrode 115a may be in contact with the passivation layer 180. It may be.

상기 외부 전극(115a)은 4개의 변과 4개의 꼭지점을 갖는 사각형 형태로 배치될 수 있으며, 제1 방향으로 연장된 상기 제1 외부 전극(115a1) 및 제2 외부 전극(115a2)과 상기 제1 방향에 수직한 제2 방향으로 연장된 상기 제3 외부 전극(115a3) 및 제4 외부 전극(115a4)을 포함한다.The external electrode 115a may be disposed in a quadrangular shape having four sides and four vertices, and the first external electrode 115a1 and the second external electrode 115a2 extending in a first direction, and the first And a third external electrode 115a3 and a fourth external electrode 115a4 extending in a second direction perpendicular to the direction.

상기 패드부(115c)는 상기 제1 외부 전극(115a1)과 상기 제1 내부 전극(115b1)이 접하는 부분에 배치될 수 있다.The pad part 115c may be disposed at a portion where the first external electrode 115a1 and the first internal electrode 115b1 are in contact with each other.

상기 내부 전극(115b)은 상기 제2 방향으로 연장되어 상기 제1 방향으로 연장된 제1 외부 전극(115a1) 및 제2 외부 전극(115a2)을 연결하는 제1 내부 전극(115b1)과, 상기 제1 방향으로 연장되어 상기 제2 방향으로 연장된 제3 외부 전극(115a3) 및 제4 외부 전극(115a4)을 연결하는 제2 내부 전극(115b2)을 포함한다.The internal electrode 115b extends in the second direction to connect the first external electrode 115a1 and the second external electrode 115a2 extending in the first direction, and the first internal electrode 115b1. And a second internal electrode 115b2 extending in one direction and connecting the third external electrode 115a3 and the fourth external electrode 115a4 extending in the second direction.

상기 제1 외부 전극(115a1)과 상기 제2 내부 전극(115b2) 사이의 거리(A)는 상기 제2 외부 전극(115a2)과 상기 제2 내부 전극(115b2) 사이의 거리(B) 보다 길게 형성될 수도 있다.The distance A between the first external electrode 115a1 and the second internal electrode 115b2 is longer than the distance B between the second external electrode 115a2 and the second internal electrode 115b2. May be

또한, 제3 외부 전극(115a3)과 상기 제1 내부 전극(115b1) 사이의 거리(C), 상기 제1 내부 전극(115b1)과 상기 제4 외부 전극(115a4) 사이의 거리(D)는 실질적으로 동일하게 형성될 수도 있다.In addition, the distance C between the third external electrode 115a3 and the first internal electrode 115b1 and the distance D between the first internal electrode 115b1 and the fourth external electrode 115a4 are substantially equal. The same may also be formed.

도 13 및 도 14에서 설명한 바와 같이, 도 17에 도시된 전극(115)의 경우에도 상기 외부 전극(115a)의 적어도 일부분의 폭이 상기 내부 전극(115b)의 폭보다 크게 형성될 수 있고, 상기 외부 전극(115a)의 적어도 일부분의 폭은 상기 외부 전극(115a)의 나머지 부분의 폭보다 크게 형성될 수도 있다. 예를 들어, 상기 제1 외부 전극(115a1)의 폭은 상기 내부 전극(115b)의 폭보다 크게 형성될 수 있고, 상기 제1 외부 전극(115a1)의 폭은 상기 제2 외부 전극(115a2)의 폭보다 크게 형성될 수도 있다. 물론, 도 17에 도시된 바와 같이, 상기 외부 전극(115a) 및 내부 전극(115b)의 폭이 동일하게 형성되는 것도 가능하다.As described with reference to FIGS. 13 and 14, even in the case of the electrode 115 illustrated in FIG. 17, the width of at least a portion of the external electrode 115a may be greater than the width of the internal electrode 115b. The width of at least a portion of the external electrode 115a may be greater than the width of the remaining portion of the external electrode 115a. For example, the width of the first external electrode 115a1 may be greater than the width of the internal electrode 115b, and the width of the first external electrode 115a1 may be greater than that of the second external electrode 115a2. It may be formed larger than the width. Of course, as shown in FIG. 17, the widths of the external electrode 115a and the internal electrode 115b may be the same.

상기 내부 전극(115b)은 상기 외부 전극(115a)에 의해 둘러싸인 내부 영역을 복수의 영역으로 구분한다. 상기 복수의 영역 중 상기 제1 외부 전극(115a1)과 접하는 영역은 상기 제2 외부 전극(115a2)과 접하는 영역에 비해 면적이 넓게 형성된다.The inner electrode 115b divides the inner region surrounded by the outer electrode 115a into a plurality of regions. An area of the plurality of areas in contact with the first external electrode 115a1 is wider than an area in contact with the second external electrode 115a2.

도 17에 도시된 실시예에 따른 발광 소자의 전극(115)은 적어도 한 변의 길이가 400-800㎛인 발광 구조층(135)에 적용될 수도 있다. 적어도 한 변의 길이가 400㎛ 미만인 경우에 상기 전극(115)에 의해 광이 방출되는 영역이 감소될 수 있고, 적어도 한 변의 길이가 800㎛ 보다 큰 경우에는 상기 전극(115)을 통해 전류를 효과적으로 공급할 수 없다. 예를 들어, 도 17에 도시된 전극(115)은 가로 및 세로의 길이가 각각 600㎛인 발광 구조층(135)에 적용될 수도 있다.The electrode 115 of the light emitting device according to the embodiment shown in FIG. 17 may be applied to the light emitting structure layer 135 having a length of at least one side of 400-800 μm. When the length of at least one side is less than 400 μm, the area where light is emitted by the electrode 115 may be reduced, and when the length of the at least one side is larger than 800 μm, the current may be effectively supplied through the electrode 115. Can't. For example, the electrode 115 illustrated in FIG. 17 may be applied to the light emitting structure layer 135 having a horizontal length and a vertical length of 600 μm, respectively.

상기와 같은 전극(115)은 상기 전극(115)이 차지하는 면적에 비하여 저항을 감소시키고 전류가 효과적으로 퍼지도록 할 수 있다.As described above, the electrode 115 may reduce the resistance and effectively spread the current compared to the area occupied by the electrode 115.

도 11은 제2 실시예에 따른 발광 소자를 설명하는 도면이다.11 is a view for explaining a light emitting device according to the second embodiment.

제2 실시예에 따른 발광 소자는 제1 실시예에 따른 발광 소자와 유사한 구조를 가진다. 다만, 제2 실시예에 따른 발광 소자는 상기 오믹 접촉층(150)이 발광 소자의 측면까지 연장되어 배치된다.The light emitting device according to the second embodiment has a structure similar to the light emitting device according to the first embodiment. However, in the light emitting device according to the second embodiment, the ohmic contact layer 150 extends to the side surface of the light emitting device.

즉, 상기 오믹 접촉층(150)은 상기 보호층(140)의 측면 및 하측면에 배치되고, 상기 보호층(140)과 상기 접합층(170)은 상기 오믹 접촉층(150)에 의해 이격된다.That is, the ohmic contact layer 150 is disposed on side and bottom surfaces of the protective layer 140, and the protective layer 140 and the bonding layer 170 are spaced apart by the ohmic contact layer 150. .

도 12는 제3 실시예에 따른 발광 소자를 설명하는 도면이다.12 is a view for explaining a light emitting device according to the third embodiment.

제3 실시예에 따른 발광 소자는 제1 실시예에 따른 발광 소자와 유사한 구조를 가진다. 다만, 제3 실시예에 따른 발광 소자는 상기 반사층(160)이 발광 소자의 측면까지 연장되어 배치된다.The light emitting device according to the third embodiment has a structure similar to the light emitting device according to the first embodiment. However, in the light emitting device according to the third embodiment, the reflective layer 160 extends to the side surface of the light emitting device.

즉, 상기 반사층(160)은 상기 오믹 접촉층(150) 및 보호층(140)의 하측면에 배치되고, 상기 보호층(140)과 상기 접합층(170)은 상기 반사층(160)에 의해 이격된다. 상기 보호층(140)은 상기 반사층(160) 상에 부분적으로 형성된다.That is, the reflective layer 160 is disposed on the lower surfaces of the ohmic contact layer 150 and the protective layer 140, and the protective layer 140 and the bonding layer 170 are spaced apart from the reflective layer 160. do. The protective layer 140 is partially formed on the reflective layer 160.

상기 반사층(160)이 상기 접합층(170)의 상면 전체 영역에 배치되는 경우, 상기 활성층(120)에서 발생된 광을 보다 효과적으로 반사시켜 광 효율을 증가시킬 수 있다.When the reflective layer 160 is disposed in the entire upper surface of the bonding layer 170, the light generated by the active layer 120 may be more effectively reflected to increase the light efficiency.

비록 도시되지는 않았지만, 상기 오믹 접촉층(150) 및 상기 반사층(160)이 발광 소자의 측면까지 연장되어 배치되도록 할 수도 있다.Although not shown, the ohmic contact layer 150 and the reflective layer 160 may extend to the side of the light emitting device.

이하, 실시예에 따른 발광 소자의 제조방법에 대해 상세히 설명한다. 다만, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.Hereinafter, a method of manufacturing a light emitting device according to an embodiment will be described in detail. However, the content overlapping with the above description will be omitted or briefly described.

도 2 내지 도 10은 실시예에 따른 발광 소자의 제조방법을 설명하는 도면이다.2 to 10 are views illustrating a method of manufacturing a light emitting device according to the embodiment.

도 2를 참조하면, 성장 기판(101) 상에 상기 발광 구조층(135)을 형성한다.Referring to FIG. 2, the light emitting structure layer 135 is formed on the growth substrate 101.

상기 성장기판(101)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The growth substrate 101 may be formed of, for example, at least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, but is not limited thereto.

상기 발광 구조층(135)은 상기 성장기판(101) 상에 상기 제1 도전형의 반도체층(110), 활성층(120) 및 제2 도전형의 반도체층(130)을 순차적으로 성장함으로써 형성될 수 있다.The light emitting structure layer 135 may be formed by sequentially growing the first conductive semiconductor layer 110, the active layer 120, and the second conductive semiconductor layer 130 on the growth substrate 101. Can be.

상기 발광 구조층(135)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure layer 135 may include, for example, Metal Organic Chemical Vapor Deposition (MOCVD), Chemical Vapor Deposition (CVD), Plasma-Enhanced Chemical Vapor Deposition (PECVD), Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), and the like may be formed using, but are not limited thereto.

한편, 상기 발광 구조층(135) 및 상기 성장 기판(101) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 질화물층(미도시)이 형성될 수도 있다Meanwhile, a buffer layer and / or an undoped nitride layer (not shown) may be formed between the light emitting structure layer 135 and the growth substrate 101 to alleviate the lattice constant difference.

도 3을 참조하면, 상기 발광 구조층(135) 상에 단위 칩 영역에 대응하여 상기 보호층(140)이 형성된다.Referring to FIG. 3, the passivation layer 140 is formed on the light emitting structure layer 135 corresponding to the unit chip region.

상기 보호층(140)은 마스크 패턴을 이용하여 단위 칩 영역의 둘레에 형성될 수 있다. 상기 보호층(140)은 다양한 증착 방법을 이용하여 형성할 수 있다.The protective layer 140 may be formed around the unit chip region using a mask pattern. The protective layer 140 may be formed using various deposition methods.

특히, 상기 보호층(140)이 전도성 보호층으로 형성되어 Ti, Ni, Pt, Pd, Rh, Ir, W 중 적어도 어느 하나를 포함하는 경우, 스퍼터링(sputtering) 방법을 이용하면 상기 보호층(140)을 고밀도로 형성이 가능하기 때문에 아이솔레이션 에칭시 깨지거나 파편이 발생되지 않는다.Particularly, when the protective layer 140 is formed of a conductive protective layer and includes at least one of Ti, Ni, Pt, Pd, Rh, Ir, and W, the protective layer 140 may be formed by using a sputtering method. ) Can be formed with high density so that it is not cracked or fragmented during isolation etching.

도 4를 참조하면, 상기 제2 도전형의 반도체층(130) 상에 상기 전류 차단층(145)을 형성할 수 있다. 상기 전류 차단층(145)은 마스크 패턴을 이용하여 형성될 수 있다.Referring to FIG. 4, the current blocking layer 145 may be formed on the second conductive semiconductor layer 130. The current blocking layer 145 may be formed using a mask pattern.

예를 들어, 상기 제2 도전형의 반도체층(130) 상에 SiO2층을 형성한 후, 마스크 패턴을 이용하여 상기 전류 차단층(145)을 형성할 수 있다.For example, after forming the SiO 2 layer on the second conductive semiconductor layer 130, the current blocking layer 145 may be formed using a mask pattern.

상기 보호층(140)을 비전도성 보호층으로 형성하는 경우, 상기 보호층(140)과 상기 전류 차단층(145)은 동일한 재질로 형성될 수도 있다. 이 경우에, 상기 보호층(140)과 전류 차단층(145)은 별도의 공정으로 형성하지 않고 하나의 공정으로 동시에 형성하는 것도 가능하다. When the protective layer 140 is formed of a non-conductive protective layer, the protective layer 140 and the current blocking layer 145 may be formed of the same material. In this case, the protective layer 140 and the current blocking layer 145 may be simultaneously formed in one process instead of being formed in a separate process.

예를 들어, 상기 제2 도전형의 반도체층(130) 상에 SiO2층을 형성한 후, 마스크 패턴을 이용하여 상기 보호층(140)과 전류 차단층(145)을 동시에 형성할 수 있다.For example, after forming the SiO 2 layer on the second conductive semiconductor layer 130, the protective layer 140 and the current blocking layer 145 may be simultaneously formed using a mask pattern.

도 5 및 도 6을 참조하면, 상기 제2 도전형의 반도체층(130) 및 상기 전류차단층(145) 상에 상기 오믹 접촉층(150)을 형성하고, 상기 오믹 접촉층(150) 상에 상기 반사층(160)을 형성할 수 있다.5 and 6, the ohmic contact layer 150 is formed on the second conductive semiconductor layer 130 and the current blocking layer 145, and the ohmic contact layer 150 is formed on the ohmic contact layer 150. The reflective layer 160 may be formed.

상기 보호층(150)을 전도성 보호층으로 형성하는 경우, 상기 오믹 접촉층(150)은 상기 보호층(140)과 동일한 물질로 형성될 수 있으며, 이 경우 상기 제2 도전형의 반도체층(130) 상에 상기 전류 차단층(145)을 형성한 후, 상기 보호층(140)과 오믹 접촉층(150)을 동시에 형성할 수도 있다.When the protective layer 150 is formed of a conductive protective layer, the ohmic contact layer 150 may be formed of the same material as the protective layer 140, and in this case, the second conductive semiconductor layer 130. After the current blocking layer 145 is formed on the protective layer 140, the ohmic contact layer 150 may be simultaneously formed.

상기 오믹 접촉층(150) 및 상기 반사층(160)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성될 수 있다. The ohmic contact layer 150 and the reflective layer 160 may be formed by, for example, any one of electron beam (E-beam) deposition, sputtering, and plasma enhanced chemical vapor deposition (PECVD). .

상기 오믹 접촉층(150)과 반사층(160)이 형성되는 면적은 다양하게 선택될 수 있으며, 상기 오믹 접촉층(150) 및/또는 반사층(160)이 형성되는 면적에 따라 도 11 및 도 12에서 설명한 다른 실시예들의 발광 소자가 제작될 수 있다.The area in which the ohmic contact layer 150 and the reflective layer 160 are formed may be variously selected. In FIGS. 11 and 12, the area in which the ohmic contact layer 150 and / or the reflective layer 160 are formed may be selected. The light emitting device of the other embodiments described can be manufactured.

도 7을 참조하면, 상기 반사층(160) 및 상기 보호층(140) 상에 상기 접합층(170)을 매개로 하여 상기 전도성 지지기판(175)을 형성한다.Referring to FIG. 7, the conductive support substrate 175 is formed on the reflective layer 160 and the protective layer 140 via the bonding layer 170.

상기 접합층(170)은 상기 반사층(160), 상기 오믹 접촉층(150)의 단부 및 상기 보호층(140)에 접촉되어, 상기 반사층(160), 오믹 접촉층(150), 및 보호층(140) 사이의 접착력을 강화시켜 줄 수 있다.The bonding layer 170 is in contact with the reflective layer 160, the end of the ohmic contact layer 150, and the protective layer 140, so that the reflective layer 160, the ohmic contact layer 150, and the protective layer ( 140) can enhance the adhesion between.

상기 전도성 지지기판(175)은 상기 접합층(170) 상에 부착된다. 비록, 실시예에서는 상기 전도성 지지기판(175)이 상기 접합층(170)을 통해 본딩 방식으로 결합된 것이 예시되어 있으나, 상기 전도성 지지기판(175)을 도금 방식 또는 증착 방식으로 형성하는 것도 가능하다.The conductive support substrate 175 is attached on the bonding layer 170. Although the embodiment illustrates that the conductive support substrate 175 is bonded by the bonding layer 170, the conductive support substrate 175 may be formed by a plating method or a deposition method. .

도 8을 참조하면, 상기 성장기판(101)을 상기 발광 구조층(135)으로부터 제거한다. 도 8에서는 도 7에 도시된 구조물을 뒤집어서 도시하였다. Referring to FIG. 8, the growth substrate 101 is removed from the light emitting structure layer 135. In FIG. 8, the structure illustrated in FIG. 7 is shown upside down.

상기 성장기판(101)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다.The growth substrate 101 may be removed by a laser lift off method or a chemical lift off method.

도 9를 참조하면, 상기 발광 구조층(135)에 단위 칩 영역에 따라 아이솔레이션(isolation) 에칭을 실시하여 복수개의 발광 구조층(135)으로 분리한다.Referring to FIG. 9, an isolation etching is performed on the light emitting structure layer 135 according to a unit chip region to be separated into a plurality of light emitting structure layers 135.

예를 들어, 상기 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다.For example, the isolation etching may be performed by a dry etching method such as inductively coupled plasma (ICP).

도 10을 참조하면, 상기 보호층(140) 및 발광 구조층(135) 상에 패시베이션층(180)을 형성하고, 상기 제1 도전형의 반도체층(110)의 상면이 노출되도록 상기 패시베이션층(180)을 선택적으로 제거한다. Referring to FIG. 10, the passivation layer 180 may be formed on the passivation layer 140 and the light emitting structure layer 135, and the passivation layer may be exposed to expose the top surface of the first conductive semiconductor layer 110. Selectively remove 180).

그리고, 상기 제1 도전형의 반도체층(110)의 상면에 광 추출 효율 향상을 위한 러프니스 패턴(112)을 형성하고, 상기 러프니스 패턴(112) 상에 전극(115)을 형성한다. 상기 러프니스 패턴(112)은 습식 식각 공정 또는 건식 식각 공정에 의해 형성될 수 있다.A roughness pattern 112 is formed on the top surface of the first conductive semiconductor layer 110 to improve light extraction efficiency, and an electrode 115 is formed on the roughness pattern 112. The roughness pattern 112 may be formed by a wet etching process or a dry etching process.

그리고, 상기 구조물을 칩 분리 공정을 통해 단위 칩 영역으로 분리하면 복수개의 발광 소자를 제작할 수 있다.In addition, when the structure is separated into a unit chip region through a chip separation process, a plurality of light emitting devices may be manufactured.

상기 칩 분리 공정은 예를 들어, 블레이드(blade)를 이용해 물리적인 힘을 가하여 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크라이빙 공정, 습식 식각 또는 건식 식각을 포함하는 식각 공정 등을 포함할 수 있으나, 이에 대해 한정하지는 않는다.The chip separation process may include, for example, a breaking process of separating a chip by applying a physical force using a blade, a laser scribing process of separating a chip by irradiating a laser to a chip boundary, and a wet etching or a dry etching process. It may include an etching process, but is not limited thereto.

도 18은 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다. 18 is a cross-sectional view of a light emitting device package including a light emitting device according to the embodiment.

도 18을 참조하면, 실시예에 따른 발광 소자 패키지는 패키지 몸체(10)와, 상기 패키지 몸체(10)에 설치된 제1 전극(31) 및 제2 전극(32)과, 상기 패키지 몸체(10)에 설치되어 상기 제1 전극(31) 및 제2 전극(32)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(40)를 포함한다.Referring to FIG. 18, the light emitting device package according to the embodiment may include a package body 10, a first electrode 31 and a second electrode 32 installed on the package body 10, and the package body 10. The light emitting device 100 is installed at and electrically connected to the first electrode 31 and the second electrode 32, and a molding member 40 surrounding the light emitting device 100.

상기 패키지 몸체(10)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 측면이 경사면으로 형성된 캐비티를 가질 수 있다.The package body 10 may be formed of a silicon material, a synthetic resin material, or a metal material, and may have a cavity having a side surface formed with an inclined surface.

상기 제1 전극(31) 및 제2 전극(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 전극(31) 및 제2 전극(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first electrode 31 and the second electrode 32 are electrically separated from each other, and provide power to the light emitting device 100. In addition, the first electrode 31 and the second electrode 32 may increase the light efficiency by reflecting the light generated from the light emitting device 100, the external heat generated from the light emitting device 100 May also act as a drain.

상기 발광 소자(100)는 상기 패키지 몸체(10) 상에 설치되거나 상기 제1 전극(31) 또는 제2 전극(32) 상에 설치될 수 있다.The light emitting device 100 may be installed on the package body 10 or on the first electrode 31 or the second electrode 32.

상기 발광 소자(100)는 상기 제1 전극(31) 및 제2 전극(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 발광 소자(100)가 상기 제1 전극(31)과 와이어(50)를 통해 전기적으로 연결되고 상기 제2 전극(32)과 직접 접촉하여 전기적으로 연결된 것이 예시되어 있다.The light emitting device 100 may be electrically connected to the first electrode 31 and the second electrode 32 by any one of a wire method, a flip chip method, or a die bonding method. In the exemplary embodiment, the light emitting device 100 is electrically connected to the first electrode 31 through the wire 50 and directly connected to the second electrode 32.

상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 40 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 40 may include a phosphor to change the wavelength of the light emitted from the light emitting device 100.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although described above with reference to the embodiment is only an example and is not intended to limit the invention, those of ordinary skill in the art to which the present invention does not exemplify the above within the scope not departing from the essential characteristics of this embodiment It will be appreciated that many variations and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

10: 패키지 몸체, 31: 제1 전극, 32: 제2 전극,
40: 몰딩부재, 50: 와이어, 100: 발광 소자,
101: 성장 기판, 110: 제1 도전형의 반도체층, 112: 러프니스 패턴,
120: 활성층, 130: 제2 도전형의 반도체층, 115: 전극,
135: 발광 구조층, 140: 보호층, 145: 전류 차단층,
150: 오믹 접촉층, 160: 반사층, 170: 접합층,
175: 전도성 지지기판, 180: 패시베이션층10: package body, 31: first electrode, 32: second electrode,
40: molding member, 50: wire, 100: light emitting element,
101: growth substrate, 110: first conductive semiconductor layer, 112: roughness pattern,
120: active layer, 130: second conductive semiconductor layer, 115: electrode,
135: light emitting structure layer, 140: protective layer, 145: current blocking layer,
150: ohmic contact layer, 160: reflective layer, 170: bonding layer,
175: conductive support substrate, 180: passivation layer

Claims (20)

전도성 지지기판;
상기 전도성 지지기판 상에 발광 구조층;
상기 전도성 지지기판 상의 둘레 영역에 배치되어 일부분이 상기 전도성 지지기판과 상기 발광 구조층 사이에 배치되는 보호층; 및
상기 발광 구조층 상에 상기 보호층과 적어도 일부분이 오버랩되는 전극을 포함하고,
상기 전극은 외부 전극과, 상기 외부 전극의 영역 내에 배치되어 상기 외부 전극의 제1 부분과 제2 부분을 연결하는 내부 전극과, 상기 외부 전극에 연결되는 패드부를 포함하는 발광 소자.Conductive support substrate;
A light emitting structure layer on the conductive support substrate;
A protective layer disposed in a circumferential region on the conductive support substrate, a portion of which is disposed between the conductive support substrate and the light emitting structure layer; And
An electrode at least partially overlapping the protective layer on the light emitting structure layer,
The electrode includes an external electrode, an internal electrode disposed in a region of the external electrode and connecting the first and second portions of the external electrode, and a pad unit connected to the external electrode. 삭제delete 제 1항에 있어서,
상기 외부 전극의 적어도 일부분의 폭은 상기 내부 전극의 폭보다 크게 형성되는 발광 소자.The method of claim 1,
The width of at least a portion of the outer electrode is formed larger than the width of the inner electrode. 제 1항에 있어서,
상기 외부 전극의 적어도 일부분의 폭은 상기 외부 전극의 다른 부분의 폭 보다 크게 형성되는 발광 소자.The method of claim 1,
The width of at least a portion of the external electrode is greater than the width of the other portion of the external electrode. 제 1항에 있어서,
상기 전극은 상기 발광 구조층 상부 측면으로부터 50㎛ 이내에 적어도 일부분이 배치되는 발광 소자.The method of claim 1,
The electrode is at least a portion disposed within 50㎛ from the upper side of the light emitting structure layer. 제 1항에 있어서,
상기 발광 구조층의 측면 및 상면 일부분에 형성되는 패시베이션층을 더 포함하고, 상기 전극의 적어도 일부분은 상기 패시베이션층과 접촉하는 발광 소자.The method of claim 1,
And a passivation layer formed on portions of side and top surfaces of the light emitting structure layer, wherein at least a portion of the electrode is in contact with the passivation layer. 제 1항에 있어서,
상기 보호층은 전도성 보호층으로 형성되고, 상기 전도성 보호층은 투명 전도성 산화막으로 형성되거나 Ti, Ni, Pt, Pd, Rh, Ir, W 중 적어도 어느 하나를 포함하는 발광 소자.The method of claim 1,
The protective layer is formed of a conductive protective layer, the conductive protective layer is formed of a transparent conductive oxide film or comprises at least one of Ti, Ni, Pt, Pd, Rh, Ir, W. 제 1항에 있어서,
상기 보호층은 비전도성 보호층으로 형성되고, 상기 비전도성 보호층은 전기 절연성 물질 또는 상기 발광 구조층과 쇼트키 접촉을 하는 물질을 포함하는 발광 소자.The method of claim 1,
The protective layer is formed of a non-conductive protective layer, wherein the non-conductive protective layer comprises an electrically insulating material or a material in Schottky contact with the light emitting structure layer. 제 1항에 있어서,
상기 외부 전극은 제1 방향으로 형성된 제1 외부 전극 및 제2 외부 전극과, 제2 방향으로 연장되어 상기 제1 외부 전극과 제2 외부 전극을 연결하는 제3 외부 전극 및 제4 외부 전극을 포함하고,
상기 내부 전극은 상기 제3 외부 전극과 제4 외부 전극 사이에 배치되고 상기 제2 방향으로 형성되어 상기 제1 외부 전극과 제2 외부 전극을 연결하는 제1 내부 전극을 포함하는 발광 소자.The method of claim 1,
The external electrode includes a first external electrode and a second external electrode formed in a first direction, and a third external electrode and a fourth external electrode extending in a second direction to connect the first external electrode and the second external electrode. and,
The internal electrode includes a first internal electrode disposed between the third external electrode and the fourth external electrode and formed in the second direction to connect the first external electrode and the second external electrode. 제 1항에 있어서,
상기 외부 전극은 제1 방향으로 형성된 제1 외부 전극 및 제2 외부 전극과, 제2 방향으로 형성되어 상기 제1 외부 전극과 제2 외부 전극을 연결하는 제3 외부 전극 및 제4 외부 전극을 포함하고,
상기 내부 전극은 상기 제3 외부 전극과 제4 외부 전극 사이에 배치되고 상기 제2 방향으로 형성되어 상기 제1 외부 전극과 제2 외부 전극을 연결하는 제1 내부 전극과, 상기 제1 외부 전극과 제2 외부 전극 사이에 배치되고 상기 제1 방향으로 형성되어 상기 제3 외부 전극과 제4 외부 전극을 연결하는 제2 내부 전극을 포함하는 발광 소자.The method of claim 1,
The external electrode includes a first external electrode and a second external electrode formed in a first direction, and a third external electrode and a fourth external electrode formed in a second direction to connect the first external electrode and the second external electrode. and,
The internal electrode is disposed between the third external electrode and the fourth external electrode and formed in the second direction to connect the first external electrode and the second external electrode, and the first external electrode; And a second internal electrode disposed between the second external electrodes and formed in the first direction to connect the third external electrode and the fourth external electrode. 제 10항에 있어서,
상기 제1 외부 전극과 상기 제2 내부 전극 사이의 거리는 상기 제2 외부 전극과 상기 제2 내부 전극 사이의 거리보다 큰 발광 소자.The method of claim 10,
The distance between the first external electrode and the second internal electrode is greater than the distance between the second external electrode and the second internal electrode. 제 1항에 있어서,
상기 외부 전극은 제1 방향으로 형성된 제1 외부 전극 및 제2 외부 전극과, 제2 방향으로 형성되어 상기 제1 외부 전극과 제2 외부 전극을 연결하는 제3 외부 전극 및 제4 외부 전극을 포함하고,
상기 내부 전극은 상기 제3 외부 전극과 제4 외부 전극 사이에 배치되고 상기 제2 방향으로 형성되어 상기 제1 외부 전극과 제2 외부 전극을 연결하는 제1 내부 전극 및 제2 내부 전극을 포함하는 발광 소자.The method of claim 1,
The external electrode includes a first external electrode and a second external electrode formed in a first direction, and a third external electrode and a fourth external electrode formed in a second direction to connect the first external electrode and the second external electrode. and,
The inner electrode includes a first inner electrode and a second inner electrode disposed between the third outer electrode and the fourth outer electrode and formed in the second direction to connect the first outer electrode and the second outer electrode. Light emitting element. 제 1항에 있어서,
상기 외부 전극은 제1 방향으로 형성된 제1 외부 전극 및 제2 외부 전극과, 제2 방향으로 형성되어 상기 제1 외부 전극과 제2 외부 전극을 연결하는 제3 외부 전극 및 제4 외부 전극을 포함하고,
상기 내부 전극은 상기 제3 외부 전극과 제4 외부 전극 사이에 배치되고 상기 제2 방향으로 연장되어 상기 제1 외부 전극과 제2 외부 전극을 연결하는 제1 내부 전극 및 제2 내부 전극과, 상기 제1 외부 전극과 상기 제2 외부 전극 사이에 배치되고 상기 제1 방향으로 형성되어 상기 제3 외부 전극과 제4 외부 전극을 연결하는 제3 내부 전극을 포함하는 발광 소자.The method of claim 1,
The external electrode includes a first external electrode and a second external electrode formed in a first direction, and a third external electrode and a fourth external electrode formed in a second direction to connect the first external electrode and the second external electrode. and,
The inner electrode is disposed between the third outer electrode and the fourth outer electrode and extends in the second direction, the first inner electrode and the second inner electrode connecting the first outer electrode and the second outer electrode; And a third internal electrode disposed between the first external electrode and the second external electrode and formed in the first direction to connect the third external electrode and the fourth external electrode. 제 13항에 있어서,
상기 제1 외부 전극과 상기 제3 내부 전극 사이의 거리는 상기 제2 외부 전극과 상기 제3 내부 전극 사이의 거리보다 큰 발광 소자.The method of claim 13,
And a distance between the first external electrode and the third internal electrode is greater than a distance between the second external electrode and the third internal electrode. 제 1항에 있어서,
상기 외부 전극은 제1 방향으로 형성된 제1 외부 전극 및 제2 외부 전극과, 제2 방향으로 형성되어 상기 제1 외부 전극과 제2 외부 전극을 연결하는 제3 외부 전극 및 제4 외부 전극을 포함하고,
상기 내부 전극은 상기 제3 외부 전극과 제4 외부 전극 사이에 배치되고 상기 제2 방향으로 형성되어 상기 제1 외부 전극과 제2 외부 전극을 연결하는 제1 내부 전극, 제2 내부 전극 및 제3 내부 전극과, 상기 제1 외부 전극과 상기 제2 외부 전극 사이에 배치되고 상기 제1 방향으로 형성되어 상기 제3 외부 전극과 제4 외부 전극을 연결하는 제4 내부 전극을 포함하는 발광 소자.The method of claim 1,
The external electrode includes a first external electrode and a second external electrode formed in a first direction, and a third external electrode and a fourth external electrode formed in a second direction to connect the first external electrode and the second external electrode. and,
The internal electrode is disposed between the third external electrode and the fourth external electrode and is formed in the second direction to connect the first external electrode and the second external electrode, the first internal electrode, the second internal electrode, and the third external electrode. And an fourth internal electrode disposed between the first external electrode and the second external electrode and formed in the first direction to connect the third external electrode and the fourth external electrode. 제 15항에 있어서,
상기 제1 외부 전극과 상기 제4 내부 전극 사이의 거리는 상기 제2 외부 전극과 상기 제4 내부 전극 사이의 거리보다 큰 발광 소자.16. The method of claim 15,
The distance between the first external electrode and the fourth internal electrode is greater than the distance between the second external electrode and the fourth internal electrode. 패키지 몸체;
상기 패키지 몸체에 설치된 제1 전극 및 제2 전극; 및
상기 몸체 상에 배치되어 상기 제1 전극 및 제2 전극에 전기적으로 연결되는 발광 소자를 포함하고,
상기 발광 소자는 전도성 지지기판과, 상기 전도성 지지기판 상에 발광 구조층과, 상기 전도성 지지기판 상의 둘레 영역에 배치되어 일부분이 상기 전도성 지지기판과 상기 발광 구조층 사이에 배치되는 보호층과, 상기 발광 구조층 상에 상기 보호층과 적어도 일부분이 오버랩되는 전극을 포함하고,
상기 전극은 외부 전극과, 상기 외부 전극에 의해 둘러싸인 영역 내에 배치되어 외부 전극의 제1 부분과 제2 부분을 연결하는 내부 전극과, 상기 외부 전극에 연결되는 패드부를 포함하는 발광 소자 패키지.Package body;
First and second electrodes installed on the package body; And
A light emitting device disposed on the body and electrically connected to the first electrode and the second electrode;
The light emitting device includes a conductive support substrate, a light emitting structure layer on the conductive support substrate, a protective layer disposed in a peripheral region on the conductive support substrate, and a portion of which is disposed between the conductive support substrate and the light emitting structure layer; An electrode at least partially overlapping the protective layer on the light emitting structure layer,
The electrode may include an external electrode, an internal electrode disposed in an area surrounded by the external electrode and connecting the first and second portions of the external electrode, and a pad unit connected to the external electrode. 삭제delete 제 17항에 있어서,
상기 외부 전극의 적어도 일부분의 폭은 상기 외부 전극의 다른 부분의 폭 보다 크게 형성되는 발광 소자 패키지.The method of claim 17,
The width of at least a portion of the external electrode is a light emitting device package is formed larger than the width of the other portion of the external electrode. 성장 기판 상에 발광 구조층을 형성하는 단계;
상기 발광 구조층 상의 단위 칩 영역의 둘레 영역에 선택적으로 보호층을 형성하는 단계;
상기 발광 구조층 및 보호층 상에 전도성 지지기판을 형성하는 단계;
상기 성장 기판을 상기 발광 구조층으로부터 분리하는 단계;
상기 발광 구조층을 상기 단위 칩 영역에 따라 분리하여 상기 보호층이 부분적으로 노출되도록 하는 아이솔레이션 에칭을 수행하는 단계; 및
상기 발광 구조층 상에 상기 보호층과 적어도 일부분이 오버랩되도록 전극을 형성하는 단계를 포함하고,
상기 전극은 외부 전극과, 상기 외부 전극에 의해 둘러싸인 영역 내에 배치되어 외부 전극의 제1 부분과 제2 부분을 연결하는 내부 전극과, 상기 외부 전극에 연결되는 패드부를 포함하는 발광 소자 제조방법.Forming a light emitting structure layer on the growth substrate;
Selectively forming a protective layer in a peripheral region of the unit chip region on the light emitting structure layer;
Forming a conductive support substrate on the light emitting structure layer and the protective layer;
Separating the growth substrate from the light emitting structure layer;
Separating the light emitting structure layer according to the unit chip region to perform an isolation etching to partially expose the protective layer; And
Forming an electrode on the light emitting structure layer such that at least a portion of the protective layer overlaps with the protective layer,
The electrode may include an external electrode, an internal electrode disposed in an area surrounded by the external electrode and connecting the first and second portions of the external electrode, and a pad part connected to the external electrode.
KR1020100010048A 2009-12-09 2010-02-03 Light emitting device, method for fabricating the light emitting device and light emitting device package KR100999701B1 (en)

Priority Applications (13)

Application Number Priority Date Filing Date Title
KR1020100010048A KR100999701B1 (en) 2010-02-03 2010-02-03 Light emitting device, method for fabricating the light emitting device and light emitting device package
EP13174920.2A EP2660883B1 (en) 2009-12-09 2010-12-07 Light emitting device, light emitting device manufacturing method, light emitting package, and lighting system
EP15171500.0A EP2942823B1 (en) 2009-12-09 2010-12-07 Light emitting device, light emitting package, and lighting system
EP10194055.9A EP2333852B1 (en) 2009-12-09 2010-12-07 Light emitting device and light emitting package
CN201310276526.8A CN103400920B (en) 2009-12-09 2010-12-09 Light emitting device, light emitting device manufacturing method, light emitting package, and lighting system
CN201410469501.4A CN104241485B (en) 2009-12-09 2010-12-09 Luminescent device, manufacturing method of lighting device, light emitting device package and lighting system
US12/964,161 US8610157B2 (en) 2009-12-09 2010-12-09 Light emitting apparatus
CN201010591857.7A CN102097569B (en) 2009-12-09 2010-12-09 Light emitting device, light emitting device manufacturing method, light emitting package, and lighting system
CN201410468589.8A CN104241484B (en) 2009-12-09 2010-12-09 Luminescent device and light emitting device packaging piece
US14/049,006 US9911908B2 (en) 2009-12-09 2013-10-08 Light emitting apparatus
US14/447,397 US9281448B2 (en) 2009-12-09 2014-07-30 Light emitting apparatus
US14/789,808 US9899581B2 (en) 2009-12-09 2015-07-01 Light emitting apparatus
US15/877,998 US11335838B2 (en) 2009-12-09 2018-01-23 Light emitting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100010048A KR100999701B1 (en) 2010-02-03 2010-02-03 Light emitting device, method for fabricating the light emitting device and light emitting device package

Publications (1)

Publication Number Publication Date
KR100999701B1 true KR100999701B1 (en) 2010-12-08

Family

ID=43512600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100010048A KR100999701B1 (en) 2009-12-09 2010-02-03 Light emitting device, method for fabricating the light emitting device and light emitting device package

Country Status (1)

Country Link
KR (1) KR100999701B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140100683A (en) * 2013-02-07 2014-08-18 엘지이노텍 주식회사 A light emitting device
CN104112801A (en) * 2010-03-10 2014-10-22 Lg伊诺特有限公司 Light emitting device
KR20160018046A (en) * 2014-08-07 2016-02-17 엘지이노텍 주식회사 Light emitting device and lighting system
KR101729269B1 (en) 2011-01-26 2017-05-02 엘지이노텍 주식회사 Light emitting diode and method for fabricating the light emitting device
KR101742619B1 (en) 2011-01-26 2017-06-01 엘지이노텍 주식회사 Light emitting diode and method for fabricating the light emitting device
KR101791174B1 (en) * 2011-05-24 2017-10-27 엘지이노텍 주식회사 A light emitting device
KR20170142054A (en) * 2016-06-16 2017-12-27 서울바이오시스 주식회사 Vertical light emitting diode having electrode configuration and light emitting diode package having the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183405A (en) * 1998-12-16 2000-06-30 Nichia Chem Ind Ltd Light emitting device and its manufacture
KR100872717B1 (en) 2007-06-22 2008-12-05 엘지이노텍 주식회사 Light emitting device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183405A (en) * 1998-12-16 2000-06-30 Nichia Chem Ind Ltd Light emitting device and its manufacture
KR100872717B1 (en) 2007-06-22 2008-12-05 엘지이노텍 주식회사 Light emitting device and manufacturing method thereof

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112801A (en) * 2010-03-10 2014-10-22 Lg伊诺特有限公司 Light emitting device
CN104112801B (en) * 2010-03-10 2017-05-31 Lg伊诺特有限公司 Luminescent device
KR101729269B1 (en) 2011-01-26 2017-05-02 엘지이노텍 주식회사 Light emitting diode and method for fabricating the light emitting device
KR101742619B1 (en) 2011-01-26 2017-06-01 엘지이노텍 주식회사 Light emitting diode and method for fabricating the light emitting device
KR101791174B1 (en) * 2011-05-24 2017-10-27 엘지이노텍 주식회사 A light emitting device
KR20140100683A (en) * 2013-02-07 2014-08-18 엘지이노텍 주식회사 A light emitting device
KR102047440B1 (en) * 2013-02-07 2019-11-21 엘지이노텍 주식회사 A light emitting device
KR20160018046A (en) * 2014-08-07 2016-02-17 엘지이노텍 주식회사 Light emitting device and lighting system
KR102200074B1 (en) * 2014-08-07 2021-01-11 엘지이노텍 주식회사 Light emitting device and lighting system
KR20170142054A (en) * 2016-06-16 2017-12-27 서울바이오시스 주식회사 Vertical light emitting diode having electrode configuration and light emitting diode package having the same
KR102554231B1 (en) * 2016-06-16 2023-07-12 서울바이오시스 주식회사 Vertical light emitting diode having electrode configuration and light emitting diode package having the same

Similar Documents

Publication Publication Date Title
KR100986353B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101020963B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
EP2518782B1 (en) Light emitting device and light emitting device package
JP6386015B2 (en) Light emitting element
KR101014155B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR100974787B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR100986374B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101072034B1 (en) Semiconductor light emitting device and fabrication method thereof
US8168993B2 (en) Light emtting device, method for manufacturing light emitting device, and light emitting apparatus
KR101081135B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101039999B1 (en) Semiconductor light emitting device and fabrication method thereof
KR101014071B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20130120615A (en) Light emitting device and light emitting device package
JP5816243B2 (en) Light emitting device and light emitting device package
KR100999701B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101034144B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR102353570B1 (en) Light emitting device and light emitting device package having thereof
KR102164087B1 (en) Light emitting deviceand light emitting device package thereof
KR102250516B1 (en) Light emitting device
KR20120014972A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20110118333A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101750207B1 (en) Light emitting device and light emitting device package
KR20120037100A (en) A light emitting device and a light emitting device package
KR101500027B1 (en) Semiconductor light emitting device
KR20120042516A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141106

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 9