KR101692508B1 - A light emitting device - Google Patents

A light emitting device Download PDF

Info

Publication number
KR101692508B1
KR101692508B1 KR1020100101423A KR20100101423A KR101692508B1 KR 101692508 B1 KR101692508 B1 KR 101692508B1 KR 1020100101423 A KR1020100101423 A KR 1020100101423A KR 20100101423 A KR20100101423 A KR 20100101423A KR 101692508 B1 KR101692508 B1 KR 101692508B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
emitting device
passivation
Prior art date
Application number
KR1020100101423A
Other languages
Korean (ko)
Other versions
KR20120039953A (en
Inventor
정환희
이상열
문지형
송준오
최광기
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100101423A priority Critical patent/KR101692508B1/en
Publication of KR20120039953A publication Critical patent/KR20120039953A/en
Application granted granted Critical
Publication of KR101692508B1 publication Critical patent/KR101692508B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 소자는 지지층, 상기 지지층 상의 제2 전극층, 상기 제2 전극층 둘레의 상기 지지층 상에 형성되는 제1 보호층, 상기 제2 전극층과 상기 제1 보호층 상에 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층이 적층되는 발광 구조물을 포함하며, 상기 제1 보호층은 일 측면이 상기 제2 전극층과 접하고, 타 측면과 하부면은 상기 지지층에 접촉한다.The light emitting device includes a support layer, a second electrode layer on the support layer, a first protection layer formed on the support layer around the second electrode layer, a second conductivity type semiconductor layer on the second electrode layer and the first protection layer, And a light emitting structure in which the first conductive semiconductor layer is laminated, wherein the first protective layer has one side in contact with the second electrode layer, and the other side surface and the lower surface in contact with the supporting layer.

Description

발광 소자{A light emitting device}A light emitting device

본 발명은 발광 소자, 그 제조 방법, 및 발광 소자 패키지에 관한 것이다.The present invention relates to a light emitting device, a manufacturing method thereof, and a light emitting device package.

질화갈륨(GaN)의 금속 유기화학기상 증착법 및 분자선 성장법 등의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색, 녹색 및 청색 LED(Light Emitting Diode)가 개발되고 있다.Red, green and blue LEDs (Light Emitting Diodes) capable of realizing high luminance and white light have been developed based on the development of gallium nitride (GaN) metal organic chemical vapor deposition method and molecular beam growth method.

이러한 LED은 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이러한 LED 소자의 핵심 경쟁 요소는 고효율ㆍ고출력칩 및 패키징 기술에 의한 고휘도의 구현이다.Since these LEDs do not contain environmentally harmful substances such as mercury (Hg) used in existing lighting devices such as incandescent lamps and fluorescent lamps, they have excellent environmental friendliness, and have advantages such as long life and low power consumption characteristics. It is replacing. A core competitor of such LED devices is the implementation of high brightness by high-efficiency, high-output chip and packaging technology.

실시예는 신뢰성을 향상시킬 수 있는 발광 소자, 그 제조 방법, 및 발광 소자 패키지를 제공한다.Embodiments provide a light emitting device, a method of manufacturing the same, and a light emitting device package capable of improving reliability.

실시예에 따른 발광 소자는 지지층, 상기 지지층 상의 제2 전극층, 상기 제2 전극층 둘레의 상기 지지층 상에 형성되는 제1 보호층, 상기 제2 전극층과 상기 제1 보호층 상에 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층이 적층되는 발광 구조물을 포함하며, 상기 제1 보호층은 일 측면이 상기 제2 전극층과 접촉하고, 타 측면과 하부면은 상기 지지층에 접촉한다.A light emitting device according to an embodiment includes a support layer, a second electrode layer on the support layer, a first protection layer formed on the support layer around the second electrode layer, a second protection layer formed on the second electrode layer and the first protection layer, And a light emitting structure in which a first electrode layer, an active layer, and a first conductive semiconductor layer are stacked, wherein the first protective layer has one side in contact with the second electrode layer, and the other side surface and the bottom surface in contact with the supporting layer.

실시예에 따른 발광 소자는는 지지층, 상기 지지층 상의 제2 전극층, 상기 제2 전극층 둘레의 상기 지지층 상에 형성되는 제1 보호층, 상기 제2 전극층과 상기 제1 보호층 상에 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층이 적층되는 발광 구조물을 포함하며, 상기 제1 보호층과 상기 지지층이 서로 접촉하는 단면은 적어도 하나의 요철 패턴을 갖는다.The light emitting device according to the embodiment includes a support layer, a second electrode layer on the support layer, a first protection layer formed on the support layer around the second electrode layer, a second protection layer formed on the second electrode layer and the first protection layer, And a light emitting structure in which the first conductive layer, the first conductive semiconductor layer, and the first conductive type semiconductor layer are stacked, and a cross section where the first passivation layer and the supporting layer contact each other has at least one concavo-convex pattern.

실시 예는 신뢰성을 향상시킬 수 있는 효과가 있다.The embodiment has an effect of improving the reliability.

도 1은 제1 실시예에 따른 발광 소자를 나타낸다.
도 2는 제2 실시예에 따른 발광 소자를 나타낸다.
도 3은 제3 실시예에 따른 발광 소자를 나타낸다.
도 4 내지 도 8은 제1 실시예에 따른 발광 소자의 제조 방법을 나타낸다.
도 9 내지 도 11은 제2 실시예에 따른 발광 소자의 제조 방법을 나타낸다.
도 12는 실시예에 따른 발광 소자 패키지를 나타낸다.
도 13은 실시예에 따른 발광소자를 포함하는 조명 장치를 나타낸다.1 shows a light emitting device according to a first embodiment.
2 shows a light emitting device according to a second embodiment.
3 shows a light emitting device according to the third embodiment.
4 to 8 show a method of manufacturing the light emitting device according to the first embodiment.
9 to 11 show a method of manufacturing the light emitting device according to the second embodiment.
12 shows a light emitting device package according to an embodiment.
13 shows a lighting device including a light emitting device according to an embodiment.

이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer are described with reference to the drawings.

도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 그 제조 방법 및 발광 소자 패키지를 설명한다.In the drawings, dimensions are exaggerated, omitted, or schematically illustrated for convenience and clarity of illustration. Also, the size of each component does not entirely reflect the actual size. The same reference numerals denote the same elements throughout the description of the drawings. Hereinafter, a light emitting device, a method of manufacturing the same, and a light emitting device package according to embodiments will be described with reference to the accompanying drawings.

도 1은 제1 실시예에 따른 발광 소자(100)를 나타낸다. 도 1을 참조하면, 발광 소자(100)는 지지층(105), 제2 전극층(120), 제1 보호층(130), 발광 구조물(140), 제2 보호층(150), 및 제1 전극(170)을 포함한다.1 shows a light emitting device 100 according to a first embodiment. Referring to FIG. 1, a light emitting device 100 includes a support layer 105, a second electrode layer 120, a first passivation layer 130, a light emitting structure 140, a second passivation layer 150, (170).

지지층(105)은 발광 구조물(140)을 지지하며 제1 전극(170)과 함께 발광 구조물(140)에 전원을 제공한다. 지지층(105)은 지지 기판(110) 및 접합층(115)을 포함할 수 있다.The support layer 105 supports the light emitting structure 140 and provides power to the light emitting structure 140 together with the first electrode 170. The support layer 105 may include a support substrate 110 and a bonding layer 115.

예를 들어, 지지 기판(110)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, SiC, SiGe) 중 적어도 하나를 포함할 수 있다. For example, the supporting substrate 110 may be formed of a metal such as copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), copper-tungsten GaAs, ZnO, SiC, SiGe).

접합층(115)은 본딩층으로서, 제2 전극층(120)과 제1 보호층(130)의 아래에 형성된다. 접합층(115)은 반사층(122)과 오믹층(124), 및 제1 보호층(130)에 접촉되어 제2 전극층(120) 및 제1 보호층(130)이 지지 기판(110)에 접합될 수 있도록 한다.The bonding layer 115 is formed as a bonding layer under the second electrode layer 120 and the first passivation layer 130. The bonding layer 115 is in contact with the reflective layer 122 and the ohmic layer 124 and the first passivation layer 130 so that the second electrode layer 120 and the first passivation layer 130 are bonded to the supporting substrate 110, .

접합층(115)은 지지 기판(110)을 본딩 방식으로 접합하기 위해 형성되므로 지지 기판(110)을 도금이나 증착 방법으로 형성하는 경우에 접합층(115)이 반드시 형성되어야 하는 것은 아니므로 접합층(115)은 선택적으로 형성될 수도 있다.Since the bonding layer 115 is formed to bond the supporting substrate 110 by the bonding method, the bonding layer 115 is not necessarily formed when the supporting substrate 110 is formed by plating or vapor deposition, (115) may be selectively formed.

접합층(115)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.The bonding layer 115 includes a barrier metal or a bonding metal and may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag or Ta.

제2 전극층(120)은 지지층(105) 상에 형성된다. 제2 전극층(120)은 반사층(122)과 오믹층(124)이 적층된 형태이거나, 또는 오믹 특성을 갖는 반사 전극층일 수 있으며, 단층 또는 다층으로 형성될 수 있다.The second electrode layer 120 is formed on the support layer 105. The second electrode layer 120 may be a laminated layer of the reflective layer 122 and the ohmic layer 124, or may be a reflective electrode layer having an ohmic characteristic, and may be formed as a single layer or multiple layers.

반사층(122)은 발광 구조물(140)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다. 반사층(122)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한 반사층(122)은 상기 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 반사층(122)은 광 효율을 증가시키기 위한 것으로 반드시 형성되어야 하는 것은 아니다.The reflective layer 122 reflects light incident from the light emitting structure 140, thereby improving light extraction efficiency. The reflective layer 122 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au and Hf. The reflection layer 122 may be formed of a multilayer structure using a metal or an alloy and a light transmitting conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, or ATO. For example, IZO / Ni, AZO / Ag , IZO / Ag / Ni, AZO / Ag / Ni, or the like. The reflective layer 122 is intended to increase light efficiency and is not necessarily formed.

또한 오믹층(124)은 제2 도전형 반도체층(146)에 오믹 접촉되어 발광 구조물(140)에 전원이 원활히 공급되도록 하며, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag,Pt, Rh, Ni 중 적어도 하나를 포함할 수 있다.In addition, the ohmic layer 124 is ohmically contacted with the second conductive semiconductor layer 146 to supply power to the light emitting structure 140 smoothly. The ohmic layer 124 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO) zinc oxide (ZnO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO) IrOx, RuOx, RuOx / ITO, Ni / IrOx / Au and Ni / IrOx / Au / ITO, Ag, Pt, Rh and Ni.

도 1에는 도시되지 않았지만, 제2 전극층(120)과 제2 도전형의 반도체층(146) 사이에는 전류 차단층(Current Blocking Layer, CBL)이 형성될 수 있다. 전류 차단층(미도시)은 제1 전극(170)과 적어도 일부가 오버랩되도록 형성될 수 있으며, 이에 따라 제1 전극(170) 아래에 전류가 집중되는 현상을 완화하여 발광 소자(100)의 발광 효율을 향상시킬 수 있다.Although not shown in FIG. 1, a current blocking layer (CBL) may be formed between the second electrode layer 120 and the second conductive semiconductor layer 146. The current blocking layer (not shown) may be formed to overlap at least a part of the first electrode 170, thereby relieving the concentration of current under the first electrode 170, The efficiency can be improved.

제1 보호층(130)은 제2 전극층(120)의 측면과 접하도록 제2 전극층(120) 외측의 지지층(105) 상에 형성된다. 예컨대, 제1 보호층(130)은 제2 전극층(120) 외측의 접합층(115) 상에 형성될 수 있다. 접합층(115)이 형성되지 않는 경우에는 지지 기판(110) 상의 둘레 영역에 형성될 수 있다.The first passivation layer 130 is formed on the support layer 105 outside the second electrode layer 120 so as to be in contact with the side surface of the second electrode layer 120. For example, the first passivation layer 130 may be formed on the bonding layer 115 outside the second electrode layer 120. And may be formed in a peripheral region on the support substrate 110 when the bonding layer 115 is not formed.

제1 보호층(130)은 단위 칩 영역(A) 사이의 경계선(180)으로부터 이격하여 위치한다. 제1 보호층(130)은 지지층(105)과 접촉하며, 접촉 면적을 증대시키기 위하여 제1 보호층(130)은 일 측면이 제2 전극층(120)과 접하고, 나머지 측면과 하부면은 지지층(105), 예컨대, 접합층(115)에 접한다. 또한 제1 보호층(130)의 일 측면의 일 부분은 제2 전극층(120)에 접하고, 일 측면의 나머지 부분은 지지층(105), 예컨대, 접합층(115)과 접촉할 수 있다.The first protective layer 130 is located apart from the boundary line 180 between the unit chip areas A. The first passivation layer 130 is in contact with the support layer 105 and the first passivation layer 130 is in contact with the second electrode layer 120 at one side and the support layer 105, for example, the bonding layer 115. A portion of one side of the first protective layer 130 may be in contact with the second electrode layer 120 and the remaining portion of the side of the first protective layer 130 may contact the supporting layer 105, for example, the bonding layer 115.

따라서 제2 전극층(120)과 접하는 측면과 반대인 제1 보호층(130)의 다른 측면도 지지층(105)에 접하기 때문에, 지지층(105)과의 접하는 접촉 면적이 증가하여 접착력이 강화된다. 따라서 제1 보호층(130)이 지지층(105), 예컨대, 접합층(115)으로부터 박리되는 것을 방지하여 발광 소자(100)의 신뢰성을 향상시킬 수 있다.Therefore, since the other side of the first protective layer 130 opposite to the side contacting the second electrode layer 120 is in contact with the support layer 105, the contact area in contact with the support layer 105 is increased to enhance the adhesion. Therefore, it is possible to prevent the first protective layer 130 from being peeled off from the support layer 105, for example, the bonding layer 115, thereby improving the reliability of the light emitting device 100.

발광 구조물(140)은 제2 전극층(120) 및 제1 보호층(130) 상에 형성된다. 발광 구조물(140)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정에서 경사면이 형성될 수 있으며, 경사면은 제1 보호층(130)과 적어도 일부분이 오버랩된다. 제1 보호층(130)의 상면의 일부는 아이솔레이션 에칭에 의해 개방될 수 있다. 따라서 제1 보호층(130)은 일부가 발광 구조물(135)과 오버랩되고, 나머지 일부가 오버랩되지 않을 수 있다.The light emitting structure 140 is formed on the second electrode layer 120 and the first passivation layer 130. The side surface of the light emitting structure 140 may be formed with an inclined surface in an isolation etching process that is divided into unit chips, and the inclined surface overlaps at least a part with the first protective layer 130. A part of the upper surface of the first protective layer 130 may be opened by isolation etching. Therefore, a part of the first protective layer 130 may overlap with the light emitting structure 135, and the remaining part of the first protective layer 130 may not overlap.

제1 보호층(130)은 발광 구조물(140)과 지지층(105) 사이의 계면이 박리되어 발광 소자(100)의 신뢰성이 저하되는 현상을 감소시킬 수 있다. 예컨대, 제1 보호층(130)은 발광 구조물(140)을 단위 칩으로 분리하기 위해 아이솔레이션 에칭을 실시하는 경우, 접합층(115)에서 파편이 발생되어 파편이 제2 도전형 반도체층(146)과 활성층(144) 사이 또는 활성층(144)과 제1 도전형 반도체층(142) 사이에 부착되어 전기적 단락이 발생되는 것을 방지할 수 있다.The interface between the light emitting structure 140 and the support layer 105 is peeled off the first passivation layer 130 and the reliability of the light emitting device 100 is reduced. For example, when isolation etching is performed to separate the light emitting structure 140 into unit chips, the first passivation layer 130 may generate debris in the bonding layer 115, And between the active layer 144 and the first conductive semiconductor layer 142 to prevent an electrical short circuit.

제1 보호층(130)은 전도성을 갖는 물질로 형성된 전도성 보호층 또는 비전도성을 갖는 물질로 형성된 비전도성 보호층이 될 수 있다. The first passivation layer 130 may be a conductive protective layer formed of a conductive material or a nonconductive protective layer formed of a nonconductive material.

전도성 보호층은 투명 전도성 산화막으로 형성되거나 Ti, Ni, Pt, Pd, Rh, Ir, W 중 적어도 어느 하나를 포함할 수 있다. 전도성 보호층은 오믹층과 동일한 재질로 형성될 수 있다. 전도성 보호층은 전기 전도성을 가지므로, 전도성 보호층을 통해 발광 구조물(140)에 전류가 주입될 수 있다. 따라서, 발광 구조물(140)의 주변 영역에 배치되는 전도성 보호층 상에 배치된 활성층(144)에서도 빛이 효과적으로 발생될 수 있으며, 발광 소자의 광 효율이 향상될 수 있다.The conductive protective layer may be formed of a transparent conductive oxide film or may include at least one of Ti, Ni, Pt, Pd, Rh, Ir, and W. The conductive protective layer may be formed of the same material as the ohmic layer. The conductive protective layer has electrical conductivity, so that current can be injected into the light emitting structure 140 through the conductive protective layer. Accordingly, light can be effectively generated even in the active layer 144 disposed on the conductive protective layer disposed in the peripheral region of the light emitting structure 140, and the light efficiency of the light emitting device can be improved.

비전도성 보호층은 전기 전도도가 매우 낮아 실질적으로 비전도성을 가지는 물질로 형성될 수 있다. 비전도성 보호층은 반사층(122) 및 오믹층(124)보다 전기 전도성이 현저히 낮은 물질, 제2 도전형 반도체층(146)과 쇼트키 접촉을 형성하는 물질, 또는 전기 절연성 물질로 형성될 수 있다. 예를 들어, 비전도성 보호층은 ZnO 또는 SiO2로 형성될 수 있다. 비전도성 보호층은 접합층(115)과 활성층(144) 사이의 거리를 증가시킨다. 따라서, 접합층(115)과 활성층(144) 사이의 전기적 단락이 발생할 가능성을 감소시킬 수 있다.The nonconductive protective layer can be formed of a material having a substantially low electrical conductivity and a substantially nonconductive property. The nonconductive protective layer may be formed of a material having a significantly lower electrical conductivity than the reflective layer 122 and the ohmic layer 124, a material forming a Schottky contact with the second conductive type semiconductor layer 146, or an electrically insulating material . For example, non-conductive protective layer may be formed of ZnO or SiO 2. The nonconductive protective layer increases the distance between the bonding layer 115 and the active layer 144. [ Therefore, it is possible to reduce the possibility that an electrical short circuit between the bonding layer 115 and the active layer 144 occurs.

발광 구조물(140)은 제2 도전형 반도체층(146), 활성층(144), 및 제1 도전형 반도체층(142)이 적층된 구조일 수 있다. The light emitting structure 140 may have a structure in which the second conductivity type semiconductor layer 146, the active layer 144, and the first conductivity type semiconductor layer 142 are stacked.

제2 도전형의 반도체층(146)은 제2 전극층(120) 상에 형성되며, 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 제2 도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함하며, 제2 도전형 반도체층(146)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The second conductive semiconductor layer 146 is formed on the second electrode layer 120. The second conductive semiconductor layer 146 may be formed of a Group III-V element compound semiconductor such as GaN, AlN, AlGaN, InGaN, InN , InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like. The second conductivity type dopant may include a P type dopant such as Mg, Zn, etc., and the second conductivity type semiconductor layer 146 may be formed as a single layer or a multilayer, but the present invention is not limited thereto.

활성층(144)은 제2 도전형 반도체층(146) 상에 형성되며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(144)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층으로 형성될 수 있다. The active layer 144 is formed on the second conductive semiconductor layer 146 and may include any one of a single quantum well structure, a multiple quantum well structure (MQW), a quantum dot structure, or a quantum wire structure. The active layer 144 may be formed of a well layer and a barrier layer, for example, an InGaN well layer / GaN barrier layer or an InGaN well layer / AlGaN barrier layer, using a compound semiconductor material of Group III-V elements.

제1 도전형 반도체층(142)은 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 제1 도전형 반도체층(142)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first conductive semiconductor layer 142 may be formed of a compound semiconductor of a group III-V element doped with the first conductive dopant, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like. The first conductivity type dopant includes N type dopants such as Si, Ge, Sn, Se, and Te. The first conductive semiconductor layer 142 may be formed as a single layer or a multilayer, but the present invention is not limited thereto.

활성층(144)과 제1 도전형의 반도체층(142) 사이 또는 활성층(144)과 제2 도전형의 반도체층(146) 사이에는 도전형 클래드층이 형성될 수도 있으며, 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.A conductive clad layer may be formed between the active layer 144 and the first conductive semiconductor layer 142 or between the active layer 144 and the second conductive semiconductor layer 146. The conductive clad layer may be formed of AlGaN Based semiconductor.

한편, 발광 구조물(140)은 제2 도전형의 반도체층(146) 아래에 제2 도전형 반도체층의 극성과 반대인 제3 도전형 반도체층을 포함할 수 있다. 제1 도전형 반도체층은 P형 반도체층, 제2 도전형 반도체층은 n형 반도체층일 수 있으며, 그 역도 가능하다. 예를 들어, 발광 구조물(140)은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.Meanwhile, the light emitting structure 140 may include a third conductive type semiconductor layer which is opposite to the polarity of the second conductive type semiconductor layer under the second conductive type semiconductor layer 146. The first conductive type semiconductor layer may be a P-type semiconductor layer, the second conductive type semiconductor layer may be an n-type semiconductor layer, and vice versa. For example, the light emitting structure 140 may include at least one of an N-P junction, a P-N junction, an N-P-N junction, and a P-N-P junction structure.

제2 보호층(150)은 제1 도전형 반도체층(142)의 상면은 개방하고, 발광 구조물(140)의 측면에 형성될 수 있다. 제2 보호층(150)은 발광 구조물(140)의 제2 도전형 반도체층(146), 활성층(144), 및 제1 도전형 반도체층(142)의 측면을 덮도록 형성될 수 있다. 또한, 제2 보호층(150)은 제1 도전형 반도체층(142)의 상면의 일부와 상기 발광 구조물(140)과 오버랩되지 않는 제1 보호층(130)의 상면에 형성될 수 있으나, 이에 대해 한정하지는 않는다.The second passivation layer 150 may be formed on the side surface of the light emitting structure 140 while the upper surface of the first conductive semiconductor layer 142 is open. The second passivation layer 150 may be formed to cover the sides of the second conductivity type semiconductor layer 146, the active layer 144, and the first conductivity type semiconductor layer 142 of the light emitting structure 140. The second passivation layer 150 may be formed on a portion of the upper surface of the first conductive semiconductor layer 142 and on the upper surface of the first passivation layer 130 that does not overlap the light emitting structure 140, The present invention is not limited thereto.

제2 보호층(150)은 발광 구조물(140)을 전기적으로 보호하기 위하여 형성될 수 있으며, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있으나, 이에 대해 한정하지는 않는다. The second passivation layer 150 may be formed to electrically protect the light emitting structure 140, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 However, the present invention is not limited thereto.

제1 전극(170)은 발광 구조물(140) 상면에 형성된다. 예컨대, 제1 전극(170)은 제1 도전형 반도체층(142)의 상면에 형성되고, 소정의 패턴 형상으로 분기될 수 있으며, 이에 대해 한정하지는 않는다. 제1 도전형의 반도체층(142)의 상면은 광 추출 효율을 증가시키기 위해 러프니스 패턴(160)이 형성될 수 있다. 이에 따라 제1 전극(170)의 상면에도 러프니스 패턴이 형성될 수 있으나, 이에 대해 한정하지는 않는다.The first electrode 170 is formed on the upper surface of the light emitting structure 140. For example, the first electrode 170 may be formed on the upper surface of the first conductive semiconductor layer 142, and may be branched into a predetermined pattern. However, the present invention is not limited thereto. The roughness pattern 160 may be formed on the upper surface of the first conductive semiconductor layer 142 to increase light extraction efficiency. Accordingly, a roughness pattern may be formed on the upper surface of the first electrode 170, but the present invention is not limited thereto.

도 4 내지 도 8은 제1 실시예에 따른 발광 소자의 제조 방법을 나타낸다. 다만, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.4 to 8 show a method of manufacturing the light emitting device according to the first embodiment. However, the contents overlapping with those described above will be omitted or briefly explained.

도 4를 참조하면, 성장 기판(410) 상에 발광 구조물(140)을 형성한다.Referring to FIG. 4, a light emitting structure 140 is formed on a growth substrate 410.

성장 기판(410)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The growth substrate 410 may be formed of at least one of, for example, sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP and Ge.

발광 구조물(140)은 성장 기판(410) 상에 제1 도전형의 반도체층(142), 활성층(144) 및 제2 도전형의 반도체층(146)을 순차적으로 성장함으로써 형성될 수 있다.The light emitting structure 140 may be formed by successively growing a first conductive semiconductor layer 142, an active layer 144, and a second conductive semiconductor layer 146 on a growth substrate 410.

발광 구조물(140)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 140 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, (MBE), hydride vapor phase epitaxy (HVPE), or the like, but the present invention is not limited thereto.

한편, 발광 구조물(140) 및 성장 기판(410) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 질화물층(미도시)이 형성될 수도 있다.A buffer layer (not shown) and / or an undoped nitride layer (not shown) may be formed between the light emitting structure 140 and the growth substrate 410 to mitigate the difference in lattice constant.

다음으로 발광 구조물(140)의 단위 칩 영역(A) 상에 제1 보호층(130)을 형성한다. 제1 보호층(130)은 제2 전극층이 형성될 제2 도전형 반도체층(146)의 일부 영역(425)을 개방한다. 또한 제1 보호층(130)은 단위 칩 영역(A)의 경계선(430)으로 일정 거리 이격하며, 제1 보호층(130)과 단위 칩 영역(A)의 경계선(430) 사이의 제2 도전형 반도체층(146)의 다른 일부 영역(420)을 개방하도록 패터닝된다.Next, the first passivation layer 130 is formed on the unit chip region A of the light emitting structure 140. The first passivation layer 130 opens a portion 425 of the second conductive semiconductor layer 146 on which the second electrode layer is to be formed. The first protective layer 130 is spaced apart from the boundary line 430 of the unit chip area A by a predetermined distance and the second protection layer 130 is formed between the first protection layer 130 and the boundary line 430 of the unit chip area A. [ Type semiconductor layer 146 to open another part of the region 420 of the semiconductor layer.

예컨대, 포토리쏘그라피(photolithography) 공정 및 식각 공정을 이용하여 단위 칩 영역(A)의 경계선(430)으로 일정 거리 이격하는 제2 도전형 반도체층(146)의 둘레 영역에 제1 보호층(130)을 형성할 수 있다. 제1 보호층(130)은 다양한 증착 방법을 이용하여 형성할 수 있다.For example, a first passivation layer 130 (not shown) is formed in a peripheral region of the second conductivity type semiconductor layer 146, which is spaced a certain distance from the boundary line 430 of the unit chip region A, by using a photolithography process and an etching process. ) Can be formed. The first passivation layer 130 may be formed using various deposition methods.

다음으로 도 5를 참조하면, 제1 보호층(130)에 의해 개방되는 제2 도전형 반도체층(146)의 일부 영역(425) 상에 제2 전극층(120)을 형성한다. 제2 전극층(120)은 반사층 및 오믹층이 적층된 형태일 수 있다. 이때 제2 전극층(120)은 제1 보호층(130)의 일 측면과 접할 수 있다.Next, referring to FIG. 5, a second electrode layer 120 is formed on a partial region 425 of the second conductive semiconductor layer 146 opened by the first passivation layer 130. The second electrode layer 120 may have a laminated structure of a reflective layer and an ohmic layer. At this time, the second electrode layer 120 may contact one side of the first passivation layer 130.

제2 전극층(120)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성될 수 있다. 이때 제1 보호층(130)에 의해 개방되는 제2 도전형 반도체층(146)의 다른 일부 영역(420) 상에는 제2 전극층(120)이 형성되지 않을 수 있다.The second electrode layer 120 may be formed by E-beam deposition, sputtering, or plasma enhanced chemical vapor deposition (PECVD), for example. At this time, the second electrode layer 120 may not be formed on another partial region 420 of the second conductive type semiconductor layer 146 opened by the first passivation layer 130.

다음으로 도 6을 참조하면, 제1 보호층(130), 제2 전극층(120), 및 개방되는 제2 도전형 반도체층(146)의 다른 일부 영역(420) 상에 접합층(115)을 형성하고, 접합층(115) 상에 지지 기판(110)을 형성한다.Referring to FIG. 6, a bonding layer 115 is formed on the first passivation layer 130, the second electrode layer 120, and another part of the openings 420 of the second conductive semiconductor layer 146 And a supporting substrate 110 is formed on the bonding layer 115. [

이때 접합층(115)은 제2 전극층(120)의 상부면, 제1 보호층(130)의 상면과 타측면, 및 제2 도전형 반도체층(146)의 다른 일부 영역(420)과 접촉되어 제2 전극층(120), 및 제1 보호층(140)과의 접착력을 강화시켜 줄 수 있다.At this time, the bonding layer 115 is in contact with the upper surface of the second electrode layer 120, the upper surface and the other surface of the first passivation layer 130, and another portion 420 of the second conductive type semiconductor layer 146 The second electrode layer 120, and the first passivation layer 140 can be strengthened.

실시예는 접합층(115)이 제1 보호층(140)의 상면을 물론 타측면과 접하므로 접촉 면적이 증가하여 접착력이 강화되어 발광 소자의 신뢰성을 향상시킬 수 있다.In the embodiment, since the bonding layer 115 is in contact with the other side of the first protective layer 140 as well as the other side of the first protective layer 140, the contact area is increased and the adhesion is enhanced to improve the reliability of the light emitting device.

다음으로 도 7에 도시된 바와 같이, 성장 기판(410)을 발광 구조물(140)로부터 제거한다. 도 7에서는 도 6에 도시된 구조물을 뒤집어서 도시하였다. 성장 기판(410)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다.Next, as shown in FIG. 7, the growth substrate 410 is removed from the light emitting structure 140. In Fig. 7, the structure shown in Fig. 6 is shown in an inverted manner. The growth substrate 410 may be removed by a laser lift off method or a chemical lift off method.

그리고 발광 구조물(135)을 단위 칩 영역(A)으로 구분하기 위하여 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 아이솔레이션(isolation) 에칭을 실시하여 복수 개의 발광 구조물로 분리한다. 아이솔레이션(isolation) 에칭에 의하여 제1 보호층(130)의 일부분이 노출될 수 있으며, 제1 보호층(130)은 분리된 발광 구조물(140)과 일부 오버랩될 수 있다.In order to divide the light emitting structure 135 into unit chip regions A, isolation etching is performed by a dry etching method such as ICP (Inductively Coupled Plasma) to separate the light emitting structures into a plurality of light emitting structures. A portion of the first passivation layer 130 may be exposed by isolation etching and the first passivation layer 130 may partially overlap the isolated light emitting structure 140. [

다음으로 도 8을 참조하면, 제1 도전형 반도체층(142)의 상면이 노출되도록 제1 보호층(130) 및 발광 구조물(140) 상에 제2 보호층(150)을 형성한다. 이때 제2 보호층(150)은 제1 보호층(130)의 측면과 접하는 접합층(115) 상에도 형성될 수 있다. 이때 제2 보호층(150)은 접합층(115)의 위 일부에만 형성되어 접합층 외측 둘레가 제2 보호층(150)에 의해 개방될 수 있다. 만약 제1 도전형 반도체층의 상면을 덥도록 제2 보호층을 형성할 경우 후술할 도 3에 도시되는 발광 소자(300)와 동일한 형태가 될 수 있다. Referring to FIG. 8, the first passivation layer 130 and the second passivation layer 150 are formed on the light emitting structure 140 such that the upper surface of the first conductive semiconductor layer 142 is exposed. At this time, the second passivation layer 150 may be formed on the bonding layer 115 in contact with the side surface of the first passivation layer 130. At this time, the second protective layer 150 may be formed only on a part of the upper surface of the bonding layer 115, and the outer circumference of the bonding layer may be opened by the second protective layer 150. If the second passivation layer is formed to cover the upper surface of the first conductivity type semiconductor layer, it may have the same shape as that of the light emitting device 300 shown in FIG.

다음으로 제1 도전형의 반도체층(142)의 상면에 광 추출 효율 향상을 위한 러프니스 패턴(160)을 형성하고, 러프니스 패턴(160) 상에 제1 전극(170)을 형성한다. 러프니스 패턴(160)은 습식 식각 공정 또는 건식 식각 공정에 의해 형성될 수 있다.Next, a roughness pattern 160 for improving light extraction efficiency is formed on the top surface of the first conductive semiconductor layer 142, and a first electrode 170 is formed on the roughness pattern 160. The roughness pattern 160 may be formed by a wet etching process or a dry etching process.

그리고, 상기 구조물을 칩 분리 공정을 통해 단위 칩 영역으로 분리하면 복수 개의 발광 소자를 제작할 수 있다. 칩 분리 공정은 예를 들어, 블레이드(blade)를 이용해 물리적인 힘을 가하여 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크라이빙 공정, 습식 식각 또는 건식 식각을 포함하는 식각 공정 등을 포함할 수 있으나, 이에 대해 한정하지는 않는다.A plurality of light emitting devices can be manufactured by separating the structure into unit chip regions through a chip separation process. The chip separating process includes, for example, a braking process in which a physical force is applied and separated using a blade, a laser scribing process in which a chip is separated by irradiating a laser to the chip boundary, an etching process including a wet etching or a dry etching Process, and the like, but it is not limited thereto.

도 2는 제2 실시예에 따른 발광 소자(200)를 나타낸다. 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다. 도 2를 참조하면, 발광 소자(200)는 지지층(105), 제2 전극층(120), 제1 보호층(230), 발광 구조물(140), 제2 보호층(150), 및 제1 전극(170)을 포함한다.2 shows a light emitting device 200 according to the second embodiment. Duplicate contents of the above description will be omitted or briefly explained. Referring to FIG. 2, the light emitting device 200 includes a support layer 105, a second electrode layer 120, a first passivation layer 230, a light emitting structure 140, a second passivation layer 150, (170).

지지층(105)은 지지 기판(110) 및 접합층(115)을 포함한다. 제2 전극층(120)은 지지층(105)의 일 영역 상에 형성되며, 제1 보호층(230)은 제2 전극층(120)과 접하도록 제2 전극층(120)의 외측에 위치하는 지지층(105)의 둘레 영역 상에 형성된다.The support layer 105 includes a support substrate 110 and a bonding layer 115. The second electrode layer 120 is formed on one region of the support layer 105 and the first passivation layer 230 is formed on the support layer 105 located outside the second electrode layer 120 to contact the second electrode layer 120 As shown in Fig.

제1 보호층(230)은 지지층(105), 예컨대, 접합층(115)의 둘레 영역에 형성되고, 제2 전극층(120)은 지지층(105) 상에 형성된다. 제2 전극층(120)은 지지층(105) 상에 형성되고 일부분이 제1 보호층(230)과 지지층(105) 사이에 연장되어 형성될 수 있다. The first passivation layer 230 is formed in the peripheral region of the supporting layer 105, for example, the bonding layer 115, and the second electrode layer 120 is formed on the supporting layer 105. The second electrode layer 120 may be formed on the support layer 105 and a portion of the second electrode layer 120 may extend between the first passivation layer 230 and the support layer 105.

제1 보호층(230)은 지지층(105), 예컨대, 접합층(115)과 접한다. 이때 제1 보호층(230)과 지지층(105)이 접촉하는 단면은 접촉 면적을 넓게 하기 위하여 적어도 하나의 요철 패턴을 가질 수 있다.The first protective layer 230 is in contact with the support layer 105, for example, the bonding layer 115. At this time, the cross section where the first passivation layer 230 and the support layer 105 are in contact may have at least one concavo-convex pattern to increase the contact area.

도 2에 도시되는 제1 보호층(230)은 내부에 적어도 하나의 관통 홈 또는 구멍을 가지며, 접합층(115)은 제1 보호층(230)의 적어도 하나의 관통 홈 또는 구멍에 충진됨으로써 접합층(115)과 제1 보호층(230)은 서로 접할 수 있다.The first passivation layer 230 shown in FIG. 2 has at least one through-hole or hole therein, and the bonding layer 115 is filled in at least one through-hole or hole of the first passivation layer 230, The layer 115 and the first protective layer 230 may be in contact with each other.

또한 예컨대, 접합층(115)은 제1 보호층(230) 내부를 관통하는 요철 패턴을 가질 수 있다. 이와 같이, 접합층(115)과 제1 보호층(230)이 접하는 면은 단일 수평면이 아니며, 2 이상의 서로 다른 면일 수 있다.Further, for example, the bonding layer 115 may have a concave-convex pattern penetrating the inside of the first passivation layer 230. As described above, the surface in contact with the bonding layer 115 and the first protective layer 230 is not a single horizontal surface, but may be two or more different surfaces.

따라서 실시예는 제1 보호층(230) 내부에 형성되는 적어도 하나의 관통 홈 또는 구멍에 접합층(115)이 충진됨에 따라 접합층(115)과 제1 보호층(230)이 접촉하는 면적이 증가하고, 이로 인하여 제1 보호층(230)의 접착력이 강화되어 발광 소자(200)의 신뢰성이 향상될 수 있다.Therefore, in the embodiment, as the bonding layer 115 is filled in at least one through-hole or hole formed in the first passivation layer 230, the contact area between the bonding layer 115 and the first passivation layer 230 Thereby increasing the adhesion of the first passivation layer 230 and improving the reliability of the light emitting device 200.

발광 구조물(140)은 제1 보호층(230)과 제2 전극층(120) 상에 형성된다. 제1 보호층(230)의 상면의 일부는 발광 구조물(140)로부터 개방될 수 있다. 따라서 제1 보호층(230)은 일부가 발광 구조물(135)과 오버랩되고, 나머지 일부가 오버랩되지 않을 수 있다.The light emitting structure 140 is formed on the first passivation layer 230 and the second electrode layer 120. A part of the upper surface of the first passivation layer 230 may be opened from the light emitting structure 140. Therefore, a part of the first protective layer 230 may overlap with the light emitting structure 135, and a part of the first protective layer 230 may not overlap.

제2 보호층(150)은 발광 구조물(140)의 측면에 형성된다. 제2 보호층(150)은 제1 도전형 반도체층(142)의 상면 및 상기 발광 구조물(140)과 오버랩되지 않는 제1 보호층(230)의 상면에 형성될 수 있으나, 이에 대해 한정하지는 않는다.The second passivation layer 150 is formed on the side surface of the light emitting structure 140. The second passivation layer 150 may be formed on the upper surface of the first conductive semiconductor layer 142 and the upper surface of the first passivation layer 230 that does not overlap the light emitting structure 140, .

지지층(105), 예컨대, 접합층(115)은 적어도 하나의 관통 홈 또는 구멍을 통하여 제2 보호층(150)과 접할 수 있다.The support layer 105, for example, the bonding layer 115, may be in contact with the second passivation layer 150 through at least one through-hole or hole.

도 3은 제3 실시예에 따른 발광 소자를 나타낸다. 도 3을 참조하면, 발광 소자(300)는 도 1에 도시된 발광 소자와 제2 보호층(150-1)을 제외하고 동일하다. 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.3 shows a light emitting device according to the third embodiment. Referring to FIG. 3, the light emitting device 300 is the same except for the light emitting device shown in FIG. 1 and the second passivation layer 150-1. Duplicate contents of the above description will be omitted or briefly explained.

즉 도 1에 도시된 제2 보호층(150)과 달리 도 3에 도시된 제2 보호층(150-1)은 제1 도전형 반도체층(142)의 상면 및 발광 구조물(140)의 측면을 덮도록 형성될 수 있다. 또한 제2 보호층(150-1)은 발광 구조물(140)과 오버랩되지 않는 제1 보호층(130)의 상면에 형성될 수 있으나, 이에 대해 한정하지는 않는다. 또한 제2 보호층(150-1)은 제1 전극(170)의 상부 면은 노출시킨다. 제2 보호층(150-1)의 상부면은 제1 전극(170)의 상부면 아래에 위치할 수 있다.3, the upper surface of the first conductivity type semiconductor layer 142 and the side surface of the light emitting structure 140 are different from the second protective layer 150 shown in FIG. As shown in Fig. The second passivation layer 150-1 may be formed on the top surface of the first passivation layer 130 that does not overlap with the light emitting structure 140, but the present invention is not limited thereto. Also, the second protective layer 150-1 exposes the upper surface of the first electrode 170. The upper surface of the second protective layer 150-1 may be located below the upper surface of the first electrode 170. [

도 9 내지 도 11은 제2 실시예에 따른 발광 소자의 제조 방법을 나타낸다. 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.9 to 11 show a method of manufacturing the light emitting device according to the second embodiment. Duplicate contents of the above description will be omitted or briefly explained.

먼저 도 9를 참조하면, 성장 기판(410) 상에 발광 구조물(140)을 형성한다. 그리고 발광 구조물(140)의 단위 칩 영역(A) 상에 제1 보호층(230)을 형성한다.First, referring to FIG. 9, a light emitting structure 140 is formed on a growth substrate 410. The first passivation layer 230 is formed on the unit chip region A of the light emitting structure 140.

제1 보호층(230)은 제2 전극층이 형성될 제2 도전형 반도체층(146)의 일부 영역(425)을 개방하도록 단위 칩 영역(A)의 둘레에 형성되며, 또한 단위 칩 영역(A)의 둘레 영역 상에 형성되는 제1 보호층(230)은 제2 도전형 반도체층(146)의 다른 영역을 개방하는 적어도 하나의 홈 또는 구멍(612,614)을 갖도록 패터닝된다. 예컨대, 적어도 하나의 홈 또는 구멍(612,614)은 요철 패턴일 수 있다.The first passivation layer 230 is formed around the unit chip region A to open a part of the region 425 of the second conductivity type semiconductor layer 146 in which the second electrode layer is to be formed, The first passivation layer 230 formed on the peripheral region of the second conductive semiconductor layer 146 is patterned to have at least one groove or hole 612 and 614 that opens another region of the second conductive semiconductor layer 146. For example, at least one groove or hole 612, 614 may be a concavo-convex pattern.

다음으로 도 10을 참조하면, 제1 보호층(230)과 제2 전극층(120) 상에 지지층(105)을 형성한다. 지지층(105)은 제2 전극층(120) 및 보호층(230)과 접하고, 적어도 하나의 홈 또는 구멍(612,614)을 충진한다. 또한 지지층(105)은 적어도 하나의 홈 또는 구멍(612,614)을 통하여 제2 도전형 반도체층(146)과 접할 수 있다.Referring to FIG. 10, a supporting layer 105 is formed on the first passivation layer 230 and the second electrode layer 120. The support layer 105 contacts the second electrode layer 120 and the protective layer 230 and fills at least one groove or hole 612, The support layer 105 may also contact the second conductivity type semiconductor layer 146 through at least one groove or hole 612,

예컨대, 지지층(105)은 접합층(115) 및 지지 기판(110)을 포함하며, 접합층(115)은 제2 전극층(120) 및 보호층(230)과 접하고, 적어도 하나의 홈 또는 구멍(612,614)에 충진되어 제2 도전형 반도체층(146)과 접촉할 수 있다. 이로 인하여 제1 보호층(230)과 접합층(115) 사이의 접촉 면적이 증가할 수 있다.For example, the support layer 105 includes a bonding layer 115 and a supporting substrate 110, and the bonding layer 115 is in contact with the second electrode layer 120 and the protective layer 230 and has at least one groove or hole 612, and 614 and may contact the second conductive semiconductor layer 146. Accordingly, the contact area between the first protective layer 230 and the bonding layer 115 can be increased.

이와 같이 실시예는 제1 보호층(230)과 접합층(115) 사이의 접촉 면적이 증가함에 따라 제1 보호층(230)의 접착력이 강화되어 발광 소자(200)의 신뢰성이 향상될 수 있다.The reliability of the light emitting device 200 can be improved by increasing the adhesion of the first passivation layer 230 as the contact area between the first passivation layer 230 and the bonding layer 115 increases .

다음으로 도 11을 참조하면, 성장 기판(410)을 발광 구조물(140)로부터 제거한다. 도 11에서는 도 10에 도시된 구조물을 뒤집어서 도시하였다. 그리고 아이솔레이션(isolation) 에칭을 실시하여 발광 구조물(140)을 단위 칩 영역으로 구분한다. 이때 아이솔레이션(isolation) 에칭에 의하여 제1 보호층(230)의 일부분 및 제1 보호층(230)을 관통하는 지지층(105), 예컨대, 접합층 부분이 개방될 수 있다. 제1 보호층(230)은 분리된 발광 구조물(140)과 일부 오버랩될 수 있다. Next, referring to FIG. 11, the growth substrate 410 is removed from the light emitting structure 140. In Fig. 11, the structure shown in Fig. 10 is shown in an inverted manner. Then, isolation etching is performed to divide the light emitting structure 140 into unit chip regions. At this time, a portion of the first passivation layer 230 and the supporting layer 105, for example, the bonding layer portion, passing through the first passivation layer 230 may be opened by isolation etching. The first passivation layer 230 may partially overlap the separated light emitting structure 140.

제2 보호층(150)을 제1 보호층(130) 및 발광 구조물(140) 상에 제2 보호층(150)을 형성한다. 제2 보호층(150)은 아이솔레이션 에칭에 의하여 개방되는 제1 보호층(230)의 일부분 및 제1 보호층(230)을 관통하는 지지층(105)과 접한다. 또한 제2 보호층(150)은 제1 도전형의 반도체층(142)의 상면이 노출하도록 패터닝될 수 있다. 러프니스 패턴(160) 및 제1 전극(170) 형성은 도 8에서 설명한 바와 동일하다.The second passivation layer 150 is formed on the first passivation layer 130 and the second passivation layer 150 on the light emitting structure 140. The second passivation layer 150 contacts a portion of the first passivation layer 230 that is opened by isolation etch and a support layer 105 that penetrates the first passivation layer 230. The second passivation layer 150 may be patterned to expose the upper surface of the first conductive semiconductor layer 142. The formation of the roughness pattern 160 and the first electrode 170 are the same as those described in Fig.

도 12는 실시예에 따른 발광 소자 패키지를 나타낸다. 도 12를 참조하면, 발광 소자 패키지는 패키지 몸체(710), 제1 금속층(712), 제2 금속층(714), 발광 소자(720), 반사판(725), 와이어(730), 및 봉지층(740)을 포함한다.12 shows a light emitting device package according to an embodiment. 12, the light emitting device package includes a package body 710, a first metal layer 712, a second metal layer 714, a light emitting element 720, a reflector 725, a wire 730, 740).

패키지 몸체(710)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(710)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다. The package body 710 has a cavity in which a cavity is formed. At this time, the side wall of the cavity may be formed to be inclined. The package body 710 may be formed of a substrate having good insulating or thermal conductivity such as a silicon based wafer level package, a silicon substrate, silicon carbide (SiC), aluminum nitride (AlN) Or may be a structure in which a plurality of substrates are stacked. The embodiments are not limited to the material, structure, and shape of the body described above.

제1 금속층(712) 및 제2 금속층(714)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(710)의 표면(710)에 배치된다. 발광 소자(720)는 제1 금속층(712) 및 제2 금속층(714)과 전기적으로 연결된다. 이때 발광 소자(720)는 도 1 내지 도 3에 도시된 실시예에 따른 발광 소자(100, 200, 또는 300)일 수 있다.The first metal layer 712 and the second metal layer 714 are disposed on the surface 710 of the package body 710 such that they are electrically separated from each other in consideration of heat dissipation or mounting of the light emitting device. The light emitting device 720 is electrically connected to the first metal layer 712 and the second metal layer 714. Here, the light emitting device 720 may be the light emitting device 100, 200, or 300 according to the embodiment shown in FIGS.

예컨대, 도 1에 도시된 발광 소자(100)의 지지층(105)은 제2 금속층(714)에 전기적으로 연결되고, 제1 전극(170)은 와이어(730)의 일측과 접합되고, 와이어(730)의 타측은 제1 금속층(712)에 접합될 수 있다. For example, the support layer 105 of the light emitting device 100 shown in FIG. 1 is electrically connected to the second metal layer 714, the first electrode 170 is bonded to one side of the wire 730, May be bonded to the first metal layer 712.

반사판(725)은 발광 소자에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(710)의 캐버티 측벽에 형성된다. 반사판(725)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The reflector 725 is formed on the cavity side wall of the package body 710 so as to direct light emitted from the light emitting element in a predetermined direction. The reflective plate 725 is made of a light reflecting material, and may be, for example, a metal coating or a metal flake.

봉지층(740)은 패키지 몸체(710)의 캐버티 내에 위치하는 발광 소자(720)를 포위하여 발광 소자(720)를 외부 환경으로부터 보호한다. 봉지층(740)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(740)은 발광 소자(720)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. The encapsulation layer 740 surrounds the light emitting element 720 located in the cavity of the package body 710 to protect the light emitting element 720 from the external environment. The sealing layer 740 is made of a colorless transparent polymer resin material such as epoxy or silicone. The sealing layer 740 may include a phosphor to change the wavelength of light emitted from the light emitting device 720.

실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.A plurality of light emitting device packages according to embodiments may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light path of the light emitting device package.

또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Still another embodiment may be implemented as a display device, an indicating device, and a lighting system including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting system may include a lamp and a streetlight.

도 13은 실시예에 따른 발광소자를 포함하는 조명 장치를 나타낸다. 도 13을 참조하면, 조명장치(800)는 전원 결합부(810), 열발산판(heat sink, 820), 발광 모듈(830), 반사경(reflector, 840), 및 커버 캡(cover cap, 850), 및 렌즈부(860)를 포함한다.13 shows a lighting device including a light emitting device according to an embodiment. 13, the lighting apparatus 800 includes a power coupling unit 810, a heat sink 820, a light emitting module 830, a reflector 840, and a cover cap 850 , And a lens portion 860. [

전원 결합부(810)는 상단이 외부의 전원 소켓(미도시)에 삽입되는 스크류 형상이며, 외부 전원 소켓에 삽입되어 발광 모듈(830)에 전원을 공급한다. 열발산판(820)은 측면에 형성되는 열발산핀 통하여 발광 모듈(830)로부터 발생하는 열을 외부로 방출한다. 열발산판(820)의 상단은 전원 결합부(810)의 하단과 스크루 결합된다.The power coupling unit 810 has a screw shape whose upper end is inserted into an external power socket (not shown) and inserted into an external power socket to supply power to the light emitting module 830. The heat dissipating plate 820 discharges heat generated from the light emitting module 830 to the outside through the heat dissipating fin formed on the side surface. The upper end of the heat dissipating plate 820 is screwed to the lower end of the power coupling portion 810.

열발산판(820)의 밑면에는 회로 기판 상에 실장되는 발광 소자 패키지들을 포함하는 발광 모듈(840)이 고정된다. 이때 발광 소자 패키지들은 도 12에 도시된 실시예에 따른 발광 소자 패키지일 수 있다.A light emitting module 840 including light emitting device packages mounted on a circuit board is fixed to a bottom surface of the heat dissipating plate 820. Here, the light emitting device packages may be the light emitting device package according to the embodiment shown in FIG.

조명 장치(800)는 발광 모듈(830) 하부에는 발광 모듈을 전기적으로 보호하기 위한 절연 시트(832) 및 반사 시트(834) 등을 더 포함할 수 있다. 또한 발광 모듈(840)에 의하여 조사된 광의 진행 경로 상에 다양한 광학적 기능을 수행하는 광학 부재가 배치될 수 있다.The illumination device 800 may further include an insulation sheet 832 and a reflection sheet 834 for electrically protecting the light emitting module under the light emitting module 830. Also, an optical member that performs various optical functions may be disposed on the path of the light irradiated by the light emitting module 840.

반사경(840)은 원뿔대 형상으로 열발산판(820)의 하단과 결합하며, 발광 모듈(830)로부터 조사되는 광을 반사시킨다. 커버 캡(850)은 원형의 링 형상을 가지며, 반사경(840) 하단에 결합된다. 렌즈부(860)는 커버 캡(850)에 끼워진다. 도 13에 도시된 조명 장치(800)는 건물의 천장이나 벽체 내에 매입되어 다운라이트(downlight)로 이용할 수 있다.The reflecting mirror 840 is coupled to the lower end of the heat dissipating plate 820 in a frustum shape and reflects light emitted from the light emitting module 830. The cover cap 850 has a circular ring shape and is coupled to the lower end of the reflector 840. The lens portion 860 is fitted to the cover cap 850. The lighting device 800 shown in FIG. 13 may be embedded in a ceiling or a wall of a building and used as a downlight.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

105: 지지층, 110: 지지 기판
115: 접합층 120: 제2 전극층
122: 반사층 124: 오믹층
130,230: 제1 보호층 140: 발광 구조물
142: 제1 도전형 반도체층 144: 활성층
146: 제2 도전형 반도체층 150,150-1: 제2 보호층
160: 러프니스 패턴 170: 제1 전극.105: support layer, 110: support substrate
115: bonding layer 120: second electrode layer
122: reflective layer 124:
130, 230: first protective layer 140: light emitting structure
142: first conductivity type semiconductor layer 144: active layer
146: second conductive type semiconductor layer 150, 150-1: second protective layer
160: roughness pattern 170: first electrode.

Claims (7)

지지층;
상기 지지층 상에 형성되는 제2 전극층;
상기 제2 전극층 둘레의 상기 지지층 상에 형성되는 제1 보호층; 및
상기 제2 전극층과 상기 제1 보호층 상에 형성되고, 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층을 포함하는 발광 구조물; 및
상기 제2 도전형 반도체층의 측면, 상기 활성층의 측면, 상기 제1 도전형 반도체층의 측면, 및 상기 제1 보호층 상에 형성되는 제2 보호층을 포함하며,
상기 제1 보호층은 내부에 복수의 관통 홈들을 가지며,
상기 지지층은 상기 복수의 관통 홈들 내에 형성되는 요철 패턴을 가지며,
상기 제2 보호층은 상기 요철 패턴 상에 배치되며, 상기 요철 패턴은 상기 제2 보호층으로부터 노출되지 않는 발광 소자.Supporting layer;
A second electrode layer formed on the support layer;
A first protective layer formed on the supporting layer around the second electrode layer; And
A light emitting structure formed on the second electrode layer and the first passivation layer and including a second conductivity type semiconductor layer, an active layer, and a first conductivity type semiconductor layer; And
A side surface of the active layer, a side surface of the active layer, a side surface of the first conductivity type semiconductor layer, and a second passivation layer formed on the first passivation layer,
Wherein the first protective layer has a plurality of through-holes therein,
Wherein the support layer has a concavo-convex pattern formed in the plurality of through-holes,
Wherein the second protective layer is disposed on the uneven pattern, and the uneven pattern is not exposed from the second protective layer. 제1항에 있어서, 상기 지지층은,
지지 기판; 및
상기 지지 기판 상에 형성되고, 상기 제2 전극층의 하부면, 및 상기 제1 보호층의 하부면과 접촉하는 접합층을 포함하는 발광 소자.The method as claimed in claim 1,
A support substrate; And
And a bonding layer formed on the supporting substrate and contacting the lower surface of the second electrode layer and the lower surface of the first protective layer. 제1항에 있어서,
상기 제1 도전형 반도체층 상에 형성되는 제1 전극을 더 포함하는 발광 소자.The method according to claim 1,
And a first electrode formed on the first conductive semiconductor layer. 제1항에 있어서,
상기 제2 보호층은 상기 제2 도전형 반도체층의 측면, 상기 활성층의 측면, 상기 제1 도전형 반도체층의 측면, 상기 제1 보호층의 상면, 및 상기 제1 도전형 반도체층의 상면에 배치되는 발광 소자.The method according to claim 1,
The second protective layer is formed on the side surface of the second conductivity type semiconductor layer, the side surface of the active layer, the side surface of the first conductivity type semiconductor layer, the top surface of the first protective layer, Emitting device. 제1항에 있어서,
상기 제1 보호층의 일 측면은 상기 제2 전극층과 접촉하고, 상기 제1 보호층의 타 측면과 하부면은 상기 지지층에 접촉하는 발광 소자.The method according to claim 1,
Wherein one side of the first protective layer contacts the second electrode layer, and the other side surface and the bottom surface of the first protective layer contact the supporting layer. 제2항에 있어서,
상기 접합층은 상기 요철 패턴을 갖는 발광 소자.3. The method of claim 2,
And the bonding layer has the concavo-convex pattern. 제1항에 있어서,
상기 지지층은 상기 관통 홈들을 통하여 상기 제2 보호층과 접촉하는 발광 소자.The method according to claim 1,
And the support layer contacts the second passivation layer through the through-holes.
KR1020100101423A 2010-10-18 2010-10-18 A light emitting device KR101692508B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100101423A KR101692508B1 (en) 2010-10-18 2010-10-18 A light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100101423A KR101692508B1 (en) 2010-10-18 2010-10-18 A light emitting device

Publications (2)

Publication Number Publication Date
KR20120039953A KR20120039953A (en) 2012-04-26
KR101692508B1 true KR101692508B1 (en) 2017-01-03

Family

ID=46140058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100101423A KR101692508B1 (en) 2010-10-18 2010-10-18 A light emitting device

Country Status (1)

Country Link
KR (1) KR101692508B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2466141C (en) * 2002-01-28 2012-12-04 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
KR100986963B1 (en) * 2008-07-08 2010-10-11 서울옵토디바이스주식회사 Light emitting device and method for fabricating the same
KR100987986B1 (en) * 2008-07-09 2010-10-18 서울옵토디바이스주식회사 Light emitting device and method for fabricating the same
KR101007092B1 (en) * 2008-10-27 2011-01-10 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof

Also Published As

Publication number Publication date
KR20120039953A (en) 2012-04-26

Similar Documents

Publication Publication Date Title
JP6104568B2 (en) Light emitting element
KR100986353B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101154320B1 (en) Light emitting device, light emitting device package, and lighting device with the same
KR101014155B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
EP2518782B1 (en) Light emitting device and light emitting device package
KR101752663B1 (en) Light emitting device and method for manufacturing light emitting device
KR101742615B1 (en) A light emitting device package and a light emitting module
KR101014071B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
CN110010737B (en) Light emitting device and lighting apparatus
KR100986374B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101034144B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101769048B1 (en) Light emitting device, light emitting device package and lighting installation having the same
KR100999701B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101663192B1 (en) A light emitting device
KR20120014972A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101826979B1 (en) Light emitting device and light emitting device package
KR20110118333A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101744971B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package, and lighting system
KR101776302B1 (en) Light emitting device and light emitting device package
KR101679760B1 (en) A light emitting device
KR101692508B1 (en) A light emitting device
KR101648810B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101750207B1 (en) Light emitting device and light emitting device package
KR101735672B1 (en) A light emitting device and a light emitting device package
KR101880451B1 (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191111

Year of fee payment: 4