KR20110132161A - Semiconductor light emitting diode and method of manufacturing thereof - Google Patents

Semiconductor light emitting diode and method of manufacturing thereof Download PDF

Info

Publication number
KR20110132161A
KR20110132161A KR1020100052018A KR20100052018A KR20110132161A KR 20110132161 A KR20110132161 A KR 20110132161A KR 1020100052018 A KR1020100052018 A KR 1020100052018A KR 20100052018 A KR20100052018 A KR 20100052018A KR 20110132161 A KR20110132161 A KR 20110132161A
Authority
KR
South Korea
Prior art keywords
type semiconductor
layer
light emitting
semiconductor layer
type
Prior art date
Application number
KR1020100052018A
Other languages
Korean (ko)
Inventor
이시혁
손철수
양종인
송상엽
김태형
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020100052018A priority Critical patent/KR20110132161A/en
Publication of KR20110132161A publication Critical patent/KR20110132161A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

PURPOSE: A semiconductor light emitting device and a manufacturing method thereof are provided to eliminate a sapphire substrate, thereby providing the semiconductor light emitting device appropriate to a high power light emitting device. CONSTITUTION: A first light emitting structure(120) comprises a first n-type semiconductor layer(121), a first p-type semiconductor layer(123), and a first active layer(122). A second light emitting structure(130) comprises a second n-type semiconductor layer(131), a second p-type semiconductor layer(133), and a second active layer(132). A connection metal layer(125) is arranged between the first and second light emitting structures. A common electrode(133a) is arranged in one surface of the exposed connection metal layer. The common electrode is respectively and electrically connected to the first and second light emitting structures.

Description

반도체 발광 소자 및 그 제조방법 {Semiconductor Light Emitting Diode and Method of manufacturing thereof}Semiconductor Light Emitting Diode and Method of Manufacturing Technical Field

본 발명은 반도체 발광소자에 관한 것으로서, 특히, 광출력이 향상되고, 사파이어의 낮은 열전도도로 인한 광효율 감소가 없는 반도체 발광소자에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device, and more particularly, to a semiconductor light emitting device having improved light output and no light efficiency reduction due to low thermal conductivity of sapphire.

반도체 발광소자는 전류가 가해지면 p, n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 반도체 발광소자는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다. 최근 반도체 발광소자의 적용 분야가 디스플레이, 차량 헤드램프, 조명 등으로 확대됨에 따라 더욱 향상된 광 특성이 요구되어 지고 있다. A semiconductor light emitting device is a semiconductor device capable of generating light of various colors based on recombination of electrons and holes at junctions of p and n type semiconductors when a current is applied. Such semiconductor light emitting devices have a number of advantages, such as long lifespan, low power supply, excellent initial driving characteristics, high vibration resistance, etc., compared to filament based light emitting devices. Recently, as the field of application of semiconductor light emitting devices is expanded to display, vehicle headlamp, lighting, and the like, there is a demand for further improved optical characteristics.

기존의 반도체 발광 소자는 하나의 전류 주입 통로를 통해 발광되는 하나의 다중 양자우물구조 또는 단일 양자우물구조의 활성층을 가지므로, 이러한 활성층의 발광 효율과 칩의 구조에 따라 최종 광 특성을 결정하게 된다. 이에 따라, 다양한 구조의 반도체 발광 소자가 개발되고 있으나, 제한된 두께의 하나의 활성층만을 갖는다는 점에서 활성영역이 제한되어 광출력을 향상시키는 데 한계가 있다. 활성영역을 증가시키기 위해 활성층을 두껍게 형성하는 경우, 발광층 내에서 결함밀도가 증가하여 결정성이 악화되고, 따라서 전체적인 발광 효율이 저하된다는 문제가 있다.Since the conventional semiconductor light emitting device has an active layer of one multi quantum well structure or a single quantum well structure that emits light through one current injection path, final optical characteristics are determined according to the light emission efficiency of the active layer and the structure of the chip. . Accordingly, semiconductor light emitting devices having various structures have been developed, but the active region is limited in that only one active layer having a limited thickness has a limitation in improving light output. When the active layer is formed thick to increase the active area, there is a problem that the defect density increases in the light emitting layer, so that the crystallinity deteriorates, and thus the overall luminous efficiency is lowered.

또한, 일반적으로 질화물 반도체는 성장용 기판으로 절연체인 사파이어 기판을 사용하고 있으나, 사파이어 기판은 열전도도가 좋지 않아 고출력 발광 소자에서 외부로의 열 방출이 어려워 발광 효율이 저하되는 열화 문제가 지적되고 있다.
In addition, nitride semiconductors generally use sapphire substrates as insulators as growth substrates. However, sapphire substrates have poor thermal conductivity, making it difficult to dissipate heat from high-powered light emitting devices to the outside. .

본 발명의 일 목적은, 광출력을 향상시키기 위하여 발광 영역이 증대된 반도체 발광소자를 제공하는 데 있다.One object of the present invention is to provide a semiconductor light emitting device having an increased light emitting area in order to improve light output.

본 발명의 또 다른 목적은, 사파이어 기판이 제거되어 고출력 발광소자에 적합한 반도체 발광소자를 제공하는 데 있다.
Still another object of the present invention is to provide a semiconductor light emitting device suitable for a high output light emitting device by removing the sapphire substrate.

본 발명의 일 측면은,One aspect of the invention,

제1 n형 반도체층 및 제1 p형 반도체층과 그 사이에 형성된 제1 활성층을 포함하는 제1 발광구조물; 제2 n형 반도체층 및 제2 p형 반도체층과 그 사이에 형성된 제2 활성층을 포함하는 제2 발광구조물; 상기 제1 및 제2 발광구조물 사이에 형성된 연결 금속층;및 상기 제2 발광구조물의 일부가 제거되어 노출된 상기 연결 금속층의 일면에 형성되고, 상기 제1 및 제2 발광구조물과 각각 전기적으로 연결된 공통 전극; 을 포함하는 반도체 발광 소자를 제공한다.
A first light emitting structure comprising a first n-type semiconductor layer and a first p-type semiconductor layer and a first active layer formed therebetween; A second light emitting structure comprising a second n-type semiconductor layer and a second p-type semiconductor layer and a second active layer formed therebetween; A connection metal layer formed between the first and second light emitting structures; and a common portion formed on one surface of the connection metal layer exposed by removing a portion of the second light emitting structure and electrically connected to the first and second light emitting structures, respectively. electrode; It provides a semiconductor light emitting device comprising a.

본 발명의 일 실시 예에서, 상기 공통 전극은 p형 전극일 수 있다.In one embodiment of the present invention, the common electrode may be a p-type electrode.

본 발명의 일 실시 예에서, 상기 연결 금속층은 60㎛ 이상의 두께를 가질 수 있다.In one embodiment of the present invention, the connection metal layer may have a thickness of 60㎛ or more.

본 발명의 일 실시 예에서, 상기 제1 발광구조물은 상기 제1 p형 반도체층, 제1 활성층 및 제1 n형 반도체층이 순차적으로 적층되어 형성되고, 상기 제2 발광구조물은 상기 제2 p형 반도체층, 상기 제2 활성층 및 제2 n형 반도체층이 순차적으로 적층되어 형성되며, 상기 제1 p형 반도체층 및 상기 제2 p형 반도체층은 각각 상기 연결 금속층의 서로 대향하는 면에 마주보고 형성될 수 있다.In one embodiment of the present invention, the first light emitting structure is formed by sequentially stacking the first p-type semiconductor layer, the first active layer and the first n-type semiconductor layer, the second light emitting structure is the second p Type semiconductor layer, the second active layer, and the second n-type semiconductor layer are formed by sequentially stacking, and the first p-type semiconductor layer and the second p-type semiconductor layer respectively face opposite surfaces of the connection metal layer. Can be formed.

본 발명의 일 실시 예에서, 상기 제1 n형 반도체층의 일면에 형성된 제1 n형 전극 및 상기 제2 n형 반도체층의 일면에 형성된 제2 n형 전극을 포함할 수 있다.In an embodiment of the present disclosure, the first n-type electrode formed on one surface of the first n-type semiconductor layer and the second n-type electrode formed on one surface of the second n-type semiconductor layer may be included.

본 발명의 일 실시 예에서, 상기 제1 p형 반도체층과 상기 연결금속층 사이 및 상기 제2 p형 반도체층과 상기 연결 금속층 사이 중 적어도 하나에 도전형 컨택층을 더 포함할 수 있다.In one embodiment of the present invention, a conductive contact layer may be further included between at least one of the first p-type semiconductor layer and the connection metal layer and between the second p-type semiconductor layer and the connection metal layer.

본 발명의 일 실시 예에서, 상기 제1 n형 반도체층 및 상기 제1 n형 전극 사이에 배치된 반사금속층을 더 포함할 수 있다.In one embodiment of the present invention, it may further include a reflective metal layer disposed between the first n-type semiconductor layer and the first n-type electrode.

본 발명의 일 실시 예에서, 상기 제1 n형 반도체층 및 상기 제1 n형 전극 사이에 투광성과 전기전도성을 갖는 물질로 이루어진 저굴절층 및 금속층이 적층된 구조를 구비하는 단일 지향성 반사기를 더 포함할 수 있다.In one embodiment of the present invention, a single directional reflector having a structure in which a low refractive index layer and a metal layer are laminated between the first n-type semiconductor layer and the first n-type electrode and made of a material having transparency and electrical conductivity. It may include.

본 발명의 일 실시 예에서, 상기 제2 n형 반도체층 상에 요철 구조를 포함할 수 있다.
In one embodiment of the present invention, the second n-type semiconductor layer may include an uneven structure.

본 발명의 일 실시 예에서, 상기 연결 금속층 상에 형성되며, 상기 제1 p형 반도체층 및 제1 활성층을 관통하여 상기 제1 n형 반도체층과 접속된 제1 도전성 비아; 상기 연결 금속층 상에 형성되며, 상기 제2 p형 반도체층 및 제2 활성층을 관통하여 상기 제2 n형 반도체층과 접속된 제2 도전성 비아; 상기 연결 금속층과 상기 제1 p형 반도체층 사이에 형성된 제1 도전형 컨택층;및 상기 연결 금속층과 상기 제2 p형 반도체층 사이에 형성된 제2 도전형 컨택층; 을 더 포함할 수 있다.In an exemplary embodiment, a first conductive via is formed on the connection metal layer and is connected to the first n-type semiconductor layer through the first p-type semiconductor layer and the first active layer; A second conductive via formed on the connection metal layer and connected to the second n-type semiconductor layer through the second p-type semiconductor layer and the second active layer; A first conductivity type contact layer formed between the connection metal layer and the first p-type semiconductor layer; and a second conductivity type contact layer formed between the connection metal layer and the second p-type semiconductor layer; It may further include.

이때, 상기 공통전극은 n형 전극일 수 있으며, 상기 제1 발광구조물 및 연결 금속층의 일부가 제거되어 상기 제1 및 제2 도전형 컨택층과 전기적으로 연결되도록 형성된 p형 전극을 더 포함할 수 있다.In this case, the common electrode may be an n-type electrode, and may further include a p-type electrode formed to be electrically connected to the first and second conductive contact layers by removing a portion of the first light emitting structure and the connection metal layer. have.

이 경우, 상기 p형 전극은 상기 제1 및 제2 발광구조물의 공통 전극으로 사용될 수 있다.In this case, the p-type electrode may be used as a common electrode of the first and second light emitting structures.

본 발명의 일 실시 예에서, 상기 제1 도전성 비아와 상기 연결 금속층 및 상기 제2 도전성 비아와 상기 연결 금속층 중 적어도 하나는 동일한 금속 물질로 이루어질 수 있으며, 상기 연결 금속층 및 제1 및 제2 오믹 금속을 상기 제1 및 제2 p형 반도체층, 상기 제1 및 제2 활성층과 전기적으로 분리시키기 위한 절연체를 더 포함할 수 있다.
In an embodiment, at least one of the first conductive via, the connection metal layer, and the second conductive via and the connection metal layer may be made of the same metal material, and the connection metal layer and the first and second ohmic metals may be formed. The semiconductor device may further include an insulator for electrically separating the first and second p-type semiconductor layers from the first and second active layers.

본 발명의 또 다른 측면은,Another aspect of the invention,

제1 반도체 성장용 기판 상에 제1 n형 반도체층, 제1 활성층 및 제1 p형 반도체층을 순차적으로 성장시켜 제1 발광구조물을 형성하는 단계; 제2 반도체 성장용 기판 상에 제2 n형 반도체층, 제2 활성층 및 제2 p형 반도체층을 순차적으로 성장시켜 제2 발광구조물을 형성하는 단계; 상기 제1 발광구조물 상에 연결 금속층을 형성하는 단계; 상기 연결 금속층 상에 상기 제2 발광구조물을 부착하는 단계; 상기 제1 및 제2 성장용 기판을 제거하는 단계; 상기 제2 발광구조물의 일부를 제거하는 단계; 상기 제2 발광구조물을 제거하여 노출된 상기 연결 금속층의 일면에 공통 전극을 형성하는 단계; 를 포함하는 반도체 발광소자 제조방법을 제공한다.
Sequentially growing a first n-type semiconductor layer, a first active layer, and a first p-type semiconductor layer on the first semiconductor growth substrate to form a first light emitting structure; Sequentially growing a second n-type semiconductor layer, a second active layer, and a second p-type semiconductor layer on the second semiconductor growth substrate to form a second light emitting structure; Forming a connection metal layer on the first light emitting structure; Attaching the second light emitting structure onto the connection metal layer; Removing the first and second growth substrates; Removing a portion of the second light emitting structure; Removing the second light emitting structure to form a common electrode on one surface of the connection metal layer exposed; It provides a method for manufacturing a semiconductor light emitting device comprising a.

본 발명의 일 실시 예에서, 상기 연결 금속층 상에 상기 제2 발광구조물을 부착하는 단계는 상기 제2 발광구조물의 제2 p형 반도체층이 형성된 면이 접합면이 되도록 부착할 수 있다.In an embodiment of the present disclosure, the attaching of the second light emitting structure on the connection metal layer may be attached such that a surface on which the second p-type semiconductor layer of the second light emitting structure is formed is a bonding surface.

본 발명의 일 실시 예에서, 상기 제1 및 제2 성장용 기판이 제거된 상기 제1 및 제2 n형 반도체층 일면에 각각 제1 및 제2 n형 전극을 형성하는 단계를 포함할 수 있다.In an embodiment of the present disclosure, the method may include forming first and second n-type electrodes on one surface of the first and second n-type semiconductor layers from which the first and second growth substrates are removed. .

본 발명의 일 실시 예에서, 상기 제1 p형 반도체층과 상기 연결금속층 사이 및 상기 제2 p형 반도체층 상면에 각각 제1 및 제2 도전형 컨택층을 형성하는 단계를 포함할 수 있다.In example embodiments, the method may include forming first and second conductive contact layers between the first p-type semiconductor layer and the connection metal layer and on an upper surface of the second p-type semiconductor layer, respectively.

이때, 상기 제1 및 제2 도전형 컨택층을 형성한 표면으로부터 각각 상기 제1 및 제2 p형 반도체층, 제1 및 제2 활성층 및 제1 및 제2 n형 반도체층의 일부까지 식각하여 홀을 형성하는 단계; 상기 제1 p형 반도체층, 제1 활성층 및 제1 n형 반도체층이 전기적으로 분리되도록 하기 위해, 상기 제1 n형 반도체층을 제외한 노출된 영역에 절연층을 형성하는 단계; 상기 제2 p형 반도체층, 제2 활성층 및 제2 n형 반도체층이 전기적으로 분리되도록 하기 위해, 상기 제2 n형 반도체층을 제외한 노출된 영역에 절연층을 형성하는 단계; 및 상기 홀의 내부에 금속 물질을 충진하여 제1 및 제2 도전성 비아를 형성하는 단계; 를 포함할 수 있다.In this case, the first and second p-type semiconductor layers, the first and second active layers, and the first and second n-type semiconductor layers may be etched from the surfaces on which the first and second conductivity-type contact layers are formed, respectively. Forming a hole; Forming an insulating layer in the exposed region except for the first n-type semiconductor layer to electrically separate the first p-type semiconductor layer, the first active layer, and the first n-type semiconductor layer; Forming an insulating layer in the exposed region except for the second n-type semiconductor layer to electrically separate the second p-type semiconductor layer, the second active layer, and the second n-type semiconductor layer; Filling the inside of the hole with a metal material to form first and second conductive vias; It may include.

이때, 상기 제2 발광구조물 및 상기 연결 금속층의 일부를 제거하여 상기 제1 및 제2 도전형 컨택층과 전기적으로 연결되도록 p형 전극을 형성하는 단계를 더 포함할 수 있다.
The method may further include forming a p-type electrode to be electrically connected to the first and second conductive contact layers by removing a portion of the second light emitting structure and the connection metal layer.

본 발명에 따른 반도체 발광소자의 경우, 하나의 반도체 발광소자 내부에 복수의 활성층을 개재시켜 광출력이 향상되고, 발광 소자의 열화 문제를 해결하며, 간단한 전극 구조를 갖는 반도체 발광 소자를 제공할 수 있다.
In the case of the semiconductor light emitting device according to the present invention, the light output is improved by interposing a plurality of active layers inside one semiconductor light emitting device, solving the problem of deterioration of the light emitting device, and providing a semiconductor light emitting device having a simple electrode structure. have.

도1은 본 발명의 제1 실시형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도2 및 도3은 본 발명의 제1실시형태에 따른 반도체 발광소자의 변형된 형태를 개략적으로 나타낸 단면도이다.
도4는 본 발명의 제2 실시형태에 따른 반도체 발광 소자(200)를 개략적으로 나타낸 단면도이다.
도5는 본 발명의 제2 실시형태에 따른 반도체 발광 소자의 변형된 실시형태를 개략적으로 나타낸 단면도이다.
도6 내지 도15은 본 발명의 제1 실시형태에 따른 반도체 발광소자의 제조방법을 나타내기 위한 도면이다.
도16은 도 2의 반도체 발광소자의 패키지 실장형태를 개략적으로 나타내는 단면도이다.
도17 내지 도28은 본 발명의 제2 실시형태에 따른 반도체 발광소자의 제조방법을 나타내기 위한 도면이다.
도29는 도 5의 반도체 발광소자의 패키지 실장형태를 개략적으로 나타내는 단면도이다.1 is a cross-sectional view schematically showing a semiconductor light emitting device according to a first embodiment of the present invention.
2 and 3 are cross-sectional views schematically showing a modified form of the semiconductor light emitting device according to the first embodiment of the present invention.
4 is a schematic cross-sectional view of a semiconductor light emitting device 200 according to a second embodiment of the present invention.
5 is a cross-sectional view schematically showing a modified embodiment of the semiconductor light emitting device according to the second embodiment of the present invention.
6 to 15 are diagrams for illustrating a method for manufacturing a semiconductor light emitting device according to the first embodiment of the present invention.
FIG. 16 is a cross-sectional view schematically illustrating a package mounting form of the semiconductor light emitting device of FIG. 2.
17 to 28 are diagrams for illustrating a method for manufacturing a semiconductor light emitting device according to the second embodiment of the present invention.
29 is a cross-sectional view schematically illustrating a package mounting form of the semiconductor light emitting device of FIG. 5.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

도1은 본 발명의 제1 실시형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다. 도1을 참조하면, 본 실시 형태에 따른 반도체 발광소자(100)는 연결 금속층(125)의 서로 대향하는 면에 제1 및 제2 발광구조물(120, 130)이 형성된다. 제1 발광구조물(120)은 제1 p형 반도체층(123), 제1 활성층(122) 및 제1 n형 반도체층(121)을 구비하는 구조로 이루어질 수 있다. 또한, 제2 발광구조물(130)은 제2 p형 반도체층(133), 제2 활성층(132) 및 제2 n형 반도체층(131)을 구비하는 구조로 이루어지며, 상기 제1 p형 반도체층(123) 및 상기 제2 p형 반도체층(133)은 각각 상기 연결 금속층(125)의 대향하는 면에 서로 마주보고 형성될 수 있다. 이때, 상기 제2 발광구조물(130)이 제거되어 노출된 연결 금속층(125)의 일면에 공통 전극(133a)이 형성될 수 있고, 상기 제1 및 제2 발광구조물(120, 130)의 제1 및 제2 n형 반도체층(121, 131) 일면에 각각 제1 및 제2 n형 전극(121a, 131a)이 형성될 수 있다.
1 is a cross-sectional view schematically showing a semiconductor light emitting device according to a first embodiment of the present invention. Referring to FIG. 1, in the semiconductor light emitting device 100 according to the present exemplary embodiment, first and second light emitting structures 120 and 130 are formed on opposite surfaces of the connection metal layer 125. The first light emitting structure 120 may have a structure including a first p-type semiconductor layer 123, a first active layer 122, and a first n-type semiconductor layer 121. In addition, the second light emitting structure 130 has a structure including a second p-type semiconductor layer 133, a second active layer 132, and a second n-type semiconductor layer 131. The layer 123 and the second p-type semiconductor layer 133 may be formed to face each other on opposite surfaces of the connection metal layer 125, respectively. In this case, the common electrode 133a may be formed on one surface of the connection metal layer 125 exposed by removing the second light emitting structure 130, and the first and second light emitting structures 120 and 130 may be formed. And first and second n-type electrodes 121a and 131a may be formed on one surface of the second n-type semiconductor layers 121 and 131, respectively.

본 실시 형태에서, 제1 n형반도체층(121), 제1 p형 반도체층(123), 제2 n형 반도체층(131) 및 제2 p형 반도체층(133)은 질화물 반도체로 이루어질 수 있다. 따라서, 이에 제한되는 것은 아니지만, 본 실시 형태의 경우, n형 및 p형 반도체층(121, 123, 131, 133)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 가지며, 예컨대, GaN, AlGaN, InGaN 등의 물질이 이에 해당될 수 있다. 또한, n형 불순물로 Si, Ge, Se, Te 등이 사용될 수 있으며, 상기 p형 불순물로는 Mg, Zn, Be 등이 사용될 수 있다.
In the present embodiment, the first n-type semiconductor layer 121, the first p-type semiconductor layer 123, the second n-type semiconductor layer 131, and the second p-type semiconductor layer 133 may be formed of a nitride semiconductor. have. Therefore, the present invention is not limited thereto, but in the present embodiment, the n-type and p-type semiconductor layers 121, 123, 131, and 133 may have Al x In y Ga (1-xy) N composition formulas, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), for example, a material such as GaN, AlGaN, InGaN, or the like. In addition, Si, Ge, Se, Te and the like may be used as the n-type impurity, and Mg, Zn, Be and the like may be used as the p-type impurity.

제1 n형 반도체층(121)과 제1 p형 반도체층(123) 사이, 제2 n형 반도체층(131)과 제2 p형 반도체층(133) 사이에 형성되는 제1 및 제2 활성층(122, 132)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, InGaN/GaN 구조가 사용될 수 있다. 한편, n형 및 p형 질화물 반도체층(121, 123, 131, 133)과 활성층(122, 132)은 당 기술 분야에서 공지된 MOCVD, MBE, HVPE 등과 같은 반도체층 성장 공정을 이용하여 형성될 수 있을 것이다.
First and second active layers formed between the first n-type semiconductor layer 121 and the first p-type semiconductor layer 123 and between the second n-type semiconductor layer 131 and the second p-type semiconductor layer 133. Reference numerals 122 and 132 emit light having a predetermined energy by recombination of electrons and holes, and a multi-quantum well (MQW) structure in which a quantum well layer and a quantum barrier layer are alternately stacked with each other, for example, an InGaN / GaN structure. Can be used. Meanwhile, the n-type and p-type nitride semiconductor layers 121, 123, 131, and 133 and the active layers 122 and 132 may be formed using a semiconductor layer growth process such as MOCVD, MBE, HVPE, and the like which are known in the art. There will be.

한편, 제1 및 제2 반도체층(121,123,131,133)과 제1 및 제2 활성층(122,132)은 질화물 반도체 외에 다른 반도체 물질, 예컨대, AlxInyGa(1-x-y)P(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 물질로 이루어질 수 있으며, 이러한 물질로 얻어진 소자의 경우, 적색광을 방출하기에 보다 적합하다.
Meanwhile, the first and second semiconductor layers 121, 123, 131, and 133 and the first and second active layers 122 and 132 may be formed of a semiconductor material other than a nitride semiconductor, for example, Al x In y Ga (1-xy) P (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) material, and devices obtained with such a material are more suitable for emitting red light.

본 발명의 제1 실시형태에 따르면, 상기 연결 금속층(125)에 의하여 제1 및 제2 p형 반도체층(123, 133)이 전기적으로 연결되어 하나의 p형 전극 패드(133a)로부터 전류가 인가되고, 제1 n형 반도체층(121) 상에 제1 n형 전극(121a)이 형성되며, 제2 발광구조물(133) 상에는 제2 n형 반도체층(131)의 일면에 제2 n형 전극(131a)이 형성되어 제1 n형 전극(121a)과 제2 n형 전극(131a)이 동일한 전류 주입원과 연결될 수 있다.
According to the first embodiment of the present invention, the first and second p-type semiconductor layers 123 and 133 are electrically connected by the connection metal layer 125 so that a current is applied from one p-type electrode pad 133a. The first n-type electrode 121a is formed on the first n-type semiconductor layer 121, and the second n-type electrode is formed on one surface of the second n-type semiconductor layer 131 on the second light emitting structure 133. 131a may be formed to connect the first n-type electrode 121a and the second n-type electrode 131a with the same current injection source.

상기 연결 금속층(125)은 상기 제1 및 제2 p형 반도체층(123, 133)으로의 전류 주입 통로의 역할을 함과 동시에, 제1 및 제2 발광구조물(120,130)로부터 성장용 기판 제거시 지지체의 역할을 수행할 수 있다. 이러한 기능을 위해, 상기 연결 금속층(125)은 60㎛ 이상의 두께로 형성될 수 있다. 또한, 상기 연결금속층을 구성하는 금속은 Ti, Au, Ni, Al 등을 사용할 수 있으며, 상술한 금속의 종류에 제한되지 않고, 전류가 원활하게 흐를 수 있는 일반적인 금속이라면 어느 것이나 사용 가능하다.
The connection metal layer 125 serves as a current injection path to the first and second p-type semiconductor layers 123 and 133, and removes the growth substrate from the first and second light emitting structures 120 and 130. Can serve as a support. For this function, the connection metal layer 125 may be formed to a thickness of 60㎛ or more. In addition, as the metal constituting the connection metal layer, Ti, Au, Ni, Al, and the like may be used. The metal is not limited to the above-described types, and any metal may be used as long as the current can flow smoothly.

도2는 본 발명의 제1실시형태에 따른 반도체 발광소자의 변형된 형태를 개략적으로 나타낸 단면도이다. 본 실시형태에서는, 도1에 도시된 실시형태와는 달리, 금속 연결층(125)과 제1 p형 반도체층(123) 사이 및 상기 금속 연결층(125)과 제2 p형 반도체층(133) 사이에 제1 및 제2 도전형 컨택층(124, 134)이 개재될 수 있다. 상기 제1 및 제2 도전형 컨택층(124, 134)은 전극과 오믹 접촉하는 컨택층의 기능과 제1 및 제2 활성층(122, 132)으로부터 방출된 빛의 반사 기능을 동시에 수행할 수 있다. 이때, n형 반도체층 측의 도전형 컨택층은 n형 반도체층으로의 전자 공급이 원활하게 이루어질 수 있도록, Al, Ti 계열의 n형 반도체층보다 밴드갭 에너지가 높은 금속을 사용할 수 있다. 또한, p형 반도체층 측의 도전형 컨택층은 p형 반도체층보다 밴드갭 에너지가 낮은 ITO, Ag 계열의 금속을 사용할 수 있으나, 반드시 이에 제한되는 것은 아니고, p형 반도체층(123, 133) 보다 밴드갭 에너지가 낮은 금속이라면 어느 것이나 사용 가능하다.
2 is a cross-sectional view schematically showing a modified form of the semiconductor light emitting device according to the first embodiment of the present invention. In the present embodiment, unlike the embodiment shown in FIG. 1, between the metal connection layer 125 and the first p-type semiconductor layer 123 and the metal connection layer 125 and the second p-type semiconductor layer 133. The first and second conductivity-type contact layers 124 and 134 may be interposed therebetween. The first and second conductivity type contact layers 124 and 134 may simultaneously perform a function of a contact layer in ohmic contact with an electrode and a reflection function of light emitted from the first and second active layers 122 and 132. . In this case, the conductive contact layer on the side of the n-type semiconductor layer may use a metal having a higher band gap energy than the Al and Ti-based n-type semiconductor layers so that electrons may be smoothly supplied to the n-type semiconductor layer. The conductive contact layer on the side of the p-type semiconductor layer may use an ITO or Ag-based metal having a lower bandgap energy than the p-type semiconductor layer, but is not limited thereto, and the p-type semiconductor layers 123 and 133 may be used. Any metal having a lower band gap energy can be used.

도2에 도시된 화살표는 전류의 흐름 방향을 나타낸다. 상기 제2 발광구조물(130)의 일부가 제거되어 노출된 제2 도전형 컨택층(134)의 일면에 형성된 전극(133a)은 p형 전극으로, 제1 및 제2 발광구조물(120, 130)의 공통 전극으로 사용된다. 상기 p형 전극 패드(133a)로부터 전류가 주입되면, 연결 금속층(125) 양면에 개재된 제1 및 제2 도전형 컨택층(124, 134)을 통해 각각 제1 및 제2 p형 반도체층(123, 133)으로 전류가 분산되어 주입된다. 또한, 제1 및 제2 n형 반도체층(121, 131)의 일면에 형성된 제1 및 제2 n형 전극(121a, 131a)으로부터 각각 제1 및 제2 n형 반도체층(121, 131)으로 전류가 주입되고, 상기 제1 및 제2 n형 전극(121a, 131a)은 동일한 외부 단자와 연결될 수 있다.
Arrows shown in FIG. 2 indicate the direction of current flow. The electrode 133a formed on one surface of the second conductive contact layer 134 exposed by removing a portion of the second light emitting structure 130 is a p-type electrode, and the first and second light emitting structures 120 and 130. It is used as a common electrode. When a current is injected from the p-type electrode pad 133a, the first and second p-type semiconductor layers (124 and 134) are disposed on both surfaces of the connection metal layer 125, respectively. 123 and 133 are dispersed and injected current. In addition, the first and second n-type semiconductor layers 121 and 131 formed on one surface of the first and second n-type semiconductor layers 121 and 131 are respectively transferred to the first and second n-type semiconductor layers 121 and 131. Current is injected and the first and second n-type electrodes 121a and 131a may be connected to the same external terminal.

도3은 도2에 도시된 실시형태 따른 반도체 발광소자의 변형된 형태를 개략적으로 나타낸 단면도이다. 도2에 도시된 실시형태와는 달리, 제1 n형 반도체층(121)과 제1 n형 반도체층(121)과 제1 n형 전극(121a) 사이에 별도의 반사금속층(127)이 개재될 수 있다. 반사금속층(127)은 제1 활성층(122)에서 방출된 빛을 제1 발광구조물(120)의 상부, 즉, 제1 p형 반도체층(123) 방향으로 반사하는 기능을 수행할 수 있으며, 나아가, 제1 n형 반도체층(121)과 오믹 컨택을 이루는 것이 바람직하다. 이러한 기능을 고려하여, 반사금속층(127)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있고, 제1 n형 전극(121a)과 오믹접촉하는 컨택층의 기능을 동시에 수행할 수 있다. 또한, 본 실시형태에서는 광추출 효율을 높이기 위해, 제2 n형 반도체층(131) 상면에 요철 구조를 형성할 수 있다.
3 is a cross-sectional view schematically illustrating a modified form of the semiconductor light emitting device according to the embodiment illustrated in FIG. 2. Unlike the embodiment shown in FIG. 2, a separate reflective metal layer 127 is interposed between the first n-type semiconductor layer 121, the first n-type semiconductor layer 121, and the first n-type electrode 121a. Can be. The reflective metal layer 127 may reflect the light emitted from the first active layer 122 toward the upper portion of the first light emitting structure 120, that is, the first p-type semiconductor layer 123. The first n-type semiconductor layer 121 may be in ohmic contact. In consideration of this function, the reflective metal layer 127 may include a material such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, and the like, and the first n-type electrode 121a The function of the contact layer and ohmic contact can be performed at the same time. In addition, in this embodiment, an uneven structure can be formed in the upper surface of the 2nd n-type semiconductor layer 131 in order to improve light extraction efficiency.

이 경우, 자세하게 도시하지는 않았으나, 반사금속층(127)은 2층 이상의 구조로 채용되어 반사 효율을 향상시킬 수 있으며, 구체적인 예로서, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등을 들 수 있다. 다만, 반사금속층(127)은 본 실시 형태에서 반드시 요구되는 구성은 아니며, 도2에 도시된 바와 같이, 개재되지 않을 수 있다.
In this case, although not shown in detail, the reflective metal layer 127 may have a structure of two or more layers to improve reflection efficiency. As a specific example, Ni / Ag, Zn / Ag, Ni / Al, Zn / Al, Pd / Ag, Pd / Al, Ir / Ag. Ir / Au, Pt / Ag, Pt / Al, Ni / Ag / Pt, etc. are mentioned. However, the reflective metal layer 127 is not necessarily required in the present embodiment, and as shown in FIG. 2, it may not be interposed.

또한, 도시하지는 않았으나, 반사금속층 상면에 저굴절층을 형성하여 단일지향성 반사기(Omnidirectional reflector, 미도시)를 구비할 수 있다. 단일지향성 반사기는 높은 반사율을 가짐으로써 제1 활성층(122)에서 방출된 빛이 흡수되어 소멸되는 것을 최소화하기 위한 것이며, 저굴절층과 금속층이 적층된 구조를 갖는다. 저굴절층은 투광성과 전기전도성을 갖는 물질로 이루어지고, 이러한 물질로서 바람직하게 투명 전도성 산화물(TCO)을 사용할 수 있으며, ITO, CIO, ZnO 등이 이에 해당한다. 이 경우, 단일지향성 반사기 구조가 구현되기 위하여, 저굴절층의 두께(t)는 활성층에서 방출된 빛의 파장의 1/(4n)에 비례하는 것이 바람직하며, 여기서, 상기 n은 저굴절층의 굴절률에 해당한다. 이러한 두께 조건을 충족함으로써 단일지향성 반사기는 해당 소자, 구체적으로, 발광구조물 중 활성층에서 방출된 빛에 대하여 반사율이 극대화될 수 있다. 단일지향성 반사기를 구성하는 금속층은 저굴절층과 접촉되도록 그 위에 형성되며, 소멸 계수(extinction coefficient)가 높은 물질, 예컨대, Ag, Al, Au 등의 물질을 포함할 수 있다.
In addition, although not shown, a low refractive layer may be formed on an upper surface of the reflective metal layer to provide a single directional reflector (not shown). The unidirectional reflector has a high reflectance to minimize the absorption and disappearance of the light emitted from the first active layer 122, and has a structure in which the low refractive index layer and the metal layer are stacked. The low refractive index layer is made of a material having transparency and electrical conductivity, and as such a material, a transparent conductive oxide (TCO) can be preferably used, and ITO, CIO, ZnO, and the like correspond to this. In this case, in order to realize the unidirectional reflector structure, the thickness t of the low refractive layer is preferably proportional to 1 / (4n) of the wavelength of the light emitted from the active layer, where n is the low refractive layer. Corresponds to the refractive index. By satisfying such a thickness condition, the unidirectional reflector can maximize reflectance with respect to light emitted from the active layer of the device, specifically, the light emitting structure. The metal layer constituting the unidirectional reflector is formed thereon in contact with the low refractive layer, and may include a material having a high extinction coefficient, for example, Ag, Al, Au, or the like.

도4는 본 발명의 제2 실시형태에 따른 반도체 발광 소자(200)를 개략적으로 나타낸 단면도이다. 도4을 참조하면, 본 실시 형태에 따른 반도체 발광소자(200)는 연결 금속층(225)의 대향하는 면에 제1 발광구조물(220) 및 제2 발광구조물(230)이 형성되고, 상기 제1 및 제2 발광구조물(220, 230)은 각각 제1 및 제2 p형 반도체층(221, 231), 제1 및 제2 활성층(222, 232), 제1 및 제2 n형 반도체층(223, 233)을 구비하는 구조로 이루어질 수 있다. 이때, 상기 제1 및 제2 발광구조물(220, 230)의 제1 및 제2 p형 반도체층(223, 244)은 상기 연결 금속층(225)의 서로 대향하는 면에 마주보고 형성될 수 있다.
4 is a schematic cross-sectional view of a semiconductor light emitting device 200 according to a second embodiment of the present invention. Referring to FIG. 4, in the semiconductor light emitting device 200 according to the present exemplary embodiment, a first light emitting structure 220 and a second light emitting structure 230 are formed on opposite surfaces of the connection metal layer 225, and the first light emitting structure 220 is formed. And the second light emitting structures 220 and 230 may include first and second p-type semiconductor layers 221 and 231, first and second active layers 222 and 232, and first and second n-type semiconductor layers 223, respectively. , 233 may be formed. In this case, the first and second p-type semiconductor layers 223 and 244 of the first and second light emitting structures 220 and 230 may be formed to face opposite surfaces of the connection metal layer 225.

도4에 도시된 바와 같이, 상기 제1 발광구조물(220)은 상기 연결 금속층(225) 상에 형성되며, 상기 제1 p형 반도체층(223) 및 제1 활성층(222)을 관통하여 제1 n형 반도체층(221)과 접속된 제1 도전성 비아(224) 및 상기 연결 금속층(225)과 상기 제1 p형 반도체층(223) 사이에 개재된 제1 도전형 컨택층(240)을 포함할 수 있다. 또한, 상기 제1 발광구조물(220)과 마찬가지로, 상기 제2 발광구조물(230)은 상기 연결 금속층(225) 상에 형성되고, 상기 제2 p형 반도체층(233) 및 제2 활성층(232)을 관통하여 제2 n형 반도체층(231)과 접속된 제2 도전성 비아(234) 및 상기 연결 금속층(225)과 상기 제2 p형 반도체층(233) 사이에 개재된 제2 도전형 컨택층(250)을 포함할 수 있다. 이때, 상기 제1 및 제2 도전성 비아(224, 234)와 상기 연결 금속층(225)은 동일한 금속 물질로 형성될 수 있다.
As shown in FIG. 4, the first light emitting structure 220 is formed on the connection metal layer 225 and passes through the first p-type semiconductor layer 223 and the first active layer 222 to form a first light emitting structure 220. a first conductive via 224 connected to the n-type semiconductor layer 221 and a first conductive type contact layer 240 interposed between the connection metal layer 225 and the first p-type semiconductor layer 223. can do. In addition, like the first light emitting structure 220, the second light emitting structure 230 is formed on the connection metal layer 225, and the second p-type semiconductor layer 233 and the second active layer 232 are formed. A second conductive via 234 connected to the second n-type semiconductor layer 231 and a second conductive contact layer interposed between the connection metal layer 225 and the second p-type semiconductor layer 233. 250 may be included. In this case, the first and second conductive vias 224 and 234 and the connection metal layer 225 may be formed of the same metal material.

상기 제1 및 제2 도전성 비아(224, 234)는 제1 및 제2 n형 반도체층(221, 231)과 접속되며, 접촉 저항이 낮아지도록 개수, 형상, 피치, 제1 및 제2 n형 반도체층(221, 231)과의 접촉 면적 등이 적절히 조절될 수 있다. 본 실시 형태의 경우, 제1 및 제2 도전성 비아(224, 234)는 각각 제1 및 제2 n형 반도체층(221, 231)과 그 내부에서 접속되어 있으나, 실시 형태에 따라, 제1 및 제2 도전성 비아(224, 234)는 제1 및 제2 n형 반도체층(221, 231)의 표면과 접속되도록 형성될 수도 있을 것이다.
The first and second conductive vias 224 and 234 are connected to the first and second n-type semiconductor layers 221 and 231, and have a number, shape, pitch, and first and second n-type so as to lower contact resistance. Contact areas with the semiconductor layers 221 and 231 may be appropriately adjusted. In the present embodiment, the first and second conductive vias 224 and 234 are connected to the first and second n-type semiconductor layers 221 and 231 therein, respectively. The second conductive vias 224 and 234 may be formed to be connected to the surfaces of the first and second n-type semiconductor layers 221 and 231.

상기 제1 및 제2 도전성 비아(224, 234)는 제1 및 제2 활성층(222, 232), 제1 및 제2 p형 반도체층(223, 233), 제1 및 제2 도전형 컨택층(240, 250)과는 전기적으로 분리될 필요가 있으므로, 제1 및 제2 도전성 비아(224, 234)와 이들 사이에는 절연층(226, 236)이 형성된다. 절연층(226, 236)은 전기 절연성을 갖는 물체라면 어느 것이나 채용 가능하지만, 빛을 최소한으로 흡수하는 것이 바람직하므로, 예컨대, SiO2, SiOxNy, SixNy 등의 실리콘 산화물, 실리콘 질화물을 이용할 수 있을 것이다.
The first and second conductive vias 224 and 234 may include first and second active layers 222 and 232, first and second p-type semiconductor layers 223 and 233, and first and second conductive contact layers. Since it needs to be electrically separated from the 240 and 250, the first and second conductive vias 224 and 234 and insulating layers 226 and 236 are formed therebetween. As the insulating layers 226 and 236, any object having electrical insulation can be employed, but it is preferable to absorb light to a minimum, and therefore, for example, silicon oxides such as SiO 2 , SiO x N y , Si x N y , and silicon Nitride will be available.

본 실시형태에서, 제1 및 제2 도전형 컨택층(240, 250)은 광 반사 기능과 제1 및 제2 p형 반도체층(223, 233)과 오믹 컨택 기능을 고려하여 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함하도록 형성할 수 있으며, 당 기술 분야에서 공지된 스퍼터링이나 증착 등의 공정을 적절히 이용할 수 있다.
In the present embodiment, the first and second conductivity type contact layers 240 and 250 may have Ag, Ni, Al in consideration of the light reflection function and the ohmic contact function with the first and second p-type semiconductor layers 223 and 233. , Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au and the like can be formed to include, and processes known in the art, such as sputtering or deposition can be suitably used.

이 경우, 상기 제2 발광구조물(230)의 일부가 제거되어 노출된 연결 금속층(225)의 일부에 형성된 공통 전극(231a)은 n형 전극이 될 수 있다. 상기 n형 전극(231a)으로부터 전류가 주입되어 상기 연결 금속층(225)을 통해 제1 및 제2 발광구조물로 전류가 인가될 수 있고, 제1 및 제2 n형 반도체층 상에 전극을 따로 형성할 필요가 없으므로, 전극 패드에 의해 발광 면적이 줄어드는 문제를 해결할 수 있다. 또한, 상기 n형 전극(131a)이 상기 제1 및 제2 발광구조물(220, 230)에 대한 공통 전극으로 사용되므로, 전극 구조가 보다 간단해진다.
In this case, the common electrode 231a formed on a portion of the connection metal layer 225 exposed by removing a portion of the second light emitting structure 230 may be an n-type electrode. A current may be injected from the n-type electrode 231a to apply current to the first and second light emitting structures through the connection metal layer 225, and separately form electrodes on the first and second n-type semiconductor layers. Since there is no need to do this, the problem that the light emitting area is reduced by the electrode pad can be solved. In addition, since the n-type electrode 131a is used as a common electrode for the first and second light emitting structures 220 and 230, the electrode structure becomes simpler.

한편, 제2 발광구조물(230)의 일부가 제거되어 노출된 제1 p형 반도체층(223)상에 상기 제1 및 제2 도전형 컨택층(240, 250)과 전기적으로 연결되도록 형성된 p형 전극(233a) 또한 제1 및 제2 발광구조물(220, 230)에 대한 공통 전극으로 기능하므로, 본 실시형태와 같이 복수의 활성층을 갖는 발광구조물에 있어서, 전극은 각각 n형 p형 반도체층에 대해 하나씩만 형성될 수 있다. 도4에 도시된 화살표는 전류 주입 경로를 나타내는데, 상기 제2 발광구조물(230)이 일부 제거되어 노출된 연결 금속층(225) 상에 제1 및 제2 발광구조물(220, 230)의 공통 전극으로 사용되는 n형 전극(231a)이 형성되어, 상기 제1 및 제2 도전성 비아(224, 234)를 통해 제1 및 제2 n형 반도체층(221, 231)으로 전류를 주입할 수 있다. 또한, 상기 제2 발광구조물(230)의 일부가 제거되어 노출된 상기 제1 p형 반도체층(223) 상에는 상기 제1 및 제2 도전형 컨택층(240, 250)과 전기적으로 연결되도록 공통 전극인 p형 전극(233a)을 형성하여 상기 제1 및 제2 p형 반도체층(223, 233)으로 전류를 균일하게 주입할 수 있다.
On the other hand, the p-type formed to be electrically connected to the first and second conductivity-type contact layer (240, 250) on the exposed first p-type semiconductor layer 223 by removing a portion of the second light emitting structure 230 Since the electrode 233a also functions as a common electrode for the first and second light emitting structures 220 and 230, in the light emitting structure having a plurality of active layers as in the present embodiment, the electrodes are respectively provided in the n-type p-type semiconductor layer. Only one can be formed for each. The arrow shown in FIG. 4 represents a current injection path, and the second light emitting structure 230 is partially removed to serve as a common electrode of the first and second light emitting structures 220 and 230 on the exposed metal layer 225. An n-type electrode 231a may be formed to inject current into the first and second n-type semiconductor layers 221 and 231 through the first and second conductive vias 224 and 234. The common electrode may be electrically connected to the first and second conductive contact layers 240 and 250 on the exposed first p-type semiconductor layer 223 by removing a portion of the second light emitting structure 230. The phosphorus p-type electrode 233a may be formed to uniformly inject current into the first and second p-type semiconductor layers 223 and 233.

도5는 본 발명의 제2 실시형태에 따른 반도체 발광 소자의 변형된 실시형태를 개략적으로 나타낸 단면도이다. 도5를 참조하면, 제2 실시형태와는 달리, 제1 n형 반도체층(240) 상에 반사금속층(227)을 더 포함할 수 있다. 상기 반사금속층(227)은 도3에 도시된 실시형태에서 설명한 바와 같이, 제1 활성층(222)에서 방출된 빛을 제1 발광구조물(220)의 상부, 즉, 제1 p형 반도체층(223) 방향으로 반사하는 기능을 수행할 수 있으며, 나아가, 제1 n형 반도체층(221)과 오믹 컨택을 이루는 것이 바람직하다. 상기 반사금속층(227)을 이루는 물질 및 구성은 앞서 도3에서 설명한 실시형태와 동일하고, 단일지향성 반사기 구조가 개재될 수도 있다.
5 is a cross-sectional view schematically showing a modified embodiment of the semiconductor light emitting device according to the second embodiment of the present invention. Referring to FIG. 5, unlike the second embodiment, the reflective metal layer 227 may be further included on the first n-type semiconductor layer 240. As described in the embodiment illustrated in FIG. 3, the reflective metal layer 227 transmits the light emitted from the first active layer 222 to the upper portion of the first light emitting structure 220, that is, the first p-type semiconductor layer 223. It may be a function to reflect in the ()) direction, and further, it is preferable to make an ohmic contact with the first n-type semiconductor layer 221. The material and configuration of the reflective metal layer 227 are the same as those of the embodiment described above with reference to FIG. 3, and a unidirectional reflector structure may be interposed.

도6 내지 도15은 본 발명의 제1 실시형태에 따른 반도체 발광소자의 제조방법을 나타내기 위한 도면이다. 구체적으로, 도2에서 설명한 구조를 갖는 반도체 발광소자의 제조방법에 해당한다.
6 to 15 are diagrams for illustrating a method for manufacturing a semiconductor light emitting device according to the first embodiment of the present invention. Specifically, it corresponds to a method of manufacturing a semiconductor light emitting device having the structure described in FIG.

우선, 도 6에 도시된 것과 같이, 반도체 성장용 기판(110) 상에 제1 n형 반도체층(121), 제1 활성층(122) 및 제1 p형 반도체층(121)이 순차적으로 적층된 제1 발광구조물(120)을 형성한다. 반도체 성장용 기판(110)은 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2 , GaN 등의 물질로 이루어진 기판을 사용할 수 있다. 이 경우, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 성장용 기판(110)과 그 상면에 형성되는 질화물 반도체층의 격자 결함을 완화하기 위하여, 상기 성장용 기판(110) 상면에 버퍼층은(미도시)을 형성할 수 있다. 버퍼층은 질화물 등으로 이루어진 언도프 반도체층으로 채용될 수 있으며, 그 위에 성장되는 발광구조물의 격자 결함을 완화시킬 수 있다.
First, as shown in FIG. 6, the first n-type semiconductor layer 121, the first active layer 122, and the first p-type semiconductor layer 121 are sequentially stacked on the semiconductor growth substrate 110. The first light emitting structure 120 is formed. The semiconductor growth substrate 110 includes sapphire, SiC, MgAl 2 O 4 , MgO, LiAlO 2 , LiGaO 2 , A substrate made of a material such as GaN can be used. In this case, the sapphire is a Hexa-Rhombo R3c symmetric crystal and the lattice constants of c-axis and a-direction are 13.001 13. and 4.758Å, respectively, C (0001) plane, A (1120) plane, R 1102 surface and the like. In this case, the C plane is mainly used as a nitride growth substrate because the C surface is relatively easy to grow and stable at high temperatures. In order to alleviate the lattice defects of the growth substrate 110 and the nitride semiconductor layer formed on the top surface, a buffer layer (not shown) may be formed on the top surface of the growth substrate 110. The buffer layer may be employed as an undoped semiconductor layer made of nitride, or the like, to mitigate lattice defects of the light emitting structure grown thereon.

상기 제1 발광구조물(120)은 MOCVD, MBE, HVPE 등과 같은 반도체층 성장 공정을 이용하여 형성할 수 있다. 이 경우, 상술한 바와 같이, 구조적인 면에서는 제1 발광구조물(120)을 제1 n형 반도체층(121), 제1 활성층(122) 및 제1 p형 반도체층(123)을 포함하는 구조로 정의하였으나, 성장 및 식각 공정 측면에서는, 버퍼층(미도시)도 발광구조물을 구성하는 요소로 볼 수 있다.
The first light emitting structure 120 may be formed using a semiconductor layer growth process such as MOCVD, MBE, HVPE, or the like. In this case, as described above, in terms of structure, the first light emitting structure 120 includes a first n-type semiconductor layer 121, a first active layer 122, and a first p-type semiconductor layer 123. However, in terms of growth and etching processes, a buffer layer (not shown) may also be regarded as a component of the light emitting structure.

다음으로, 도 7에 도시된 바와 같이, 제1 p형 반도체층(123) 상에 제1 도전형 컨택층(124)을 형성한다. 상기 제1 도전형 컨택층(124)은 전극과의 오믹 접촉하는 컨택층의 기능과 제1 활성층(122)으로부터 방출된 빛의 반사 기능을 동시에 수행할 수 있다. p형 반도체층 측의 도전형 컨택층은 p형 반도체층보다 밴드갭 에너지가 낮은 ITO, Ag 계열의 금속을 사용할 수 있으나, 반드시 이에 제한되는 것은 아니고, p형 반도체층(123) 보다 밴드갭 에너지가 낮은 금속이라면 어느 것이나 사용 가능하다. 이때, 제1 도전형 컨택층(124)은 선택된 물질에 따라, 도금, 본딩 접합, 스퍼터링, 증착 등의 방법으로 형성될 수 있을 것이다. 단, 상기 제1 도전형 컨택층(124)은 본 발명의 실시에 있어서 반드시 요구되는 구성은 아니므로 생략될 수 있다.
Next, as shown in FIG. 7, the first conductive contact layer 124 is formed on the first p-type semiconductor layer 123. The first conductivity type contact layer 124 may simultaneously perform a function of a contact layer in ohmic contact with an electrode and a reflection function of light emitted from the first active layer 122. The conductive contact layer on the p-type semiconductor layer side may use an ITO or Ag-based metal having a lower band gap energy than the p-type semiconductor layer, but is not limited thereto. Any metal having a low value can be used. In this case, the first conductivity type contact layer 124 may be formed by a method such as plating, bonding bonding, sputtering, and deposition, depending on the selected material. However, the first conductivity type contact layer 124 is not necessarily required in the practice of the present invention and may be omitted.

다음으로, 도8에 도시된 바와 같이, 연결 금속층(125)을 형성한다. 상기 연결 금속층(125)은 도전형 컨택층(124)과는 달리, 밴드갭 에너지에 구애받지 않고 도전성을 가지는 금속 물질이라면 어느 것이나 가능하며, 지지체의 역할을 수행하기 위해 60㎛ 이상의 두께로 형성될 수 있다. 이때, 연결 금속층(125)은 물질에 따라 도금 또는 본딩 접합 등을 이용해 형성될 수 있을 것이다.
Next, as shown in FIG. 8, the connection metal layer 125 is formed. Unlike the conductive contact layer 124, the connection metal layer 125 may be any metal material having conductivity, regardless of band gap energy, and may be formed to a thickness of 60 μm or more to serve as a support. Can be. In this case, the connection metal layer 125 may be formed using a plating or bonding bonding depending on the material.

도9는 또 다른 반도체 성장용 기판(110') 상에 제1 발광구조물(120)과 동일한 방법을 이용하여 형성된 제2 발광구조물(130)이 도시되어 있다. 제2 발광구조물(130)은 성장용 기판(110') 상에 형성된 제2 n형 반도체층(131), 제2 활성층(132) 및 제2 p형 반도체층(133)을 구비하여 이루어질 수 있고, 상기 제1 발광구조물(120)과 마찬가지로 그 상면에 제2 도전형 컨택층(134)을 형성할 수 있다.
FIG. 9 illustrates a second light emitting structure 130 formed on another semiconductor growth substrate 110 ′ using the same method as the first light emitting structure 120. The second light emitting structure 130 may include a second n-type semiconductor layer 131, a second active layer 132, and a second p-type semiconductor layer 133 formed on the growth substrate 110 ′. Like the first light emitting structure 120, a second conductive contact layer 134 may be formed on an upper surface thereof.

다음으로, 도10에 도시된 바와 같이, 제2 발광구조물(130)의 제2 p형 반도체층(133) 상에 형성된 제2 도전형 컨택층(134)과 제1 발광구조물(120) 상에 형성된 연결 금속층(125)을 본딩한다. 그 결과, 상기 제1 및 제2 p형 반도체층(123, 133)은 상기 연결 금속층(125)의 대향하는 면에 서로 마주보고 형성된다. 도 11은 본딩 후 상기 연결 금속층(125)의 의 대향하는 면에 제1 및 제2 발광구조물(120, 130)이 적층된 구조를 나타낸다.
Next, as shown in FIG. 10, on the second conductive contact layer 134 and the first light emitting structure 120 formed on the second p-type semiconductor layer 133 of the second light emitting structure 130. The formed connection metal layer 125 is bonded. As a result, the first and second p-type semiconductor layers 123 and 133 are formed to face each other on opposite surfaces of the connection metal layer 125. FIG. 11 illustrates a structure in which first and second light emitting structures 120 and 130 are stacked on opposite surfaces of the connection metal layer 125 after bonding.

다음으로 도12에 도시된 바와 같이, 제1 발광구조물(120) 및 제2 발광구조물(130)이 부착된 연결 금속층(125)을 지지체로 하여 성장용 기판(110, 110')을 제거한다. 이때, 레이저 리프트 오프나 화학적 리프트 오프 등과 같은 공정을 이용하여 상기 성장용 기판(110, 110')이 제거될 수 있다.
Next, as shown in FIG. 12, the growth substrates 110 and 110 ′ are removed using the connection metal layer 125 to which the first light emitting structure 120 and the second light emitting structure 130 are attached as a support. In this case, the growth substrates 110 and 110 ′ may be removed using a process such as laser lift off or chemical lift off.

다음으로, 도13에 도시된 바와 같이, 성장용 기판(110)이 제거된 제1 n형 반도체층(121)의 일면에 제1 n형 전극(121a)을 형성한다. 상기 제1 n형 전극(121a)은 도금, 스퍼터링, 증착 등의 공정으로 적절히 형성될 수 있다. 이때, 상기 제1 n형 전극(121a)이 제1 발광구조물(120)의 측면으로 이동하여 붙는 것을 방지하기 위하여, 그 측면에 패시베이션 층을 형성할 수 있다.
Next, as shown in FIG. 13, the first n-type electrode 121a is formed on one surface of the first n-type semiconductor layer 121 from which the growth substrate 110 is removed. The first n-type electrode 121a may be appropriately formed by a process such as plating, sputtering, and deposition. In this case, in order to prevent the first n-type electrode 121a from moving to the side surface of the first light emitting structure 120, a passivation layer may be formed on the side surface thereof.

다음으로 도14에 도시된 바와 같이, 제2 발광구조물(130)의 일부를 제거하여 노출된 제2 도전형 컨택층(134) 상에 제1 및 제2 발광구조물(120, 130)의 공통 전극으로 사용되는 n형 전극(133a)을 형성하고, 도15에 도시된 바와 같이, 제2 n형 반도체층(131) 상에 제2 n형 전극(131a)을 형성한다. 이때, 제2 활성층(132)에서 방출되는 빛의 외부 광 추출 효율을 높이기 위해, 상기 제2 n형 반도체층(131) 상면에 요철 구조를 형성할 수 있다.
Next, as shown in FIG. 14, a common electrode of the first and second light emitting structures 120 and 130 is exposed on the second conductive contact layer 134 exposed by removing a part of the second light emitting structure 130. An n-type electrode 133a to be used is formed, and as shown in FIG. 15, a second n-type electrode 131a is formed on the second n-type semiconductor layer 131. In this case, in order to increase external light extraction efficiency of light emitted from the second active layer 132, an uneven structure may be formed on an upper surface of the second n-type semiconductor layer 131.

도16은 도 2의 반도체 발광소자의 패키지 실장형태를 개략적으로 나타내는 단면도이다. 도 16을 참조하면, 본 실시 형태에 따른 발광소자 패키지는 제1 및 제2 단자부(201, 202)를 구비하며, 반도체 발광소자는 이들과 각각 전기적으로 연결된다. 이 경우, 반도체 발광소자는 도 2와 동일한 구조를 가지며, 상기 제1 및 제2 p형 반도체층(123, 133)은 상기 p형 전극(133a)과 연결된 도전성 와이어에 의하여 제2 단자부(202)에 연결되고, 상기 제1 및 제2 n형 반도체층(121, 131)은 제1 n형 전극(121a) 및 제2 n형 전극(131a)에 의해 제1 단자부(201)에 연결될 수 있다.
FIG. 16 is a cross-sectional view schematically illustrating a package mounting form of the semiconductor light emitting device of FIG. 2. Referring to FIG. 16, the light emitting device package according to the present embodiment includes first and second terminal parts 201 and 202, and the semiconductor light emitting device is electrically connected thereto. In this case, the semiconductor light emitting device has the same structure as that of FIG. 2, and the first and second p-type semiconductor layers 123 and 133 are connected to the second terminal part 202 by a conductive wire connected to the p-type electrode 133a. The first and second n-type semiconductor layers 121 and 131 may be connected to the first terminal portion 201 by the first n-type electrode 121a and the second n-type electrode 131a.

도17 내지 도28은 본 발명의 제2 실시형태에 따른 반도체 발광소자의 제조방법을 나타내기 위한 도면이다. 구체적으로, 도5에서 설명한 구조를 갖는 반도체 발광소자의 제조방법에 해당한다.
17 to 28 are diagrams for illustrating a method for manufacturing a semiconductor light emitting device according to the second embodiment of the present invention. Specifically, it corresponds to the manufacturing method of the semiconductor light emitting device having the structure described in FIG.

우선, 도 17에 도시된 것과 같이, 반도체 성장용 기판(210) 위에 제1 n형 반도체층(221), 제1 활성층(222) 및 제1 p형 반도체층(223)을 MOCVD, MBE, HVPE 등과 같은 반도체층 성장 공정을 이용하여 순차적으로 성장시켜 제1 발광구조물(220)을 형성하고, 상기 제1 p형 반도체층(223) 상에 제1 도전형 컨택층(240)을 형성한다.앞서 설명한 바와 마찬가지로, 반도체 성장용 기판(210)은 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2 , GaN 등의 물질로 이루어진 기판을 사용할 수 있다.
17, the first n-type semiconductor layer 221, the first active layer 222, and the first p-type semiconductor layer 223 are formed on the semiconductor growth substrate 210 by MOCVD, MBE, and HVPE. The first light emitting structure 220 is formed by sequentially growing using a semiconductor layer growth process such as the above, and the first conductive contact layer 240 is formed on the first p-type semiconductor layer 223. As described above, the semiconductor growth substrate 210 includes sapphire, SiC, MgAl 2 O 4 , MgO, LiAlO 2 , LiGaO 2 , A substrate made of a material such as GaN can be used.

다음으로, 도 18에 도시된 바와 같이, 제1 도전형 컨택층(240) 및 상기 제1 발광구조물(220)에 홈을 형성한다. 구체적으로, 상기 홈은 후속 공정에서 도전성 물질을 충진하여 제1 n형 반도체층(221)과 연결되는 제1 도전성 비아를 형성하기 위한 것으로서, 제1 도전형 컨택층(240), 제1 p형 반도체층(223) 및 제1 활성층(222)을 관통하며, 제1 n형 반도체층(221)이 노출되는 형상을 갖는다. 본 실시 형태의 경우, 홈을 형성함에 있어서 제1 n형 반도체층(221)의 일부 영역도 제거되어 있으나, 다른 실시 형태의 경우, 제1 n형 반도체층(221)은 제거되지 않을 수 있으며, 그 상면이 상기 홈의 저면을 이룰 수 있다. 한편, 도 18의 홈 형성 공정 역시, 당 기술 분야에서 공지된 식각 공정, 예컨대, ICP-RIE 등을 이용하여 실행될 수 있다.
Next, as shown in FIG. 18, grooves are formed in the first conductive contact layer 240 and the first light emitting structure 220. Specifically, the groove is to form a first conductive via connected to the first n-type semiconductor layer 221 by filling a conductive material in a subsequent process, the first conductive contact layer 240, the first p-type The first n-type semiconductor layer 221 is exposed through the semiconductor layer 223 and the first active layer 222. In the present embodiment, a portion of the first n-type semiconductor layer 221 is also removed in forming the groove, but in another embodiment, the first n-type semiconductor layer 221 may not be removed. The upper surface may form the bottom of the groove. Meanwhile, the groove forming process of FIG. 18 may also be performed using an etching process known in the art, for example, ICP-RIE.

다음으로, 도 19에 도시된 바와 같이, SiO2, SiOxNy, SixNy 등과 같은 물질을 증착시켜 제1 도전형 컨택층(240)의 상부 및 상기 홈의 측벽을 덮도록 절연체(226)를 형성한다. 이 경우, 상기 홈의 저면에 해당하는 제1 n형 반도체층(221)은 적어도 일부가 노출될 필요가 있으므로, 절연체(226)는 상기 홈의 저면 전체를 덮지 않는 범위에서 형성되는 것이 바람직하다.
Next, as shown in FIG. 19, a material such as SiO 2 , SiO x N y , Si x N y is deposited to cover the top of the first conductive type contact layer 240 and the sidewall of the groove. 226). In this case, since at least a portion of the first n-type semiconductor layer 221 corresponding to the bottom of the groove needs to be exposed, the insulator 226 is preferably formed in a range not covering the entire bottom of the groove.

다음으로, 도 20에 도시된 바와 같이, 상기 홈 내부와 절연체(226) 상에 도전 물질을 형성하여 제1 도전성 비아(224)를 형성하고, 도 21에 도시된 바와 같이 그 상면에 연결 금속층(225)를 형성한다. 이에 따라, 상기 연결 금속층(225)은 제1 n형 반도체층(221)과 접속되는 도전성 비아(224)와 연결된 구조가 된다. 상기 연결 금속층(225)은 도전성을 갖는 일반적인 금속 물질이라면 어느 것이나 사용 가능하고, 전류 흐름 통로로써 기능함과 동시에 지지체 역할을 수행하기 위해, 60㎛ 이상의 두께를 갖도록 형성될 수 있으며, 도금, 스퍼터링, 증착 등의 공정으로 적절히 형성될 수 있다. 이 경우, 제1 도전성 비아(224)와 연결 금속층(225)를 동일한 물질로 형성할 수 있으나, 경우에 따라, 제1 도전성 비아(224)는 연결 금속층(225)과 다른 물질로 이루어져 서로 별도의 공정으로 형성될 수도 있다. 예컨대, 제1 도전성 비아(224)를 증착 공정으로 형성한 후, 연결 금속층(225)은 미리 형성되어 발광구조물에 본딩될 수 있을 것이다.
Next, as shown in FIG. 20, the conductive material is formed on the inside of the groove and the insulator 226 to form the first conductive via 224, and as shown in FIG. 21, a connection metal layer ( 225). Accordingly, the connection metal layer 225 has a structure connected to the conductive via 224 connected to the first n-type semiconductor layer 221. The connection metal layer 225 may be any metal material having conductivity, and may be formed to have a thickness of 60 μm or more in order to function as a current flow path and to serve as a support. It may be appropriately formed by a process such as vapor deposition. In this case, the first conductive via 224 and the connection metal layer 225 may be formed of the same material. However, in some cases, the first conductive via 224 may be formed of a different material from the connection metal layer 225. It may be formed by a process. For example, after forming the first conductive via 224 by a deposition process, the connection metal layer 225 may be previously formed and bonded to the light emitting structure.

도 22는 또 다른 성장용 기판(210') 상에 제1 발광구조물(220)과 동일한 방법을 이용하여 형성된 제2 발광구조물(230)이 도시되어 있다. 앞서 설명한 것과 동일한 방법으로, 제2 n형 반도체층(231), 제2 활성층(232) 및 제2 p형 반도체층(233)을 포함하는 제2 발광구조물(230)을 형성하고, 그 상면에 제2 도전형 컨택층(250)을 형성한 후, 홈을 형성하여 절연체(236) 및 제2 도전성 비아(234)를 포함하는 구조를 형성한다.
FIG. 22 illustrates a second light emitting structure 230 formed on another growth substrate 210 ′ using the same method as the first light emitting structure 220. In the same manner as described above, the second light emitting structure 230 including the second n-type semiconductor layer 231, the second active layer 232, and the second p-type semiconductor layer 233 is formed on the upper surface thereof. After the second conductive contact layer 250 is formed, a groove is formed to form a structure including an insulator 236 and a second conductive via 234.

다음으로, 도23에 도시된 바와 같이, 제2 발광구조물(230)의 제2 p형 반도체층(233) 상에 제2 도전성 비아(234)과 노출된 면과, 제1 발광구조물(220) 상에 형성된 연결 금속층(225)을 본딩한다. 그 결과, 상기 제1 및 제2 p형 반도체층(223, 233)은 상기 연결 금속층(225)의 대향하는 면에 서로 마주보고 형성된다. 도 24는 본딩 후 상기 연결 금속층(225)의 의 대향하는 면에 제1 및 제2 발광구조물(220, 230)이 적층된 구조로, 상기 연결 금속층(225) 및 제1 및 제2 도전성 비아(224, 234)에 의해 상기 제1 및 제2 n형 반도체층(221, 231)이 전기적으로 연결된다.
Next, as shown in FIG. 23, a surface exposed with the second conductive via 234 on the second p-type semiconductor layer 233 of the second light emitting structure 230, and the first light emitting structure 220. The connection metal layer 225 formed thereon is bonded. As a result, the first and second p-type semiconductor layers 223 and 233 are formed to face each other on opposite surfaces of the connection metal layer 225. FIG. 24 illustrates a structure in which the first and second light emitting structures 220 and 230 are stacked on opposite surfaces of the connection metal layer 225 after bonding. The connection metal layer 225 and the first and second conductive vias are stacked. The first and second n-type semiconductor layers 221 and 231 are electrically connected to each other by 224 and 234.

다음으로 도25에 도시된 바와 같이, 제1 발광구조물(220) 및 제2 발광구조물(230)이 부착된 연결 금속층(225)을 지지체로 하여 제1 및 제2 성장용 기판(210, 210')을 제거한다. 이때, 레이저 리프트 오프나 화학적 리프트 오프 등과 같은 공정을 이용하여 상기 성장용 기판(210, 210')이 제거될 수 있다.
Next, as shown in FIG. 25, the first and second growth substrates 210 and 210 ′ are formed using the connection metal layer 225 to which the first light emitting structure 220 and the second light emitting structure 230 are attached as a support. ). In this case, the growth substrates 210 and 210 'may be removed using a process such as laser lift-off or chemical lift-off.

다음으로, 도26에 도시된 바와 같이, 상기 제2 발광구조물(230) 및 연결 금속층(226)의 일부가 제거되어 노출된 제1 p형 반도체층(223) 상에 제1 및 제2 도전형 컨택층(240, 250)과 전기적으로 연결되도록 p형 전극(233a)을 형성한다. 이때, 상기 p형 전극(233a)은 제1 및 제2 발광구조물(220, 230)의 공통 전극으로 사용되며, 상기 연결 금속층(250)의 노출된 면에 접하지 않도록 절연체가 개재될 수 있다.
Next, as shown in FIG. 26, a portion of the second light emitting structure 230 and the connection metal layer 226 is removed to expose the first and second conductivity types on the first p-type semiconductor layer 223. The p-type electrode 233a is formed to be electrically connected to the contact layers 240 and 250. In this case, the p-type electrode 233a is used as a common electrode of the first and second light emitting structures 220 and 230, and an insulator may be interposed so as not to contact an exposed surface of the connection metal layer 250.

다음으로, 도27에 도시된 바와 같이, 상기 제2 발광구조물(230)이 제거되어 노출된 연결 금속층(225) 상에 n형 전극(231a)이 형성될 수 있다. 이때, 상기 n형 전극은 제1 및 제2 발광구조물(220, 230)의 공통 전극으로 사용될 수 있으며, 도27에 도시된 바와는 달리, 상기 제2 도전형 컨택층(250) 및 절연체(226)가 제거되지 않고, 상기 제2 발광구조물(230)만 제거된 후 노출된 상기 제2 도전형 컨택층(250) 상에 n형 전극(231a)이 형성될 수도 있다. 또한, 외부 광 추출 효율을 향상시키기 위해 제2 n형 반도체층(231) 상에 요철 구조를 형성할 수 있다. 이 경우, 요철 구조의 형성은 건식 또는 습식 식각 공정 등을 적절히 이용하여 실행될 수 있으나, 습식 식각을 이용하여 크기, 형상, 주기 등이 불규칙한 요철 구조를 형성하는 것이 바람직할 것이다.
Next, as shown in FIG. 27, the n-type electrode 231a may be formed on the connection metal layer 225 exposed by removing the second light emitting structure 230. In this case, the n-type electrode may be used as a common electrode of the first and second light emitting structures 220 and 230, and unlike the illustrated in FIG. 27, the second conductive type contact layer 250 and the insulator 226 may be used. ) May not be removed, and the n-type electrode 231a may be formed on the exposed second conductive type contact layer 250 after only the second light emitting structure 230 is removed. In addition, in order to improve external light extraction efficiency, an uneven structure may be formed on the second n-type semiconductor layer 231. In this case, the formation of the uneven structure may be performed by using a dry or wet etching process, etc., but it is desirable to form the uneven structure having irregular sizes, shapes, cycles, etc. by using wet etching.

다음으로, 도28에 도시된 바와 같이, 상기 제1 발광구조물(220) 하면에 단일지향성 반사기(260) 구조를 형성할 수 있다. 단일 지향성 반사기(260)는 저굴절층(260a) 및 금속층(260b)을 포함하고, 제1 활성층(222)에서 제1 n형 반도체층(221)을 향해 방출된 빛을 효과적으로 외부로 반사하여 외부 광 추출 효율을 높일 수 있다. 단, 단일 지향성 반사기(260)는 본 발명의 실시에 있어서 반드시 요구되는 구조는 아니므로, 도28에 도시된 단계는 생략될 수 있다.
Next, as shown in FIG. 28, a unidirectional reflector 260 may be formed on the bottom surface of the first light emitting structure 220. The unidirectional reflector 260 includes a low refractive index layer 260a and a metal layer 260b, and externally reflects light emitted from the first active layer 222 toward the first n-type semiconductor layer 221 to the outside. The light extraction efficiency can be improved. However, since the unidirectional reflector 260 is not necessarily a structure required in the practice of the present invention, the step shown in Fig. 28 can be omitted.

도29는 도 5의 반도체 발광소자의 패키지 실장형태를 개략적으로 나타내는 단면도이다. 도 29를 참조하면, 본 실시 형태에 따른 발광소자 패키지는 제1 및 제2 단자부(301, 302)를 구비하며, 반도체 발광소자는 이들과 각각 전기적으로 연결된다. 이 경우, 상기 제1 및 제2 p형 반도체층(223, 233)은 상기 p형 전극(233a)과 연결된 도전성 와이어에 의하여 제1 단자부(201)에 연결되고, 상기 제1 및 제2 n형 반도체층(221, 231)은 n형 전극(231a)에 의해 제2 단자부(202)에 연결될 수 있다.
29 is a cross-sectional view schematically illustrating a package mounting form of the semiconductor light emitting device of FIG. 5. Referring to FIG. 29, the light emitting device package according to the present embodiment includes first and second terminal parts 301 and 302, and the semiconductor light emitting device is electrically connected to each other. In this case, the first and second p-type semiconductor layers 223 and 233 are connected to the first terminal portion 201 by a conductive wire connected to the p-type electrode 233a, and the first and second n-type The semiconductor layers 221 and 231 may be connected to the second terminal portion 202 by the n-type electrode 231a.

본 실시형태에 따르면, 하나의 반도체 발광 소자가 복수의 활성영역을 가지므로, 광출력이 향상되고, 성장용 기판으로 사용되는 사파이어 기판이 제거됨에 따라, 반도체 발광 소자의 열화를 완화하여 고출력 반도체 발광소자를 제조할 수 있다. 또한, 제1 및 제2 발광구조물(220, 230)의 전극을 공통으로 사용하므로, 보다 간단한 전극 구조를 갖는 반도체 발광 소자가 가능하다.
According to this embodiment, since one semiconductor light emitting element has a plurality of active regions, the light output is improved, and as the sapphire substrate used as the growth substrate is removed, deterioration of the semiconductor light emitting element is alleviated and high output semiconductor light emission is achieved. The device can be manufactured. In addition, since the electrodes of the first and second light emitting structures 220 and 230 are commonly used, a semiconductor light emitting device having a simpler electrode structure is possible.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
The present invention is not limited by the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims. Accordingly, various forms of substitution, modification, and alteration may be made by those skilled in the art without departing from the technical spirit of the present invention described in the claims, which are also within the scope of the present invention. something to do.

100, 200: 반도체 발광 소자 110, 110', 210, 210': 성장용 기판
120, 220: 제1 발광구조물 120, 230: 제2 발광구조물
121, 221: 제1 n형 반도체층 122, 222: 제1 활성층
123, 223: 제1 p형 반도체층 124, 240: 제1 도전형 컨택층
131, 231: 제2 n형 반도체층 132, 232: 제2 활성층
133, 233: 제2 p형 반도체층 134, 250: 제2 도전형 컨택층
121a, 131a: 제1 및 제2 n형 전극 133a, 233a: p형 전극
231a: n형 전극 125, 225: 연결 금속층
226, 236: 절연체 224, 234: 제1 및 제2 도전성 비아
201, 301: 제1 단자부 202, 302: 제2 단자부
260: 단일 지향성 반사기 260a: 저굴절층
260b: 금속층100, 200: semiconductor light emitting device 110, 110 ', 210, 210': growth substrate
120, 220: first light emitting structure 120, 230: second light emitting structure
121 and 221: first n-type semiconductor layer 122 and 222: first active layer
123 and 223: first p-type semiconductor layer 124 and 240: first conductive contact layer
131 and 231: second n-type semiconductor layer 132 and 232: second active layer
133 and 233: second p-type semiconductor layer 134 and 250: second conductive contact layer
121a, 131a: first and second n-type electrodes 133a, 233a: p-type electrode
231a: n-type electrode 125, 225: connection metal layer
226, 236: insulators 224, 234: first and second conductive vias
201 and 301: first terminal portion 202 and 302: second terminal portion
260: unidirectional reflector 260a: low refractive layer
260b: metal layer

Claims (21)

제1 n형 반도체층 및 제1 p형 반도체층과 그 사이에 형성된 제1 활성층을 포함하는 제1 발광구조물;
제2 n형 반도체층 및 제2 p형 반도체층과 그 사이에 형성된 제2 활성층을 포함하는 제2 발광구조물;
상기 제1 및 제2 발광구조물 사이에 형성된 연결 금속층;및
상기 제2 발광구조물의 일부가 제거되어 노출된 상기 연결 금속층의 일면에 형성되고, 상기 제1 및 제2 발광구조물과 각각 전기적으로 연결된 공통 전극;
을 포함하는 반도체 발광 소자.
A first light emitting structure comprising a first n-type semiconductor layer and a first p-type semiconductor layer and a first active layer formed therebetween;
A second light emitting structure comprising a second n-type semiconductor layer and a second p-type semiconductor layer and a second active layer formed therebetween;
A connection metal layer formed between the first and second light emitting structures; and
A common electrode formed on one surface of the connection metal layer exposed by removing a portion of the second light emitting structure and electrically connected to the first and second light emitting structures;
Semiconductor light emitting device comprising a.
제1항에 있어서,
상기 공통 전극은 p형 전극인 것을 특징으로 하는 반도체 발광 소자.
The method of claim 1,
The common electrode is a semiconductor light emitting device, characterized in that the p-type electrode.
제1항에 있어서,
상기 연결 금속층은 60㎛ 이상의 두께를 갖는 것을 특징으로 하는 반도체 발광 소자.
The method of claim 1,
The connecting metal layer is a semiconductor light emitting device, characterized in that having a thickness of 60㎛ or more.
제1항에 있어서,
상기 제1 발광구조물은 상기 제1 p형 반도체층, 제1 활성층 및 제1 n형 반도체층이 순차적으로 적층되어 형성되고,
상기 제2 발광구조물은 상기 제2 p형 반도체층, 상기 제2 활성층 및 제2 n형 반도체층이 순차적으로 적층되어 형성되며,
상기 제1 p형 반도체층 및 상기 제2 p형 반도체층은 각각 상기 연결 금속층의 서로 대향하는 면에 마주보고 형성되는 것을 특징으로 하는 반도체 발광 소자.
The method of claim 1,
The first light emitting structure is formed by sequentially stacking the first p-type semiconductor layer, the first active layer and the first n-type semiconductor layer,
The second light emitting structure is formed by sequentially stacking the second p-type semiconductor layer, the second active layer and the second n-type semiconductor layer,
The first p-type semiconductor layer and the second p-type semiconductor layer is a semiconductor light emitting device, characterized in that formed facing each other of the connection metal layer facing each other.
제1항에 있어서,
상기 제1 n형 반도체층의 일면에 형성된 제1 n형 전극 및 상기 제2 n형 반도체층의 일면에 형성된 제2 n형 전극을 포함하는 것을 특징으로 하는 반도체 발광 소자.
The method of claim 1,
And a first n-type electrode formed on one surface of the first n-type semiconductor layer and a second n-type electrode formed on one surface of the second n-type semiconductor layer.
제1항에 있어서,
상기 제1 p형 반도체층과 상기 연결금속층 사이 및 상기 제2 p형 반도체층과 상기 연결 금속층 사이 중 적어도 하나에 도전형 컨택층을 더 포함하는 것을 특징으로 하는 반도체 발광 소자.
The method of claim 1,
And at least one of a conductive contact layer between the first p-type semiconductor layer and the connection metal layer and between the second p-type semiconductor layer and the connection metal layer.
제1항에 있어서,
상기 제1 n형 반도체층 및 상기 제1 n형 전극 사이에 배치된 반사금속층을 더 포함하는 것을 특징으로 하는 반도체 발광 소자.
The method of claim 1,
And a reflective metal layer disposed between the first n-type semiconductor layer and the first n-type electrode.
제1항에 있어서,
상기 제1 n형 반도체층 및 상기 제1 n형 전극 사이에 투광성과 전기전도성을 갖는 물질로 이루어진 저굴절층 및 금속층이 적층된 구조를 구비하는 단일 지향성 반사기를 더 포함하는 것을 특징으로 하는 반도체 발광 소자.
The method of claim 1,
The semiconductor light emitting device may further include a single directional reflector having a structure in which a low refractive layer and a metal layer are laminated between the first n-type semiconductor layer and the first n-type electrode. device.
제1항에 있어서,
상기 제2 n형 반도체층 상에 요철 구조를 포함하는 것을 특징으로 하는 반도체 발광 소자.
The method of claim 1,
And a concave-convex structure on the second n-type semiconductor layer.
제1항에 있어서,
상기 연결 금속층 상에 형성되며, 상기 제1 p형 반도체층 및 제1 활성층을 관통하여 상기 제1 n형 반도체층과 접속된 제1 도전성 비아;
상기 연결 금속층 상에 형성되며, 상기 제2 p형 반도체층 및 제2 활성층을 관통하여 상기 제2 n형 반도체층과 접속된 제2 도전성 비아;
상기 연결 금속층과 상기 제1 p형 반도체층 사이에 형성된 제1 도전형 컨택층;및
상기 연결 금속층과 상기 제2 p형 반도체층 사이에 형성된 제2 도전형 컨택층;
을 더 포함하는 것을 특징으로 하는 반도체 발광 소자.
The method of claim 1,
A first conductive via formed on the connection metal layer and connected to the first n-type semiconductor layer through the first p-type semiconductor layer and the first active layer;
A second conductive via formed on the connection metal layer and connected to the second n-type semiconductor layer through the second p-type semiconductor layer and the second active layer;
A first conductivity type contact layer formed between the connection metal layer and the first p-type semiconductor layer; and
A second conductivity type contact layer formed between the connection metal layer and the second p-type semiconductor layer;
A semiconductor light emitting device further comprising.
제10항에 있어서,
상기 공통전극은 n형 전극인 것을 특징으로 하는 반도체 발광 소자.
The method of claim 10,
The common electrode is a semiconductor light emitting device, characterized in that the n-type electrode.
제10항에 있어서,
상기 제1 발광구조물 및 연결 금속층의 일부가 제거되어 상기 제1 및 제2 도전형 컨택층과 전기적으로 연결되도록 형성된 p형 전극을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
The method of claim 10,
And a p-type electrode formed to remove a portion of the first light emitting structure and the connection metal layer to be electrically connected to the first and second conductive contact layers.
제12항에 있어서,
상기 p형 전극은 상기 제1 및 제2 발광구조물의 공통 전극으로 사용되는 것을 특징으로 하는 반도체 발광 소자.
The method of claim 12,
And the p-type electrode is used as a common electrode of the first and second light emitting structures.
제10항에 있어서,
상기 제1 도전성 비아와 상기 연결 금속층 및 상기 제2 도전성 비아와 상기 연결 금속층 중 적어도 하나는 동일한 금속 물질로 이루어진 것을 특징으로 하는 반도체 발광 소자.
The method of claim 10,
And at least one of the first conductive via, the connection metal layer, and the second conductive via and the connection metal layer is made of the same metal material.
제10항에 있어서,
상기 연결 금속층 및 제1 및 제2 오믹 금속을 상기 제1 및 제2 p형 반도체층, 상기 제1 및 제2 활성층과 전기적으로 분리시키기 위한 절연체를 더 포함하는 것을 특징으로 하는 반도체 발광 소자.
The method of claim 10,
And an insulator for electrically separating the connection metal layer and the first and second ohmic metals from the first and second p-type semiconductor layers and the first and second active layers.
제1 반도체 성장용 기판 상에 제1 n형 반도체층, 제1 활성층 및 제1 p형 반도체층을 순차적으로 성장시켜 제1 발광구조물을 형성하는 단계;
제2 반도체 성장용 기판 상에 제2 n형 반도체층, 제2 활성층 및 제2 p형 반도체층을 순차적으로 성장시켜 제2 발광구조물을 형성하는 단계;
상기 제1 발광구조물 상에 연결 금속층을 형성하는 단계;
상기 연결 금속층 상에 상기 제2 발광구조물을 부착하는 단계;
상기 제1 및 제2 성장용 기판을 제거하는 단계;
상기 제2 발광구조물의 일부를 제거하는 단계;
상기 제2 발광구조물을 제거하여 노출된 상기 연결 금속층의 일면에 공통 전극을 형성하는 단계;
를 포함하는 반도체 발광소자 제조방법.
Sequentially growing a first n-type semiconductor layer, a first active layer, and a first p-type semiconductor layer on the first semiconductor growth substrate to form a first light emitting structure;
Sequentially growing a second n-type semiconductor layer, a second active layer, and a second p-type semiconductor layer on the second semiconductor growth substrate to form a second light emitting structure;
Forming a connection metal layer on the first light emitting structure;
Attaching the second light emitting structure onto the connection metal layer;
Removing the first and second growth substrates;
Removing a portion of the second light emitting structure;
Removing the second light emitting structure to form a common electrode on one surface of the connection metal layer exposed;
Gt; a < / RTI > semiconductor light emitting device.
제16항에 있어서,
상기 연결 금속층 상에 상기 제2 발광구조물을 부착하는 단계는 상기 제2 발광구조물의 제2 p형 반도체층이 형성된 면이 접합면이 되도록 부착하는 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 16,
The attaching of the second light emitting structure on the connection metal layer may include attaching a surface on which the second p-type semiconductor layer of the second light emitting structure is formed to be a bonding surface.
제16항에 있어서,
상기 제1 및 제2 성장용 기판이 제거된 상기 제1 및 제2 n형 반도체층 일면에 각각 제1 및 제2 n형 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 16,
And forming first and second n-type electrodes on one surface of the first and second n-type semiconductor layers from which the first and second growth substrates have been removed, respectively.
제16항에 있어서,
상기 제1 p형 반도체층과 상기 연결금속층 사이 및 상기 제2 p형 반도체층 상면에 각각 제1 및 제2 도전형 컨택층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 16,
And forming first and second conductive contact layers between the first p-type semiconductor layer and the connection metal layer and on an upper surface of the second p-type semiconductor layer, respectively.
제19항에 있어서,
상기 제1 및 제2 도전형 컨택층을 형성한 표면으로부터 각각 상기 제1 및 제2 p형 반도체층, 제1 및 제2 활성층 및 제1 및 제2 n형 반도체층의 일부까지 식각하여 홀을 형성하는 단계;
상기 제1 p형 반도체층, 제1 활성층 및 제1 n형 반도체층이 전기적으로 분리되도록 하기 위해, 상기 제1 n형 반도체층을 제외한 노출된 영역에 절연층을 형성하는 단계;
상기 제2 p형 반도체층, 제2 활성층 및 제2 n형 반도체층이 전기적으로 분리되도록 하기 위해, 상기 제2 n형 반도체층을 제외한 노출된 영역에 절연층을 형성하는 단계; 및
상기 홀의 내부에 금속 물질을 충진하여 제1 및 제2 도전성 비아를 형성하는 단계;
를 포함하는 것을 특징으로 하는 반도체 발광 소자 제조방법.
20. The method of claim 19,
Holes are etched from a surface of the first and second conductivity type contact layers to portions of the first and second p-type semiconductor layers, the first and second active layers, and the first and second n-type semiconductor layers, respectively. Forming;
Forming an insulating layer in the exposed region except for the first n-type semiconductor layer to electrically separate the first p-type semiconductor layer, the first active layer, and the first n-type semiconductor layer;
Forming an insulating layer in the exposed region except for the second n-type semiconductor layer to electrically separate the second p-type semiconductor layer, the second active layer, and the second n-type semiconductor layer; And
Filling the inside of the hole with a metal material to form first and second conductive vias;
Method of manufacturing a semiconductor light emitting device comprising a.
제19항에 있어서,
상기 제2 발광구조물 및 상기 연결 금속층의 일부를 제거하여 상기 제1 및 제2 도전형 컨택층과 전기적으로 연결되도록 p형 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광 소자 제조방법.20. The method of claim 19,
And removing a portion of the second light emitting structure and the connection metal layer to form a p-type electrode to be electrically connected to the first and second conductive contact layers.
KR1020100052018A 2010-06-01 2010-06-01 Semiconductor light emitting diode and method of manufacturing thereof KR20110132161A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100052018A KR20110132161A (en) 2010-06-01 2010-06-01 Semiconductor light emitting diode and method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100052018A KR20110132161A (en) 2010-06-01 2010-06-01 Semiconductor light emitting diode and method of manufacturing thereof

Publications (1)

Publication Number Publication Date
KR20110132161A true KR20110132161A (en) 2011-12-07

Family

ID=45500405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100052018A KR20110132161A (en) 2010-06-01 2010-06-01 Semiconductor light emitting diode and method of manufacturing thereof

Country Status (1)

Country Link
KR (1) KR20110132161A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295468B1 (en) * 2012-02-23 2013-08-09 전남대학교산학협력단 Light emitting device and method of fabricating the same
WO2013169032A1 (en) * 2012-05-09 2013-11-14 서울옵토디바이스주식회사 Light-emitting diodes having improved light extraction efficiency
US10115919B2 (en) 2016-11-28 2018-10-30 Samsung Electronics Co., Ltd. Optoelectronic diodes and electronic devices including same
US20210234073A1 (en) * 2018-05-24 2021-07-29 Samsung Electronics Co., Ltd. Display device and manufacturing method therefor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295468B1 (en) * 2012-02-23 2013-08-09 전남대학교산학협력단 Light emitting device and method of fabricating the same
WO2013169032A1 (en) * 2012-05-09 2013-11-14 서울옵토디바이스주식회사 Light-emitting diodes having improved light extraction efficiency
US10115919B2 (en) 2016-11-28 2018-10-30 Samsung Electronics Co., Ltd. Optoelectronic diodes and electronic devices including same
US10686149B2 (en) 2016-11-28 2020-06-16 Samsung Electronics Co., Ltd. Optoelectronic diodes and electronic devices including same
US20210234073A1 (en) * 2018-05-24 2021-07-29 Samsung Electronics Co., Ltd. Display device and manufacturing method therefor

Similar Documents

Publication Publication Date Title
KR101978968B1 (en) Semiconductor light emitting device and light emitting apparatus
US8541806B2 (en) Light emitting diode having electrode pads
TWI569470B (en) Light emitting diode and method of fabricating the same
KR101276053B1 (en) Semiconductor light emitting device and light emitting apparatus
KR102450150B1 (en) Semiconductor light emitting device
US9780260B2 (en) Semiconductor light emitting device and manufacturing method of the same
JP5816243B2 (en) Light emitting device and light emitting device package
KR102223038B1 (en) Semiconductor light emitting device and semiconductor light emitting apparatus having the same
KR102122362B1 (en) Nano-sturucture semiconductor light emitting device
KR100999756B1 (en) Light emitting device and method for fabricating the same
KR20190074065A (en) Light emitting device
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20110085726A (en) Semiconductor light emitting device and manufacturing method of the same
US20130113005A1 (en) Semiconductor light emitting device and fabrication method thereof
KR101625132B1 (en) Light emitting diode employing non-polar substrate
KR20110132161A (en) Semiconductor light emitting diode and method of manufacturing thereof
KR20110132160A (en) Semiconductor light emitting diode and method of manufacturing thereof
KR102237144B1 (en) Light emitting device and light emitting device package
KR101628384B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR20160059221A (en) Light emitting device and lighting system
US20120181570A1 (en) Semiconductor light emitting device and fabrication method thereof
KR20120016831A (en) Semiconductor light emitting diode and method of manufacturing thereof
KR102237129B1 (en) Light emitting device
KR20200034094A (en) Light emitting device and light module
KR102563266B1 (en) Light emitting device and light module

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination