KR20160016361A - Light emitting diode and method of fabricating the same - Google Patents
Light emitting diode and method of fabricating the same Download PDFInfo
- Publication number
- KR20160016361A KR20160016361A KR1020140100364A KR20140100364A KR20160016361A KR 20160016361 A KR20160016361 A KR 20160016361A KR 1020140100364 A KR1020140100364 A KR 1020140100364A KR 20140100364 A KR20140100364 A KR 20140100364A KR 20160016361 A KR20160016361 A KR 20160016361A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- electrode
- semiconductor layer
- emitting units
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 110
- 238000000034 method Methods 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 30
- 230000017525 heat dissipation Effects 0.000 claims description 9
- 230000005855 radiation Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 208
- 239000006185 dispersion Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
Description
본 발명은 발광 다이오드 및 그 제조 방법에 관한 것으로, 특히, 발광 면적 감소가 최소화되고, 전류 분산 효율이 높은 발광 다이오드 및 그 제조 방법에 관한 것이다.The present invention relates to a light emitting diode and a method of manufacturing the same, and more particularly, to a light emitting diode having a reduced light emitting area and a high current dispersion efficiency, and a method of manufacturing the same.
발광 다이오드는 전자와 정공의 재결합으로 발생되는 광을 발하는 무기 반도체 소자로서, 최근, 직접 천이형 특성을 갖는 질화물 반도체를 이용한 발광 다이오드가 개발 및 제조되고 있다.2. Description of the Related Art A light emitting diode is an inorganic semiconductor element that emits light generated by recombination of electrons and holes. Recently, a light emitting diode using a nitride semiconductor having direct transition type characteristics has been developed and manufactured.
발광 다이오드는 전극이 배치되는 위치, 또는 상기 전극이 외부 리드와 연결되는 방식 등에 따라서 수평형 발광 다이오드, 수직형 발광 다이오드 또는 플립칩(flip-chip)형 발광 다이오드 등으로 분류될 수 있다. 최근 고출력 발광 다이오드에 대한 요구가 증가하면서, 방열 효율이 우수한 대면적 플립칩형 발광 다이오드의 수요가 증가하고 있다.The light emitting diode may be classified into a horizontal type light emitting diode, a vertical type light emitting diode, or a flip-chip type light emitting diode according to the position where the electrodes are disposed or the manner in which the electrodes are connected to the external leads. In recent years, there has been an increasing demand for high-output light emitting diodes, and demand for large area flip chip type light emitting diodes having excellent heat dissipation efficiency is increasing.
최근, N형 전극에 있어서, N형 전극 패드에 추가적으로 선형의 연장부들을 사용하는 구조들이 제안되고 있다. 이러한 선형의 연장부들은 활성층을 식각하여 제거하여 노출되는 N형 반도체층의 영역을 따라 형성되는 구조이며, 이에 따라, 활성층이 제거된 영역만큼 발광 면적이 감소한다. 더욱이, 연장부들의 저항이 큰 경우, 전류를 분산시키는데 한계가 있다. 나아가, 반사 전극이 P형 반도체층 상에 한정되어 위치하므로, 반사 전극에 의해 반사되지 못하고 패드들 및 연장부들에 의해 손실되는 광이 상당히 발생한다. 또한, N형 전극과 P형 전극의 위치에 따라 전류 쏠림 현상이 발생하여, 발광 효율이 매우 낮은 영역이 존재한다. 뿐만 아니라, N형 전극을 형성하기 위하여, N형 반도체층을 노출시키는 영역이 상대적으로 넓게 형성된다. 이는 곧 발광 영역의 감소로 이어지며, 발광 다이오드 전체의 발광 효율 및 발광 강도를 저하시킨다.Recently, in N-type electrodes, structures using linear extensions in addition to N-type electrode pads have been proposed. These linear extensions are formed along the exposed region of the N-type semiconductor layer by etching and removing the active layer, thereby reducing the light emitting area by the area where the active layer is removed. Furthermore, when the resistance of the extensions is large, there is a limitation in distributing the current. Furthermore, because the reflective electrode is located on the P-type semiconductor layer, light that is not reflected by the reflective electrode and is lost by the pads and extensions is significantly generated. In addition, a current leaking phenomenon occurs depending on the positions of the N-type electrode and the P-type electrode, and there is a region where the luminous efficiency is extremely low. In addition, in order to form the N-type electrode, the region for exposing the N-type semiconductor layer is formed relatively wide. This leads to a decrease in the light emitting area, which lowers the light emitting efficiency and light emission intensity of the entire light emitting diode.
상술한 종래 기술외에도, 다양한 전극 구조를 갖는 발광 다이오드가 종래에 개시되었다. 그러나, 종래의 발과 다이오드들에 따르면, 전류를 주입하여 발광 다이오드 동작시 N형 전극 주변에 전류가 집중되어, N형 전극 주변에 발광이 집중되는 문제가 있다.In addition to the above-described conventional techniques, light emitting diodes having various electrode structures have been conventionally disclosed. However, according to the conventional foot and diodes, a current is injected and a current is concentrated around the N-type electrode during the operation of the light emitting diode, resulting in the problem that light is concentrated around the N-type electrode.
따라서, 전류 분산 효율이 뛰어나고, 발광 다이오드 전체적으로 균일한 발광 패턴을 갖는 전극 구조 및 반도체층의 구조가 요구된다.Therefore, there is a demand for an electrode structure and a semiconductor layer structure which are excellent in current dispersion efficiency and have a uniform light emission pattern throughout the light emitting diode.
본 발명이 해결하고자 하는 다른 과제는, 전류 분산 효율이 개선된 발광 다이오드를 제공하는 것이다.Another object of the present invention is to provide a light emitting diode having improved current dispersion efficiency.
본 발명이 해결하고자 하는 또 다른 과제는, 활성층의 제거 공정을 최소화하면서, 전류 분산 효율을 향상시킬 수 있으며, 공정이 단순화된 발광 다이오드 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of fabricating a light emitting diode in which the process of removing the active layer is minimized, the current dispersion efficiency is improved, and the process is simplified.
본 발명의 일 측면에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 서로 이격되어 배치되고, 각각 활성층 및 제2 도전형 반도체층을 포함하며, 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층이 부분적으로 노출된 하나 이상의 컨택홀을 포함하는, 적어도 2개의 발광유닛들; 상기 발광유닛들의 사이에 위치하며, 상기 제1 도전형 반도체층이 부분적으로 노출되는 추가 컨택 영역; 상기 발광유닛들 각각의 컨택홀 및 상기 추가 컨택 영역을 통해 상기 제1 도전형 반도체층에 오믹 컨택하는 제1 전극; 상기 발광유닛들 상에 위치하고, 상기 제2 도전형 반도체층에 오믹 컨택하는 제2 전극; 및 상기 제1 도전형 반도체층의 측면, 상기 발광유닛들, 및 상기 제2 전극을 덮는 하부 절연층을 포함하고, 상기 하부 절연층은 상기 컨택홀들 및 추가 컨택 영역을 노출시키는 제1 개구부, 및 상기 제2 전극을 부분적으로 노출시키는 제2 개구부를 포함하며, 상기 제1 및 제2 전극은 서로 절연된다.According to an aspect of the present invention, there is provided a light emitting diode including: a first conductive semiconductor layer; A second conductivity type semiconductor layer disposed on the first conductivity type semiconductor layer and spaced apart from the first conductivity type semiconductor layer, the first conductivity type semiconductor layer including an active layer and a second conductivity type semiconductor layer, At least two light emitting units including at least one contact hole exposed; An additional contact region located between the light emitting units, wherein the first conductive semiconductor layer is partially exposed; A first electrode that makes an ohmic contact with the first conductive semiconductor layer through the contact hole and the additional contact region of each of the light emitting units; A second electrode located on the light emitting units and ohmically contacting the second conductive semiconductor layer; And a lower insulating layer covering the side surfaces of the first conductive semiconductor layer, the light emitting units, and the second electrode, wherein the lower insulating layer includes a first opening exposing the contact holes and the additional contact region, And a second opening partially exposing the second electrode, wherein the first and second electrodes are insulated from each other.
상기 제1 전극이 추가 컨택 영역을 통해서도 제1 도전형 반도체층과 오믹 컨택함으로써, 발광 다이오드의 전류 분산 효율이 향상될 수 있다.The current diffusion efficiency of the light emitting diode can be improved by ohmic contact of the first electrode with the first conductivity type semiconductor layer through the additional contact region.
상기 추가 컨택 영역은 상기 적어도 4개의 발광유닛들의 사이 영역 내에 위치할 수 있고, 나아가, 발광유닛들 각각의 일 코너가 모이는 영역 내에 위치할 수 있다.The additional contact area may be located in an area between the at least four light emitting units, and further, may be located in a region where one corner of each of the light emitting units converges.
나아가, 상기 추가 컨택 영역의 중심부로부터 상기 적어도 4개의 발광유닛들 각각의 중심부까지의 거리는 모두 동일할 수 있다.Further, distances from the center of the additional contact area to the center of each of the at least four light emitting units may all be the same.
또한, 상기 컨택홀은 상기 발광유닛들 각각의 중심 영역에 위치할 수 있다.In addition, the contact holes may be located in a central region of each of the light emitting units.
상기 발광 다이오드는, 상기 발광유닛들 중 하나 상에 위치하는 제2 전극과, 인접하는 또 다른 발광유닛 상에 위치하는 제2 전극을 전기적으로 연결하는 하나 이상의 연결층을 더 포함할 수 있다.The light emitting diode may further include at least one connection layer electrically connecting a second electrode located on one of the light emitting units and a second electrode located on another adjacent light emitting unit.
상기 제1 전극은 상기 하부 절연층을 적어도 부분적으로 덮을 수 있고, 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 접촉될 수 있다.The first electrode may at least partially cover the lower insulating layer, and may contact the first conductive type semiconductor layer through the first opening.
또한, 상기 제1 전극은 상기 제1 도전형 반도체층, 및 상기 발광유닛들의 측면을 더 덮되, 상기 하부 절연층에 의해 절연될 수 있다.In addition, the first electrode may further be covered with the first conductive semiconductor layer and the side surfaces of the light emitting units, and may be insulated by the lower insulating layer.
다른 실시예들에서, 상기 발광 다이오드는, 상기 제1 전극을 적어도 부분적으로 덮는 상부 절연층 더 포함할 수 있고, 상기 상부 절연층은 상기 제1 전극을 부분적으로 노출시키는 제3 개구부, 및 상기 제2 전극을 부분적으로 노출시키는 제4 개구부를 포함할 수 있다.In other embodiments, the light emitting diode may further include an upper insulating layer at least partially covering the first electrode, the upper insulating layer may include a third opening partially exposing the first electrode, And a fourth opening partially exposing the two electrodes.
상기 발광 다이오드는, 상기 제3 개구부 상에 위치하며, 상기 제1 전극과 전기적으로 연결된 제1 패드; 및 상기 제4 개구부 상에 위치하며, 상기 제2 전극과 전기적으로 연결된 제2 패드를 더 포함할 수 있다.The light emitting diode further includes: a first pad located on the third opening and electrically connected to the first electrode; And a second pad located on the fourth opening and electrically connected to the second electrode.
또한, 상기 발광 다이오드는, 상기 상부 절연층 상에 위치하는 방열 패드를 더 포함할 수 있다.The light emitting diode may further include a heat radiation pad disposed on the upper insulating layer.
상기 방열 패드는 상기 제1 패드와 제2 패드 사이에 위치할 수 있다.The heat dissipation pad may be positioned between the first pad and the second pad.
본 발명의 또 다른 측면에 따른 발광 다이오드 제조 방법은, 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 형성하고; 상기 제2 도전형 반도체층 및 활성층을 부분적으로 제거하여, 상기 제2 도전형 반도체층, 활성층 및 컨택홀을 포함하는 적어도 2개의 발광유닛, 및 상기 발광유닛들 사이 영역에 위치하는 추가 컨택 영역을 형성함과 아울러, 상기 발광유닛들 상에 상기 제2 도전형 반도체층과 오믹 컨택하는 제2 전극을 형성하고; 및 상기 제1 전극을 형성하기 전에, 상기 제1 도전형 반도체층의 측면, 상기 발광유닛들, 및 상기 제2 전극을 덮는 하부 절연층을 형성하고; 및 상기 컨택홀들 및 상기 추가 컨택 영역을 통해 제1 도전형 반도체층에 오믹 컨택하는 제1 전극을 형성하는 것을 포함하고, 상기 컨택홀은 상기 제2 도전형 반도체층과 활성층을 관통하여 상기 제1 도전형 반도체층을 부분적으로 노출시키며, 상기 추가 컨택 영역의 하부에 제1 도전형 반도체층이 노출되고, 상기 하부 절연층은 상기 컨택홀들 및 추가 컨택 영역을 노출시키는 제1 개구부, 및 상기 제2 전극을 부분적으로 노출시키는 제2 개구부를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a light emitting diode, including: forming a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on a substrate; The second conductivity type semiconductor layer and the active layer are partially removed to form at least two light emitting units including the second conductivity type semiconductor layer, the active layer and the contact hole, and an additional contact region located in a region between the light emitting units Forming a second electrode on the light emitting units in ohmic contact with the second conductive semiconductor layer; And forming a lower insulating layer covering the side surfaces of the first conductive type semiconductor layer, the light emitting units, and the second electrode before forming the first electrode; And forming a first electrode that is in ohmic contact with the first conductive type semiconductor layer through the contact holes and the additional contact region, wherein the contact hole penetrates the second conductive type semiconductor layer and the active layer, 1 conductive semiconductor layer is exposed, a first conductive semiconductor layer is exposed under the additional contact region, the lower insulating layer includes a first opening exposing the contact holes and the additional contact region, And a second opening partially exposing the second electrode.
상기 발광유닛들은 상기 적어도 4개로 형성되며, 상기 추가 컨택 영역은 상기 발광유닛에 둘러싸인 영역 내에 위치할 수 있다.The light emitting units may be formed of the at least four, and the additional contact region may be located in an area surrounded by the light emitting unit.
나아가, 상기 추가 컨택 영역은 상기 발광유닛들 각각의 일 코너가 모이는 영역 내에 위치할 수 있다.Further, the additional contact area may be located in an area where one corner of each of the light emitting units converges.
상기 제조 방법은, 상기 발광유닛들 중 하나 상에 위치하는 제2 전극과, 인접하는 또 다른 발광유닛 상에 위치하는 제2 전극을 전기적으로 연결하는 하나 이상의 연결층을 형성하는 것을 더 포함할 수 있다.The manufacturing method may further include forming at least one connection layer electrically connecting a second electrode located on one of the light emitting units and a second electrode located on another adjacent light emitting unit have.
상기 연결층은 상기 제1 전극과 동시에 형성될 수 있다.The connection layer may be formed simultaneously with the first electrode.
상기 제1 전극을 형성하는 것은, 상기 제1 전극이 상기 제1 개구부를 채워 상기 제1 도전형 반도체층과 접촉되는 것을 포함할 수 있다.The forming of the first electrode may include that the first electrode is in contact with the first conductive semiconductor layer to fill the first opening.
상기 제조 방법은, 상기 제1 전극을 형성한 후, 상기 제1 전극을 적어도 부분적으로 덮는 상부 절연층을 형성하는 것을 더 포함할 수 있고, 상기 상부 절연층은 상기 제1 전극을 부분적으로 노출시키는 제3 개구부, 및 상기 제2 전극을 부분적으로 노출시키는 제4 개구부를 포함할 수 있다.The manufacturing method may further include forming an upper insulating layer at least partially covering the first electrode after forming the first electrode, wherein the upper insulating layer partially exposes the first electrode A third opening, and a fourth opening partially exposing the second electrode.
또한, 상기 제조 방법은, 상기 제3 개구부 상에 상기 제1 전극과 전기적으로 연결된 제1 패드, 및 상기 제4 개구부 상에 상기 제2 전극과 전기적으로 연결된 제2 패드를 형성하는 것을 더 포함할 수 있다.The method may further include forming a first pad electrically connected to the first electrode on the third opening and a second pad electrically connected to the second electrode on the fourth opening .
나아가, 상기 제조 방법은, 상기 상부 절연층 상에 방열 패드를 형성하는 것을 더 포함할 수 있다.Further, the manufacturing method may further include forming a heat radiation pad on the upper insulating layer.
상기 제1 패드, 제2 패드 및 방열 패드는 동시에 형성될 수 있다.The first pad, the second pad, and the heat dissipation pad may be formed at the same time.
본 발명에 따르면, 발광유닛들에 둘러싸인 영역에 추가 컨택 영역이 형성됨으로써, 전류 분산 효율이 향상될 수 있고, 발광의 균일성이 향상될 수 있다. 이에 따라, 발광 다이오드의 발광 효율 및 신뢰성이 향상될 수 있다.According to the present invention, the additional contact region is formed in the region surrounded by the light emitting units, whereby the current dispersion efficiency can be improved and the uniformity of the light emission can be improved. Accordingly, the light emitting efficiency and reliability of the light emitting diode can be improved.
또한, 추가 컨택 영역을 발광유닛들 형성 공정에서 동시에 형성함으로써, 별도의 추가적인 공정을 수행하지 않고도 전류 분산 효율이 향상된 발광 다이오드를 제조하는 방법이 제공될 수 있다.In addition, by forming the additional contact region simultaneously in the light emitting unit forming process, a method of manufacturing a light emitting diode having improved current dispersion efficiency can be provided without performing any additional process.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도들이다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 5 내지 도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.1 to 3 are a plan view and a sectional view for explaining a light emitting diode according to an embodiment of the present invention.
4 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
5 to 11 are plan views and sectional views for explaining a method of manufacturing a light emitting diode according to another embodiment of the present invention.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can sufficiently convey the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. It is also to be understood that when an element is referred to as being "above" or "above" another element, But also includes the case where there are other components in between. Like reference numerals designate like elements throughout the specification.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도들이다. 도 2는 도 1의 A-A선에 대응하는 단면이고, 도 3은 도 1의 B-B선에 대응하는 단면이다. 설명의 편의를 위하여, 도 1의 단면도에는 일부 도면 부호를 생략하였다. 평면도와 관련한 구성들의 도면 부호는, 도 5 내지 도 11을 참조하여 설명하는 실시예들을 통해 더욱 상세하게 설명된다.1 to 3 are a plan view and a sectional view for explaining a light emitting diode according to an embodiment of the present invention. Fig. 2 is a section corresponding to line A-A in Fig. 1, and Fig. 3 is a section corresponding to line B-B in Fig. For convenience of explanation, some reference numerals are omitted in the sectional view of FIG. Reference numerals of constructions related to the plan view are described in more detail through the embodiments described with reference to Figs. 5 to 11. Fig.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)을 포함하는 발광 구조체(120), 발광유닛(120c)들, 제1 전극(140), 제2 전극(131)을 포함한다. 나아가, 상기 발광 다이오드는, 기판(110), 하부 절연층(151), 상부 절연층(153), 연결층(133), 제1 패드(161) 및 제2 패드(163)를 더 포함할 수 있다.1 to 3, a light emitting diode according to an exemplary embodiment of the present invention includes a first
기판(110)은 발광 구조체(120)를 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알루미늄 기판 등일 수 있다. 본 실시예에 있어서, 기판(110)은 패턴 된 사파이어 기판(Patterned Sapphire Substrate; PSS)일 수 있다.The
상기 발광 다이오드에 있어서, 기판(110)은 생략될 수 있다. 기판(110)이 발광 구조체의 성장 기판으로서 이용된 경우, 기판(110)은 이 기술 분야의 통상의 지식을 가진 자(이하, '통상의 기술자')에게 공지된 기술을 이용하여 발광 구조체(120)로부터 분리되어 제거될 수 있다. 기판(110)은 물리적 및/또는 화학적 방법을 통해 발광 구조체로부터 분리되거나 제거될 수 있고, 예를 들어, 레이저 리프트 오프, 화학적 리프트 오프, 스트레스 리프트 오프, 또는 연마 등의 방법으로 분리되거나 제거될 수 있다.In the light emitting diode, the
발광 구조체(120)는 제1 도전형 반도체층(121), 제1 도전형 반도체층(121) 상에 위치하는 활성층(123), 및 활성층(123) 상에 위치하는 제2 도전형 반도체층(125)을 포함할 수 있다. 또한, 상기 발광 다이오드는, 제1 도전형 반도체층(121) 상에 배치되며, 활성층(123) 및 제2 도전형 반도체층(125)을 포함하는 발광유닛(121c)을 포함할 수 있다. 발광유닛(121c)은 복수로 배치될 수 있으며, 각각의 발광유닛(121c)은 하나 이상의 컨택홀(127)을 포함할 수 있다. 또한, 상기 발광 다이오드는, 발광유닛(121c)들에 둘러싸인 영역에 형성된 추가 컨택 영역(129)을 포함할 수 있다.The
제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)은 Ⅲ-Ⅴ 계열 화합물 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(121)은 n형 불순물 (예를 들어, Si)을 포함할 수 있고, 제2 도전형 반도체층(125)은 p형 불순물 (예를 들어, Mg)을 포함할 수 있다. 또한, 그 반대일 수도 있다. 활성층(123)은 다중양자우물 구조(MQW)를 포함할 수 있다.The first conductivity
발광유닛(121c)은 활성층(123)은 포함하여 발광 다이오드 동작시 발광 영역으로 정의될 수 있다. 또한, 상기 발광 다이오드는 발광유닛(121c)을 적어도 2개 이상 포함할 수 있고, 적어도 2개 이상의 발광유닛(121c)들의 이격 영역에는 추가 컨택 영역(129)이 형성될 수 있다. 예를 들어, 도시된 바와 같이, 본 발명의 일 실시예에 따른 발광 다이오드는 발광유닛(121c)을 4개 이상 포함할 수 있고, 상기 발광유닛(121c)들은 서로 이격되어 이격 영역(128)을 형성할 수 있다. 특히, 이격 영역(128) 중, 4개의 발광유닛(121c)들에 둘러싸인 영역은 추가 컨택 영역(129)으로 정의될 수 있다. 각각의 발광유닛(121c)은 활성층(123) 및 제2 도전형 반도체층(125)에 더하여, 제1 도전형 반도체층(121)의 일부를 더 포함할 수도 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 추가 컨택 영역(129)은 2개 이상의 발광유닛(121c)들 사이의 이격 영역에 형성될 수 있다.The light emitting unit 121c may include the
각각의 발광유닛(121c)은 하나 이상의 컨택홀(127)을 포함할 수 있으며, 상기 컨택홀(127)은 제2 도전형 반도체층(125) 및 활성층(123)이 부분적으로 제거되어 형성될 수 있다. 이에 따라, 컨택홀(127)을 통해 제1 도전형 반도체층(121)이 부분적으로 노출될 수 있다. 컨택홀(127)의 개수 및 각각의 발광유닛(120c)에서 컨택홀(127)이 배치되는 위치는 제한되지 않으나, 예를 들어, 컨택홀(127)은 발광유닛(120c)의 중심 영역에 위치할 수 있다. Each of the light emitting units 121c may include one or more contact holes 127. The contact holes 127 may be formed by partially removing the second
후술하는 바와 같이, 제1 전극(140)은 컨택홀(127)들을 통해 제1 도전형 반도체층(121)과 오믹 컨택 될 수 있다. 따라서, 컨택홀(127)의 위치 및 개수에 따라 전류 분산 효율 및 발광 다이오드의 발광 패턴이 조절될 수 있다. 예컨대, 컨택홀(127)들이 발광유닛(120c)의 중심 영역에 배치됨으로써, 각각의 발광유닛(120c)에 대해서 전류가 대체로 균일하게 분산되도록 할 수 있다. 다만, 도시된 컨택홀(127)의 개수 및 배치 위치는 예시적인 것이며, 전류 분산 효율을 고려하여 다양하게 디자인될 수 있다.As described later, the
한편, 추가 컨택 영역(129)은 적어도 2개의 발광유닛(120c)들의 이격 영역 내에 배치될 수 있다. 특히, 도시된 바와 같이, 추가 컨택 영역(129)은 적어도 4개의 발광유닛(120c)들 각각의 일 코너가 모이는 영역 내에 위치할 수 있다. 다만, 이는 발광유닛(120c)들이 평면적으로 사각형 형태를 갖는 경우에 해당하며, 발광유닛(120c)들이 사각형 외에 다른 형태를 갖는 경우에도 유사하게 적용될 수 있다. 예를 들어, 하나의 추가 컨택 영역(129)이 5개 이상의 발광유닛(120c)에 둘러싸인 형태로 배치된 경우에도, 발광유닛(120c)들의 각각의 일 코너가 모이는 영역 내에 추가 컨택 영역(129)이 배치될 수 있다.On the other hand, the
본 발명이 이에 한정되는 것은 아니며, 상술한 바와 같이, 본 발명의 추가 컨택 영역(129)은 적어도 2개 이상의 발광유닛(120c)들 사이의 영역에 배치될 수 있다. 예를 들어, 2개의 발광유닛(120c) 사이에 추가 컨택 영역(129)이 형성되는 경우, 하나의 발광유닛의 컨택홀과 또 다른 하나의 발광 유닛의 컨택홀을 연결하는 가상의 선 상에 추가 컨택 영역(129)이 위치할 수 있다. 이 경우, 추가 컨택 영역(129)을 형성하기 위한 공간을 마련하기 위하여 발광유닛(120c)의 측면이 추가 컨택 영역(129)을 따라 부분적으로 제거될 수 있다.The present invention is not limited thereto, and as described above, the
후술하는 바와 같이, 제1 전극(140)은 컨택홀(127)들 외에, 추가 컨택 영역(129)을 통해서도 제1 도전형 반도체층(121)과 오믹 컨택된다. 적어도 2개의 발광유닛(120c)들의 이격 영역에 위치하는 추가 컨택 영역(129)을 통해서도 제1 도전형 반도체층(121)과 제1 전극(140)이 오믹 컨택됨으로써, 발광 다이오드의 전류 분산 효율이 더욱 향상될 수 있다. The
특히, 본 실시예에 있어서, 추가 컨택 영역(129)의 중심부로부터 4개의 발광유닛(120c)들 각각의 중심까지의 거리는 모두 대체로 동일할 수 있고, 컨택홀(127)은 각각의 발광유닛(120c)의 중심부에 위치할 수 있다. 이 경우, 추가 컨택 영역(129) 및 컨택홀(127)에 의한 전류 분산 효율이 향상될 수 있고, 발광 다이오드 전체적인 발광 균일성이 향상될 수 있다. In particular, in this embodiment, the distance from the center of the
뿐만 아니라, 발광 영역을 발광유닛(120c)로 구분하고, 발광유닛(120c)들 사이 영역에 제1 도전형 반도체층(121)과 제1 전극(140)이 컨택하는 영역을 배치함으로써, 발광 다이오드의 순방향 전압(Vf)을 감소시킬 수 있다.In addition, the light emitting region is divided into the
한편, 본 실시예에서는, 4개의 발광유닛(120c)을 포함하는 발광 다이오드에 관하여 설명하였다. 그러나 본 발명이 이에 한정되는 것은 아니고, 적어도 2개 이상 또는 5개 이상의 발광유닛(120c)을 포함하는 발광 다이오드의 경우에도, 유사하게 적용될 수 있다.On the other hand, in this embodiment, a light emitting diode including four light emitting
예를 들어, 도 4에 도시된 바와 같이, 더 많은 개수의 발광유닛(120c)을 포함하는 발광 다이오드 역시 본 발명의 범위에 포함된다. 도 4를 참조하면, 발광 다이오드는 16개의 발광유닛(120c)을 포함할 수 있고, 이때, 인접하는 4개의 발광유닛(120c)에 둘러싸인 영역들에는 추가 컨택 영역(129)들이 형성될 수 있다. 따라서, 본 발명에 따르면, 더 많은 수의 발광유닛(120c)을 포함하는 발광 다이오드에 있어서도, 전류 분산 효율을 향상시킬 수 있다.For example, as shown in FIG. 4, light emitting diodes including a larger number of light emitting
다시 도 1 내지 도 3을 참조하면, 제2 전극(131)은 각각의 발광유닛(120c) 상에 위치하며, 제2 도전형 반도체층(125)의 상면을 부분적으로 덮고, 오믹 컨택될 수 있다. 특히, 제2 전극(131)은 제2 도전형 반도체층(125)의 상면의 거의 대부분을 덮을 수 있고, 이에 따라 활성층(123)에서 방출된 광이 효과적으로 반사될 수 있으며, 발광유닛(120c) 각각에 대한 전류 분산 효율이 향상될 수 있다.1 to 3, the
제2 전극(131)은 컨택홀(129)에 대응하는 영역에는 형성되지 않으며, 따라서 제2 전극(131)은 제1 도전형 반도체층(121)과 절연된다. 컨택홀(129)은 대체로 제2 전극(131)의 중심 영역에 형성될 수 있다. 이에 따라, 상기 발광 다이오드 동작 시, 컨택홀(129)을 통해 전기적으로 연결되는 제1 전극(140)과 제2 전극(131)에 전류가 인가되었을 때 전류 분산 효율이 향상될 수 있다.The
제2 전극(131)은 반사층 및 상기 반사층을 덮는 커버층을 포함할 수 있다. The
상술한 바와 같이, 제2 전극(131)은 제2 도전형 반도체층(125)과 오믹 컨택되는 것과 더불어, 광을 반사시키는 기능을 할 수 있다. 따라서, 상기 반사층은 높은 반사도를 가지면서 제2 도전형 반도체층(125)과 오믹 접촉을 형성할 수 있는 금속을 포함할 수 있다. 예를 들어, 상기 반사층은 Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함할 수 있다. 또한, 상기 반사층은 단일층 또는 다중층을 포함할 수 있다.As described above, the
상기 커버층은 상기 반사층과 다른 물질 간의 상호 확산을 방지할 수 있고, 외부의 다른 물질이 상기 반사층에 확산하여 상기 반사층이 손상되는 것을 방지할 수 있다. 따라서, 상기 커버층은 상기 반사층의 하면 및 측면을 덮도록 형성될 수 있다. 상기 커버층은 상기 반사층과 함께 제2 도전형 반도체층(125)과 전기적으로 연결될 수 있어서, 상기 반사층과 함께 일종의 전극 역할을 할 수 있다. 상기 커버층은, 예를 들어, Au, Ni, Ti, Cr 중 적어도 하나를 포함할 수 있으며, 단일층 또는 다중층을 포함할 수도 있다.The cover layer may prevent mutual diffusion between the reflective layer and other materials, and may prevent external substances from diffusing to the reflective layer and damaging the reflective layer. Accordingly, the cover layer may be formed to cover the bottom surface and the side surface of the reflective layer. The cover layer may be electrically connected to the second conductivity
이와 달리, 제2 전극(131)은 투명 도전성 물질을 포함할 수도 있다. 상기 투명 도전성 물질은 제2 도전형 반도체층(125)과 오믹 컨택을 형성할 수 있고, 예를 들어, ITO, ZnO, IZO 및 Ni/Au 중 적어도 하나를 포함할 수 있다. 제2 전극(131)이 투명 도전성 물질을 포함하는 경우, 후술하는 상부 절연층(153)을 반사성 층을 포함하도록 형성함으로써, 반사 기능을 대신할 수 있다.Alternatively, the
다시 도 1 내지 도 3을 참조하면, 상기 발광 다이오드는 하부 절연층(151)을 더 포함할 수 있다. 하부 절연층(151)은 발광유닛(120c)들 및 반사 금속층(131)을 적어도 부분적으로 덮을 수 있다. 또한, 하부 절연층(151)은 컨택홀(127)들의 측면을 덮되 컨택홀(127)들의 하면을 노출시켜, 컨택홀(127)을 통해 제1 도전형 반도체층(121)을 부분적으로 노출시킬 수 있다. 나아가, 하부 절연층(151)은 발광 구조체(120)의 측면을 더 덮을 수 있다.Referring again to FIGS. 1 to 3, the light emitting diode may further include a lower insulating
하부 절연층(151)은 컨택홀(127)들 및 추가 컨택 영역(129)에 대응하는 부분에 위치하는 제1 개구부와, 제2 전극(131)의 일부를 노출시키는 제2 개구부를 포함할 수 있다. 제1 개구부 및 컨택홀(127)들을 통해 제1 도전형 반도체층(121)이 제1 전극(140)과 전기적으로 연결될 수 있다. 상기 제2 개구부를 통해 제2 전극(131)은 제2 패드(163)와 전기적으로 연결될 수 있다. 또한, 제2 개구부는 연결층(133)이 형성되는 영역을 제공할 수도 있다. The lower
하부 절연층(151)은 절연성의 물질을 포함할 수 있으며, 예를 들어, SiO2 또는 SiNx을 포함할 수 있다. 나아가, 하부 절연층(151)은 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다. 특히, 제2 전극(131)이 투명 도전성 물질을 포함하는 경우, 하부 절연층(151)은 반사물질 또는 분포 브래그 반사기를 포함할 수 있다. 이에 따라, 하부 절연층(151)이 광을 반사시키는 역할을 하여, 발광 다이오드의 발광 효율을 향상시킬 수 있다.The lower
제1 전극(140)은 발광 구조체(120) 상에 위치할 수 있으며, 발광유닛(120c)들을 적어도 부분적으로 덮을 수 있다. 또한, 제1 전극(140)은 컨택홀(127) 및 추가 컨택 영역(129) 상에 위치하여, 제1 도전형 반도체층(121)과 오믹 컨택할 수 있다. 제1 전극(140)은 하부 절연층(151)의 제2 개구부, 즉, 제2 전극(131)이 노출된 영역 상에는 형성되지 않는다.The
제1 전극(140)은 하부 절연층(151)의 일부 영역을 제외한 다른 부분을 전체적으로 덮도록 형성될 수 있고, 특히, 발광유닛(120c)의 측면 및 제1 도전형 반도체층(121)의 측면까지 더 덮을 수 있다. The
제1 전극(140)이 일부 영역을 제외하고 발광유닛(120c)들을 전반적으로 덮도록 형성됨으로써, 전류 분산 효율이 더욱 향상될 수 있다. 또한, 제2 전극(131)에 의해 덮이지 않는 부분을 제1 전극(140)이 커버할 수 있으므로, 발광 구조체(120)의 측면으로 향하는 광을 반사시켜 발광 다이오드의 발광 효율을 향상시킬 수 있다. 나아가, 제1 전극(141)이 발광 구조체(120)의 측면에도 형성됨으로써, 활성층(123)으로부터 측면으로 방출되는 광을 반사시켜 발광 다이오드의 발광 효율을 증가시킬 수 있다. The
제1 전극(140)은 제1 도전형 반도체층(121)과 오믹 컨택함과 아울러, 상술한 바와 같이 광을 반사시키는 역할도 할 수 있다. 제1 전극(140)은 Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함하는 단일층 또는 다중층을 포함할 수 있다. 예를 들어, 제1 전극(140)은 Al층과 같은 고반사 금속층을 포함할 수 있으며, 상기 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다.The
제1 전극(140)은 제2 전극(131) 및 발광 구조체(120)의 측면으로부터 절연될 수 있고, 예를 들어, 하부 절연층(151)이 제1 전극(140)과 제2 전극(131) 사이에 위치함으로써 서로 절연될 수 있다.The
또한, 상기 발광 다이오드는 연결층(133)을 더 포함할 수 있다. In addition, the light emitting diode may further include a
연결층(133)은 발광유닛(120c)들 중 하나의 상면에 위치하는 제2 전극(131)과 인접하는 다른 발광유닛(120c)의 상면에 위치하는 제2 전극(131)을 전기적으로 연결할 수 있다. 예를 들어, 연결층(133)은 하부 절연층(151)의 적어도 두 개의 제2 개구부들을 통해 인접하는 발광유닛(120c)들 상에 위치하는 제2 전극(131)들을 서로 전기적으로 연결할 수 있다. The
연결층(133)은 적어도 두 개의 발광유닛(120c)들 상에 위치하는 제2 전극(131)들을 전기적으로 연결할 수 있으며, 나아가, 모든 발광유닛(120c)들 상에 위치하는 제2 전극(131)들을 서로 전기적으로 연결할 수도 있다. 예를 들어, 도시된 바와 같이, 연결층(133)은 상하 방향으로 나란히 배치된 2개의 발광유닛(120c)들을 직선 형태로 연결할 수 있고, 이와 달리, 3개 이상의 발광유닛(120c)들을 서로 연결시킬 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The
연결층(133)에 의해 적어도 두 개 이상의 반사 전극층(131)들이 서로 병렬로 연결될 수 있다. 이에 따라, 복수의 반사 전극층(131)들 간에 전류 분산 효율이 향상될 수 있고, 이는 곧 발광 다이오드 전체의 전류 분산 효율의 증가 및 발광 균일성의 증가를 제공할 수 있다.At least two reflective electrode layers 131 may be connected to each other in parallel by the
연결층(133)은 전기적 전도성을 갖는 물질을 포함할 수 있으며, 예를 들어, 금속을 포함할 수 있다. 또한, 연결층(133)은 제1 전극(140)과 동일한 물질로 형성될 수도 있다. 나아가, 연결층(133)의 상면은 제1 금속층(140)의 상면과 대체로 동일한 높이로 나란하게 형성될 수도 있다.The
상부 절연층(153)은 제1 전극(140) 및 연결층(133)을 적어도 부분적으로 덮을 수 있다. 상부 절연층(153)은 제1 전극(140)을 부분적으로 노출시키는 제3 개구부, 및 제2 전극(131)을 부분적으로 노출시키는 제4 개구부를 포함할 수 있다.The upper insulating
상기 제3 및 제4 개구부는 하나 이상 형성될 수 있다. 또한, 제3 개구부가 발광 다이오드의 일 측 모서리에 인접하여 위치하는 경우, 제4 개구부는 타 측 모서리에 인접하도록 위치할 수 있다. 제3 및 제4 개구부는 각각 제1 및 제2 전극(140, 131)을 부분적으로 노출시켜, 제1 패드와 제2 패드(161, 163)가 각각 제1 및 제2 전극(140, 131)에 전기적으로 연결될 수 있는 경로를 제공할 수 있다.At least one of the third and fourth openings may be formed. Further, when the third opening is located adjacent to one side edge of the light emitting diode, the fourth opening may be positioned adjacent to the other side edge. The third and fourth openings partially expose the first and
상부 절연층(153)은 절연성의 물질을 포함할 수 있으며, 예를 들어, SiO2 또는 SiNx을 포함할 수 있다. 나아가, 상부 절연층(153)은 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다.The upper insulating
한편, 상부 절연층(153)은 하부 절연층(151)과 다른 물질로 형성될 수 있다. 예를 들어, 하부 절연층(151)은 SiO2를 포함할 수 있고, 상부 절연층(153)은 SiNx를 포함할 수 있다. 또한, 하부 절연층(151)의 두께는 상부 절연층(153)의 두께보다 더 두꺼울 수 있다. 하부 절연층(151)이 상대적으로 두껍게 형성됨으로써, 발광 구조체(120)가 전기적으로 더욱 효과적으로 보호될 수 있고, 외부의 습기에 의한 발광 구조체(120)의 데미지를 더욱 효과적으로 방지할 수 있다.Meanwhile, the upper insulating
또한, 상기 발광 다이오드는 제1 패드(161) 및 제2 패드(163)를 더 포함할 수 있다.In addition, the light emitting diode may further include a
제1 패드(161)는 상부 절연층(153) 상에 위치할 수 있고, 제3 개구부를 통해 제1 반사 금속층(140)과 전기적으로 접속된다. 제2 패드(163)는 상부 절연층(153) 상에 위치할 수 있으며, 제4 개구부를 통해 제2 반사 금속층(131)과 전기적으로 접속된다. 이에 따라, 제1 및 제2 패드(161, 163)는 각각 제1 및 제2 도전형 반도체층(121, 125)과 전기적으로 연결된다. 따라서 제1 및 제2 패드(161, 163)는 발광 다이오드에 외부로부터 전원을 공급하는 전극 역할을 할 수 있다. The
제1 패드(161)와 제2 패드(163)는 서로 이격되며, 예를 들어, Ti, Cr, Ni 등의 접착층과 Al, Cu, Ag 또는 Au 등의 고전도 금속층을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The
덧붙여, 본 발명의 또 다른 실시예에 따른 발광 다이오드는, 방열 패드(미도시)를 더 포함할 수 있다. In addition, the light emitting diode according to another embodiment of the present invention may further include a heat dissipation pad (not shown).
상기 방열 패드는 상부 절연층(153) 상에 위치할 수 있으며, 발광 구조체(120)와 전기적으로 절연될 수 있다. 또한, 방열 패드는 제1 및 제2 패드(161, 163) 사이에 위치할 수 있으며, 전기적으로 절연될 수 있다. 방열 패드는 열 전도성이 높은 물질을 포함할 수 있으며, 예를 들어, Cu를 포함할 수 있다.The heat dissipation pad may be located on the upper insulating
상기 발광 다이오드는 방열 패드를 더 포함함으로써 발광시 발생하는 열을 효과적으로 방출시킬 수 있으며, 고출력의 대면적 플립칩 발광 다이오드의 수명 및 신뢰성을 향상시킬 수 있다. 또한, 발광 시 발생하는 열에 의한 발광 다이오드의 열화를 방지할 수 있다. 나아가, 방열 패드가 상부 절연층(153) 상에 위치하여 발광 구조체(120)와 절연됨으로써, 방열 패드에 의해 발생할 수 있는 전기적 문제(예를 들어, 쇼트)가 발생하는 것을 방지할 수 있다.The light emitting diode further includes a heat dissipation pad to effectively dissipate heat generated during light emission and to improve lifetime and reliability of the large-area flip chip light emitting diode. In addition, deterioration of the light emitting diode due to heat generated during light emission can be prevented. Further, since the heat-radiating pad is located on the upper insulating
도 5 내지 도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.5 to 11 are plan views and sectional views for explaining a method of manufacturing a light emitting diode according to another embodiment of the present invention.
도 5 내지 도 11의 실시예를 참조하여 설명하는 제조 방법에 따르면, 도 1 내지 도 3을 참조하여 설명한 발광 다이오드가 제공될 수 있다. 따라서, 도 1 내지 도 3의 실시예에서 설명한 바와 동일한 구성에 대해서는 이하 상세한 설명이 생략될 수 있다. 따라서, 본 실시예에 따른 발명이 이하 설명에 따라 제한되는 것은 아니다.According to the manufacturing method described with reference to the embodiments of Figs. 5 to 11, the light emitting diode described with reference to Figs. 1 to 3 can be provided. Therefore, detailed description about the same configuration as described in the embodiment of Figs. 1 to 3 can be omitted. Therefore, the invention according to the present embodiment is not limited by the following description.
도 5 내지 도 11 각각의 (a) 및 (b)는 평면도와 단면도를 도시한다. 각각의 도면들에 있어서, 각 단면도들은 이에 대응하는 평면도에서 C-C선에 대응하는 부분의 단면이다.Figures 5 to 11 (a) and (b) show a plan view and a cross-sectional view, respectively. In each of the figures, each cross-section is a cross-section of a portion corresponding to line C-C in the corresponding plan view.
먼저, 도 5를 참조하면, 기판(110) 상에 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)을 포함하는 발광 구조체(120)를 형성한다.5, a
기판(110)은 발광 구조체(120)가 성장될 수 있는 성장 기판일 수 있으며, 예를 들어, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알루미늄 기판 등일 수 있다. 본 실시예에 있어서, 기판(110)은 패턴 된 사파이어 기판(Patterned Sapphire Substrate; PSS)일 수 있다.The
제1 도전형 반도체층(121), 활성층(123), 및 제2 도전형 반도체층(125)은 순차적으로 성장됨으로써 형성될 수 있다. 발광 구조체(120)는 질화물 반도체를 포함할 수 있으며, MOCVD, HVPE, MBE 등 통상의 기술자에게 공지된 질화물 반도체층 성장 방법을 이용하여 형성할 수 있다. 또한, 제1 도전형 반도체층(121)을 성장시키기 전에, 기판(110) 상에 버퍼층(미도시)을 더 형성할 수 있다.The first conductivity
다음, 도 6을 참조하면, 발광유닛(120c)을 형성함과 아울러, 제2 전극(131)을 형성한다. 발광유닛(120c)을 형성하고, 이어서 제2 전극(131)을 형성할 수도 있고, 그 반대일수도 있다.Next, referring to FIG. 6, a
발광유닛(120c)은 제2 도전형 반도체층(125) 및 활성층(123)을 부분적으로 제거하여 이격 영역(128)을 형성함으로써 제공될 수 있다. 또한, 상기 이격 영역(128)을 형성하는 것은 추가 컨택 영역(129)을 형성하는 것을 포함할 수 있다. 발광유닛(120c)을 형성하는 것은, 또한, 발광유닛(120c)의 일부분의 제2 도전형 반도체층(125) 및 활성층(123)을 제거하여 컨택홀(127)을 형성하는 것을 포함할 수 있다. 상술한 형성과정들에서, 제2 도전형 반도체층(125) 및 활성층(123)을 제거함으로써, 제1 도전형 반도체층(121)이 부분적으로 노출될 수 있다.The
발광유닛(120c)은 적어도 2개로 형성될 수 있으며, 적어도 2개의 발광유닛(120c)들은 각각의 발광유닛(120c)들의 사이 영역애 추가 컨택 영역(129)이 형성되도록 배치될 수 있다. 예를 들어, 도시된 바와 같이, 평면적으로 사각형 형태의 4개의 발광유닛(120c)들이 2×2로 배치될 수 있다. 이에 따라, 적어도 4개의 발광유닛(120c)들 각각의 일 코너가 모이는 영역 내에 추가 컨택 영역(129)이 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The
발광유닛(120c)을 구획하는 이격 영역(128), 추가 컨택 영역(129) 및 컨택홀(127)은 식각 및 사진 기술을 이용하여 형성될 수 있다. 예를 들어, 포토레지스트를 이용하여 식각 영역을 정의하고, ICP와 같은 건식 식각을 이용하여 상기 영역들(128, 129) 및 컨택홀(127)을 형성할 수 있다.The
컨택홀(127)은 발광유닛(120c)의 중심 영역에 형성될 수 있다. 또한, 추가 컨택 영역(129)은, 그 중심부로부터 각각의 발광유닛(120c)들의 중심부까지의 거리가 모두 대체로 동일하도록 형성될 수 있다.The
제2 전극(131)은 금속 물질의 증착 및 식각 기술을 이용해서 형성될 수 있으며, 이와 달리, 금속 물질의 증착 및 리프트 오프 기술을 이용하여 형성될 수도 있다. 각각의 발광유닛(120c)상에 형성되는 제2 전극(131) 각각은 컨택홀(127)을 둘러싸도록 형성될 수 있으며, 이에 따라, 컨택홀(127)이 노출된다.The
제2 전극(131)은 발광유닛(120c)의 제2 도전형 반도체층(125) 상면을 거의 대부분 덮도록 형성될 수 있다.The
이어서, 도 7을 참조하면, 발광유닛(120c)들 및 제2 전극(131)을 덮는 하부 절연층(151)을 형성할 수 있다. 나아가, 하부 절연층(151)은 컨택홀(127)의 측면을 더 덮도록 형성될 수 있으며, 특히, 컨택홀(127)의 측면에 노출된 제2 도전형 반도체층(125) 및 활성층(123)의 측면을 덮을 수 있다.Referring to FIG. 7, a lower insulating
하부 절연층(151)은 제1 도전형 반도체층(121)을 부분적으로 노출시키는 제1 개구부(151a, 151b) 및 제2 전극(131)을 부분적으로 노출시키는 제2 개구부(151c, 151d)를 포함할 수 있다. 또한, 제1 개구부(151a, 151b)는 컨택홀(127)의 하부를 노출시키는 개구부(151a) 및 추가 컨택 영역(129)을 적어도 부분적으로 노출시키는 개구부(151b)를 포함하고, 제2 개구부(151c, 151d)는 제2 패드(163) 형성을 위한 개구부(151c) 및 연결층(133) 형성을 위한 개구부(151d)를 포함할 수 있다. 제2 개구부(151c, 151d)들의 위치는 후술하는 공정에서 제2 패드(163)의 위치 및 연결층(133)의 개수와 위치에 따라 결정될 수 있다.The lower
하부 절연층(151)은 SiO2 등과 같은 절연성 물질을 증착 및 패터닝하여 형성할 수 있고, 이와 달리, 증착 및 리프트 오프 공정을 이용하여 형성할 수도 있다.The lower
도 8을 참조하면, 적어도 4개의 발광유닛(120c) 및 하부 절연층(151)을 덮는 제1 전극(140)을 형성한다. 나아가, 적어도 두 개의 제2 전극(131)을 전기적으로 연결하는 연결층(133)을 더 형성할 수 있다.Referring to FIG. 8, a
제1 전극(140)은 금속 물질을 증착 및 패터닝하여 형성될 수 있고, 제1 개구부(151a, 151b)를 채워, 컨택홀(127) 및 추가 컨택 영역(129)을 통해 제1 도전형 반도체층(121)과 오믹 컨택할 수 있다. 한편, 제1 전극(140)은 제2 개구부(151c, 151d) 상에는 형성되지 않는다. 이에 따라, 제1 전극(140)은 제2 전극(131) 및 제2 도전형 반도체층(125)과 절연된다.The
또한, 제1 전극(140)과, 연결층(133)은 동시에 동일한 증착 공정을 통해 형성될 수 있다. 예를 들어, 발광 구조체(120) 및 하부 절연층(151)을 전체적으로 덮는 금속 물질을 증착하고, 이를 패터닝하거나 리프트 오프 공정을 통해 제1 전극(140)과 연결층(133)을 분할하는 방법을 이용할 수 있다. 따라서, 제1 전극(140)과 연결층(133)은 서로 동일한 물질을 포함할 수 있다. 또한, 제1 전극(140)과 연결층(135)의 상면들은 대체로 동일한 높이로 나란하게 형성될 수 있다.Also, the
다음, 도 9를 참조하면, 제1 전극(140) 및 연결층(133)을 적어도 부분적으로 덮는 상부 절연층(153)을 형성할 수 있다.Referring to FIG. 9, an upper insulating
상부 절연층(153)은 제1 전극(140)을 부분적으로 노출시키는 제3 개구부(153a) 및 제2 전극(131)을 부분적으로 노출시키는 제4 개구부(153b)를 포함할 수 있다. 이때, 제4 개구부(153b)는 제2 개구부 중 제2 전극(131)을 노출시키는 개구부(151c)와 대응하는 위치에 형성될 수 있다. 상부 절연층(153)은 SiO2 등과 같은 절연성 물질을 증착 및 패터닝하여 형성할 수 있다.The upper insulating
특히, 상부 절연층(153)은 제1 전극(140)과 연결층(133) 사이의 이격 영역을 채우도록 형성되어, 제1 전극(140)과 연결층(133) 간의 전기적 절연을 더욱 강화할 수 있다. In particular, the upper insulating
제3 개구부(153a)는 발광 다이오드의 일 측 모서리에 인접하여 형성될 수 있으며, 제4 개구부(153b)는 발광 다이오드의 타 측 모서리에 인접하여 형성될 수 있다. 즉, 제3 및 제4 개구부(153a, 153b)는, 도시된 바와 같이, 각각 서로 반대되는 모서리에 인접하도록 형성될 수 있다.The
이어서, 도 10을 참조하면, 상부 절연층(153) 상에 제1 패드(161) 및 제2 패드(163)를 더 형성할 수 있다. 이에 따라, 도 1 내지 도 4에 도시된 바와 같은 발광 다이오드가 제공될 수 있다.Referring to FIG. 10, a
제1 패드(161)는 제3 개구부(153a) 상에 이를 채우도록 형성될 수 있고, 따라서 제1 패드(161)는 제1 금속층(141)과 전기적으로 접속된다. 유사하게, 제2 패드(163)는 제4 개구부(153b) 상에 이를 채우도록 형성될 수 있고, 제2 패드(163)와 반사 전극층(131)은 전기적으로 접속된다. 제1 패드(161) 및 제2 패드(163)는 발광 다이오드를 서브마운트, 패키지 또는 인쇄회로기판 등에 실장하기 위해 범프를 접속하거나 SMT를 위한 패드로 사용될 수 있다.The
제1 및 제2 패드(161, 163)는 동일 공정으로 함께 형성될 수 있으며, 예를 들어, 사진 및 식각 기술 또는 리프트 오프 기술을 사용하여 형성될 수 있다.The first and
나아가, 상기 발광 다이오드 제조 방법은, 기판(110)을 발광 구조체(120)로부터 분리하는 것을 더 포함할 수 있다. 기판(110)은 물리적 및/또는 화학적 방법을 통해서 분리되거나 제거될 수 있다.Further, the LED manufacturing method may further include separating the
또한, 상기 발광 다이오드 제조 방법은, 도 11에 도시된 바와 같이, 방열 패드(170)를 상부 절연층(153) 상에 형성하는 것을 더 포함할 수 있다. 방열 패드(170) 제1 및 제2 패드(161, 163)와 유사한 방법을 통해 형성될 수 있으며, 예를 들어, 도금, 전기 도금 또는 증착 방법을 이용하여 형성할 수 있다. 나아가, 방열 패드(170)는 제1 및 제2 패드(161, 163)와 동시에 형성될 수도 있다.In addition, the method of manufacturing the light emitting diode may further include forming a
이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 다양한 실시예들 및 특징들에 본 발명이 한정되는 것은 아니고, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, Variations and changes are possible.
Claims (22)
상기 제1 도전형 반도체층 상에 서로 이격되어 배치되고, 각각 활성층 및 제2 도전형 반도체층을 포함하며, 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층이 부분적으로 노출된 하나 이상의 컨택홀을 포함하는, 적어도 2개의 발광유닛들;
상기 발광유닛들의 사이에 위치하며, 상기 제1 도전형 반도체층이 부분적으로 노출되는 추가 컨택 영역;
상기 발광유닛들 각각의 컨택홀 및 상기 추가 컨택 영역을 통해 상기 제1 도전형 반도체층에 오믹 컨택하며, 상기 제2 전극과 절연된 제1 전극;
상기 발광유닛들 상에 위치하고, 상기 제2 도전형 반도체층에 오믹 컨택하는 제2 전극; 및
상기 제1 도전형 반도체층의 측면, 상기 발광유닛들, 및 상기 제2 전극을 덮는 하부 절연층을 포함하고,
상기 하부 절연층은 상기 컨택홀들 및 추가 컨택 영역을 노출시키는 제1 개구부, 및 상기 제2 전극을 부분적으로 노출시키는 제2 개구부를 포함하며, 상기 제1 전극과 상기 제2 전극은 서로 절연된 발광 다이오드.A first conductive semiconductor layer;
A second conductivity type semiconductor layer disposed on the first conductivity type semiconductor layer and spaced apart from the first conductivity type semiconductor layer, the first conductivity type semiconductor layer including an active layer and a second conductivity type semiconductor layer, At least two light emitting units including at least one contact hole exposed;
An additional contact region located between the light emitting units, wherein the first conductive semiconductor layer is partially exposed;
A first electrode which is in ohmic contact with the first conductive semiconductor layer through the contact hole and the additional contact region of each of the light emitting units and is insulated from the second electrode;
A second electrode located on the light emitting units and ohmically contacting the second conductive semiconductor layer; And
And a lower insulating layer covering the side surfaces of the first conductive type semiconductor layer, the light emitting units, and the second electrode,
Wherein the lower insulating layer includes a first opening exposing the contact holes and the additional contact region, and a second opening partially exposing the second electrode, wherein the first electrode and the second electrode are insulated from each other Light emitting diode.
상기 발광 다이오드는 적어도 4개의 발광유닛들을 포함하고,
상기 추가 컨택 영역은 상기 적어도 4개의 발광유닛들에 둘러싸인 영역에 위치하는 발광 다이오드.The method according to claim 1,
Wherein the light emitting diode includes at least four light emitting units,
Wherein the additional contact region is located in an area surrounded by the at least four light emitting units.
상기 추가 컨택 영역은 상기 적어도 4개의 발광셀들 각각의 일 코너가 모이는 영역 내에 위치하는 발광 다이오드.The method of claim 2,
Wherein the additional contact region is located in a region where one corner of each of the at least four light emitting cells converges.
상기 추가 컨택 영역의 중심부로부터 상기 적어도 4개의 발광유닛들 각각의 중심부까지의 거리는 모두 동일한 발광 다이오드.The method of claim 2,
Wherein the distance from the center of the additional contact area to the center of each of the at least four light emitting units is the same.
상기 컨택홀은 상기 발광유닛들 각각의 중심 영역에 위치하는 발광 다이오드.The method according to any one of claims 1 to 3,
And the contact hole is located in a central region of each of the light emitting units.
상기 발광유닛들 중 하나 상에 위치하는 제2 전극과, 인접하는 또 다른 발광유닛 상에 위치하는 제2 전극을 전기적으로 연결하는 하나 이상의 연결층을 더 포함하는 발광 다이오드.The method according to claim 1,
And one or more connection layers electrically connecting a second electrode located on one of the light emitting units and a second electrode located on another adjacent light emitting unit.
상기 제1 전극은 상기 하부 절연층을 적어도 부분적으로 덮고, 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 접촉되는 발광 다이오드.The method according to claim 1,
Wherein the first electrode at least partially covers the lower insulating layer and is in contact with the first conductive type semiconductor layer through the first opening.
상기 제1 전극은 상기 제1 도전형 반도체층, 및 상기 발광유닛들의 측면을 더 덮되, 상기 하부 절연층에 의해 절연된 발광 다이오드.The method of claim 7,
Wherein the first electrode further covers the first conductive type semiconductor layer and a side surface of the light emitting units, and is insulated by the lower insulating layer.
상기 제1 전극을 적어도 부분적으로 덮는 상부 절연층 더 포함하고,
상기 상부 절연층은 상기 제1 전극을 부분적으로 노출시키는 제3 개구부, 및 상기 제2 전극을 부분적으로 노출시키는 제4 개구부를 포함하는 발광 다이오드.The method according to claim 1,
Further comprising an upper insulating layer at least partially covering the first electrode,
Wherein the upper insulating layer includes a third opening partially exposing the first electrode, and a fourth opening partially exposing the second electrode.
상기 제3 개구부 상에 위치하며, 상기 제1 전극과 전기적으로 연결된 제1 패드; 및
상기 제4 개구부 상에 위치하며, 상기 제2 전극과 전기적으로 연결된 제2 패드를 더 포함하는 발광 다이오드.The method of claim 9,
A first pad located on the third opening and electrically connected to the first electrode; And
And a second pad located on the fourth opening and electrically connected to the second electrode.
상기 상부 절연층 상에 위치하는 방열 패드를 더 포함하는 발광 다이오드.The method of claim 10,
And a heat dissipation pad disposed on the upper insulating layer.
상기 방열 패드는 상기 제1 패드와 제2 패드 사이에 위치하는 발광 다이오드.The method of claim 11,
And the heat dissipation pad is located between the first pad and the second pad.
상기 제2 도전형 반도체층 및 활성층을 부분적으로 제거하여, 상기 제2 도전형 반도체층, 활성층 및 컨택홀을 포함하는 적어도 2개의 발광유닛, 및 상기 발광유닛들 사이에 위치하는 추가 컨택 영역을 형성함과 아울러, 상기 발광유닛들 상에 상기 제2 도전형 반도체층과 오믹 컨택하는 제2 전극을 형성하고;
상기 제1 도전형 반도체층의 측면, 상기 발광유닛들, 및 상기 제2 전극을 덮는 하부 절연층을 형성하고; 및
상기 컨택홀들 및 상기 추가 컨택 영역을 통해 제1 도전형 반도체층에 오믹 컨택하는 제1 전극을 형성하는 것을 포함하고,
상기 컨택홀은 상기 제2 도전형 반도체층과 활성층을 관통하여 상기 제1 도전형 반도체층을 부분적으로 노출시키며, 상기 추가 컨택 영역의 하부에 제1 도전형 반도체층이 노출되고,
상기 하부 절연층은 상기 컨택홀들 및 추가 컨택 영역을 노출시키는 제1 개구부, 및 상기 제2 전극을 부분적으로 노출시키는 제2 개구부를 포함하는 발광 다이오드 제조 방법.Forming a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer on a substrate;
The second conductive type semiconductor layer and the active layer are partially removed to form at least two light emitting units including the second conductive type semiconductor layer, the active layer and the contact hole, and an additional contact region located between the light emitting units Forming a second electrode on the light emitting units in ohmic contact with the second conductive semiconductor layer;
Forming a lower insulating layer covering the side surfaces of the first conductive type semiconductor layer, the light emitting units, and the second electrode; And
Forming a first electrode that is in ohmic contact with the first conductive semiconductor layer through the contact holes and the additional contact region,
The contact hole penetrates through the second conductive type semiconductor layer and the active layer to partially expose the first conductive type semiconductor layer, the first conductive type semiconductor layer is exposed under the additional contact region,
Wherein the lower insulating layer includes a first opening exposing the contact holes and the additional contact region, and a second opening partially exposing the second electrode.
상기 발광유닛들은 적어도 4개로 형성되고,
상기 추가 컨택 영역은 상기 적어도 4개의 발광유닛들에 둘러싸인 영역에 위치하는 발광 다이오드 제조 방법.14. The method of claim 13,
The light emitting units are formed of at least four,
Wherein the additional contact region is located in an area surrounded by the at least four light emitting units.
상기 추가 컨택 영역은 상기 적어도 4개의 발광유닛들 각각의 일 코너가 모이는 영역 내에 위치하는 발광 다이오드 제조 방법.15. The method of claim 14,
Wherein the additional contact region is located in a region where one corner of each of the at least four light emitting units is gathered.
상기 발광유닛들 중 하나 상에 위치하는 제2 전극과, 인접하는 또 다른 발광유닛 상에 위치하는 제2 전극을 전기적으로 연결하는 하나 이상의 연결층을 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.14. The method of claim 13,
Further comprising forming at least one connection layer electrically connecting a second electrode located on one of the light emitting units and a second electrode located on another adjacent light emitting unit.
상기 연결층은 상기 제1 전극과 동시에 형성되는 발광 다이오드 제조 방법.18. The method of claim 16,
Wherein the connection layer is formed simultaneously with the first electrode.
상기 제1 전극을 형성하는 것은, 상기 제1 전극이 상기 제1 개구부를 채워 상기 제1 도전형 반도체층과 접촉되는 것을 포함하는 발광 다이오드 제조 방법.14. The method of claim 13,
Wherein forming the first electrode includes contacting the first conductive semiconductor layer by filling the first opening with the first electrode.
상기 제1 전극을 형성한 후, 상기 제1 전극을 적어도 부분적으로 덮는 상부 절연층을 형성하는 것을 더 포함하고,
상기 상부 절연층은 상기 제1 전극을 부분적으로 노출시키는 제3 개구부, 및 상기 제2 전극을 부분적으로 노출시키는 제4 개구부를 포함하는 발광 다이오드 제조 방법.14. The method of claim 13,
Further comprising forming an upper insulating layer at least partially covering the first electrode after forming the first electrode,
Wherein the upper insulating layer includes a third opening partially exposing the first electrode and a fourth opening partially exposing the second electrode.
상기 제3 개구부 상에 상기 제1 전극과 전기적으로 연결된 제1 패드, 및 상기 제4 개구부 상에 상기 제2 전극과 전기적으로 연결된 제2 패드를 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.The method of claim 19,
Further comprising forming a first pad electrically connected to the first electrode on the third opening and a second pad electrically connected to the second electrode on the fourth opening.
상기 상부 절연층 상에 방열 패드를 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.The method of claim 20,
And forming a heat radiation pad on the upper insulating layer.
상기 제1 패드, 제2 패드 및 방열 패드는 동시에 형성되는 발광 다이오드 제조 방법.23. The method of claim 21,
Wherein the first pad, the second pad, and the heat radiating pad are simultaneously formed.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140100364A KR20160016361A (en) | 2014-08-05 | 2014-08-05 | Light emitting diode and method of fabricating the same |
PCT/KR2015/008150 WO2016021919A1 (en) | 2014-08-05 | 2015-08-04 | Light-emitting diode and manufacturing method therefor |
US15/501,815 US9923121B2 (en) | 2014-08-05 | 2015-08-04 | Light-emitting diode and manufacturing method therefor |
CN201580042254.2A CN106663723B (en) | 2014-08-05 | 2015-08-04 | Light emitting diode and its manufacturing method |
US15/925,533 US10290772B2 (en) | 2014-08-05 | 2018-03-19 | Light-emitting diode and manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140100364A KR20160016361A (en) | 2014-08-05 | 2014-08-05 | Light emitting diode and method of fabricating the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20160016361A true KR20160016361A (en) | 2016-02-15 |
Family
ID=55357115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140100364A KR20160016361A (en) | 2014-08-05 | 2014-08-05 | Light emitting diode and method of fabricating the same |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR20160016361A (en) |
CN (1) | CN106663723B (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170116296A (en) * | 2016-04-08 | 2017-10-19 | 삼성전자주식회사 | Lighting emitting diode module and display panel |
WO2018044102A1 (en) * | 2016-09-05 | 2018-03-08 | 서울바이오시스주식회사 | Chip-scale package light-emitting diode |
KR20180027004A (en) * | 2016-09-05 | 2018-03-14 | 서울바이오시스 주식회사 | Chip scale packaged light emitting diode |
KR20180083159A (en) * | 2017-01-12 | 2018-07-20 | 삼성전자주식회사 | Semiconductor light emitting device including a floating conductive pattern |
KR101997104B1 (en) * | 2018-02-21 | 2019-07-05 | 순천대학교 산학협력단 | Micro array lighting emitting diode and method for manufacturing the same |
CN110005997A (en) * | 2017-12-29 | 2019-07-12 | Lg电子株式会社 | Use the car light and its control method of light emitting semiconductor device |
KR20210007065A (en) * | 2019-07-09 | 2021-01-20 | 상하이 아스코어 테크놀로지 컴퍼니 리미티드 | Laser device |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102499308B1 (en) * | 2017-08-11 | 2023-02-14 | 서울바이오시스 주식회사 | Light emitting diode |
CN115621388A (en) | 2017-12-22 | 2023-01-17 | 首尔伟傲世有限公司 | Light emitting diode |
CN109844968B (en) * | 2018-01-19 | 2021-10-19 | 厦门市三安光电科技有限公司 | Light emitting diode and manufacturing method thereof |
CN108807612A (en) * | 2018-06-26 | 2018-11-13 | 山东浪潮华光光电子股份有限公司 | A kind of light-emitting diodes tube preparation method |
CN110797370B (en) * | 2019-05-06 | 2022-06-24 | 深圳第三代半导体研究院 | Integrated unit diode chip |
CN116053381A (en) * | 2021-08-24 | 2023-05-02 | 厦门三安光电有限公司 | Flip-chip light emitting diode and preparation method thereof |
CN114188454B (en) * | 2021-12-03 | 2024-01-09 | 泉州三安半导体科技有限公司 | Ultraviolet light-emitting diode and light-emitting device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9111950B2 (en) * | 2006-09-28 | 2015-08-18 | Philips Lumileds Lighting Company, Llc | Process for preparing a semiconductor structure for mounting |
US8124999B2 (en) * | 2008-07-18 | 2012-02-28 | Toyoda Gosei Co., Ltd. | Light emitting element and method of making the same |
US8084775B2 (en) * | 2010-03-16 | 2011-12-27 | Bridgelux, Inc. | Light sources with serially connected LED segments including current blocking diodes |
KR101252032B1 (en) * | 2010-07-08 | 2013-04-10 | 삼성전자주식회사 | Semiconductor light emitting device and method of manufacturing the same |
JP5333382B2 (en) * | 2010-08-27 | 2013-11-06 | 豊田合成株式会社 | Light emitting element |
KR101142965B1 (en) * | 2010-09-24 | 2012-05-08 | 서울반도체 주식회사 | Wafer-level light emitting diode package and method of fabricating the same |
KR101926361B1 (en) * | 2012-06-13 | 2018-12-07 | 삼성전자주식회사 | Semiconductor Light Emitting Device, Light Emitting Apparatus and Manufacturing Method of the Semconductor Light Emitting Device |
-
2014
- 2014-08-05 KR KR1020140100364A patent/KR20160016361A/en not_active Application Discontinuation
-
2015
- 2015-08-04 CN CN201580042254.2A patent/CN106663723B/en active Active
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170116296A (en) * | 2016-04-08 | 2017-10-19 | 삼성전자주식회사 | Lighting emitting diode module and display panel |
WO2018044102A1 (en) * | 2016-09-05 | 2018-03-08 | 서울바이오시스주식회사 | Chip-scale package light-emitting diode |
KR20180027004A (en) * | 2016-09-05 | 2018-03-14 | 서울바이오시스 주식회사 | Chip scale packaged light emitting diode |
US10985206B2 (en) | 2016-09-05 | 2021-04-20 | Seoul Viosys Co., Ltd. | Chip-scale package light emitting diode |
US11749707B2 (en) | 2016-09-05 | 2023-09-05 | Seoul Viosys Co., Ltd. | Chip-scale package light emitting diode |
KR20180083159A (en) * | 2017-01-12 | 2018-07-20 | 삼성전자주식회사 | Semiconductor light emitting device including a floating conductive pattern |
CN110005997A (en) * | 2017-12-29 | 2019-07-12 | Lg电子株式会社 | Use the car light and its control method of light emitting semiconductor device |
KR101997104B1 (en) * | 2018-02-21 | 2019-07-05 | 순천대학교 산학협력단 | Micro array lighting emitting diode and method for manufacturing the same |
KR20210007065A (en) * | 2019-07-09 | 2021-01-20 | 상하이 아스코어 테크놀로지 컴퍼니 리미티드 | Laser device |
Also Published As
Publication number | Publication date |
---|---|
CN106663723B (en) | 2019-06-14 |
CN106663723A (en) | 2017-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10749075B2 (en) | Semiconductor light-emitting device | |
TWI569470B (en) | Light emitting diode and method of fabricating the same | |
KR20160016361A (en) | Light emitting diode and method of fabricating the same | |
KR101142965B1 (en) | Wafer-level light emitting diode package and method of fabricating the same | |
KR101978968B1 (en) | Semiconductor light emitting device and light emitting apparatus | |
KR100887139B1 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
US20090039359A1 (en) | Light emitting diode with improved current spreading performance | |
KR20120107874A (en) | Light emitting diode package and method for the same | |
US10103305B2 (en) | High efficiency light emitting device | |
KR20120015651A (en) | Light emitting diode with improved light extraction efficiency | |
US10937938B2 (en) | Light emitting device | |
US11329195B2 (en) | Semiconductor light-emitting device | |
CN111052409B (en) | Light emitting diode device and method of manufacturing the same | |
KR20170016630A (en) | Light emitting diode and method of fabricating the same | |
KR101154511B1 (en) | High efficiency light emitting diode and method of fabricating the same | |
KR20120031472A (en) | Wafer-level light emitting diode package and method of fabricating the same | |
KR20110132161A (en) | Semiconductor light emitting diode and method of manufacturing thereof | |
KR20140140399A (en) | Light emitting diode having a plurality of light emitting elements and method of fabricating the same | |
KR20130009719A (en) | High efficiency light emitting diode and method of fabricating the same | |
JP5772213B2 (en) | Light emitting element | |
KR102217128B1 (en) | Light emitting diode and method of fabricating the same | |
KR101115538B1 (en) | Luminous device and the method therefor | |
KR20120041713A (en) | Light emitting diode with improved light extraction efficiency | |
KR20180000973A (en) | Light emitting diode having plurality of light emitting cells and light emitting module having the same | |
KR20160033521A (en) | High power light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |