KR20180000973A - Light emitting diode having plurality of light emitting cells and light emitting module having the same - Google Patents

Light emitting diode having plurality of light emitting cells and light emitting module having the same Download PDF

Info

Publication number
KR20180000973A
KR20180000973A KR1020160079392A KR20160079392A KR20180000973A KR 20180000973 A KR20180000973 A KR 20180000973A KR 1020160079392 A KR1020160079392 A KR 1020160079392A KR 20160079392 A KR20160079392 A KR 20160079392A KR 20180000973 A KR20180000973 A KR 20180000973A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
type semiconductor
emitting cell
semiconductor layer
Prior art date
Application number
KR1020160079392A
Other languages
Korean (ko)
Other versions
KR102562064B1 (en
Inventor
오세희
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020160079392A priority Critical patent/KR102562064B1/en
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to EP17792825.6A priority patent/EP3454372B1/en
Priority to PCT/KR2017/004420 priority patent/WO2017191923A1/en
Priority to EP22203445.6A priority patent/EP4145543A1/en
Priority to CN201911378761.XA priority patent/CN111128987A/en
Priority to CN201780024878.0A priority patent/CN109075184B/en
Priority to EP20194164.8A priority patent/EP3767688B1/en
Publication of KR20180000973A publication Critical patent/KR20180000973A/en
Priority to US16/158,305 priority patent/US10998479B2/en
Priority to US17/246,856 priority patent/US20210257528A1/en
Application granted granted Critical
Publication of KR102562064B1 publication Critical patent/KR102562064B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

Disclosed are a light emitting diode having a plurality of light emitting cells, and a light emitting module having the same. This light emitting diode of the present invention comprises: first and second light emitting cells each including n-type and p-type semiconductor layers, and an active layer disposed between the n-type and p-type semiconductor layers, and having first and second through holes penetrating the p-type semiconductor layer and the active layer to expose the n-type semiconductor layer; reflective structures having openings for exposing the first and second through holes, and being in contact with the p-type semiconductor layer; a first contact layer for being in ohmic-contact with the n-type semiconductor layer of the first light emitting cell through the first through hole; a second contact layer for being in ohmic-contact with the n-type semiconductor layer of the second light emitting cell through the second through hole, and connected to the reflective structures on the first light emitting cell; a resin layer for covering the first and second contact layers on upper portions of the first and second light emitting cells; an n-electrode pad penetrating the resin layer, electrically connected to the first contact layer, and protruding from the resin layer; and a p-electrode pad penetrating the resin layer, electrically connected to the reflective structures on the second light emitting cell, and protruding from the resin layer. The first and second light emitting cells are separated from each other by a separation region. According to the present invention, a reduction in a light emitting area may be relieved even while including a plurality of light emitting cells.

Description

복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈{LIGHT EMITTING DIODE HAVING PLURALITY OF LIGHT EMITTING CELLS AND LIGHT EMITTING MODULE HAVING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting diode having a plurality of light emitting cells and a light emitting module having the light emitting module.

본 발명은 무기 발광 다이오드에 관한 것으로, 특히 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈에 관한 것이다. The present invention relates to an inorganic light emitting diode, and more particularly, to a light emitting diode having a plurality of light emitting cells and a light emitting module having the same.

무기 발광 다이오드는 n형 반도체층에서 공급된 전자와 p형 반도체층에서 공급된 정공이 활성층에서 재결합하여 광을 방출한다. 특히, 질화갈륨계 발광 다이오드가 디스플레이, 자동차 램프, 일반 조명 등의 여러 분야에서 자외선 또는 청색 영역의 광원으로 사용된다. 질화물 반도체를 포함하는 발광 다이오드는 수명이 길고, 소비 전력이 낮으며, 응답 속도가 빨라서, 그 사용 영역이 계속해서 확장되고 있다.In the inorganic light emitting diode, electrons supplied from the n-type semiconductor layer and holes supplied from the p-type semiconductor layer recombine in the active layer to emit light. In particular, a gallium nitride-based light emitting diode is used as a light source in the ultraviolet or blue region in various fields such as a display, an automobile lamp, and general illumination. A light emitting diode including a nitride semiconductor has a long life span, low power consumption, and a high response speed, and its use area is continuously expanded.

한편, 단일 기판 상에 복수의 발광셀들이 직렬 또는 병렬 연결된 발광 다이오드가 개발되고 있다. 발광셀들이 직렬 연결된 발광 다이오드는 복수의 발광셀들이 직렬 연결되기 때문에 상대적으로 고전압에서 구동할 수 있는 장점이 있다.Meanwhile, a light emitting diode in which a plurality of light emitting cells are connected in series or in parallel on a single substrate is being developed. The light emitting diode having the light emitting cells connected in series has an advantage that the light emitting cells can be driven at a relatively high voltage because a plurality of light emitting cells are connected in series.

또한, 복수의 발광셀들을 병렬 연결한 발광 다이오드는 동일 면적의 단일의 셀에 전류를 공급하는 경우에 비해 전류를 복수의 발광셀들에 분산시킬 수 있으며, 이에 따라, 결함에 의한 전류 집중 문제를 완화할 수 있는 장점이 있다.In addition, a light emitting diode in which a plurality of light emitting cells are connected in parallel can distribute a current to a plurality of light emitting cells, compared to a case where a current is supplied to a single cell having the same area, There is an advantage that it can alleviate.

복수의 발광셀들은 기판 상에서 분리 영역에 의해 서로 분리되어 전기적으로 절연되며, 이러한 발광셀들이 커넥터를 이용하여 전기적으로 연결된다. 발광셀들을 전기적으로 분리하기 위해 아이솔레이션(isolation) 공정이 수행되는데, 커넥터의 연결을 위해 아이솔레이션 영역(분리 영역)은 완만한 경사면을 갖도록 형성된다. 그런데 완만한 경사면을 갖도록 분리 영역을 형성함에 따라 발광셀의 발광 면적이 상당히 감소하여 순방향 전압이 급격히 증가하며 광출력이 감소된다.The plurality of light emitting cells are electrically isolated from each other by a separation region on the substrate, and these light emitting cells are electrically connected using a connector. An isolation process is performed to electrically isolate the light emitting cells, and the isolation region (isolation region) is formed to have a gentle slope for connection of the connector. However, as the isolation region is formed to have a gentle slope, the light emitting area of the light emitting cell is significantly reduced, the forward voltage is rapidly increased, and the light output is reduced.

한편, 전류 분산, 방열 효율 및 광출력을 더욱 개선하기 위해 플립칩 구조의 발광 다이오드가 요구된다. 특히, 최근에는 웨이퍼 레벨에서 패키징 공정을 완료하여 별도의 패키징 공정을 수행할 필요가 없는 칩 스케일 패키지가 개발되고 있다. 칩 스케일 패키지는 일반 발광 다이오드 패키지와 마찬가지로 땜납 등을 이용하여 인쇄회로보드 등에 직접 실장되어 발광 모듈로 제작될 수 있으며, 백라이트 유닛 등 다양한 용도에 적합하게 사용될 수 있다.On the other hand, a flip chip structure light emitting diode is required to further improve current dispersion, heat radiation efficiency, and light output. Particularly, in recent years, a chip scale package that does not require a separate packaging process by completing a packaging process at a wafer level is being developed. The chip scale package can be directly mounted on a printed circuit board or the like using solder or the like as in a general light emitting diode package, and can be manufactured as a light emitting module. The chip scale package can be suitably used for various applications such as a backlight unit.

본 발명이 해결하고자 하는 과제는, 복수의 발광셀들을 포함하면서도 발광 면적 감소를 완화할 수 있는 발광 다이오드 및 그것을 갖는 발광 모듈을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a light emitting diode including a plurality of light emitting cells and mitigating reduction in light emitting area, and a light emitting module having the light emitting diode.

본 발명이 해결하고자 하는 또 다른 과제는, 전류 분산 성능이 우수하고 방열 효율 및 광 출력을 높일 수 있는 플립칩 구조에 적합한 발광 다이오드 및 그것을 갖는 발광 모듈을 제공하는 것이다.Another object of the present invention is to provide a light emitting diode having a flip chip structure which is excellent in current dispersion performance and can increase heat radiation efficiency and optical output, and a light emitting module having the same.

본 발명이 해결하고자 하는 또 다른 과제는, 칩 스케일 패키지의 발광 다이오드를 제공하는 것이다.A further object of the present invention is to provide a light emitting diode of a chip scale package.

본 발명의 일 실시예에 따른 발광 다이오드는, 각각 n형 반도체층, p형 반도체층, 상기 n형 반도체층과 상기 p형 반도체층 사이에 배치된 활성층을 포함하고, 상기 p형 반도체층 및 상기 활성층을 관통하여 상기 n형 반도체층을 노출시키는 제1 관통홀 및 제2 관통홀을 갖는 제1 발광셀 및 제2 발광셀; 상기 제1 관통홀 및 상기 제2 관통홀을 노출시키는 개구부들을 갖고 상기 p형 반도체층에 콘택하는 반사 구조체들; 상기 제1 관통홀을 통해 상기 제1 발광셀의 n형 반도체층에 오믹 콘택하는 제1 콘택층; 상기 제2 관통홀을 통해 상기 제2 발광셀의 n형 반도체층에 오믹 콘택함과 아울러 상기 제1 발광셀 상의 반사 구조체에 접속하는 제2 콘택층; 상기 제1 및 제2 발광셀 상부에서 상기 제1 및 제2 콘택층을 덮는 수지층; 상기 수지층을 관통하여 상기 제1 콘택층에 전기적으로 접속되며, 상기 수지층 상에 돌출된 n 전극 패드; 및 상기 수지층을 관통하여 상기 제2 발광셀 상의 반사 구조체에 전기적으로 접속되며, 상기 수지층 상에 돌출된 p 전극 패드를 포함하고, 상기 제1 발광셀 및 제2 발광셀은 분리 영역에 의해 서로 분리된다.The light emitting diode according to an embodiment of the present invention includes an n-type semiconductor layer, a p-type semiconductor layer, and an active layer disposed between the n-type semiconductor layer and the p-type semiconductor layer, A first light emitting cell and a second light emitting cell having a first through hole and a second through hole penetrating the active layer to expose the n-type semiconductor layer; Reflective structures having openings for exposing the first through holes and the second through holes and contacting the p-type semiconductor layer; A first contact layer that makes an ohmic contact with the n-type semiconductor layer of the first light emitting cell through the first through hole; A second contact layer connected to the n-type semiconductor layer of the second light emitting cell through the second through hole and to the reflective structure on the first light emitting cell; A resin layer covering the first and second contact layers on the first and second light emitting cells; An n-electrode pad that is electrically connected to the first contact layer through the resin layer, and protruded on the resin layer; And a p-electrode pad protruding from the resin layer, the first and second light emitting cells being electrically connected to the reflective structure on the second light emitting cell through the resin layer, Are separated from each other.

본 발명의 또 다른 실시예에 따른 발광 모듈은 인쇄회로보드; 상기 발광 다이오드를 포함하는 복수의 발광 다이오드; 및 상기 인쇄회로보드 상에 배치되며, 상기 복수의 발광 다이오드를 노출하는 관통형상의 캐비티를 갖는 스페이서를 포함하되, 상기 스페이서는 광 반사 재질을 포함한다.According to another aspect of the present invention, there is provided a light emitting module including: a printed circuit board; A plurality of light emitting diodes including the light emitting diodes; And a spacer disposed on the printed circuit board and having a through-shaped cavity exposing the plurality of light emitting diodes, wherein the spacer comprises a light reflective material.

본 발명의 실시예들에 따르면, 종래와 달리, n형 반도체층의 외측면들을 분리 영역에 비해 상대적으로 급격하게 경사지게 형성함으로써 발광 면적이 감소되는 것을 완화할 수 있으며, 이에 따라, 순방향 전압이 낮고, 광 출력이 개선된 발광 다이오드 및 그것을 갖는 발광 모듈이 제공될 수 있다.According to embodiments of the present invention, the outer side surfaces of the n-type semiconductor layer are formed so as to be inclined relatively sharply relative to the isolation region, thereby reducing the decrease in the light emitting area, thereby reducing the forward voltage , A light emitting diode with improved light output and a light emitting module having the same can be provided.

나아가, 각 발광셀 상에 반사 구조체를 배치하고, 그 위에 n 전극 패드 및 p 전극 패드를 배치함으로써 플립칩 구조의 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈이 제공된다.Furthermore, there is provided a light emitting diode having a plurality of light emitting cells of a flip chip structure by arranging a reflective structure on each light emitting cell, and arranging an n electrode pad and a p electrode pad thereon, and a light emitting module having the same.

또한, 수지층을 이용하여 n 전극 패드 및 p 전극 패드를 배치함으로써 별도의 패키징 공정이 필요 없는 칩 스케일 패키지가 제공될 수 있다.In addition, by arranging the n-electrode pad and the p-electrode pad using the resin layer, a chip scale package which does not require a separate packaging process can be provided.

또한, 광 반사 재질의 스페이서를 이용하여 광 효율이 높은 발광 모듈을 제공할 수 있다.Further, a light emitting module having high light efficiency can be provided by using a spacer of a light reflecting material.

본 발명의 다양한 실시예들에 따른 기술적 효과 및 장점들에 대해서는 도면을 참조한 설명을 통해 뒤에서 더 상세하게 설명된다.The technical advantages and advantages according to various embodiments of the present invention will be described in more detail later with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 2는 도 1의 절취선 A-A 를 따라 취해진 개략적인 단면도이다.
도 3은 도 1의 절취선 B-B를 따라 취해진 개략적인 단면도이다.
도 4는 도 1의 절취선 C-C를 따라 취해진 개략적인 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 6은 본 발명의 일 실시예에 따른 발광 다이오드의 제조 방법을 설명하기 위한 개략적인 평면도이다.
도 7은 본 발명의 일 실시예에 따른 발광 다이오드를 포함하는 발광 소자를 설명하기 위한 개략적인 평면도 및 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도 및 단면도이다.
도 9는 본 발명의 일 실시예에 따른 발광 다이오드를 포함하는 발광 모듈을 설명하기 위한 개략적인 사시도이다.
도 10은 도 9의 절취선 A1-A2를 따라 취해진 개략적인 단면도이다.
도 11 내지 도 14는 스페이서를 부착하는 다양한 방법을 나타낸 단면도들이다.
도 15는 본 발명의 일 실시예에 따른 디스플레이 장치를 설명하기 위한 부분 사시도이다.1 is a schematic plan view illustrating a light emitting diode according to an embodiment of the present invention.
Fig. 2 is a schematic cross-sectional view taken along the tear line AA of Fig.
3 is a schematic cross-sectional view taken along the tear line BB in Fig.
4 is a schematic cross-sectional view taken along the perforated line CC of Fig.
5 is a schematic plan view illustrating a light emitting diode according to another embodiment of the present invention.
6 is a schematic plan view illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
7 is a schematic plan view and a cross-sectional view illustrating a light emitting device including a light emitting diode according to an embodiment of the present invention.
8 is a schematic plan view and a cross-sectional view illustrating a light emitting device according to another embodiment of the present invention.
9 is a schematic perspective view illustrating a light emitting module including a light emitting diode according to an embodiment of the present invention.
10 is a schematic cross-sectional view taken along the perforations A1-A2 of FIG.
11 to 14 are cross-sectional views illustrating various methods of attaching spacers.
15 is a partial perspective view illustrating a display device according to an embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can sufficiently convey the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. It is also to be understood that when an element is referred to as being "above" or "above" another element, But also includes the case where another component is interposed between the two. Like reference numerals designate like elements throughout the specification.

본 발명의 일 실시예에 따른 발광 다이오드는, 각각 n형 반도체층, p형 반도체층, 상기 n형 반도체층과 상기 p형 반도체층 사이에 배치된 활성층을 포함하고, 상기 p형 반도체층 및 상기 활성층을 관통하여 상기 n형 반도체층을 노출시키는 제1 관통홀 및 제2 관통홀을 갖는 제1 발광셀 및 제2 발광셀; 상기 제1 관통홀 및 상기 제2 관통홀을 노출시키는 개구부들을 갖고 상기 p형 반도체층에 콘택하는 반사 구조체들; 상기 제1 관통홀을 통해 상기 제1 발광셀의 n형 반도체층에 오믹 콘택하는 제1 콘택층; 상기 제2 관통홀을 통해 상기 제2 발광셀의 n형 반도체층에 오믹 콘택함과 아울러 상기 제1 발광셀 상의 반사 구조체에 접속하는 제2 콘택층; 상기 제1 및 제2 발광셀 상부에서 상기 제1 및 제2 콘택층을 덮는 수지층; 상기 수지층을 관통하여 상기 제1 콘택층에 전기적으로 접속되며, 상기 수지층 상에 돌출된 n 전극 패드; 및 상기 수지층을 관통하여 상기 제2 발광셀 상의 반사 구조체에 전기적으로 접속되며, 상기 수지층 상에 돌출된 p 전극 패드를 포함하고, 상기 제1 발광셀 및 제2 발광셀은 분리 영역에 의해 서로 분리된다.The light emitting diode according to an embodiment of the present invention includes an n-type semiconductor layer, a p-type semiconductor layer, and an active layer disposed between the n-type semiconductor layer and the p-type semiconductor layer, A first light emitting cell and a second light emitting cell having a first through hole and a second through hole penetrating the active layer to expose the n-type semiconductor layer; Reflective structures having openings for exposing the first through holes and the second through holes and contacting the p-type semiconductor layer; A first contact layer that makes an ohmic contact with the n-type semiconductor layer of the first light emitting cell through the first through hole; A second contact layer connected to the n-type semiconductor layer of the second light emitting cell through the second through hole and to the reflective structure on the first light emitting cell; A resin layer covering the first and second contact layers on the first and second light emitting cells; An n-electrode pad that is electrically connected to the first contact layer through the resin layer, and protruded on the resin layer; And a p-electrode pad protruding from the resin layer, the first and second light emitting cells being electrically connected to the reflective structure on the second light emitting cell through the resin layer, Are separated from each other.

본 실시예에 따르면, 두개의 발광셀들이 서로 직렬 연결되어 하나의 발광 다이오드로 통합된다. 이에 따라, 상대적으로 높은 전압하에서 구동될 수 있어 광 출력을 높일 수 있다. 나아가, n 전극 패드 및 p 전극 패드가 하나의 수지층을 이용하여 제1 및 제2 발광셀들 상에 각각 배치된다. 따라서, n 전극 패드 및 p 전극 패드를 모두 갖는 별개의 발광 다이오드들을 이용하는 것에 비해 발광 다이오드들의 제조 및 설치와 관련된 공정을 단순화할 수 있다. 또한, 수지층을 이용함으로써 하우징 형성, 와이어 본딩, 몰딩 등의 별도의 패키징 공정 없이도 칩 스케일 패키지로서 직접 인쇄회로보드 등에 장착될 수 있다.According to this embodiment, the two light emitting cells are connected to each other in series and integrated into one light emitting diode. Accordingly, it can be driven at a relatively high voltage, so that the light output can be increased. Furthermore, the n-electrode pad and the p-electrode pad are respectively disposed on the first and second light emitting cells using one resin layer. Accordingly, it is possible to simplify the processes related to the manufacture and installation of light emitting diodes, compared to using separate light emitting diodes having both n-electrode pads and p-electrode pads. In addition, by using a resin layer, it can be directly mounted on a printed circuit board or the like as a chip scale package without any separate packaging process such as forming a housing, wire bonding, and molding.

또한, 상기 n 전극 패드 및 p 전극 패드는 각각 평면도에서 보아 상기 제1 관통홀 및 제2 관통홀을 부분적으로 감싸는 형상을 가질 수 있다. 상기 제1 및 제2 관통홀에 의해 그 위에 형성된 수지층에 오목부들이 형성될 수 있다. 이에 더하여, n 전극 패드 및 p 전극 패드가 이들 오목부들을 감싸도록 형성됨으로써, n 전극 패드 및 p 전극 패드로 둘러싸인 영역에 상대적으로 깊은 오목부가 형성된다. 이에 따라, 상기 발광 다이오드를 땜납 등의 도전성 접착제를 이용하여 인쇄회로보드 등에 실장할 때, 땜납 등이 리플로우 공정에서 용융되어 외부로 흘러 넘치는 것을 방지할 수 있다.The n-electrode pad and the p-electrode pad may have a shape that partially encloses the first through hole and the second through-hole, respectively, in a plan view. The recesses may be formed in the resin layer formed thereon by the first and second through holes. In addition, n-electrode pads and p-electrode pads are formed to surround these recesses, so that a relatively deep recess is formed in the region surrounded by the n-electrode pad and the p-electrode pad. Accordingly, when the light emitting diode is mounted on a printed circuit board or the like using a conductive adhesive such as solder, it is possible to prevent solder or the like from being melted in the reflow process and overflowing to the outside.

몇몇 실시예들에 있어서, 제1 및 제2 발광셀들 상에는 제1 관통홀 및 제2 관통홀을 부분적으로 감싸는 n 전극 패드 및 p 전극 패드가 각각 하나씩 배치될 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 상기 n 전극 패드 및 p 전극 패드가 각각 상기 제1 관통홀 및 제2 관통홀을 부분적으로 감싸는 적어도 두 개의 부분을 포함할 수 있다. 즉, 각 발광셀 상에 배치된 전극 패드는 동일 극성의 전극 패드로 둘 이상의 부분으로 나뉘어질 수도 있다.In some embodiments, an n-electrode pad and a p-electrode pad that partially surround the first through-hole and the second through-hole may be disposed on the first and second light emitting cells, respectively. However, the present invention is not limited thereto, and the n-electrode pad and the p-electrode pad may include at least two portions that partially surround the first through holes and the second through holes, respectively. That is, the electrode pads disposed on each light emitting cell may be divided into two or more portions by electrode pads having the same polarity.

몇몇 실시예들에 있어서, 상기 제1 및 제2 관통홀들은 원형 형상을 가진다. 그러나 본 발명이 이에 반드시 한정되는 것은 아니며, 기다란 형상을 가질 수도 있다. In some embodiments, the first and second through holes have a circular shape. However, the present invention is not limited thereto, and it may have a long shape.

한편, 상기 제1 발광셀 및 제2 발광셀의 n형 반도체층들은 서로 마주보는 내측면 및 외부에 노출된 외측면들을 포함하되, 상기 적어도 하나의 외측면은 상기 내측면보다 급격하게 경사진다.Meanwhile, the n-type semiconductor layers of the first light emitting cell and the second light emitting cell include inner and outer surfaces exposed to each other, wherein the at least one outer surface is more abruptly inclined than the inner surface.

n형 반도체층의 외측면이 분리 영역의 내측면보다 급격하게 경사지므로, 기판 측면으로부터 n형 반도체층의 상면 가장자리까지의 수평 거리를 줄일 수 있다. 따라서 n형 반도체층의 상면 면적을 증가시킬 수 있으며, 이에 따라 발광 면적도 증가시킬 수 있다.Since the outer surface of the n-type semiconductor layer is more abruptly inclined than the inner surface of the isolation region, the horizontal distance from the substrate side surface to the top surface edge of the n-type semiconductor layer can be reduced. Accordingly, the upper surface area of the n-type semiconductor layer can be increased, and accordingly the light emitting area can be increased.

나아가, 상기 n형 반도체층들의 서로 마주보는 내측면들은 단차진 경사면을 가질 수 있다. 따라서, 상기 분리영역을 지나는 제2 콘택층의 신뢰성을 더욱 향상시킬 수 있다.Further, the inner surfaces of the n-type semiconductor layers facing each other may have a stepped inclined surface. Therefore, the reliability of the second contact layer passing through the isolation region can be further improved.

상기 제1 발광셀 및 제2 발광셀은 각각 상기 n형 반도체층의 일부 영역 상에 배치되고 상기 활성층과 상기 p형 반도체층을 포함하는 메사를 포함할 수 있다. 또한, 상기 제1 콘택층 및 제2 콘택층은 각각 상기 메사들의 둘레를 따라 상기 n형 반도체층의 외측면들과 상기 메사 사이의 영역에서 상기 n형 반도체층에 추가적으로 콘택할 수 있다. 제1 콘택층 및 제2 콘택층이 메사의 둘레를 따라 n형 반도체층에 콘택하므로 n형 반도체층 내에서 전류 분산 성능을 개선한다.The first light emitting cell and the second light emitting cell may each include a mesa disposed on a part of the n-type semiconductor layer and including the active layer and the p-type semiconductor layer. The first contact layer and the second contact layer may additionally contact the n-type semiconductor layer in a region between the outer surfaces of the n-type semiconductor layer and the mesa, respectively, along the periphery of the mesa. The first contact layer and the second contact layer contact the n-type semiconductor layer along the periphery of the mesa to improve the current dispersion performance in the n-type semiconductor layer.

한편, 상기 발광 다이오드는, 상기 메사들 및 상기 반사 구조체들을 덮고 상기 메사들과 상기 제1 및 제2 콘택층들 사이에 배치된 하부 절연층을 더 포함할 수 있다. 상기 하부 절연층은 상기 제1 발광셀 상의 반사 구조체를 노출시키는 홀을 가질 수 있으며, 상기 제2 콘택층은 상기 홀을 통해 상기 제1 발광셀 상의 반사 구조체에 접속될 수 있다.The light emitting diode may further include a lower insulating layer covering the mesas and the reflective structures and disposed between the mesas and the first and second contact layers. The lower insulating layer may have a hole for exposing the reflective structure on the first light emitting cell and the second contact layer may be connected to the reflective structure on the first light emitting cell through the hole.

또한, 상기 제2 콘택층은 상기 분리 영역 상부를 거쳐 상기 제2 발광셀로부터 상기 제1 발광셀로 연장할 수 있다. 이때, 상기 분리 영역 상부에 위치하는 상기 제2 콘택층은 상기 메사들의 폭 내에 한정되어 배치될 수 있다.The second contact layer may extend from the second light emitting cell to the first light emitting cell via the upper portion of the isolation region. At this time, the second contact layer located above the isolation region may be limited within the width of the mesas.

제2 콘택층이 메사들의 폭 내에 한정되어 배치되므로, 제2 콘택층이 제1 발광셀의 n형 반도체층에 단락되는 것을 방지할 수 있다.Since the second contact layer is disposed within the width of the mesas, the second contact layer can be prevented from shorting to the n-type semiconductor layer of the first light emitting cell.

한편, 상기 제1 콘택층의 일부는 상기 제1 발광셀 상의 반사 구조체와 중첩하고, 상기 제2 콘택층의 일부는 상기 제2 발광셀 상의 반사 구조체와 중첩할 수 있다. On the other hand, a part of the first contact layer overlaps with the reflective structure on the first light emitting cell, and a part of the second contact layer overlaps with the reflective structure on the second light emitting cell.

몇몇 실시예들에 있어서, 상기 발광 다이오드는, 상기 제2 발광셀 상에 한정되어 배치되며, 상기 하부 절연층을 관통하여 상기 제2 발광셀 상의 반사 구조체에 전기적으로 접속된 제3 콘택층을 포함하고, 상기 p 전극 패드는 상기 제3 콘택층을 통해 상기 제2 발광셀 상의 반사 구조체에 전기적으로 접속될 수 있다. n 전극 패드 및 p 전극 패드가 동일 레벨 상에 배치될 수 있다.In some embodiments, the light emitting diode includes a third contact layer disposed on the second light emitting cell and electrically connected to the reflective structure on the second light emitting cell through the lower insulating layer And the p-electrode pad may be electrically connected to the reflective structure on the second light emitting cell through the third contact layer. the n-electrode pad and the p-electrode pad can be arranged on the same level.

상기 제1, 제2, 및 제3 콘택층들은 동일 물질로 동일 공정에 의해 형성될 수 있다. 나아가, 상기 제1, 제2, 및 제3 콘택층들은 반사 금속층을 포함할 수 있다. 따라서, 활성층에서 방출된 광에 대한 반사 효율이 증가된다.The first, second, and third contact layers may be formed by the same process with the same material. Further, the first, second, and third contact layers may comprise a reflective metal layer. Thus, the reflection efficiency for the light emitted from the active layer is increased.

또한, 상기 하부 절연층은 분포 브래그 반사기를 포함할 수 있다. 상기 하부 절연층은 상기 반사 구조체의 상부 영역뿐만 아니라 상기 메사들의 가장자리 영역들 및 측면들을 모두 덮는다. 따라서, 활성층에서 방출되는 광은 대부분 반사 구조체 및 하부 절연층에 의해 반사될 수 있어 발광 다이오드의 광 출력이 향상될 수 있다.In addition, the lower insulating layer may include a distributed Bragg reflector. The lower insulating layer covers both the edge regions and sides of the mesas as well as the upper region of the reflective structure. Therefore, most of the light emitted from the active layer can be reflected by the reflective structure and the lower insulating layer, so that the light output of the light emitting diode can be improved.

또한, 상기 수지층은 상기 n 전극 패드로 채워진 제1 비아홀 및 상기 p 전극 패드로 채워진 제2 비아홀을 포함하고, 상기 제1 비아홀 및 제2 비아홀은 각각 평면도에서 보아 상기 제1 관통홀 및 제2 관통홀을 부분적으로 감쌀 수 있다. 따라서, n 전극 패드 및 p 전극 패드의 수평 단면 형상은 제1 비아홀 및 제2 비아홀의 수평 단면 형상과 동일할 수 있다. 다만, 수지층 상에 돌출된 n 전극 패드 및 p 전극 패드 부분들은 각각 제1 비아홀 및 제2 비아홀보다 더 클 수 있다.The resin layer may include a first via hole filled with the n-electrode pad and a second via hole filled with the p-electrode pad. The first via hole and the second via hole may have a first through hole and a second via hole, The through hole can be partially covered. Accordingly, the horizontal cross-sectional shape of the n-electrode pad and the p-electrode pad may be the same as the horizontal cross-sectional shape of the first via hole and the second via hole. However, the n-electrode pad portions and the p-electrode pad portions protruding on the resin layer may be larger than the first via hole and the second via hole, respectively.

상기 발광 다이오드는 또한, 상기 제1 발광셀 및 제2 발광셀이 배치된 기판을 더 포함하고, 상기 분리 영역은 상기 기판의 상면을 노출시킬 수 있다. 상기 기판은 상기 제1 발광셀 및 제2 발광셀의 n형 반도체층, 활성층 및 p형 반도체층을 성장시키기 위한 성장 기판일 수 있다.The light emitting diode may further include a substrate on which the first light emitting cell and the second light emitting cell are disposed, and the isolation region may expose an upper surface of the substrate. The substrate may be a growth substrate for growing the n-type semiconductor layer, the active layer and the p-type semiconductor layer of the first light emitting cell and the second light emitting cell.

본 발명의 또 다른 실시예에 따르면, 발광 모듈이 제공된다. 상기 발광 모듈은 인쇄회로보드; 상기 인쇄회로보드 상에 실장된 복수의 발광 다이오드; 및 상기 인쇄회로보드 상에 배치되며, 상기 복수의 발광 다이오드를 노출하는 관통형상의 캐비티를 갖는 스페이서를 포함하되, 상기 스페이서는 광 반사 재질을 포함한다. 여기서, 상기 복수의 발광 다이오드는 앞서 설명한 발광 다이오드를 포함한다.According to another embodiment of the present invention, a light emitting module is provided. The light emitting module includes a printed circuit board; A plurality of light emitting diodes mounted on the printed circuit board; And a spacer disposed on the printed circuit board and having a through-shaped cavity exposing the plurality of light emitting diodes, wherein the spacer comprises a light reflective material. Here, the plurality of light emitting diodes include the light emitting diodes described above.

본 실시예에 따르면, 앞서 설명한 기술적 특징을 갖는 발광 다이오드를 채택함으로써 높은 광 출력을 제공할 수 있다. 나아가, 광 반사 재질의 스페이서를 채택함으로써 도광판 등의 인접 재료의 변형에 의해 발광 다이오드가 손상받는 것을 방지하면서 광 효율을 향상시킨다.According to the present embodiment, high light output can be provided by adopting the light emitting diode having the above-described technical characteristics. Furthermore, by adopting a spacer of a light reflecting material, the light efficiency is improved while preventing the light emitting diode from being damaged by deformation of the adjacent material such as the light guide plate.

한편, 상기 스페이서는 복수의 캐비티를 갖고, 상기 복수의 발광 다이오드는 상기 캐비티들에 분산되어 배치될 수 있다. 상기 복수의 캐비티는 모두 동일한 크기일 필요는 없다.Meanwhile, the spacer may have a plurality of cavities, and the plurality of light emitting diodes may be dispersed in the cavities. The plurality of cavities need not all be the same size.

몇몇 실시예들에 있어서, 상기 스페이서는 접착제를 이용하여 상기 인쇄회로보드에 부착될 수 있다.In some embodiments, the spacer may be attached to the printed circuit board using an adhesive.

몇몇 실시예들에 있어서, 상기 스페이서는 하부 방향으로 돌출된 돌출부를 포함하고, 상기 인쇄회로보드는 상기 돌출부에 대응하는 오목부를 포함하고, 상기 돌출부가 상기 오목보에 삽입될 수 있다. 이에 따라, 스페이서를 인쇄회로보드에 견고하게 장착할 수 있다.In some embodiments, the spacer includes a downwardly projecting protrusion, the printed circuit board includes a recess corresponding to the protrusion, and the protrusion can be inserted into the recessed beam. Thus, the spacer can be firmly mounted on the printed circuit board.

이하 도면을 참조하여 본 발명의 실시예들을 구체적으로 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 2, 도 3 및 도 4는 각각 도 1의 절취선 A-A, B-B 및 C-C를 따라 취해진 개략적인 단면도들이다.FIG. 1 is a schematic plan view for explaining a light emitting diode according to an embodiment of the present invention, and FIGS. 2, 3 and 4 are schematic cross-sectional views taken along the cut lines A-A, B-B and C-C of FIG.

도 1 내지 도 4를 참조하면, 상기 발광 다이오드는 기판(21), 제1 발광셀(C1), 제2 발광셀(C2), 반사 구조체(31), 제1, 제2 및 제3 콘택층들(35a, 35b, 35c), n 패드 전극(39a) 및 p 패드 전극(39b)을 포함한다. 상기 발광 다이오드는 또한, 예비 절연층(29), 하부 절연층(33) 및 수지층(37)을 포함할 수 있다. 또한, 제1 및 제2 발광셀들(C1, C2)은 각각 n형 반도체층(23), 활성층(25), p형 반도체층(27)을 포함한다.1 to 4, the light emitting diode includes a substrate 21, a first light emitting cell C1, a second light emitting cell C2, a reflective structure 31, first, second, 35b, and 35c, n pad electrodes 39a, and p pad electrodes 39b. The light emitting diode may further include a preliminary insulating layer 29, a lower insulating layer 33, and a resin layer 37. The first and second light emitting cells C1 and C2 include an n-type semiconductor layer 23, an active layer 25 and a p-type semiconductor layer 27, respectively.

기판(21)은 Ⅲ-Ⅴ 계열 질화물계 반도체층을 성장시키기 위한 성장 기판으로, 예를 들어, 사파이어 기판, 특히 패터닝된 사파이어 기판일 수 있다. 기판(21)은 절연 기판인 것이 선호되지만, 절연 기판에 한정되는 것은 아니다. 다만, 기판(21) 상에 배치된 발광셀들이 서로 직렬 연결된 경우, 기판(21)은 발광셀들로부터 절연되어야 한다. 따라서, 기판(21)이 절연성이거나, 또는 기판(21)이 도전성인 경우, 기판(21)으로부터 발광셀들(C1, C2)이 절연되도록 절연물질층이 발광셀들(C1, C2)과 기판(21) 사이에 배치된다. 기판(21)은 도 1에서 보듯이 직사각형의 외형을 가질 수 있다. 기판(21)의 측면은 레이저 스크라이빙 및 그것을 이용한 크래킹에 의해 형성될 수 있다. 또한, 상기 기판(21)은 레이저 리프트 오프나 케미컬 리프트 오프, 그라인딩 등의 기술을 이용하여 발광셀들(C1, C2)로부터 제거될 수도 있다.The substrate 21 may be a growth substrate for growing a III-V series nitride-based semiconductor layer, for example, a sapphire substrate, in particular a patterned sapphire substrate. The substrate 21 is preferably an insulating substrate, but is not limited to an insulating substrate. However, when the light emitting cells disposed on the substrate 21 are connected to each other in series, the substrate 21 must be insulated from the light emitting cells. Therefore, when the substrate 21 is insulative or the substrate 21 is conductive, an insulating material layer is formed between the light emitting cells C1 and C2 and the light emitting cells C1 and C2 so that the light emitting cells C1 and C2 are isolated from the substrate 21. [ (21). The substrate 21 may have a rectangular outer shape as shown in Fig. The side surface of the substrate 21 can be formed by laser scribing and cracking using the laser scribing. Further, the substrate 21 may be removed from the light emitting cells C1 and C2 using techniques such as laser lift-off, chemical lift-off, and grinding.

제1 및 제2 발광셀들(C1, C2)은 기판(21) 상에 배치된다. 제1 및 제2 발광셀들(C1, C2)은 기판(21)을 노출시키는 분리 영역(I)에 의해 서로 분리된다. 여기서, 분리 영역(I)은 발광셀들(C1, C2)을 서로 분리하기 위한 영역을 의미하는 것으로 기판(21)을 분리하는 스크라이빙 또는 다이싱 영역과는 구별된다. 제1 발광셀(C1)과 제2 발광셀(C2)의 반도체층들은 분리 영역(I)에 의해 서로 이격된다. 제1 및 제2 발광셀들(C1, C2)은 서로 마주보고 배치되며 각각 정사각형 또는 직사각형 형상을 가질 수 있다. 특히, 제1 및 제2 발광셀들(C1, C2)은 서로 마주보는 방향으로 기다란 직사각형 형상을 가질 수 있다.The first and second light emitting cells C1 and C2 are disposed on the substrate 21. The first and second light emitting cells C1 and C2 are separated from each other by a separation region I that exposes the substrate 21. Here, the isolation region I is a region for separating the light emitting cells C1 and C2 from each other, and is distinguished from a scribing or dicing region for separating the substrate 21. [ The semiconductor layers of the first light emitting cell C1 and the second light emitting cell C2 are separated from each other by the isolation region I. The first and second light emitting cells C1 and C2 face each other and may have a square or rectangular shape, respectively. In particular, the first and second light emitting cells C1 and C2 may have an elongated rectangular shape in a direction facing each other.

제1 및 제2 발광셀들(C1, C2)은 각각 n형 반도체층(23), 활성층(25) 및 p형 반도체층(27)을 포함한다. n형 반도체층(23), 활성층(25) 및 p형 반도체층(27)은 Ⅲ-Ⅴ 계열 질화물계 반도체, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체로 형성될 수 있다. n형 반도체층(23), 활성층(25) 및 p형 반도체층(27)은 금속유기화학 기상 성장법(MOCVD)과 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장되어 형성될 수 있다. 또한, n형 반도체층(23)은 n형 불순물 (예를 들어, Si, Ge. Sn)을 포함하고, p형 반도체층(27)은 p형 불순물(예를 들어, Mg, Sr, Ba)을 포함한다. 예를 들어, 일 실시예에서, n형 반도체층(23)은 도펀트로서 Si를 포함하는 GaN 또는 AlGaN을 포함할 수 있고, p형 반도체층(27)은 도펀트로서 Mg을 포함하는 GaN 또는 AlGaN을 포함할 수 있다. 도면에서 n형 반도체층(23) 및 p형 반도체층(27)이 각각 단일층인 것으로 도시하지만, 이들 층들은 다중층일 수 있으며, 또한 초격자층을 포함할 수도 있다. 활성층(25)은 단일양자우물 구조 또는 다중양자우물 구조를 포함할 수 있고, 원하는 파장을 방출하도록 질화물계 반도체의 조성비가 조절된다. 예를 들어, 활성층(25)은 청색광 또는 자외선을 방출할 수 있다.The first and second light emitting cells C1 and C2 include an n-type semiconductor layer 23, an active layer 25 and a p-type semiconductor layer 27, respectively. The n-type semiconductor layer 23, the active layer 25 and the p-type semiconductor layer 27 may be formed of a III-V nitride semiconductor, for example, a nitride semiconductor such as (Al, Ga, In) have. The n-type semiconductor layer 23, the active layer 25 and the p-type semiconductor layer 27 are grown on the substrate 21 in a chamber using a known method such as metal organic chemical vapor deposition (MOCVD) . The p-type semiconductor layer 27 includes a p-type impurity (for example, Mg, Sr, and Ba) and a p-type impurity (for example, . For example, in one embodiment, the n-type semiconductor layer 23 may comprise GaN or AlGaN containing Si as a dopant and the p-type semiconductor layer 27 may comprise GaN or AlGaN containing Mg as a dopant, . Although the n-type semiconductor layer 23 and the p-type semiconductor layer 27 are shown as a single layer in the drawing, these layers may be multi-layered and may also include a superlattice layer. The active layer 25 may include a single quantum well structure or a multiple quantum well structure, and the composition ratio of the nitride-based semiconductor is adjusted so as to emit a desired wavelength. For example, the active layer 25 may emit blue light or ultraviolet light.

분리 영역(I)은 발광셀들(C1, C2)을 서로 분리한다. 분리 영역(I)에 반도체층들을 통해 기판(21)이 노출된다. 분리 영역(I)은 사진 및 식각 공정을 이용하여 형성되며, 이때, 고온 베이킹 공정을 이용하여 포토레지스트를 리플로우시킴으로써 완만한 경사면을 갖는 포토레지스트 패턴을 형성하고 이를 마스크로 이용하여 반도체층들을 식각함으로써 분리 영역(I)에 상대적으로 완만하게 경사진 측면들을 형성할 수 있다. 더욱이, 도 4에 도시된 바와 같이, 상기 분리 영역(I)에 단차진 경사면이 형성될 수 있다. n형 반도체층(23)을 노출시키는 메사 형성 공정을 먼저 수행한 후, 기판(21)을 노출시키는 분리 영역을 형성함으로써 분리 영역(I)에 단차진 경사면이 형성될 수 있다.The isolation region I separates the light emitting cells C1 and C2 from each other. And the substrate 21 is exposed through the semiconductor layers to the isolation region I. The isolation region I is formed by using a photolithography and etching process. At this time, a photoresist pattern having a gentle slope is formed by reflowing the photoresist using a high-temperature baking process, Thereby forming gently sloping side surfaces in the separation region I. Further, as shown in FIG. 4, a stepped slope may be formed in the isolation region I. the mesa formation process for exposing the n-type semiconductor layer 23 may be performed first, and then a separation region for exposing the substrate 21 may be formed, so that a stepped slope may be formed in the isolation region I.

상기 분리 영역(I)을 사이에 두고 발광셀들(C1, C2)이 서로 마주본다. 서로 마주보는 발광셀들(C1, C2)의 측면들이 내측면으로 정의된다. 한편, 상기 내측면 이외의 상기 발광셀들의 측면들은 외측면으로 정의된다. 따라서, 제1 및 제2 발광셀들(C1, C2) 내의 n형 반도체층들(23) 또한 각각 내측면 및 외측면들을 포함한다.The light emitting cells C1 and C2 face each other with the separation region I interposed therebetween. The sides of the light emitting cells C1 and C2 facing each other are defined as the inner side. On the other hand, the side surfaces of the light emitting cells other than the inner side surface are defined as outer surfaces. Therefore, the n-type semiconductor layers 23 in the first and second light emitting cells C1 and C2 also include inner and outer surfaces, respectively.

예를 들어, n형 반도체층(23)은 하나의 내측면과 3개의 외측면들을 포함할 수 있다. 도 4에 도시된 바와 같이, n형 반도체층(23)의 외측면들은 상기 내측면에 비해 급격하게 경사질 수 있다. 본 실시예에 있어서, n형 반도체층(23)의 외측면들이 모두 내측면에 비해 급격하게 경사진 것으로 설명하지만, 본 발명은 이에 한정되는 것은 아니며, 적어도 하나의 외측면이 내측면에 비해 급격하게 경사진 것을 포함한다. 또한, 분리 영역(I)에 수직한 양측 외측면들만 상대적으로 급격하게 경사지고, 분리 영역과 평행한 외측면은 분리 영역(I)과 동일하게 완만하게 경사질 수도 있다.For example, the n-type semiconductor layer 23 may include one inner surface and three outer surfaces. As shown in FIG. 4, the outer surfaces of the n-type semiconductor layer 23 may be sharply inclined relative to the inner surface. In the present embodiment, the outer surfaces of the n-type semiconductor layer 23 are all described as being inclined sharply with respect to the inner surface. However, the present invention is not limited thereto, and at least one outer surface may be sharpened Lt; / RTI > Further, only the outer side surfaces of both sides perpendicular to the separation region I are abruptly inclined, and the outer side surface parallel to the separation region may be inclined gently as in the separation region I.

나아가, 상대적으로 급격하게 경사진 외측면들은 기판(21)의 측면과 나란할 수 있다. 예를 들어, n형 반도체층들(23)의 외측면들은 기판(21)과 함께 n형 반도체층(23)을 스크라이빙함으로써 형성될 수 있으며, 따라서, 기판(21)의 측면들과 함께 형성될 수 있다.Further, the relatively abruptly inclined outer surfaces may be parallel to the side surface of the substrate 21. [ For example, the outer surfaces of the n-type semiconductor layers 23 can be formed by scribing the n-type semiconductor layer 23 together with the substrate 21, .

각각의 n형 반도체층(23) 상에 메사(M)가 배치된다. 메사(M)는 n형 반도체층(23)으로 둘러싸인 영역 내측에 한정되어 위치할 수 있으며, 따라서, n형 반도체층(23)의 외측면들에 인접한 가장자리 근처 영역들은 메사(M)에 의해 덮이지 않고 외부에 노출된다. 또한, 분리 영역(I)의 측벽에서는 메사(M)의 측면과 n형 반도체층(23)의 측면이 서로 불연속적이며, 이에 따라 앞서 설명한 단차진 경사면이 형성될 수 있다.A mesa (M) is disposed on each n-type semiconductor layer (23). The mesa M may be confined within the region surrounded by the n-type semiconductor layer 23 and therefore regions near the edges adjacent to the outer sides of the n-type semiconductor layer 23 may be covered by the mesa M But is exposed to the outside. In addition, on the sidewall of the isolation region I, the side surface of the mesa M and the side surface of the n-type semiconductor layer 23 are discontinuous with each other, so that the stepped slope described above can be formed.

메사(M)는 p형 반도체층(27)과 활성층(25)을 포함한다. 상기 활성층(25)은 n형 반도체층(23)과 p형 반도체층(27) 사이에 개재된다. 도면들에서 메사(M)의 내측면이 외측면들과 동일하게 경사진 것으로 도시하였지만, 본 발명은 이에 한정되는 것은 아니며, 메사(M)의 내측면이 외측면들에 비해 더 완만할 수 있다. 이에 따라, 후술하는 제2 콘택층(35b)의 안정성을 더욱 향상시킬 수 있다.The mesa (M) includes a p-type semiconductor layer (27) and an active layer (25). The active layer 25 is interposed between the n-type semiconductor layer 23 and the p-type semiconductor layer 27. Although the inner surface of the mesa M is shown as being inclined in the same manner as the outer surfaces, the present invention is not limited thereto and the inner surface of the mesa M may be more gentle than the outer surfaces . As a result, the stability of the second contact layer 35b to be described later can be further improved.

메사(M)는 상기 p형 반도체층(27) 및 활성층(25)을 관통하는 관통홀(27a)을 가질 수 있다. 메사(M)에 복수개의 관통홀들이 형성될 수도 있으나, 도 1에 도시한 바와 같이, 단일의 관통홀(27a)이 형성될 수도 있다. 이 경우, 관통홀(27a)은 메사(M)의 중앙 근처에 원형 형상을 가질 수 있으나, 반드시 이에 한정되는 것은 아니며, 메사(M)의 중앙을 지나는 기다란 형상을 가질 수도 있다.The mesa M may have a through hole 27a penetrating the p-type semiconductor layer 27 and the active layer 25. [ A plurality of through holes may be formed in the mesa M, but a single through hole 27a may be formed as shown in FIG. In this case, the through hole 27a may have a circular shape near the center of the mesa M, but it is not limited thereto and may have an elongated shape passing through the center of the mesa M.

제1 및 제2 발광셀들(C1, C2)의 p형 반도체층들(27) 상에 각각 반사 구조체(31)가 배치된다. 반사 구조체(31)는 p형 반도체층(27)에 콘택한다. 반사 구조체(31)는 관통홀(27a)을 노출시키는 개구부를 가지며, 메사(M) 상부 영역에서 메사(M)의 거의 전 영역에 걸쳐 배치될 수 있다. 예를 들어, 반사 구조체(31)는 메사(M) 상부 영역의 80% 이상, 나아가 90% 이상을 덮을 수 있다. The reflective structures 31 are disposed on the p-type semiconductor layers 27 of the first and second light emitting cells C1 and C2, respectively. The reflective structure 31 contacts the p-type semiconductor layer 27. The reflective structure 31 has an opening for exposing the through hole 27a and can be disposed over almost the entire area of the mesa M in the mesa M upper region. For example, the reflective structure 31 may cover at least 80%, and thus at least 90%, of the mesa (M) upper region.

반사 구조체(31)는 반사성을 갖는 금속층을 포함할 수 있으며, 따라서, 활성층(25)에서 생성되어 반사 구조체(31)로 진행하는 광을 기판(21) 측으로 반사시킬 수 있다. 예컨대, 상기 반사 금속층은 Ag 또는 Al을 포함할 수 있다. 또한, 상기 반사 구조체(31)가 p형 반도체층(27)에 오믹 콘택하는 것을 돕기 위해 Ni층이 반사 금속층과 p형 반도체층(27) 사이에 형성될 수 있다. 이와 달리, 상기 반사 구조체(31)는 예컨대 ITO(indidum tin oxide) 또는 ZnO와 같은 투명 산화물층을 포함할 수도 있다.The reflective structure 31 may include a reflective metal layer and may thus reflect light generated in the active layer 25 and traveling to the reflective structure 31 toward the substrate 21. For example, the reflective metal layer may comprise Ag or Al. In addition, a Ni layer may be formed between the reflective metal layer and the p-type semiconductor layer 27 to help the reflective structure 31 to make an ohmic contact with the p-type semiconductor layer 27. Alternatively, the reflective structure 31 may comprise a transparent oxide layer such as indium tin oxide (ITO) or ZnO.

한편, 예비 절연층(29)이 상기 반사 구조체(31) 주변의 메사(M)를 덮을 수 있다. 예비 절연층(29)은 예컨대 화학기상증착 기술을 이용하여 SiO2로 형성될 수 있으며, 메사(M) 측면을 덮고 나아가 n형 반도체층(23)의 일부 영역을 덮을 수 있다. 예비 절연층(29)은 도 4에 도시되듯이, 분리 영역(I)의 단차진 경사면에서는 하부측 경사면에서는 제거되고 상부측 경사면 및 단턱부 상에 잔류할 수 있다.On the other hand, the preliminary insulating layer 29 may cover the mesa M around the reflective structure 31. The preliminary insulating layer 29 may be formed of SiO 2 using, for example, a chemical vapor deposition technique, and may cover a portion of the n-type semiconductor layer 23 to cover the mesa (M) side. As shown in Fig. 4, the preliminary insulating layer 29 may be removed from the lower side inclined surface and remain on the upper side inclined surface and the step portion on the stepped inclined surface of the isolation region I.

하부 절연층(33)이 메사들(M)을 덮으며 반사 구조체(31) 및 예비 절연층(29)을 덮는다. 하부 절연층(33)은 또한, 분리 영역(I) 및 메사(M) 측벽을 덮고, 메사(M) 주변의 n형 반도체층(23)의 일부를 덮는다. 도 4의 확대된 단면도에 보이듯이, 기판(21)이 패터닝된 사파이어 기판인 경우, 하부 절연층(33)은 분리 영역(I) 내에서 기판(21) 상의 돌출부들의 형상을 따라 형성될 수 있다.The lower insulating layer 33 covers the mesa M and covers the reflective structure 31 and the preliminary insulating layer 29. [ The lower insulating layer 33 also covers the isolation region I and the side walls of the mesa M and covers a part of the n-type semiconductor layer 23 around the mesa M. [ 4, when the substrate 21 is a patterned sapphire substrate, the lower insulating layer 33 may be formed along the shape of protrusions on the substrate 21 in the isolation region I .

하부 절연층(33)은 제1, 제2 및 제3 콘택층(35a, 35b, 35c)과 제1 및 제2 발광셀들(C1, C2) 사이에 배치되며, 제1, 제2 및 제3 콘택층(35a, 35b, 35c)이 n형 반도체층(23) 또는 반사 구조체(31)에 접속할 수 있는 통로를 제공한다. 예를 들어, 하부 절연층(33)은 제1 발광셀(C1) 상의 반사 구조체(31)를 노출시키는 홀(33a), 제2 발광셀 상에서 반사 구조체(31)를 노출시키는 홀(33b) 및 관통홀(27a) 내에서 n형 반도체층(23)을 노출시키는 개구부(33c)를 가질 수 있다. 또한, 하부 절연층(33)은 메사(M) 주위를 덮되, n형 반도체층(23)의 가장자리 근처 영역들을 노출시킨다.The lower insulating layer 33 is disposed between the first, second and third contact layers 35a, 35b and 35c and the first and second light emitting cells C1 and C2, 3 contact layers 35a, 35b, and 35c can be connected to the n-type semiconductor layer 23 or the reflective structure 31. [ For example, the lower insulating layer 33 includes a hole 33a for exposing the reflective structure 31 on the first light emitting cell C1, a hole 33b for exposing the reflective structure 31 on the second light emitting cell, And the opening 33c exposing the n-type semiconductor layer 23 in the through hole 27a. In addition, the lower insulating layer 33 covers the periphery of the mesa M, but exposes regions near the edges of the n-type semiconductor layer 23.

상기 홀(33a)은 도 1에 도시되듯이, 분리 영역(I)에 평행하게 기다란 형상을 가질 수 있으며, 관통홀(27a)보다 분리 영역(I)에 가깝게 배치된다. 따라서, 제1 발광셀(C1) 상의 반사 구조체(31)에 넓은 영역에서 전류를 주입할 수 있다. 본 실시예에서 단일의 홀(33a)이 제1 발광셀(C1) 상의 반사 구조체(31)를 노출시키는 것으로 설명하지만, 복수의 홀(33a)이 제공될 수도 있다.As shown in FIG. 1, the hole 33a may have an elongated shape parallel to the separation region I, and is disposed closer to the separation region I than the through hole 27a. Therefore, current can be injected into the reflective structure 31 on the first light emitting cell C1 in a wide area. Although the single hole 33a in this embodiment is described as exposing the reflecting structure 31 on the first light emitting cell C1, a plurality of holes 33a may be provided.

한편, 홀(33b)은 제2 발광셀(C2) 상에 배치되며 도 1에 도시한 바와 같이, 복수개가 제공될 수 있다. 본 실시예에서 다섯 개의 홀들(33b)이 도시되어 있으나, 이에 한정되는 것은 아니며 더 적은 수나 더 많은 수의 홀들(33b)이 배치될 수도 있다. 홀들(33b) 전체의 중심은 분리 영역(I)으로부터 메사(M)의 중심보다 더 멀리 위치한다. 이에 따라, 분리 영역(I) 근처에 전류가 집중되는 것을 방지하고 제1 발광셀(C2)의 넓은 영역에 전류를 분산시킬 수 있다.On the other hand, the holes 33b are disposed on the second light emitting cells C2, and a plurality of holes may be provided as shown in FIG. Although five holes 33b are shown in this embodiment, the present invention is not limited thereto, and fewer or more holes 33b may be disposed. The centers of the entire holes 33b are located farther from the separation region I than the center of the mesa M. [ Thus, it is possible to prevent the current from concentrating near the isolation region I and to distribute the current to the wide region of the first light emitting cell C2.

개구부(33c)는 관통홀(27a) 내에서 n형 반도체층(23)을 노출시켜 제1 콘택층(35a) 및 제2 콘택층(35b)이 n형 반도체층(23)에 접속할 수 있는 통로를 제공한다.The opening 33c exposes the n-type semiconductor layer 23 in the through hole 27a and the first contact layer 35a and the second contact layer 35b can be connected to the n-type semiconductor layer 23. [ Lt; / RTI >

하부 절연층(33)은 SiO2 또는 Si3N4와 같은 절연물질로 형성될 수 있으며, 단일층 또는 다중층으로 형성될 수 있다. 나아가, 하부 절연층(33)은 굴절률이 서로 다른 재료층들, 예컨대 SiO2/TiO2를 반복 적층하여 형성한 분포 브래그 반사기를 포함할 수도 있다. 하부 절연층(33)이 분포 브래그 반사기를 포함할 경우, 반사 구조체(31) 이외의 영역으로 입사되는 광을 반사시킬 수 있어 광 추출 효율을 더욱 개선할 수 있다.The lower insulating layer 33 may be formed of an insulating material such as SiO 2 or Si 3 N 4 and may be formed as a single layer or a multilayer. Further, the lower insulating layer 33 may include distributed Bragg reflectors formed by repeatedly stacking material layers having different refractive indices, for example, SiO 2 / TiO 2 . When the lower insulating layer 33 includes the distributed Bragg reflector, the light incident on the region other than the reflective structure 31 can be reflected, and the light extraction efficiency can be further improved.

제1 콘택층(35a)은 제1 발광셀(C) 상에 배치되어 n형 반도체층(23)에 오믹 콘택한다. 제1 콘택층(35a)은 메사(M) 둘레를 따라 n형 반도체층(23)의 외측면과 메사(M) 사이의 영역에서 n형 반도체층(23)에 오믹 콘택할 수 있다. 또한, 제1 콘택층(35a)은 메사(M)의 관통홀(27a) 내에서 하부 절연층(33)의 개구부(33c)에 의해 노출된 n형 반도체층(23)에 오믹 콘택할 수 있다. 나아가, 제1 콘택층(35a)은 홀(33a) 주위의 일부 영역을 제외하고 메사(M) 상부 영역 및 측면을 덮을 수 있다.The first contact layer 35a is disposed on the first light emitting cell C to make an ohmic contact with the n-type semiconductor layer 23. The first contact layer 35a can make an ohmic contact with the n-type semiconductor layer 23 in the region between the outer surface of the n-type semiconductor layer 23 and the mesa M along the mesa M. [ The first contact layer 35a can make an ohmic contact with the n-type semiconductor layer 23 exposed by the opening 33c of the lower insulating layer 33 in the through hole 27a of the mesa M . Further, the first contact layer 35a may cover the mesa M upper region and the side surface except for a portion around the hole 33a.

제2 콘택층(35b)은 제2 발광셀(C2)의 n형 반도체층(23)에 오믹 콘택함과 아울러 상기 제1 발광셀(C1)의 반사 구조체(31)에 접속한다. 따라서, 제2 콘택층(35b)은 제1 발광셀(C1)의 p형 반도체층(27)과 제2 발광셀(C2)의 n형 반도체층(23)을 전기적으로 연결한다.The second contact layer 35b is connected to the n-type semiconductor layer 23 of the second light emitting cell C2 and to the reflective structure 31 of the first light emitting cell C1. Therefore, the second contact layer 35b electrically connects the p-type semiconductor layer 27 of the first light emitting cell C1 and the n-type semiconductor layer 23 of the second light emitting cell C2.

제2 콘택층(35b)은 메사(M) 둘레를 따라 n형 반도체층(23)의 외측면과 메사(M) 사이의 영역에서 n형 반도체층(23)에 오믹 콘택할 수 있다. 또한, 제2 콘택층(35b)은 메사(M)의 관통홀(27a) 내에서 하부 절연층(33)의 개구부(33c)에 의해 노출된 n형 반도체층(23)에 오믹 콘택할 수 있다. 나아가, 제2 콘택층(35b)은 홀(33a)에 노출된 반사 구조체(31)에 접속한다. 이를 위해, 제2 콘택층(35b)은 분리 영역(I) 상부를 지나 제2 발광셀(C2)에서 제1 발광셀(C1)로 연장된다. 이때, 상기 분리 영역(I) 상부를 지나는 제2 콘택층(35b)은, 도 1에 도시되어 있듯이, 메사(M)의 폭 이내에 한정된다. 이에 따라, 제2 콘택층(35b)이 제1 발광셀(C1)의 n형 반도체층(23)에 단락되는 것을 방지할 수 있다. 또한, 제2 콘택층(35b)은 상대적으로 완만하게 경사지며, 단차진 분리 영역(I)을 지나기 때문에 공정 안정성이 개선된다. 상기 제2 콘택층(35b)은 분리 영역(I) 상에서 하부 절연층(33) 상에 배치되며, 하부 절연층(33)의 형상을 따라 요철을 갖도록 형성될 수 있다.The second contact layer 35b can make ohmic contact with the n-type semiconductor layer 23 in the region between the outer surface of the n-type semiconductor layer 23 and the mesa M along the mesa M. [ The second contact layer 35b can make an ohmic contact with the n-type semiconductor layer 23 exposed by the opening 33c of the lower insulating layer 33 in the through hole 27a of the mesa M . Furthermore, the second contact layer 35b is connected to the reflective structure 31 exposed in the hole 33a. To this end, the second contact layer 35b extends from the second light emitting cell C2 to the first light emitting cell C1 through the upper portion of the isolation region I. At this time, the second contact layer 35b passing over the upper part of the isolation region I is limited within the width of the mesa M, as shown in FIG. Thus, the second contact layer 35b can be prevented from being short-circuited to the n-type semiconductor layer 23 of the first light emitting cell C1. In addition, the second contact layer 35b is relatively gently inclined, and the process stability is improved because it passes through the stepped region I. The second contact layer 35b may be disposed on the lower insulating layer 33 on the isolation region I and may have irregularities along the shape of the lower insulating layer 33. [

제3 콘택층(35c)은 제2 발광셀(C2) 상에서 하부 절연층(33) 상에 배치된다. 제3 콘택층(35c)은 하부 절연층(33)의 홀들(33b)을 통해 반사 구조체(31)에 접속되며, 반사 구조체(31)를 통해 p형 반도체층(27)에 전기적으로 접속된다. 제3 콘택층(35c)은 제2 콘택층(35b)으로 둘러싸인 영역 내에 배치될 수 있으며, 제2 관통홀(27a)을 부분적으로 감싸는 형상을 가질 수 있다. 제3 콘택층(35c)은 제1 및 제2 콘택층(35a, 35b)과 동일레벨에 위치하여 그 위에 형성되는 수지층(37)과 n 및 p 전극 패드들(39a, 39b)이 용이하게 형성될 수 있게 돕는다. 제3 콘택층(35c)은 생략될 수도 있다.The third contact layer 35c is disposed on the lower insulating layer 33 on the second light emitting cell C2. The third contact layer 35c is connected to the reflective structure 31 through the holes 33b of the lower insulating layer 33 and is electrically connected to the p-type semiconductor layer 27 through the reflective structure 31. [ The third contact layer 35c may be disposed in a region surrounded by the second contact layer 35b and may have a shape partially surrounding the second through hole 27a. The third contact layer 35c is located at the same level as the first and second contact layers 35a and 35b and the resin layer 37 and the n and p electrode pads 39a and 39b formed thereon are easily . The third contact layer 35c may be omitted.

제1, 제2 및 제3 콘택층(35a, 35b, 35c)은 동일 물질을 이용하여 동일 공정으로 형성될 수 있다. 제1, 제2, 및 제3 콘택층(35a, 35b, 35c)은 Al층과 같은 고반사 금속층을 포함할 수 있으며, 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 고반사 금속층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1, 제2 및 제3 콘택층(35a, 35b, 35c)은 예컨대, Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다. The first, second and third contact layers 35a, 35b and 35c may be formed by the same process using the same material. The first, second and third contact layers 35a, 35b and 35c may comprise a highly reflective metal layer such as an Al layer and the highly reflective metal layer may be formed on an adhesive layer such as Ti, Cr or Ni . Further, a protective layer of a single layer or a multiple layer structure such as Ni, Cr, Au or the like may be formed on the highly reflective metal layer. The first, second and third contact layers 35a, 35b and 35c may have a multilayer structure of Cr / Al / Ni / Ti / Ni / Ti / Au / Ti, for example.

수지층(37)은 제1 콘택층(35a) 및 제2 콘택층(35b) 상에 배치되며, 제1 콘택층(35a)을 노출시키는 제1 비아홀(37a) 및 제3 콘택층(35c)을 노출시키는 제2 비아홀(37b)을 가진다. 제1 및 제2 비아홀(37a, 37b)은, 평면도에서 보아, 상기 제1 관통홀(27a) 및 제2 관통홀(27b)을 부분적으로 감싸는 형상으로 형성된다. 제3 콘택층(35c)이 생략된 경우, 제2 비아홀(37b)을 통해 하부 절연층(33) 및 하부 절연층의 홀들(33b)이 노출된다.The resin layer 37 is disposed on the first contact layer 35a and the second contact layer 35b and includes a first via hole 37a and a third contact layer 35c for exposing the first contact layer 35a, And a second via hole 37b for exposing the second via hole 37a. The first and second via holes 37a and 37b are formed in a shape that partially encloses the first through hole 27a and the second through hole 27b in a plan view. When the third contact layer 35c is omitted, the lower insulating layer 33 and the holes 33b of the lower insulating layer are exposed through the second via hole 37b.

수지층(37)은 제1 관통홀(27a) 및 제2 관통홀(27b) 상에 오목부들(37c)을 가질 수 있다. 오목부들(37c)은 제1 관통홀(27a) 및 제2 관통홀(27a)에 대응하여 형성될 수 있다.The resin layer 37 may have concave portions 37c on the first through holes 27a and the second through holes 27b. The recesses 37c may be formed corresponding to the first through holes 27a and the second through holes 27a.

수지층(37)은 또한 메사(M) 둘레에서 n형 반도체층(23)에 접속하는 제1 및 제2 콘택층(35a, 35b)을 덮는다. 도 2 내지 도 4에 잘 도시되어 있듯이, 제1 및 제2 콘택층(35a, 35b)과 n형 반도체층(23)의 가장자리 사이의 영역은 수지층(37)으로 덮일 수 있다. 따라서, 제1 및 제2 콘택층(35a, 35b)이 수지층(37)에 의해 수분 등 외부환경으로부터 보호될 수 있다. 수지층(37)은 또한 분리 영역(I) 상에서 제2 콘택층(35b)을 덮을 수 있는데, 분리 영역(I) 상에 제2 콘택층(35b)의 형상을 따라 오목부(37d)를 갖도록 형성될 수 있다.The resin layer 37 also covers the first and second contact layers 35a and 35b connected to the n-type semiconductor layer 23 around the mesa M. [ 2 to 4, the region between the first and second contact layers 35a and 35b and the edge of the n-type semiconductor layer 23 can be covered with the resin layer 37. [ Therefore, the first and second contact layers 35a and 35b can be protected from the external environment such as moisture by the resin layer 37. [ The resin layer 37 may also cover the second contact layer 35b on the isolation region I so as to have a recess 37d along the shape of the second contact layer 35b on the isolation region I. .

수지층(37)은 포토레지스트 등의 감광성 수지로 형성될 수 있으며, 예를 들어 스핀 코팅 등의 기술을 이용하여 형성될 수 있다. 한편, 상기 제1 및 제2 비아홀들(37a, 37b)은 사진 및 현상에 의해 형성될 수 있다.The resin layer 37 may be formed of a photosensitive resin such as a photoresist, and may be formed using a technique such as spin coating. Meanwhile, the first and second via holes 37a and 37b may be formed by photolithography and development.

n 전극 패드(39a)는 수지층(37)의 제1 비아홀(37a)을 채우며, 제1 콘택층(35a)에 전기적으로 접속한다. 또한, p 전극 패드는 제2 비아홀(37b)을 채우며, 제3 콘택층(35c)에 전기적으로 접속한다. 제3 콘택층(35c)이 생략된 경우, p 전극 패드(39b)가 직접 반사 구조체(31)에 접속될 수 있다. n 전극 패드(39a) 및 p 전극 패드(39b)는 도 1에 잘 도시되어 있듯이, 평면도에서 보아, 제1 관통홀(27a) 및 제2 관통홀(27b)을 각각 부분적으로 감쌀 수 있다. 따라서, n 전극 패드(39a) 및 p 전극 패드(39b)는 오목부들(37c)을 부분적으로 감싼다. n 전극 패드(39a) 및 p 전극 패드(39b)는 제1 관통홀(27a) 및 제2 관통홀(27b)의 원주의 1/2 이상, 나아가 2/3 이상 감쌀 수 있다. 또한, n 전극 패드(39a) 및 p 전극 패드(39b)는 수지층(37) 상부로 돌출될 수 있다. 이에 따라, 상기 제1 및 제2 관통홀들(27a, 27b) 영역 상에 깊은 홈이 형성되고, 이 홈을 이용하여 땜납 등의 도전성 접착제를 이용하여 발광 다이오드를 본딩할 경우, 땜납 등이 상기 홈 내에 포획되어 땜납이 외부로 흘러넘치는 것을 방지할 수 있다. n 전극 패드(39a) 및 p 전극 패드(39b)는 각각 메사(M) 상부 영역 내에 한정되어 배치될 수 있다.The n-electrode pad 39a fills the first via hole 37a of the resin layer 37 and electrically connects to the first contact layer 35a. In addition, the p-electrode pad fills the second via hole 37b and is electrically connected to the third contact layer 35c. In the case where the third contact layer 35c is omitted, the p-electrode pad 39b can be directly connected to the reflective structure 31. [ The n-electrode pad 39a and the p-electrode pad 39b can partially cover the first through hole 27a and the second through hole 27b, respectively, as seen in a plan view, as shown in FIG. Accordingly, the n-electrode pad 39a and the p-electrode pad 39b partially surround the recesses 37c. The n-electrode pad 39a and the p-electrode pad 39b may be wrapped by at least ½ of the circumference of the first through-hole 27a and the second through-hole 27b, or ⅔ or more. The n-electrode pad 39a and the p-electrode pad 39b may protrude above the resin layer 37. Accordingly, when a deep groove is formed on the regions of the first and second through holes 27a and 27b and the light emitting diode is bonded using a conductive adhesive such as solder using the groove, It is possible to prevent the solder from being trapped in the groove and overflowing to the outside. The n-electrode pad 39a and the p-electrode pad 39b may be disposed within the upper region of the mesa M, respectively.

도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.5 is a schematic plan view illustrating a light emitting diode according to another embodiment of the present invention.

도 5를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1을 참조하여 설명한 발광 다이오드와 대체로 유사하나, n 전극 패드(39a) 및 p 전극 패드(39b)가 복수의 부분으로 분리된 것에 차이가 있다. 즉, 앞서 설명한 실시예들에 있어서, n 전극 패드(39a) 및 p 전극 패드(39b)는 각각 하나씩 형성되고, 제1 발광셀(C1) 및 제2 발광셀(C2) 상에 각각 배치된다. 이에 반해, 본 실시예에 있어서, n 전극 패드(39a)는 두 개의 부분으로 분리되어 제1 발광셀(C1) 상에 배치되고, p 전극 패드(39a) 또한 두 개의 부분으로 분리되어 제2 발광셀(C2) 상에 배치된다.Referring to FIG. 5, the light emitting diode according to the present embodiment is substantially similar to the light emitting diode described with reference to FIG. 1, except that the n-electrode pad 39a and the p-electrode pad 39b are divided into a plurality of portions have. That is, in the above-described embodiments, the n-electrode pad 39a and the p-electrode pad 39b are formed one by one, respectively, and are disposed on the first light emitting cell C1 and the second light emitting cell C2, respectively. In contrast, in the present embodiment, the n-electrode pad 39a is divided into two portions and disposed on the first light emitting cell C1. The p-electrode pad 39a is also divided into two portions, And is disposed on the cell C2.

n 전극 패드(39a) 및 p 전극 패드(39b)의 각 부분들이 평면도에서 보아 제1 관통홀(27a) 및 제2 관통홀(27b)을 부분적으로 감싼다.the respective portions of the n-electrode pad 39a and the p-electrode pad 39b partially surround the first through-hole 27a and the second through-hole 27b in plan view.

전극 패드들(39a, 39b)은 더 많은 수의 부분들로 분리될 수도 있다. 땜납 등의 도전성 접착제는 오목부들(37c)과 전극 패드들(39a, 39b)의 각 부분들 사이의 영역을 채울 수 있으므로, 전극 패드 영역을 벗어나 바깥으로 흘러 넘치는 것이 방지된다.The electrode pads 39a and 39b may be separated into a larger number of parts. The conductive adhesive agent such as solder can fill the region between the concave portions 37c and the respective portions of the electrode pads 39a and 39b and thus is prevented from flowing out beyond the electrode pad region.

도 6은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 평면도이다.6 is a schematic plan view illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

도 6을 참조하면, 일반적으로 하나의 기판(21) 상에서 복수의 발광 다이오드가 제조된다. 여기서는 4개의 발광 다이오드 영역을 예시하고 있으며, 각 발광 다이오드 영역은 제1 발광셀 영역(C1) 및 제2 발광셀 영역(C2)을 포함한다.Referring to FIG. 6, a plurality of light emitting diodes are generally fabricated on one substrate 21. Here, four light emitting diode regions are illustrated, and each light emitting diode region includes a first light emitting cell region C1 and a second light emitting cell region C2.

우선, 기판(21) 상에 n형 반도체층(23), 활성층(25) 및 p형 반도체층(27)이 성장된다. 이들 반도체층들(23, 25, 27)은 기판(21) 상에 연속적인 층으로 성장된다.First, the n-type semiconductor layer 23, the active layer 25, and the p-type semiconductor layer 27 are grown on the substrate 21. These semiconductor layers 23, 25, 27 are grown as a continuous layer on the substrate 21.

이어서, p형 반도체층(27) 및 활성층(25)을 패터닝하여 메사(M)들을 형성한다. 메사들(M)은 각 발광셀 영역들(C1, C2) 상에 형성된다. 메사들(M)은 사진 및 식각 공정을 이용하여 형성될 수 있다.Next, the p-type semiconductor layer 27 and the active layer 25 are patterned to form mesas M. The mesas M are formed on the respective light emitting cell regions C1 and C2. The mesas M may be formed using photolithography and etching processes.

그 후, 도시하지는 않았지만, 예비 절연층(29)이 메사(M)를 덮도록 형성되고, 이어서, 포토레지스트 패턴을 이용하여 반사 구조체(31)를 형성하기 위한 영역 상의 예비 절연층(29)이 식각된다. 그리고, 동일한 포토레지스트 패턴을 이용하여 리프트 오프 기술로 반사 구조체(31)가 형성된다.Thereafter, although not shown, a preliminary insulating layer 29 is formed so as to cover the mesa M, and then a preliminary insulating layer 29 on a region for forming the reflecting structure 31 using the photoresist pattern Etched. Then, the reflective structure 31 is formed by the lift-off technique using the same photoresist pattern.

이어서, 분리 영역(아이솔레이션 영역, ISO)이 형성된다. 분리 영역은 각 발광 다이오드 영역에서 메사들(M) 사이에 형성되며, 분리 영역(ISO)에 의해 제1 발광셀(C1)과 제2 발광셀(C2)이 분리된다. 분리 영역(ISO)은 포토레지스트 패턴을 이용한 사진 및 식각 기술을 이용하여 기판(21) 상면을 노출시키도록 n형 반도체층(23)을 식각함으로써 형성된다. 이때, 포토레지스트를 리플로우함으로써 분리 영역(ISO)의 측면이 완만한 경사면을 갖도록 형성될 수 있다. 또한, 메사 형성 공정과 분리 영역(ISO) 형성 공정이 조합되어 제1 발광셀(C1)과 제2 발광셀(C2)이 마주보는 측면들에 단차진 경사면이 형성된다.Then, a separation region (isolation region, ISO) is formed. The isolation region is formed between the mesas M in each light emitting diode region and the first light emitting cell C1 and the second light emitting cell C2 are separated by the isolation region ISO. The isolation region ISO is formed by etching the n-type semiconductor layer 23 to expose the upper surface of the substrate 21 using a photolithography and etching technique. At this time, by reflowing the photoresist, the side surface of the isolation region ISO can be formed to have a gentle inclined surface. In addition, the mesa formation process and the isolation region (ISO) formation process are combined to form a stepped slope on the side surfaces of the first light emitting cell C1 and the second light emitting cell C2 facing each other.

한편, 도 6에 도시된 바와 같이, 분리 영역(ISO)은 각 발광 다이오드 영역 내에서 메사들(M) 사이에 한정되어 형성될 수 있다. 즉, 발광 다이오드들을 스크라이빙을 통해 분할하기 위한 영역에는 분리 영역(ISO)이 형성되지 않는다.On the other hand, as shown in FIG. 6, the isolation region ISO may be defined between the mesas M in each light emitting diode region. That is, the isolation region ISO is not formed in the region for dividing the light emitting diodes through scribing.

이어서, 하부 절연층(33), 제1, 제2 및 제3 콘택층(35a, 35b, 35c), 수지층(37), n 전극 패드(39a) 및 p 전극 패드(39b)가 순차로 형성된 후, 레이저 스크라이빙 공정을 이용하여 스크라이빙 라인들(SC1, SC2)이 형성된다. n 전극 패드(39a) 및 p 전극 패드(39b)는 전해 도금 또는 무전해 도금 등의 기술을 이용하여 수지층(37) 내의 제1 및 제2 비아홀들(37a, 37b)을 채우도록 형성될 수 있다. 이때, 제1 및 제3 콘택층들(35a, 35c)이 씨드(seed)층으로 이용될 수 있으며, 전해 도금을 위해 이들 콘택층들은 서로 전기적으로 연결되고, 이후 레이저 스크라이빙에 의해 서로 분리될 수 있다. 레이저 스크라이빙 라인들(SC1, SC2)은 발광 다이오드들을 개별 단위로 분할하기 위한 것으로, 이 스크라이빙에 의해 분할 위치가 정의되고, n형 반도체층(23)은 개별 발광 다이오드 단위로 분할된다. 이어서, 상기 스크라이빙 공정 이후에 크래킹에 의해 기판(21)이 분할될 수 있다.Next, the lower insulating layer 33, the first, second and third contact layers 35a, 35b and 35c, the resin layer 37, the n-electrode pad 39a and the p-electrode pad 39b are sequentially formed , Scribing lines SC1 and SC2 are formed using a laser scribing process. The n-electrode pad 39a and the p-electrode pad 39b may be formed to fill the first and second via holes 37a and 37b in the resin layer 37 using a technique such as electrolytic plating or electroless plating. have. At this time, the first and third contact layers 35a and 35c may be used as a seed layer, and these contact layers are electrically connected to each other for electrolytic plating and then separated from each other by laser scribing . The laser scribing lines SC1 and SC2 are for dividing the light emitting diodes into individual units, and the division positions are defined by the scribing, and the n-type semiconductor layer 23 is divided into individual light emitting diode units . Subsequently, the substrate 21 may be divided by cracking after the scribing process.

본 실시예에 따르면, 분리 영역(ISO)은 발광 다이오드 내의 제1 및 제2 발광셀들(C1, C2) 사이에 형성되므로, 제1 발광셀(C1)과 제1 발광셀(C2)이 마주보는 위치에 배치된 n형 반도체층(23)의 내측면들은 상대적으로 완만한 경사면으로 형성된다. 이에 반해, n형 반도체층(23)의 외측면들은 레이서 스크라이빙 및 크래킹에 의해 형성되기 때문에 상대적으로 급격한 경사면을 가지며, 나아가 n형 반도체층(23)의 외측면이 기판(21)의 측면과 나란할 수 있다.According to the present embodiment, since the isolation region ISO is formed between the first and second light emitting cells C1 and C2 in the light emitting diode, the first light emitting cell C1 and the first light emitting cell C2 are opposed to each other, The inner surfaces of the n-type semiconductor layer 23 disposed at the viewing position are formed with a relatively gentle inclined surface. On the other hand, since the outer surfaces of the n-type semiconductor layer 23 are formed by racass creeping and cracking, the outer surface of the n-type semiconductor layer 23 has a relatively steep slope, .

도 7은 본 발명의 일 실시예에 따른 발광 다이오드를 갖는 발광 소자를 설명하기 위한 개략적인 평면도 및 단면도로, 도 7a는 평면도를 나타내고, 도 7b는 도 7a의 절취선 D-D를 따라 취해진 단면도이다.FIG. 7 is a schematic plan view and a cross-sectional view illustrating a light emitting device having a light emitting diode according to an embodiment of the present invention. FIG. 7A is a plan view and FIG. 7B is a sectional view taken along the cut line D-D of FIG. 7A.

도 7을 참조하면, 상기 발광 소자는 발광 다이오드(100) 및 파장변환층(110)을 포함한다. 발광 다이오드(100)는 앞서 도 1 내지 도 4 또는 도 5를 참조하여 설명한 발광 다이오드와 동일하므로 상세한 설명은 생략한다.Referring to FIG. 7, the light emitting device includes a light emitting diode 100 and a wavelength conversion layer 110. The light emitting diode 100 is the same as the light emitting diode described above with reference to FIG. 1 to FIG. 4 or FIG. 5, and thus a detailed description thereof will be omitted.

한편, 파장변환층(110)은 발광 다이오드(100)의 측면 및 상면을 덮고 하면을 노출시킨다. 발광 다이오드(100)는 상면에 기판(21)을 가지며, 하면에 n 전극 패드(39a) 및 p 전극 패드(39b)를 가진다. 상기 기판(21)은 파장변환층(110)으로 덮이고, n 및 p 전극 패드들(39a, 39b)은 파장변환층(110)의 외부에 노출된다. 따라서, 상기 발광 소자는 n 및 p 전극 패드들(39a, 39b)을 이용하여 인쇄회로보드 등에 실장될 수 있다.On the other hand, the wavelength conversion layer 110 exposes the bottom surface covering the side surface and the top surface of the light emitting diode 100. The light emitting diode 100 has a substrate 21 on its upper surface and has an n-electrode pad 39a and a p-electrode pad 39b on the bottom surface thereof. The substrate 21 is covered with the wavelength conversion layer 110 and the n and p electrode pads 39a and 39b are exposed to the outside of the wavelength conversion layer 110. [ Therefore, the light emitting device can be mounted on a printed circuit board or the like using n and p electrode pads 39a and 39b.

본 실시예에 따른 발광 소자는, 종래의 리드 프레임이나 인쇄회로기판을 이용하여 제작된 패키지와 차이가 있다. 즉, 상기 발광 소자는 발광 다이오드 칩에 형성된 n 및 p 패드 전극들(39a, 39b)이 리드 단자 역할을 수행하며, 별도의 하우징을 필요로 하지 않는다.The light emitting device according to the present embodiment differs from the package manufactured using a conventional lead frame or a printed circuit board. That is, the light emitting device functions as a lead terminal for the n and p pad electrodes 39a and 39b formed on the light emitting diode chip, and does not require a separate housing.

도 8은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도 및 단면도이다. 도 8a는 평면도를 나타내고, 도 8b는 도 8a의 절취선 E-E를 따라 취해진 단면도이다.8 is a schematic plan view and a cross-sectional view illustrating a light emitting device according to another embodiment of the present invention. FIG. 8A is a plan view, and FIG. 8B is a cross-sectional view taken along the perforated line E-E of FIG. 8A.

도 8을 참조하면, 본 실시예에 따른 발광 소자는 도 7을 참조하여 설명한 발광 소자와 대체로 유사하나 발광 다이오드(100)의 양 측면을 따라 반사 측벽(120)이 배치된 것에 차이가 있다.Referring to FIG. 8, the light emitting device according to the present embodiment is substantially similar to the light emitting device described with reference to FIG. 7, but differs in that the reflective side wall 120 is disposed along both sides of the light emitting diode 100.

반사 측벽(120)은 발광 다이오드(100)의 기다란 측면들을 따라 배치되며, 발광 다이오드(100)의 짧은 측면들에는 생략될 수 있다. 한편, 상기 반사 측벽들(120)과 발광 다이오드 (100) 사이에 파장변환층(110)이 배치된다. 상기 반사 측벽들(120)은 PCT나 PA9T 또는 SMC(실리콘 몰딩 컴파운드)와 같은 LED 반사기로 형성될 수 있고 따라서 몰딩 공정을 이용하여 쉽게 형성될 수 있다.The reflective sidewall 120 is disposed along the long sides of the light emitting diode 100 and may be omitted on the short sides of the light emitting diode 100. The wavelength conversion layer 110 is disposed between the reflective sidewalls 120 and the light emitting diode 100. The reflective sidewalls 120 may be formed of LED reflectors such as PCT, PA9T, or SMC (Silicon Molding Compound) and thus may be readily formed using a molding process.

이에 따라, 발광 다이오드(100)에서 방출된 광은 파장변환층(110)에서 파장변환되며, 반사 측벽들(120)에 의해 반사되어 발광 다이오드(100)의 상부측으로 방출된다. 또한, 발광 다이오드(100)에서 방출된 광의 일부는 발광 다이오드(100)의 짧은 측면들측으로도 방출된다.Accordingly, the light emitted from the light emitting diode 100 is wavelength-converted by the wavelength conversion layer 110, reflected by the reflective sidewalls 120, and emitted toward the upper side of the light emitting diode 100. In addition, a part of the light emitted from the light emitting diode 100 is also emitted to the short side surfaces of the light emitting diode 100.

상기 발광 소자는 도광판의 측면에 배치되어 도광판의 측면으로 광을 방출할 수 있으며, 예컨대 백라이트 광원으로 사용될 수 있다.The light emitting device may be disposed on a side surface of the light guide plate to emit light to a side surface of the light guide plate, and may be used as a backlight light source, for example.

도 9는 본 발명의 일 실시예에 따른 발광 다이오드를 포함하는 발광 모듈을 설명하기 위한 개략적인 사시도이고, 도 10은 도 9의 절취선 A1-A2를 따라 취해진 개략적인 단면도이다. 본 실시예에 따른 발광 모듈은 특히 도광판의 측면에 배치되어 광을 방출할 수 있으며, 따라서 엣지(edge) 타입 백라이트 유닛에 사용될 수 있다.FIG. 9 is a schematic perspective view illustrating a light emitting module including a light emitting diode according to an embodiment of the present invention, and FIG. 10 is a schematic cross-sectional view taken along a perforated line A1-A2 in FIG. The light emitting module according to this embodiment is disposed on the side surface of the light guide plate to emit light, and thus can be used for an edge type backlight unit.

도 9 및 도 10을 참조하면, 발광 모듈(1000)은 인쇄회로보드(Printed Circuit Board; PCB, 1110), 발광 소자(1120) 및 스페이서(1130)를 포함한다.9 and 10, the light emitting module 1000 includes a printed circuit board (PCB) 1110, a light emitting device 1120, and a spacer 1130.

인쇄회로보드(1110)는 FR4 인쇄회로보드 또는 금속 인쇄회로보드(Metal PCB)일 수 있다. 인쇄회로보드(1110)가 금속 PCB인 경우, 발광 소자(1120)에서 발생하는 열을 외부로 전도하여 발광 모듈(1000)의 방열 기능이 향상될 수 있다.The printed circuit board 1110 may be an FR4 printed circuit board or a metal printed circuit board (Metal PCB). When the printed circuit board 1110 is a metal PCB, the heat generated by the light emitting device 1120 is conducted to the outside, so that the heat radiation function of the light emitting module 1000 can be improved.

발광 소자(1120)는 도 7 또는 도 8을 참조하여 설명한 발광 소자로서 발광 다이오드(100)와 파장변환층(110)을 포함하는 발광 소자일 수 있으며, 이와 달리, 파장변환층(110)이 없는 발광 다이오드(100)일 수도 있다. 복수의 발광 소자(1120)가 인쇄회로보드(1110)의 상면에 실장된다. 복수의 발광 소자(1120)가 모두 동일할 필요는 없으며, 이 중 일부만이 앞서 설명한 발광 다이오드들(100)을 포함할 수도 있다.The light emitting device 1120 may be a light emitting device including the light emitting diode 100 and the wavelength conversion layer 110 as the light emitting device described with reference to FIG. 7 or FIG. Or may be a light emitting diode 100. A plurality of light emitting devices 1120 are mounted on the upper surface of the printed circuit board 1110. The plurality of light emitting elements 1120 need not be all the same, and only a part of them may include the light emitting diodes 100 described above.

복수개의 발광 소자(1120)는 서로 떨어져 배치된다. 이때, 서로 이웃하는 발광 소자들(1120) 간의 간격은 모두 동일할 필요는 없으며, 서로 다른 간격을 갖도록 배치될 수도 있다. The plurality of light emitting devices 1120 are disposed apart from each other. At this time, the spacing between adjacent light emitting elements 1120 is not necessarily the same, and they may be arranged to have different spacing.

스페이서(1130)는 인쇄회로보드(1110)의 상면에 배치된다. 또한, 스페이서(1130)에는 관통 형상의 캐비티(1131)가 형성되어 있다. 스페이서(1130)의 캐비티(1131)는 인쇄회로보드(1110)를 노출한다. 이와 같이 형성된 캐비티(1131) 내부에 발광 소자들(1120)이 위치한다. The spacer 1130 is disposed on the upper surface of the printed circuit board 1110. Further, a cavity 1131 is formed in the spacer 1130. The cavity 1131 of the spacer 1130 exposes the printed circuit board 1110. The light emitting elements 1120 are positioned inside the cavity 1131 thus formed.

스페이서(1130)에는 복수개의 캐비티(1131)가 형성된다. 또한, 각각의 캐비티(1131) 내부에 복수개의 발광 소자들(1120)이 배치될 수 있다. 일 실시예에서, 복수개의 캐비티(1131) 중 적어도 하나의 캐비티(1131)는 다른 캐비티(1131)와 길이가 다를 수 있다. 또한, 복수개의 캐비티(1131) 중 적어도 하나의 캐비티(1131)에는 다른 캐비티(1131)와 다른 개수의 발광 소자(1120)가 배치될 수 있다.A plurality of cavities 1131 are formed in the spacer 1130. In addition, a plurality of light emitting devices 1120 may be disposed in each cavity 1131. In one embodiment, at least one cavity 1131 of the plurality of cavities 1131 may be different in length from the other cavities 1131. At least one cavity 1131 of the plurality of cavities 1131 may be provided with a different number of light emitting devices 1120 than the other cavities 1131.

스페이서(1130)는 발광 소자(1120)보다 두꺼울 수 있다. 즉, 스페이서(1130)의 상면은 발광 소자(1120)의 상면보다 높게 위치한다. 예를 들어, 발광 소자(1120)의 두께는 0.4mm이며, 스페이서(1130)의 두께는 0.7mm이다. 발광 소자(1120)들에서 방출되는 열에 의해 인쇄회로보드(1110)가 열팽창할 수 있으며, 이에 따라, 발광 소자들(1120)이 도광판(미도시)에 닿아 손상될 수 있다. 스페이서(1130)는 발광 소자(1120)를 도광판으로부터 이격되도록 유지하여 도광판에 의해발광 소자들(1120)이 손상되는 것을 방지한다.The spacer 1130 may be thicker than the light emitting element 1120. That is, the upper surface of the spacer 1130 is positioned higher than the upper surface of the light emitting element 1120. For example, the thickness of the light emitting element 1120 is 0.4 mm, and the thickness of the spacer 1130 is 0.7 mm. The printed circuit board 1110 can be thermally expanded by the heat emitted from the light emitting elements 1120 so that the light emitting elements 1120 can be damaged by touching the light guide plate (not shown). The spacer 1130 holds the light emitting element 1120 away from the light guide plate to prevent the light emitting elements 1120 from being damaged by the light guide plate.

스페이서(1130)의 캐비티(1131)는 하부에서 상부로 갈수록 폭이 커지도록 형성된다. 또한, 캐비티(1131)의 측면은 곡면으로 형성될 수 있다. 따라서, 발광 소자(1120)의 측면에서 조사되는 빛이 캐비티(1131)의 측면에서 도광판(미도시)의 입광부로 반사될 수 있으며, 이에 따라, 발광 모듈(1000)의 집광 효율을 향상시킬 수 있다.The cavity 1131 of the spacer 1130 is formed to have a larger width from the lower portion to the upper portion. Further, the side surface of the cavity 1131 may be formed as a curved surface. Accordingly, the light emitted from the side surface of the light emitting element 1120 can be reflected from the side surface of the cavity 1131 to the light incident portion of the light guide plate (not shown), thereby improving the light condensing efficiency of the light emitting module 1000 have.

스페이서(1130)의 일 측벽과 타 측벽은 서로 다른 크기의 폭을 갖도록 형성될 수 있다. 여기서, 스페이서(1130)의 길이 방향으로 형성된 양 측벽 중 하나는 일 측벽이 되며, 다른 하나는 타 측벽이 된다.One side wall and the other side wall of the spacer 1130 may be formed to have different widths. Here, one of the side walls formed in the longitudinal direction of the spacer 1130 is one side wall, and the other side is another side wall.

스페이서(1130)는 광을 반사하는 재질로 형성된다. 또는 스페이서(1130)는 광을 반사하는 재질로 코팅된 것일 수 있다. 예를 들어, 스페이서(1130)는 화이트 실리콘, 반사 금속 물질, 백색 플라스틱, 백색 필름, PCT(Polycyclohexylene Terephthalate) 또는 PA9T(Polyamide 9T) 등의 반사 재질을 포함하여 형성될 수 있다. The spacer 1130 is formed of a material that reflects light. Or the spacer 1130 may be coated with a material reflecting light. For example, the spacer 1130 may be formed of a reflective material such as white silicon, reflective metal material, white plastic, white film, PCT (Polycyclohexylene Terephthalate) or PA9T (Polyamide 9T).

인쇄회로보드(1110)의 상면에 복수개의 스페이서들(1130)이 길이 방향으로 배치될 수 있다. 각각의 스페이서들(1130)은 서로 떨어져 배치될 수 있으며, 따라서 열 팽창에 의해 스페이서들(1130)이 변형되는 것을 방지할 수 있다. A plurality of spacers 1130 may be disposed on the upper surface of the printed circuit board 1110 in the longitudinal direction. Each of the spacers 1130 can be disposed apart from each other, and therefore, it is possible to prevent the spacers 1130 from being deformed by thermal expansion.

도 11 내지 도 14는 스페이서를 부착하는 다양한 방법을 나타낸 단면도들이다.11 to 14 are cross-sectional views illustrating various methods of attaching spacers.

도 11을 참고하면, 접착제(1140)에 의해서 스페이서(1130)가 인쇄회로보드(1110)에 부착된다. 접착제(1140)는 인쇄회로보드(1110)와 스페이서(1130) 사이에 개재된다. 이와 같이 접착제(1140)의 접착력에 의해서 스페이서(1130)가 인쇄회로보드(1110)에 고정된다.11, a spacer 1130 is attached to the printed circuit board 1110 by an adhesive 1140. [ The adhesive 1140 is interposed between the printed circuit board 1110 and the spacer 1130. Thus, the spacer 1130 is fixed to the printed circuit board 1110 by the adhesive force of the adhesive 1140.

도 12 및 도 13을 참고하면, 스페이서(1130)의 돌출부(135)와 인쇄회로보드(1110)의 오목부(115)에 의해서 인쇄회로보드(1110)에 스페이서(1130)가 부착될 수 있다.12 and 13, the spacer 1130 may be attached to the printed circuit board 1110 by the protrusion 135 of the spacer 1130 and the recess 115 of the printed circuit board 1110.

예를 들어, 스페이서(1130)는 돌출부(1135)를 포함한다. 돌출부(1135)는 스페이서(1130)의 하면에 형성되며, 하부 방향으로 돌출되도록 형성된다. 또한, 인쇄회로보드(1110)는 관통홀 형태의 오목부(1115)를 포함한다. 오목부(1115)는 스페이서(1130)의 돌출부(1135)에 대응되는 위치에 형성된다. 인쇄회로보드(1110)에 스페이서(1130)가 배치될 때, 스페이서(1130)를 인쇄회로보드(1110) 방향으로 가압함으로써, 돌출부(1135)가 오목부(1115)에 삽입된다. 이와 같은 방식으로 스페이서(1130)는 인쇄회로보드(1110)에 고정된다. 본 고안의 실시 예에서 오목부(1115)가 관통홀의 형태인 것을 예시로 설명하였지만, 본 발명이 이에 한정되지 않는다. 오목부(1115)는 인쇄회로보드(1110)의 상면에 형성된 홈의 형태로 형성되는 것도 가능하다.For example, the spacer 1130 includes a protrusion 1135. The protrusion 1135 is formed on the lower surface of the spacer 1130 and is formed to protrude downward. In addition, the printed circuit board 1110 includes a recess 1115 in the form of a through-hole. The recess 1115 is formed at a position corresponding to the protrusion 1135 of the spacer 1130. When the spacer 1130 is disposed on the printed circuit board 1110, the protrusion 1135 is inserted into the recess 1115 by pressing the spacer 1130 toward the printed circuit board 1110. In this manner, the spacer 1130 is fixed to the printed circuit board 1110. In the embodiment of the present invention, the concave portion 1115 is an example of a through hole, but the present invention is not limited thereto. The concave portion 1115 may be formed in the form of a groove formed on the upper surface of the printed circuit board 1110.

인쇄회로보드(1110)의 오목부(1115)의 직경은 스페이서(1130)의 돌출부(1135)의 직경보다 작다. 예를 들어, 오목부(1115)의 직경은 스페이서(1130)를 기판 방향으로 가압하였을 때에만 돌출부(1135)가 오목부(1115)에 삽입될 수 있는 크기를 가질 수 있다. 또한, 스페이서(1130)의 돌출부(1135)는 탄성력을 가질 수 있다. The diameter of the recess 1115 of the printed circuit board 1110 is smaller than the diameter of the protrusion 1135 of the spacer 1130. [ For example, the diameter of the recessed portion 1115 may be such that the protruded portion 1135 can be inserted into the recessed portion 1115 only when the spacer 1130 is pressed toward the substrate. Further, the projecting portion 1135 of the spacer 1130 may have an elastic force.

따라서, 스페이서(1130)를 인쇄회로보드(1110) 방향으로 가압하는 힘에 의해서 돌출부(1135)가 오목부(1115)에 강제로 끼워진다. 그리고 스페이서(1130)에 가해진 힘이 제거되었을 때, 돌출부(1135)가 오목부(1115)에 삽입된 상태가 유지되며, 도 13에 도시된 바와 같이, 스페이서(1130)가 인쇄회로보드(1110)에 접촉된 상태로 고정된다.Therefore, the projecting portion 1135 is forced into the concave portion 1115 by the force of pressing the spacer 1130 toward the printed circuit board 1110. [ When the force applied to the spacer 1130 is removed, the protrusion 1135 remains inserted into the recess 1115, and the spacer 1130 is inserted into the recess 1115 of the printed circuit board 1110, As shown in Fig.

본 실시예에 따르면, 돌출부(1135)의 길이는 인쇄회로보드(1110)의 두께보다 작다. 따라서 오목부(1115)가 관통홀 형태로 형성되었을 경우에도 인쇄회로보드(1110)와 스페이서(1130)가 결합되었을 때, 돌출부(1135)가 인쇄회로보드(1110)의 하부로 돌출되는 것을 방지할 수 있다.According to the present embodiment, the length of the protrusion 1135 is smaller than the thickness of the printed circuit board 1110. Therefore, even when the recess 1115 is formed in the shape of a through-hole, it is possible to prevent the protrusion 1135 from protruding to the lower portion of the printed circuit board 1110 when the printed circuit board 1110 and the spacer 1130 are engaged .

도 14를 참고하면, 접착제(1140), 스페이서(1130)에 형성된 돌출부(1135) 및 인쇄회로보드(1110)에 형성된 오목부(1115)에 의해서 인쇄회로보드(1110)에 스페이서(1130)가 부착될 수 있다.14, a spacer 1130 is attached to the printed circuit board 1110 by an adhesive 1140, a protrusion 1135 formed in the spacer 1130, and a recess 1115 formed in the printed circuit board 1110 .

인쇄회로보드(1110)와 스페이서(1130) 사이에 접착제(140)가 개재된다. 또한, 스페이서(1130)는 돌출부(1135)를 포함하며, 인쇄회로보드(1110)는 오목부(115)를 포함한다.An adhesive 140 is interposed between the printed circuit board 1110 and the spacer 1130. Also, the spacer 1130 includes a protrusion 1135, and the printed circuit board 1110 includes a recess 115.

인쇄회로보드(1110)에 스페이서(1130)를 부착하기 위해서, 인쇄회로보드(1110) 상면 또는 스페이서(1130) 하면에 접착제(140)가 도포된 상태에서, 스페이서(1130)를 인쇄회로보드(1110) 방향으로 가압한다. 이때, 접착제(140)의 접착력과 스페이서(1130)의 돌출부(135)가 인쇄회로보드(1110)의 오목부(1115)에 삽입되는 것에 의해서 인쇄회로보드(1110)에 스페이서(1130)가 고정된다.In order to attach the spacer 1130 to the printed circuit board 1110, the spacer 1130 is attached to the printed circuit board 1110 in a state in which the adhesive 140 is applied on the upper surface of the printed circuit board 1110 or the lower surface of the spacer 1130 ) Direction. At this time, the spacer 1130 is fixed to the printed circuit board 1110 by the adhesive force of the adhesive 140 and the protrusion 135 of the spacer 1130 inserted into the concave portion 1115 of the printed circuit board 1110 .

도 15는 본 발명의 일 실시예에 따른 디스플레이 장치를 설명하기 위한 부분 사시도이다.15 is a partial perspective view illustrating a display device according to an embodiment of the present invention.

도 15를 참조하면, 디스플레이 장치(2000)는 발광 모듈(1000) 및 도광판(2100)을 포함한다. 발광 모듈(1000)은 도 9 내지 도 14의 발광 모듈(1000)과 동일하다. 따라서, 발광 모듈(1000)의 구성부에 대한 중복된 설명은 생략하도록 한다.Referring to FIG. 15, a display device 2000 includes a light emitting module 1000 and a light guide plate 2100. The light emitting module 1000 is the same as the light emitting module 1000 of FIGS. Therefore, a detailed description of components of the light emitting module 1000 will be omitted.

도광판(2100)의 측면이 스페이서(1130)의 상부에 배치된다. 이때, 스페이서(1130)의 상면과 도광판(210)의 입광면이 접촉될 수 있다.The side surface of the light guide plate 2100 is disposed on the upper portion of the spacer 1130. [ At this time, the upper surface of the spacer 1130 and the light incoming surface of the light guide plate 210 may be in contact with each other.

캐비티(1131)의 최대 폭은 도광판(210)의 두께보다 작다. 더 자세히는 캐비티(1131)의 최대 폭은 도광판(2100)의 입광면의 너비보다 작다. 따라서, 발광 소자(1120)에서 방출되는 광이 모두 도광판(2100)으로 입광될 수 있으므로, 광 효율이 증가된다.The maximum width of the cavity 1131 is smaller than the thickness of the light guide plate 210. More specifically, the maximum width of the cavity 1131 is smaller than the width of the light incidence surface of the light guide plate 2100. Therefore, since light emitted from the light emitting element 1120 can be incident on the light guide plate 2100, the light efficiency is increased.

또한, 스페이서(1130)의 상면은 발광 소자(1120)의 상면보다 높게 위치한다. 따라서, 스페이서(1130)는 도광판(2100)이 열에 의해서 변형되어 발광 소자(1120)를 손상시키는 것을 방지할 수 있다.Further, the upper surface of the spacer 1130 is positioned higher than the upper surface of the light emitting element 1120. Therefore, the spacer 1130 can prevent the light guide plate 2100 from being deformed by heat and damaging the light emitting element 1120.

본 실시예에서, 발광 다이오드(100)가 디스플레이의 백라이트 유닛에 사용되는 발광 모듈(1000)에 적용된 것을 설명하였으나, 발광 다이오드(100)는 일반 조명용이나 자동차용 헤드 램프 등에도 적용될 수 있다.In the present embodiment, the light emitting diode 100 is applied to the light emitting module 1000 used in the backlight unit of the display. However, the light emitting diode 100 may be applied to general lighting, automobile head lamps, and the like.

이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. In addition, the elements or components described in relation to one embodiment can be applied to other embodiments without departing from the technical idea of the present invention.

Claims (20)

각각 n형 반도체층, p형 반도체층, 상기 n형 반도체층과 상기 p형 반도체층 사이에 배치된 활성층을 포함하고, 상기 p형 반도체층 및 상기 활성층을 관통하여 상기 n형 반도체층을 노출시키는 제1 관통홀 및 제2 관통홀을 갖는 제1 발광셀 및 제2 발광셀;
상기 제1 관통홀 및 상기 제2 관통홀을 노출시키는 개구부들을 갖고 상기 p형 반도체층에 콘택하는 반사 구조체들;
상기 제1 관통홀을 통해 상기 제1 발광셀의 n형 반도체층에 오믹 콘택하는 제1 콘택층;
상기 제2 관통홀을 통해 상기 제2 발광셀의 n형 반도체층에 오믹 콘택함과 아울러 상기 제1 발광셀 상의 반사 구조체에 접속하는 제2 콘택층;
상기 제1 및 제2 발광셀 상부에서 상기 제1 및 제2 콘택층을 덮는 수지층;
상기 수지층을 관통하여 상기 제1 콘택층에 전기적으로 접속되며, 상기 수지층 상에 돌출된 n 전극 패드; 및
상기 수지층을 관통하여 상기 제2 발광셀 상의 반사 구조체에 전기적으로 접속되며, 상기 수지층 상에 돌출된 p 전극 패드를 포함하고,
상기 제1 발광셀 및 제2 발광셀은 분리 영역에 의해 서로 분리된 발광 다이오드.Type semiconductor layer, an n-type semiconductor layer, and an active layer disposed between the n-type semiconductor layer and the p-type semiconductor layer, A first light emitting cell and a second light emitting cell each having a first through hole and a second through hole;
Reflective structures having openings for exposing the first through holes and the second through holes and contacting the p-type semiconductor layer;
A first contact layer that makes an ohmic contact with the n-type semiconductor layer of the first light emitting cell through the first through hole;
A second contact layer connected to the n-type semiconductor layer of the second light emitting cell through the second through hole and to the reflective structure on the first light emitting cell;
A resin layer covering the first and second contact layers on the first and second light emitting cells;
An n-electrode pad that is electrically connected to the first contact layer through the resin layer, and protruded on the resin layer; And
And a p-electrode pad protruded on the resin layer, the p-electrode pad being electrically connected to the reflective structure on the second light emitting cell through the resin layer,
Wherein the first light emitting cell and the second light emitting cell are separated from each other by an isolation region. 청구항 1에 있어서,
상기 n 전극 패드 및 p 전극 패드는 각각 평면도에서 보아 상기 제1 관통홀 및 제2 관통홀을 부분적으로 감싸는 형상을 갖는 발광 다이오드.The method according to claim 1,
Wherein the n-electrode pad and the p-electrode pad each have a shape that partially encloses the first through-hole and the second through-hole in plan view. 청구항 2에 있어서,
상기 n 전극 패드 및 p 전극 패드는 각각 상기 제1 관통홀 및 제2 관통홀을 부분적으로 감싸는 적어도 두 개의 부분을 포함하는 발광 다이오드.The method of claim 2,
Wherein the n-electrode pad and the p-electrode pad each include at least two portions that partially surround the first through holes and the second through holes, respectively. 청구항 3에 있어서,
상기 제1 및 제2 관통홀들은 원형 형상을 가지는 발광 다이오드.The method of claim 3,
Wherein the first and second through holes have a circular shape. 청구항 1에 있어서,
상기 제1 발광셀 및 제2 발광셀의 n형 반도체층들은 서로 마주보는 내측면 및 외부에 노출된 외측면들을 포함하되, 상기 적어도 하나의 외측면은 상기 내측면보다 급격하게 경사진 발광 다이오드. The method according to claim 1,
Wherein the n-type semiconductor layers of the first light emitting cell and the second light emitting cell include inner and outer surfaces exposed to each other, wherein the at least one outer surface is tilted more sharply than the inner surface. 청구항 5에 있어서,
상기 n형 반도체층들의 서로 마주보는 내측면들은 단차진 경사면을 갖는 발광 다이오드.The method of claim 5,
And the inner surfaces of the n-type semiconductor layers facing each other have a stepped inclined surface. 청구항 1에 있어서,
상기 제1 발광셀 및 제2 발광셀은 각각 상기 n형 반도체층의 일부 영역 상에 배치되고 상기 활성층과 상기 p형 반도체층을 포함하는 메사를 포함하고,
상기 제1 콘택층 및 제2 콘택층은 각각 추가적으로 상기 메사들의 둘레를 따라 상기 n형 반도체층의 외측면들과 상기 메사 사이의 영역에서 상기 n형 반도체층에 콘택하는 발광 다이오드.The method according to claim 1,
The first light emitting cell and the second light emitting cell each include a mesa disposed on a part of the n-type semiconductor layer and including the active layer and the p-type semiconductor layer,
Wherein the first contact layer and the second contact layer each further contact the n-type semiconductor layer in the region between the outer surfaces of the n-type semiconductor layer and the mesa along the periphery of the mesas. 청구항 7에 있어서,
상기 메사들 및 상기 반사 구조체들을 덮고 상기 메사들과 상기 제1 및 제2 콘택층들 사이에 배치된 하부 절연층을 더 포함하되,
상기 하부 절연층은 상기 제1 발광셀 상의 반사 구조체를 노출시키는 홀을 가지고,
상기 제2 콘택층은 상기 홀을 통해 상기 제1 발광셀 상의 반사 구조체에 접속된 발광 다이오드.The method of claim 7,
Further comprising a lower insulating layer covering the mesas and the reflective structures and disposed between the mesas and the first and second contact layers,
Wherein the lower insulating layer has a hole exposing the reflective structure on the first light emitting cell,
And the second contact layer is connected to the reflective structure on the first light emitting cell through the hole. 청구항 8에 있어서,
상기 제2 콘택층은 상기 분리 영역 상부를 거쳐 상기 제2 발광셀로부터 상기 제1 발광셀로 연장하되, 상기 분리 영역 상부에 위치하는 상기 제2 콘택층은 상기 메사들의 폭 내에 한정되어 배치된 발광 다이오드.The method of claim 8,
Wherein the second contact layer extends from the second light emitting cell to the first light emitting cell via the upper portion of the isolation region and the second contact layer located above the isolation region has a light emission diode. 청구항 9에 있어서,
상기 제1 콘택층의 일부는 상기 제1 발광셀 상의 반사 구조체와 중첩하고,
상기 제2 콘택층의 일부는 상기 제2 발광셀 상의 반사 구조체와 중첩하는 발광 다이오드.The method of claim 9,
Wherein a portion of the first contact layer overlaps the reflective structure on the first light emitting cell,
And a portion of the second contact layer overlaps the reflective structure on the second light emitting cell. 청구항 8에 있어서,
상기 제2 발광셀 상에 한정되어 배치되며, 상기 하부 절연층을 관통하여 상기 제2 발광셀 상의 반사 구조체에 전기적으로 접속된 제3 콘택층을 포함하고,
상기 p 전극 패드는 상기 제3 콘택층을 통해 상기 제2 발광셀 상의 반사 구조체에 전기적으로 접속된 발광 다이오드.The method of claim 8,
And a third contact layer disposed on the second light emitting cell and electrically connected to the reflective structure on the second light emitting cell through the lower insulating layer,
And the p-electrode pad is electrically connected to the reflective structure on the second light emitting cell through the third contact layer. 청구항 11에 있어서, 상기 제1, 제2, 및 제3 콘택층들은 동일 물질로 동일 공정에 의해 형성된 발광 다이오드.12. The light emitting diode of claim 11, wherein the first, second, and third contact layers are formed by the same process with the same material. 청구항 12에 있어서,
상기 제1, 제2, 및 제3 콘택층들은 반사 금속층을 포함하는 발광 다이오드.The method of claim 12,
Wherein the first, second, and third contact layers comprise a reflective metal layer. 청구항 8에 있어서,
상기 하부 절연층은 분포 브래그 반사기를 포함하는 발광 다이오드.The method of claim 8,
Wherein the lower insulating layer comprises a distributed Bragg reflector. 청구항 1에 있어서,
상기 수지층은 상기 n 전극 패드로 채워진 제1 비아홀 및 상기 p 전극 패드로 채워진 제2 비아홀을 포함하고,
상기 제1 비아홀 및 제2 비아홀은 각각 평면도에서 보아 상기 제1 관통홀 및 제2 관통홀을 부분적으로 감싸도록 형성된 발광 다이오드.The method according to claim 1,
Wherein the resin layer includes a first via hole filled with the n-electrode pad and a second via hole filled with the p-electrode pad,
Wherein the first via hole and the second via hole partially surround the first through hole and the second through hole in a plan view, respectively. 청구항 1에 있어서,
상기 제1 발광셀 및 제2 발광셀이 배치된 기판을 더 포함하고,
상기 분리 영역은 상기 기판의 상면을 노출시키는 발광 다이오드.The method according to claim 1,
Further comprising a substrate on which the first light emitting cell and the second light emitting cell are disposed,
And the isolation region exposes an upper surface of the substrate. 인쇄회로보드;
상기 인쇄회로보드 상에 실장된 복수의 발광 다이오드로서, 청구항 1 내지 청구항 14의 어느 한 항의 발광 다이오드를 포함하는 복수의 발광 다이오드; 및
상기 인쇄회로보드 상에 배치되며, 상기 복수의 발광 다이오드를 노출하는 관통형상의 캐비티를 갖는 스페이서를 포함하되,
상기 스페이서는 광 반사 재질을 포함하는 발광 모듈.Printed circuit board;
A plurality of light emitting diodes mounted on the printed circuit board, the light emitting diodes including the light emitting diodes according to any one of claims 1 to 14; And
A spacer disposed on the printed circuit board, the spacer having a through-shaped cavity exposing the plurality of light emitting diodes,
Wherein the spacer comprises a light reflective material. 청구항 17에 있어서,
상기 스페이서는 접착제를 이용하여 상기 인쇄회로보드에 부착된 발광 모듈.18. The method of claim 17,
Wherein the spacer is attached to the printed circuit board using an adhesive. 청구항 17에 있어서,
상기 스페이서는 복수의 캐비티를 갖고,
상기 복수의 발광 다이오드는 상기 캐비티들에 분산되어 배치된 발광 모듈.18. The method of claim 17,
Wherein the spacer has a plurality of cavities,
And the plurality of light emitting diodes are dispersedly disposed in the cavities. 청구항 17에 있어서,
상기 스페이서는 하부 방향으로 돌출된 돌출부를 포함하고,
상기 인쇄회로보드는 상기 돌출부에 대응하는 오목부를 포함하고,
상기 돌출부가 상기 오목보에 삽입된 발광 모듈.18. The method of claim 17,
Wherein the spacer includes a downwardly projecting protrusion,
Wherein the printed circuit board includes a recess corresponding to the projection,
And the projecting portion is inserted into the concave beam.
KR1020160079392A 2016-05-03 2016-06-24 Light emitting diode having plurality of light emitting cells and light emitting module having the same KR102562064B1 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020160079392A KR102562064B1 (en) 2016-06-24 2016-06-24 Light emitting diode having plurality of light emitting cells and light emitting module having the same
PCT/KR2017/004420 WO2017191923A1 (en) 2016-05-03 2017-04-26 Light emitting diode
EP22203445.6A EP4145543A1 (en) 2016-05-03 2017-04-26 Light emitting diode
CN201911378761.XA CN111128987A (en) 2016-05-03 2017-04-26 Light emitting diode
EP17792825.6A EP3454372B1 (en) 2016-05-03 2017-04-26 Light emitting diode
CN201780024878.0A CN109075184B (en) 2016-05-03 2017-04-26 Light emitting diode
EP20194164.8A EP3767688B1 (en) 2016-05-03 2017-04-26 Light emitting diode
US16/158,305 US10998479B2 (en) 2016-05-03 2018-10-12 Light emitting diode
US17/246,856 US20210257528A1 (en) 2016-05-03 2021-05-03 Light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160079392A KR102562064B1 (en) 2016-06-24 2016-06-24 Light emitting diode having plurality of light emitting cells and light emitting module having the same

Publications (2)

Publication Number Publication Date
KR20180000973A true KR20180000973A (en) 2018-01-04
KR102562064B1 KR102562064B1 (en) 2023-08-02

Family

ID=60998120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160079392A KR102562064B1 (en) 2016-05-03 2016-06-24 Light emitting diode having plurality of light emitting cells and light emitting module having the same

Country Status (1)

Country Link
KR (1) KR102562064B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021242039A1 (en) * 2020-05-28 2021-12-02 서울바이오시스주식회사 Light-emitting element and display device comprising same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100129524A (en) * 2009-06-01 2010-12-09 익스팬테크주식회사 Led package module and method for fabricating the same
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR20140006485A (en) * 2012-07-05 2014-01-16 삼성전자주식회사 Semiconductor light emitting device having a multi-cell array and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100129524A (en) * 2009-06-01 2010-12-09 익스팬테크주식회사 Led package module and method for fabricating the same
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR20140006485A (en) * 2012-07-05 2014-01-16 삼성전자주식회사 Semiconductor light emitting device having a multi-cell array and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021242039A1 (en) * 2020-05-28 2021-12-02 서울바이오시스주식회사 Light-emitting element and display device comprising same

Also Published As

Publication number Publication date
KR102562064B1 (en) 2023-08-02

Similar Documents

Publication Publication Date Title
CN109075184B (en) Light emitting diode
US20210083155A1 (en) Wafer-level light emitting diode package and method of fabricating the same
KR102641239B1 (en) Light emitting diode, method of fabricating the same, and light emitting device module having the same
US9165977B2 (en) Light emitting device and light emitting device package including series of light emitting regions
KR20100091207A (en) Improved led structure
KR20150139194A (en) Light emitting diode and method of fabricating the same
KR102588170B1 (en) Semiconductor light emitting device having a reflector layer of multilayer structure
KR101203138B1 (en) Luminous device and the method therefor
KR102056618B1 (en) Semiconductor light emitting device
KR20120031472A (en) Wafer-level light emitting diode package and method of fabricating the same
KR102495483B1 (en) Light emitting diode having plurality of light emitting cells and light emitting device having the same
KR102562064B1 (en) Light emitting diode having plurality of light emitting cells and light emitting module having the same
KR101115538B1 (en) Luminous device and the method therefor
KR102347487B1 (en) Light-emitting diode including metal bulk
KR101337613B1 (en) Luminous device and the method therefor
KR20160132658A (en) Light emitting diode and light emitting diode package
KR20160112295A (en) Light-emitting diode including metal bulk

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right